JP3800540B2 - インダクタンス素子の製造方法と積層電子部品と積層電子部品モジュ−ルとこれらの製造方法 - Google Patents

Description

【０００１】
【発明が属する技術分野】
本発明は、インダクタンス素子の製造方法と、少なくともインダクタンス素子および容量素子とを内蔵した積層電子部品と、インダクタンス素子と容量素子のうち少なくともインダクタンス素子を内蔵した積層電子部品モジュ−ルとこれらの製造方法に関する。
【０００２】
【従来の技術】
インダクタンス素子と容量素子とを内蔵した積層電子部品として、例えば特許文献１には印刷工法による積層インダクタおよび積層コンデンサを重ねて一体化したセラミック電子部品が開示されている。
【０００３】
また、例えば特許文献２には、シ−ト積層工法により積層インダクタおよび積層コンデンサを重ねて一体化したセラミック電子部品が開示されている。
【０００４】
また、例えば特許文献３には、半導体チップ上に多層スパイラルコイルを構成した電子部品が開示されている。
【０００５】
また、例えば特許文献４には、巻線型のコイル素子を２個並べて、樹脂により封止したトランスが開示されている。
【０００６】
【特許文献１】
実用新案登録第２６０７４３３号公報（第２頁、図１）
【特許文献２】
特開平１１−１０３２２９号公報（第４−５頁、図２）
【特許文献３】
特開２００２−９２５６６公報（第６頁、図１）
【特許文献４】
特開平１１−２０４３５２号公報（第３頁、図２）。
【０００７】
【発明が解決しようとする課題】
特許文献１や２に開示されたセラミック積層電子部品は、内部導体が印刷法やシ−ト積層工法により多層積層されるため、印刷ばらつきと積層ばらつきが発生する上、素子を焼成するので、焼成時の収縮や収縮ばらつき等によりインダクタンス値がばらつき、狭公差の積層電子部品を得ることが難しい。
【０００８】
また、従来のセラミック積層電子部品の構造をそのまま採用して、例えば樹脂材料あるいは樹脂に機能材料粉末を混合した複合材料でなる基板を積層した積層電子部品モジュ−ルにそのセラミック積層電子部品を内蔵あるいは搭載する場合、セラミック積層電子部品の厚みはモジュ−ルの厚みにより制限され、タ−ン数や電極層数は制限を受けるために、十分大きなインダクタンスや容量を得ることが困難であるという問題点がある。
【０００９】
また、モジュ−ルに内蔵されるインダクタは、いずれも積層方向に巻き上げられたインダクタであり、これらのタイプのインダクタは、積層体内に設けられたグランド層やコンデンサ電極による影響を大きく受けるため、高いインダクタンス値や高いＱ値を得ることが比較的難しい。
【００１０】
また、前記特許文献３に記載のように、スパイラルコイルを用いた従来の積層電子部品は、その構造上、高いＱ特性を得ることが難しい。また、コイル形状が大きくなってしまうため、複数の素子を内蔵した場合、素子どうしが近づくため、結合によって所望の特性を得ることができなくなる。また、ヘリカルコイルと同様のＱ値、インダクタンス値を得ようとすると、形状が大きくなってしまうという問題点がある。
【００１１】
また、前記特許文献４に記載のように、巻線型のものは、ボビン１個ずつワイヤ−を巻線するで、小型化や生産性に難があり、低コストで積層電子部品を得ることが難しい。
【００１２】
本発明は、前記従来の積層電子部品の問題点に鑑み、量産が容易で、導体パタ−ンのずれが小さく、狭公差の特性値が得られるインダクタンス素子の製造方法と、積層電子部品と積層電子部品モジュ−ルとこれらの製造方法を提供することを目的とする。
【００１３】
また、本発明は、従来より製造工程が簡略化でき、低コスト化が可能な積層電子部品とその製造方法を提供することを目的とする。
【００１４】
また、本発明は、モジュ−ルに積層電子部品を埋設する場合、上下のグランド層や配線層あるいはコンデンサ電極の影響を受け難く、高いインダクタンス、高いＱ特性が得られる積層電子部品モジュ−ルとその製造方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
（１）本発明の積層電子部品は、絶縁体と導体とが交互に積層された積層体を素材として作製され、少なくともインダクタンス素子と容量素子とをそれぞれ単独素子としてあるいは互いに接続された複合素子としてそれぞれ１個以上内蔵する積層電子部品であって、
前記積層体の積層方向に対して垂直方向に隣接する素子間は、その間に加工された溝に充填された絶縁材料により隔離され、
前記インダクタンス素子はヘリカルコイルからなり、コイルの1タ−ン分は４辺のうちの２辺が前記積層体に複数の貫通溝加工または有底溝加工とその底部除去を行うことによりニ字形に形成され、
前記加工により積層方向に形成された溝は絶縁材料により充填され、
前記コイルの１タ−ン分の他の２辺は、前記加工により形成されたニ字形導体の端部どうしを接続してヘリカルコイルを構成するように、前記溝に充填された絶縁材料上に形成された橋架導体からなり、
前記容量素子は、前記積層体に形成された溝とその溝に絶縁材料を充填することにより他の素子と画成されかつコイルの前記ニ字形導体とそれぞれ同層をなす複数の電極と、電極どうしを接続する導体よりなり、
電子部品の上面、底面はそれぞれ絶縁層により覆われ、外面に外部接続用の端子電極を有することを特徴とする。
【００１６】
（２）また、本発明の積層電子部品は、前記絶縁体、絶縁材料、絶縁層が、樹脂材料または樹脂に機能材料粉末を混合した複合材料からなることを特徴とする。
【００１７】
（３）また、本発明の積層電子部品は、前記ニ字形導体が金属板または金属箔からなり、前記橋架導体および接続導体がフォトリソ工法により形成されていることを特徴とする。
【００１８】
（４）また、本発明の積層電子部品モジュールは、樹脂材料または樹脂に機能材料粉末を混合した複合材料でなる層上に導体層を形成してなる基板を積層することにより、素子を内蔵形成した積層電子部品モジュ−ルであって、
前記積層電子部品モジュ−ルは、少なくともインダクタンス素子および容量素子を含む基板を少なくとも１層有し、
前記インダクタンス素子および容量素子を含む基板は、絶縁体と導体とが交互に積層された積層体を素材として作製され、前記積層体の積層方向に対して垂直方向に隣接する素子間は、その間に加工された溝に充填された絶縁材料により隔離され、
前記インダクタンス素子はヘリカルコイルからなり、コイルの1タ−ン分は４辺のうちの２辺が前記積層体に複数の貫通溝加工または有底溝加工とその底部除去を行うことによりニ字形に形成され、
前記加工により積層方向に形成された溝は絶縁材料により充填され、
前記コイルの１タ−ン分の他の２辺は、前記加工により形成されたニ字形導体の端部どうしを接続してヘリカルコイルを構成するように、前記溝に充填された絶縁材料上に形成された橋架導体からなり、
前記容量素子は、前記積層体に溝を加工することにより、前記コイルを構成するニ字形導体と同層をなすように形成された電極と、電極間を接続する導体とからなることを特徴とする。
【００１９】
（５）また、本発明の積層電子部品モジュールは、前記インダクタンス素子は、その巻芯の方向が、前記積層電子部品モジュ−ルの積層方向に対して直角をなす方向に形成されていることを特徴とする。
【００２０】
（６）本発明のインダクタンス素子の製造方法は、導体層と絶縁層とを交互に積層してなる積層体よりインダクタンス素子を製造する方法であって、
前記積層体の積層方向に複数個のインダクタンス素子のタ−ン数に相当する導体層数を有し、かつインダクタンス素子の１個分に相当する厚みを有する四角形をなす板状の素材を準備し、
該素材の表面に、積層方向に、互いに平行をなすように、ヘリカルコイルのニ字形導体の対向辺を形成するための所定幅の複数本の第一の有底溝を加工すると共に、前記溝と平行に、ヘリカルコイルの側面部形成用の第二の有底溝を加工し、
前記第一、第二の有底溝に絶縁材料を充填し、
該絶縁材料を充填した素材の表面を研磨により整面し、
該整面された素材の裏面を研磨して裏面側の導体を除去して前記ニ字形導体を形成し、
前記素材の表裏面にニ字形導体の端部間を接続してヘリカルコイルを構成する橋架導体をフォトリソ工法により形成すると同時に、表裏面のいずれかに端子電極の下地電極をフォトリソ工法により形成し、
該橋架導体を施した素材の表裏面を絶縁材料により覆うと共に、該絶縁材料の一部を除去して前記下地電極を露出させて端子電極を形成し、
前記素材を縦横に切断することにより、インダクタンス素子を得ることを特徴とする。
【００２１】
（７）また、本発明のインダクタンス素子の製造方法は、導体層と絶縁層とを交互に積層してなる積層体よりインダクタンス素子を製造する方法であって、
前記積層体の積層方向に複数個のインダクタンス素子のタ−ン数に相当する導体層数を有し、かつインダクタンス素子の１個分に相当する厚みを有する四角形をなす板状の素材を準備し、
該素材の表面に、積層方向に、互いに平行をなすように、ヘリカルコイルのニ字形導体の対向辺を形成するための所定幅の複数本の第一の有底溝を加工し、
該第一の有底溝に絶縁材料を充填し、
前記絶縁材料を充填した面を研磨して整面し、
前記第一の有底溝と平行に、前記素材の表面にヘリカルコイルの側面部形成用の第二の有底溝を加工し、
前記第二の有底溝に絶縁材料を充填し、
該絶縁材料を充填した素材の表面を研磨により整面し、
該整面された素材の裏面を研磨して裏面側の導体を除去して前記ニ字形導体を形成し、
前記素材の表裏面にニ字形導体の端部間を接続してヘリカルコイルを構成する橋架導体をフォトリソ工法により形成すると同時に、表裏面のいずれかに端子電極の下地電極をフォトリソ工法により形成し、
該橋架導体を施した素材の表裏面を絶縁材料により覆うと共に、該絶縁材料の一部を除去して前記下地電極を露出させて端子電極を形成し、
前記素材を縦横に切断することにより、インダクタンス素子を得ることを特徴とする。
【００２２】
（８）また、本発明のインダクタンス素子の製造方法は、導体層と絶縁層とを交互に積層してなる積層体よりインダクタンス素子を製造する方法であって、
前記積層体の積層方向に複数個のインダクタンス素子のタ−ン数に相当する導体層数を有し、かつインダクタンス素子の１個分に相当する厚みを有する四角形をなす板状の素材を準備し、
該素材の表面に、積層方向に、互いに平行をなすように、ヘリカルコイルのニ字形導体の対向辺を形成するための所定幅の複数本の第一の貫通溝を加工すると共に、前記第一の貫通溝と平行に、ヘリカルコイルの側面部形成用の第二の貫通溝を加工し、
前記第一、第二の貫通溝に絶縁材料を充填し、
該絶縁材料を充填した素材の表裏面を研磨により整面し、
前記素材の表裏面にニ字形導体の端部間を接続してヘリカルコイルを構成する橋架導体をフォトリソ工法により形成すると同時に、表裏面のいずれかに端子電極の下地電極をフォトリソ工法により形成し、
該橋架導体を施した素材の表裏面を絶縁材料により覆うと共に、該絶縁材料の一部を除去して前記下地電極を露出させて端子電極を形成し、
前記素材を縦横に切断することにより、インダクタンス素子を得ることを特徴とする。
【００２３】
（９）本発明の積層電子部品の製造方法は、前記（１）から（３）までのいずれかに記載の積層電子部品を得るため、導体層と絶縁層とを交互に積層してなる積層体よりインダクタンス素子および容量素子を内蔵した積層電子部品を製造する方法であって、
前記積層体の積層方向に複数個のインダクタンス素子のタ−ン数に相当する導体層数を有し、かつ複数個の容量素子分の電極数に相当する導体層数を有すると共に、インダクタンス素子および容量素子の１個分に相当する厚みを有する四角形をなす板状の素材を準備し、
該素材の表面に、積層方向に、互いに平行をなすように、ヘリカルコイルのニ字形導体の対向辺を形成するための所定幅の複数本の第一の有底溝を加工すると共に、前記第一の有底溝と平行に、他の素子との隔離用の第二の有底溝を加工し、
前記第一、第二の有底溝に絶縁材料を充填し、
該絶縁材料を充填した素材の表面を研磨により整面し、
該整面された素材の裏面を研磨して裏面側の導体を除去してインダクタンス素子用のニ字形導体を形成し、
前記素材の表裏面にニ字形導体の端部間を接続してヘリカルコイルを構成する橋架導体をフォトリソ工法により形成すると同時に、表裏面のいずれかに端子電極の下地電極および素子間接続導体をフォトリソ工法により形成し、
前記素材の表裏面を絶縁材料により覆うと共に、該絶縁材料の一部を除去して前記下地電極を露出させて端子電極を形成し、
前記素材を縦横に切断することにより、インダクタンス素子と容量素子とを内蔵する積層電子部品を得ることを特徴とする。
【００２４】
（１０）また、本発明の積層電子部品の製造方法は、前記（１）から（３）までのいずれかに記載の積層電子部品を得るため、導体層と絶縁層とを交互に積層してなる積層体よりインダクタンス素子および容量素子を内蔵した積層電子部品を製造する方法であって、
前記積層体の積層方向に複数個のインダクタンス素子のタ−ン数に相当する導体層数を有し、かつ複数個の容量素子分の電極数に相当する導体層数を有すると共に、インダクタンス素子および容量素子の１個分に相当する厚みを有する四角形をなす板状の素材を準備し、
該素材の表面に、積層方向に、互いに平行をなすように、ヘリカルコイルのニ字形導体の対向辺を形成するための所定幅の複数本の第一の有底溝を加工し、
前記第一の有底溝に絶縁材料を充填し、
該絶縁材料を充填した素材の表面を研磨により整面し、
前記素材の表面に前記第一の有底溝と平行に、他の素子との隔離用の第二の有底溝を加工し、
前記第二の有底溝に絶縁材料を充填し、
該絶縁材料を充填した素材の表面を研磨により整面し、
該整面された素材の裏面を研磨して裏面側の導体を除去してインダクタンス素子用のニ字形導体を形成し、
前記素材の表裏面にニ字形導体の端部間を接続してヘリカルコイルを構成する橋架導体をフォトリソ工法により形成すると同時に、表裏面のいずれかに端子電極の下地電極および素子間接続導体をフォトリソ工法により形成し、
前記素材の表裏面を絶縁材料により覆うと共に、該絶縁材料の一部を除去して前記下地電極を露出させて端子電極を形成し、
前記素材を縦横に切断することにより、インダクタンス素子と容量素子とを内蔵する積層電子部品を得ることを特徴とする。
【００２５】
（１１）また、本発明の積層電子部品の製造方法は、前記（１）から（３）までのいずれかに記載の積層電子部品を得るため、導体層と絶縁層とを交互に積層してなる積層体よりインダクタンス素子および容量素子を内蔵した積層電子部品を製造する方法であって、
前記積層体の積層方向に複数個のインダクタンス素子のタ−ン数に相当する導体層数を有し、かつ複数個の容量素子分の電極数に相当する導体層数を有すると共に、インダクタンス素子および容量素子の１個分に相当する厚みを有する四角形をなす板状の素材を準備し、
該素材の表面に、積層方向に、互いに平行をなすように、ヘリカルコイルのニ字形導体の対向辺を形成するための所定幅の複数本の第一の貫通溝と、該第一の貫通溝と平行をなすように素子間を隔離する第二の貫通溝を加工し、
前記第一、第二の有底溝に絶縁材料を充填し、
該絶縁材料を充填した素材の表裏面を研磨により整面し、
前記素材の表裏面にニ字形導体の端部間を接続してヘリカルコイルを構成する橋架導体をフォトリソ工法により形成すると同時に、表裏面のいずれかに端子電極の下地電極および素子間接続導体をフォトリソ工法により形成し、
前記素材の表裏面を絶縁材料により覆うと共に、該絶縁材料の一部を除去して前記下地電極を露出させて端子電極を形成し、
前記素材を縦横に切断することにより、インダクタンス素子と容量素子とを内蔵する積層電子部品を得ることを特徴とする。
【００２６】
（１２）本発明の積層電子部品モジュールの製造方法は、前記（４）または（５）に記載の積層電子部品モジュ−ルを得るため、樹脂材料または樹脂に機能材料粉末を混合した複合材料でなる層上に導体層を形成した積層電子部品モジュールの製造方法であって、
インダクタンス素子と容量素子のうち、少なくともインダクタンス素子を有し、インダクタンス素子はニ字形導体の端部どうしをフォトリソ工法により形成された橋架導体により接続してヘリカルコイルを構成し、かつ表裏面の少なくともいずれかに外部接続用導体を形成した積層電子部品をコア基板とし、
該コア基板の表裏面の少なくとも一方にプリプレグおよび導体箔を重ね、本硬化後、エッチングにより導体パタ−ン形成、および層間接続を行う工程を繰り返すことにより、積層電子部品モジュ−ルを得ることを特徴とする。
【００２７】
【発明の実施の形態】
図１（Ａ）は本発明の製造方法により得られるインダクタンス素子の一例を示す透視斜視図、図１（Ｂ）はそのコイルの構成を示す断面図、図１（Ｃ）はその電極構造を示す断面図、図２（Ａ）は前記インダクタンス素子の底面図、図２（Ｂ）はその断面図である。
【００２８】
図１、図２において、１は矩形ヘリカル状に構成されたコイルであり、該コイル１は４辺のうちの２辺を構成する複数個のニ字形導体２ａ、２ｂと、他の２辺を構成し、かつ隣接するニ字形導体２ａ、２ｂどうしを接続して全体として矩形ヘリカルコイル１を構成する橋架導体３ａ、３ｂとからなる。前記ニ字形導体導体２ａ、２ａ間、および２ｂ、２ｂ間には図２（Ｂ）に示すように絶縁層４が介在する。
【００２９】
図２（Ｂ）に示すように、ニ字形導体２ａ、２ｂの対向辺は後述の切削工程により第一の有底溝１８の側面として構成されるもので、溝１８内に絶縁材料５が埋め込まれる。該絶縁材料５およびニ字形導体２ａ、２ｂの両端面６ａ、６ｂ（図１（Ｂ）参照）は研磨により整面され、前記橋架導体３ａ、３ｂおよび両端の電極パッド７はその整面化された面上に形成される。９、１０はそれぞれインダクタンス素子の上面、底面を覆うように設けられた絶縁層、１１は両側面に設けられた絶縁層である。１２はインダクタンス素子の底面の両端近傍に設けられた端子電極であり、１２ａは前記電極パッド７と端子電極１２との間を接続する下地層を構成する導体である。
【００３０】
前記絶縁層４、絶縁材料５および外面を覆う絶縁層９〜１１は樹脂材料または樹脂には機能材料粉末を混合した複合材料が用いられる。前記ニ字形導体２ａ、２ｂは金属板または金属箔からなる。また、絶縁層４にセラミック板を用いた素材や、絶縁層４となるセラミックグリ−ンシ−トにニ字形導体２ａ、２ｂとなる導体ペ−ストを塗布し、焼成したものを素材として用いることもできる。前記橋架導体３ａ、３ｂはフォトリソ工法を用いてパタ−ニングされた導体からなる。この橋架導体３ａ、３ｂの形成はメッキのみならず、蒸着やスパッタリングにより成膜してもよい。
【００３１】
図３ないし図８は前記積層電子部品の製造方法の一実施の形態を示す図である。まず、樹脂材料あるいは樹脂に機能材料粉末を混合した複合材料を溶剤およびバインダに分散させてペ−スト状とし、図３（Ａ）の斜視図に示すように、導体層であるニ字形導体２ａ、２ｂを得るための金属箔２Ａ上に前記ペ−ストをドクタ−ブレ−ド法等により塗布し、乾燥して絶縁層４Ａを形成する。
【００３２】
この場合、金属箔２Ａとしては銅箔が好適であるが、ニッケル、銀、金、アルミニウムもしくはこれらの合金等を用いることができる。また、金属箔２Ａの好ましい厚みは、５〜７５μｍであり、また絶縁層４Ａの好ましい厚みは５〜１００μｍである。
【００３３】
前記絶縁層４Ａに使用する樹脂材料として、熱硬化性樹脂の場合には、エポキシ樹脂、フェノ−ル樹脂、不飽和ポリエステル樹脂、ビニルエステル樹脂、ポリイミド樹脂、ポリフェニレンエ−テル（オキサイド）樹脂、ビスマレイミドトリアジン（シアネ−トエステル）樹脂、フマレ−ト樹脂、ポリブタジエン樹脂、ポリビニルベンジルエ−テル化合物樹脂等があげられる。
【００３４】
熱可塑性樹脂としては、ポリブタジエン樹脂、芳香族ポリエステル樹脂、ポリフェニレンサルファイド樹脂、ポリフェニレンエ−テル（オキサイド）樹脂、ポリエチレンテレフタレ−ト樹脂、ポリブチレンテレフタレ−ト樹脂、ポリエチレンサルファイド樹脂、ポリエ−テルエ−テルケトン樹脂、ポリテトラフルオロエチレン樹脂、グラフト樹脂等があげられる。これらの中でも、特に、フェノ−ル樹脂、エポキシ樹脂、低誘電率エポキシ樹脂、ポリブタジエン樹脂、ビスマレイミドトリアジン（シアネ−トエステル）樹脂、ビニルベンジル樹脂等がベ−スレジンとして好ましい。これらの樹脂は単独で使用しても良いし、２種類以上混合して使用してもよい。２種類以上混合して用いる場合の混合比は任意である。
【００３５】
また、複合材料を構成する場合の機能材料粉末としては、以下のものがあげられる。比較的高い誘電率を得るためには、チタン−バリウム−ネオジウム系セラミックス、チタン−バリウム−錫系セラミックス、鉛−カルシウム系セラミックス、二酸化チタン系セラミックス、チタン酸バリウム系セラミックス、チタン酸鉛系セラミックス、チタン酸ストロンチウム系セラミックス、チタン酸カルシウム系セラミックス、チタン酸ビスマス系セラミックス、チタン酸マグネシウム系セラミックス、ＣａＷＯ_４系セラミックス、Ｂａ（Ｍｇ，Ｎｂ）Ｏ_３系セラミックス、Ｂａ（Ｍｇ，Ｔａ）Ｏ_３系セラミックス、Ｂａ（Ｃｏ，Ｍｇ，Ｎｂ）Ｏ_３系セラミックス、Ｂａ（Ｃｏ，Ｍｇ，Ｔａ）Ｏ_３系セラミックスを用いることが好ましい。
【００３６】
なお、二酸化チタン系セラミックスとは、二酸化チタンのみを含有するものの外、他の少量の添加物を含有するものも含み、二酸化チタンの結晶構造が保持されているものをいう。また、他のセラミックスも同様である。特に二酸化チタン系セラミックスはルチル構造を有するものが好ましい。
【００３７】
また、誘電率をあまり高くせず、高いＱを持たせるためには、樹脂材料に混合する誘電体粉末としては、シリカ、アルミナ、ジルコニア、チタン酸カリウムウイスカ、チタン酸カルシウムウイスカ、チタン酸バリウムウイスカ、酸化亜鉛ウイスカ、ガラスチョップ、ガラスビ−ズ、カ−ボン繊維、酸化マグネシウム（タルク）等を用いることが好ましい。これらの樹脂は単独で使用しても良いし、２種類以上混合して使用してもよい。２種類以上混合して用いる場合の混合比は任意である。
【００３８】
また、樹脂材料に混合する機能材料粉末に磁性体を用いる場合は、フェライトとしては、Ｍｎ−Ｍｇ−Ｚｎ系、Ｎｉ−Ｚｎ系、Ｍｎ−Ｚｎ系等を用いることができ、なかでもＭｎ−Ｍｇ−Ｚｎ系、Ｎｉ−Ｚｎ系等が好ましい。また、前記機能材料粉末として磁性体として強磁性金属を用いることができる。この場合、カ−ボニル鉄、鉄−シリコン系合金、鉄−アルミニウム−珪素系合金（商標名：センダスト）、鉄−ニッケル系合金（商標名：パ−マロイ）、アモルファス系（鉄系、コバルト系）等を用いることが好ましい。
【００３９】
図３（Ａ）に示したように、絶縁層４Ａを設けた金属箔２Ａを、図３（Ｂ）の斜視図に示すように、例えば１０ｃｍ四方の広さに切断する。
【００４０】
次に図３（Ｃ）の部分斜視図に示すように、前記のようにして作製した金属箔２Ａと絶縁層４Ａからなるシートを熱圧着または必要な場合には接着層を介して積層し一体化して積層母材１３を得る。この実施の形態においては、インダクタンス素子の１個分の厚みとなるセット１４間に、絶縁層２Ａの厚みより大きな厚みの絶縁層１５を介在させて積層し一体化している。なお、この厚みの大きな絶縁層１５の厚みは１５０〜３５０μｍとすることが好ましい。
【００４１】
次に図３（Ｃ）に１点鎖線１６で示すように、積層方向に等間隔に切断し、図３（Ｄ）の全体斜視図に示すように、厚みｔが１個のインダクタンス素子のニ字形導体２ａ、２ｂのサイズ（長さ）に相当する大きさ（後で研磨する場合には製品のニ字形導体２ａ、２ｂの厚みは図示のｔより小さくなる）のシート状の素材１７を得た。また、該素材１７の積層方向を縦方向としたときの縦幅Ｌ内に複数個（前記サイズのインダクタンス素子の場合例えば数十個）のインダクタンス素子のターン数に相当する導体層数を有し、かつ横幅Ｗも複数個（前記サイズのインダクタンス素子の場合例えば数十個）のインダクタンス素子に相当するサイズとする。図３（Ｅ）は図３（Ｄ）の部分拡大斜視図である。
【００４２】
次に図４（Ａ）の全体斜視図および図４（Ｂ）の部分拡大図に示すように、前記コイル１のニ字形導体の対向辺形成用の第一の有底溝１８を、積層方向に対して直角をなす方向にダイシングにより等間隔に研削する。この場合、後述の図１０に示すように、素材１７は接着シート４５を介して台４６に貼り付けて溝１８を研削する。なお、溝１８の幅および深さが３００〜４００μｍであることが好ましい。
【００４３】
次に図４（Ｃ）の部分拡大斜視図に示すように、前記溝１８に前記絶縁材料５を埋め込む。この絶縁材料５には前記樹脂材料または樹脂に機能材料粉末を混合した複合材料を溶剤やバインダに分散させたものを用い、この絶縁材料５の埋め込みは、溝１８の形成面に印刷等により塗布し、乾燥することにより行う。そしてこのようにして溝１８に絶縁材料５を埋め込んだものの表面（製品では底面となる面側）を研磨して金属箔２Ａが絶縁材料５により覆われた部分を除去すると同時に、表面を整面（平滑化）する。
【００４４】
次に図５（Ａ）の斜視図に示すように、前記溝１８に平行に、素子の側面形成用の第二の有底溝１９を、溝１８（絶縁材料５）の間に研削により形成する。
【００４５】
次に図５（Ｂ）の部分拡大斜視図に示すように、前記有底溝１９に、前記側面の絶縁層１１を形成するための絶縁材料２０を充填し、溝１９の開口側の面を研磨により整面する。
【００４６】
次に図５（Ｂ）のＨで示す厚み分、すなわち有底溝１８、１９の底部となる部分を研磨により削除し整面する。
【００４７】
次に図５（Ｃ）、図７（Ａ）に示すように、整面化された上面、底面に、隣接するニ字形導体２ａ、２ｂ間を接続するための橋架導体３ａ、３ｂおよび電極パッド７をフォトリソ工法を用いて形成する。
【００４８】
このパターニングをセミアデティブ法により行う場合、図６（Ａ）、（Ｂ）、（Ｃ）に示すように、素材１７の表面（裏面も同様）全面に下地層２５として銅膜を無電解メッキまたはスパッタリングにより形成し、次に表面全面にレジスト２６を施し、フォトリソ工法を用いて、橋架導体３ａとなるべき部分２７や電極パッド７となるべき部分２９のレジストを除去し、これらのレジスト除去部分２７、２９の部分に電解メッキにより銅のメッキ層を形成し、その後レジスト２６とその下の下地層２５を除去することにより行う。
【００４９】
このように、微細なパターンを形成する場合は、セミアデティブ法やアデティブ法等の電気メッキの他、スパッタリング、蒸着、ＣＶＤ等の薄膜形成法を用いることが好ましい。その他、エッチングや印刷によっても橋架導体３ａ、３ｂ等の形成を行うことができる。また、橋架導体３ａ、３ｂとしては、銅、銀、金、白金、パラジウム、アルミニウム等を用いることができる。
【００５０】
次に図７（Ａ）に示す素材１７の表裏面に、図７（Ｂ）に示すように、絶縁層９、１０で覆う。この絶縁層９、１０の形成は、印刷やスピンコ−トあるいはシ−トの溶着や接着により行うことができる。
【００５１】
次に図７（Ｃ）に示すように、前記電極パッド７の部分の上の絶縁層１０にレーザ等により穴２１を明ける。そしてその穴２１の中に電解メッキにより下地層１２ａとしての銅、あるいは下地層１２ａとして樹脂中に銀を混合した導電剤を印刷等により充填する。次にその上に例えばニッケル、錫をこの順にメッキする等により、半田付けのための端子電極１２を形成する。なお、素子の端面相当部分や側面相当部分に穴加工と下地電極１２ａの形成を行うことにより、素子の端面や側面にもこの端子電極１２を形成することができる。
【００５２】
図８は素材１７内に形成されたヘリカルコイル１にそれぞれ対応して２個ずつ端子電極１２を形成した素材１７の全体斜視図である。図８に示すように、前記溝１８の方向に対して直角をなす方向に線２３に沿ってダイシングにより切断加工する。また、この切断加工の後、または前に、図７（Ｄ）において幅ｓで示しかつ図８において線２２で示すように、前記スリット１９に充填した絶縁材料２０の中央部分を除去するようにしてダイシングにより切断加工を行って、前記側面の絶縁層１１を形成すると共に、個々のチップを得る。
【００５３】
以上に説明したように、本発明においては、ヘリカルコイル１のニ字形導体２や外周部分を切削により形成するため、コイル形状が揃い、ニ字形導体間の位置のばらつきや積層ばらつきがなく、インダクタンス値が揃った狭公差のインダクタンス素子を得ることができる。
【００５４】
また、切削によって一度にヘリカルコイル１となる導体加工を行うため、製造が容易となり、低コストで素子を製造することができる。また、本実施の形態のように、樹脂やその複合材料により絶縁材料５や絶縁層９〜１１を構成すれば、加工が容易となる。
【００５５】
また、導体として導電性接着剤や前述の導体ぺーストのセラミックとの焼結体等を用いることも可能であるが、本実施の形態のように金属箔２Ａを用いれば、セラミックインダクタに比較し、ニ字形導体の比抵抗を低く抑えることができるため、直流抵抗を低くでき、高いＱ特性を得ることができる。
【００５６】
また、橋架導体３ａ、３ｂを形成する面は、研磨により整面化することにより、ニ字形導体２ａ、２ｂの端部とパターニングにより形成された橋架部分である導体３ａ、３ｂとの接続が良好に行えると共に、コイル形状をより揃えることができる。
【００５７】
本実施の形態のように、列状にチップが配列される溝１８間の切断領域に溝１９を設けてその溝１９に絶縁材料２０を充填しておき、その充填された絶縁材料２０の中央部を切断手段によって切断すれば、個々のチップの両側面を絶縁材料で覆ったチップが切断と同時に形成され、チップ側面に絶縁材料を後付けする手間が不要となり、能率良く製造できる。
【００５８】
また、素材１７を得る場合、本実施の形態のように、同時に複数個のチップ厚み分の素材を得て切断することにより、積層体の形成工数が少なくなる。
【００５９】
また、本発明は、前記サイズより小さいものや大きいものにも適用でき、金属箔２Ａの代わりに金属板を用いてもよい。
【００６０】
具体例について述べると、ターン数が１２で平面の縦横幅が１ｍｍ×０．５ｍｍ、厚みが０．５ｍｍのインダクタンス素子を試作した。ここで、絶縁材料５や絶縁層４、９〜１１にはビニルベンジル樹脂にシリカ粉末を分散混合した比誘電率εが２．９の複合材料を用いた。また、コイル導体２ａ、２ｂには銅の金属箔を用い、その厚みを３５μｍ、絶縁層４の厚みを２５μｍとし、溝１８の幅を３６０μｍ、深さを３３０μｍとした。また、橋架導体３に薄膜銅を用いた。このインダクタンス素子のインダクタンス値は１５ｎＨ、Ｑ値が約６０（１ＧＨｚ）であった。一方、同じサイズで従来の薄膜によるスパイラル構造のコイルを形成したものは、Ｑ値が約２０であり、セラミック積層体による場合にはＱ値が約３０であるから、本発明によりＱ値の大幅な向上が達成できることが確認できた。
【００６１】
図９（Ａ）は本発明の製造方法により得られるインダクタンス素子の他の例であり、チョークコイルやトランスとして構成されたインダクタンス素子について示す。本例においては、ニ字形導体２ａ、２ｂに対してそれぞれ１つ跳びに導体３ａ１、３ａ２および３ｂ１、３ｂ２により交互に接続してそれぞれ一連のコイルを形成することにより、２つの矩形ヘリカルコイルを形成したものである。７ａ、７ｂは２つのヘリカルコイルのうちの１つの両端に接続される電極パッド、７ｃ、７ｄは他の２つのヘリカルコイルの両端に接続される電極パッド、４１〜４４はそれぞれこれらの電極パッド７ａ〜７ｄ上に形成される端子電極である。
【００６２】
このように、ニ字形導体２ａ、２ｂ間の橋架導体による接続構造を変えることにより、２つのヘリカルコイルを形成することが可能である。
【００６３】
また、図９（Ｂ）に示すように、１つのチップに複数のヘリカルコイル１が内蔵して並設されたインダクタンス素子アレイとして構成することも可能である。また、必要に応じてヘリカルコイル１のターン数を設定することにより、アンテナ機能を有するインダクタンス素子として構成することができる。
【００６４】
本発明のインダクタンス素子において、前記絶縁材料５およびコイルの外周を覆う絶縁層（側面絶縁層９や底面の絶縁層１０および側面の絶縁層１１）の少なくともいずれかに磁性体を用い、ニ字形導体２に誘電体を用いることにより、インダクタンス値の高いインダクタンス素子を得ることができる。ここで、絶縁材料５には、樹脂に磁性体粉末を混合した複合材料を用いることもできるが、前記パーマロイ、センダスト等のような高透磁率の絶縁被覆した棒状金属磁性体を用いることにより、よりインダクタンス値の高いインダクタンス素子を得ることができる。また、このような磁心となる磁性体を溝１８に埋め込むと共に、コイル外周の絶縁層９〜１１にも樹脂に磁性粉末を混合した磁性体を用いることにより、さらにインダクタンス値の高いインダクタンス素子を得ることができる。なお、この金属磁性体を用いる場合は、溝１８内に絶縁性接着材でニ字形導体２ａ、２ｂと電気的に絶縁して固定することが好ましい。
【００６５】
図１０は本発明によるインダクタンス素子の製造方法の他の実施の形態を示す工程図である。これは図３（Ｄ）、（Ｅ）に示したように、複数個のインダクタンス素子を含む積層体でなる素材１７を、図１０（Ａ）に示すように、接着シート４５により台４６に貼り付けて前記有底溝１８を研削すると共に、これらの間に第一の有底溝１８と平行な前記第二の有底溝１９を研削する。
【００６６】
次に図１０（Ｂ）に示すように、溝１８、１９に溶融状態の樹脂材料または前記複合材料でなる絶縁材料４７を一度に充填して固化させる。その後、図１０（Ｃ）に示すように、絶縁材料４７を研磨して金属箔２Ａを露出させ、整面する。その後は図５（Ｂ）に示したように、有底溝１８、１９の底部を研削により削除し、前記と同様の工程でインダクタンス素子を得る。
【００６７】
このような工程によりインダクタンス素子を製造する場合には、絶縁材料４７の溝１８、１９への充填を一度に行えるので、能率良くインダクタンス素子の製造が可能になる。しかしながら、図１０（Ｂ）に示すように、樹脂または樹脂を含む絶縁材料４７が硬化する時に、矢印Ｘで示すように収縮し、これにより二点鎖線Ｓで示すように素材１７が反り、図１０（Ｄ）に示すようになり、表面を線４８で示すように平面に研磨する際に、図面上左右両端の金属箔２Ａの溝１８、１９の開口部が、中央部分よりも大きく研磨され、前記ニ字形導体２ａ、２ｂの長さが不揃いになるという不具合がある。
【００６８】
一方、前記図４、図５に示したように、溝１８への絶縁材料５の充填と研磨、溝１９の研削と絶縁材料２０の充填と研磨を段階的に行えば、前記した反りの発生の問題が緩和される。
【００６９】
図１１は本発明によるインダクタンス素子の製造方法の他の実施の形態を示す工程図である。これは前記素材１７に、図１１（Ａ）、（Ｂ）に示すように、前記有底溝１８、１９にそれぞれ対応する第一の貫通溝１８Ａと第二の貫通溝１９Ａを研削し、図１１（Ｃ）に示すように、これらの溝１８Ａ、１９Ａに前記溶融状態の絶縁材料４７を充填し硬化する。次に図１１（Ｄ）に示すように、絶縁材料４７を充填した素材１７の表裏面を研磨して整面し、表裏面における金属箔の部分を露出させる。その後、図１１（Ｅ）に示すように、素材１７の表裏面に前記方法により橋架導体３ａ、３ｂを形成する。
【００７０】
図１１に示した方法によれば、図１０に示したように、前記絶縁材料４７の有底溝１８、１９への片面からの充填することによる反りの問題が解決でき、しかも有底溝１８、１９の底部の研削による除去工程が省略でき、能率よく製造できる。しかし、有底溝１８、１９を設ける方法に比較し、貫通溝１８Ａ、１９Ａの形成により素材１７における溝１８Ａ、１９Ａの間の脆弱化の問題があるので、比較的溝１８Ａ、１９Ａ間の厚みが確保し易いものに好適な方法である。
【００７１】
図１２（Ａ）は本発明による積層電子部品の一実施の形態をＬＣフィルタについて上下逆にして示す斜視図、図１２（Ｂ）はその透視斜視図、図１２（Ｃ）はその等価回路図である。また、図１３（Ａ）、（Ｂ）はそれぞれこのＬＣフィルタの縦断面図、横断面図である。
【００７２】
このＬＣフィルタは、樹脂材料または樹脂にセラミック等の機能材料粉末（磁性体粉末または誘電体粉末）を混合した複合材料でなる基材中に少なくとも１個（本例は２個）のインダクタンス素子Ｌと、少なくとも１個（本例は１個）の容量素子Ｃとを内蔵する。本例では２個のインダクタンス素子Ｌと１個の容量素子Ｃにより図１２（Ｃ）のＴ型フィルタを構成した例を示す。この積層電子部品は、底面にプリント基板への半田付け用の端子電極１２とグランド電極１２Ｘを設けてなる。
【００７３】
前記インダクタンス素子Ｌは図１２（Ｂ）に示すように矩形ヘリカル状に構成されたコイルでなり、該コイルは４辺のうちの２辺を構成する複数個のニ字形導体２ａ、２ｂと、他の２辺を構成し、かつニ字形導体２ａ、２ｂの端部どうしを接続して全体として矩形ヘリカルコイルを構成する橋架導体３ａ、３ｂとからなる。
【００７４】
また、前記容量素子Ｃは、後述の工程により前記ニ字形導体２ａ、２ｂと同じ積層素材の加工により形成されるコンデンサ電極５１と、これらのコンデンサ電極５１をそれぞれ１つおきに接続する接続導体５３、５３とからなる。５２はインダクタンス素子Ｌと容量素子Ｃとの間を接続する素子間接続導体、７は前記橋架導体３ａ、３ｂ、接続導体５２、５３と同時に接続され、端子電極１２やグランド電極１２Ｘに素子Ｌ、Ｃを接続するための電極パッドである。１２ａは端子電極１２やグランド電極１２Ｘに素子Ｌ、Ｃを接続する電極下地導体である。
【００７５】
前記ニ字形導体２ａ、２ａ間、２ｂ、２ｂ間およびコンデンサ電極５１、５１間には図１３（Ｂ）の断面図に示すように絶縁層４が介在する。ニ字形導体ａ、２ｂの対向面、およびコンデンサ電極５１との対向面は後述の切削によって積層方向について互いに同面に形成される。すなわちニ字形導体２ａ、２ｂの対向面は前述の切削工程により溝１８、１９の側面として構成されるもので、溝１８、１９内に絶縁材料５、２０が充填される。
【００７６】
前記ニ字形導体２ａ、２ｂ内の絶縁材料５および素子間絶縁材料２０のニ字形導体２ａ、２ｂの両端が位置する面４９（図１３（Ａ）参照）は研磨により整面され、前記橋架導体３ａ、３ｂおよび接続導体５２、５３および電極パッド７はその整面化された面上に形成される。９、１０はそれぞれ積層電子部品の上面、底面を覆うように印刷やスピンコ−トあるいはシ−トの溶着や接着により設けられた絶縁層であり、前記端子電極１２およびグランド電極１２Ｘは底面の絶縁層１０上に設けられる。
【００７７】
図１４、図１５はこのＬＣフィルタの製造方法の一例を示す図であり、図３（Ｄ）、（Ｅ）に示した素材１７に、図１４（Ａ）、（Ｂ）に示すように、ニ字形導体２ａ、２ｂ形成用の有底溝１８と素子間（あるいは電極側面）形成用の有底溝１９を平行に研削し、続いて図１５に示すように、これらの溝１８、１９に前記樹脂材料あるいは複合材料でなる絶縁材料５、２０を充填して研磨により整面する。その後は図５〜図７に示したものと同様の工程で有底溝１８、１９の底部の研磨による削除、橋架導体３ａ、３ｂやパッド７や接続導体５２、５３の形成、下地電極１２ａや端子電極１２およびグランド電極１２Ｘの形成を行い、その後、図１４（Ａ）における線２２、２３に相当する位置で個々のチップに切断する。
【００７８】
このＬＣフィルタの製造方法としては、インダクタンス素子について説明した方法、すなわちまず有底溝１８を設けてこれに絶縁材料５を充填し、研磨した後、有底溝１９を設けて絶縁材料２０を充填して研磨する方法を採用してもよい。また、図１１に示した貫通溝を設ける方法も採用できる。
【００７９】
本発明による積層電子部品は、コイルのニ字形導体２ａ、２ｂやコンデンサ電極５１が積層体の切削により形成されるため、コイル形状や電極形状が揃い、ニ字形導体２ａ、２ｂやコンデンサ電極５１、５１間の位置のばらつきや積層ばらつきがなく、インダクタンス値や容量値が揃った狭公差の積層電子部品を得ることができる。また、切削によって一度にヘリカルコイルのニ字形導体２ａ、２ｂやコンデンサ電極５１となる導体加工を行うため、製造が容易となり、低コストで積層電子部品を製造することができる。
【００８０】
また、樹脂材料やその複合材料により絶縁層４を構成すれば、加工が容易となる。また、混合材料の種類を変えることにより、任意の特性の積層電子部品が得られる。
【００８１】
また、ニ字形導体２ａ、２ｂやコンデンサ電極５１として金属板または金属箔を用い、橋架導体としてフォトリソ工法により形成した導体を用いれば、コイルの比抵抗を低く抑えることができるため、直流抵抗を低くでき、より高いＱ特性を得ることができる。
【００８２】
本発明により積層電子部品の具体的な製品の例としては、アンテナ、バンドパスフィルタ、ロ−パスフィルタ、ハイパスフィルタ、ＥＭＣフィルタ、コモンモ−ドフィルタ、ディレイライン、トラップ、バルントランス、カプラ（方向性結合器）、ダイプレクサ、デュプレクサ、ダブルバランスドミキサ−、電力合成器、電力分配器等が挙げられる。
【００８３】
図１６は本発明による積層電子部品モジュ−ルの一実施の形態を示す斜視図である。図１６（Ａ）に示すように、この実施の形態のモジュ−ルは、コア基板５７およびその上下のビルドアップ層５９からなる積層基板（モジュ−ル）６６に半導体素子６０、大容量コンデンサ６１、ベアチップ６２などの電子部品を搭載したものであり、部品形状や部品の実装形態は図示例以外に種々に変更できる。
【００８４】
図１７（Ａ）は前記コア基板５７の一例を示す透視斜視図、図１７（Ｂ）、（Ｃ）はそれぞれその正面図および側面図、図１７（Ｄ）はその部分拡大透視斜視図である。この例に示すコア基板５７は、樹脂材料または前記複合材料中に前記製造方法により形成されたニ字形導体２ａ、２ｂおよび橋架導体３ａ、３ｂからなるインダクタンス素子Ｌをその巻芯方向に複数個（図示例は３個）内蔵し、かつ２列設け、また、前記製造方法により形成されたコンデンサ電極５１からなる容量素子Ｃも同数（３個）に１列設けてなる。各インダクタンス素子Ｌおよび容量素子Ｃには他の層の素子や配線等に接続するためのパッド７を有する。前記橋架導体３ａ、３ｂや電極接続導体５３はコア基板５７の表面に露出している。ただし、上面、底面の前記絶縁層９、１０設けられない。なお、前述の実施の形態で示したように、素子Ｌ、Ｃ間を素子間接続導体５２によって接続する構成としてもよい。
【００８５】
図１６（Ｂ）にこのモジュ−ルの内部構造を示す。コア基板５７の内部には、前記製法により作製されたインダクタンス素子Ｌと容量素子Ｃとを含む積層電子部品が内蔵されている。これらのインダクタンス素子Ｌおよび容量素子Ｃは、モジュ−ル５７の積層方向に対して垂直方向に積層された構造を有する。これらの素子Ｌ、Ｃは、コア基板５７の表面導体で構成されるパッド７やビアホ−ル６３およびビルドアップ層５９のビアホ−ル６４および配線パタ−ン６５によってモジュ−ル６６内のその他の素子あるいはコア基板５７内の他の素子、さらにはベアチップ６２等と接続されている。そして、そのコア基板５７をコアとして、上下にビルドアップ層５９の各層５９ａと５９ｂ、次に５９ｃと５９ｄ、次に５９ｅと５９ｆの順に積層していく。
【００８６】
このビルドアップ層の形成の際には、各層５９ａ〜５９ｆに配線パタ−ン６５を形成する。また各層５９ａ〜５９ｆの配線パタ−ン６５は各層に貫通して形成したビアホ−ル６４により接続される。この実施の形態では記載を省略しているが、ビルドアップ層５９内にインダクタンス素子や容量素子あるいは抵抗素子等のパッシブ素子を構成してもよい。
【００８７】
また、このビルドアップ層５９の形成は、一般的プリント基板のビルドアップ工法を用いることができる。すなわち、プリプレグおよび導体箔を重ね、本硬化後、エッチングにより導体パタ−ン形成、および層間接続を行う工程を繰り返す。また、ビルドアップに限らず、前記インダクタンス素子Ｌおよび容量素子Ｃを内蔵するコア基板５７と、その他のコア基板およびプリプレグとを積層してモジュ−ルを構成してもよい。また、コア基板５７と他のビルドアップ層５９との導体の接続または他のビルドアップ層５９間の接続はスル−ホ−ルやインナ−ビアホ−ル接続により行ってもよい。また、モジュ−ル６６内に複数枚のコア基板５７は設けてもよい。
【００８８】
このように、前記積層体の溝加工によりニ字形導体を形成しかつ橋架導体を形成したインダクタンス素子Ｌあるいはさらに容量素子Ｃをモジュ−ル６６に内蔵することにより、精度の高い狭交差のインダクタンス素子Ｌや容量素子Ｃを有する積層電子部品モジュ−ル６６を得ることができる。また、インダクタンス素子Ｌや容量素子Ｃを含む基板コア基板５７が、樹脂基板または複合材料基板中に１つの基板として含まれるので、チップ部品を埋め込む場合に比較して、製造工程が格段に簡単になり、低コスト化を達成できる。また、精度の高いインダクタンス素子Ｌや容量素子Ｃを内蔵できるので、トリミングレスにすることが可能となり、低コスト化が図れる。
【００８９】
また、インダクタンス素子Ｌの巻芯の方向をモジュ−ルの積層方向に対して直角をなす方向とすることにより、そのインダクタンス素子Ｌは発生磁束が上下のグランド電極やコンデンサ電極（いずれも図示せず）や配線層と交差する度合いが減少し、これらの影響を受けにくくなり、高インダクタンス、高Ｑ特性のインダクタンス素子を内蔵したモジュ−ルを得ることができる。
【００９０】
また、インダクタンス素子Ｌの巻芯方向がモジュ−ルの基板の積層方向に一致すると、コイルのタ−ン数やコンデンサ電極５１の層数に制限を受けやすくなるが、基板の面方向に巻芯方向に設定することにより、タ−ン数や層数の多いインダクタンス素子Ｌや容量素子Ｃを基板内に内蔵することができ、高いインダクタンス値や容量値を確保することができる。
【００９１】
また、前記した理由により、高いインダクタンス値や容量値を確保することができる上、自己共振周波数も非常に高く、他のインダクタンス素子との結合も小さくすることができるので、モジュ−ルの特性を良くすることができる。また、容量素子Ｃについても小さな電極を多層積層する構造が採用できるので、低インダクタンスでかつ低抵抗の容量素子Ｃを構成することができる。これによってもモジュ−ルの特性を大幅に改善することが可能となる。
【００９２】
なお、本発明が適用される具体的なモジュ−ルとしては、移動体通信機器等におけるアンテナスイッチモジュ−ル、フロントエンドモジュ−ル、パワ−アンプモジュ−ル、ＶＣＯ、ＰＬＬモジュ−ル、ＴＣＸＯモジュ−ル、ＩＦモジュ−ル、ＲＦモジュ−ル、パワ−アンプアイソレ−タモジュ−ル、アンテナフロントエンドモジュ−ル等が挙げられ、さらに、光ピックアップ、ＤＣ−ＤＣコンバ−タ、チュ−ナ−ユニット等に用いることができる。
【発明の効果】
【００９３】
本発明によれば、ヘリカルコイルの２辺のニ字形導体を、素材の切削により形成し、他の２辺はパターニングされた導体により構成したので、量産が容易で、導体パターンのずれが小さく、狭公差のインダクタンス値が得られる。また、導体として金属板または金属箔を用いることにより、高いＱ特性を有するインダクタンス素子が得られる。
【００９４】
また、本発明によれば、溝の形成切断によりインダクタンス素子となるヘリカルコイルや容量素子のコンデンサ電極が形成されるため、量産が容易で、導体パタ−ンのずれが小さく、狭公差のインダクタンス値や容量値の積層電子部品や積層電子部品モジュ−ルが得られる。
【００９５】
また、本発明によれば、印刷などによらず、積層体の溝加工によってインダクタンス素子のニ字形導体や容量素子のコンデンサ電極が形成されるため、製造工程が簡略化でき、低コスト化が可能となる。
【００９６】
また、本発明による積層電子部品モジュ−ルは、積層電子部品をモジュ−ルに埋設する場合、インダクタンス素子の巻芯の方向をモジュ−ルの積層方向に対して垂直をなす方向とすることにより、そのインダクタンス素子は発生磁束が上下のグランド電極やコンデンサ電極や配線層と交差する度合いが減少し、上下のグランド層や配線層あるいはコンデンサ電極の影響を受け難く、高いインダクタンス、高いＱ特性が得られる。
【図面の簡単な説明】
【図１】（Ａ）は本発明の製造方法により得られるインダクタンス素子の一例を示す透視斜視図、（Ｂ）はそのコイルの構成を示す断面図、（Ｃ）はその電極構造を示す断面図である。
【図２】（Ａ）は図１のインダクタンス素子の底面図、（Ｂ）はその断面図である。
【図３】（Ａ）は本発明のインダクタンス素子の製造方法の一実施の形態において原材料となるシートを示す斜視図、（Ｂ）はそのシートを所定の長さごとに切断したものを示す斜視図、（Ｃ）は（Ｂ）のシートを積層し一体化した積層母材を示す部分斜視図、（Ｄ）は（Ｃ）の積層母材を切断加工した後の素材を示す全体斜視図、（Ｅ）は（Ｄ）の部分拡大斜視図である。
【図４】（Ａ）は本実施の形態の素材に溝を形成した状態を示す全体斜視図、（Ｂ）はその部分拡大図、（Ｃ）は前記溝の部分に絶縁材料を埋め込んだ状態を示す部分拡大斜視図である。
【図５】（Ａ）は本実施の形態において、ニ字形導体形成用第一の有底溝間の部分に第二の有底溝を形成した状態を示す素材の全体斜視図、（Ｂ）は（Ａ）の第二の有底溝にも絶縁材料を充填した状態を示す部分拡大斜視図、（Ｃ）は隣接するニ字形導体間をパターニングされた導体により接続した状態を示す部分拡大斜視図である。
【図６】（Ａ）は本実施の形態において、素材上に橋架導体形成のための下地膜およびレジストパターンを形成した状態を示す断面図、（Ｂ）はその平面図、（Ｃ）はメッキおよびレジスト等の除去により形成された橋架導体および電極パッドのパターンを示す平面図である。
【図７】（Ａ）は図５（Ｃ）の素材の断面図、（Ｂ）はその素材のスリットおよび表裏面に絶縁層を設けた状態を示す断面図、（Ｃ）は電極パッドの部分の上の絶縁層をレーザ等により穴を明けた状態を示す断面図、（Ｄ）はその穴および表面に端子電極を形成した状態を示す断面図である。
【図８】前記素材内に形成されたヘリカルコイルにそれぞれ対応して２個ずつ端子電極を形成した素材および切断箇所を示す全体斜視図である。
【図９】（Ａ）は本発明の製造方法により得られるインダクタンス素子の他の例を示す透視斜視図、（Ｂ）は本発明によるインダクタンス素子の他の例を示す斜視図である。
【図１０】本発明によるインダクタンス素子の製造方法の他の実施の形態を示す工程図である。
【図１１】本発明によるインダクタンス素子の製造方法の他の実施の形態をさらに示す工程図である。
【図１２】（Ａ）は本発明による積層電子部品の一実施の形態を示す斜視図、（Ｂ）はその内部構成を示す透視斜視図、（Ｃ）はその等価回路図である。
【図１３】（Ａ）、（Ｂ）はそれぞれ本実施の形態の積層電子部品の縦断面図、横断面図である。
【図１４】（Ａ）は本実施の形態の素材に溝を形成した状態を示す全体斜視図、（Ｂ）はその部分拡大図である。
【図１５】本実施の形態において溝に絶縁材料を充填した状態を示す素材の部分拡大斜視図である。
【図１６】（Ａ）は本発明による積層電子部品モジュールの一実施の形態を示す斜視図、（Ｂ）はその層構造図である。
【図１７】（Ａ）は本実施の形態のモジュールに組み込むコア基板を示す透視斜視図、（Ｂ）、（Ｃ）はそれぞれその正面図および側面図、（Ｄ）はその部分拡大透視斜視図である。
【符号の説明】
１：ヘリカルコイル、２ａ、２ｂ：ニ字形導体、２Ａ：金属箔、３、３ａ、３ｂ：橋架導体、４、４Ａ：絶縁層、５：絶縁材料、６ａ、６ｂ：整面化面、７、７ａ〜７ｄ：電極パッド、９〜１１：絶縁層、１２：端子電極、１２Ｘ：グランド電極、１３：積層母材、１４：セット、１５：接着層、１６：切断線、１７：素材、１８：第一の有底溝、１８Ａ：第一の貫通溝、１９：第二の有底溝、１９Ａ：第二の貫通溝、２０：絶縁材料、２１：穴、２２、２３：切断線、２５：下地層、２６：レジスト、２７、２９：レジスト除去部分、４１〜４４：端子電極、４５：接着シート、４６：台、４７：絶縁材料、４９：整面化面、５１：コンデンサ電極、５２、５３：接続導体、５７：コア基板、５９：ビルドアップ層、６０：半導体素子、６１：大容量コンデンサ、６２：ベアチップ、６３、６４：ビアホール、６５：配線パターン、６６：モジュール、Ｃ：容量素子、Ｌ：インダクタンス素子

Claims (12)

1. 絶縁体と導体とが交互に積層された積層体を素材として作製され、少なくともインダクタンス素子と容量素子とをそれぞれ単独素子としてあるいは互いに接続された複合素子としてそれぞれ１個以上内蔵する積層電子部品であって、
   前記積層体の積層方向に対して垂直方向に隣接する素子間は、その間に加工された溝に充填された絶縁材料により隔離され、
   前記インダクタンス素子はヘリカルコイルからなり、コイルの1タ−ン分は４辺のうちの２辺が前記積層体に複数の貫通溝加工または有底溝加工とその底部除去を行うことによりニ字形に形成され、
   前記加工により積層方向に形成された溝は絶縁材料により充填され、
   前記コイルの１タ−ン分の他の２辺は、前記加工により形成されたニ字形導体の端部どうしを接続してヘリカルコイルを構成するように、前記溝に充填された絶縁材料上に形成された橋架導体からなり、
   前記容量素子は、前記積層体に形成された溝とその溝に絶縁材料を充填することにより他の素子と画成されかつコイルの前記ニ字形導体とそれぞれ同層をなす複数の電極と、電極どうしを接続する導体よりなり、
   電子部品の上面、底面はそれぞれ絶縁層により覆われ、外面に外部接続用の端子電極を有することを特徴とする積層電子部品。
2. 請求項１に記載の積層電子部品において、
   前記絶縁体、絶縁材料、絶縁層が、樹脂材料または樹脂に機能材料粉末を混合した複合材料からなることを特徴とする積層電子部品。
3. 請求項１または２に記載の積層電子部品において、
   前記ニ字形導体が金属板または金属箔からなり、前記橋架導体および接続導体がフォトリソ工法により形成されていることを特徴とする積層電子部品。
4. 樹脂材料または樹脂に機能材料粉末を混合した複合材料でなる層上に導体層を形成してなる基板を積層することにより、素子を内蔵形成した積層電子部品モジュ−ルであって、
   前記積層電子部品モジュ−ルは、少なくともインダクタンス素子および容量素子を含む基板を少なくとも１層有し、
   前記インダクタンス素子および容量素子を含む基板は、絶縁体と導体とが交互に積層された積層体を素材として作製され、前記積層体の積層方向に対して垂直方向に隣接する素子間は、その間に加工された溝に充填された絶縁材料により隔離され、
   前記インダクタンス素子はヘリカルコイルからなり、コイルの1タ−ン分は４辺のうちの２辺が前記積層体に溝加工を行うことによりニ字形に形成され、
   前記加工により積層方向に形成された溝は絶縁材料により充填され、
   前記コイルの１タ−ン分の他の２辺は、前記加工により形成されたニ字形導体の端部どうしを接続してヘリカルコイルを構成するように、前記溝に充填された絶縁材料上に形成された橋架導体からなり、
   前記容量素子は、前記積層体に溝を加工することにより、前記コイルを構成するニ字形導体と同層をなすように形成された電極と、電極間を接続する導体とからなることを特徴とする積層電子部品モジュ−ル。
5. 請求項４に記載の積層電子部品モジュ−ルにおいて、
   前記インダクタンス素子は、その巻芯の方向が、前記積層電子部品モジュ−ルの積層方向に対して直角をなす方向に形成されていることを特徴とする積層電子部品モジュ−ル。
6. 導体層と絶縁層とを交互に積層してなる積層体よりインダクタンス素子を製造する方法であって、
   前記積層体の積層方向に複数個のインダクタンス素子のタ−ン数に相当する導体層数を有し、かつインダクタンス素子の１個分に相当する厚みを有する四角形をなす板状の素材を準備し、
   該素材の表面に、積層方向に、互いに平行をなすように、ヘリカルコイルのニ字形導体の対向辺を形成するための所定幅の複数本の第一の有底溝を加工すると共に、前記溝と平行に、ヘリカルコイルの側面部形成用の第二の有底溝を加工し、
   前記第一、第二の有底溝に絶縁材料を充填し、
   該絶縁材料を充填した素材の表面を研磨により整面し、
   該整面された素材の裏面を研磨して裏面側の導体を除去して前記ニ字形導体を形成し、
   前記素材の表裏面にニ字形導体の端部間を接続してヘリカルコイルを構成する橋架導体をフォトリソ工法により形成すると同時に、表裏面のいずれかに端子電極の下地電極をフォトリソ工法により形成し、
   該橋架導体を施した素材の表裏面を絶縁材料により覆うと共に、該絶縁材料の一部を除去して前記下地電極を露出させて端子電極を形成し、
   前記素材を縦横に切断することにより、インダクタンス素子を得ることを特徴とするインダクタンス素子の製造方法。
7. 導体層と絶縁層とを交互に積層してなる積層体よりインダクタンス素子を製造する方法であって、
   前記積層体の積層方向に複数個のインダクタンス素子のタ−ン数に相当する導体層数を有し、かつインダクタンス素子の１個分に相当する厚みを有する四角形をなす板状の素材を準備し、
   該素材の表面に、積層方向に、互いに平行をなすように、コイル内周部を形成するための所定幅の複数本の第一の有底溝を加工し、
   該第一の有底溝に絶縁材料を充填し、
   前記絶縁材料を充填した面を研磨して整面し、
   前記第一の有底溝と平行に、前記素材の表面にコイルの側面部形成用の第二の有底溝を加工し、
   前記第二の有底溝に絶縁材料を充填し、
   該絶縁材料を充填した素材の表面を研磨により整面し、
   該整面された素材の裏面を研磨して裏面側の導体を除去して前記ニ字形導体を形成し、
   前記素材の表裏面にニ字形導体の端部間を接続してヘリカルコイルを構成する橋架導体をフォトリソ工法により形成すると同時に、表裏面のいずれかに端子電極の下地電極をフォトリソ工法により形成し、
   該橋架導体を施した素材の表裏面を絶縁材料により覆うと共に、該絶縁材料の一部を除去して前記下地電極を露出させて端子電極を形成し、
   前記素材を縦横に切断することにより、インダクタンス素子を得ることを特徴とするインダクタンス素子の製造方法。
8. 導体層と絶縁層とを交互に積層してなる積層体よりインダクタンス素子を製造する方法であって、
   前記積層体の積層方向に複数個のインダクタンス素子のタ−ン数に相当する導体層数を有し、かつインダクタンス素子の１個分に相当する厚みを有する四角形をなす板状の素材を準備し、
   該素材の表面に、積層方向に、互いに平行をなすように、ヘリカルコイルのニ字形導体の対向辺を形成するための所定幅の複数本の第一の貫通溝を加工すると共に、前記第一の貫通溝と平行に、ヘリカルコイルの側面部形成用の第二の貫通溝を加工し、
   前記第一、第二の貫通溝に絶縁材料を充填し、
   該絶縁材料を充填した素材の表裏面を研磨により整面し、
   前記素材の表裏面にニ字形導体の端部間を接続してヘリカルコイルを構成する橋架導体をフォトリソ工法により形成すると同時に、表裏面のいずれかに端子電極の下地電極をフォトリソ工法により形成し、
   該橋架導体を施した素材の表裏面を絶縁材料により覆うと共に、該絶縁材料の一部を除去して前記下地電極を露出させて端子電極を形成し、
   前記素材を縦横に切断することにより、インダクタンス素子を得ることを特徴とするインダクタンス素子の製造方法。
9. 請求項１から３までのいずれかに記載の積層電子部品を得るため、導体層と絶縁層とを交互に積層してなる積層体よりインダクタンス素子および容量素子を内蔵した積層電子部品を製造する方法であって、
   前記積層体の積層方向に複数個のインダクタンス素子のタ−ン数に相当する導体層数を有し、かつ複数個の容量素子分の電極数に相当する導体層数を有すると共に、インダクタンス素子および容量素子の１個分に相当する厚みを有する四角形をなす板状の素材を準備し、
   該素材の表面に、積層方向に、互いに平行をなすように、ヘリカルコイルのニ字形導体の対向辺を形成するための所定幅の複数本の第一の有底溝を加工すると共に、前記第一の有底溝と平行に、他の素子との隔離用の第二の有底溝を加工し、
   前記第一、第二の有底溝に絶縁材料を充填し、
   該絶縁材料を充填した素材の表面を研磨により整面し、
   該整面された素材の裏面を研磨して裏面側の導体を除去してインダクタンス素子用のニ字形導体を形成し、
   前記素材の表裏面にニ字形導体の端部間を接続してヘリカルコイルを構成する橋架導体をフォトリソ工法により形成すると同時に、表裏面のいずれかに端子電極の下地電極および素子間接続導体をフォトリソ工法により形成し、
   前記素材の表裏面を絶縁材料により覆うと共に、該絶縁材料の一部を除去して前記下地電極を露出させて端子電極を形成し、
   前記素材を縦横に切断することにより、インダクタンス素子と容量素子とを内蔵する積層電子部品を得ることを特徴とする積層電子部品の製造方法。
10. 請求項１から３までのいずれかに記載の積層電子部品を得るため、導体層と絶縁層とを交互に積層してなる積層体よりインダクタンス素子および容量素子を内蔵した積層電子部品を製造する方法であって、
    前記積層体の積層方向に複数個のインダクタンス素子のタ−ン数に相当する導体層数を有し、かつ複数個の容量素子分の電極数に相当する導体層数を有すると共に、インダクタンス素子および容量素子の１個分に相当する厚みを有する四角形をなす板状の素材を準備し、
    該素材の表面に、積層方向に、互いに平行をなすように、ヘリカルコイルのニ字形導体の対向辺を形成するための所定幅の複数本の第一の有底溝を加工し、
    前記第一の有底溝に絶縁材料を充填し、
    該絶縁材料を充填した素材の表面を研磨により整面し、
    前記素材の表面に前記第一の有底溝と平行に、他の素子との隔離用の第二の有底溝を加工し、
    前記第二の有底溝に絶縁材料を充填し、
    該絶縁材料を充填した素材の表面を研磨により整面し、
    該整面された素材の裏面を研磨して裏面側の導体を除去してインダクタンス素子用のニ字形導体を形成し、
    前記素材の表裏面にニ字形導体の端部間を接続してヘリカルコイルを構成する橋架導体をフォトリソ工法により形成すると同時に、表裏面のいずれかに端子電極の下地電極および素子間接続導体をフォトリソ工法により形成し、
    前記素材の表裏面を絶縁材料により覆うと共に、該絶縁材料の一部を除去して前記下地電極を露出させて端子電極を形成し、
    前記素材を縦横に切断することにより、インダクタンス素子と容量素子とを内蔵する積層電子部品を得ることを特徴とする積層電子部品の製造方法。
11. 請求項１から３までのいずれかに記載の積層電子部品を得るため、導体層と絶縁層とを交互に積層してなる積層体よりインダクタンス素子および容量素子を内蔵した積層電子部品を製造する方法であって、
    前記積層体の積層方向に複数個のインダクタンス素子のタ−ン数に相当する導体層数を有し、かつ複数個の容量素子分の電極数に相当する導体層数を有すると共に、インダクタンス素子および容量素子の１個分に相当する厚みを有する四角形をなす板状の素材を準備し、
    該素材の表面に、積層方向に、互いに平行をなすように、ヘリカルコイルのニ字形導体の対向辺を形成するための所定幅の複数本の第一の貫通溝と、該第一の貫通溝と平行をなすように素子間を隔離する第二の貫通溝を加工し、
    前記第一、第二の有底溝に絶縁材料を充填し、
    該絶縁材料を充填した素材の表裏面を研磨により整面し、
    前記素材の表裏面にニ字形導体の端部間を接続してヘリカルコイルを構成する橋架導体をフォトリソ工法により形成すると同時に、表裏面のいずれかに端子電極の下地電極および素子間接続導体をフォトリソ工法により形成し、
    前記素材の表裏面を絶縁材料により覆うと共に、該絶縁材料の一部を除去して前記下地電極を露出させて端子電極を形成し、
    前記素材を縦横に切断することにより、インダクタンス素子と容量素子とを内蔵する積層電子部品を得ることを特徴とする積層電子部品の製造方法。
12. 請求項４または５に記載の積層電子部品モジュ−ルを得るため、樹脂材料または樹脂に機能材料粉末を混合した複合材料でなる層上に導体層を形成した積層電子部品モジュールの製造方法であって、
    インダクタンス素子と容量素子のうち、少なくともインダクタンス素子を有し、インダクタンス素子はニ字形導体の端部どうしをフォトリソ工法により形成された橋架導体により接続してヘリカルコイルを構成し、かつ表裏面の少なくともいずれかに外部接続用導体を形成した積層電子部品をコア基板とし、
    該コア基板の表裏面の少なくとも一方にプリプレグおよび導体箔を重ね、本硬化後、エッチングにより導体パタ−ン形成、および層間接続を行う工程を繰り返すことにより、積層電子部品モジュ−ルを得ることを特徴とする積層電子部品モジュ−ルの製造方法。

Images