JP3896919B2

JP3896919B2 - Method for evaluating Ni contamination of silicon wafer

Info

Publication number: JP3896919B2
Application number: JP2002219236A
Authority: JP
Inventors: 敏視戸部
Original assignee: Shin Etsu Handotai Co Ltd
Current assignee: Shin Etsu Handotai Co Ltd
Priority date: 2002-07-29
Filing date: 2002-07-29
Publication date: 2007-03-22
Anticipated expiration: 2022-07-29
Also published as: JP2004063721A

Description

【０００１】
【発明の属する技術分野】
本発明は、デバイス動作に悪影響を及ぼす重金属不純物を評価する方法に関するものであり、具体的には、シリコンウエーハのＮｉ汚染を評価する方法に関するものである。
【０００２】
【従来の技術】
半導体集積回路等のデバイスを作製するためのウエーハとしては、主にチョクラルスキー法（ＣＺ法）によって育成したシリコン単結晶から作製したシリコン単結晶ウエーハが用いられている。このシリコン単結晶ウエーハに様々なデバイスを形成する際、熱処理をはじめとして高温工程が行われるが、この高温工程中にシリコン単結晶ウエーハが不純物汚染にさらされる可能性は否定できない。
【０００３】
このような不純物は、デバイス動作に悪影響を及ぼすものであるため、それらをデバイス形成領域であるウエーハ表面近傍から除去する必要がある。そのため、このような不純物を除去する技術として、いわゆるゲッタリング技術が進歩してきた。このゲッタリング技術において、そのターゲットとなる代表的な不純物はＦｅやＮｉを始めとする重金属である。
【０００４】
不純物となる重金属のうち、Ｆｅに関しては、そのデバイスへの影響が数多く調査されている。例えばｐ型シリコンウエーハにおいて、Ｆｅはライフタイムを著しく低下させ、また酸化膜耐圧特性にも極めて悪影響を及ぼすことが知られている。このような知見が得られた背景には、Ｆｅがウエーハに混入していることを正確に評価、測定できる方法が確立されているからである。その中でも、ウエーハ中のＦｅを評価する方法として、ＤＬＴＳ（ＤｅｅｐＬｅｖｅｌＴｒａｎｓｉｅｎｔＳｐｅｃｔｒｏｓｃｏｐｙ）法は有益であり、１０^１０〜１０^１４ｃｍ^−３までの濃度範囲を定量的に測定できる。
【０００５】
しかしながら、Ｎｉに関しては、ウエーハに混入したＮｉを定量的に評価する簡便な方法はあまり知られていない。例えば、上記Ｆｅの評価には有益であったＤＬＴＳ法を用いてＮｉの評価を行う場合、特殊な試料形成法を用いない限り、混入したＮｉが検出されることはない。
【０００６】
化学分析法、例えば原子吸光法や誘導結合プラズマ質量分析法（ＩＣＰ−ＭＳ法）などは、Ｎｉに限らず、あらゆる重金属不純物の濃度測定に使用されるが、その検出下限は１０^１５ｃｍ^−３と高く、実際の工程汚染などの評価に適用することはほとんど不可能である。また、ＳＩＭＳ（ＳｅｃｏｎｄａｒｙＩｏｎＭａｓｓＳｐｅｃｔｒｏｍｅｔｒｙ）法の検出下限も１０^１５ｃｍ^−３と化学分析法と同様に高く、Ｎｉ汚染の評価に適用することはできない。
【０００７】
一方、ウエーハに混入したＮｉを非常に簡便に検出する方法として、熱処理後のシリコンウエーハに選択エッチングを行い、ウエーハ表面に形成されたＮｉシリサイドを浅いピット（シャローピット；Ｓ−ｐｉｔ）として顕在化させ、そのピットを光学顕微鏡で観察したり、あるいは集光灯下でウェーハ表面を観察する方法（Ｈａｚｅｔｅｓｔとも呼ばれる）がある。この選択エッチングによって形成されるシャローピットは、Ｎｉに限らず他の重金属種でも形成されることがあるが、それはパラジウムなど実際にはウエーハに存在する可能性の低い元素であり、汚染元素として一般的なＦｅやＣｕなどではシャローピットを形成しにくい。このことから、シリコンウエーハに選択エッチングを施してシャローピットを形成すれば、Ｎｉ起因のシャローピットとほぼ同定できるため、Ｎｉ汚染の簡便な定性的評価法となりうる。
【０００８】
しかしながら、このシリコンウエーハを選択エッチングして評価する場合、ウエーハ表面がデバイス作製前の鏡面状態であることを必要とする。そのため、デバイス作製後のシリコンウエーハに対して、選択エッチングを行いウエーハ表面にシャローピットを形成してそのＮｉ汚染を評価することは、ウエーハ表面が鏡面ではないために非常に困難であった。また、ウエーハ表面に形成されたデバイス形成膜を剥離してシャローピットを形成させることも考えられるが、ウエーハ表面からデバイス形成膜を剥離することは難しく、その後のシャローピット観察が困難な表面状態になるし、仮にウエーハ表面のデバイス形成膜を完璧に剥離できても、非常に手間を要する。したがって、今までデバイスが作製されたシリコンウエーハに対してＮｉ汚染の評価を行うことは非常に困難であった。
【０００９】
【発明が解決しようとする課題】
そこで本発明は、上記問題点に鑑みてなされたものであり、シリコンウエーハのＮｉ汚染、特に、従来では評価が非常に困難であったデバイスが作製されたシリコンウエーハのＮｉ汚染を簡便に評価できる評価方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明によれば、シリコンウエーハのＮｉ汚染を評価する方法であって、前記シリコンウエーハを劈開し、該劈開したシリコンウエーハに熱処理を行った後、シリコンウエーハの劈開面に選択エッチングを行って浅いエッチピット（シャローピット）を形成し、該劈開面に形成された浅いエッチピットを観察することによってシリコンウエーハのＮｉ汚染を評価することを特徴とするシリコンウエーハのＮｉ汚染の評価方法が提供される（請求項１）。
【００１１】
このように、シリコンウエーハを劈開し、この劈開したシリコンウエーハに熱処理を行った後、その劈開面に選択エッチングを行って浅いエッチピット（シャローピット）を形成し、その後、シリコンウエーハの劈開面に形成された浅いエッチピットを観察すれば、ウエーハ表面が鏡面でないシリコンウエーハであってもシリコンウエーハに混入しているＮｉを浅いエッチピットとして劈開面に顕在化させて容易に測定できるため、シリコンウエーハのＮｉ汚染を簡便に評価することができる。
【００１２】
このとき、前記評価するシリコンウエーハを、ウエーハ表面に電子デバイスが作製されたものとすることができる（請求項２）。
このように、本発明によれば、従来ではＮｉ汚染の評価を行うことが困難であったウエーハ表面に電子デバイスが作製されたシリコンウエーハであっても、劈開面を用いて簡便にＮｉ汚染の評価を行うことができる。
【００１３】
また、前記熱処理において、冷却を行う際の冷却速度を１℃／ｍｉｎより大きく２００℃／ｍｉｎ以下の範囲に制御することが好ましい（請求項３）。
選択エッチング処理後に劈開面に形成されるエッチピットの密度は、熱処理で冷却を行う際の冷却速度によって変化する。したがって、冷却を行う際の冷却速度は適切に制御されることが好ましく、上記のように、冷却速度を１℃／ｍｉｎより大きく２００℃／ｍｉｎ以下の範囲に制御することによって、劈開面にエッチピットが適切に形成される条件とすることができるため、シリコンウエーハのＮｉ汚染の評価を高精度に行うことができる。
【００１４】
【発明の実施の形態】
以下、本発明について実施の形態を説明するが、本発明はこれらに限定されるものではない。
従来、シリコンウエーハのＮｉ汚染の評価は、熱処理を行った後の鏡面状態のウエーハ表面に選択エッチングを施して、ウエーハ表面に浅いエッチピット（シャローピット）を形成し、このシャローピットを光学顕微鏡等により観察することによって行うことができた。しかしながら、例えば、ウエーハ表面にデバイスを作製する際に被るシリコンウエーハのＮｉ汚染を評価する場合、デバイス形成膜除去後のシリコンウエーハはウエーハ表面が鏡面ではないため、シリコンウエーハに選択エッチングを行ってもシャローピットを観察することができず、デバイス作製後のウエーハのＮｉ汚染を評価することは非常に困難であった。
【００１５】
そこで、本発明者は、シリコンウエーハを劈開し、その劈開面にＮｉ起因のシャローピットを形成した後、この形成したシャローピットを観察することによって、ウエーハ表面が鏡面状態ではないシリコンウエーハ、あるいは、ウエーハ表面にデバイスが形成されたデバイス作製後のシリコンウエーハであっても、ウエーハのＮｉ汚染の評価を簡便に行うことができることを見出し、本発明を完成させた。
【００１６】
すなわち、本発明のシリコンウエーハのＮｉ汚染の評価方法は、シリコンウエーハのＮｉ汚染を評価する方法であって、シリコンウエーハを劈開し、この劈開したシリコンウエーハに熱処理を行った後、シリコンウエーハの劈開面に選択エッチングを行ってシャローピットを形成し、この劈開面に形成されたシャローピットを観察することによってシリコンウエーハのＮｉ汚染を評価するシリコンウエーハのＮｉ汚染の評価方法である。
【００１７】
以下、本発明のシリコンウエーハのＮｉ汚染の評価方法について詳細に説明する。
先ず、評価の対象となるＮｉ汚染が疑われるシリコンウエーハを劈開し、断面（劈開面）を露出する。このとき、シリコンウエーハを劈開する方法は特に限定されるものではないが、例えば、先端にダイヤモンドが埋め込まれたペン型治具（ダイヤモンドペン）を面方位（１００）のシリコンウエーハのエッジ部に当て、結晶方位<１１０>方向に応力を加えることによって、（１００）面に垂直で劈開しやすい（１１０）面に沿ってシリコンウエーハ劈開することができる。
【００１８】
シリコンウエーハを劈開して劈開面を露出させた後、このシリコンウエーハに例えば抵抗加熱式熱処理炉を用いて熱処理を行う。
この熱処理において、シリコンウエーハを所定の温度まで加熱することによってウエーハ中のＮｉを再固溶させ、その後、ウエーハを室温まで冷却する。この冷却過程において、ウエーハの劈開面近傍にＮｉ原子を拡散させ、Ｎｉシリサイドの形態で析出させる。
【００１９】
尚、この熱処理において、加熱する際の昇温速度や熱処理時間、また熱処理雰囲気等は特に限定されるものではなく、必要に応じて適宜決定することができる。例えば、昇温速度は０．１〜１００００℃／ｍｉｎ、熱処理温度は３００℃〜シリコンの融点以下、熱処理時間は１秒〜１００時間、雰囲気はＨ_２、Ｏ_２、Ａｒ、Ｎ_２、Ｈｅあるいはこれらの混合雰囲気等を挙げることができる。一方、熱処理における冷却速度は発生するシャローピット密度に影響を及ぼすので重要であるが、これについては後述する。
【００２０】
上記熱処理を行った後、シリコンウエーハに選択エッチング液等を用いて選択エッチングを行い、析出したＮｉシリサイドをシャローピットとして顕在化させる。このシャローピットは、劈開面に析出したＮｉシリサイドの量に応じて形成される。したがって、この劈開面に形成されたＮｉ起因のシャローピットを光学顕微鏡等で観察し、そのシャローピット密度を測定することによって、シリコンウエーハのＮｉ汚染の評価を簡便に行うことができる。
【００２１】
尚、上記の選択エッチングの方法は特に限定されるものではなく、例えば、選択エッチング液として混酸（ＨＦ，ＨＮＯ_３系）やＳｅｃｃｏ液等を用いてウエーハを１０秒〜３０分間浸漬させることによって、容易に選択エッチングすることができる。
【００２２】
そして、本発明のシリコンウエーハのＮｉ汚染の評価方法では、シリコンウエーハ劈開後の熱処理において、冷却を行う際の冷却速度は、発生するシャローピット密度に影響を及ぼすので重要であり、１℃／ｍｉｎより大きく２００℃／ｍｉｎ以下、好ましくは４０〜２００℃／ｍｉｎの範囲に制御することが好ましい。
【００２３】
ここで、熱処理における冷却速度と選択エッチングによってシリコンウエーハ表面に形成されるエッチピットの密度との関係について、図１を参照して説明する。
図１に示すように、選択エッチングによってシリコンウエーハに形成されるシャローピットの密度は、熱処理の際の冷却速度に依存している。そのため、冷却時の冷却速度を制御することにより、選択エッチング後にウエーハに形成されるシャローピット密度を変化させることができる。
【００２４】
すなわち、冷却速度を速くするほど、シャローピットを高密度に発生させることができるため、ウエーハのＮｉ汚染の評価を高精度に行うことが可能となる。しかしながら、熱処理を上述のように抵抗加熱式熱処理炉を用いて行う場合、冷却速度が２００℃／ｍｉｎを超えると、冷却速度を安定して制御することが困難となり、Ｎｉ汚染の評価に誤差を生じさせる恐れがある。さらに、極端な場合にはウエーハが破損してしまう。したがって、この場合は、熱処理における冷却速度を２００℃／ｍｉｎ以下に制御することが好ましい。
【００２５】
また一方、熱処理の際に冷却速度を遅くするとシャローピット密度が低下し、１℃／ｍｉｎ以下の低い冷却速度で冷却を行うと、劈開面に形成されるシャローピット密度が検出下限以下となってしまうことがあり、また、冷却時間に多大な時間を要し効率が悪い。したがって、本発明では、熱処理における冷却速度を少なくとも１℃／ｍｉｎより大きくするものとし、４０℃／ｍｉｎ以上に制御することが好ましい。
【００２６】
以上のように、シリコンウエーハを劈開し、この劈開したシリコンウエーハに熱処理・選択エッチングを順次行って劈開面にＮｉ起因のシャローピットを形成し、その後、この形成されたシャローピットを観察することによって、シリコンウエーハ、特に、従来では評価困難であったウエーハ表面に電子デバイスが作製されたシリコンウエーハのＮｉ汚染を簡便に評価することができる。
【００２７】
【実施例】
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例、比較例１）
ＣＺ法により、直径２００ｍｍ、初期酸素濃度１４ｐｐｍａ（ＪＥＩＤＡ）、方位<１００>のシリコン単結晶インゴットを引き上げた。この単結晶インゴットを常法に従いスライスした後、研磨を行い、通常デバイス作製用基板として使用されるシリコンウエーハを作製した。
【００２８】
今回、試料として、このウエーハ表面が鏡面であるシリコンウエーハと、ウエーハの鏡面側に、実デバイスを作製する代わりに酸化膜耐圧を測定するためのパターン（ゲート酸化膜厚５０ｎｍ、リンドープポリシリコン電極（シート抵抗約２５Ω／□、膜厚３００ｎｍ））を形成したシリコンウエーハとを用意した。
【００２９】
次に、これら２種類のシリコンウエーハの裏面に、Ｎｉを１０^１２ｃｍ^−２の濃度で故意汚染し、８００℃、１４分の熱処理でウエーハバルク中に均一に拡散させた。このようにして作製したシリコンウエーハをデバイス作製工程にてＮｉに汚染されたウエーハと想定した。
その後、ダイヤモンドペンを用いて、それぞれのシリコンウエーハを（１１０）面に沿って劈開し、その断面（劈開面）を露出させた。またこのとき、比較のためにウエーハを劈開しないものも準備した（比較例１）。
【００３０】
続いて、これらのシリコンウエーハに、８００℃、１４分の再固溶熱処理を施し、８００℃から室温まで冷却速度を２００℃／ｍｉｎ、４０℃／ｍｉｎ、および１℃／ｍｉｎに設定して冷却を行った。熱処理後、それぞれのシリコンウエーハに混酸系の選択エッチング液（ＪＩＳＨ０６０９：１９９９によるＢ液）を用いて選択エッチングを施し、劈開面に（比較例１のウエーハは、ウエーハ表面に）シャローピットを形成した。その後、各シリコンウエーハを光学顕微鏡にて観察し、形成されたシャローピットの密度を測定した。その結果を表１に示す。
【００３１】
【表１】

【００３２】
表１に示したように、シリコンウエーハを劈開し、その劈開したシリコンウエーハに熱処理・選択エッチングを順次行って劈開面にＮｉ起因のシャローピットを形成することによって、従来では評価困難とされていたデバイス（パターン）を形成したシリコンウエーハであっても、ウエーハのＮｉ汚染を簡便に評価することができた。またデバイス（パターン）を形成しなかったシリコンウエーハについても同様に劈開面でウエーハ中のＮｉを簡便に評価することができた。
【００３３】
また、熱処理の際に冷却速度を速くするほど、シャローピットのサイズは小さくなるが高密度に発生させることができ、Ｎｉ汚染の評価をより高精度に行うことができる。一方、熱処理の際に冷却速度を１℃／ｍｉｎに設定した試料では、冷却速度が遅かったために、シャローピット密度が検出下限未満となってしまい観察できなかった。
【００３４】
一方、シリコンウエーハに劈開を行わなかった場合（比較例１）、パターンを形成したシリコンウエーハでは、ウエーハ表面を光学顕微鏡で観察する際に、ウエーハ表面のデバイスパターンに妨害されてシャローピットの観察が困難となり、はっきりとしたＮｉの存在を確認することはできなかった。
【００３５】
（比較例２、比較例３）
次に、比較のため、シリコンウエーハにＮｉ汚染を施した後、Ｎｉを再固溶させる熱処理を行わずに選択エッチングした試料を作製し、顕微鏡観察を行った。先ず、試料として、実施例と同様に、ウエーハ表面が鏡面であるシリコンウエーハと、シリコンウエーハの鏡面側にパターン（ゲート酸化膜厚５０ｎｍ、リンドープポリシリコン電極（シート抵抗約２５Ω／□、膜厚３００ｎｍ））を形成したシリコンウエーハを用意した。
【００３６】
次に、これら２種類のシリコンウエーハの裏面に、Ｎｉを１０^１２ｃｍ^−２の濃度で故意汚染し、８００℃、１４分の熱処理でウエーハバルク中に均一に拡散させ、その後、冷却速度を２００℃／ｍｉｎまたは１℃／ｍｉｎに設定して８００℃から室温まで冷却を行った。
【００３７】
ウエーハにＮｉ汚染した後、ダイヤモンドペンを用いてシリコンウエーハを（１１０）面に沿って劈開し、その断面（劈開面）を露出させた（比較例２）。またこのとき、ウエーハを劈開しないものも準備した（比較例３）。
続いて、再固溶熱処理を行わずに、それぞれのシリコンウエーハに混酸系の選択エッチング液（ＪＩＳＨ０６０９：１９９９によるＢ液）を用いて選択エッチングを施した。その後、各シリコンウエーハを光学顕微鏡にて観察した。その結果を表２に示す。
【００３８】
【表２】

【００３９】
表２に示したように、ウエーハを劈開した試料（比較例２）は、再固溶熱処理を行わなかったために、いずれの試料にも選択エッチング後の劈開面にシャローピットは観察されず、ウエーハのＮｉ汚染を評価することができなかった。
【００４０】
また、シリコンウエーハに劈開を行わなかった場合（比較例３）、パターンを形成したシリコンウエーハでは、ウエーハ表面を光学顕微鏡で観察する際に、ウエーハ表面のデバイスパターンに妨害されてシャローピットの観察が困難となり、はっきりとしたＮｉの存在を確認することはできなかった。
【００４１】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【００４２】
【発明の効果】
以上説明したように、本発明のシリコンウエーハのＮｉ汚染の評価方法によれば、シリコンウエーハに混入しているＮｉを劈開面にシャローピットとして顕在化させて測定できるため、従来ではＮｉ汚染の評価が困難であったウエーハ表面に電子デバイスが作製されたシリコンウエーハであっても、ウエーハのＮｉ汚染を簡便に評価することができる。
【図面の簡単な説明】
【図１】冷却速度とシャローピット密度の関係を示すグラフである。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for evaluating heavy metal impurities that adversely affect device operation, and more specifically, to a method for evaluating Ni contamination of a silicon wafer.
[0002]
[Prior art]
As a wafer for producing a device such as a semiconductor integrated circuit, a silicon single crystal wafer produced from a silicon single crystal grown mainly by the Czochralski method (CZ method) is used. When various devices are formed on this silicon single crystal wafer, a high temperature process including heat treatment is performed, but the possibility that the silicon single crystal wafer is exposed to impurity contamination during this high temperature process cannot be denied.
[0003]
Since such impurities adversely affect device operation, they need to be removed from the vicinity of the wafer surface, which is a device formation region. For this reason, a so-called gettering technique has advanced as a technique for removing such impurities. In this gettering technique, typical impurities serving as targets are heavy metals such as Fe and Ni.
[0004]
Of the heavy metals that become impurities, Fe has been investigated for its effects on devices. For example, in a p-type silicon wafer, it is known that Fe significantly reduces the lifetime and has an extremely adverse effect on the oxide film breakdown voltage characteristics. This is because such a knowledge has been established because a method capable of accurately evaluating and measuring the presence of Fe in the wafer has been established. Among them, a DLTS (Deep Level Transient Spectroscopy) method is useful as a method for evaluating Fe in a wafer, and a concentration range from 10 ¹⁰ to 10 ¹⁴ cm ⁻³ can be quantitatively measured.
[0005]
However, regarding Ni, a simple method for quantitatively evaluating Ni mixed in a wafer is not well known. For example, when Ni is evaluated using the DLTS method, which is beneficial for the above-described evaluation of Fe, mixed Ni is not detected unless a special sample forming method is used.
[0006]
Chemical analysis methods such as atomic absorption method and inductively coupled plasma mass spectrometry (ICP-MS method) are used not only for Ni but also for measuring the concentration of all heavy metal impurities, but the lower limit of detection is 10 ¹⁵ cm ^−3. It is almost impossible to apply to the evaluation of actual process contamination. Further, the detection lower limit of the SIMS (Secondary Ion Mass Spectrometry) method is 10 ¹⁵ cm ^−3, which is as high as the chemical analysis method, and cannot be applied to the evaluation of Ni contamination.
[0007]
On the other hand, as a method for detecting Ni mixed in the wafer very easily, selective etching is performed on the silicon wafer after the heat treatment, and Ni silicide formed on the wafer surface is revealed as shallow pits (S-pits). Then, there are methods of observing the pits with an optical microscope or observing the wafer surface under a condenser lamp (also called a haze test). Shallow pits formed by this selective etching may be formed not only by Ni but also by other heavy metal species, but it is an element that is unlikely to actually exist in the wafer, such as palladium, and is generally used as a contamination element. It is difficult to form shallow pits with typical Fe or Cu. From this, if the silicon wafer is selectively etched to form shallow pits, it can be almost identified as Ni-derived shallow pits, which can be a simple qualitative evaluation method for Ni contamination.
[0008]
However, when this silicon wafer is selectively etched and evaluated, the wafer surface needs to be in a mirror surface state before device fabrication. Therefore, it is very difficult to perform selective etching on a silicon wafer after device fabrication to form shallow pits on the wafer surface and evaluate the Ni contamination because the wafer surface is not a mirror surface. It is also possible to peel off the device formation film formed on the wafer surface to form shallow pits, but it is difficult to peel off the device formation film from the wafer surface, making it difficult to observe the shallow pits afterwards. Even if the device-forming film on the wafer surface can be completely peeled off, much labor is required. Therefore, it has been very difficult to evaluate Ni contamination on a silicon wafer on which a device has been manufactured.
[0009]
[Problems to be solved by the invention]
Therefore, the present invention has been made in view of the above problems, and can easily evaluate Ni contamination of silicon wafers, in particular, Ni contamination of silicon wafers on which devices that have been very difficult to evaluate in the past have been manufactured. The purpose is to provide an evaluation method.
[0010]
[Means for Solving the Problems]
In order to achieve the above object, according to the present invention, there is provided a method for evaluating Ni contamination of a silicon wafer, wherein the silicon wafer is cleaved, and the cleaved silicon wafer is subjected to a heat treatment, and then the silicon wafer is cleaved. Ni etching of a silicon wafer is characterized by evaluating Ni contamination of a silicon wafer by performing shallow etching on the surface to form shallow etch pits (shallow pits) and observing the shallow etch pits formed on the cleavage plane. A method for assessing contamination is provided (claim 1).
[0011]
In this way, after cleaving the silicon wafer and heat-treating the cleaved silicon wafer, selective etching is performed on the cleaved surface to form shallow etch pits (shallow pits), and then on the cleaved surface of the silicon wafer. By observing the formed shallow etch pits, even if the wafer surface is a non-mirror surface silicon wafer, Ni mixed in the silicon wafer can be easily revealed as a shallow etch pit on the cleavage plane, so that the silicon wafer can be easily measured. Ni contamination can be easily evaluated.
[0012]
At this time, the silicon wafer to be evaluated can be one in which an electronic device is fabricated on the wafer surface (claim 2).
As described above, according to the present invention, even if it is a silicon wafer in which an electronic device is fabricated on the wafer surface, which has conventionally been difficult to evaluate Ni contamination, the contamination of Ni can be easily performed using the cleavage plane. Evaluation can be made.
[0013]
Moreover, in the said heat processing, it is preferable to control the cooling rate at the time of cooling to the range larger than 1 degree-C / min and below 200 degree-C / min (Claim 3).
The density of etch pits formed on the cleavage plane after the selective etching process varies depending on the cooling rate when cooling is performed by the heat treatment. Therefore, it is preferable to appropriately control the cooling rate at the time of cooling, and as described above, by controlling the cooling rate in the range of 1 ° C./min to 200 ° C./min. Since the conditions for properly forming the pits can be set, the Ni contamination of the silicon wafer can be evaluated with high accuracy.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, although an embodiment is described about the present invention, the present invention is not limited to these.
Conventionally, Ni contamination of silicon wafers has been evaluated by selectively etching the mirror-finished wafer surface after heat treatment to form shallow etch pits (shallow pits) on the wafer surface. Could be done by observing. However, for example, when evaluating Ni contamination of a silicon wafer that is applied when a device is fabricated on the wafer surface, the silicon wafer after removal of the device formation film is not a mirror surface, so even if selective etching is performed on the silicon wafer. The shallow pits could not be observed, and it was very difficult to evaluate the Ni contamination of the wafer after device fabrication.
[0015]
Therefore, the present inventor cleaves the silicon wafer, forms a shallow pit caused by Ni on the cleaved surface, and then observes the formed shallow pit to obtain a silicon wafer whose wafer surface is not in a mirror state, or The present invention was completed by finding that even a silicon wafer having a device formed on the wafer surface can be easily evaluated for Ni contamination of the wafer.
[0016]
That is, the method for evaluating Ni contamination of a silicon wafer according to the present invention is a method for evaluating Ni contamination of a silicon wafer. The silicon wafer is cleaved, and the cleaved silicon wafer is subjected to a heat treatment, and then the silicon wafer is cleaved. This is a method for evaluating Ni contamination of a silicon wafer, in which shallow etching is performed on the surface to form shallow pits, and the Ni contamination of the silicon wafer is evaluated by observing the shallow pits formed on the cleavage surface.
[0017]
Hereinafter, the method for evaluating Ni contamination of the silicon wafer of the present invention will be described in detail.
First, a silicon wafer suspected of being contaminated with Ni is cleaved to expose a cross section (cleavage surface). At this time, the method of cleaving the silicon wafer is not particularly limited. For example, a pen-shaped jig (diamond pen) having a diamond embedded at the tip is applied to the edge portion of the silicon wafer having the plane orientation (100). By applying stress in the crystal orientation <110> direction, the silicon wafer can be cleaved along the (110) plane that is perpendicular to the (100) plane and easily cleaved.
[0018]
After cleaving the silicon wafer to expose the cleavage plane, the silicon wafer is subjected to heat treatment using, for example, a resistance heating heat treatment furnace.
In this heat treatment, the silicon wafer is heated to a predetermined temperature to re-dissolve Ni in the wafer, and then the wafer is cooled to room temperature. In this cooling process, Ni atoms are diffused near the cleavage plane of the wafer and deposited in the form of Ni silicide.
[0019]
In this heat treatment, the rate of temperature rise, the heat treatment time, the heat treatment atmosphere, and the like at the time of heating are not particularly limited and can be appropriately determined as necessary. For example, the heating rate is 0.1 to 10,000 ° C./min, the heat treatment temperature is 300 ° C. to the melting point of silicon, the heat treatment time is 1 second to 100 hours, and the atmosphere is H ₂ , O ₂ , Ar, N ₂ , He or These mixed atmospheres can be mentioned. On the other hand, the cooling rate in the heat treatment is important because it affects the density of the generated shallow pits, which will be described later.
[0020]
After performing the above heat treatment, the silicon wafer is selectively etched using a selective etching solution or the like, and the deposited Ni silicide is revealed as a shallow pit. This shallow pit is formed according to the amount of Ni silicide deposited on the cleavage plane. Therefore, the Ni contamination of the silicon wafer can be easily evaluated by observing the Ni-induced shallow pits formed on the cleavage plane with an optical microscope and measuring the shallow pit density.
[0021]
The selective etching method is not particularly limited. For example, by immersing the wafer for 10 seconds to 30 minutes using a mixed acid (HF, HNO ₃ system), a Secco solution, or the like as a selective etching solution, It can be easily selectively etched.
[0022]
In the method for evaluating Ni contamination of a silicon wafer according to the present invention, the cooling rate during cooling in the heat treatment after cleaving the silicon wafer is important because it affects the density of the generated shallow pits, and is 1 ° C./min. It is more preferable to control the temperature to 200 ° C./min or less, preferably 40 to 200 ° C./min.
[0023]
Here, the relationship between the cooling rate in the heat treatment and the density of etch pits formed on the silicon wafer surface by selective etching will be described with reference to FIG.
As shown in FIG. 1, the density of shallow pits formed on a silicon wafer by selective etching depends on the cooling rate during the heat treatment. Therefore, the density of shallow pits formed on the wafer after selective etching can be changed by controlling the cooling rate during cooling.
[0024]
That is, as the cooling rate is increased, the shallow pits can be generated with higher density, and therefore, the Ni contamination of the wafer can be evaluated with high accuracy. However, when the heat treatment is performed using the resistance heating type heat treatment furnace as described above, if the cooling rate exceeds 200 ° C./min, it becomes difficult to stably control the cooling rate, and there is an error in the evaluation of Ni contamination. There is a risk of causing it. Further, in an extreme case, the wafer is damaged. Therefore, in this case, it is preferable to control the cooling rate in the heat treatment to 200 ° C./min or less.
[0025]
On the other hand, if the cooling rate is slowed down during the heat treatment, the shallow pit density decreases, and when cooling is performed at a low cooling rate of 1 ° C./min or less, the shallow pit density formed on the cleavage plane becomes below the lower detection limit. In addition, the cooling time takes a long time and the efficiency is poor. Therefore, in the present invention, it is preferable that the cooling rate in the heat treatment is at least greater than 1 ° C./min and is controlled to 40 ° C./min or more.
[0026]
As described above, the silicon wafer is cleaved, and heat treatment and selective etching are sequentially performed on the cleaved silicon wafer to form Ni-derived shallow pits, and then the formed shallow pits are observed. In addition, it is possible to easily evaluate the Ni contamination of a silicon wafer, particularly a silicon wafer in which an electronic device is produced on the wafer surface, which has been difficult to evaluate conventionally.
[0027]
【Example】
EXAMPLES Hereinafter, although an Example and a comparative example are shown and this invention is demonstrated more concretely, this invention is not limited to these.
(Example, Comparative Example 1)
A silicon single crystal ingot having a diameter of 200 mm, an initial oxygen concentration of 14 ppma (JEIDA), and an orientation <100> was pulled up by the CZ method. This single crystal ingot was sliced according to a conventional method and then polished to produce a silicon wafer that is usually used as a device fabrication substrate.
[0028]
This time, as a sample, a silicon wafer having a mirror surface on the wafer surface, and a pattern for measuring an oxide film breakdown voltage on the mirror side of the wafer instead of fabricating an actual device (gate oxide film thickness 50 nm, phosphorous doped polysilicon electrode) (Sheet resistance of about 25Ω / □, film thickness of 300 nm)) was prepared.
[0029]
Next, Ni was intentionally contaminated on the back surfaces of these two types of silicon wafers at a concentration of 10 ¹² cm ⁻² and uniformly diffused into the wafer bulk by heat treatment at 800 ° C. for 14 minutes. The silicon wafer produced in this way was assumed to be a wafer contaminated with Ni in the device production process.
Then, using a diamond pen, each silicon wafer was cleaved along the (110) plane to expose the cross section (cleavage plane). At this time, a wafer that was not cleaved for comparison was also prepared (Comparative Example 1).
[0030]
Subsequently, these silicon wafers were subjected to re-solution heat treatment at 800 ° C. for 14 minutes, and the cooling rates were set to 200 ° C./min, 40 ° C./min, and 1 ° C./min from 800 ° C. to room temperature. Went. After the heat treatment, each silicon wafer is selectively etched using a mixed acid-based selective etching solution (B solution according to JIS H0609: 1999) to form shallow pits on the cleaved surface (the wafer of Comparative Example 1 is on the wafer surface). did. Thereafter, each silicon wafer was observed with an optical microscope, and the density of the formed shallow pits was measured. The results are shown in Table 1.
[0031]
[Table 1]

[0032]
As shown in Table 1, it was conventionally difficult to evaluate by cleaving a silicon wafer and sequentially performing heat treatment and selective etching on the cleaved silicon wafer to form Ni-derived shallow pits on the cleaved surface. Even a silicon wafer on which a device (pattern) was formed could easily evaluate Ni contamination of the wafer. Similarly, the silicon wafer on which the device (pattern) was not formed could be easily evaluated for Ni in the wafer on the cleavage plane.
[0033]
Further, as the cooling rate is increased during the heat treatment, the size of the shallow pits is reduced, but the shallow pits can be generated at a high density, and Ni contamination can be evaluated with higher accuracy. On the other hand, in the sample in which the cooling rate was set to 1 ° C./min during the heat treatment, since the cooling rate was slow, the shallow pit density was less than the lower limit of detection and could not be observed.
[0034]
On the other hand, when the silicon wafer was not cleaved (Comparative Example 1), when the wafer surface was observed with an optical microscope, the shallow pits were not observed when the wafer surface was observed with an optical microscope. It was difficult to confirm the existence of clear Ni.
[0035]
(Comparative Example 2, Comparative Example 3)
Next, for comparison, after the silicon wafer was contaminated with Ni, a sample subjected to selective etching without heat treatment for re-dissolving Ni was prepared and observed with a microscope. First, as a sample, a silicon wafer having a mirror surface as a sample, and a pattern (a gate oxide film thickness of 50 nm, a phosphorus-doped polysilicon electrode (a sheet resistance of about 25Ω / □, a film thickness) on the mirror surface side of the silicon wafer. A silicon wafer formed with 300 nm)) was prepared.
[0036]
Next, Ni is intentionally contaminated on the back surfaces of these two types of silicon wafers at a concentration of 10 ¹² cm ⁻² and uniformly diffused into the wafer bulk by a heat treatment at 800 ° C. for 14 minutes. Cooling was performed from 800 ° C. to room temperature by setting the temperature to 1 ° C./min.
[0037]
After the wafer was contaminated with Ni, the silicon wafer was cleaved along the (110) plane using a diamond pen to expose the cross section (cleaved surface) (Comparative Example 2). At this time, a wafer not cleaved was also prepared (Comparative Example 3).
Subsequently, selective etching was performed on each silicon wafer using a mixed acid-based selective etching solution (B solution according to JIS H0609: 1999) without performing re-solution heat treatment. Thereafter, each silicon wafer was observed with an optical microscope. The results are shown in Table 2.
[0038]
[Table 2]

[0039]
As shown in Table 2, since the sample cleaved with the wafer (Comparative Example 2) was not subjected to re-solution heat treatment, no shallow pits were observed on the cleaved surface after selective etching in any of the samples. Of Ni contamination could not be evaluated.
[0040]
Further, when the silicon wafer was not cleaved (Comparative Example 3), in the case of the silicon wafer with the pattern formed, when the wafer surface was observed with an optical microscope, the shallow pits were observed due to the interference with the device pattern on the wafer surface. It was difficult to confirm the presence of clear Ni.
[0041]
The present invention is not limited to the above embodiment. The above-described embodiment is an exemplification, and the present invention has substantially the same configuration as the technical idea described in the claims of the present invention, and any device that exhibits the same function and effect is the present invention. It is included in the technical scope of the invention.
[0042]
【The invention's effect】
As described above, according to the method for evaluating Ni contamination of a silicon wafer according to the present invention, Ni contamination in the silicon wafer can be measured by revealing it as a shallow pit on the cleavage surface. Even if it is a silicon wafer in which an electronic device is fabricated on the wafer surface, which is difficult to perform, the Ni contamination of the wafer can be easily evaluated.
[Brief description of the drawings]
FIG. 1 is a graph showing the relationship between cooling rate and shallow pit density.

Claims

A method for evaluating Ni contamination of a silicon wafer, wherein the silicon wafer is cleaved, the cleaved silicon wafer is heat-treated, and then the silicon wafer cleaved surface is selectively etched to form a shallow etch pit (shallow pit). And evaluating Ni contamination of the silicon wafer by observing shallow etch pits formed on the cleaved surface.

2. The method for evaluating Ni contamination of a silicon wafer according to claim 1, wherein the silicon wafer to be evaluated is an electronic device formed on the wafer surface.

3. The evaluation of Ni contamination of a silicon wafer according to claim 1, wherein in the heat treatment, a cooling rate at the time of cooling is controlled within a range of 1 ° C./min to 200 ° C./min. Method.