JP3895992B2 - Electron beam apparatus and semiconductor device manufacturing method using the apparatus - Google Patents
Electron beam apparatus and semiconductor device manufacturing method using the apparatus Download PDFInfo
- Publication number
- JP3895992B2 JP3895992B2 JP2002004531A JP2002004531A JP3895992B2 JP 3895992 B2 JP3895992 B2 JP 3895992B2 JP 2002004531 A JP2002004531 A JP 2002004531A JP 2002004531 A JP2002004531 A JP 2002004531A JP 3895992 B2 JP3895992 B2 JP 3895992B2
- Authority
- JP
- Japan
- Prior art keywords
- electron
- voltage
- control power
- electron beam
- power source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【0001】
【発明の技術分野】
本発明は、最小線幅0.1μm以下の高密度パターンを有するウエハ又はマスクの形状観察及び欠陥検査等を、高精度かつ高信頼性で行うための電子線装置、及び、該電子線装置を用いて、プロセス途中及び完了後の半導体デバイスのパターン検査を行うデバイス製造方法に関する。
【0002】
【従来の技術】
半導体ウエハ又は該ウエハを作成するためのマスク等からなる試料上に1次電子ビームを照射し、該試料の表面から放出される2次電子から得られる電気信号を処理して、試料上のパターンを得ることができる電子線装置が知られている。このような電子線装置において、スループットを向上させるために、1つの光学系を用いて複数の1次電子ビームを試料上に照射するもの(マルチビーム方式)が既に提案され、また、複数の光学系を並列的に用いることにより複数の1次電子ビームを試料上に照射するものも提案されている。
【0003】
【発明が解決しようとする課題】
上記した従来例のマルチビーム方式の電子線装置においては、対物レンズの試料側の電極に試料面より低い電圧を印加することにより、エネルギフィルタ効果を与えようとすると、2次電子像の結像関係がくずれてしまい、マルチビームの2次電子ビームをクロストークなしに検出することが困難であり、したがって、高精度の画像情報を得ることができなかった。
一方、複数の光学系を用いた電子線装置においては、クロストークの問題を解消することが可能であるが、複数の光学系を用いているため、光学系の数が増大するほど装置が大型化し、さらに制御系が複雑かつ高価になってしまう。したがって、これらの問題を考慮すると、比較的少ない数の光学系を具備させることにならざるを得ず、結局、スループットを大幅に改善することができない。
【0004】
本発明は、上記した従来例の電子線装置における問題点を解決するためのものであり、その目的は、試料表面の測定及び評価を高スループットで行うことができ、さらに、装置の大型化、複雑化、及び高価格化を防止することができる電子線装置を提供することである。
本発明の他の目的は、このような電子線装置を用いてプロセス途中又は完了後の半導体ウエハの評価を行うステップを含んだ半導体デバイス製造方法を提供することである。
【0005】
【課題を解決するための手段】
上記した目的を達成するために、本発明に係る、少なくとも1段の静電レンズを有する電子光学系を複数個有し、これら電子光学系により試料上の複数箇所を同時に評価する電子線装置においては、
複数の電子光学系それぞれの静電レンズを共通に制御するための1つの共通制御電源
を備えていることを特徴としている。
【0006】
上記した本発明に係る電子線装置において、各静電レンズは、第1〜第3の電極により構成されており、第2の電極は、上下に配置された第1及び第3の電極の中央に位置し、かつ共通制御電源からの電圧が印加され、第1又は第3の電極は、電子光学系毎に設けられた独立制御可能な独立制御電源からの電圧が印加されるよう構成されることが好ましい。
また、少なくとも1段の静電レンズを対物レンズとして構成し、独立制御電源からの電圧を第1の電極に印加し、共通制御電源により、対物レンズの試料に対向する側の電極である第3の電極に、試料に印加される電圧よりも低い電圧を印加することによって、2次電子のエネルギーフィルタ効果を持たせ、試料上のパターンの電位コントラストを評価できるようにすることが好ましい。
【0007】
別の観点における本発明に係る、アノード、熱放出カソード及びウエーネルトを有する電子銃を備えた電子光学系を複数備えて、試料上の複数箇所を同時に評価する電子線装置においては、
複数の電子銃の熱放出カソードすべてに同一電圧を調整可能に印加して、該カソードを共通に制御する1つの共通制御電源と、
複数の電子銃のウエーネルトに個別に電圧を調整可能に印加して、各ウエーネルトを独立して制御する、電子光学系毎に設けられた独立制御電源と
を備えていることを特徴としている。
本発明はさらに、上記した本発明に係る電子線装置を用いて、プロセス途中又は完了後の半導体デバイスを検査する工程を含んでいる半導体デバイス製造方法も提供する。
【0008】
【発明の実施の形態】
図1は、本発明の一実施形態の電子線装置の構成を説明するための説明図であり、該電子線装置は、並列配置された複数の電子光学系を備えている方式のものである。図においては、3組の電子光学系を断面図として示しているが、2組、又は4組以上を具備させることができることは、勿論である。各電子銃は、熱放出カソードを構成するLaB6カソード1、ウエーネルト2、及びアノード3で構成されている。電子光学系毎にすなわち電子銃それぞれに対応して、ウエーネルト2に電圧を供給するためのウエーネルト独立制御電源20が設けられ、これら電源20は、出力電圧を個々に独立に調整可能である。また、すべての電子銃のカソード1は、出力電圧が調整可能な1つのカソード共通制御電源19から共通に同一の電圧が印加され、図示していないが、すべての電子銃のアノード3は、接地されている。
【0009】
各電子銃から発せられた1次電子ビームは、アノード3及び開口板4の開口を通過して、符号31で示す軌道を進み、位置5においてクロスオーバする。クロスオーバ位置5は、独立制御電源20を個別に調整することにより、光軸方向に沿って適宜の位置に位置決めすることができる。クロスオーバ位置5には、NAを決める円形開口が配置されている。開口板4の開口は正方形を有し、それにより、1次電子ビームの軌道31は、断面が正方形となるように整形され、中央部に開口が設けられた円筒状の3つの電極6、7、8(上部電極6、中央電極7、下部電極8)を含んだ静電レンズからなるコンデンサレンズにより、縮小される。そしてさらに、1次電子ビームは、中央部に開口が設けられた円筒状の3つの電極14、15、16(上部電極14、中央電極15、下部電極16)を含んだ静電レンズからなる対物レンズを介して、試料18上に照射され縮小像を形成する。
【0010】
コンデンサレンズの中央電極7は全て、同電位となるように電気的に接続されており、また、出力電圧を高精度に調整可能な1つ共通制御電源22から電圧が印加される。各コンデンサレンズの下部電極8は接地され、一方、上部電極6は、各光学系に対応して設けられた、出力電圧を個別に調整可能な独立制御電源21から電圧が印加される。各電源21の出力を独立して調整することにより、各光学系がクロスオーバ像を正確な位置に形成することができる。これにより、全ての光学系のクロスオーバ像を、所定の設定位置に形成することが可能となる。
【0011】
対物レンズの中央電極15も、コンデンサレンズの場合と同様に、それぞれが同一電位となるよう接続され、かつ高精度に調整可能な1つの共通制御電源28から電圧が印加される。この電源28の精度Rは、LaB6カソードを用いた電子銃を用い、中央電極15に供給すべき電圧が20kVとした場合、
R≪ΔE/(20×103)
に設定すべきであり、ΔE≒3Vとすると、
R≪1.5×10-4
となる。
したがって、共通制御電源28は、1×10-4程度の調整精度を必要とする。
【0012】
対物レンズの上部電極14にはそれぞれ、電子光学系毎に設けられかつ個別に調整可能な独立制御電源27から電圧が印加されており、該電圧を個別に調整することにより、電子光学系毎に設定された合焦条件を満たすように制御され、位置17にクロスオーバ像を形成する。
なお、各電子光学系における1次電子ビームを走査するための偏向器9及び11は、偏向電源24及び25からの走査信号により走査されるが、これら偏向器9及び11による走査時に生じる像面湾曲を補正する必要がある。この像面湾曲は、独立制御電源27から上部電極14に印加される電圧を調整して対物レンズの合焦状態を調整することによって、補正される。合焦状態の調整のためには、電源27は、応答速度が比較的高速である必要があるが、±100V以下で補正可能であれば、格別高精度の安定度は必要ない。
【0013】
すべての対物レンズの中央電極15は、同電位となるように電気的に接続されており、出力電圧が調整可能な1つの共通制御電源28からの電圧レベルに保持される。同様に、全ての対物レンズの下部電極16は、同電位となるように電気的に接続され、出力電圧が調整可能な1つの共通制御電源29からの電圧レベルに保持される。該電源29の出力電圧が、電源30から試料10に印加される電圧よりも高いか低いかによって(すなわち、下部電極16の電位が試料18の電位よりも高いか低いかによって)、試料18から放出された2次電子を、その一部を試料18側に追い返したり又は対物レンズを通過させたりすることができる。
【0014】
試料18上のパターンが溝により形成されている場合、又は異なる複数の材質(例えば、SiO2とAl)により形成されている場合等のように、パターンの形状や材質の差を明確に表す画像を得たい場合には、試料18の電位よりも高い電圧を、電源29から下部電極16に印加する。
一方、試料18上の電位コントラスト像を得たい場合には、電源30の出力電圧よりも低い電圧を、電源29から下部電極16に印加する。例えば、電源30から試料18に0Vを印加しかつ試料18上に+2Vの領域と−2Vの領域との2つの領域が存在する場合、電源29から対物レンズの下部電極16に−10Vの電圧を印加すると、−2Vの領域からの2次電子は対物レンズを通過し、+2Vの領域からの2次電子は対物レンズで試料18側に追い返される。この結果、得られた画像中の−2Vの領域は明るくなり、+2Vの領域は暗くなる。その他の領域は、中間的な明るさとなる。したがって、電位コントラストが得られる。
【0015】
対物レンズを通過した2次電子は、電子光学系毎に、静電偏向器11及び電磁偏向コイル12、偏向用コア13からなるE×B偏向器(ウイーンフィルタ)によって偏向され、2次電子検出器10によって検出され、そして、SEM画像形成回路23によって画像処理される。
本実施の形態では、電子銃は熱放出カソードを用いている。そして、この電子銃をショット雑音が低減されるような空間電荷制限条件で使用することにより、ショット雑音が低減され、これにより、S/N比の良好な画像を、小さいビーム電流あるいは高速の走査速度で得ることができる。
【0016】
次に、本発明の半導体デバイス製造方法について説明する。本発明の半導体デバイス製造方法は、上記した電子線装置を用いて、図2及び図3を参照して以下に説明する半導体デバイス製造方法において実行されるものである。
半導体デバイス製造方法は、図2に示すように、概略的に分けると、ウエハを製造するウエハ製造工程S1、ウエハに必要な加工処理を行うウエハ・プロセッシング工程S2、露光に必要なマスクを製造するマスク製造工程S3、ウエハ上に形成されたチップを1個づつに切り出し、動作可能にするすチップ組立工程S4、及び完成したチップを検査するチップ検査工程S5によって構成されている。これら工程はそれぞれ、幾つかのサブ工程を含んでいる。
【0017】
上記した工程の中で、半導体デバイスの製造に決定的な影響を及ぼす工程は、ウエハ・プロセッシング工程S2である。この工程において、設計された回路パターンをウエハ上に形成し、かつ、メモリやMPUとして動作するチップを多数形成する。
このように半導体デバイスの製造に影響を及ぼすウエハ・プロセッシング工程S2において加工されたウエハの加工状態を評価することが重要であり、該工程S2は、以下のサブ工程を含んでいる。
【0018】
1.絶縁層となる誘電体薄膜や配線部、あるいは電極部を形成する金属薄膜等を形成する薄膜形成工程(CVDやスパッタリングを用いる)
2.この薄膜層やウエハ基板を酸化する酸化工程
3.薄膜層やウエハ基板等を選択的に加工するためのマスク(レクチル)を用いてレジスト・パターンを形成するリソグラフィ工程
4.レジスト・パターンに従って薄膜層や基板を加工するエッチング工程(例えば、ドライ・エッチング技術を用いる)
5.イオン・不純物注入拡散工程
6.レジスト剥離工程
7.加工されたウエハを検査するウエハ検査工程。
なお、ウエハ・プロセッシング工程S2のサブ工程は、必要な層数だけ繰り返し行われ、チップ組立工程S4においてチップ毎に分離される前のウエハが形成される。
【0019】
図3は、図2のウエハ・プロセッシング工程のサブ工程であるリソグラフィ工程を示すフローチャートである。図3に示したように、リソグラフィ工程は、レジスト塗布工程S21、露光工程S22、現像工程S23、及びアニール工程S24を含んでいる。
レジスト塗布工程S21において、CVDやスパッタリングを用いて回路パターンが形成されたウエハ上にレジストを塗布し、露光工程S22において、塗布されたレジストを露光する。そして、現像工程S23において、露光されたレジストを現像してレジスト・パターンを得、アニール工程S24において、現像されたレジスト・パターンをアニールして安定化させる。これら工程S21〜S24は、必要な層数だけ繰り返し実行される。
【0020】
本発明の半導体デバイス製造方法においては、図1に関連して説明した電子線装置を用いて、加工途中の工程(ウエハ検査工程)のみならず、完成したチップを検査するチップ検査工程S5において用いることにより、微細なパターンを有する半導体デバイスであっても、歪み、ぼけ等が低減された画像を得ることができるので、ウエハの欠陥を確実に検出することができる。
【0021】
【発明の効果】
本発明は以上のように構成されているため、以下のような作用効果を奏することができる。
1.複数の電子光学系を並列配置したものであるから、1つの電子銃を用いて複数の1次電子ビームを形成するマルチビーム方式の場合と対比して、クロストークが少ないとともにスループットを向上させることができる。
2.高精度に調整する必要がある電子銃のカソード、コンデンサレンズの中央電極、並びに、対物レンズの中央電極及び下部電極の電位を、複数の電子光学系に共通の電源で調整制御しているので、電気制御系の構成を簡単にすることができる。
3.電子銃のウエーネルトの電位は、電子光学系毎に備えられた個別の電源によって制御できるので、電子銃に固体差があっても、電子銃が作るクロスオーバ位置を、設計通りの位置に調整することができる。
4.コンデンサレンズや対物レンズの本来接地している電極(すなわち、電極14)で焦点合わせを制御しているので、電子光学系毎の補正を独立の電源で行うことができる。
5.電子光学系のレンズは、コンデンサレンズ及び対物レンズの2段であって少ないため、構造及び制御系を簡単な構成とすることができる。これにより、例えば、12インチのウエハ上に10本以上の光学系を配置することができ、スループットを約10倍向上させることができる。
6.ショット雑音が低減する空間電荷制限条件で電子銃を動作させることにより、小さいビーム電流あるいは高速走査であっても、高品質の画像を得ることができる。
【図面の簡単な説明】
【図1】本発明に係る電子線装置の構成を示す説明図である。
【図2】半導体デバイスの製造方法の一例を示すフローチャートである。
【図3】図2に示したウエハプロセッシング工程の中核をなすリソグラフィ工程を示すフローチャートである。
【符号の説明】
1…カソード 2…ウエーネルト 3…アノード 4…開口板
5、17…クロスオーバ位置 6〜8…コンデンサレンズ 9…偏向器
10…2次電子検出器 11〜13…E×B偏向器
14〜16…対物レンズ 18…試料
19、22、28、29…共通制御電源 20、21、27…独立制御電源
23…画像処理装置 24、25、30…電源[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an electron beam apparatus for performing shape observation and defect inspection of a wafer or mask having a high-density pattern having a minimum line width of 0.1 μm or less with high accuracy and high reliability, and the electron beam apparatus. The present invention relates to a device manufacturing method for performing pattern inspection of semiconductor devices during and after the process.
[0002]
[Prior art]
A pattern on the sample is obtained by irradiating a sample consisting of a semiconductor wafer or a mask for forming the wafer with a primary electron beam, processing an electrical signal obtained from secondary electrons emitted from the surface of the sample, An electron beam apparatus capable of obtaining the above is known. In such an electron beam apparatus, in order to improve the throughput, an apparatus that irradiates a sample with a plurality of primary electron beams using a single optical system (multi-beam method) has already been proposed. A system in which a plurality of primary electron beams are irradiated onto a sample by using systems in parallel has also been proposed.
[0003]
[Problems to be solved by the invention]
In the above-described conventional multi-beam type electron beam apparatus, a secondary electron image is formed when an energy filter effect is applied by applying a voltage lower than the sample surface to the sample-side electrode of the objective lens. The relationship is broken, and it is difficult to detect a secondary electron beam of a multi-beam without crosstalk. Therefore, high-accuracy image information cannot be obtained.
On the other hand, in the electron beam apparatus using a plurality of optical systems, the problem of crosstalk can be solved. However, since the plurality of optical systems are used, the larger the number of optical systems, the larger the apparatus. Further, the control system becomes complicated and expensive. Therefore, when these problems are taken into consideration, a relatively small number of optical systems must be provided, and ultimately the throughput cannot be significantly improved.
[0004]
The present invention is for solving the problems in the electron beam apparatus of the above-described conventional example, and the purpose thereof is to perform measurement and evaluation of the sample surface with high throughput, and further increase the size of the apparatus, An object of the present invention is to provide an electron beam apparatus capable of preventing complication and high price.
Another object of the present invention is to provide a semiconductor device manufacturing method including a step of evaluating a semiconductor wafer during or after the process using such an electron beam apparatus.
[0005]
[Means for Solving the Problems]
In order to achieve the above object, in an electron beam apparatus according to the present invention, comprising a plurality of electron optical systems having at least one stage of electrostatic lens, and simultaneously evaluating a plurality of locations on a sample using these electron optical systems Is
One common control power source is provided for commonly controlling the electrostatic lenses of the plurality of electron optical systems.
[0006]
In the above-described electron beam apparatus according to the present invention, each electrostatic lens is composed of first to third electrodes, and the second electrode is the center of the first and third electrodes arranged vertically. And a voltage from a common control power source is applied, and the first or third electrode is configured to be applied with a voltage from an independently controllable power source provided for each electron optical system. It is preferable.
Further, at least one stage of electrostatic lens is configured as an objective lens, a voltage from an independent control power source is applied to the first electrode, and a third electrode which is the electrode facing the sample of the objective lens by the common control power source. By applying a voltage lower than the voltage applied to the sample to the electrode, it is preferable to have an energy filter effect of secondary electrons so that the potential contrast of the pattern on the sample can be evaluated.
[0007]
In an electron beam apparatus according to the present invention in another aspect, comprising a plurality of electron optical systems including an electron gun having an anode, a heat emission cathode and a Wehnelt, and simultaneously evaluating a plurality of locations on a sample.
One common control power source for controlling the cathodes in common by applying the same voltage to all the heat emitting cathodes of the plurality of electron guns in an adjustable manner;
An independent control power source provided for each electron optical system is provided, which individually adjusts the voltage to the Wehnelts of a plurality of electron guns and controls each Wehnelt independently.
The present invention further provides a semiconductor device manufacturing method including a step of inspecting a semiconductor device during or after the process using the electron beam apparatus according to the present invention.
[0008]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is an explanatory diagram for explaining a configuration of an electron beam apparatus according to an embodiment of the present invention, and the electron beam apparatus is of a system including a plurality of electron optical systems arranged in parallel. . In the figure, three sets of electron optical systems are shown as sectional views, but it is needless to say that two sets, or four sets or more can be provided. Each electron gun, L a B 6 cathode 1 constituting the heat emission cathode, and a
[0009]
The primary electron beam emitted from each electron gun passes through the openings of the
[0010]
All the
[0011]
Similarly to the condenser lens, a voltage is applied to the
R << ΔE / (20 × 10 3 )
If ΔE ≒ 3V,
R << 1.5 × 10 -4
It becomes.
Therefore, the common
[0012]
A voltage is applied to the
The
[0013]
The
[0014]
An image that clearly shows the difference between the shape and material of the pattern, such as when the pattern on the
On the other hand, in order to obtain a potential contrast image on the
[0015]
Secondary electrons that have passed through the objective lens are deflected by an E × B deflector (Wien filter) comprising an
In the present embodiment, the electron gun uses a heat emission cathode. Then, by using this electron gun under space charge limiting conditions that reduce shot noise, shot noise is reduced, so that an image with a good S / N ratio can be obtained with a small beam current or high-speed scanning. Can be obtained at speed.
[0016]
Next, the semiconductor device manufacturing method of the present invention will be described. The semiconductor device manufacturing method of the present invention is executed in the semiconductor device manufacturing method described below with reference to FIGS. 2 and 3 using the above-described electron beam apparatus.
As shown in FIG. 2, the semiconductor device manufacturing method is roughly divided into a wafer manufacturing step S1 for manufacturing a wafer, a wafer processing step S2 for performing processing necessary for the wafer, and a mask required for exposure. A mask manufacturing process S3, a chip assembling process S4 for cutting out chips formed on the wafer one by one and making them operable, and a chip inspection process S5 for inspecting completed chips. Each of these steps includes several sub-steps.
[0017]
Among the processes described above, the process that has a decisive influence on the manufacturing of the semiconductor device is the wafer processing process S2. In this step, the designed circuit pattern is formed on the wafer, and a large number of chips that operate as a memory or MPU are formed.
Thus, it is important to evaluate the processing state of the wafer processed in the wafer processing step S2 that affects the manufacture of semiconductor devices, and the step S2 includes the following sub-steps.
[0018]
1. Thin film formation process (using CVD or sputtering) to form a dielectric thin film, wiring, or metal thin film that forms the electrode, which will be the insulating layer
2. 2. Oxidation process for oxidizing the thin film layer and the
5). 5. Ion / impurity implantation diffusion process Resist stripping
Note that the sub-process of the wafer processing process S2 is repeatedly performed for the required number of layers, and a wafer before being separated for each chip in the chip assembly process S4 is formed.
[0019]
FIG. 3 is a flowchart showing a lithography process which is a sub-process of the wafer processing process of FIG. As shown in FIG. 3, the lithography process includes a resist coating process S21, an exposure process S22, a developing process S23, and an annealing process S24.
In the resist coating step S21, a resist is coated on the wafer on which the circuit pattern is formed by using CVD or sputtering, and in the exposure step S22, the coated resist is exposed. Then, in the developing step S23, the exposed resist is developed to obtain a resist pattern, and in the annealing step S24, the developed resist pattern is annealed and stabilized. These steps S21 to S24 are repeated for the required number of layers.
[0020]
In the semiconductor device manufacturing method of the present invention, the electron beam apparatus described with reference to FIG. 1 is used not only in the process in the middle of processing (wafer inspection process) but also in the chip inspection process S5 for inspecting the completed chip. As a result, even a semiconductor device having a fine pattern can obtain an image with reduced distortion, blur, etc., so that defects on the wafer can be reliably detected.
[0021]
【The invention's effect】
Since this invention is comprised as mentioned above, there can exist the following effects.
1. Since a plurality of electron optical systems are arranged in parallel, the crosstalk is reduced and the throughput is improved as compared with the case of the multi-beam method in which a plurality of primary electron beams are formed using one electron gun. Can do.
2. The potential of the electron gun cathode, condenser lens center electrode, and objective lens center electrode and lower electrode that need to be adjusted with high precision is adjusted and controlled by a common power source for multiple electron optical systems. The configuration of the electric control system can be simplified.
3. Since the Wehnelt potential of the electron gun can be controlled by a separate power supply provided for each electron optical system, the crossover position created by the electron gun is adjusted to the designed position even if there is a difference in the electron gun. be able to.
4). Since focusing is controlled by the electrode (that is, electrode 14) that is originally grounded of the condenser lens and the objective lens, correction for each electron optical system can be performed by an independent power source.
5). Since the lens of the electron optical system has two stages of the condenser lens and the objective lens and is small, the structure and the control system can be simplified. Thereby, for example, ten or more optical systems can be arranged on a 12-inch wafer, and the throughput can be improved about 10 times.
6). By operating the electron gun under a space charge limiting condition that reduces shot noise, a high-quality image can be obtained even with a small beam current or high-speed scanning.
[Brief description of the drawings]
FIG. 1 is an explanatory diagram showing a configuration of an electron beam apparatus according to the present invention.
FIG. 2 is a flowchart showing an example of a semiconductor device manufacturing method.
FIG. 3 is a flowchart showing a lithography process that forms the core of the wafer processing process shown in FIG. 2;
[Explanation of symbols]
DESCRIPTION OF
Claims (3)
複数の第1の静電レンズを共通に制御するための1つの共通制御電源であって、第1の静電レンズの中間電極に電圧を共通に印加する第1の共通制御電源と、
複数の第2の静電レンズを共通に制御するための1つの共通制御電源であって、第2の静電レンズの中間の電極に電圧を共通に印加する第2の共通制御電源と、
複数の電子銃の熱放出カソードすべてに同一電圧を調整可能に印加して、該カソードを共通に制御するための1つの第3の共通制御電源と、
複数の第1の静電レンズの両端電極の一方に独立して電圧を印加するための複数の第1の独立制御電源と、
複数の第2の静電レンズの両端電極の一方に独立して電圧を印加するための複数の第2の独立制御電源と、
複数の電子銃のウェーネルトに独立して電圧を調整可能に印加して、各ウェーネルトを独立して制御することにより、これら電子銃からの電子ビームのクロスオーバ位置を円形開口に位置決めするための、電子光学系毎に設けられた複数の第3の独立制御電源と
を備えていることを特徴とする電子線装置。 The anode, the thermal emission cathode and an electron gun having a Wehnelt, each having a plurality of electron-optical system having a first and second electrostatic lens which is constituted by three electrodes, these electron optical system In an electron beam apparatus that simultaneously evaluates multiple locations on a sample,
A common control power source for commonly controlling a plurality of first electrostatic lenses, a first common control power source for commonly applying a voltage to an intermediate electrode of the first electrostatic lens;
A common control power source for commonly controlling a plurality of second electrostatic lenses, a second common control power source for commonly applying a voltage to an intermediate electrode of the second electrostatic lens;
A third common control power source for tunably applying the same voltage to all the heat emitting cathodes of the plurality of electron guns to control the cathodes in common;
A plurality of first independent control power supplies for independently applying a voltage to one of both end electrodes of the plurality of first electrostatic lenses;
A plurality of second independent control power sources for independently applying a voltage to one of both end electrodes of the plurality of second electrostatic lenses;
In order to locate the crossover position of the electron beam from these electron guns in a circular opening by independently applying an adjustable voltage to the Wehnelts of a plurality of electron guns and controlling each Wehnelt independently. An electron beam apparatus comprising: a plurality of third independent control power supplies provided for each electron optical system .
第1の静電レンズは、対物レンズであり、
第1の独立制御電源からの電圧は、対物レンズの両端電極の内の試料に対向していない側の電極に印加され、
電子線装置はさらに、複数の対物レンズを共通に制御するための共通制御電極であって、対物レンズの両端電極の内の試料に対向する側の電極である電極に、試料に印加される電圧よりも低い電圧を印加する第4の共通制御電極を備え、
これによって、2次電子のエネルギーフィルタ効果を持たせ、試料上のパターンの電位コントラストを評価できるようにしたことを特徴とする電子線装置。The electron beam apparatus according to claim 1 ,
The first electrostatic lens is an objective lens,
The voltage from the first independent control power source is applied to the electrode on the side that does not face the sample among the two end electrodes of the objective lens ,
The electron beam apparatus further includes a common control electrode for controlling a plurality of objective lenses in common, and a voltage applied to the sample to an electrode on the side opposite to the sample among both end electrodes of the objective lens. A fourth common control electrode for applying a lower voltage ,
Thus, to have an energy filtering effect of the secondary electron, electron beam apparatus is characterized in that to be able to assess the potential contrast of a pattern on the sample.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002004531A JP3895992B2 (en) | 2002-01-11 | 2002-01-11 | Electron beam apparatus and semiconductor device manufacturing method using the apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002004531A JP3895992B2 (en) | 2002-01-11 | 2002-01-11 | Electron beam apparatus and semiconductor device manufacturing method using the apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003208868A JP2003208868A (en) | 2003-07-25 |
JP3895992B2 true JP3895992B2 (en) | 2007-03-22 |
Family
ID=27643836
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002004531A Expired - Fee Related JP3895992B2 (en) | 2002-01-11 | 2002-01-11 | Electron beam apparatus and semiconductor device manufacturing method using the apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3895992B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160076677A (en) | 2014-12-23 | 2016-07-01 | 황윤성 | A putter cover able to deburr the matter on putting line and a golf putter having the same |
-
2002
- 2002-01-11 JP JP2002004531A patent/JP3895992B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003208868A (en) | 2003-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004534360A (en) | Electron beam device and device manufacturing method using the electron beam device | |
US20070164226A1 (en) | Electron beam apparatus and device manufacturing method using the same | |
US7235799B2 (en) | System and method for evaluation using electron beam and manufacture of devices | |
US20070158565A1 (en) | Electron beam apparatus and device manufacturing method using the same | |
US7361600B2 (en) | Semiconductor manufacturing apparatus having a built-in inspection apparatus and a device manufacturing method using said manufacturing apparatus | |
US7227141B2 (en) | Electron beam apparatus | |
JP2006186125A (en) | Charged particle beam exposure device and its exposure method | |
JP3895992B2 (en) | Electron beam apparatus and semiconductor device manufacturing method using the apparatus | |
JP3782692B2 (en) | Electron beam apparatus and semiconductor device manufacturing method using the apparatus | |
JP2003187733A (en) | Electron beam apparatus and method for manufacturing device using the same | |
JP2002141010A (en) | Electron beam device and manufacturing method of device using the same | |
JP2006294627A (en) | Electron beam device and device manufacturing method using this device | |
JP4050504B2 (en) | Electron beam apparatus and device manufacturing method using the apparatus | |
JP2001283763A (en) | Filter, electron beam system and device manufacturing method using the same | |
JP3995479B2 (en) | Electron beam apparatus and device manufacturing method using the electron beam apparatus | |
JP2005158642A (en) | Pattern evaluation method, and manufacturing method of device | |
JP3929873B2 (en) | Electron beam apparatus and device manufacturing method using the apparatus | |
JP2006277996A (en) | Electron beam device and device manufacturing method using it | |
JP3723106B2 (en) | Electron beam apparatus and device manufacturing method using the apparatus | |
JP2003142017A (en) | Electron beam device and manufacturing method for device using electron beam device | |
JP2005276881A (en) | Pattern evaluation method and device manufacturing method using it | |
JP2003323860A (en) | Electron beam equipment and manufacturing method of device using the same | |
JP2003132832A (en) | Electron beam system, method for inspecting defect, and method for manufacturing device using the system and the method | |
JP2005339960A (en) | Object lens, electron beam device and defect inspection method | |
JP2004200111A (en) | Electron beam device and manufacturing method of device using the device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040603 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050916 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060206 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060714 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060905 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060922 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061116 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061215 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |