JP3894350B2 - Display device control apparatus and control method - Google Patents

Description

で定義される。
【００３２】
図９の（ｂ），（ｃ），（ｄ）の実行電圧値を算出すると、（ｂ）と（ｄ）の実行電圧値は等しくなるが、（ｃ）の実行電圧値はそれらより大きくなることが読み取れる。
【００３３】
このため、ｂ１，ｂ３，ｂ５で示す正極性のデータ信号を書き込んだブロックと、ｂ２，ｂ４，ｂ６で示す負極性のデータ信号を書き込んだブロックでパネル透過率が異なるため、表示状態でブロック毎に濃淡が発生する。
【００３４】
本発明は、こうした従来技術の課題を解決するものであり、水平方向の表示むらの発生を抑制することができる表示装置の制御装置及び制御方法を提供することを目的とする。
【００３５】
【課題を解決するための手段】
本発明の表示装置の制御装置は、表示装置のデータ信号電極に印加されるデータ信号の極性反転の周期を、１水平期間よりも長く１垂直期間よりも短くして駆動すると共に、極性反転後のデータ信号の出力期間が１水平期間より長くなるように制御する制御手段を有しており、そのことにより上記目的が達成される。
【００３６】
また、本発明の表示装置の制御装置は、表示装置のデータ信号電極に印加されるデータ信号の極性反転の周期を、１水平期間よりも長く１垂直期間よりも短くして駆動すると共に、極性反転前のデータ信号の出力期間が１水平期間より長くなるように制御する制御手段を有しており、そのことにより上記目的が達成される。
【００３７】
また、本発明の表示装置の制御装置は、１垂直期間内のデータ信号の出力期間を２ｎ＋１（ｎ＝１、２、３、・・・）に等分した期間で、正極性と負極性のデータ信号を交互に出力し、表示装置のデータ信号電極に印加されるデータ信号の極性反転の周期を、１水平期間よりも長く１垂直期間よりも短くして駆動する制御手段を有しており、そのことにより上記目的が達成される。
【００３８】
前記表示装置が、プラズマアドレス液晶表示装置である構成とすることができる。
【００３９】
また、前記データ信号に対し、基準信号を逆位相とすることができる。
【００４０】
また、前記データ信号の極性反転の位相をずらしてなる構成とすることができる。
【００４１】
また、本発明の表示装置の制御方法は、表示装置のデータ信号電極に印加されるデータ信号の極性反転の周期を、１水平期間よりも長く１垂直期間よりも短くして駆動すると共に、極性反転後のデータ信号の出力期間が１水平期間より長くなるように制御しており、そのことにより上記目的が達成される。
【００４２】
また、本発明の表示装置の制御方法は、表示装置のデータ信号電極に印加されるデータ信号の極性反転の周期を、１水平期間よりも長く１垂直期間よりも短くして駆動すると共に、極性反転前のデータ信号の出力期間が１水平期間より長くなるように制御しており、そのことにより上記目的が達成される。
【００４３】
また、本発明の表示装置の制御方法は、１垂直期間内のデータ信号の出力期間を２ｎ＋１（ｎ＝１、２、３、・・・）に等分した期間で、正極性と負極性のデータ信号を交互に出力し、表示装置のデータ信号電極に印加されるデータ信号の極性反転の周期を、１水平期間よりも長く１垂直期間よりも短くして駆動する制御をしており、そのことにより上記目的が達成される。
【００４４】
以下に、本発明の作用について説明する。
【００４５】
上記構成によれば、制御手段が、表示装置のデータ信号電極に印加されるデータ信号の極性反転の周期を、１水平期間よりも長く１垂直期間よりも短くして駆動すると共に、極性反転後のデータ信号の出力期間が１水平期間より長くなるように制御する。このため、極性反転後の不安定なデータ信号が安定するのを待って、その信号を表示媒体へ書込むことができるため、水平方向の表示むらの発生を抑制することが可能となる。
【００４６】
また、制御手段が、表示装置のデータ信号電極に印加されるデータ信号の極性反転の周期を、１水平期間よりも長く１垂直期間よりも短くして駆動すると共に、極性反転前のデータ信号の出力期間が１水平期間より長くなるように制御する。このため、制御信号が遅延しても、極性反転前のデータ信号の出力期間に、次の水平ラインのデータ信号である極性反転後のデータが表示媒体へ書込まれることがなくなり、水平方向の表示むらの発生を抑制することが可能となる。
【００４７】
より具体的には、例えば、ＴＦＴ液晶表示装置の場合、ＴＦＴの制御信号であるゲート信号の遅延により、次の水平ラインのデータ信号が書込まれるという現象が発生する。次の水平ラインのデータが極性反転後のデータである場合は、次ラインのデータが極性反転直後以外のデータである場合に比べ、実際に液晶層に書き込まれる信号は、所望のデータ信号に対し大きくずれる。そのため、極性反転前の水平ラインに表示むらが発生する。しかし、極性反転前のデータ信号出力期間を１水平期間より長くすることで、この表示むらの発生を抑制することが可能となる。
【００４８】
また、書き込みデータ信号を保持する表示媒体に、非書き込みデータ信号がクロストークとして書き込まれる構造からなる表示装置においては、非書込み信号の表示媒体へのクロストーク量が極性反転ブロック毎に異なるために表示むらが発生する。
【００４９】
これに対し、制御手段が、１垂直期間内のデータ信号の出力期間を２ｎ＋１（ｎ＝１、２、３、・・・）に等分した期間で、正極性と負極性のデータ信号を交互に出力し、表示装置のデータ信号電極に印加されるデータ信号の極性反転の周期を、１水平期間よりも長く１垂直期間よりも短くして駆動することにより、非書込みデータ信号によるクロストークを各極性ブロックで等しくすることが可能となり、極性反転ブロック毎に発生する濃淡むらの発生を抑制することができる。
【００５０】
表示装置がプラズマアドレス液晶表示装置である場合、液晶ドライバの出力耐圧がＴＦＴ液晶表示装置等に比べ１０倍程度となるため、極性反転時のデータ信号の不安定性による表示むらが発生する。加えて、放電時に発生した電荷が残留することにより、ＴＦＴ液晶表示装置におけるゲート信号遅延に起因するような表示むらが発生したり、非選択データ信号がプラズマ層を介してクロストークとして液晶層に書き込まれることによる表示むらが発生する。
【００５１】
そこで、このプラズマアドレス液晶表示装置に本発明を適用すると、上述した作用により、プラズマアドレス液晶表示部において顕著に発生する表示むらの発生を抑制することが可能となる。
【００５２】
また、データ信号に対し、基準信号を逆位相にすると、液晶ドライバの出力信号の振幅を半分程度にして駆動することが可能となり、液晶ドライバの出力耐圧を低減することができる。
【００５３】
また、データ信号の極性反転の位相をずらしてなる構成にすると、表示むらの発生をより一層抑制することが可能となる。
【００５４】
【発明の実施の形態】
以下に、本発明の実施の形態を図面に基づいて具体的に説明する。
【００５５】
（実施形態１）
本発明の実施形態１による表示装置の制御装置及び制御方法を、プラズマアドレス液晶表示装置を用いて説明する。
【００５６】
プラズマアドレス液晶表示装置は、図１に示すように、パネル１０１は液晶セル１０２とプラズマセル１０３を互いに重ねた構造からなり、液晶セル１０２とプラズマセル１０３は誘電体シート１０４で分離されている。液晶セル１０２は、ガラス基板１０５と誘電体シート１０４で液晶１０６を挟持し、その間隔はギャップスペーサ１０７等により一定に保たれている。ガラス基板１０５の液晶１０６側には列方向に信号電極１０８が配されている。さらに、液晶層と信号電極１０８の界面、及び液晶層と誘電体シート１０４の界面には、液晶の配向を制御する配向膜（図示せず）が塗布されている。プラズマセル１０３は、行方向にプラズマチャネル１０９を備えている。プラズマチャネル１０９内にはイオン化可能なガスが封入されており、誘電体シート１０４により気密封止されている。プラズマチャネル１０９内には、アノード電極１１０、及びカソード電極１１１が配されている。プラズマチャネル１０９と信号電極１０８の交差部が画素となり、マトリクスを構成する。
【００５７】
プラズマ放電の発生は、アノード電極に対し、−４００Ｖ程度の電位をカソード電極１１１に与えることで行われる。この時、プラズマチャネル１０９はアノード電位になり、信号電極電位とアノード電位の差が誘電体シート１０４を介し液晶層１０６に書き込まれる。プラズマ放電が終了すると、プラズマチャネル１０９内は高インピーダンスになり、液晶層１０６に書き込まれた電位は、次のプラズマ放電が発生するまで保持される。
【００５８】
次に、プラズマアドレス液晶表示装置の制御装置の構成例について、図２を用いて説明する。
【００５９】
本装置の基本構成は、図２に示すように、パネル２０１、液晶ドライバ２０２、カソードドライバ２０３、アノードドライバ２０４、制御回路２０５、及びメモリ回路２０９よりなる。
【００６０】
ここで、パネル２０１には、上記の画素がマトリクス状に配されている。液晶ドライバ２０２は、画像データＶｄ１〜Ｖｄｍをデータ信号電極２０６を介して液晶層に印加するための回路である。アノードドライバ２０４は、データ信号Ｖｄ１〜Ｖｄｍ、カソード信号Ｖｃ１〜Ｖｃｎの基準となるアノード電位Ｖａを、共通に接続された複数のアノード電極２０７Ａ１〜２０７Ａｎに供給する回路である。カソードドライバ２０３は、複数のカソード電極２０８Ｃ１〜２０８Ｃｎに、順次水平期間毎にアノード電位Ｖａに対し−４００Ｖ程度のパルス信号Ｖｃ１〜Ｖｃｎを印加する回路である。
【００６１】
この構成により、各水平期間毎にカソード電極２０８Ｃ１〜２０８Ｃｎに対応する一対のプラズマチャネル１０９にプラズマ放電が順次発生し、プラズマチャネル上（水平方向）の液晶層にデータ信号Ｖｄ１〜Ｖｄｍが書き込まれる。メモリ回路２０９は、データ信号の出力期間を調整するために、データ信号を一時待避させるための回路であり、複数個のラインメモリより構成される。制御回路２０５は、液晶ドライバ２０２、アノードドライバ２０４、カソードドライバ２０３、及びメモリ回路２０９の出力信号のタイミングを、制御信号Ｖｓａ、Ｖｓｃ、Ｖｓｄ、Ｖｓｍにより制御する回路であり、これらの制御信号は垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃより生成される。
【００６２】
本発明の実施形態１による表示装置の制御装置は、表示装置のデータ信号電極に印加されるデータ信号の極性反転の周期を、１水平期間よりも長く１垂直期間よりも短くして駆動すると共に、極性反転後のデータ信号の出力期間が１水平期間より長くなるように制御する制御手段を有し、極性反転後の不安定なデータ信号が安定するのを待って、その信号を表示媒体へ書込むことを可能とし、水平方向の表示むらの発生を抑制することを可能とするものである。
【００６３】
また、別の形態として、本発明の表示装置の制御装置は、表示装置のデータ信号電極に印加されるデータ信号の極性反転の周期を、１水平期間よりも長く１垂直期間よりも短くして駆動すると共に、極性反転前のデータ信号の出力期間が１水平期間より長くなるように制御する制御手段を有し、制御信号が遅延しても、極性反転前のデータ信号の出力期間に、次の水平ラインのデータ信号である極性反転後のデータが表示媒体へ書込まれることをなくし、水平方向の表示むらの発生を抑制することを可能とするものである。
【００６４】
以下に、この実施形態１による表示装置の制御装置及び制御方法を、図３を用いて具体的に説明する。
【００６５】
図３は、図２に示す液晶ドライバ２０２、カソードドライバ２０３、アノードドライバ２０４、及び制御回路２０５より出力される制御信号のタイミングチャートである。
【００６６】
図３（ａ）は、制御回路２０５から液晶ドライバ２０２に出力される制御信号Ｖｓｄを表しており、データ信号Ｖｄの極性反転を制御する信号である。図３（ｂ）は、制御回路２０５からカソードドライバ２０３に出力される制御信号Ｖｓｃを表しており、プラズマ放電パルスの発生タイミングを制御する信号である。図３（ｃ）は、液晶ドライバ２０２から出力されるデータ信号Ｖｄを表しており、パネルに印加される電圧の絶対値は、アノード電圧Ｖａに対して最大で７０Ｖ程度である。データ信号Ｖｄは液晶材料の劣化を防ぐために液晶層へ印加する信号の極性を反転し交流化を行う。
【００６７】
極性反転の方法は、１水平期間より長く１垂直期間より短い期間で反転させる。極性反転の本来の目的は液晶材料の劣化を防ぐためであるが、１水平期間より長くするのは、安定したドライバ出力を得ることと、１水平期間毎の極性反転に対して消費電力を低下させるためである。１垂直周期より短くするのは、極性反転によるフリッカを軽減するためである。ここでは、４水平期間のデータをもとに極性反転を行う例を示している。特に、この実施形態１では、図３に示すように、極性反転前後のデータ信号の出力期間１Ｈ’を、１水平期間（１Ｈ）より時間ｔ２だけ長くしていることを特徴とする。
【００６８】
図３の（ｄ）〜（ｇ）は、図２に示すカソードドライバ２０３から、ある水平方向のｐライン〜（ｐ＋３）ラインに印加されるパルス信号Ｖｃｐ〜Ｖｃｐ＋３を表している。プラズマ放電を与えるためのパルス電圧は、アノード電圧Ｖａに対して−４００Ｖ程度であり、その印加時間ｔ１は十数ｍｓｅｃ程度である。
【００６９】
図３（ｄ）は、データ信号Ｖｄの極性反転後のプラズマ放電パルス信号Ｖｃｐを表しており、印加タイミングはデータ信号Ｖｄの極性反転より期間ｔ２後である。この期間ｔ２は、期間１Ｈ’から期間１Ｈを差し引いた期間である。このパルス信号Ｖｃｐは、期間１Ｈ’中で複数回印加しても、又期間ｔ１より長く印加しても表示可能であるが、プラズマセルの劣化に偏りが生じる可能性があり、それぞれのタイミングで１回及び期間ｔ１の印加が望ましい。
【００７０】
図３（ｇ）は、データ信号Ｖｄの極性反転前のプラズマ放電パルス信号Ｖｃｐ＋３を表しており、印加タイミングはデータ信号Ｖｄの極性反転前後以外のパルス信号と同じで、その印加時間はｔ１であることが望ましい。こうすることで、プラズマ放電後の残留電荷やパルス遅延により、極性反転後のデータが書き込まれるのを避けることができる。
【００７１】
図３の（ｈ）〜（ｊ）は、それぞれ印加パルス信号Ｖｃｐ，Ｖｃｐ＋１，Ｖｃｐ＋３に対応して液晶層に保持される電圧Ｖｌｃｐ，Ｖｌｃｐ＋１，Ｖｌｃｐ＋３を表している。
【００７２】
ここで、図７に示す従来例と対比させると、図７（ｅ）で示す極性反転後の信号Ｖｌｃは、図３（ｈ）に対応しており、液晶ドライバの出力電圧の歪みによるデータ信号の書き込みの不具合が改善されていることがわかる。また、図７（ｇ）で示す極性反転前の信号Ｖｌｃは、図３（ｊ）に対応しており、プラズマ放電後の残留電荷によるデータ書き込みの不具合が改善されていることがわかる。
【００７３】
（実施形態２）
実施形態２は、上述した実施形態１に対し、液晶ドライバの出力耐圧を低減するため、基準信号であるアノード信号を液晶データ信号の極性反転に対し逆位相で動作する点で相違し、その他の構成は実施形態１の場合と同様とするものである。
【００７４】
図４は、この実施形態２による表示装置の制御装置及び制御方法を表すタイミングチャートである。
【００７５】
図４（ａ）は、図２に示す制御回路２０５から液晶ドライバ２０２に出力される制御信号Ｖｓｄを表しており、データ信号Ｖｄの極性反転を制御する信号である。図４（ｂ）は、制御回路２０５からカソードドライバ２０３に出力される制御信号Ｖｓｃを表しており、プラズマ放電パルスの発生タイミングを制御する信号である。
【００７６】
図４（ｃ）は、制御回路２０５からアノードドライバ２０４に出力される制御信号Ｖｓａを表しており、データ信号Ｖｄの極性反転に同期してデータ信号Ｖｄとは逆位相で駆動するための制御信号である。
【００７７】
図４（ｄ）は、液晶ドライバ２０２からの出力されるデータ信号Ｖｄを表しており、液晶材料の劣化を防ぐために液晶層へ印加する信号の極性を反転し交流化を行う。ここでは、４水平期間のデータをもとに極性反転を行う例を示しており、上記実施形態１の場合と同様に、データ信号の出力期間を１水平期間より時間ｔ２だけ長くしている。
【００７８】
図４（ｅ）は、アノードドライバ２０４から出力されるアノード信号Ｖａを表しており、このアノード信号Ｖａはデータ信号Ｖｄの逆位相で駆動される。このため、上記実施形態１の場合に比べ、液晶ドライバ２０２の出力信号の振幅を半分程度にして駆動することが可能となり、液晶ドライバ２０２の耐圧を下げることができる。
【００７９】
図４の（ｆ）〜（ｈ）は、カソードドライバ２０３から、ｐ，ｐ＋１，ｐ＋３番目の水平ラインにそれぞれ印加される信号Ｖｃｐ，Ｖｃｐ＋１，Ｖｃｐ＋３を表している。プラズマ放電を与えるためのパルス電圧は、アノード電圧Ｖａに対して−４００Ｖ程度であり、その印加時間ｔ１はパネルの解像度により異なるが、ＶＧＡであれば十数ｍｓｅｃである。
【００８０】
図４（ｆ）は、データ信号Ｖｄの極性反転後のプラズマ放電パルス信号Ｖｃｐを表しており、印加タイミングはデータ信号Ｖｄの極性反転より期間ｔ２後である。この期間ｔ２は、期間１Ｈ’から期間１Ｈを差し引いた期間である。このパルス信号Ｖｃｐは、期間１Ｈ’中で複数回印加しても、又期間ｔ１より長く印加しても表示可能であるが、プラズマセルの劣化に偏りが生じる可能性があり、それぞれのタイミングで１回及び期間ｔ１の印加が望ましい。
【００８１】
図４（ｈ）は、データ信号Ｖｄの極性反転前のプラズマ放電パルス信号Ｖｃｐ＋３を表しており、印加タイミングはデータ信号Ｖｄの極性反転前後以外のパルス信号と同じで、その印加時間はｔ１であることが望ましい。こうすることで、データ信号Ｖｄの極性反転前の期間に、極性反転後のデータが書き込まれるのを避けることができる。
【００８２】
（実施形態３）
本発明の実施形態３による表示装置の制御装置は、１垂直期間内のデータ信号の出力期間を２ｎ＋１（ｎ＝１、２、３、・・・）に等分した期間で、正極性と負極性のデータ信号を交互に出力し、表示装置のデータ信号電極に印加されるデータ信号の極性反転の周期を、１水平期間よりも長く１垂直期間よりも短くして駆動する制御手段を有し、極性反転ブロック毎に発生する濃淡むらの発生を抑制することを可能とするものである。
【００８３】
以下に、この実施形態３による表示装置の制御装置及び制御方法を、図５のタイミングチャートを用いて、具体的に説明する。
【００８４】
図５は、液晶層へ書き込まれるデータ信号と液晶層が保持する電圧の関係を示している。図５（ａ）は、図２に示す液晶ドライバ２０２から出力されるデータ信号を表しており、パネルに印加される電圧の振幅は最大で７０Ｖ程度である。極性の変化は１フレーム期間（１Ｆ）内で５回であり、＋極性と−極性のブロックは合計５ブロックで、各ブロックのデータ信号の出力期間は同じである。
【００８５】
図５の（ｂ），（ｃ），（ｄ）は、それぞれデータ信号のｂ１ブロックの最初、ｂ２ブロックの最初、ｂ３ブロックの最初のデータを書き込んだ後に液晶層に保持される電位の様子を表している。書き込み電圧Ｖｗの値は、データ電圧の１／１０程度である。データが書き込まれた後もプラズマチャネルの容量Ｃｐｚを介して非書き込みデータ信号が△Ｖだけ書き込まれ、その値は書き込み電圧Ｖｗの１／１００程度である。上記（１）式により、（ｂ），（ｃ），（ｄ）の実行電圧値を算出すると、それぞれが等しいことがわかる。このように、１垂直期間内のデータ信号の出力期間を２ｎ＋１（ｎ＝１、２、３、・・・）に等分した期間で、正極性と負極性のデータ信号を交互に出力することにより、極性反転ブロック毎に発生する濃淡を軽減することができる。
【００８６】
（実施形態４）
本発明の実施形態４による表示装置の制御装置及び制御方法は、上述した実施形態３に対し、データ信号の極性反転の位相をずらしている点で相違するが、その他の構成は実施形態３の場合と同様とするものである。
【００８７】
具体的には、この実施形態４では、液晶層へ書き込まれるデータ信号と液晶層が保持する電圧のタイミングチャートを図６に示すように、図５に示す実施形態３に対し、データ信号の極性反転のタイミングを極性反転周期の半期間だけ遅らせている。但し、液晶層が保持する実行電圧値は、そのタイミングを遅らせないときと同じである。尚、極性反転の出力位相を１フレーム期間より長い期間で徐々にずらすことも可能である。このように、データ信号の極性反転のタイミングを時間的にずらせて駆動することにより、むらの無いより均一な表示を得ることができる。
【００８８】
【発明の効果】
以上説明したように、本発明の表示装置の制御装置及び制御方法によれば、表示装置のデータ信号電極に印加されるデータ信号の極性反転の周期を、１水平期間よりも長く１垂直期間よりも短くして駆動すると共に、極性反転後のデータ信号の出力期間が１水平期間より長くなるように制御するため、極性反転後の不安定なデータ信号が安定するのを待って、その信号を表示媒体へ書込むことができ、水平方向の表示むらの発生を抑制することができる。
【００８９】
また、表示装置のデータ信号電極に印加されるデータ信号の極性反転の周期を、１水平期間よりも長く１垂直期間よりも短くして駆動すると共に、極性反転前のデータ信号の出力期間が１水平期間より長くなるように制御すると、制御信号が遅延しても、極性反転前のデータ信号の出力期間に、次の水平ラインのデータ信号である極性反転後のデータが表示媒体へ書込まれることがなくなるので、水平方向の表示むらの発生を抑制することができる。
【００９０】
また、書き込みデータ信号を保持する表示媒体に、非書き込みデータ信号がクロストークとして書き込まれる構造からなる表示装置において、１垂直期間内のデータ信号の出力期間を２ｎ＋１（ｎ＝１、２、３、・・・）に等分した期間で、正極性と負極性のデータ信号を交互に出力し、表示装置のデータ信号電極に印加されるデータ信号の極性反転の周期を、１水平期間よりも長く１垂直期間よりも短くして駆動すると、非書込みデータ信号によるクロストークを各極性ブロックで等しくすることができるので、極性反転ブロック毎に発生する濃淡むらの発生を抑制することができる。
【００９１】
特に、表示装置がプラズマアドレス液晶表示装置である場合、液晶ドライバの出力耐圧がＴＦＴ液晶表示装置等に比べ１０倍程度となるため、極性反転時のデータ信号の不安定性による表示むらが発生する。加えて、放電時に発生した電荷が残留することにより、ＴＦＴ液晶表示装置におけるゲート信号遅延に起因するような表示むらが発生したり、非選択データ信号がプラズマ層を介してクロストークとして液晶層に書き込まれることによる表示むらが発生する。このため、本発明を適用することにより、プラズマアドレス液晶表示部において顕著に発生する表示むらの発生を抑制することができる。
【００９２】
更には、データ信号に対し、基準信号を逆位相にすると、液晶ドライバの出力信号の振幅を半分程度にして駆動することができるので、液晶ドライバの出力耐圧を低減することができる。
【００９３】
また、データ信号の極性反転の位相をずらしてなる構成にすると、表示むらの発生をより一層抑制することができる。
【図面の簡単な説明】
【図１】 本発明の表示装置の制御装置及び制御方法を用いる表示装置の一例として、プラズマアドレス液晶表示装置のパネル構造を示す図である。
【図２】 本発明の表示装置の制御装置及び制御方法を用いるプラズマアドレス液晶表示装置の制御装置の構成例を示す図である。
【図３】 本発明の実施形態１による表示装置の制御装置及び制御方法における制御信号のタイミングチャートである。
【図４】 本発明の実施形態２による表示装置の制御装置及び制御方法における制御信号のタイミングチャートである。
【図５】 本発明の実施形態３による表示装置の制御装置及び制御方法における液晶書き込み電圧及び保持電圧を示すタイミングチャートである。
【図６】 本発明の実施形態４による表示装置の制御装置及び制御方法における液晶書き込み電圧及び保持電圧を示すタイミングチャートである。
【図７】 従来の表示装置の制御方法における制御信号のタイミングチャートである。
【図８】 プラズマアドレス液晶表示装置におけるパネル１画素の等価回路である。
【図９】 従来の表示装置の制御方法における液晶書き込み電圧及び保持電圧を示すタイミングチャートである。
【符号の説明】
１０１ パネル
１０２ 液晶セル
１０３ プラズマセル
１０４ 誘電体シート
１０５ ガラス基板
１０６ 液晶
１０７ ギャップスペーサ
１０８ データ信号電極
１０９ プラズマチャネル
１１０ アノード電極
１１１ カソード電極
２０１ パネル
２０２ 液晶ドライバ
２０３ カソードドライバ
２０４ アノードドライバ
２０５ 制御回路
２０６ データ信号電極
２０７Ａ１〜２０７Ａｎ アノード電極
２０８Ｃ１〜２０８Ｃｎ カソード電極
２０９ メモリ回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a control device and a control method for a display device used for displaying graphics, videos, and the like.
[0002]
[Prior art]
A liquid crystal display device using liquid crystal as an optical material is an example of a matrix type display device used for displaying graphics and videos. This liquid crystal display device is classified into an active type and a passive type. The active type includes a TFT liquid crystal display device using TFT as a switching element and a plasma address liquid crystal display device using plasma as a switching element. As a passive type, there is a DUTY liquid crystal display device.
[0003]
In these display devices, there is a problem that the display quality is deteriorated due to the distortion of the drive signal derived from the electrical characteristics inherent in the panel. For this reason, conventionally, various means have been taken in order to solve such a problem, and an example thereof is shown below.
[0004]
In Japanese Patent Laid-Open No. 60-19195, the use of a driving method in which the polarity inversion period of the data signal is longer than one horizontal period and shorter than one vertical period, thereby reducing the display quality caused by the frequency characteristics of the panel. The technique which can prevent this is disclosed (conventional example 1). According to the technique of the conventional example 1, since the driving frequency can be lowered as compared with the driving method in which the data signal is inverted every horizontal period, the power consumption can be reduced. In addition, since the data change is gradual compared to the data change for each horizontal period, the output voltage can be stabilized and the display quality can be improved in the drive circuit that requires a high breakdown voltage such as a plasma addressed liquid crystal display device. Can be made.
[0005]
Japanese Patent Application Laid-Open No. 7-311561 discloses a technique capable of preventing a timing shift during sampling of a data signal due to fluctuations in power supply voltage, ambient temperature, component variations, and the like, thereby preventing display quality from being deteriorated ( Conventional Example 2).
[0006]
In JP-A-7-239675 and JP-A-5-216436, the segment liquid crystal drive signal and the common liquid crystal drive signal are delayed by a certain time, thereby correcting the original signal delay and improving the display performance. A technique is disclosed (conventional example 3).
[0007]
In JP-A-7-28023, JP-A-6-208338, and JP-A-8-30240, correction of the data signal amplitude due to the electrical characteristics of the panel is performed on the data signal amplitude before the panel input. Thus, a technique for preventing deterioration of display quality is disclosed (conventional example 4).
[0008]
Japanese Patent Laid-Open No. 6-202587 discloses a technique for adjusting the output pulse width of a scanning driver in order to prevent display quality deterioration due to delay of a scanning side signal (conventional example 5).
[0009]
[Problems to be solved by the invention]
However, in the case of the technique of the conventional example 1, the problem of display quality peculiar to this driving method occurs. One is the problem of uneven display in the horizontal direction at the polarity inversion part of the data signal. The other is the display with the block where the + polarity data signal is written and the block where the -polarity data signal is written. This is a problem in that the brightness is different and shading occurs in each polarity inversion block.
[0010]
The cause of the former problem is the distortion of the data signal due to the electrical characteristics of the panel and the drive circuit.
[0011]
Hereinafter, the cause of the former problem will be briefly described with reference to the timing chart of FIG. 7 showing the control signal for driving the plasma addressed liquid crystal display device.
[0012]
FIG. 7A shows the data signal Vd. The maximum voltage is about 70 V, which is about 10 times that of the TFT liquid crystal display device. The polarity of the data signal Vd is inverted with respect to the reference voltage Va, and the period is four horizontal periods here. This data signal Vd must reach a desired value within one horizontal period, but when one horizontal period is short, it is possible to realize it due to insufficient capacity of the data signal driver or the LCR component of the panel. A difficult situation occurs.
[0013]
(B), (c), and (d) of FIG. 7 represent the scanning signal Vc applied to the p, p + 1, and p + 3rd horizontal lines, respectively, and a voltage of about −400 V with respect to the reference voltage Va. It is.
[0014]
(E) to (g) of FIG. 7 represent the voltage Vlc held in the liquid crystal with respect to the scanning signal Vc, which is about 1/10 the voltage with respect to the data signal Vd.
[0015]
FIG. 7E shows the write voltage Vlcp to the liquid crystal layer with respect to the scanning signal Vcp shown in FIG. 7B. The desired voltage Vlc cannot be held due to the above problem, and becomes a voltage lower by ΔV1.
[0016]
FIG. 7F shows the write voltage Vlcp + 1 to the liquid crystal layer for the scanning signal Vcp + 1 shown in FIG. 7C, and holds the desired voltage Vlc.
[0017]
FIG. 7G shows the write voltage Vlcp + 3 to the liquid crystal layer with respect to the scanning signal Vcp + 3 shown in FIG. In this case, the data signal after polarity inversion is written by the residual charge of the plasma discharge, and becomes a voltage lower by ΔV2 than the desired voltage Vlc. The value of ΔV2 is larger than ΔV1.
[0018]
The phenomenon described above is a problem that occurs every horizontal period, but particularly when the potential change of the data signal before and after polarity inversion is large.
[0019]
This phenomenon also occurs in the TFT liquid crystal display device. The TFT liquid crystal display device controls writing of a data signal by switching a transistor. The switching timing is controlled by the gate signal, but when this signal is delayed due to wiring resistance, parasitic capacitance, etc., the timing of switching OFF is shifted and the signal of the next line is written.
[0020]
In the case of the technique of the above-described conventional example 2, since the purpose is to delay the phase of the entire data signal, it is impossible to stabilize the data signal output in a certain period before and after the polarity inversion.
[0021]
In the case of a plasma addressed liquid crystal display device, the data signal output circuit is a high voltage drive circuit that requires an output voltage about 10 times that of a TFT liquid crystal panel or STN liquid crystal panel due to the structure of the plasma addressed liquid crystal panel. I have a problem with unstable data.
[0022]
In the case of the technique of the above-described conventional example 3, since the segment liquid crystal drive signal and the common liquid crystal drive signal are delayed to improve the display performance, the above output data is unstable. The display performance cannot be improved only by delaying.
[0023]
In the case of the technique of the above-described conventional example 4, since the correction is made to the data signal amplitude, a complicated correction is added to the data amplitude within one horizontal period for the problem that the output data is unstable. Is difficult, and the display performance cannot be improved.
[0024]
In the case of the technique of the above conventional example 5, the purpose is to adjust the output pulse width of the scan driver. When the plasma discharge pulse width is adjusted in the plasma addressed liquid crystal display device, the stability of discharge is improved. It cannot be secured.
[0025]
The latter problem of occurrence of shading in each polarity inversion block is due to the panel structure of the plasma addressed liquid crystal display device. Therefore, this cause will be described using a simple equivalent circuit of one pixel of the panel shown in FIG. Here, Clc, Cμ, and Cpz are capacitances of the liquid crystal layer, the dielectric sheet, and the plasma channel, respectively, and SW is a virtual switch that is formed during plasma discharge.
[0026]
In the equivalent circuit of FIG. 8, when a cathode potential of about −400 V is applied to the anode potential Va, plasma discharge is generated, the virtual switch SW is turned on, and a data signal is written to the liquid crystal layer. When the plasma discharge is completed, the virtual switch SW is turned off, and the data signal written in the liquid crystal layer is held until the next plasma discharge occurs. Even when the virtual switch SW is in the OFF state, the non-write data signal is written through the plasma channel capacitance Cpz, so that the execution voltage value applied to the liquid crystal layer is affected by the non-write data signal.
[0027]
FIG. 9 is a timing chart of the liquid crystal writing voltage and holding voltage representing this state.
[0028]
FIG. 9A shows a data signal. The maximum amplitude is about 70 V, the polarity changes 5 times within one frame period (1F), and a total of 6 blocks of + polarity and -polarity are included. Thus, the data signal output period of each block is the same.
[0029]
(B), (c), and (d) of FIG. 9 are states of potentials held in the liquid crystal layer after the first data in the b1 block, the first in the b2 block, and the first data in the b3 block of the data signal are written, respectively. Represents. The value of the write voltage Vw is about 1/10 of the data voltage Vd. After the data is written, the non-write data signal is written by ΔV through the plasma channel capacitance Cpz, and its value is about 1/100 of the data voltage Vd.
[0030]
The effective voltage value Vrms is expressed by the following equation (1) according to the voltage V (t) applied to the liquid crystal layer and the period T during which the liquid crystal layer holds the write data signal.
[0031]
[Expression 1]

Defined by
[0032]
When the effective voltage values of (b), (c), and (d) in FIG. 9 are calculated, the effective voltage values of (b) and (d) are equal, but the effective voltage value of (c) is larger than them. I can read.
[0033]
For this reason, the panel transmittance differs between the block in which the positive polarity data signals indicated by b1, b3 and b5 are written and the block in which the negative polarity data signal indicated by b2, b4 and b6 is written. Shading occurs.
[0034]
An object of the present invention is to solve such problems of the prior art and to provide a control device and a control method for a display device that can suppress the occurrence of display unevenness in the horizontal direction.
[0035]
[Means for Solving the Problems]
The control device of the display device of the present invention is driven by driving the polarity inversion period of the data signal applied to the data signal electrode of the display device to be longer than one horizontal period and shorter than one vertical period. Control means for controlling the output period of the data signal to be longer than one horizontal period, whereby the above object is achieved.
[0036]
In addition, the control device of the display device of the present invention is driven by driving the polarity inversion period of the data signal applied to the data signal electrode of the display device to be longer than one horizontal period and shorter than one vertical period. Control means for controlling the output period of the data signal before inversion to be longer than one horizontal period is provided, thereby achieving the above object.
[0037]
In addition, the control device of the display device according to the present invention is a period in which the output period of the data signal in one vertical period is equally divided into 2n + 1 (n = 1, 2, 3,...). It has control means for alternately driving the data signal and driving the polarity inversion period of the data signal applied to the data signal electrode of the display device longer than one horizontal period and shorter than one vertical period. This achieves the above object.
[0038]
The display device may be a plasma addressed liquid crystal display device.
[0039]
In addition, the reference signal can have an opposite phase with respect to the data signal.
[0040]
Further, the data signal may be configured to have a phase inversion of the polarity inversion.
[0041]
The display device control method of the present invention is driven by driving the polarity inversion period of the data signal applied to the data signal electrode of the display device to be longer than one horizontal period and shorter than one vertical period. Control is performed so that the output period of the inverted data signal is longer than one horizontal period, thereby achieving the above object.
[0042]
The display device control method of the present invention is driven with the polarity inversion period of the data signal applied to the data signal electrode of the display device being longer than one horizontal period and shorter than one vertical period. Control is performed so that the output period of the data signal before inversion is longer than one horizontal period, thereby achieving the above object.
[0043]
The display device control method of the present invention is a period in which the output period of the data signal in one vertical period is equally divided into 2n + 1 (n = 1, 2, 3,...), And has a positive polarity and a negative polarity. Data signals are alternately output, and the polarity inversion period of the data signal applied to the data signal electrode of the display device is controlled to be longer than one horizontal period and shorter than one vertical period. This achieves the above object.
[0044]
The operation of the present invention will be described below.
[0045]
According to the above configuration, the control means drives the polarity inversion period of the data signal applied to the data signal electrode of the display device to be longer than one horizontal period and shorter than one vertical period, and after polarity inversion The data signal output period is controlled to be longer than one horizontal period. For this reason, it is possible to wait for the unstable data signal after polarity inversion to stabilize and write the signal to the display medium, so that it is possible to suppress the occurrence of uneven display in the horizontal direction.
[0046]
Further, the control means drives the polarity inversion period of the data signal applied to the data signal electrode of the display device so as to be longer than one horizontal period and shorter than one vertical period, and the data signal before polarity inversion is driven. The output period is controlled to be longer than one horizontal period. For this reason, even if the control signal is delayed, the data after polarity inversion, which is the data signal of the next horizontal line, is not written to the display medium during the output period of the data signal before polarity inversion. The occurrence of display unevenness can be suppressed.
[0047]
More specifically, for example, in the case of a TFT liquid crystal display device, a phenomenon occurs in which a data signal of the next horizontal line is written due to a delay of a gate signal which is a TFT control signal. When the data of the next horizontal line is data after polarity inversion, the signal actually written to the liquid crystal layer is compared to the desired data signal compared to the case where the data of the next line is data other than immediately after polarity inversion. A big shift. Therefore, display unevenness occurs on the horizontal line before polarity inversion. However, by making the data signal output period before polarity inversion longer than one horizontal period, it is possible to suppress the occurrence of this display unevenness.
[0048]
Further, in a display device having a structure in which a non-write data signal is written as crosstalk on a display medium holding a write data signal, the amount of crosstalk of the non-write signal to the display medium is different for each polarity inversion block. Display unevenness occurs.
[0049]
On the other hand, the control means alternates the positive and negative data signals in a period obtained by equally dividing the output period of the data signal in one vertical period into 2n + 1 (n = 1, 2, 3,...). And driving the data signal applied to the data signal electrode of the display device with a polarity inversion period longer than one horizontal period and shorter than one vertical period, thereby causing crosstalk due to a non-written data signal. It is possible to make the same in each polarity block, and it is possible to suppress the occurrence of uneven shading that occurs in each polarity inversion block.
[0050]
When the display device is a plasma addressed liquid crystal display device, the output withstand voltage of the liquid crystal driver is about 10 times that of a TFT liquid crystal display device or the like, resulting in display unevenness due to instability of the data signal during polarity inversion. In addition, the remaining charge generated at the time of discharge may cause display unevenness due to the gate signal delay in the TFT liquid crystal display device, or the non-selected data signal may be crosstalked to the liquid crystal layer via the plasma layer. Display unevenness due to writing occurs.
[0051]
Therefore, when the present invention is applied to this plasma addressed liquid crystal display device, it is possible to suppress the occurrence of display unevenness that occurs remarkably in the plasma addressed liquid crystal display unit due to the above-described action.
[0052]
In addition, when the reference signal is in reverse phase with respect to the data signal, it becomes possible to drive the output signal of the liquid crystal driver with half the amplitude, and the output withstand voltage of the liquid crystal driver can be reduced.
[0053]
Further, if the phase of the polarity inversion of the data signal is shifted, the occurrence of display unevenness can be further suppressed.
[0054]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be specifically described below with reference to the drawings.
[0055]
(Embodiment 1)
A control device and a control method for a display device according to Embodiment 1 of the present invention will be described using a plasma addressed liquid crystal display device.
[0056]
In the plasma addressed liquid crystal display device, as shown in FIG. 1, the panel 101 has a structure in which a liquid crystal cell 102 and a plasma cell 103 are overlapped with each other, and the liquid crystal cell 102 and the plasma cell 103 are separated by a dielectric sheet 104. In the liquid crystal cell 102, the liquid crystal 106 is sandwiched between the glass substrate 105 and the dielectric sheet 104, and the interval is kept constant by a gap spacer 107 or the like. A signal electrode 108 is arranged in the column direction on the liquid crystal 106 side of the glass substrate 105. Further, an alignment film (not shown) for controlling the alignment of the liquid crystal is applied to the interface between the liquid crystal layer and the signal electrode 108 and the interface between the liquid crystal layer and the dielectric sheet 104. The plasma cell 103 includes a plasma channel 109 in the row direction. An ionizable gas is sealed in the plasma channel 109 and hermetically sealed by the dielectric sheet 104. An anode electrode 110 and a cathode electrode 111 are arranged in the plasma channel 109. The intersection of the plasma channel 109 and the signal electrode 108 becomes a pixel and constitutes a matrix.
[0057]
Plasma discharge is generated by applying a potential of about −400 V to the cathode electrode 111 with respect to the anode electrode. At this time, the plasma channel 109 becomes an anode potential, and the difference between the signal electrode potential and the anode potential is written into the liquid crystal layer 106 via the dielectric sheet 104. When the plasma discharge is completed, the inside of the plasma channel 109 becomes high impedance, and the potential written in the liquid crystal layer 106 is held until the next plasma discharge is generated.
[0058]
Next, a configuration example of the control device of the plasma address liquid crystal display device will be described with reference to FIG.
[0059]
As shown in FIG. 2, the basic configuration of this apparatus includes a panel 201, a liquid crystal driver 202, a cathode driver 203, an anode driver 204, a control circuit 205, and a memory circuit 209.
[0060]
Here, the panel 201 has the above-described pixels arranged in a matrix. The liquid crystal driver 202 is a circuit for applying the image data Vd <b> 1 to Vdm to the liquid crystal layer via the data signal electrode 206. The anode driver 204 is a circuit that supplies an anode potential Va serving as a reference for the data signals Vd1 to Vdm and the cathode signals Vc1 to Vcn to a plurality of commonly connected anode electrodes 207A1 to 207An. The cathode driver 203 is a circuit that sequentially applies pulse signals Vc1 to Vcn of about −400 V to the anode potential Va for each of the plurality of cathode electrodes 208C1 to 208Cn for each horizontal period.
[0061]
With this configuration, plasma discharge is sequentially generated in the pair of plasma channels 109 corresponding to the cathode electrodes 208C1 to 208Cn for each horizontal period, and the data signals Vd1 to Vdm are written in the liquid crystal layer on the plasma channel (horizontal direction). The memory circuit 209 is a circuit for temporarily saving the data signal in order to adjust the output period of the data signal, and includes a plurality of line memories. The control circuit 205 is a circuit that controls the timing of the output signals of the liquid crystal driver 202, the anode driver 204, the cathode driver 203, and the memory circuit 209 using the control signals Vsa, Vsc, Vsd, and Vsm. It is generated from the synchronization signal Vsync and the horizontal synchronization signal Hsync.
[0062]
The display device control apparatus according to the first embodiment of the present invention is driven by driving the polarity inversion period of the data signal applied to the data signal electrode of the display device to be longer than one horizontal period and shorter than one vertical period. And a control means for controlling the output period of the data signal after the polarity inversion to be longer than one horizontal period, and waits for the unstable data signal after the polarity inversion to stabilize, and the signal is sent to the display medium. It is possible to write data and to suppress the occurrence of display unevenness in the horizontal direction.
[0063]
As another form, the control device of the display device of the present invention sets the period of polarity inversion of the data signal applied to the data signal electrode of the display device to be longer than one horizontal period and shorter than one vertical period. And a control means for controlling so that the output period of the data signal before polarity inversion is longer than one horizontal period. Even if the control signal is delayed, the data signal is output next to the output period of the data signal before polarity inversion. This prevents the data after polarity inversion, which is the data signal of the horizontal line, from being written to the display medium, thereby suppressing the occurrence of uneven display in the horizontal direction.
[0064]
Hereinafter, the control device and the control method of the display device according to the first embodiment will be specifically described with reference to FIG.
[0065]
FIG. 3 is a timing chart of control signals output from the liquid crystal driver 202, the cathode driver 203, the anode driver 204, and the control circuit 205 shown in FIG.
[0066]
FIG. 3A shows the control signal Vsd output from the control circuit 205 to the liquid crystal driver 202, and is a signal for controlling the polarity inversion of the data signal Vd. FIG. 3B shows a control signal Vsc output from the control circuit 205 to the cathode driver 203, and is a signal for controlling the generation timing of the plasma discharge pulse. FIG. 3C shows the data signal Vd output from the liquid crystal driver 202, and the absolute value of the voltage applied to the panel is about 70V at maximum with respect to the anode voltage Va. The data signal Vd is converted into an alternating current by inverting the polarity of the signal applied to the liquid crystal layer in order to prevent deterioration of the liquid crystal material.
[0067]
In the polarity inversion method, inversion is performed in a period longer than one horizontal period and shorter than one vertical period. The original purpose of polarity inversion is to prevent deterioration of the liquid crystal material, but longer than one horizontal period is to obtain a stable driver output and lower power consumption with respect to polarity inversion for every horizontal period. This is to make it happen. The reason why the period is shorter than one vertical period is to reduce flicker caused by polarity inversion. Here, an example is shown in which polarity inversion is performed based on data of four horizontal periods. In particular, the first embodiment is characterized in that the output period 1H ′ of the data signal before and after the polarity inversion is made longer by the time t2 than one horizontal period (1H), as shown in FIG.
[0068]
3D to 3G show pulse signals Vcp to Vcp + 3 applied to a certain horizontal p line to (p + 3) line from the cathode driver 203 shown in FIG. The pulse voltage for applying plasma discharge is about −400 V with respect to the anode voltage Va, and the application time t1 is about several tens of msec.
[0069]
FIG. 3D shows the plasma discharge pulse signal Vcp after the polarity inversion of the data signal Vd, and the application timing is after the period t2 from the polarity inversion of the data signal Vd. This period t2 is a period obtained by subtracting the period 1H from the period 1H ′. Although this pulse signal Vcp can be displayed even if it is applied a plurality of times in the period 1H ′ or longer than the period t1, there is a possibility that the deterioration of the plasma cell may be biased, and at each timing. Application once and for a period t1 is desirable.
[0070]
FIG. 3G shows the plasma discharge pulse signal Vcp + 3 before the polarity inversion of the data signal Vd. The application timing is the same as the pulse signal other than before and after the polarity inversion of the data signal Vd, and the application time is t1. It is desirable. By doing so, it is possible to avoid writing data after polarity reversal due to residual charges or pulse delay after plasma discharge.
[0071]
(H) to (j) of FIG. 3 represent voltages Vlcp, Vlcp + 1, and Vlcp + 3 held in the liquid crystal layer corresponding to the applied pulse signals Vcp, Vcp + 1, and Vcp + 3, respectively.
[0072]
Here, in contrast to the conventional example shown in FIG. 7, the signal Vlc after polarity inversion shown in FIG. 7 (e) corresponds to FIG. 3 (h), and is a data signal due to distortion of the output voltage of the liquid crystal driver. It can be seen that the problem of writing is improved. Further, the signal Vlc before polarity inversion shown in FIG. 7G corresponds to FIG. 3J, and it can be seen that the problem of data writing due to the residual charge after plasma discharge is improved.
[0073]
(Embodiment 2)
The second embodiment differs from the first embodiment described above in that the anode signal, which is a reference signal, operates in the opposite phase to the polarity inversion of the liquid crystal data signal in order to reduce the output withstand voltage of the liquid crystal driver. The configuration is the same as in the first embodiment.
[0074]
FIG. 4 is a timing chart showing the control device and the control method of the display device according to the second embodiment.
[0075]
FIG. 4A shows the control signal Vsd output from the control circuit 205 shown in FIG. 2 to the liquid crystal driver 202, and is a signal for controlling the polarity inversion of the data signal Vd. FIG. 4B shows a control signal Vsc output from the control circuit 205 to the cathode driver 203, and is a signal for controlling the generation timing of the plasma discharge pulse.
[0076]
FIG. 4C shows a control signal Vsa output from the control circuit 205 to the anode driver 204, and is a control signal for driving in the opposite phase to the data signal Vd in synchronization with the polarity inversion of the data signal Vd. It is.
[0077]
FIG. 4D shows the data signal Vd output from the liquid crystal driver 202. In order to prevent the deterioration of the liquid crystal material, the polarity of the signal applied to the liquid crystal layer is inverted to make an alternating current. Here, an example is shown in which polarity inversion is performed based on data in four horizontal periods, and the output period of the data signal is made longer than one horizontal period by time t2, as in the case of the first embodiment.
[0078]
FIG. 4E shows an anode signal Va output from the anode driver 204, and this anode signal Va is driven in a phase opposite to that of the data signal Vd. Therefore, it is possible to drive the output signal of the liquid crystal driver 202 by about half the amplitude as compared with the case of the first embodiment, and the breakdown voltage of the liquid crystal driver 202 can be lowered.
[0079]
(F) to (h) in FIG. 4 represent signals Vcp, Vcp + 1, and Vcp + 3 applied from the cathode driver 203 to the p, p + 1, and p + 3rd horizontal lines, respectively. The pulse voltage for applying the plasma discharge is about −400 V with respect to the anode voltage Va, and the application time t1 varies depending on the resolution of the panel, but for a VGA, it is about a dozen msec.
[0080]
FIG. 4F shows the plasma discharge pulse signal Vcp after the polarity inversion of the data signal Vd, and the application timing is after the period t2 from the polarity inversion of the data signal Vd. This period t2 is a period obtained by subtracting the period 1H from the period 1H ′. Although this pulse signal Vcp can be displayed even if it is applied a plurality of times in the period 1H ′ or longer than the period t1, there is a possibility that the deterioration of the plasma cell may be biased, and at each timing. Application once and for a period t1 is desirable.
[0081]
FIG. 4H shows the plasma discharge pulse signal Vcp + 3 before the polarity inversion of the data signal Vd. The application timing is the same as the pulse signal other than before and after the polarity inversion of the data signal Vd, and the application time is t1. It is desirable. By doing so, it is possible to avoid writing data after polarity inversion in a period before polarity inversion of the data signal Vd.
[0082]
(Embodiment 3)
The display device control apparatus according to the third embodiment of the present invention has a positive polarity and a negative polarity in a period obtained by equally dividing the output period of the data signal in one vertical period into 2n + 1 (n = 1, 2, 3,...). And a control means for alternately driving the data signal and driving the polarity inversion period of the data signal applied to the data signal electrode of the display device longer than one horizontal period and shorter than one vertical period. Therefore, it is possible to suppress the occurrence of shading unevenness that occurs in each polarity inversion block.
[0083]
The display device control apparatus and control method according to Embodiment 3 will be specifically described below with reference to the timing chart of FIG.
[0084]
FIG. 5 shows the relationship between the data signal written to the liquid crystal layer and the voltage held by the liquid crystal layer. FIG. 5A shows a data signal output from the liquid crystal driver 202 shown in FIG. 2, and the amplitude of the voltage applied to the panel is about 70 V at the maximum. The change in polarity is 5 times within one frame period (1F), and the blocks of + polarity and -polarity are a total of 5 blocks, and the data signal output period of each block is the same.
[0085]
(B), (c), and (d) of FIG. 5 show the states of potentials held in the liquid crystal layer after writing the first data in the b1 block, the first in the b2 block, and the first data in the b3 block, respectively. Represents. The value of the write voltage Vw is about 1/10 of the data voltage. Even after the data is written, the non-write data signal is written by ΔV through the plasma channel capacitance Cpz, and its value is about 1/100 of the write voltage Vw. When the execution voltage values of (b), (c), and (d) are calculated from the above equation (1), it can be seen that they are equal. In this manner, the positive and negative data signals are alternately output in a period in which the output period of the data signal in one vertical period is equally divided into 2n + 1 (n = 1, 2, 3,...). As a result, it is possible to reduce the shading that occurs in each polarity inversion block.
[0086]
(Embodiment 4)
The control device and the control method of the display device according to the fourth embodiment of the present invention are different from the above-described third embodiment in that the phase of the polarity inversion of the data signal is shifted, but other configurations are the same as those of the third embodiment. It is the same as the case.
[0087]
Specifically, in the fourth embodiment, the timing chart of the data signal written to the liquid crystal layer and the voltage held by the liquid crystal layer is shown in FIG. 6, and the polarity of the data signal is different from that in the third embodiment shown in FIG. The inversion timing is delayed by a half period of the polarity inversion period. However, the effective voltage value held by the liquid crystal layer is the same as when the timing is not delayed. The output phase of polarity inversion can be gradually shifted over a period longer than one frame period. In this way, by driving the data signal with the polarity inversion timing shifted in time, a more uniform display without unevenness can be obtained.
[0088]
【The invention's effect】
As described above, according to the control device and the control method of the display device of the present invention, the polarity inversion period of the data signal applied to the data signal electrode of the display device is longer than one horizontal period and longer than one vertical period. And the output period of the data signal after polarity reversal is controlled to be longer than one horizontal period, so that the unstable data signal after polarity reversal is stabilized, Data can be written on the display medium, and the occurrence of uneven display in the horizontal direction can be suppressed.
[0089]
Further, the polarity inversion period of the data signal applied to the data signal electrode of the display device is driven to be longer than one horizontal period and shorter than one vertical period, and the output period of the data signal before polarity inversion is 1. If the control is made to be longer than the horizontal period, the data after polarity inversion, which is the data signal of the next horizontal line, is written to the display medium in the output period of the data signal before polarity inversion even if the control signal is delayed. Therefore, the occurrence of uneven display in the horizontal direction can be suppressed.
[0090]
In a display device having a structure in which a non-write data signal is written as crosstalk on a display medium that holds a write data signal, the output period of the data signal in one vertical period is 2n + 1 (n = 1, 2, 3, ..)) Alternately output positive and negative data signals in a period equally divided, and the period of polarity inversion of the data signals applied to the data signal electrodes of the display device is longer than one horizontal period. When driven shorter than one vertical period, the crosstalk due to the non-write data signal can be made equal in each polarity block, so that it is possible to suppress the occurrence of shading unevenness occurring in each polarity inversion block.
[0091]
In particular, when the display device is a plasma addressed liquid crystal display device, the output withstand voltage of the liquid crystal driver is about 10 times that of a TFT liquid crystal display device or the like, resulting in display unevenness due to instability of the data signal during polarity inversion. In addition, the remaining charge generated at the time of discharge may cause display unevenness due to the gate signal delay in the TFT liquid crystal display device, or non-selected data signals may be crosstalked to the liquid crystal layer via the plasma layer. Display unevenness due to writing occurs. Therefore, by applying the present invention, it is possible to suppress the occurrence of display unevenness that occurs remarkably in the plasma addressed liquid crystal display unit.
[0092]
Furthermore, when the reference signal is in reverse phase with respect to the data signal, the output signal of the liquid crystal driver can be driven with the amplitude of the output signal of the liquid crystal driver reduced to about half, so that the output withstand voltage of the liquid crystal driver can be reduced.
[0093]
Further, if the phase of the polarity inversion of the data signal is shifted, the occurrence of display unevenness can be further suppressed.
[Brief description of the drawings]
FIG. 1 is a diagram showing a panel structure of a plasma addressed liquid crystal display device as an example of a display device using a control device and a control method for a display device of the present invention.
FIG. 2 is a diagram showing a configuration example of a control device of a plasma addressed liquid crystal display device using the control device and control method of the display device of the present invention.
FIG. 3 is a timing chart of control signals in the display device control apparatus and control method according to the first embodiment of the present invention;
FIG. 4 is a timing chart of control signals in a display device control apparatus and control method according to Embodiment 2 of the present invention;
FIG. 5 is a timing chart showing a liquid crystal writing voltage and a holding voltage in a display apparatus control apparatus and control method according to Embodiment 3 of the present invention;
FIG. 6 is a timing chart showing a liquid crystal writing voltage and a holding voltage in a display device control apparatus and control method according to Embodiment 4 of the present invention;
FIG. 7 is a timing chart of control signals in a conventional display device control method.
FIG. 8 is an equivalent circuit of one pixel of a panel in a plasma address liquid crystal display device.
FIG. 9 is a timing chart showing a liquid crystal writing voltage and a holding voltage in a conventional display device control method.
[Explanation of symbols]
101 panels
102 Liquid crystal cell
103 Plasma cell
104 Dielectric sheet
105 Glass substrate
106 liquid crystal
107 Gap spacer
108 Data signal electrode
109 Plasma channel
110 Anode electrode
111 Cathode electrode
201 panels
202 LCD driver
203 Cathode driver
204 Anode driver
205 Control circuit
206 Data signal electrode
207A1 to 207An Anode electrode
208C1-208Cn Cathode electrode
209 Memory circuit

Claims (8)

A liquid crystal cell having a plurality of data signal electrodes and a plasma cell having a plurality of plasma channels each provided with an anode electrode and a cathode electrode overlap each other so that the data signal electrodes and the plasma channels intersect each other. In the plasma addressed liquid crystal display device, a discharge pulse having a predetermined cathode potential with respect to a reference potential for plasma discharge is sequentially applied to the cathode electrode for each horizontal period, and data is applied to each data signal electrode. A control device for applying a signal,
For each data signal electrode, each time one horizontal period is repeated m times (where m is an integer of 3 or more and m times one horizontal period is shorter than one vertical period) A data signal that is inverted at a predetermined potential difference is applied , and the output time of the data signal in one horizontal period before inversion and one horizontal period after inversion is longer than the output time of the data signal in one other horizontal period. A control device for a display device, wherein the control is performed so as to be longer by a predetermined time, and the discharge pulse in one horizontal period after inversion is applied after being delayed by the predetermined time . An anode signal applied to the anode electrode, a predetermined potential difference with respect to the reference potential, and a control device for a display device according to claim 1 for inverting a reverse phase with the data signal. A liquid crystal cell having a plurality of data signal electrodes and a plasma cell having a plurality of plasma channels each provided with an anode electrode and a cathode electrode overlap each other so that the data signal electrodes and the plasma channels intersect each other. In the plasma addressed liquid crystal display device, a discharge pulse having a predetermined cathode potential with respect to a reference potential for plasma discharge is sequentially applied to the cathode electrode for each horizontal period, and data is applied to each data signal electrode. A control device for applying a signal,
With reversing the polarity of the data signal every vertical period, the data signal to one vertical period 2n + 1 period (n is an integer of 1 or more) was aliquoted into (but longer than one horizontal period) in each A control device for a display device, wherein the display device is inverted at a predetermined potential difference with respect to a reference potential and output to each data signal electrode. The display device control device according to claim 3, wherein a timing at which the polarity of the data signal is inverted is different from a timing at which the data signal is inverted at a predetermined potential difference with respect to a reference potential . A liquid crystal cell having a plurality of data signal electrodes and a plasma cell having a plurality of plasma channels each provided with an anode electrode and a cathode electrode are overlapped with each other so that each data signal electrode and each plasma channel cross each other. In the plasma addressed liquid crystal display device, a discharge pulse having a predetermined cathode potential with respect to a reference potential for plasma discharge is sequentially applied to the cathode electrode for each horizontal period, and data is applied to each data signal electrode. A control method for applying a signal,
Each time a horizontal period is repeated m times for each data signal electrode (where m is an integer of 3 or more and m times one horizontal period is shorter than one vertical period), A data signal that is inverted at a predetermined potential difference is applied, and the output time of the data signal in one horizontal period before inversion and one horizontal period after inversion is longer than the output time of the data signal in one other horizontal period. A control method for a display device, wherein the discharge pulse is controlled so as to be long for a predetermined time, and the discharge pulse in one horizontal period after inversion is delayed by the predetermined time. 6. The method for controlling a display device according to claim 5, wherein an anode signal applied to the anode electrode is inverted with a predetermined potential difference with respect to the reference potential and in an opposite phase to the data signal. A liquid crystal cell having a plurality of data signal electrodes and a plasma cell having a plurality of plasma channels each provided with an anode electrode and a cathode electrode are overlapped with each other so that each data signal electrode and each plasma channel cross each other. In a plasma addressed liquid crystal display device, a reference potential for plasma discharge is generated every horizontal period. A control method for sequentially applying a discharge pulse of a predetermined cathode potential to the cathode electrode and applying a data signal to each data signal electrode,
  The polarity of the data signal is inverted every vertical period, and the data signal is converted every period (where n is an integer of 1 or more) equally divided into 2n + 1 (where the period is longer than one horizontal period). A method for controlling a display device, comprising: inverting a reference potential with a predetermined potential difference and outputting to each data signal electrode. The display device control method according to claim 7, wherein a timing of inverting the polarity of the data signal is shifted from a timing of inverting the data signal with a predetermined potential difference with respect to a reference potential.

Images