JP3878481B2 - 移動通信システムにおける伝送率整合のための逆多重化器及び多重化器の制御装置及び方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、チャネル符号化された信号の伝送率整合に関し、特に、伝送率整合のために使用される逆多重化器(demultiplexer: 以下、ＤＥＭＵＸと称する。)及び多重化器(multiplexer: 以下、ＭＵＸと称する。)を制御する装置及び方法に関する。
【０００２】
【従来の技術】
一般的に、衛星システム、ＩＳＤＮ(Integrated Services Digital Network)、ディジタルセルラー(Digital Cellular)システム、Ｗ-ＣＤＭＡ(Wide band-Code Division Multiple Access)システム、ＵＭＴＳ(Universal Mobile Telecommunication System)、及びＩＭＴ(International Mobile Telecommunication)-２０００システムのような無線通信システムでは、システムの信頼度を向上させるために、送信の前にソース使用者データ(source user data)をエラー訂正符号(error correction code)にチャネル符号化する。チャネル符号化のために使用される典型的な符号としては、コンボルーション符号(convolution code)及び単一復号器が使用される線形ブロック符号がある。最近は、データ送受信に有用なターボ符号(Turbo Code)が提案されている。
【０００３】
一方、多重接続及び多重チャネル方式の通信システムでは、データ伝送の効率性及びシステムの性能を高めるために、チャネル符号化されたシンボルの数を伝送データシンボルの所定の数に整合する。前記動作を伝送率整合(rate matching)と称する。チャネル符号化されたシンボルの伝送率を整合する方式としては、穿孔(puncturing)及び繰り返し(repetition)がある。最近は、ＵＭＴＳにおいて、エアインタフェース(air interface)でのデータ伝送の効率性の向上及びシステム性能の改善のための重要な要素として伝送率整合が持ち上げられている。
【０００４】
図１は、一般的な移動通信システム(ここでは、ＵＭＴＳ)におけるアップリンク送信器のブロック図である。
【０００５】
図１を参照すると、チャネル符号化器(channel encoder)１１０はフレームデータを所定の伝送時間間隔(Transmission Time Interval: 以下、ＴＴＩと称する。)で受信して符号化する。ここで、前記ＴＴＩは、１０、２０、４０、または、８０ｍｓになる。また、チャネル符号化器１１０は、所定の符号化率Ｒによって符号化されたシンボルを出力する。前記フレームデータのサイズ(情報ビットの数)は“前記フレームデータのデータ率”＊“ＴＴＩ”によって決定される。もし、末端を考慮しない場合、符号化されたシンボルの数は“フレームデータのサイズ”＊“符号化率Ｒ”によって決定される。第１インターリーバ１２０は前記チャネル符号化器１１０の出力をインターリビングする。ラジオフレーム分割器(radio frame segmenter)１３０は、前記第１インターリーバ１２０から受信されたインターリビングされたシンボルを、“符号化されたシンボルの数”／“１０”によって決定された１０-ｍｓのラジオフレームブロックのサイズに分割し、ここで、１０はラジオフレームの長さの単位である。伝送率整合器(rate matcher)１４０は、前記ラジオフレーム分割器１３０から受信されたラジオフレームのデータ率を、前記ラジオフレームの穿孔または繰り返しによって既設定されたデータ率に整合する。前記のような構成は各サービスに対して提供される。
【０００６】
前記ＭＵＸ１５０は、各サービスからの伝送率整合されたラジオフレームを多重化する。物理チャネル分割器(physical channel segmenter)１６０は、前記ＭＵＸ１５０から多重化したラジオフレームを受信して物理チャネルブロックに分割する。前記物理チャネル分割器１６０から受信された物理チャネルブロックは、第２インターリーバ１７０によってインターリビングされる。物理チャネルマッピング器(physical channel mapper)１８０は、前記２次インターリビングされたブロックを伝送のために物理チャネル上でマッピングする。
【０００７】
図１のように、ＵＭＴＳアップリンク送信装置は伝送率整合器１４０を備えている。前記伝送率整合器１４０の構成は、前記チャネル符号化器１１０がコンボルーション符号化器(convolutional encoder)であるか、それとも、ターボ符号化器(turbo encoder)であるかによって変化する。
【０００８】
前記チャネル符号化器(このケースでは、コンボルーション符号化器と単一復号器)のために線形ブロック符号を使用する時、多重接続方式または多重チャネル方式において、データの伝送効率の向上及びシステムの性能改善を達成するためには、下記のような伝送率整合の条件を満足するべきである。
１.入力シンボルシーケンスは所定の周期のパターンで穿孔及び繰り返しが遂行される。
２.穿孔ビットの数は最小化し、繰り返しビットの数は最大化する。
３.符号化されたシンボルに対する穿孔及び繰り返しを均一に遂行するために、均一な穿孔及び繰り返しパターンを使用する。
【０００９】
前記条件は、コンボルーション符号化器から出力されるコードシンボルのエラー敏感度(error sensitivity)が、フレーム内のどの位置においても同様であるという仮定に起因する。前記条件下では、ある程度良好な結果を得ることができるが、ターボ符号化器を使用する時は、１つのフレーム内の異なる位置においてのシンボルのエラー敏感度が相違するので、コンボルーション符号化器とは異なる伝送率整合を必要とする。
【００１０】
ターボ符号化器を使用する時、前記ターボ符号化器は構造的符号化器(systematic encoder)であるので、符号化されたシンボルの構造的情報部分を穿孔しないことが望ましい。前記ターボ符号化器は２つの構成符号化器(component encoder)から構成されるので、前記それぞれ２つの構成符号の自由距離が最大になる時、前記出力符号の最小自由距離は最大になる。前記のようになるために、前記２つの構成符号化器の出力シンボルを均等に穿孔することによって、最適の性能が達成できる。
【００１１】
前記のように、ターボ符号化器を使用する時、最適の伝送率整合を遂行するためには、符号化されたシンボルが情報シンボルとパリティーシンボルとに区別されるべきである。また、チャネルインターリビング(channel interleaving)のような処理を、ターボ符号化器と伝送率整合器との間に挿入することができるが、前記のように挿入されても、情報シンボルとパリティーシンボルとの区別は保存されるべきである。しかしながら、チャネルインターリビングの後、チャネル符号化されたシンボルはランダムに混合されるので、前記のような保存は不可能である
【００１２】
【発明が解決しようとする課題】
本発明の目的は、移動通信システムにおけるアップリンク送信器のシンボル符号化において、情報シンボル及びパリティーシンボルを分離して伝送率整合を遂行する装置及び方法を提供することにある。
本発明の他の目的は、移動通信システムにおいて、シンボルデータを情報シンボルとパリティーシンボルとに分離するために、ＤＥＭＵＸを伝送率整合器の前に配置する装置及び方法を提供することにある。
本発明のまた他の目的は、移動通信システムにおけるアップリンク送信器において、伝送率整合のために使用されるＤＥＭＵＸ及びＭＵＸを制御する装置及び方法を提供することにある。
本発明のまた他の目的は、移動通信システムにおけるアップリンク送信器において、ターボ符号化された信号の伝送率整合のために使用されるＤＥＭＵＸ及びＭＵＸを制御する装置及び方法を提供することにある。
【００１３】
【課題を解決するための手段】
前記のような目的を達成するための本発明は、移動通信システムにおける送信装置を提供する。前記送信装置の好適な実施形態において、符号化器は、所定のサイズの整数倍のサイズのフレームで情報ビットストリームを受信し、各情報ビットを符号化することによって情報シンボル、第１パリティーシンボル、及び第２パリティーシンボルを生成する。インターリーバは、多数の行及び列を持つアレイで、情報シンボルと各情報シンボルに対応する第１パリティーシンボル及び第２パリティーシンボルとを行単位で順次に配列する。前記アレイで、行及び列の数は両方とも整数であり、左の列から各列の下方の順に前記シンボルを読み出すという所定の規則によって前記列を再整理し、それぞれＬ／(ＴＴＩ／１０ｍｓ)によって決定されたサイズを持つ複数のラジオフレームをストリームで出力する。ここで、Ｌは符号化シンボルの数である。ＤＥＭＵＸは、前記インターリーバから受信された各ラジオフレームを、前記ラジオフレームの情報シンボル、第１パリティーシンボル、及び第２パリティーシンボルに逆多重化する。伝送率整合器は、伝送率整合のために前記情報シンボルをバイパスし、前記第１及び第２パリティーシンボルに対して穿孔または繰り返しを遂行する。
【００１４】
【発明の実施の形態】
以下、本発明による好適な一実施形態を添付図面を参照しつつ詳細に説明する。下記説明において、本発明の要旨を明確にするために関連した公知機能または構成に対する具体的な説明は省略する。
【００１５】
図１のＵＭＴＳのアップリンク送信装置は、チャネル符号化器１１０がコンボルーション符号化器であるか、それとも、ターボ符号化器であるかによって構成が変化する伝送率整合器１４０を備える。本発明の好適な実施形態によって、ターボ符号化器がチャネル符号化器１１０として使用される時、伝送率整合器１４０は、図２のように、ＤＥＭＵＸ１４１、構成伝送率整合器１４２、１４３、１４４、及びＭＵＸ１４５を含むように構成される。前記ＤＥＭＵＸ１４１は、前記ラジオフレーム分割器１３０から受信された出力シンボルを情報シンボル及びパリティーシンボルに分離し、該当構成伝送率整合器１４２、１４３、及び１４４にスイッチングする。前記ＭＵＸ１４５は、前記構成伝送率整合器１４２、１４３、及び１４４から受信されたシンボルを多重化して図１のＭＵＸ１５０に提供する。
【００１６】
図２のように、前記アップリンク送信装置は、前記ターボ符号が構造的符号(systematic code)であることを考慮して、符号化されたシンボルの構造的情報シンボルを穿孔しないように構成される。前記ターボ符号化器において２つの構成符号化器を並列に連結し、最後の符号間の最小自由距離が各構成符号化器の最小自由距離を最大にすることが望ましい。これは、前記２つの構成符号化器の出力シンボルを均等に穿孔することによって最適の性能を得ることができるという点を考慮したことで、図２のアップリンク送信装置の構成に反映される。
【００１７】
本発明の好適な実施形態による前記アップリンク送信装置において、前記ＤＥＭＵＸ１４１は、ラジオフレーム分割器１３０と構成伝送率整合器１４２、１４３、及び１４４との間に位置し、前記ＭＵＸ１４５は、構成伝送率整合器１４２、１４３、及び１４４とＭＵＸ１５０との間に位置する。
【００１８】
図２のように、本発明の実施形態において、前記ＤＥＭＵＸ１４１及び前記ＭＵＸ１４５は相互同期化して、前記ＤＥＭＵＸ１４１及び前記ＭＵＸ１４５は前記同一な伝送率整合器ブロックにスイッチングする。(つまり、ＤＥＭＵＸ１４１が、シンボルを前記ＤＥＭＵＸ１４１に入力する伝送率整合器１４２にスイッチングする場合、ＭＵＸも前記伝送率整合されたシンボルを受信した後、前記伝送率整合器１４２にスイッチングする)。
【００１９】
図２のターボ符号化器１１０で使用されるターボ符号(turbo code)は、構造的符号であり、構造的情報シンボルＸ_k、パリティーシンボルＹ_k、及びＺ_kに分けられる。ここで、ターボ符号化器１１０の符号化率Ｒは１／３である。下記では、前記構造的情報シンボルをｘ、第１パリティーシンボルをｙ、第２パリティーシンボルをｚと称する。Ｒが１／３である時、前記ターボ符号化器１１０の入力と出力の関係は図３のようである。
【００２０】
図３を参照すると、前記ターボ符号化器１１０の出力は、情報シンボルｘ１、第１パリティーシンボルｙ１、第２パリティーシンボルｚ１、情報シンボルｘ２、第１パリティーシンボルｙ２、第２パリティーシンボルｚ２、情報シンボルｘ３、第１パリティーシンボルｙ３、第２パリティーシンボルｚ３…の順である。
【００２１】
前記第１インターリーバ１２０は、符号化されたシンボルを入力シンボルの数によってＴＴＩでインターリビングする。ここで、インターリビングは次の２つの段階で行われる。
【００２２】
第１段階
１.＜表１＞を参照して列の総数を決定する。
２.＜数式１＞によって最小整数Ｒ₁を探す。
（数式１）
Ｋ₁≦Ｒ₁×Ｃ₁
ここで、Ｒ₁は行の数、Ｋ₁は入力ブロックの長さ(符号化された全てのシンボル)、Ｃ₁は列の数であり、前記列の数Ｃ₁はＴＴＩによって１、２、４、または、８になる。
３.前記第１インターリーバ１２０の入力シンボルは、Ｒ₁行及びＣ₁列を持つ長方形のアレイで、行単位で配列される。
【００２３】
第２段階
１.＜表１＞のように、列間置き換えパターン(inter-column permutation pattern){P₁ (j)}(j=0, 1, …, C-1)によって列を再整理する。ここで、Ｐ₁(ｊ)はｊ番目に置き換えられた列の本来の列を示し、前記パターンはビットリバース方法による。前記ビットリバース方法において、各番号の２進ビットシーケンスはリバースで置き換えられ、例えば、＜表１＞の４０ｍｓのＴＴＩの場合、００→００、０１→１０、１０→０１、及び１１→１１である。
【００２４】
【表１】

【００２５】
２.前記第１インターリーバの出力は前記置き換えられたＲ₁×Ｃ₁のアレイを列単位で読むシーケンスである。＜数式２＞のように定義されるＩ₁を削除することによって、第１インターリーバに存在しないビットは出力から除かれる。
（数式２）
Ｉ₁＝Ｒ₁×Ｃ₁−Ｋ₁
【００２６】
＜数式１＞及び＜数式２＞を利用してインターリビングを遂行すると、前記第１インターリーバ１２０はターボ符号化器の出力パターンと同一なパターンでインターリビングされたシンボルを出力し、前記のパターンはｘ、ｙ、ｚ、ｘ、ｙ、ｚ、…(または、パリティーシンボルｚとｙの位置が換わったｘ、ｚ、ｙ、ｘ、ｚ、ｙ、…)である。
【００２７】
ＴＴＩが１０ｍｓである時、列Ｃ₁の数は１である。従って、前記第１インターリーバの入力と出力は同一である。
【００２８】
図４は、Ｒ＝１／３で、ＴＴＩ＝８０ｍｓの時、１６０入力ビットをターボ符号化した後の第１インターリーバ入力の例を示す。図４で、ブランクの長方形はシステム情報シンボルｘを、斜線柄の長方形は第１パリティーシンボルｙを、黒い長方形は第２パリティーシンボルｚを示す。
【００２９】
図４で、第１インターリーバ１２０はターボ符号化器１１０からコードシンボル１、２、３、４、５、６、７、８、９、１０、…、１６０を受信する。各数字はターボ符号化器１１０から受信された符号化したシンボルの順番を示す。また、前記数字は前記インターリーバ１２０で受信された各数字の順番を示す(つまり、‘１’は前記インターリーバ１２０によって１番目に受信され、‘２’は２番目に受信される)。ターボ符号の特性のため、前記第１インターリーバ入力はｘ、ｙ、ｚ、ｘ、ｙ、ｚ、ｘ、ｙ、ｚ、…のパターンを持つ。
【００３０】
図５Ａは、Ｒ＝１／３で、ＴＴＩ＝２０ｍｓの時の第１インターリーバ１２０出力の例を示す。図５Ａを参照すると、第１インターリーバ１２０の出力シーケンスはインターリビングされた順によって、１、３、５、７、９、１１、１３、１５、１７、１９、…、１６０になり、ｘ、ｙ、ｚ、ｘ、ｙ、ｚ、ｘ、ｙ、ｚ、…のパターンを持つ。
【００３１】
図５Ｂは、Ｒ＝１／３で、ＴＴＩ＝４０ｍｓの時の第１インターリーバ出力の例を示す。図５Ｂを参照すると、第１インターリーバの出力シーケンスはインターリビングされた順によって、１、５、９、１３、１７、１９、２１、２５、２９、３３、…、１６０になり、ｘ、ｙ、ｚ、ｘ、ｙ、ｚ、ｘ、ｙ、ｚ、…のパターンを持つ。
【００３２】
図５Ｃは、Ｒ＝１／３で、ＴＴＩ＝８０ｍｓの時の第１インターリーバ出力の例を示す。図５Ｃを参照すると、第１インターリーバの出力シーケンスはインターリビングされた順によって、１、９、１７、２５、３３、４９、５７、６５、…、１６０になり、ｘ、ｚ、ｙ、ｘ、ｚ、ｙ、ｘ、ｚ、ｙ、…のパターンを持つ。
【００３３】
図６は、符号化率Ｒ＝１／２で、ＴＴＩ＝８０ｍｓの時、１６０入力ビットをターボ符号化した後の第１インターリーバ入力の例を示す。ＴＴＩ＝１０ｍｓの時、第１インターリーバ１２０の入力は出力と同一である。図６で、ブランクの長方形はシステム情報シンボルｘを、黒い長方形はパリティーシンボルｙを示す。
【００３４】
図６で、第１インターリーバ１２０は前記ターボ符号化器１１０からコードシンボル１、２、３、４、５、６、７、８、９、１０、…、１６０を受信する。各数字は前記ターボ符号化器１１０から受信される符号化したシンボルの順番を示す。ターボ符号の特性のため、第１インターリーバの入力はｘ、ｙ、ｘ、ｙ、ｘ、ｙ、…のパターンを持つ。
【００３５】
図７Ａは、Ｒ＝１／２で、ＴＴＩ＝２０ｍｓの時の第１インターリーバ出力の例を示す。図７Ａを参照すると、第１インターリーバの出力シーケンスはインターリビングされた順によって、１、３、５、７、９、１１、１３、１５、１７、１９、…、１５９、２、４、６、８、…、１６０になる。前記インターリーバ出力の前の半分{１、３、５、…、１５９}は情報シンボルｘを、後ろの半分{２、４、６、… 、１６０}はパリティーシンボルｙを示す。つまり、前記第１インターリーバの出力において、前記情報シンボルを出力した後、パリティーシンボルを出力する。
【００３６】
図７Ｂは、Ｒ＝１／２で、ＴＴＩ＝４０ｍｓの時の第１インターリーバ出力の例を示す。図７Ｂを参照すると、第１インターリーバの出力シーケンスはインターリビングされた順によって、５、９、１３、…、１５５、１５９、２、６、１０、１４、…、１５６、１６０になる。前記インターリーバ出力の前の半分{１、５、９、１３、…、１５９}は情報シンボルｘを、後ろの半分{２、６、１０、１４、…、１６０}はパリティーシンボルｙを示す。つまり、前記第１インターリーバの出力において、前記情報シンボルを出力した後、パリティーシンボルを出力する。
【００３７】
図７Ｃは、Ｒ＝１／２で、ＴＴＩ＝８０ｍｓの時の第１インターリーバ出力の例を示す。図７Ｃを参照すると、第１インターリーバの出力シーケンスはインターリビングされた順によって、１、９、１７、２５、…、１２７、１３５、１４３、１５１、１５９、２、１０、１８、…、１４４、１５２、１６０になる。前記インターリーバ出力の前の半分{１、９、１７、２５、…、１４３、１５１、１５９}は情報シンボルｘを、後ろの半分{２、１０、１８、…、１４４、１５２、１６０}はパリティーシンボルｙを示す。つまり、前記第１インターリーバの出力において、前記情報シンボルを出力した後、パリティーシンボルを出力する。
【００３８】
図５Ａ乃至図５Ｃのような前記インターリーバの出力は、インターリーバのサイズ(＝１６０)がＴＴＩ／１０ｍｓ(＝１、２、４、または８)の整数倍であるという仮定に起因する。インターリーバのサイズがＴＴＩ／１０ｍｓの整数倍でない場合は、相違する第１インターリーバの出力が発生する。
【００３９】
図２のラジオフレーム分割器１３０は、１０、２０、４０、または８０ｍｓのフレームを１０ｍｓのラジオフレームブロックに分割する。入力フレームサイズ(Ｌ)と入力フレームのＴＴＩ(T=TTI/10ms)の比(L/T)は常に整数ではないので、Ｌ／Ｔを前記補充ビット(Ｌはビットまたはシンボルの単位である)で補償するために、前記補充ビットの数(ｒ)を＜数式３＞によって計算する。ここで、Ｔ∈{１, ２, ４, ８}である。前記第１インターリーバの入力フレームサイズ(符号化シンボルの数)がＴＴＩ／１０ｍｓの整数倍である場合、前記補充ビットは要らない(r=0)。ＴＴＩが２０ｍｓで、前記入力フレームのサイズが２(TTI/10ms)の整数倍でない場合、前記補充ビットｒの数は１である。ＴＴＩが４０ｍｓで、前記入力フレームのサイズが４の整数倍でない場合、前記補充ビットｒの数は１から３になる。ＴＴＩが８０ｍｓで、前記入力フレームのサイズが８の整数倍でない場合、前記補充ビットｒの数は１から７になる。前記補充ビットからの前記(Ｌ＋ｒ)／Ｔの値は、Ｒ(列の数)として定義される
（数式３）
ｒ＝Ｔ−(Ｌ ｍｏｄ Ｔ)
ここで、ｒ∈{０, １, ２, ３, …, Ｔ−１}である。
（数式４）
Ｒ_i＝(Ｌ_i＋ｒ_i)／Ｔ_i
【００４０】
ｒが０でない場合、前記ラジオフレーム分割器１３０はＲのラジオフレームサイズを維持するために、(Ｔ−ｒ＋１)番目のラジオフレームから該当するフレームの最後のビット位置に補充ビットを挿入する。前記補充ビットは０または１から任意に選択する。以下、前記ラジオフレーム分割器１３０の動作をビット単位で説明する。
【００４１】
前記ラジオフレーム分割器１３０の処理の以前のビットの説明において、まず、補充ビットの数ｒは計算してあると仮定する。ここで、ｔはラジオフレームのインデックスを示し、範囲は１からＴまでである(１≦ｔ≦Ｔ)。１番目のラジオフレームに対してｔ＝１、２番目のラジオフレームに対してｔ＝２、同様に、最後のラジオフレームに対してｔ＝Ｔである。各ラジオフレームは同一なサイズ(Ｌ＋ｒ)／Ｔである。第１インターリーバの出力はｂ₁、ｂ₂、…、ｂ_Lで、Ｔ(TTI/10ms)∈{１, ２, ４, ８}で、前記ラジオフレーム分割器の出力シンボルは１０ｍｓフレーム単位で出力されるｃ₁、ｃ₂、…、ｃ_(L+r)/Tである。
【００４２】
【表２】

【００４３】
図２の構成伝送率整合器１４２、１４３、及び１４４を使用する目的は、前記のようなチャネル符号化構造を使用する多重接続方式及び多重チャネル方式システムにおいて、データ伝送の効率性及びシステムの性能を向上させるためである。伝送率整合は、入力ビット数を出力ビット数に調節することで、入力サイズが出力サイズより大きい場合は穿孔によって、また、入力サイズが出力サイズより小さい場合は繰り返しによって調節する。一般的に、シンボルの穿孔または繰り返しは一定周期で遂行されるが、ターボ符号を使用する時は、伝送率整合のために下記の事項を考慮するべきである。
１.ターボ符号は、構造的符号であり、符号化されたシンボルの構造的情報シンボルの部分は穿孔されてはいけない。
２.ターボ符号化器において２つの構成符号化器はターボ符号の定義によって並列に連結されるので、最後の符号間の最小自由距離は各構成符号化器の最小自由距離を最大することが望ましい。従って、前記２つの構成符号化器の出力シンボルを均等に穿孔することによって最適の性能が達成できる。
【００４４】
図２の伝送率整合構造において、伝送率整合は各構成伝送率整合器別に遂行される。第１構成伝送率整合器１４２は情報シンボルｘに対して、第２構成伝送率整合器１４３は第１パリティーシンボルｙに対して、第３構成伝送率整合器１４４は第２パリティーシンボルｚに対して、それぞれ伝送率整合を遂行する。所定の入出力のサイズによって、それぞれの伝送率整合器は所定のシンボルの数のだけの穿孔／繰り返しを遂行する。前記伝送率整合構造は、ＤＥＭＵＸ１４１がｘ、ｙ、及びｚを分離して出力するという仮定に基づく。従って、ＤＥＭＵＸ１４１は、前記ラジオフレーム分割器１３０から受信されたラジオフレームをシンボルｘ、ｙ、ｚに順に分離すべきである。
【００４５】
以下、前記ラジオフレーム分割器１３０のラジオフレーム出力パターンに対して説明する。ラジオフレームは列単位で列の下方に読み出され、各列は１つのラジオフレームに該当する。
【００４６】
図８Ａは、Ｒ＝１／３で、ＴＴＩ＝１０ｍｓである時の前記ラジオフレーム分割器１３０の出力パターンを示す。図８Ａを参照すると、ラジオフレームの出力パターンは入力パターンと同一で、つまり、ｘ、ｙ、ｚ、ｘ、ｙ、ｚ、…である。
【００４７】
図８Ｂは、Ｒ＝１／３で、ＴＴＩ＝２０ｍｓである時の前記ラジオフレーム分割器１３０の出力パターンを示す。図８Ｂを参照すると、第１ラジオフレームＲＦ＃１の出力パターンはｘ、ｚ、ｙ、ｘ、ｚ、ｙ、…であり、第２ラジオフレームＲＦ＃２の出力パターンは…、ｘ、ｙ、ｘ、ｚ、ｙ、ｘ、ｚ、…である。前記出力パターンは図５Ａの第１インターリーバの出力に該当する。
【００４８】
図８Ｃは、Ｒ＝１／３で、ＴＴＩ＝４０ｍｓである時の前記ラジオフレーム分割器１３０の出力パターンを示す。図８Ｃを参照すると、第１ラジオフレームＲＦ＃１の出力パターンは…、ｘ、ｙ、ｚ、ｘ、ｙ、ｚ、…であり、第２ラジオフレームＲＦ＃２のパターンは…、ｚ、ｘ、ｙ、ｚ、ｘ、ｙ、…であり、第３ラジオフレームＲＦ＃３のパターンは…、ｙ、ｚ、ｘ、ｙ、ｚ、ｘ、…であり、第４ラジオフレームＲＦ＃４のパターンは…、ｘ、ｙ、ｚ、ｘ、ｙ、ｚ、…である。前記出力パターンは図５Ｂの第１インターリーバの出力に該当する。
【００４９】
図８Ｄは、Ｒ＝１／３で、ＴＴＩ＝８０ｍｓである時の前記ラジオフレーム分割器１３０の出力パターンを示す。図８Ｄを参照すると、第１ラジオフレームＲＦ＃１の出力パターンは…、ｘ、ｚ、ｙ、ｘ、ｚ、ｙ、…であり、第２ラジオフレームＲＦ＃２のパターンは…、ｙ、ｘ、ｚ、ｙ、ｘ、ｚ、…であり、第３ラジオフレームＲＦ＃３のパターンは…、ｚ、ｙ、ｘ、ｚ、ｙ、ｘ、…であり、第４ラジオフレームＲＦ＃４のパターンは…、ｘ、ｚ、ｙ、ｘ、ｚ、ｙ、…であり、第５ラジオフレームＲＦ＃５のパターンは…、ｙ、ｘ、ｚ、ｙ、ｘ、ｚ、…であり、第６ラジオフレームＲＦ＃６のパターンは…、ｚ、ｙ、ｘ、ｚ、ｙ、ｘ、…であり、第７ラジオフレームＲＦ＃７のパターンは…、ｘ、ｚ、ｙ、ｘ、ｚ、ｙ、…であり、第８ラジオフレームＲＦ＃８のパターンは…、ｙ、ｘ、ｚ、ｙ、ｘ、ｚ、…である。前記出力パターンは図５Ｃの第１インターリーバの出力に該当する。
【００５０】
前記ラジオフレーム分割器１３０の出力パターンは、一定規則を持つ。同一なＴＴＩの各ラジオフレームはｘ、ｙ、またはｚの相違する開始シンボルを持つが、同一なシンボル繰り返しパターンを持つ。ＴＴＩが１０ｍｓまたは４０ｍｓである場合、シンボル繰り返しパターンは…、ｘ、ｙ、ｚ、ｘ、ｙ、ｚ、…であり、ＴＴＩが２０ｍｓまたは８０ｍｓである場合は、ｘ、ｚ、ｙ、ｘ、ｚ、ｙ、…である。
【００５１】
前記の場合、前記入力サイズがＴＴＩ／１０ｍｓの整数倍であるので、前記ラジオフレームは補充ビットを必要としない。補充ビットが挿入される場合、前述してきたパターンとは異なるパターンを持つ。下記の第１実施形態乃至第４実施形態は、補充ビットの挿入に関連して説明する。
【００５２】
実施形態１
図９Ａ乃至図９Ｃは、本発明の第１実施形態による第１インターリーバの入力、第１インターリーバの出力、及びラジオフレーム分割器の出力を示す。
【００５３】
ＴＴＩが８０ｍｓである時の第１インターリーバ１２０の入力が図９Ａのようである場合、前記第１インターリーバ１２０のインターリビング規則によって、図９Ｂのように列がインターリビングされる。それから、図９Ｂのアレイにおいて、シンボルは、左の列から各列の下方の順に読み出される。第１インターリーバの出力(つまり、前記ラジオフレーム分割器の入力)は、ｘ、ｚ、ｙ、ｘ、ｚ、ｙ、ｘ、ｚ、ｙ、ｚ、ｙ、ｘ、ｚ、ｙ、ｘ、ｚ、ｙ、ｘ、ｙ、ｘ、ｚ、ｙ、ｘ、ｚ、ｙ、ｘ、ｚ、ｘ、ｚ、ｙ、ｘ、ｚ、ｙ、ｘ、ｚ、ｙである。ラジオフレーム分割器１３０の出力は補充ビットにラジオフレーム分割器の入力を加えた結果である。
【００５４】
第１実施形態で、前記補充ビットは０である。図９Ｃのように、前記ラジオフレーム分割器１３０は、全ての補充ビットが最終行の終端の方に位置するように、前記インターリーバ１２０から受信された前記シンボルを出力する。図９Ｂで、２番目、４番目、６番目、及び８番目の列の最終位置は空いている。前記補充ビットでこれらの位置を詰める代わりに、前記空いている位置の次のシンボルを前記空いている位置を詰めるために使用する。例えば、前記２番目の列の最終位置を詰める場合、３番目の列の１番目の位置の‘ｚ’シンボルが２番目の列の空いている位置に移動する。前記‘ｚ’の以前位置は、３番目の列の‘ｚ’の次のシンボルである‘ｙ’によって詰められる。要するに、前記シンボルの位置は、１つの位置ずつ押し上げられる。前記過程を繰り返して、４番目及び他の列の空いている位置を詰める。しかしながら、図９Ｃのように、前記補充ビットが最終行の最端の方に移動して、最後の４つの列(つまり、列＃５、６、７、及び８)の最終位置は補充ビットで詰められる。図９Ｃのアレイのシンボルは列単位で読み出され、各列は１つのラジオフレームに該当する。図９Ｃのように、各ラジオフレームは相違する開始シンボルを持つが、位置移動によって、ラジオフレーム４及び６を除いては、ｘ、ｚ、ｙの同一なシンボル繰り返しパターンに従う。しかしながら、ラジオフレーム４及び６に対して使用できる繰り返しパターンは表１５のようである。前記ラジオフレームにおけるパターンは、特定ラジオフレームの末端の以外は、表１５の所定の繰り返しパターンに従う。前記のようなケースでは、前記末端が表１５の所定の繰り返しパターンに従って整合されるように、前記末端を無視する。つまり、前記補充ビットが挿入されないケースと比較して、前記ラジオフレームは、前記補充ビットが挿入されるケースで相違する開始シンボルを持つ。
【００５５】
補充ビットが挿入されても、前記補充ビットが挿入されないケースのように、ラジオフレームが同一な開始シンボルを持つこともある。例えば、ＴＴＩ＝４０ｍｓに対して３つの補充ビットを使用するケースである。
【００５６】
図１０Ａ及び図１０Ｂは、本発明の実施形態１による第１インターリーバの入力、第１インターリーバの出力、及びラジオフレーム分割器の出力を示す。
【００５７】
ＴＴＩ＝４０ｍｓに対する第１インターリーバ１２０の入力が図１０Ａのようである場合、前記第１インターリーバ１２０のインターリビング規則によって、図１０Ｂのように列がインターリビングされる。前記第１インターリーバ１２０の出力の結果(つまり、前記ラジオ分割器の入力)は、ｘ、ｙ、ｚ、ｘ、ｙ、ｚ、ｚ、ｘ、ｙ、ｚ、ｘ、ｙ、ｚ、ｘ、ｙ、ｚ、ｘ、ｙ、ｚ、ｘ、ｙである。補充ビットに前記ラジオフレーム分割器の入力を加えることによって、前記ラジオフレーム分割器１３０の出力は図１０Ｃのようになる。
【００５８】
前記補充ビットは０である。前記図１０Ｃのアレイのシンボルは列単位で読み出され、各列は１つのラジオフレームを示す。図１０Ｃのように、各ラジオフレームは相違する開始シンボルを持つが、…、ｘ、ｙ、ｚ、…の同一シンボル繰り返しパターンに従う。つまり、前記補充ビットが挿入されないケースのように、前記補充ビットが挿入されるケースでも、同一な開始シンボルを持つ。
【００５９】
各ラジオフレームの開始シンボルはＴＴＩ及び前記ラジオフレーム分割器１３０によって加えられた補充ビットの数によって決定される。以下、全ての可能なケースにおける開始シンボルに対して説明する。前記ラジオフレーム分割器１３０がラジオフレームＲＦ＃１、ＲＦ＃２、ＲＦ＃３、… 、ＲＦ＃８を順に出力する時、ＴＴＩ＝１０、２０、４０、及び８０ｍｓに対する開始シンボルは＜表３＞乃至＜表６＞のようである。
【００６０】
【表３】

【００６１】
【表４】

【００６２】
＜表４＞で、第１インターリーバ１２０は前記列が変わらないので、１つの補充ビットが使用される時、位置は変わらない。
【００６３】
【表５】

【００６４】
１つまたは３つの補充ビットが使用される時、インターリビング前の各列のシンボルの数は、インターリビング後の同一インデックスの列のシンボルの数と同一である。従って、前記開始シンボルは補充ビットのないケースと同一である。２つの補充ビットが使用される場合、インターリビング前の各列のシンボルの数は、インターリビング後の同一インデックスの列のシンボルの数と相違する。従って、前記開始シンボルは補充ビットのないケースと相違する。
【００６５】
【表６】

【００６６】
１つまたは７つの補充ビットが使用される時、インターリビング前の各列のシンボルの数は、インターリビング後の同一インデックスの列のシンボルの数と同一である。従って、前記開始シンボルは補充ビットのないケースと同一である。２つ、３つ、４つ、５つ、及び６つの補充ビットが使用される場合、インターリビング前の各列のシンボルの数は、インターリビング後の同一インデックスの列のシンボルの数と相違する。従って、前記開始シンボルは補充ビットのないケースと相違する。
【００６７】
前記表のように、シンボルはＴＴＩが１０ｍｓ及び４０ｍｓである時は、ｘ、ｙ、ｚ、ｘ、ｙ、ｚのパターンで繰り返されるが、ＴＴＩが２０ｍｓ及び８０ｍｓである時は、ｘ、ｚ、ｙ、ｘ、ｙ、ｚのパターンで繰り返される。
【００６８】
従って、ＴＴＩ及びラジオフレーム分割器１３０によって挿入される補充ビットの数が与えられると、ＤＥＭＵＸ１４１は前記のような方式で第１インターリーバの出力を逆多重化する。
【００６９】
第２実施形態
図１１Ａ乃至図１１Ｄは、本発明の第２実施形態による第１インターリーバの入力、第１インターリーバの出力、及びラジオフレーム分割器の出力を示す。第２実施形態は、前記ラジオフレーム分割器器１３０の代わりに、前記第１インターリーバ１２０によって補充ビットが挿入されるという点で、第１実施形態と相違する。第１実施形態のように、最終行の末端の方に前記補充ビットを動かす代わりに、図９Ｃのように、前記第１インターリーバが前記補充ビットで空いている位置を詰める。開始シンボルや繰り返しパターンの観点で、本ケースは典型的な補充ビットのないケースと同一である。
【００７０】
ＴＴＩが８０ｍｓである時、第１インターリーバ１２０の入力が図１１Ａのようである場合、前記第１インターリーバ１２０のインターリビング規則によって列がインターリビングされて、図１１Ｂのようになる。それから、図１１Ｃのように、補充ビットが図１１Ｂのアレイに挿入される。ここで、前記補充ビットは０である。従って、前記第１インターリーバの出力、つまりラジオフレーム分割器の入力は、ｘ、ｚ、ｙ、ｘ、ｚ、ｙ、ｚ、ｙ、０、ｚ、ｙ、ｘ、ｚ、ｙ、ｘ、ｚ、ｙ、ｘ、０、ｙ、ｘ、ｚ、ｙ、ｘ、ｚ、ｙ、ｘ、ｚ、０、ｘ、ｚ、ｙ、ｘ、ｚ、ｙ、ｘ、ｚ、ｙ、０の順になる。前記ラジオフレーム分割器１３０の出力は図１１Ｄのようである。
【００７１】
図１１Ｄのアレイのシンボルは列単位で左の列から各列の下方の順に読み出され、各列は１つのラジオフレームである。図１１Ｄのように、各ラジオフレームはｘ、ｚ、ｙの同一な繰り返しパターンを持ち、開始シンボルは相違する。図１１Ａ乃至図１１Ｄから分かるように、前記開始シンボルは一般的な補充ビットのないケースの開始シンボルと同一である。
【００７２】
各ラジオフレームの開始シンボルはＴＴＩによって決定される。前記ラジオフレーム分割器１３０がラジオフレームをＲＦ＃１、ＲＦ＃２、ＲＦ＃３、… 、ＲＦ＃８の順で出力する時、ＴＴＩ＝１０、２０、４０、及び８０ｍｓに対する開始シンボルは、それぞれ＜表７＞乃至＜表１０＞のようである。第２実施形態のラジオフレームの開始シンボルは、下記のように補充ビットの総数とは関係ないが、第１実施形態で、前記ラジオフレームの開始シンボルは前記補充ビットの総数による。
【００７３】
【表７】

【００７４】
【表８】

【００７５】
【表９】

【００７６】
【表１０】

【００７７】
前記表から分かるように、シンボルは、ＴＴＩが１０ｍｓ及び４０ｍｓである時、ｘ、ｙ、ｚ、ｘ、ｙ、ｚのパターンで繰り返され、ＴＴＩが２０ｍｓ及び８０ｍｓである時は、ｘ、ｚ、ｙ、ｘ、ｚ、ｙのパターンで繰り返される。
【００７８】
従って、ＴＴＩが与えられると、前記ＤＥＭＵＸ１４１は前記のような方式で第１インターリーバの出力を逆多重化する。
【００７９】
第３実施形態
図１２Ａ乃至図１２Ｃは、本発明の第３実施形態による第１インターリーバの入力、第１インターリーバの出力、及びラジオフレーム分割器の出力を示す。第３実施形態は、制御器(ホスト)が補充ビットの挿入位置を指定し、前記ラジオフレーム分割器１３０が前記指定位置に補充ビットを挿入するという点で、第２実施形態と相違する。開始シンボル及び繰り返しパターンの観点で、前記ケースは典型的な補充ビットのないケースと同一である。
【００８０】
ＴＴＩが８０ｍｓである時、前記第１インターリーバ１２０の入力が図１２Ａのようである場合、前記第１インターリーバ１２０のインターリビング規則によって列がインターリビングされて、図１２Ｂのようになる。従って、前記第１インターリーバの出力、つまり、前記ラジオフレーム分割器の入力は、ｘ、ｚ、ｙ、ｘ、ｚ、ｙ、ｘ、ｚ、ｙ、ｚ、ｙ、ｘ、ｚ、ｙ、ｘ、ｚ、ｙ、ｘ、ｙ、ｘ、ｚ、ｙ、ｘ、ｚ、ｙ、ｘ、ｚ、ｘ、ｚ、ｙ、ｘ、ｚ、ｙ、ｘ、ｚ、ｙの順になる。制御器(ホスト)は補充ビットの挿入位置を指定し、ラジオフレーム分割器１３０は前記指定位置に補充ビットを図１２Ｃのように挿入する。
【００８１】
前記実施形態で、前記補充ビットは０である。図１２Ｃのアレイのシンボルは、列単位で左の列から各列の下方の順に読み出され、各列は１つのラジオフレームである。図１２Ｃのように、各ラジオフレームはｘ、ｚ、ｙの繰り返しパターンを持ち、開始シンボルは相違する。図１２Ａ乃至図１２Ｃから分かるように、開始シンボルは一般的な補充ビットのないケースの開始シンボルと同一である。
【００８２】
前記各ラジオフレームの開始シンボルはＴＴＩによって決定される。前記ラジオフレーム分割器１３０がラジオフレームをＲＦ＃１、ＲＦ＃２、ＲＦ＃３、… 、ＲＦ＃８のように順次に出力する時、ＴＴＩ＝１０、２０、４０、及び８０ｍｓに対する開始シンボルはそれぞれ＜表１１＞乃至＜表１４＞のようである。
【００８３】
【表１１】

【００８４】
【表１２】

【００８５】
【表１３】

【００８６】
【表１４】

【００８７】
前記表のように、シンボルは、ＴＴＩが１０及び４０ｍｓである時、ｘ、ｙ、ｚ、ｘ、ｙ、ｚのパターンで繰り返され、ＴＴＩが２０及び８０ｍｓである時は、ｘ、ｚ、ｙ、ｘ、ｚ、ｙのパターンで繰り返される。
【００８８】
ＴＴＩが与えられると、前記ＤＥＭＵＸ１４１は、前記のような方式で第１インターリーバの出力を逆多重化する。
【００８９】
図２を参照すると、前記ＤＥＭＵＸ１４１は、前記ラジオフレーム分割器１３０から受信されたラジオフレームをスイッチング規則(switching rule)によってシンボルｘ、ｙ、ｚに逆多重化する。前記スイッチング規則は、第１実施形態ではＴＴＩ及びラジオフレーム分割器１３０によって使用される補充ビットの数によって決定され、第２及び第３実施形態ではＴＴＩによって決定される。前記シンボルは一定パターンで繰り返される。前記実施形態の繰り返しパターンは＜表１５＞及び＜表１６＞によって表する。前記表で、Ｎ／Ａは“適用されない場合(not applicable)”を示す。
【００９０】
【表１５】

【００９１】
【表１６】

【００９２】
第１及び第２実施形態で、ＴＴＩが４０ｍｓである時、２つの補充ビットが使用される場合、前記ＤＥＭＵＸ１４１のスイッチングパターンは、第１ラジオフレームに対してはｘ、ｙ、ｚ、ｘ、ｙ、ｚで、第２ラジオフレームに対してはｚ、ｘ、ｙ、ｚ、ｘ、ｙで、第３ラジオフレームに対しては ｚ、ｘ、ｙ、ｚ、ｘ、ｙで、第４ラジオフレームに対してはｘ、ｙ、ｚ、ｘ、ｙ、ｚである。
【００９３】
第２及び第３実施形態では、前記繰り返しパターンがＴＴＩに基づいて予め決定されているので、ただ各ラジオフレームの開始シンボルだけが必要である。しかしながら、第１実施形態では、他の情報とともに前記補充ビットの総数がさらに必要である。＜表１７＞乃至＜表１９＞には前記実施形態間の差が反映されている。
【００９４】
【表１７】

【００９５】
【表１８】

【００９６】
【表１９】

【００９７】
再び図２を参照すると、前記ＭＵＸ１４５は、構成伝送率整合器１４２、１４３、及び１４４から受信された３つのストリームを１つのストリームに多重化し、それによって、伝送率整合の以前のとおりに同一なシンボルパターンで伝送率整合されたラジオフレームを生成する。前記ＭＵＸ１４５はＤＥＭＵＸ１４１と対になるので、同一なスイッチングパターンによってスイッチングする。
【００９８】
図１３は、本発明の第１実施形態によるＤＥＭＵＸ及びＭＵＸ制御装置のブロック図である。
【００９９】
図１３を参照すると、ホスト２００からＴＴＩ、補充ビットの総数、及びラジオフレームの長さを受信した後、前記制御器２１０は前記ＴＴＩ、補充ビットの総数、及び現在ラジオフレームのラジオフレームインデックスをメモリ２２０(表１７を参照)に提供し、前記現在ラジオフレームの開始シンボルを前記メモリ２２０から受信する。前記制御器２１０は、開始シンボル及び前記ＴＴＩによって決定された及び繰り返し／穿孔のパターンに基づいて、前記ＤＥＭＵＸ１４１及びＭＵＸ１４５のスイッチング動作を制御する。前記ＤＥＭＵＸ１４１は前記現在ラジオフレームシンボルを該当構成伝送率整合器の入力に分離し、前記ＭＵＸ１４５は、伝送率整合器の出力シンボルをラジオフレームに多重化する。ここで、前記ＤＥＭＵＸ１４１は、ラジオフレーム分割器１３０から受信されたラジオフレームストリームから、情報シンボル、第１パリティーシンボル、及び第２パリティーシンボルを分離する。前記構成伝送率整合器１４２、１４３、及び１４４は、前記ＤＥＭＵＸ１４１から受信された情報シンボル、第１パリティーシンボル、及び第２パリティーシンボルを、穿孔または繰り返しによってそれぞれ伝送率整合する。前記構成伝送率整合器１４２は、前記受信された情報シンボルに対して、実際穿孔は遂行しなくてバイパスのみを遂行するが、前記構成伝送率整合器１４３、１４４は、前記入力シンボルの数と前記出力シンボルの数の比率によって予め決定されたパターンに従って、前記受信されたパリティーシンボルを穿孔する。実際大部分のケースにおいて、前記構成伝送率整合器１４３及び１４４は、前記受信されたパリティーシンボルに対して、前記符号化されたシンボルの繰り返しの回数が多い場合を除いては実際に繰り返しを遂行しなく、ただバイパスを遂行するが、前記構成伝送率整合器１４２は、前記入力シンボルの数と前記出力シンボルの数の比率によって予め決定されたパターンに従って、前記受信された情報シンボルを繰り返す。
【０１００】
前記ＭＵＸ１４５は、前記構成伝送率整合器１４２、１４３、及び１４４から受信されたシンボルを、前記ＤＥＭＵＸ１４１で使用されたパターンと同一なスイッチングパターンによって、１つのストリームに多重化する。
【０１０１】
図１４は、本発明の第２実施形態によるＤＥＭＵＸ及びＭＵＸ制御装置のブロック図である。
【０１０２】
図１４を参照すると、ホスト２００からＴＴＩ及びラジオフレームの長さを受信した後、前記制御器２１０は前記ＴＴＩ、補充ビットの総数、及び現在ラジオフレームのラジオフレームインデックスを前記メモリ２２０(表１７を参照)に提供し、前記現在ラジオフレームの開始シンボルを前記メモリ２２０から受信する。前記補充ビットの数は、ラジオフレーム分割器で使用された方式と同一な方式で、前記ＴＴＩ及びフレームの長さに基づいた前記制御器２１０によって決定される。それから、前記制御器２１０は、前記開始シンボル及び前記ＴＴＩによって決定された繰り返し／穿孔のパターンに基づいて、前記ＤＥＭＵＸ１４１及びＭＵＸ１４５のスイッチング動作を制御する。前記ＤＥＭＵＸ１４１は前記現在ラジオフレームシンボルを該当構成伝送率整合器の入力に分離し、前記ＭＵＸ１４５は前記伝送率整合器の出力シンボルをラジオフレームに多重化する。ここで、前記ＤＥＭＵＸ１４１は、前記ラジオフレーム分割器１３０から受信されたラジオフレームストリームから、情報シンボル、第１パリティーシンボル、及び第２パリティーシンボルを分離する。前記構成伝送率整合器１４２、１４３、及び１４４は、前記ＤＥＭＵＸ１４１から受信された情報シンボル、第１パリティーシンボル、及び第２パリティーシンボルを、穿孔または繰り返しによってそれぞれ伝送率整合を遂行する。前記構成伝送率整合器１４２は、前記受信された情報シンボルに対して、実際穿孔を遂行しなくてバイパスのみを遂行するが、前記構成伝送率整合器１４３、１４４は、前記入力シンボルの数と前記出力シンボルの数の比率によって予め決定されたパターンに従って、前記受信されたパリティーシンボルを穿孔する。実際大部分のケースにおいて、前記構成伝送率整合器１４３、１４４は、前記受信されたパリティーシンボルに対して、符号化されたシンボルの繰り返しの回数が多い場合を除いては、実際繰り返しを遂行しなくてただでバイパスをするが、前記構成伝送率整合器１４２は、前記入力シンボルの数と前記出力シンボルの数の比率によって予め決定されたパターンに従って、前記受信された情報シンボルを繰り返す。前記ＭＵＸ１４５は、前記構成伝送率整合器１４２、１４３、及び１４４から受信されたシンボルを、前記ＤＥＭＵＸ１４１で使用されたパターンと同一なスイッチングパターンに従って、１つのストリームに多重化する。
【０１０３】
図１５は、本発明の第３実施形態によるＤＥＭＵＸ及びＭＵＸ制御装置のブロック図である。
【０１０４】
図１５を参照すると、ホスト２００からＴＴＩ及びラジオフレームの長さを受信した後、前記制御器２１０は、前記ＴＴＩ及び現在ラジオフレームのラジオフレームインデックスを前記メモリ２２０(表１８を参照)に提供し、前記現在ラジオフレームの開始シンボルを前記メモリ２２０から受信する。それから、前記制御器２１０は、前記開始シンボル及び前記ＴＴＩによって決定された繰り返し／穿孔のパターンに基づいて、前記ＤＥＭＵＸ１４１及びＭＵＸ１４５のスイッチング動作を制御する。前記ＤＥＭＵＸ１４１は、前記現在ラジオフレームシンボルを該当構成伝送率整合器の入力に分離し、前記ＭＵＸ１４５は、前記伝送率整合器の出力シンボルをラジオフレームに多重化する。ここで、前記ＤＥＭＵＸ１４１は、前記ラジオフレーム分割器１３０から受信されたラジオフレームストリームから、情報シンボル、第１パリティーシンボル、及び第２パリティーシンボルを分離する。前記構成伝送率整合器１４２、１４３、及び１４４は、前記ＤＥＭＵＸ１４１から受信された情報シンボル、第１パリティーシンボル、及び第２パリティーシンボルを、穿孔または繰り返しによってそれぞれ伝送率整合する。前記構成伝送率整合器１４２は、前記受信された情報シンボルに対して実際穿孔を遂行しなくてバイパスのみを遂行するが、前記構成伝送率整合器１４３、１４４は、前記入力シンボルの数と前記出力シンボルの数の比率によって予め決定されたパターンに従って、前記受信されたパリティーシンボルに対して穿孔または繰り返しを遂行する。前記ＭＵＸ１４５は、前記構成伝送率整合器１４２、１４３、及び１４４から受信されたシンボルを、前記ＤＥＭＵＸ１４１で使用されたパターンと同一なスイッチングパターンに従って、１つのストリームに多重化する。実際大部分のケースにおいて、前記構成伝送率整合器１４３、１４４は、前記受信されたパリティーシンボルに対して、符号化されたシンボルの繰り返しの回数が多い場合を除いては、実際繰り返しを遂行しなくてただバイパスをするが、前記構成伝送率整合器１４２は、前記入力シンボルの数と前記出力シンボルの数の比率によって予め決定されたパターンに従って、前記受信された情報シンボルを繰り返す。
【０１０５】
【発明の効果】
前述してきたように、本発明は、移動通信システムにおけるアップリンク送信器において、伝送率整合のために前記情報シンボルが穿孔されてはいけない時、伝送率整合ユニットの前に、符号化されたシンボルの情報シンボル及びパリティーシンボルに分離するＤＥＭＵＸを加えることによって、最適の伝送率整合が遂行できるという利点がある。
【０１０６】
一方、前記本発明の詳細な説明では具体的な実施形態に上げて説明してきたが、本発明の範囲内で様々な変形が可能であるということは勿論である。従って、本発明の範囲は前記実施形態によって限られてはいけなく、特許請求の範囲とそれに均等なものによって定められるべきである。
【図面の簡単な説明】
【図１】 一般的な移動通信システムにおけるアップリンク送信装置のブッロク図である。
【図２】 本発明の好適な実施形態によって、伝送率整合のための逆多重化器及び多重化器を提供するアップリンク送信装置のブロック図である。
【図３】 図２のアップリンク送信装置において、ターボ符号化器の入力及び出力の例を示す図である。
【図４】 図２のアップリンク送信装置において、符号化率Ｒが１／３である時の第１インターリーバの入力の例を示す図である。
【図５】 図２のアップリンク送信装置において、Ｒが１／３である時の第１インターリーバの出力の例を示す図である。
【図６】 図２のアップリンク送信装置において、Ｒが１／２である時の第１インターリーバの入力の例を示す図である。
【図７】 図２のアップリンク送信装置において、Ｒが１／２である時の第１インターリーバの入力の例を示す図である。
【図８】 図２のアップリンク送信装置において、ラジオフレーム分割器の出力の例を示す図である。
【図９】 本発明の第１実施形態による第１インターリーバの入力、第１インターリーバの出力、及びラジオフレーム分割器の出力の例を示す図である。
【図１０】 本発明の第２実施形態による第１インターリーバの入力、第１インターリーバの出力、及びラジオフレーム分割器の出力の例を示す図である。
【図１１】 本発明の第３実施形態による第１インターリーバの入力、第１インターリーバの出力、及びラジオフレーム分割器の出力の例を示す図である。
【図１２】 本発明の第４実施形態による第１インターリーバの入力、第１インターリーバの出力、及びラジオフレーム分割器の出力の例を示す図である。
【図１３】 本発明の実施形態による逆多重化器及び多重化器の制御装置のブロック図である。
【図１４】 本発明の他の実施形態による逆多重化器及び多重化器の制御装置のブロック図である。
【図１５】 本発明のまた他の実施形態による逆多重化器及び多重化器の制御装置のブロック図である。
【符号の説明】
１１０ ターボ符号化器
１２０ 第１インターリーバ
１３０ ラジオフレーム分割器
１４１ 逆多重化器
１４２、１４３、１４４ 構成伝送率整合器
１４５ 多重化器
２００ ホスト
２１０ 制御器
２２０ メモリ

Claims (48)

1. 第１情報ビットストリームを受信して符号化することによって３つのストリーム、則ち、第２情報ビットストリーム、第１パリティーストリーム、及び第２パリティーストリームを出力する符号化器と、
   所定のインターリビング規則によって前記符号化されたストリームをインターリビングするインターリーバと、
   前記インターリーバからインターリービングされたストリームを受信し、受信されたストリームを少なくとも１つの連続的なラジオフレーム上にマッピングするラジオフレーム分割器と、
   前記ラジオフレーム分割器から受信された少なくとも１つのラジオフレームの各々を、第３情報ビットストリームと第１および第２パリティストリームとに分離する逆多重化器と、
   前記所定の伝送率整合規則によって、前記第３情報ビットストリームをバイパスし、逆多重化器からの前記第１パリティーストリーム及び第２パリティーストリームの一部を穿孔する伝送率整合器と
   からなることを特徴とする移動通信システムにおけるアップリンク送信装置。
2. 伝送時間間隔（ＴＴＩ）が１０ｍｓより長いとき、インターリービングされたストリームは、連続的なラジオフレーム上にマッピングされる請求項１記載の送信装置。
3. ＴＴＩ（伝送時間間隔）は１０、２０、４０、及び８０ｍｓのいずれか１つである請求項１記載の送信装置。
4. 前記インターリビング規則はビットリバース方法である請求項１記載の送信装置。
5. 各ラジオフレーム内の情報ビットとパリティビットとの配列は規則的なパターンを有する請求項１記載の送信装置。
6. 前記連続的なラジオフレームは、ＴＴＩ（伝送時間間隔）によって決定された開始ビットを持つ請求項１記載の送信装置。
7. 前記逆多重化器は、前記ラジオフレームに対応する規則的なパターンによって、前記ラジオフレームのビットを第３情報ビットストリームと逆多重化器からの第１および第２パリティストリームとに分離する請求項５記載の送信装置。
8. 前記連続的なラジオフレームの開始ビットを貯蔵するメモリと、
   前記規則的なパターン及び前記貯蔵されたラジオフレームの開始ビットによって前記逆多重化器を制御する制御器と、をさらに備える請求項７記載の送信装置。
9. 前記制御器の制御の下で前記伝送率整合器の出力を多重化する多重化器をさらに備える請求項８記載の送信装置。
10. 前記インターリーバは、前記ラジオフレームのサイズを同一にするために、符号化されたストリームに補充ビットを挿入した後に、符号化されたストリームをＴＴＩ（伝送時間間隔）でインターリービングする請求項１記載の送信装置。
11. 前記伝送率整合器において、
    前記情報ビットに対して伝送率整合を遂行する第１構成伝送率整合器と、
    前記第１パリティービットに対して伝送率整合を遂行する第２伝送率整合器と、
    前記第２パリティービットに対して伝送率整合を遂行する第３伝送率整合器と、からなる請求項１記載の送信装置。
12. 所定の伝送時間間隔（ＴＴＩ）で伝送される情報ビットストリームを受信する符号化器であって、前記符号化器の符号化率によって前記情報ビットストリームを符号化することによって、該情報ビットストリームと少なくとも１タイプのパリティストリームとを出力する符号化器と、
    前記符号化器から前記情報ビットストリーム及び少なくとも１タイプの前記パリティーストリームを受信し、該情報ビットストリーム及び少なくとも１タイプの該パリティーストリームをインターリビングして、インターリービングされたストリームを出力するインターリーバと、
    前記インターリーバから前記インターリビングされたストリームを受信して、前記受信されたストリームをラジオフレームにマッピングし、前記ラジオフレームを順次出力するラジオフレーム分割器と、
    前記ラジオフレームを受信し、受信されたラジオフレームを情報ビットストリームと少なくとも１タイプのパリティストリームとに逆多重化する逆多重化器と、
    前記逆多重化器から受信された前記ストリームを伝送率整合し、伝送率整合されたストリームを出力する伝送率整合器であって、前記伝送率整合器は、パリティストリームの一部を伝送率整合する少なくとも１つの構成伝送率整合器を有し、少なくとも１つの前記構成伝送率整合器の個数は、前記パリティストリームの個数と一致する伝送率整合器と、
    前記逆多重化器は、ラジオフレーム内のパリティビットの各々を、パリティスビットの各々に対応する少なくとも１つの前記構成伝送率整合器にスイッチングする
    ことを特徴とする移動通信システムにおける送信装置。
13. 前記ラジオフレームの前記ビットは、各ラジオフレーム内の情報ビットとパリティビットとの配列に対する規則的なパターンによって各々のタイプのパリティストリームに対応する少なくとも１つの構成伝送率整合器に分離される請求項１２記載の送信装置。
14. 前記規則的なパターンは、前記ＴＴＩ（伝送時間間隔）によって決定される請求項１２記載の送信装置。
15. 前記規則的なパターンは、さらに前記符号化率によって決定される請求項１４記載の送信装置。
16. 少なくとも１つの前記構成伝送率整合器の出力をスイッチングすることによって、前記伝送率整合されたストリームを多重化する多重化器をさらに備える請求項１２記載の送信装置。
17. 少なくとも１つの前記ＴＴＩ（伝送時間間隔）および各ラジオフレームの長さに基づいて、前記逆多重化器及び前記多重化器のスイッチングを制御する制御器をさらに備える請求項１６記載の送信装置。
18. 各々の前記ラジオフレームの長さは１０ｍｓである請求項１２記載の送信装置。
19. 前記ＴＴＩ（伝送時間間隔）は１０、２０、４０、及び８０ｍｓのいずれか１つである請求項１２記載の送信装置。
20. 前記符号化率は１／３である請求項１２記載の送信装置。
21. 各ラジオフレームに対応する開始シンボルを含む前記規則的なパターンを貯蔵するメモリをさらに備える請求項１７記載の伝送装置。
22. 前記符号化器はターボ符号化器である請求項１２記載の送信装置。
23. 所定の伝送時間間隔（ＴＴＩ）で伝送される情報ビットストリームを受信する過程と、
    前記情報ビットストリームを符号化し、符号化された前記情報ビットストリームと、符号化器の符号化率によって個数が決定され、前記情報ビットストリームに対応する少なくとも１タイプのパリティストリームとを出力する過程と、
    前記情報ビットストリームと前記パリティストリームとをインターリービングし、インターリービングされたストリームを出力する過程と、
    前記インターリビングされたストリームを少なくとも１つのラジオフレームに分割し、少なくとも１つのラジオフレームを出力する過程であって、少なくとも１つのラジオフレームの各々は所定の時間フレームを持つ過程と、
    受信されたラジオフレームを前記情報ビットストリームと少なくとも１タイプのパリティストリームとに逆多重化する過程と、
    伝送率整合器によって前記逆多重化されたストリームを伝送率整合する過程と
    から構成されて、前記ラジオフレーム内の各パリティビットは、少なくとも１つのパリティストリームの各々に対応する構成伝送率整合器にスイッチングされ、前記構成伝送率整合器は、少なくとも１つの前記パリティストリームの一部を伝送率整合する少なくとも１つのパリティ構成伝送率整合器を有し、少なくとも１つの前記パリティ構成伝送率整合器の個数は、少なくとも１つの前記パリティストリームの個数と一致する移動通信システムにおける送信方法。
24. 少なくとも１つの前記ラジオフレームの前記ビットは、各ラジオフレーム内の情報ビットとパリティビットとの配列に対する規則的なパターンに従って、逆多重化器によって、構成伝送率整合器に分離される請求項２３記載の方法。
25. 前記規則的なパターンは前記ＴＴＩ（伝送時間間隔）によって決定される請求項２３記載の方法。
26. 前記規則的なパターンはさらに前記符号化率によって決定される請求項２５記載の方法。
27. 対応する構成伝送率整合器にスイッチングすることによって前記多重化動作を前記逆多重動作と同期化して、前記伝送率整合されたストリームを多重化する過程をさらに備える請求項２３記載の方法。
28. 前記ラジオフレームの前記所定の長さは１０ｍｓである請求項２３記載の方法。
29. 前記ＴＴＩ（伝送時間間隔）は１０、２０、４０、及び８０ｍｓのいずれか１つである請求項２３記載の方法。
30. 前記符号化率は１／３である請求項２３記載の方法。
31. 所定の伝送時間間隔（ＴＴＩ）で伝送される情報ビットストリームを受信する符号化器であって、前記情報ビットストリームと、前記符号化器の符号化率によって前記情報ビットストリームに対応する少なくとも１種類のパリティストリームとを出力する符号化器と、
    前記符号化器から前記情報ビットストリーム及び前記パリティーストリームを受信して、前記情報ビットストリーム及び前記パリティーストリームをインターリビングし、インターリビングされたストリームを出力するインターリーバと、
    前記インターリービングされたストリームを受信し、受信されインターリービングされたストリームを情報ビットストリームと少なくとも１種類のパリティストリームとに逆多重化する逆多重化器と、
    前記逆多重化器から受信された情報ビットストリームと少なくとも１種類のパリティストリームとを伝送率整合する伝送率整合器であって、前記伝送率整合器は、少なくとも１種類のパリティストリームの一部を伝送率整合する少なくとも１つの構成伝送率整合器を有し、前記構成伝送率整合器の個数は、少なくとも１種類のパリティストリームの個数と一致する伝送率整合器とを具備し、
    前記逆多重化器は、インターリービングされたストリーム内の各ビットを、少なくとも１種類のパリティストリームの各々に対応する構成伝送率整合器にスイッチングする
    ことを特徴とする移動通信システムにおける送信装置。
32. 逆多重化器は、前記インターリービングされたストリームの前記ビットの各々を、前記インターリービングされたストリーム内の情報ビットとパリティビットとの配列に対する規則的なパターンによって少なくとも１つの構成伝送率整合器に分離する請求項３１記載の送信装置。
33. 前記規則的なパターンは、前記インターリービングされたストリーム内の情報ビットとパリティビットとの配列に関連する請求項３１記載の送信装置。
34. 前記規則的なパターンは、ＴＴＩ（伝送時間間隔）によって決定される請求項３３記載の送信装置。
35. 前記逆多重化器と同期化することによって、少なくとも１つの前記伝送率整合器の出力ビットを同時に多重化する多重化器をさらに備える請求項３１記載の送信装置。
36. 前記規則的なパターンに基づいて、前記逆多重化器及び前記多重化器を制御する制御器をさらに備える請求項３５記載の送信装置。
37. 情報ビットストリームおよび前記インターリービングされたストリームのうちの少なくとも１つの長さは１０ｍｓである請求項３１記載の送信装置。
38. 前記ＴＴＩ（伝送時間間隔）は１０、２０、４０、及び８０ｍｓのいずれか１つである請求項３１記載の送信装置。
39. 前記符号化率は１／３である請求項３１記載の送信装置。
40. 前記インターリービングされたストリームに対応する開始シンボルを含む前記規則的なパターンを貯蔵するメモリをさらに備える請求項３１記載の送信装置。
41. 前記符号化器はターボ符号化器である請求項３１記載の送信装置。
42. 所定の伝送時間間隔（ＴＴＩ）で情報ビットストリームを受信する過程と、
    前記情報ビットストリームを符号化し、符号化器の符号化率によって符号化された前記情報ビットストリームと前記情報ビットストリームに対応する少なくとも１種類のパリティストリームとを出力する過程と、
    前記情報ビットストリーム及び前記パリティーストリームをインターリビングし、インターリビングされたストリームを出力する過程と、
    前記インターリービングされたストリームを前記情報ビットストリームと少なくとも１種類のパリティストリームとに逆多重化する過程と、
    前記逆多重化されたストリームを伝送率整合器によって伝送率整合する過程であって、前記伝送率整合器は、少なくとも１種類のパリティストリームの一部を伝送率整合する少なくとも１つの構成伝送率整合器を具備する過程とを具備し、
    前記インターリービングされたストリーム内の各パリティシンボルは、少なくとも１種類のパリティストリームの各々に対応する少なくとも１つのパリティ構成伝送率整合器にスイッチングされ、少なくとも１つの前記パリティ構成伝送率整合器の個数は、少なくとも１つの前記パリティストリームの個数と一致する移動通信システムにおける送信方法。
43. 前記インターリービングされたストリームの前記ビットは、前記インターリービングされたストリーム内の情報ビットとパリティビットとの配列に対する規則的なパターンによって分離されることを特徴とする請求項４２記載の方法。
44. 前記規則的なパターンは前記ＴＴＩ（伝送時間間隔）によって決定される請求項４２記載の伝送方法。
45. 伝送率整合器内でスイッチングすることによって前記多重化動作を前記逆多重動作と同期化して、前記伝送率整合過程の出力ビットを多重化する過程をさらに備える請求項４２記載の方法。
46. 前記情報ビットストリームおよび前記インターリービングされたストリームのうちの少なくとも１つの長さは１０ｍｓである請求項４２記載の方法。
47. 前記ＴＴＩ（伝送時間間隔）は１０、２０、４０、及び８０ｍｓのいずれか１つである請求項４２記載の方法。
48. 前記符号化率は１／３である請求項４２記載の方法。

Images