Nothing Special   »   [go: up one dir, main page]

JP3872466B2 - 半導体装置およびその製造方法ならびにディスプレイ装置 - Google Patents

半導体装置およびその製造方法ならびにディスプレイ装置 Download PDF

Info

Publication number
JP3872466B2
JP3872466B2 JP2003347323A JP2003347323A JP3872466B2 JP 3872466 B2 JP3872466 B2 JP 3872466B2 JP 2003347323 A JP2003347323 A JP 2003347323A JP 2003347323 A JP2003347323 A JP 2003347323A JP 3872466 B2 JP3872466 B2 JP 3872466B2
Authority
JP
Japan
Prior art keywords
resin
semiconductor element
semiconductor device
base material
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003347323A
Other languages
English (en)
Other versions
JP2005116697A (ja
Inventor
順一 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2003347323A priority Critical patent/JP3872466B2/ja
Publication of JP2005116697A publication Critical patent/JP2005116697A/ja
Application granted granted Critical
Publication of JP3872466B2 publication Critical patent/JP3872466B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、金属薄膜の配線層が形成されたフレキシブルなテープ基材に半導体素子を組み込んだ構造を有する半導体装置に関するものであり、特に折り曲げ性を向上した半導体装置およびその製造方法に関する。
液晶ディスプレイに代表される薄型の表示デバイスには、表示信号を入力するための駆動用半導体装置が使用される。この半導体装置に対しては薄型、多出力といった要求が強く、これに対応したテープキャリアパッケージ(以下TCP)が従来から知られている。その中でも、図11および図12に示すように、デバイスホールや折り曲げスリットが無く、半導体素子5の金属電極8上に形成した金属突起6と接続されるインナーリード4aがフィルム基材2に密着しているものが、チップ・オン・フィルム(以下COFという)構造のTCPである(例えば特許文献1参照)。
COFはデバイスホールが無く、インナーリード4aがフィルム基材2に密着している為に、曲がりを生じやすいフライングリードが存在せず、導体リード4を薄膜化することが出来る。これにより従来のデバイスホールがあるTCPと比較すると導体リード4のエッチング性が向上し、より微細な導体パターン4を形成することができる。また、フィルム基材2の厚みを薄くすることによりスリット(貫通孔)を形成しなくても容易に折り曲げることができる。
以下に、図11〜図13を参照して、従来の一般的なCOF構造の半導体装置の一例を説明する。図11は、COF構造の半導体装置の平面図である。図12は図11のF-F’断面の断面図である。図13は図12のG部拡大図である。
フィルムキャリア1は、絶縁性かつ可撓性を有するポリイミドなどの樹脂で形成されたフィルム基材2と、銅などの金属箔で形成された導体リード4とで構成されている。導体リード4における、半導体素子5の金属電極8と接続する部分の先端からソルダーレジスト3の周縁に至るまでのソルダーレジスト3に覆われていない領域を、インナーリード4aと呼ぶ。インナーリード4aより外方へフィルム基材2上に延長された導体リード4のうち、外部回路と接続される領域をアウターリード4bと呼ぶ。導体リード4には通常メッキが施されている。半導体素子5の金属電極8上には、インナーリード4aと接続するための金属突起6が形成されている。金属突起6の高さはさまざまであり、金属突起6が無い構成もある。インナーリード4a周辺の領域は、半導体素子5の表面保護や半導体装置自身の強度確保のために封止樹脂7で覆われている。図13に示すように、封止樹脂7は表面張力により、半導体素子5の側面とこれと垂直に位置するフィルムキャリア1との間で、樹脂フィレット7aを形成する。
上記構成の半導体装置が実装された液晶ディスプレイを例として、COFタイプの駆動半導体装置の従来の実装状態を説明する。図14は、従来の一般的な液晶ディスプレイに、駆動用半導体装置と電源・信号供給用のPCB基板14を実装した状態の断面図である。液晶パネルは、ガラス基板11と表示ガラス9が貼り合わされ、ガラス基板11の裏面にバックライト10が配置された構造である。ガラス基板11には、表示ガラス9から突出して半導体装置の実装領域が設けられている。実装領域には透明電極12が形成されている。また、ガラス基板11の裏面には、バックライト10に隣接して電源・信号供給用のPCB基板14が配置される。COFタイプの半導体装置の出力アウターリード4b―bは、ガラス基板11の端部に形成した透明電極12上に、異方性導電フィルム13を介して接続されている。一方、入力アウターリード4b−aは、フィルム基材2を折り曲げて、ガラス基板11の端部を巻いて液晶ディスプレイの裏面に折返すことにより、PCB基板14の電極15に異方性導電フィルム13を介して接続されている。このように、半導体装置はフィルムキャリア1から構成されることによるフレキシブル性を生かして、折り曲げた状態で機器に実装される。
次に図15を参照して、フィルムキャリア1のインナーリード4aと半導体素子5の金属電極8上に形成した金属突起6を、共晶などの金属間接合により接合する方法を用いる、一般的なCOFの組立工程について説明する。
図15(a)に示すように、フィルムキャリア1のインナーリード4aは、半導体素子5の金属突起6の位置に合わせて、フィルム基材2上に形成されている。インナーリード4aの表面には、スズや金などによってメッキが施されている。フィルム基材2は、厚みが38μmや25μmなどで、従来の一般的なTCPの厚みである75μmよりかなり薄い。半導体素子5の金属突起6は、半導体素子5の外周に沿う形や、半導体素子5の表面全体に配置されたりしている。金属突起6は、従来のTCPに使われるものと同等の10μm〜30μm程度の高さを持っている。
図15(b)に示すように、半導体素子5上の金属突起6とフィルムキャリア1のインナーリード4aを、所定の状態に位置合わせして熱圧着方式により接合する。熱圧着方式とは、インナーリード4aに施されたメッキ材と金属突起6の材料を、共晶融合あるいは固相拡散させるために必要な温度(300℃〜500℃程度)と荷重を加えながら、インナーリード4aと金属突起6を接合する方式である。フィルム基材2側からボンディングツール16で押さえ、半導体素子5側をチップステージ17で支える。
熱圧着の後、図15(c)に示すように、フィルムキャリア1と半導体素子5の隙間に、樹脂供給ノズル18を使用して封止樹脂7を注入する。それにより、インナーリード4aと金属突起6の接合部分と半導体素子5の回路が存在する表面部分を保護し、半導体装置全体の機械強度を確保する。このとき樹脂供給ノズル18で半導体素子5の外周に軌跡を描きながら封止樹脂7を吐出することで、全体に適当な量の封止樹脂7を供給することができる。液状の封止樹脂7は、半導体素子5の回路形成面を主面としたときの側面と、フィルムキャリア1の半導体素子5を実装する面に、半導体素子5の側面とフィルムキャリア1の表面の各々に対する表面張力で樹脂フィレット7−a(図13参照)を形成する。封止後に捺印、検査を行ないCOF製品が完成する。
インナーリード4aと金属突起6を接合する工程をILB(インナーリードボンド)工程、インナーリード4a及び半導体素子5の表面を封止樹脂7によって封止する工程を封止工程という。
特開2001−203302号公報
図14に示したように、COF構造の半導体装置を実装する際に、その出力側のアウターリード4b−bをガラス基板11の表面に接続し、フィルムキャリア1(図12参照)を折り曲げてディスプレイの端面を巻いて裏面へ引き回して、入力アウターリード4b−aをPCB基板14に接続する構造のディスプレイ装置においては、折り曲げて使用するフィルムキャリア1の長さが大きく、フィルムコストが増大する問題がある。
したがって、できる限りガラス基板11の側面に近接して折り曲げて、フィルムキャリア1を効率的に使用する。このときフィルムキャリア1は、ガラス基板11の端部で強く折り曲げられる。折り曲げ部に封止樹脂7の周縁が近接している場合には、封止樹脂7の端縁部において、封止樹脂7の有無に起因する弾性率の差により、折り曲げの曲率の急激な変化点が形成される。ガラス基板11の透明電極12から半導体素子5の配置される部分にかけては、90度以上に折り曲げられる例もある。曲率の急激な変化は、導体リード4に対してダメージを与えて、最終的には断線の発生につながる危険性がある。
本発明の半導体装置は、導体リードが形成されたフレキシブルなテープ基材上に半導体素子が実装され、前記テープ基材と前記半導体素子の隙間に封止樹脂が充填されて、前記半導体素子の回路形成面である主面に対する側面と前記テープ基材の前記半導体素子実装面に、前記封止樹脂により樹脂フィレットが形成された構成を有する。上記課題を解決するために、前記テープ基材上にソルダーレジストが形成され、前記樹脂フィレットの前記ソルダーレジスト上に形成された部分は、前記半導体素子から遠ざかる方向に向かって厚みが連続的に減少しない樹脂薄膜領域を有することを特徴とする。
上記構成によれば、樹脂薄膜領域が設けられたことにより、厚み方向の曲げに対して柔軟性を確保することができる。それにより半導体装置を折り曲げて実装する場合に封止樹脂の外形端部で発生する、折り曲げの曲率の急激な変化を抑制でき、配線の断線などの不具合が発生することを防止できる。
本発明の半導体装置において、前記樹脂薄膜領域が、前記半導体素子の4辺の外周の一部にのみ形成されている構成とすることができる。
また、ディスプレイ装置に折り曲げ実装された状態において、前記テープ基材が折り曲げられて曲率を形成する領域をすべて覆うように前記樹脂薄膜領域が形成された構成であることが好ましい。
また、本発明の他の構成の半導体装置は、導体リードが形成されたフレキシブルなテープ基材上に半導体素子が実装され、前記テープ基材と前記半導体素子の隙間に封止樹脂が充填されて、前記半導体素子の回路形成面である主面に対する側面と前記テープ基材の前記半導体素子実装面に、前記封止樹脂により樹脂フィレットが形成された構成を有し、前記テープ基材上にソルダーレジストが形成され、前記樹脂フィレットの先端から前記ソルダーレジスト上に延在する前記封止樹脂とは異なる樹脂により形成された、前記半導体素子から遠ざかる方向に向かって厚みが連続的に減少しない樹脂薄膜領域を有することを特徴とする。
本発明の半導体装置の製造方法は、上記構成の半導体装置を製造するために、前記テープ基材上に前記導体リードを形成した後、ソルダーレジストを形成し、前記ソルダーレジスト上に、前記半導体素子から遠ざかる方向に向かって厚みが連続的に減少しない樹脂薄膜領域を形成し、その後、前記テープ基材上に前記半導体素子を実装し、前記樹脂薄膜領域の端部との重なりを持つように前記封止樹脂の充填を行うことを特徴とする。
上記いずれかの構成の半導体装置を備え、前記半導体装置は、前記テープ基材と、前記テープ基材表面に形成された前記樹脂薄膜領域の樹脂層が、共に湾曲した状態で実装されたディスプレイ装置を構成することができる。
以下に、本発明の実施の形態における半導体装置およびその製造方法について、図面を参照しながら具体的に説明する。
(実施の形態1)
図1は、実施の形態1におけるCOF構造の半導体装置の平面図である。図2は図1のA-A’断面の断面図である。図3は図2のB部拡大である。
フィルムキャリア1は、絶縁性かつ可撓性を有するポリイミドなどの樹脂で形成されたフィルム基材2と、フィルム基材2上に銅などの金属箔で形成された導体リード4とから構成されている。フィルムキャリア1の上面は、一部領域を残してソルダーレジスト3に覆われている。中央部のソルダーレジスト3に覆われていない領域に半導体素子5が搭載され、半導体素子5の金属電極8は導体リード4と接続されている。導体リード4は、ソルダーレジスト3に覆われていない領域として、半導体素子5の金属電極8と接続された部分の先端からソルダーレジスト3の内縁にいたるまでのインナーリード4aと、インナーリード4aより外方へ延長された導体リード4のうち、ソルダーレジスト3の外縁から露出して外部回路と接続されるアウターリード4bを有する。
導体リード4には通常メッキが施されている。半導体素子5の金属電極8上には、金属電極8とインナーリード4aとを接続するために必要な金属突起6が形成されている。金属突起6の高さはさまざまであり、金属突起6が無い場合もある。インナーリード4a周辺の領域は、半導体素子5の表面保護や半導体装置自身の強度確保のために封止樹脂7で覆われている。図3に示すように、封止樹脂7は表面張力により、半導体素子5の側面と、これと垂直に位置するフィルムキャリア1との間に、樹脂フィレット7aを形成する。
樹脂フィレット7aは、その端部において、封止樹脂7の厚みが一定の樹脂薄膜領域7bを形成している。すなわち、樹脂薄膜領域7bにおいては、その樹脂厚みが連続的に減少することなく、ある程度以下の実質的に一定の厚みを有する。樹脂薄膜領域7bは、断面構造としては主にソルダーレジスト3の形成領域上にほぼ一定の薄膜樹脂厚み19を保持して形成される。平面構成としては図1に示すように、半導体素子5の4辺の外周に沿って形成される。
この樹脂薄膜領域7bは、樹脂硬化の後もその薄さ故に弾性を持ち、厚み方向の曲げに対して柔軟性がある。従って、半導体装置を折り曲げて実装する場合に、封止樹脂7の外形端部で、封止樹脂7の有無に起因する折り曲げの曲率の急激な変化点の発生を抑制できる。つまり樹脂薄膜領域7bが柔軟に曲がるために、フィルムキャリア1が封止樹脂7の外形端部で局所的に鋭利に折れ曲がることが無い。従って、配線の断線などの不具合が発生することを防止できる。
樹脂薄膜領域7bにおける樹脂厚みは、1μmから10μmの範囲とすれば、実用上十分な効果を得ることができる。
図4は、一般的な液晶ディスプレイに、本実施の形態の半導体装置、および電源・信号供給用のPCB基板14を実装した状態の断面図である。液晶パネルは、ガラス基板11と表示ガラス9が貼り合わされた構造であり、ガラス基板11の裏面にバックライト10が配置されている。ガラス基板11には、表示ガラス9から突出した半導体装置の実装領域があり、透明電極12が形成されている。また、ガラス基板11の裏面には、バックライト10に隣接して電源・信号供給用のPCB基板14が配置される。
COFタイプの半導体装置の出力アウターリード4b―bは、ガラス基板11の端部に形成された透明電極12上に、異方性導電フィルム13を介して接続されている。一方、入力アウターリード4b−aは、フィルム基材2を折り曲げて、ガラス基板11の端部を巻いて液晶ディスプレイの裏面に折返すことにより、PCB基板14の電極15に異方性導電フィルム13を介して接続されている。このように、半導体装置はフィルムキャリア1から構成されることによるフレキシブル性を生かして、折り曲げた状態で機器に実装される。
本実施の形態の半導体装置においては、ガラス基板11の表面の透明電極12から半導体素子5の配置される部分にかけてのフィルムキャリア1の折り曲げ部において、封止樹脂7の樹脂薄膜領域7bが、フィルムキャリア1の折り曲げ曲率に沿った形で折れ曲がる構造となっている。したがって、折り曲げの曲率が急激に変化することが抑制され、全体としてゆるやかな曲げ形状となる。
また、ガラス基板11の背面に位置するPCB基板14から半導体素子5の配置される部分にかけての折り曲げ部においても、封止樹脂7の樹脂薄膜領域7bがフィルムキャリア1の折り曲げ曲率に沿った形で折れ曲がる構造となっていてもよい。また、フィルムキャリア1の折り曲げの曲率の大小によらず、また図4に記載した断面以外の折り曲げに対しても、樹脂薄膜領域7bが形成され、樹脂薄膜領域7bがフィルムキャリア1の曲率に沿って折れ曲がるようにしても良い。
(実施の形態2)
実施の形態2における半導体装置について、図5、図6を参照して説明する。基本的な半導体装置の構成は実施の形態1と同様であり、平面形状が少し相違する。図5のC-C'線、図6のD-D'線に沿った断面は、一部を除き図2と同様であるので、断面形状については、図2、図3を参照して説明する。また、同一の要素については同一の参照符号を付して、説明を簡略化する。
図5の構成における樹脂フィレット7aの平面形状では、樹脂薄膜領域7bが、半導体素子5の4辺外周全域には形成されていない。図5の構成では、半導体素子5の平面形状における4つのコーナー部だけに、樹脂薄膜領域7bが形成されている。この半導体装置を、実施の形態1と同様に折り曲げて液晶ディスプレイに実装すると、実施の形態1と同様に、樹脂薄膜領域7bがフィルムキャリア1の曲率に沿って折れ曲がる。したがって、この半導体装置を液晶ディスプレイに折り曲げて実装すると、図4と同様に、曲率の急激な変化点の発生が抑制される。
また、図6、図7に示すように、半導体素子5の一方の側の辺のみに沿って、樹脂薄膜領域7bを形成してもよい。すなわち、この半導体装置を液晶ディスプレイ折り曲げて実装したときのフィルムキャリア1の折り曲げ曲率がより小さく、折り曲げ度が高い側にのみ樹脂薄膜領域7bを形成する。それにより、主要な領域において、曲率の急激な変化を抑制する機能が発揮されるので、実用的には十分な効果が得られる。
(実施の形態3)
実施の形態3における半導体装置について、図8を参照して説明する。図8は、図4におけるE部拡大図である。本実施の形態は、樹脂薄膜領域7bを形成すべき範囲について規定するものである。
フィルムキャリア1が折り曲げられ、これに沿って樹脂薄膜領域7bも折り曲げられることにより曲率の急激な変化が抑制されるが、薄膜領域7bと封止樹脂7が付設されていない領域の境界においては、封止樹脂7の折り曲げに対して反発しようとする曲げ弾性力によって、フィルムキャリア1の折り曲げ曲率に急激な変化点が出来てしまう場合がある。
これに対して、フィルムキャリア1が折り曲げられて曲率を形成する領域をすべて覆うように樹脂薄膜領域7bを形成することで、折り曲げ曲率の急激な変化点の発生を回避することができる。例えば、図8に示すような折り曲げ状態の場合、この構成において必要な樹脂薄膜領域7bの幅Wμmと、フィルムキャリア1の折り曲げ状態の折り曲げ曲率Rμmと、フィルムキャリア1の折り曲げ角度α°の間には、次の関係が成り立つ。
Wμm ≧ (α°/360°)×(2×Rμm)π π:円周率
この式にしたがって樹脂薄膜領域7bを設ければ、フィルムキャリア1と樹脂薄膜領域7bからなる積層構造において、フィルムキャリア1の折り曲げ部にストレスが集中するような、急激な曲率の変化点の発生は回避される。
(実施の形態4)
実施の形態4における半導体装置について、図9を参照して説明する。図9は図2のB部に相当する部分の拡大図である。基本的な半導体装置の構成は実施の形態1と同様である。
本実施の形態においては、封止樹脂7により樹脂フィレット7aが形成される前に、上述の各実施の形態における樹脂薄膜領域7bが形成される領域のソルダーレジスト3上に、先形成樹脂薄膜領域20が形成される。先形成樹脂薄膜領域20は、樹脂フィレット7aとは別に形成することで、それぞれ別の物性をもった樹脂を使用することができる。したがって、樹脂薄膜領域専用の樹脂物性選択や、専用の液状樹脂塗布条件の設定など、プロセス自由度を向上し、樹脂薄膜領域を安定して正確に形成することが可能である。
(実施の形態5)
実施の形態5における半導体装置について、図10を参照して説明する。図10は、図9の半導体装置に使用されるフィルムキャリア1の一例を示す断面図である。
本実施の形態では、実施の形態4における先形成樹脂薄膜領域20を、半導体装置の組立ステップの中ではなく、フィルムキャリア1の製造工程において形成する。図10に示すフィルムキャリア1は、フィルム基材2の表面に導体リード4を形成し、ソルダーレジスト3により必要部分について表面保護をした後に、半導体素子の外周に対応する所望の領域に、樹脂あるいはテープ等により、先形成樹脂薄膜領域20を形成したものである。
これにより、半導体装置の封止工程において、樹脂薄膜領域7bを封止樹脂7によって形成する必要が無くなり、封止工程で樹脂薄膜領域7bを形成する場合と比較して、封止工程が簡略化される。また、樹脂材料についても、薄膜形成性の要素を抑制できるため、材料選択の自由度を向上させることができる。また、先形成樹脂薄膜領域20の材料や構成は、半導体装置として完成した状態において、フィルムキャリア1の曲げ弾性力と封止樹脂7の曲げ弾性力の間に位置する曲げ弾性力を持ち、フィルムキャリア1を折り曲げた場合に連続的に折れ曲がり、曲率に急激な変化点が発生しないように考慮する。
本発明の半導体装置は、折り曲げて実装する場合に封止樹脂の外形端部で発生する、折り曲げの曲率の急激な変化を抑制し、配線の断線などの発生を防止することが可能であり、液晶ディスプレイに代表される表示デバイスに用いられる半導体装置として好適である。
実施の形態1における半導体装置を示す平面図 図1のA-A'線に沿った断面図 図2のB部の拡大断面図 実施の形態1における半導体装置が実装された液晶ディスプレイを示す断面図 実施の形態2における半導体装置を示す平面図 実施の形態2における半導体装置の他の例を示す平面図 図6の半導体装置が実装された液晶ディスプレイを示す断面図 実施の形態3における半導体装置の、図4のE部に対応する部分の拡大断面図 実施の形態4における半導体装置の図2のB部に対応する部分の拡大断面図 実施の形態5における半導体装置に使用するフィルムキャリアを示す断面図 従来例のCOF構造の半導体装置を示す平面図 図11のF-F'線に沿った断面図 図12のG部の拡大断面図 図11の半導体装置が実装された液晶ディスプレイを示す断面図 従来例のCOF構造の半導体装置の製造方法を示す断面図
符号の説明
1 フィルムキャリア
2 フィルム基材
3 ソルダーレジスト
4 導体リード
4a インナーリード
4b アウターリード
4b−a 入力アウターリード
4b−b 出力アウターリード
5 半導体装置
6 金属突起
7 封止樹脂
7a 樹脂フィレット
7b 樹脂薄膜領域
8 金属電極
9 表示ガラス
10 バックライト
11 ガラス基板
12 透明電極
13 異方性導電フィルム
14 PCB基板
15 電極
16 ボンディングツール
17 チップステージ
18 樹脂供給ノズル
19 薄膜樹脂厚
20 先形成樹脂薄膜領域
W 薄膜樹脂幅
R 樹脂薄膜領域の折り曲げ曲率
α フィルム折り曲げ角度

Claims (6)

  1. 導体リードが形成されたフレキシブルなテープ基材上に半導体素子が実装され、前記テープ基材と前記半導体素子の隙間に封止樹脂が充填されて、前記半導体素子の回路形成面である主面に対する側面と前記テープ基材の前記半導体素子実装面に、前記封止樹脂により樹脂フィレットが形成された構成を有する半導体装置において、
    前記テープ基材上にソルダーレジストが形成され、前記樹脂フィレットの前記ソルダーレジスト上に形成された部分は、前記半導体素子から遠ざかる方向に向かって厚みが連続的に減少しない樹脂薄膜領域を有することを特徴とする半導体装置。
  2. 前記樹脂薄膜領域が、前記半導体素子の4辺の外周の一部にのみ形成されている請求項1に記載の半導体装置。
  3. ディスプレイ装置に折り曲げ実装された状態において、前記テープ基材が折り曲げられて曲率を形成する領域をすべて覆うように前記樹脂薄膜領域が形成された請求項1または2に記載の半導体装置。
  4. 導体リードが形成されたフレキシブルなテープ基材上に半導体素子が実装され、前記テープ基材と前記半導体素子の隙間に封止樹脂が充填されて、前記半導体素子の回路形成面である主面に対する側面と前記テープ基材の前記半導体素子実装面に、前記封止樹脂により樹脂フィレットが形成された構成を有する半導体装置において、
    前記テープ基材上にソルダーレジストが形成され、前記樹脂フィレットの先端から前記ソルダーレジスト上に延在する前記封止樹脂とは異なる樹脂により形成された、前記半導体素子から遠ざかる方向に向かって厚みが連続的に減少しない樹脂薄膜領域を有することを特徴とする半導体装置。
  5. 導体リードが形成されたフレキシブルなテープ基材上に半導体素子を実装した後、前記テープ基材と前記半導体素子の隙間に封止樹脂を充填して、前記半導体素子の回路形成面である主面に対する側面と前記テープ基材の前記半導体素子実装面に、前記封止樹脂により樹脂フィレットを形成する半導体装置の製造方法において、
    前記テープ基材上に前記導体リードを形成した後、ソルダーレジストを形成し、前記ソルダーレジスト上に、前記半導体素子から遠ざかる方向に向かって厚みが連続的に減少しない樹脂薄膜領域を形成し、
    その後、前記テープ基材上に前記半導体素子を実装し、前記樹脂薄膜領域の端部との重なりを持つように前記封止樹脂の充填を行うことを特徴とする半導体装置の製造方法。
  6. 請求項1〜4のいずれか1項に記載の半導体装置を備え、前記半導体装置は、前記テープ基材と、前記テープ基材表面に形成された前記樹脂薄膜領域の樹脂層が、共に湾曲した状態で実装されたディスプレイ装置。
JP2003347323A 2003-10-06 2003-10-06 半導体装置およびその製造方法ならびにディスプレイ装置 Expired - Fee Related JP3872466B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003347323A JP3872466B2 (ja) 2003-10-06 2003-10-06 半導体装置およびその製造方法ならびにディスプレイ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003347323A JP3872466B2 (ja) 2003-10-06 2003-10-06 半導体装置およびその製造方法ならびにディスプレイ装置

Publications (2)

Publication Number Publication Date
JP2005116697A JP2005116697A (ja) 2005-04-28
JP3872466B2 true JP3872466B2 (ja) 2007-01-24

Family

ID=34539938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003347323A Expired - Fee Related JP3872466B2 (ja) 2003-10-06 2003-10-06 半導体装置およびその製造方法ならびにディスプレイ装置

Country Status (1)

Country Link
JP (1) JP3872466B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9559080B2 (en) 2012-04-26 2017-01-31 Hana Micron, Inc. Integrated circuit device packages and methods for manufacturing integrated circuit device packages
KR101320973B1 (ko) 2012-04-26 2013-10-23 하나 마이크론(주) 집적회로 소자 패키지 및 이의 제조 방법

Also Published As

Publication number Publication date
JP2005116697A (ja) 2005-04-28

Similar Documents

Publication Publication Date Title
US7193328B2 (en) Semiconductor device
KR100401224B1 (ko) 플렉시블배선기판의 제조방법
KR100449463B1 (ko) Cof용 테이프 캐리어 및 이를 사용한 cof-구조의반도체 장치
US7649246B2 (en) Tab package connecting host device element
JP4068628B2 (ja) 配線基板、半導体装置および表示モジュール
JP2007305881A (ja) テープキャリアおよび半導体装置並びに半導体モジュール装置
US20080043195A1 (en) Tape carrier, tape carrier for liquid crystal display device, and liquid crystal display device
JP3640155B2 (ja) 可撓性配線基板、フィルムキャリア、テープ状半導体装置、半導体装置、回路基板並びに電子機器
KR20070037310A (ko) 배선기판 및 반도체 장치
KR102446203B1 (ko) 구동칩 및 이를 포함하는 표시 장치
JP3722223B2 (ja) 半導体装置及びその製造方法、電子モジュール並びに電子機器
JP3886513B2 (ja) フィルム基板およびその製造方法
JP3872466B2 (ja) 半導体装置およびその製造方法ならびにディスプレイ装置
JP3736638B2 (ja) 半導体装置、電子モジュール及び電子機器
JP6006527B2 (ja) 半導体装置
JP2005109377A (ja) 半導体装置およびその製造方法
JP6001917B2 (ja) 半導体装置
JP2001298056A (ja) 可撓性配線基板、フィルムキャリア、テープ状半導体装置、半導体装置及びその製造方法、回路基板並びに電子機器
JP3535110B2 (ja) テープキャリアパッケージ半導体装置およびその製造方法
JP3880879B2 (ja) 半導体装置
JP2012093646A (ja) 電子デバイス及びその製造方法
JP2007158194A (ja) 配線基板及びそれを用いた半導体装置ならびにその製造方法
JP2009302200A (ja) Cof用フィルム、半導体装置およびcof用フィルムの製造方法
JP2013239654A (ja) 半導体装置
JPH10229104A (ja) 半導体装置およびその製造に用いるテープキャリヤ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050513

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060725

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061012

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061019

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091027

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20101027

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20111027

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121027

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees