JP3872466B2 - 半導体装置およびその製造方法ならびにディスプレイ装置 - Google Patents
半導体装置およびその製造方法ならびにディスプレイ装置 Download PDFInfo
- Publication number
- JP3872466B2 JP3872466B2 JP2003347323A JP2003347323A JP3872466B2 JP 3872466 B2 JP3872466 B2 JP 3872466B2 JP 2003347323 A JP2003347323 A JP 2003347323A JP 2003347323 A JP2003347323 A JP 2003347323A JP 3872466 B2 JP3872466 B2 JP 3872466B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor element
- semiconductor device
- base material
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Description
また、本発明の他の構成の半導体装置は、導体リードが形成されたフレキシブルなテープ基材上に半導体素子が実装され、前記テープ基材と前記半導体素子の隙間に封止樹脂が充填されて、前記半導体素子の回路形成面である主面に対する側面と前記テープ基材の前記半導体素子実装面に、前記封止樹脂により樹脂フィレットが形成された構成を有し、前記テープ基材上にソルダーレジストが形成され、前記樹脂フィレットの先端から前記ソルダーレジスト上に延在する前記封止樹脂とは異なる樹脂により形成された、前記半導体素子から遠ざかる方向に向かって厚みが連続的に減少しない樹脂薄膜領域を有することを特徴とする。
図1は、実施の形態1におけるCOF構造の半導体装置の平面図である。図2は図1のA-A’断面の断面図である。図3は図2のB部拡大である。
実施の形態2における半導体装置について、図5、図6を参照して説明する。基本的な半導体装置の構成は実施の形態1と同様であり、平面形状が少し相違する。図5のC-C'線、図6のD-D'線に沿った断面は、一部を除き図2と同様であるので、断面形状については、図2、図3を参照して説明する。また、同一の要素については同一の参照符号を付して、説明を簡略化する。
実施の形態3における半導体装置について、図8を参照して説明する。図8は、図4におけるE部拡大図である。本実施の形態は、樹脂薄膜領域7bを形成すべき範囲について規定するものである。
この式にしたがって樹脂薄膜領域7bを設ければ、フィルムキャリア1と樹脂薄膜領域7bからなる積層構造において、フィルムキャリア1の折り曲げ部にストレスが集中するような、急激な曲率の変化点の発生は回避される。
実施の形態4における半導体装置について、図9を参照して説明する。図9は図2のB部に相当する部分の拡大図である。基本的な半導体装置の構成は実施の形態1と同様である。
実施の形態5における半導体装置について、図10を参照して説明する。図10は、図9の半導体装置に使用されるフィルムキャリア1の一例を示す断面図である。
2 フィルム基材
3 ソルダーレジスト
4 導体リード
4a インナーリード
4b アウターリード
4b−a 入力アウターリード
4b−b 出力アウターリード
5 半導体装置
6 金属突起
7 封止樹脂
7a 樹脂フィレット
7b 樹脂薄膜領域
8 金属電極
9 表示ガラス
10 バックライト
11 ガラス基板
12 透明電極
13 異方性導電フィルム
14 PCB基板
15 電極
16 ボンディングツール
17 チップステージ
18 樹脂供給ノズル
19 薄膜樹脂厚
20 先形成樹脂薄膜領域
W 薄膜樹脂幅
R 樹脂薄膜領域の折り曲げ曲率
α フィルム折り曲げ角度
Claims (6)
- 導体リードが形成されたフレキシブルなテープ基材上に半導体素子が実装され、前記テープ基材と前記半導体素子の隙間に封止樹脂が充填されて、前記半導体素子の回路形成面である主面に対する側面と前記テープ基材の前記半導体素子実装面に、前記封止樹脂により樹脂フィレットが形成された構成を有する半導体装置において、
前記テープ基材上にソルダーレジストが形成され、前記樹脂フィレットの前記ソルダーレジスト上に形成された部分は、前記半導体素子から遠ざかる方向に向かって厚みが連続的に減少しない樹脂薄膜領域を有することを特徴とする半導体装置。 - 前記樹脂薄膜領域が、前記半導体素子の4辺の外周の一部にのみ形成されている請求項1に記載の半導体装置。
- ディスプレイ装置に折り曲げ実装された状態において、前記テープ基材が折り曲げられて曲率を形成する領域をすべて覆うように前記樹脂薄膜領域が形成された請求項1または2に記載の半導体装置。
- 導体リードが形成されたフレキシブルなテープ基材上に半導体素子が実装され、前記テープ基材と前記半導体素子の隙間に封止樹脂が充填されて、前記半導体素子の回路形成面である主面に対する側面と前記テープ基材の前記半導体素子実装面に、前記封止樹脂により樹脂フィレットが形成された構成を有する半導体装置において、
前記テープ基材上にソルダーレジストが形成され、前記樹脂フィレットの先端から前記ソルダーレジスト上に延在する前記封止樹脂とは異なる樹脂により形成された、前記半導体素子から遠ざかる方向に向かって厚みが連続的に減少しない樹脂薄膜領域を有することを特徴とする半導体装置。 - 導体リードが形成されたフレキシブルなテープ基材上に半導体素子を実装した後、前記テープ基材と前記半導体素子の隙間に封止樹脂を充填して、前記半導体素子の回路形成面である主面に対する側面と前記テープ基材の前記半導体素子実装面に、前記封止樹脂により樹脂フィレットを形成する半導体装置の製造方法において、
前記テープ基材上に前記導体リードを形成した後、ソルダーレジストを形成し、前記ソルダーレジスト上に、前記半導体素子から遠ざかる方向に向かって厚みが連続的に減少しない樹脂薄膜領域を形成し、
その後、前記テープ基材上に前記半導体素子を実装し、前記樹脂薄膜領域の端部との重なりを持つように前記封止樹脂の充填を行うことを特徴とする半導体装置の製造方法。 - 請求項1〜4のいずれか1項に記載の半導体装置を備え、前記半導体装置は、前記テープ基材と、前記テープ基材表面に形成された前記樹脂薄膜領域の樹脂層が、共に湾曲した状態で実装されたディスプレイ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003347323A JP3872466B2 (ja) | 2003-10-06 | 2003-10-06 | 半導体装置およびその製造方法ならびにディスプレイ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003347323A JP3872466B2 (ja) | 2003-10-06 | 2003-10-06 | 半導体装置およびその製造方法ならびにディスプレイ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005116697A JP2005116697A (ja) | 2005-04-28 |
JP3872466B2 true JP3872466B2 (ja) | 2007-01-24 |
Family
ID=34539938
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003347323A Expired - Fee Related JP3872466B2 (ja) | 2003-10-06 | 2003-10-06 | 半導体装置およびその製造方法ならびにディスプレイ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3872466B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9559080B2 (en) | 2012-04-26 | 2017-01-31 | Hana Micron, Inc. | Integrated circuit device packages and methods for manufacturing integrated circuit device packages |
KR101320973B1 (ko) | 2012-04-26 | 2013-10-23 | 하나 마이크론(주) | 집적회로 소자 패키지 및 이의 제조 방법 |
-
2003
- 2003-10-06 JP JP2003347323A patent/JP3872466B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005116697A (ja) | 2005-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7193328B2 (en) | Semiconductor device | |
KR100401224B1 (ko) | 플렉시블배선기판의 제조방법 | |
KR100449463B1 (ko) | Cof용 테이프 캐리어 및 이를 사용한 cof-구조의반도체 장치 | |
US7649246B2 (en) | Tab package connecting host device element | |
JP4068628B2 (ja) | 配線基板、半導体装置および表示モジュール | |
JP2007305881A (ja) | テープキャリアおよび半導体装置並びに半導体モジュール装置 | |
US20080043195A1 (en) | Tape carrier, tape carrier for liquid crystal display device, and liquid crystal display device | |
JP3640155B2 (ja) | 可撓性配線基板、フィルムキャリア、テープ状半導体装置、半導体装置、回路基板並びに電子機器 | |
KR20070037310A (ko) | 배선기판 및 반도체 장치 | |
KR102446203B1 (ko) | 구동칩 및 이를 포함하는 표시 장치 | |
JP3722223B2 (ja) | 半導体装置及びその製造方法、電子モジュール並びに電子機器 | |
JP3886513B2 (ja) | フィルム基板およびその製造方法 | |
JP3872466B2 (ja) | 半導体装置およびその製造方法ならびにディスプレイ装置 | |
JP3736638B2 (ja) | 半導体装置、電子モジュール及び電子機器 | |
JP6006527B2 (ja) | 半導体装置 | |
JP2005109377A (ja) | 半導体装置およびその製造方法 | |
JP6001917B2 (ja) | 半導体装置 | |
JP2001298056A (ja) | 可撓性配線基板、フィルムキャリア、テープ状半導体装置、半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3535110B2 (ja) | テープキャリアパッケージ半導体装置およびその製造方法 | |
JP3880879B2 (ja) | 半導体装置 | |
JP2012093646A (ja) | 電子デバイス及びその製造方法 | |
JP2007158194A (ja) | 配線基板及びそれを用いた半導体装置ならびにその製造方法 | |
JP2009302200A (ja) | Cof用フィルム、半導体装置およびcof用フィルムの製造方法 | |
JP2013239654A (ja) | 半導体装置 | |
JPH10229104A (ja) | 半導体装置およびその製造に用いるテープキャリヤ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050513 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060524 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060920 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061012 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061019 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20101027 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20111027 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |