JP3725708B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3725708B2 JP3725708B2 JP27604598A JP27604598A JP3725708B2 JP 3725708 B2 JP3725708 B2 JP 3725708B2 JP 27604598 A JP27604598 A JP 27604598A JP 27604598 A JP27604598 A JP 27604598A JP 3725708 B2 JP3725708 B2 JP 3725708B2
- Authority
- JP
- Japan
- Prior art keywords
- element region
- conductive film
- film
- region
- layout
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
- H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
- H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/62—Capacitors having potential barriers
- H10D1/66—Conductor-insulator-semiconductor capacitors, e.g. MOS capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
- H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
- H10D84/212—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
- H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、素子分離領域と素子領域に跨って配置される導電膜を備え、かつ、素子領域で、半導体基板、絶縁層、導電膜からなるキャパシタ構造を有するような半導体装置に関し、特に、ＭＯＳＦＥＴやＭＯＳキャパシタに使用されるものである。
【０００２】
【従来の技術】
・ 例１
図３１は、従来のＭＯＳキャパシタのレイアウトの一例を示している。図３２は、図３１のＡ−Ａ’線に沿う断面図である。
【０００３】
シリコン基板１１上には、ＳＴＩ（Shallow Trench Isolation）構造の素子分離絶縁膜１２が形成される。素子分離絶縁膜１２は、素子分離領域となり、素子領域を取り囲んでいる。素子領域は、四角形のレイアウトを有しており、四つの辺と四つの角を有している。
【０００４】
素子領域におけるシリコン基板１１内には、シリコン基板１１の導電型と同じ導電型を有し、かつ、シリコン基板１１の不純物濃度よりも高い不純物濃度を有する拡散層１３が形成される。拡散層１３には、シリコン基板１１の電位を設定するために設けられる配線１４が接続される。
【０００５】
素子領域におけるシリコン基板１１上には、シリコン酸化膜１５が形成される。また、素子分離絶縁膜１２上及びシリコン酸化膜１５上には、導電膜１６が形成される。導電膜１６は、金属や、不純物を含む半導体などから構成される。導電膜１６は、素子分離領域と素子領域に跨って配置され、素子領域では、シリコン基板１１、シリコン酸化膜１５、導電膜１６からなるキャパシタ構造が形成される。また、導電膜１６は、素子領域の三つの辺Ｃと二つの角Ｂを覆っている。
【０００６】
導電膜１６上には、層間絶縁膜（ＴＥＯＳ膜、ＢＰＳＧ膜など）１７が形成される。層間絶縁膜１７上には、配線１４，１８が形成される。配線１４は、コンタクトホール１９を経由して拡散層１３に接続され、配線１８は、コンタクトホール２０を経由して導電膜１６に接続される。
【０００７】
上記構造を有するＭＯＳキャパシタでは、導電膜１６は、素子領域の三つの辺Ｃと二つの角Ｂを覆っている。これは、導電膜１６のパターニング時に合せずれが生じても、最大のキャパシタ面積を確保するためである。
【０００８】
しかし、このような構造では、シリコン基板１１と導電膜１６の間に電圧を加えた場合、図３１の平面で見たときは、導電膜１６に覆われた素子領域の辺Ｃ及び角Ｂの部分、図３２の断面で見たときは、導電膜１６に覆われた素子領域の端Ｄの部分のシリコン酸化膜１５に電界が集中するという問題がある。特に、素子領域の角Ｂにおいては、この電界集中は、顕著に起こる。
【０００９】
素子領域の角Ｂで電界集中が顕著に起こる理由は、素子領域の角Ｂでは、平面的に見ても、また、断面的に見ても、素子領域の縁がテーパ状になっており、かつ、この角Ｂを導電膜１６が覆っているためである。この点については、製造方法の説明で詳述する。
【００１０】
また、素子領域の角Ｂにおいて、ＭＯＳキャパシタのキャパシタ絶縁膜（シリコン酸化膜１５）に電界が集中すると、その角Ｂの部分のキャパシタ絶縁膜の絶縁破壊が発生し易くなる。よって、この電界集中は、半導体装置の信頼性や製造歩留りの低下の原因となる。
【００１１】
以下、図３１及び図３２のＭＯＳキャパシタの製造方法について説明する。
【００１２】
まず、図３３に示すように、熱酸化により、シリコン基板１１上にバッファシリコン酸化膜２１を形成する。また、ＬＰＣＶＤ法により、バッファシリコン酸化膜２１上に、ＣＭＰ（chemical mechanical polishing ）時のマスク材として機能するシリコン窒化膜２２を形成する。
【００１３】
次に、図３４に示すように、フォトリソグラフィ工程により、シリコン窒化膜２２上に、素子分離領域と素子領域を区画するためのレジストパターンを形成し、かつ、このレジストパターンをマスクにして、異方性エッチング（ＲＩＥなど）により、シリコン窒化膜２２、バッファシリコン酸化膜２１及びシリコン基板１１を順次エッチングする。その結果、シリコン基板１１中には、素子分離領域となるトレンチ２３が形成される。この後、レジストパターンは、除去される。
【００１４】
次に、図３５及び図３６に示すように、ＬＰＣＶＤ法により、シリコン基板１１上の全面に、トレンチ２３を完全に満たすシリコン酸化膜を形成する。この後、ＣＭＰにより、シリコン窒化膜２２をストッパとする条件の下で、このシリコン酸化膜を研磨する。その結果、シリコン酸化膜は、トレンチ２３内のみに残存し、ＳＴＩ構造の素子分離絶縁膜１２が形成される。
【００１５】
次に、図３７及び図３８に示すように、ホット燐酸処理により、マスク材であるシリコン窒化膜２２を除去する。また、希弗酸処理により、バッファシリコン酸化膜２１を除去する。
【００１６】
ここで、バッファシリコン酸化膜２１を除去する際に、シリコン酸化膜から構成される素子分離絶縁膜１２の表面部分もエッチングされる。素子分離絶縁膜１２は、バッファシリコン酸化膜２１に比べて十分に厚いため、全て除去されることはないが、特に、平面で見た場合には、素子領域の角の部分、断面で見た場合には、素子領域の端Ｄの部分で素子分離絶縁膜１２が顕著にエッチングされ、この部分が剥き出しになる。
【００１７】
このような現象の発生は、素子分離絶縁膜１２の膜質（密度）に原因があると考えられている。即ち、トレンチ２３内にシリコン酸化膜を埋め込む際、ＣＶＤの堆積条件によっては、素子領域の角の部分のシリコン酸化膜の密度が他の部分よりも低くなることがある。一般に、希弗酸処理によるシリコン酸化膜のエッチング速度は、高密度の部分よりも低密度の部分の方が速くなるため、特に、素子領域の角の部分のシリコン酸化膜が顕著にエッチングされ、素子領域の角が露出し易くなる。
【００１８】
次に、図３９及び図４０に示すように、熱酸化により、素子領域におけるシリコン基板１１上にシリコン酸化膜１５を形成する。
【００１９】
また、図４１及び図４２に示すように、ＬＰＣＶＤ法により、素子分離絶縁膜１２上及びシリコン酸化膜１５上に、導電膜（多結晶シリコン膜など）１６を形成する。フォトリソグラフィによりレジストパターンを形成し、このレジストパターンをマスクにして、異方性エッチングにより導電膜１６をパターニングする。この後、レジストパターンは、剥離される。
【００２０】
ここで、導電膜１６は、素子領域の角をシリコン酸化膜１５を介して覆っている。このため、シリコン基板１１と導電膜１６の間に電圧を印加した場合、素子領域の角の部分のシリコン酸化膜１５に電界が集中し、絶縁破壊が起こり易い状態が生じる。
【００２１】
次に、図４３に示すように、イオン注入法により、シリコン基板１１の導電型と同じ導電型の不純物をシリコン基板１１中に注入し、拡散層１３を形成する。なお、導電膜１６が多結晶シリコン膜から構成される場合、このイオン注入により多結晶シリコン膜中に不純物が導入される。
【００２２】
この後、ＬＰＣＶＤ法により、シリコン基板１１上の全面に、導電膜１６を覆う層間絶縁膜（シリコン酸化膜など）１７を形成する。また、層間絶縁膜１７に、拡散層１３に達するコンタクトホール１９を形成した後、層間絶縁膜１７上及びコンタクトホール１９内に配線１４を形成する。
【００２３】
以上の工程により、図３１及び図３２のＭＯＳキャパシタが完成する。
【００２４】
このような製造方法により形成したＭＯＳキャパシタでは、特に、素子領域の角の部分のシリコン酸化膜に電界が集中し易く、このため、絶縁破壊が発生し、半導体装置の信頼性や歩留りが低下するという問題があった。
【００２５】
・ 例２
図４４は、従来のＭＯＳキャパシタのレイアウトの他の例を示している。
【００２６】
このＭＯＳキャパシタのレイアウトは、上述の例１で説明したＭＯＳキャパシタのレイアウトに近似している。即ち、シリコン基板１１上には、素子分離絶縁膜（素子分離領域）１２が形成され、素子分離絶縁膜１２に取り囲まれた素子領域上には、導電膜１６が配置される。導電膜１６は、素子領域の三つの辺及び二つの角を覆っている。
【００２７】
図４５は、従来のＭＯＳＦＥＴのレイアウトの一例を示している。
【００２８】
シリコン基板１１上には、素子分離絶縁膜（素子分離領域）１２が形成され、素子分離絶縁膜１２に取り囲まれた素子領域上には、ゲート絶縁膜を介して導電膜（ゲート電極）１６が形成される。素子領域は、四角形状を有し、導電膜１６は、素子領域を跨ぐように、素子領域の対向する二つの辺に対して垂直方向に延びている。配線１４ａ，１４ｂは、コンタクトホール１９ａ，１９ｂを経由してソース／ドレイン拡散層に接続され、配線１８は、コンタクトホール２０を経由して導電膜１６に接続される。
【００２９】
図４６は、従来のＭＯＳＦＥＴのレイアウトの他の例を示している。
【００３０】
本例は、図４５の例と比べると、導電膜（ゲート電極）１６のレイアウトが大きく相違している。即ち、素子領域の角を覆うように導電膜１６を配置し、トランジスタの縮小化、小型化を図り、集積回路全体のレイアウトを縮小したものである。
【００３１】
図４４のＭＯＳキャパシタ及び図４６のＭＯＳＦＥＴでは、いずれも導電膜１６が素子領域の角を覆うようなレイアウトとなっている。このようなレイアウトは、素子領域の角の部分の絶縁膜（キャパシタ絶縁膜、ゲート絶縁膜）の電界集中により絶縁破壊を発生し易くするため、半導体装置の初期不良率を上昇させ、寿命を短くし、さらには、信頼性や歩留りを悪化させる。
【００３２】
以下、上述のようなレイアウトを採用する場合の素子分離方法に応じた特有の問題点について順次説明する。
【００３３】
i. ＬＯＣＯＳ法による素子分離方法
まず、図４７に示すように、熱酸化により、シリコン基板１１上にバッファシリコン酸化膜２１を形成する。また、ＬＰＣＶＤ法により、バッファシリコン酸化膜２１上に、素子分離絶縁膜を形成するときのマスク材として機能するシリコン窒化膜２２を形成する。
【００３４】
また、フォトリソグラフィ工程により、シリコン窒化膜２２上に、素子分離領域と素子領域を区画するためのレジストパターン２４を形成し、かつ、このレジストパターン２４をマスクにして、異方性エッチング（ＲＩＥなど）により、シリコン窒化膜２２をエッチングする。
【００３５】
この後、レジストパターン２４が除去されると、図４８に示すように、シリコン窒化膜２２のパターンが形成される。
【００３６】
次に、図４９に示すように、熱酸化により、マスク材としてのシリコン窒化膜２２に覆われていない部分のシリコン基板１１の表面を酸化し、素子分離絶縁膜（フィールド酸化膜）１２を形成する。この後、シリコン窒化膜２２を除去し、さらに、ＮＨ4 Ｆなどのウェットエッチング液を用いてバッファシリコン酸化膜２１を除去すると、図５０に示すように、素子分離絶縁膜１２に取り囲まれた素子領域では、シリコン基板１１が剥き出しになる。
【００３７】
次に、図５１に示すように、熱酸化により、剥き出しになったシリコン基板１１上にシリコン酸化膜１５を形成する。
【００３８】
また、図５２に示すように、ＬＰＣＶＤ法により、素子分離絶縁膜１２上及びシリコン酸化膜１５上に導電膜（例えば、多結晶シリコン膜）１６を形成する。導電膜１６が多結晶シリコン膜から構成される場合、例えば、この多結晶シリコン膜には、ｎ型不純物であるリン（Ｐ）が導入される。
【００３９】
次に、図５３に示すように、フォトリソグラフィ工程により、導電膜１６上にレジストパターンを形成し、かつ、このレジストパターンをマスクにして、異方性エッチング（ＲＩＥなど）により導電膜１６をパターニングする。この後、レジストパターンを除去し、イオン注入法により拡散層１３を形成する。
【００４０】
ＬＯＣＯＳ法による素子分離方法の問題点は、例えば、ＭＯＳＦＥＴのゲート絶縁膜となるシリコン酸化膜１５を形成するに当たって、図５４に示すように、素子領域の端部（辺及び角）のシリコン酸化膜１５が、その中央部のシリコン酸化膜１５よりも薄くなってしまう点にある。
【００４１】
この現象は、シリコン酸化膜（熱酸化膜）１５が、剥き出しになったシリコン基板１１（素子領域）上に選択的に形成されることに起因している。即ち、シリコン基板１１の熱酸化では、熱酸化膜の体積膨張が生じるため、素子領域の端部には、この体積膨張によるストレスが集中し、酸化速度が遅くなる。特に、素子領域の角では、大きなストレスが集中するため、シリコン酸化膜１５の薄膜化が顕著となる。
【００４２】
また、このような事情により、素子領域の角のシリコン酸化膜１５の膜質は悪く、欠陥密度も多くなっている。
【００４３】
よって、素子領域の角を覆うように導電膜１６を形成すると、シリコン基板１１と導電膜１６の間に電圧を印加した場合に、素子領域の角の部分の薄いシリコン酸化膜１５に電界が集中してリーク電流が発生し易くなる。また、このリーク電流は、半導体装置の初期不良率を上昇させ、寿命を短くし、さらには、信頼性や歩留りを悪化させる。
【００４４】
ii. トレンチ素子分離方法（ＳＴＩ）Ｉ
トレンチ素子分離方法は、素子の高集積化及びシリコン基板上の平坦化に優れており、近年における素子分離の主流になりつつある。
【００４５】
まず、図５５に示すように、熱酸化により、シリコン基板１１上にバッファシリコン酸化膜２１を形成する。また、ＬＰＣＶＤ法により、バッファシリコン酸化膜２１上に、ＣＭＰ時のマスク材として機能するシリコン窒化膜２２を形成する。フォトリソグラフィ工程により、シリコン窒化膜２２上に、素子分離領域と素子領域を区画するためのレジストパターン２４を形成し、かつ、このレジストパターン２４をマスクにして、ＲＩＥにより、シリコン窒化膜２２、バッファシリコン酸化膜２１及びシリコン基板１１を順次エッチングする。
【００４６】
この後、レジストパターン２４を除去すると、図５６に示すように、シリコン基板１１中には、素子分離領域となるトレンチ２３が形成される。
【００４７】
次に、図５７に示すように、ＬＰＣＶＤ法又はプラズマＣＶＤ法により、シリコン基板１１上の全面に、トレンチ２３を完全に満たすシリコン酸化膜１２’を形成する。
【００４８】
この後、ＣＭＰにより、シリコン窒化膜２２をストッパとする条件の下で、シリコン酸化膜１２’を研磨すると、図５８に示すように、シリコン酸化膜１２’は、トレンチ２３内のみに残存し、ＳＴＩ構造の素子分離絶縁膜１２が形成される。
【００４９】
そして、例えば、ＲＩＥ、ＣＤＥ（chemical Dry Etching）、ホット燐酸処理などの手法により、マスク材であるシリコン窒化膜２２を除去する。また、例えば、ＨＦ、ＮＨ4 Ｆなどを用いて、バッファシリコン酸化膜２１を除去する。この時、素子分離絶縁膜１２については、図５９に示すように、その表面がシリコン基板１１の表面とほぼ同じになる程度までエッチングする。
【００５０】
次に、図６０に示すように、熱酸化により、素子領域におけるシリコン基板１１上にシリコン酸化膜１５を形成する。
【００５１】
また、図６１に示すように、ＬＰＣＶＤ法により、素子分離絶縁膜１２上及びシリコン酸化膜１５上に、導電膜（多結晶シリコン膜など）１６を形成する。フォトリソグラフィによりレジストパターンを形成し、このレジストパターンをマスクにして、ＲＩＥにより、導電膜１６をパターニングする。この後、レジストパターンは、剥離される。
【００５２】
トレンチ素子分離方法における問題点は、バッファシリコン酸化膜２１を除去する際に、素子分離絶縁膜（シリコン酸化膜）１２の表面がシリコン基板１１の表面よりも低くなる場合がある点にある。この場合、特に、素子領域の角を覆うように導電膜１６を形成すると、シリコン基板１１と導電膜１６の間に電圧を印加した場合、素子領域の角の部分のシリコン酸化膜１５に電界が集中し、絶縁破壊が起こり易い状態が生じる。
【００５３】
よって、このような製造方法により形成したＭＯＳキャパシタ及びＭＯＳＦＥＴでは、信頼性や歩留りが低下するという問題があった。
【００５４】
iii.トレンチ素子分離方法（ＳＴＩ）ＩＩ
このトレンチ素子分離方法は、例えば、ＭＯＳＦＥＴのゲート絶縁膜を形成した後に素子分離絶縁膜を形成する点に特徴を有する。
【００５５】
まず、図６２に示すように、熱酸化により、シリコン基板１１上にシリコン酸化膜（ゲート絶縁膜）１５を形成する。また、ＬＰＣＶＤ法により、シリコン酸化膜１５上に、導電膜（例えば、多結晶シリコン膜）１６Ａ及びＣＭＰ時のマスク材として機能するシリコン窒化膜２２を形成する。フォトリソグラフィ工程により、シリコン窒化膜２２上に、素子分離領域と素子領域を区画するためのレジストパターン２４を形成し、かつ、このレジストパターン２４をマスクにして、ＲＩＥにより、シリコン窒化膜２２、導電膜１６Ａ、シリコン酸化膜１５及びシリコン基板１１を順次エッチングする。
【００５６】
この後、レジストパターン２４を除去すると、図６３に示すように、シリコン基板１１中には、素子分離領域となるトレンチ２３が形成される。
【００５７】
次に、図６４に示すように、ＬＰＣＶＤ法又はプラズマＣＶＤ法により、シリコン基板１１上の全面に、トレンチ２３を完全に満たすシリコン酸化膜１２’を形成する。
【００５８】
この後、ＣＭＰにより、シリコン窒化膜２２をストッパとする条件の下で、シリコン酸化膜１２’を研磨すると、図６５に示すように、シリコン酸化膜１２’は、トレンチ２３内のみに残存し、ＳＴＩ構造の素子分離絶縁膜１２が形成される。
【００５９】
次に、図６６に示すように、例えば、ＨＦ、ＮＨ4 Ｆなどを用いて、素子分離絶縁膜１２をエッチングし、素子分離絶縁膜１２の表面を導電膜１６Ａの表面に近づける。これにより、素子分離絶縁膜１２と導電膜１６Ａの段差を緩和し、後に行われる導電膜（ゲート電極）の加工に際して、十分な加工マージンを確保できるようにする。
【００６０】
この後、例えば、ＲＩＥ、ＣＤＥ、ホット燐酸処理などの手法により、マスク材であるシリコン窒化膜２２を除去すると、図６７に示すような構造を得ることができる。
【００６１】
次に、図６８に示すように、導電膜１６Ａの表面に存在する自然酸化膜を除去した後、ＬＰＣＶＤ法により、導電膜１６Ａに積み重ねるようにして、導電膜（多結晶シリコン膜など）１６Ｂを形成する。また、フォトリソグラフィによりレジストパターンを形成し、このレジストパターンをマスクにして、ＲＩＥにより導電膜（ゲート電極）１６Ｂをパターニングする。この後、レジストパターンは、剥離される。
【００６２】
このトレンチ素子分離方法における問題点は、例えば、ＨＦ、ＮＨ4 Ｆなどを用いて、素子分離絶縁膜１２の表面をエッチングする際、素子分離絶縁膜１２とシリコン窒化膜２２の密着性が悪いと、素子分離絶縁膜１２とシリコン窒化膜２２の界面に沿ってエッチングが進行し、シリコン酸化膜（ゲート絶縁膜）１５がエッチングされてしまう点にある。
【００６３】
特に、素子領域の角の部分では、形状が不安定になり易いため、このような現象が発生し易くなっている。よって、素子領域の角を覆うように導電膜１６Ａ，１６Ｂが形成されていると、シリコン基板１１と導電膜１６Ａ，１６Ｂの間に電圧を印加した場合に絶縁破壊が発生したり、また、半導体装置の初期不良の発生頻度を高め、寿命を短くするなどの問題があった。
【００６４】
【発明が解決しようとする課題】
本発明は、上記欠点を解決すべくなされたもので、その目的は、素子分離領域と素子領域に跨って配置される導電膜を備え、かつ、素子領域で、半導体基板、絶縁層、導電膜からなるキャパシタ構造を有するような半導体装置、例えば、ＭＯＳＦＥＴやＭＯＳキャパシタに関して、絶縁破壊を防ぎ、信頼性及び歩留りの向上を図る点にある。
【００６５】
【課題を解決するための手段】
上記目的を達成するため、本発明の半導体装置は、素子領域と、前記素子領域を取り囲む素子分離領域と、前記素子領域上に形成される絶縁膜と、前記絶縁膜上に形成される導電膜とを備え、前記素子領域は、複数の辺及び複数の角を有する多角形を有し、前記導電膜は、前記素子領域の互いに隣接する二つの辺を覆い、かつ、前記素子領域の互いに隣接する二つの辺の交点である角を覆わないようなレイアウトを有している。
【００６６】
本発明の半導体装置は、素子領域と、前記素子領域を取り囲む素子分離領域と、前記素子領域上に形成される絶縁膜と、前記絶縁膜上に形成される導電膜とを備え、前記素子領域は、複数の辺及び複数の角を有するリング形状を有し、前記導電膜は、前記リング形状の内側の互いに隣接する二つの辺を覆い、かつ、前記リング形状の内側の互いに隣接する二つの辺の交点である角を覆わないようなレイアウトを有している。
【００６７】
前記素子分離領域は、ＬＯＣＯＳ構造又はＳＴＩ構造を有する。前記導電膜は、ＭＯＳキャパシタの電極又はＭＯＳＦＥＴのゲート電極である。
【００６８】
本発明の半導体装置は、素子分離領域に取り囲まれた素子領域上に絶縁膜を介して形成される導電膜を備え、前記素子領域が複数の辺及び複数の角を有する多角形を有する場合に前記導電膜が前記素子領域の互いに隣接する二つの辺を覆い、前記素子領域が複数の辺及び複数の角を有するリング形状を有する場合に前記導電膜が前記リング形状の内側の互いに隣接する二つの辺を覆うような半導体素子を複数個有し、前記絶縁膜に電圧が印加されるような半導体集積回路において、前記半導体集積回路を構成する全ての前記半導体素子に関して、前記導電膜は、前記素子領域の互いに隣接する二つの辺の交点である角及び前記リング形状の内側の互いに隣接する二つの辺の交点である角を覆わないようなレイアウトを有している。
【００６９】
【発明の実施の形態】
以下、図面を参照しながら、本発明の半導体装置について詳細に説明する。
【００７０】
図１は、本発明の第１実施の形態に関わるＭＯＳキャパシタのレイアウトを示している。図２は、図１のＡ−Ａ’線に沿う断面図である。
【００７１】
シリコン基板１１上には、ＳＴＩ構造の素子分離絶縁膜１２が形成される。素子分離絶縁膜１２は、素子分離領域となり、素子領域を取り囲んでいる。素子領域は、複数の辺と複数の角を有するレイアウト、例えば、四角形のレイアウトを有している。
【００７２】
素子領域におけるシリコン基板１１内には、シリコン基板１１の導電型と同じ導電型を有し、かつ、シリコン基板１１の不純物濃度よりも高い不純物濃度を有する拡散層１３が形成される。拡散層１３には、シリコン基板１１の電位を設定するために設けられる配線１４が接続される。
【００７３】
本例では、図示する素子領域に対して拡散層１３及び配線１４を設けているが、図示しない他の領域（素子領域を含む）において基板電位設定用の拡散層及び配線を設ける場合には、図示する素子領域に対して拡散層１３及び配線１４を設けなくてもよい。
【００７４】
素子領域におけるシリコン基板１１上には、シリコン酸化膜１５が形成される。また、素子分離絶縁膜１２上及びシリコン酸化膜１５上には、導電膜１６が形成される。導電膜１６は、金属や、不純物を含む半導体などから構成される。導電膜１６は、素子分離領域と素子領域に跨って配置され、素子領域では、シリコン基板１１、シリコン酸化膜１５、導電膜１６からなるキャパシタ構造が形成される。
【００７５】
ここで、導電膜１６は、素子領域の三つの辺Ｓ１，Ｓ２，Ｓ３を覆い、かつ、素子領域の全ての角を避けるようなレイアウトを有している。特に、拡散層１３が設けられない側の素子領域の角Ｃ１，Ｃ２については、従来、導電膜１６に覆われていたが、本発明では、導電膜１６に覆われていない。
【００７６】
導電膜１６上には、層間絶縁膜（ＴＥＯＳ膜、ＢＰＳＧ膜など）１７が形成される。層間絶縁膜１７上には、配線１４，１８が形成される。配線１４は、コンタクトホール１９を経由して拡散層１３に接続され、配線１８は、コンタクトホール２０を経由して導電膜１６に接続される。
【００７７】
上記構造を有するＭＯＳキャパシタでは、導電膜１６が、素子領域の全ての角を覆わないようなレイアウトを有している。よって、素子領域の角の部分のシリコン酸化膜が薄くなったり、又はその膜質が悪くなっても、電界集中による絶縁破壊が生じることがない。よって、本発明のレイアウトによれば、ＭＯＳキャパシタの信頼性や製造歩留りの向上を図ることができる。
【００７８】
以下、図１及び図２のＭＯＳキャパシタの製造方法について説明する。
【００７９】
まず、図３に示すように、熱酸化により、シリコン基板１１上にバッファシリコン酸化膜２１を形成する。また、ＬＰＣＶＤ法により、バッファシリコン酸化膜２１上に、ＣＭＰ時のマスク材として機能するシリコン窒化膜２２を形成する。なお、マスク材としては、シリコン窒化膜の他、シリコン酸化膜とシリコン窒化膜の積層膜を用いることもできる。
【００８０】
次に、図４に示すように、フォトリソグラフィ工程により、シリコン窒化膜２２上に、素子分離領域と素子領域を区画するためのレジストパターンを形成し、かつ、このレジストパターンをマスクにして、異方性エッチング（ＲＩＥなど）により、シリコン窒化膜２２、バッファシリコン酸化膜２１及びシリコン基板１１を順次エッチングする。その結果、シリコン基板１１中には、素子分離領域となるトレンチ２３が形成される。この後、レジストパターンは、除去される。
【００８１】
次に、図５に示すように、ＬＰＣＶＤ法又はプラズマＣＶＤ法により、シリコン基板１１上の全面に、トレンチ２３を完全に満たすシリコン酸化膜を形成する。この後、ＣＭＰにより、シリコン窒化膜２２をストッパとする条件の下で、このシリコン酸化膜を研磨する。その結果、シリコン酸化膜は、トレンチ２３内のみに残存し、ＳＴＩ構造の素子分離絶縁膜１２が形成される。
【００８２】
この後、例えば、ＲＩＥ、ＣＤＥ、ホット燐酸処理などの手法を用いて、マスク材であるシリコン窒化膜２２を除去する。また、例えば、ＨＦ、ＮＨ4 Ｆなどを用いたウェットエッチング、ＲＩＥなどのドライエッチングなどにより、バッファシリコン酸化膜２１を除去する。
【００８３】
ここで、バッファシリコン酸化膜２１を除去する際に、図６に示すように、シリコン酸化膜から構成される素子分離絶縁膜１２の表面部分もエッチングされる。素子分離絶縁膜１２は、バッファシリコン酸化膜に比べて十分に厚いため、全て除去されることはないが、特に、素子領域の角の部分の素子分離絶縁膜１２が顕著にエッチングされるため、素子領域の角の部分のシリコン基板１１が剥き出しになる。
【００８４】
次に、図７に示すように、熱酸化により、素子領域におけるシリコン基板１１上にシリコン酸化膜１５を形成する。
【００８５】
次に、図８に示すように、ＬＰＣＶＤ法により、素子分離絶縁膜１２上及びシリコン酸化膜１５上に、導電膜（多結晶シリコン膜など）１６を形成する。フォトリソグラフィによりレジストパターンを形成し、このレジストパターンをマスクにして、異方性エッチングにより導電膜１６をパターニングする。この後、レジストパターンは、剥離される。
【００８６】
ここで、導電膜１６は、素子領域の角を全て避けるようなレイアウトとなるようにエッチングされる。このため、シリコン基板１１と導電膜１６の間に電圧を印加した場合であっても、素子領域の角の部分のシリコン酸化膜１５に電界が集中することがなく、絶縁破壊も起こらなくなる。
【００８７】
この後、図１及び図２に示すように、イオン注入法により、シリコン基板１１の導電型と同じ導電型の不純物をシリコン基板１１中に注入し、拡散層１３を形成する。また、ＬＰＣＶＤ法により、シリコン基板１１上の全面に、導電膜１６を覆う層間絶縁膜１７を形成する。また、層間絶縁膜１７に、拡散層１３に達するコンタクトホール１９を形成した後、層間絶縁膜１７上及びコンタクトホール１９内に配線１４を形成する。
【００８８】
以上の工程により、図１及び図２のＭＯＳキャパシタが完成する。
【００８９】
このような製造方法により形成したＭＯＳキャパシタでは、素子領域の全ての角が導電膜１６に覆われていないため、絶縁破壊が発生することはなく、半導体装置の信頼性や歩留りの向上が達成できる。
【００９０】
図９乃至図１１は、本発明の第２乃至第４実施の形態に関わるＭＯＳキャパシタのレイアウトを示している。
【００９１】
これら実施の形態に関わるＭＯＳキャパシタは、上述の第１実施の形態に関わるＭＯＳキャパシタと比べると、導電膜１６のパターンが相違している点に特徴を有する。
【００９２】
図９の例では、導電膜１６は、互いに隣接する素子領域の二つの辺Ｓ１，Ｓ２を覆い、かつ、二つの辺Ｓ１，Ｓ２の交点である素子領域の角Ｃ１を覆わないようなレイアウトを有している。即ち、導電膜１６は、素子領域の全ての角を避けるように配置されている。
【００９３】
図１０の例では、導電膜１６は、素子領域の三つの辺Ｓ１，Ｓ２，Ｓ３を覆い、かつ、辺Ｓ１，Ｓ２の交点である素子領域の角Ｃ１及び辺Ｓ２，Ｓ３の交点である素子領域の角Ｃ２上に開口を有するようなレイアウトを有している。本例でも、導電膜１６は、素子領域の全ての角を避けるように配置されている。
【００９４】
図１１の例では、導電膜１６は、素子領域の三つの辺Ｓ１，Ｓ２，Ｓ３を覆い、かつ、辺Ｓ１，Ｓ２の交点である素子領域の角Ｃ１及び辺Ｓ２，Ｓ３の交点である素子領域の角Ｃ２を覆わないようなレイアウトを有している。本例では、素子領域の角Ｃ１，Ｃ２の部分において、導電膜１６の縁のラインと素子領域の辺Ｓ１，Ｓ２，Ｓ３により三角形が形成される。
【００９５】
上記構造を有するＭＯＳキャパシタにおいても、導電膜１６は、素子領域の全ての角を覆わないようなレイアウトを有している。よって、素子領域の角の部分のシリコン酸化膜が薄くなったり、又はその膜質が悪くなっても、電界集中による絶縁破壊が生じることがなく、ＭＯＳキャパシタの信頼性や製造歩留りの向上を図ることができる。
【００９６】
図１２乃至図１５は、本発明の第５乃至第８実施の形態に関わるＭＯＳキャパシタのレイアウトを示している。
【００９７】
これら実施の形態に関わるＭＯＳキャパシタは、上述の第１実施の形態に関わるＭＯＳキャパシタと比べると、導電膜１６のパターンが相違すると共に、シリコン基板に対するコンタクト部が存在しない点に特徴を有する。
【００９８】
図１２の例では、導電膜１６は、素子領域の四つの辺Ｓ１〜Ｓ４を覆い、かつ、四つの角Ｃ１〜Ｃ４を覆わないようなレイアウトを有している。即ち、導電膜１６は、素子領域の全ての角を避けるように配置されている。
【００９９】
図１３の例では、導電膜１６は、素子領域の四つの辺Ｓ１〜Ｓ４を覆い、かつ、四つの角Ｃ１〜Ｃ４上に開口を有するようなレイアウトを有している。各開口は、四角形を有している。本例でも、導電膜１６は、素子領域の全ての角を避けるように配置されている。
【０１００】
図１４の例では、導電膜１６は、素子領域の四つの辺Ｓ１〜Ｓ４を覆い、かつ、四つの角Ｃ１〜Ｃ４を覆わないようなレイアウトを有している。素子領域の四つの角Ｃ１〜Ｃ４に近接する導電膜１６の縁のラインは、円弧状又は曲線となっている。
【０１０１】
図１５の例では、導電膜１６は、素子領域の四つの辺Ｓ１〜Ｓ４を覆い、かつ、四つの角Ｃ１〜Ｃ４上に開口を有するようなレイアウトを有している。本例では、導電膜１６の開口は、円形を有している。
【０１０２】
上記構造を有するＭＯＳキャパシタにおいては、シリコン基板に対するコンタクト部を設けていないため、ＭＯＳキャパシタのキャパシタ面積を、素子領域の大きさに等しくなる程度に大きくすることができる。なお、シリコン基板に対するコンタクト部は、図示する素子領域以外の他の領域に設けられる。
【０１０３】
また、導電膜１６は、素子領域の全ての角を覆わないようなレイアウトを有しているため、キャパシタ絶縁膜の絶縁破壊が生じることがなく、ＭＯＳキャパシタの信頼性や製造歩留りの向上を図ることができる。
【０１０４】
図１６は、本発明の第９実施の形態に関わるＭＯＳキャパシタのレイアウトを示している。
【０１０５】
この実施の形態に関わるＭＯＳキャパシタでは、導電膜１６は、素子領域の四つの辺Ｓ１〜Ｓ４を覆い、かつ、素子領域の全ての角を避けるようなレイアウトを有している。また、素子領域の中央部では、導電膜１６に開口が設けられ、かつ、この開口内にシリコン基板に対するコンタクト部１９が配置されている。
【０１０６】
このような構成によれば、素子領域におけるシリコン基板の電位を安定させることができる。また、導電膜１６が素子領域の全ての角を覆わないレイアウトを有しているため、ＭＯＳキャパシタの信頼性や製造歩留りの向上を図ることができる。
【０１０７】
図１７は、本発明の第１０実施の形態に関わるＭＯＳキャパシタのレイアウトを示している。
【０１０８】
上述の第１乃至第９実施の形態では、素子領域が四角形であることを前提としてきたが、素子領域は、四角形以外の形状でもよい。つまり、本実施の形態は、素子領域が四角形でない場合の導電膜１６のレイアウトに関する。
【０１０９】
本例では、素子領域が複雑な形を有しているが、導電膜１６は、素子領域の全ての角を避けるようなレイアウトを有している。また、導電膜１６の両端側には、シリコン基板に対するコンタクト部２５，２６が設けられている。本例のレイアウトは、ＭＯＳＦＥＴに適用することもできる。例えば、導電膜１６をゲート電極として用い、コンタクト部２５をソース（又はドレイン）に対するコンタクト部とし、コンタクト部２６をドレイン（又はソース）に対するコンタクト部とすればよい。
【０１１０】
なお、素子領域の角Ｃ１は、素子領域側が鈍角になっている。よって、この角部では、電界集中が顕著に起こることはない。しかし、素子領域の角Ｃ１では、素子分離絶縁膜１２の密度が低く、バッファシリコン酸化膜のエッチング時に素子分離絶縁膜１２がエッチングされ、シリコン基板が露出する場合がある。
【０１１１】
よって、素子領域の角Ｃ１上を導電膜１６により覆わないことも、信頼性や歩留りの向上に有効である。
【０１１２】
図１８は、本発明の第１１実施の形態に関わる半導体装置のレイアウトを示している。
【０１１３】
シリコン基板１１上には、格子状の素子分離絶縁膜（素子分離領域）１２が形成されている。素子分離絶縁膜１２に取り囲まれた四角形の領域は、素子領域となり、行列状に配置されている。シリコン基板１１上及び素子分離絶縁膜１２上には、格子状の導電膜１６が形成されている。導電膜１６は、ＭＯＳキャパシタの電極、ＭＯＳＦＥＴのゲート電極や、配線などとして用いられる。
【０１１４】
導電膜１６に取り囲まれた領域、即ち、導電膜１６の開口部は、素子領域の全ての角を含むように配置されている。よって、素子領域の全ての角は、導電膜１６に覆われることがない。
【０１１５】
このような導電膜１６のレイアウトは、通常のフォトリソグラフィ及びＲＩＥなどのドライエッチングにより実現できる。
【０１１６】
素子領域の大きさやピッチが小さくなるに従い、導電膜１６のパターニング時に、導電膜１６のパターン崩れ及びエッチング残さが発生するが、素子領域の全ての角を避けるような導電膜１６のレイアウトにすることで、素子領域の角の部分におけるシリコン基板１１と導電膜１６の短絡を防止できる。
【０１１７】
図１９は、本発明の第１２実施の形態に関わる半導体装置のレイアウトを示している。
【０１１８】
シリコン基板１１上には、格子状の素子分離絶縁膜（素子分離領域）１２が形成されている。素子分離絶縁膜１２に取り囲まれた四角形の領域は、素子領域となり、行列状に配置されている。素子分離絶縁膜１２上には、素子分離絶縁膜１２と同様のレイアウトの格子状の導電膜１６が形成されている。導電膜１６は、配線（ダミー配線を含む）として用いられる。
【０１１９】
導電膜１６に取り囲まれた領域、即ち、導電膜１６の開口部は、素子領域よりも一回り大きく、素子領域の全体を含むように配置されている。よって、素子領域の全ての角は、導電膜１６に覆われることがない。
【０１２０】
このように、素子領域の全ての角を避けるような導電膜１６のレイアウトにすることで、素子領域の角の部分におけるシリコン基板１１と導電膜１６の短絡を防止できる。
【０１２１】
図２０乃至図２２は、本発明の第１３乃至１５実施の形態に関わる半導体装置のレイアウトを示している。
【０１２２】
シリコン基板１１上には、素子分離絶縁膜（素子分離領域）１２が形成されている。素子分離絶縁膜１２に取り囲まれた領域は、素子領域となっている。シリコン基板１１上及び素子分離絶縁膜１２上には、導電膜１６が形成されている。導電膜１６は、ＭＯＳキャパシタの電極や、ＭＯＳＦＥＴのゲート電極などとして用いられる。
【０１２３】
いずれの例においても、素子領域の全ての角は、導電膜１６に覆われることがない。このように、素子領域の全ての角を避けるように、導電膜１６のレイアウトを設定することで、素子領域の角の部分における絶縁破壊を防止し、信頼性や歩留りの向上を図ることができる。
【０１２４】
図２３乃至図２８は、本発明の第１６乃至第２１実施の形態に関わるＭＯＳキャパシタのレイアウトを示している。
【０１２５】
図２３の例では、導電膜１６は、素子領域の三つの辺Ｓ１，Ｓ２，Ｓ３を覆い、かつ、辺Ｓ１，Ｓ２の交点である素子領域の角Ｃ１及び辺Ｓ２，Ｓ３の交点である素子領域の角Ｃ２を覆わないレイアウトを有している。なお、１８は、導電膜１６に対するコンタクト部、１９は、シリコン基板１１に対するコンタクト部である。
【０１２６】
図２４の例では、導電膜１６は、素子領域の三つの辺Ｓ１，Ｓ２，Ｓ３を覆い、かつ、辺Ｓ１，Ｓ２の交点である素子領域の角Ｃ１及び辺Ｓ２，Ｓ３の交点である素子領域の角Ｃ２上に開口を有するようなレイアウトを有している。即ち、導電膜１６は、素子領域の全ての角を避けるように配置されている。
【０１２７】
図２５の例では、素子領域の角の部分での絶縁破壊を防止するため、その素子領域の角を切り落としている。さらに、角を切り落とすことにより、鈍角の部分Ｃ４，Ｃ５が形成されるが、この部分Ｃ４，Ｃ５上に開口を形成し、信頼性及び歩留りの向上を図っている。
【０１２８】
図２６の例は、図２５の例の変形例であり、鈍角の部分Ｃ４，Ｃ５上に開口を設けずに、導電膜１６のパターンを工夫することで、導電膜１６により鈍角の部分Ｃ４，Ｃ５が覆われないようにしている。これにより、ＭＯＳキャパシタの信頼性及び歩留りの向上を図っている。
【０１２９】
図２７の例は、素子領域がリング状であるものに関する。導電膜１６は、リング状の素子領域の全ての角を避けるようなレイアウトを有している。リング状の素子領域の内側の角については、その内側の角上に開口を設け、その内側の角上に導電膜１６が配置されないようにしている。リング状の素子領域の中央部に存在する素子分離絶縁膜１２上には、導電膜１６に対するコンタクト部１８が設けられている。
【０１３０】
図２８の例は、図２７の例の変形例であり、リング状の素子領域の内側の角の部分での絶縁破壊を防止するため、その素子領域の内側の角を切り落としている。さらに、角を切り落とすことにより、鈍角の部分が形成されるが、この鈍角の部分上に開口を形成し、信頼性及び歩留りの向上を図っている。
【０１３１】
図２９及び図３０は、本発明の第２２乃至第２３実施の形態に関わる半導体装置のレイアウトを示している。
【０１３２】
この半導体装置は、ＭＯＳキャパシタを前提としているが、シリコン基板１１に対する二つのコンタクト部１９をそれぞれ異なる配線に接続すれば、ＭＯＳＦＥＴとして機能させることもできる。
【０１３３】
図２９の例では、素子領域が凹形を有し、かつ、導電膜１６は、素子領域の全ての角を避けるようなレイアウトを有している。図３０は、図２９の変形例であり、素子領域の角の一部を切り落としたものである。
【０１３４】
本発明は、メモリＩＣ（ＤＲＡＭ、ＥＥＰＲＯＭ）、ロジックＩＣなどの全ての半導体装置、即ち、素子分離領域と素子領域に跨って配置される導電膜を備え、かつ、素子領域で、半導体基板、絶縁層、導電膜からなるキャパシタ構造を有する半導体装置に適用することができる。
【０１３５】
例えば、メモリＩＣにおいて、周辺回路を構成するＭＯＳＦＥＴやＭＯＳキャパシタに本発明を適用することができる。この場合、ゲート電極又はキャパシタ電極としての導電膜が素子領域の互いに隣接する二つの辺に跨っている全てのＭＯＳＦＥＴ及びＭＯＳキャパシタについて、互いに隣接する二つの辺の交点である角を導電膜により覆わないようにする。
【０１３６】
これにより、メモリＩＣの周辺回路を構成する全てのＭＯＳＦＥＴ及びＭＯＳキャパシタの絶縁破壊を防止でき、メモリＩＣの信頼性及び歩留りの向上を図ることができる。
【０１３７】
なお、絶縁膜に電圧が印加されることによる不都合を防止することのみを考えると、例えば、本発明のＭＯＳＦＥＴ及びＭＯＳキャパシタと同様の構成を有するが、シリコン基板と導電膜が同じ電位に設定されるようなダミー配線には本発明を適用する意義があまりない。但し、製造上の理由などから、本発明を適用しても全く構わない。
【０１３８】
【発明の効果】
以上、説明したように、本発明によれば、素子分離領域と素子領域に跨って配置される導電膜を備え、かつ、素子領域で、半導体基板、絶縁層、導電膜からなるキャパシタ構造を有する半導体装置において、導電膜が、素子領域の全ての角を覆わないようなレイアウトを有している。よって、素子領域の角の部分のシリコン酸化膜が薄くなったり、又はその膜質が悪くなっても、電界集中による絶縁破壊が生じることがなく、信頼性や製造歩留りの向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施の形態に関わるＭＯＳキャパシタのレイアウトを示す図。
【図２】図１のＡ−Ａ’線に沿う断面図。
【図３】図１のＭＯＳキャパシタの製造方法の一工程を示す図。
【図４】図１のＭＯＳキャパシタの製造方法の一工程を示す図。
【図５】図１のＭＯＳキャパシタの製造方法の一工程を示す図。
【図６】図１のＭＯＳキャパシタの製造方法の一工程を示す図。
【図７】図１のＭＯＳキャパシタの製造方法の一工程を示す図。
【図８】図１のＭＯＳキャパシタの製造方法の一工程を示す図。
【図９】本発明の第２実施の形態に関わるＭＯＳキャパシタのレイアウトを示す図。
【図１０】本発明の第３実施の形態に関わるＭＯＳキャパシタのレイアウトを示す図。
【図１１】本発明の第４実施の形態に関わるＭＯＳキャパシタのレイアウトを示す図。
【図１２】本発明の第５実施の形態に関わるＭＯＳキャパシタのレイアウトを示す図。
【図１３】本発明の第６実施の形態に関わるＭＯＳキャパシタのレイアウトを示す図。
【図１４】本発明の第７実施の形態に関わるＭＯＳキャパシタのレイアウトを示す図。
【図１５】本発明の第８実施の形態に関わるＭＯＳキャパシタのレイアウトを示す図。
【図１６】本発明の第９実施の形態に関わるＭＯＳキャパシタのレイアウトを示す図。
【図１７】本発明の第１０実施の形態に関わる半導体装置のレイアウトを示す図。
【図１８】本発明の第１１実施の形態に関わる半導体装置のレイアウトを示す図。
【図１９】本発明の第１２実施の形態に関わる半導体装置のレイアウトを示す図。
【図２０】本発明の第１３実施の形態に関わる半導体装置のレイアウトを示す図。
【図２１】本発明の第１４実施の形態に関わる半導体装置のレイアウトを示す図。
【図２２】本発明の第１５実施の形態に関わる半導体装置のレイアウトを示す図。
【図２３】本発明の第１６実施の形態に関わるＭＯＳキャパシタのレイアウトを示す図。
【図２４】本発明の第１７実施の形態に関わるＭＯＳキャパシタのレイアウトを示す図。
【図２５】本発明の第１８実施の形態に関わるＭＯＳキャパシタのレイアウトを示す図。
【図２６】本発明の第１９実施の形態に関わるＭＯＳキャパシタのレイアウトを示す図。
【図２７】本発明の第２０実施の形態に関わるＭＯＳキャパシタのレイアウトを示す図。
【図２８】本発明の第２１実施の形態に関わるＭＯＳキャパシタのレイアウトを示す図。
【図２９】本発明の第２２実施の形態に関わる半導体装置のレイアウトを示す図。
【図３０】本発明の第２３実施の形態に関わる半導体装置のレイアウトを示す図。
【図３１】従来のＭＯＳキャパシタのレイアウトを示す図。
【図３２】図３１のＡ−Ａ’線に沿う断面図。
【図３３】図３１のＭＯＳキャパシタの製造方法の一工程を示す図。
【図３４】図３１のＭＯＳキャパシタの製造方法の一工程を示す図。
【図３５】図３１のＭＯＳキャパシタの製造方法の一工程を示す図。
【図３６】図３５の領域Ｅを拡大して示す図。
【図３７】図３１のＭＯＳキャパシタの製造方法の一工程を示す図。
【図３８】図３７の領域Ｆを拡大して示す図。
【図３９】図３１のＭＯＳキャパシタの製造方法の一工程を示す図。
【図４０】図３９の領域Ｇを拡大して示す図。
【図４１】図３１のＭＯＳキャパシタの製造方法の一工程を示す図。
【図４２】図４１の領域Ｈを拡大して示す図。
【図４３】図３１のＭＯＳキャパシタの製造方法の一工程を示す図。
【図４４】従来のＭＯＳキャパシタのレイアウトを示す図。
【図４５】従来のＭＯＳＦＥＴのレイアウトを示す図。
【図４６】従来のＭＯＳＦＥＴのレイアウトを示す図。
【図４７】図４４乃至図４６の半導体装置の製造方法の一工程を示す図。
【図４８】図４４乃至図４６の半導体装置の製造方法の一工程を示す図。
【図４９】図４４乃至図４６の半導体装置の製造方法の一工程を示す図。
【図５０】図４４乃至図４６の半導体装置の製造方法の一工程を示す図。
【図５１】図４４乃至図４６の半導体装置の製造方法の一工程を示す図。
【図５２】図４４乃至図４６の半導体装置の製造方法の一工程を示す図。
【図５３】図４４乃至図４６の半導体装置の製造方法の一工程を示す図。
【図５４】図４４乃至図４６の半導体装置の製造方法の一工程を示す図。
【図５５】図４４乃至図４６の半導体装置の製造方法の一工程を示す図。
【図５６】図４４乃至図４６の半導体装置の製造方法の一工程を示す図。
【図５７】図４４乃至図４６の半導体装置の製造方法の一工程を示す図。
【図５８】図４４乃至図４６の半導体装置の製造方法の一工程を示す図。
【図５９】図４４乃至図４６の半導体装置の製造方法の一工程を示す図。
【図６０】図４４乃至図４６の半導体装置の製造方法の一工程を示す図。
【図６１】図４４乃至図４６の半導体装置の製造方法の一工程を示す図。
【図６２】図４４乃至図４６の半導体装置の製造方法の一工程を示す図。
【図６３】図４４乃至図４６の半導体装置の製造方法の一工程を示す図。
【図６４】図４４乃至図４６の半導体装置の製造方法の一工程を示す図。
【図６５】図４４乃至図４６の半導体装置の製造方法の一工程を示す図。
【図６６】図４４乃至図４６の半導体装置の製造方法の一工程を示す図。
【図６７】図４４乃至図４６の半導体装置の製造方法の一工程を示す図。
【図６８】図４４乃至図４６の半導体装置の製造方法の一工程を示す図。
【符号の説明】
１１ ：シリコン基板、
１２ ：素子分離絶縁膜、
１３ ：拡散層、
１４，１８ ：配線、
１５ ：シリコン酸化膜、
１６ ：導電膜、
１７ ：層間絶縁膜、
１９，２０，２５，２６ ：コンタクト部、
２１ ：バッファシリコン酸化膜、
２２ ：シリコン窒化膜、
２３ ：トレンチ、
２４ ：レジスト膜。
【発明の属する技術分野】
本発明は、素子分離領域と素子領域に跨って配置される導電膜を備え、かつ、素子領域で、半導体基板、絶縁層、導電膜からなるキャパシタ構造を有するような半導体装置に関し、特に、ＭＯＳＦＥＴやＭＯＳキャパシタに使用されるものである。
【０００２】
【従来の技術】
・ 例１
図３１は、従来のＭＯＳキャパシタのレイアウトの一例を示している。図３２は、図３１のＡ−Ａ’線に沿う断面図である。
【０００３】
シリコン基板１１上には、ＳＴＩ（Shallow Trench Isolation）構造の素子分離絶縁膜１２が形成される。素子分離絶縁膜１２は、素子分離領域となり、素子領域を取り囲んでいる。素子領域は、四角形のレイアウトを有しており、四つの辺と四つの角を有している。
【０００４】
素子領域におけるシリコン基板１１内には、シリコン基板１１の導電型と同じ導電型を有し、かつ、シリコン基板１１の不純物濃度よりも高い不純物濃度を有する拡散層１３が形成される。拡散層１３には、シリコン基板１１の電位を設定するために設けられる配線１４が接続される。
【０００５】
素子領域におけるシリコン基板１１上には、シリコン酸化膜１５が形成される。また、素子分離絶縁膜１２上及びシリコン酸化膜１５上には、導電膜１６が形成される。導電膜１６は、金属や、不純物を含む半導体などから構成される。導電膜１６は、素子分離領域と素子領域に跨って配置され、素子領域では、シリコン基板１１、シリコン酸化膜１５、導電膜１６からなるキャパシタ構造が形成される。また、導電膜１６は、素子領域の三つの辺Ｃと二つの角Ｂを覆っている。
【０００６】
導電膜１６上には、層間絶縁膜（ＴＥＯＳ膜、ＢＰＳＧ膜など）１７が形成される。層間絶縁膜１７上には、配線１４，１８が形成される。配線１４は、コンタクトホール１９を経由して拡散層１３に接続され、配線１８は、コンタクトホール２０を経由して導電膜１６に接続される。
【０００７】
上記構造を有するＭＯＳキャパシタでは、導電膜１６は、素子領域の三つの辺Ｃと二つの角Ｂを覆っている。これは、導電膜１６のパターニング時に合せずれが生じても、最大のキャパシタ面積を確保するためである。
【０００８】
しかし、このような構造では、シリコン基板１１と導電膜１６の間に電圧を加えた場合、図３１の平面で見たときは、導電膜１６に覆われた素子領域の辺Ｃ及び角Ｂの部分、図３２の断面で見たときは、導電膜１６に覆われた素子領域の端Ｄの部分のシリコン酸化膜１５に電界が集中するという問題がある。特に、素子領域の角Ｂにおいては、この電界集中は、顕著に起こる。
【０００９】
素子領域の角Ｂで電界集中が顕著に起こる理由は、素子領域の角Ｂでは、平面的に見ても、また、断面的に見ても、素子領域の縁がテーパ状になっており、かつ、この角Ｂを導電膜１６が覆っているためである。この点については、製造方法の説明で詳述する。
【００１０】
また、素子領域の角Ｂにおいて、ＭＯＳキャパシタのキャパシタ絶縁膜（シリコン酸化膜１５）に電界が集中すると、その角Ｂの部分のキャパシタ絶縁膜の絶縁破壊が発生し易くなる。よって、この電界集中は、半導体装置の信頼性や製造歩留りの低下の原因となる。
【００１１】
以下、図３１及び図３２のＭＯＳキャパシタの製造方法について説明する。
【００１２】
まず、図３３に示すように、熱酸化により、シリコン基板１１上にバッファシリコン酸化膜２１を形成する。また、ＬＰＣＶＤ法により、バッファシリコン酸化膜２１上に、ＣＭＰ（chemical mechanical polishing ）時のマスク材として機能するシリコン窒化膜２２を形成する。
【００１３】
次に、図３４に示すように、フォトリソグラフィ工程により、シリコン窒化膜２２上に、素子分離領域と素子領域を区画するためのレジストパターンを形成し、かつ、このレジストパターンをマスクにして、異方性エッチング（ＲＩＥなど）により、シリコン窒化膜２２、バッファシリコン酸化膜２１及びシリコン基板１１を順次エッチングする。その結果、シリコン基板１１中には、素子分離領域となるトレンチ２３が形成される。この後、レジストパターンは、除去される。
【００１４】
次に、図３５及び図３６に示すように、ＬＰＣＶＤ法により、シリコン基板１１上の全面に、トレンチ２３を完全に満たすシリコン酸化膜を形成する。この後、ＣＭＰにより、シリコン窒化膜２２をストッパとする条件の下で、このシリコン酸化膜を研磨する。その結果、シリコン酸化膜は、トレンチ２３内のみに残存し、ＳＴＩ構造の素子分離絶縁膜１２が形成される。
【００１５】
次に、図３７及び図３８に示すように、ホット燐酸処理により、マスク材であるシリコン窒化膜２２を除去する。また、希弗酸処理により、バッファシリコン酸化膜２１を除去する。
【００１６】
ここで、バッファシリコン酸化膜２１を除去する際に、シリコン酸化膜から構成される素子分離絶縁膜１２の表面部分もエッチングされる。素子分離絶縁膜１２は、バッファシリコン酸化膜２１に比べて十分に厚いため、全て除去されることはないが、特に、平面で見た場合には、素子領域の角の部分、断面で見た場合には、素子領域の端Ｄの部分で素子分離絶縁膜１２が顕著にエッチングされ、この部分が剥き出しになる。
【００１７】
このような現象の発生は、素子分離絶縁膜１２の膜質（密度）に原因があると考えられている。即ち、トレンチ２３内にシリコン酸化膜を埋め込む際、ＣＶＤの堆積条件によっては、素子領域の角の部分のシリコン酸化膜の密度が他の部分よりも低くなることがある。一般に、希弗酸処理によるシリコン酸化膜のエッチング速度は、高密度の部分よりも低密度の部分の方が速くなるため、特に、素子領域の角の部分のシリコン酸化膜が顕著にエッチングされ、素子領域の角が露出し易くなる。
【００１８】
次に、図３９及び図４０に示すように、熱酸化により、素子領域におけるシリコン基板１１上にシリコン酸化膜１５を形成する。
【００１９】
また、図４１及び図４２に示すように、ＬＰＣＶＤ法により、素子分離絶縁膜１２上及びシリコン酸化膜１５上に、導電膜（多結晶シリコン膜など）１６を形成する。フォトリソグラフィによりレジストパターンを形成し、このレジストパターンをマスクにして、異方性エッチングにより導電膜１６をパターニングする。この後、レジストパターンは、剥離される。
【００２０】
ここで、導電膜１６は、素子領域の角をシリコン酸化膜１５を介して覆っている。このため、シリコン基板１１と導電膜１６の間に電圧を印加した場合、素子領域の角の部分のシリコン酸化膜１５に電界が集中し、絶縁破壊が起こり易い状態が生じる。
【００２１】
次に、図４３に示すように、イオン注入法により、シリコン基板１１の導電型と同じ導電型の不純物をシリコン基板１１中に注入し、拡散層１３を形成する。なお、導電膜１６が多結晶シリコン膜から構成される場合、このイオン注入により多結晶シリコン膜中に不純物が導入される。
【００２２】
この後、ＬＰＣＶＤ法により、シリコン基板１１上の全面に、導電膜１６を覆う層間絶縁膜（シリコン酸化膜など）１７を形成する。また、層間絶縁膜１７に、拡散層１３に達するコンタクトホール１９を形成した後、層間絶縁膜１７上及びコンタクトホール１９内に配線１４を形成する。
【００２３】
以上の工程により、図３１及び図３２のＭＯＳキャパシタが完成する。
【００２４】
このような製造方法により形成したＭＯＳキャパシタでは、特に、素子領域の角の部分のシリコン酸化膜に電界が集中し易く、このため、絶縁破壊が発生し、半導体装置の信頼性や歩留りが低下するという問題があった。
【００２５】
・ 例２
図４４は、従来のＭＯＳキャパシタのレイアウトの他の例を示している。
【００２６】
このＭＯＳキャパシタのレイアウトは、上述の例１で説明したＭＯＳキャパシタのレイアウトに近似している。即ち、シリコン基板１１上には、素子分離絶縁膜（素子分離領域）１２が形成され、素子分離絶縁膜１２に取り囲まれた素子領域上には、導電膜１６が配置される。導電膜１６は、素子領域の三つの辺及び二つの角を覆っている。
【００２７】
図４５は、従来のＭＯＳＦＥＴのレイアウトの一例を示している。
【００２８】
シリコン基板１１上には、素子分離絶縁膜（素子分離領域）１２が形成され、素子分離絶縁膜１２に取り囲まれた素子領域上には、ゲート絶縁膜を介して導電膜（ゲート電極）１６が形成される。素子領域は、四角形状を有し、導電膜１６は、素子領域を跨ぐように、素子領域の対向する二つの辺に対して垂直方向に延びている。配線１４ａ，１４ｂは、コンタクトホール１９ａ，１９ｂを経由してソース／ドレイン拡散層に接続され、配線１８は、コンタクトホール２０を経由して導電膜１６に接続される。
【００２９】
図４６は、従来のＭＯＳＦＥＴのレイアウトの他の例を示している。
【００３０】
本例は、図４５の例と比べると、導電膜（ゲート電極）１６のレイアウトが大きく相違している。即ち、素子領域の角を覆うように導電膜１６を配置し、トランジスタの縮小化、小型化を図り、集積回路全体のレイアウトを縮小したものである。
【００３１】
図４４のＭＯＳキャパシタ及び図４６のＭＯＳＦＥＴでは、いずれも導電膜１６が素子領域の角を覆うようなレイアウトとなっている。このようなレイアウトは、素子領域の角の部分の絶縁膜（キャパシタ絶縁膜、ゲート絶縁膜）の電界集中により絶縁破壊を発生し易くするため、半導体装置の初期不良率を上昇させ、寿命を短くし、さらには、信頼性や歩留りを悪化させる。
【００３２】
以下、上述のようなレイアウトを採用する場合の素子分離方法に応じた特有の問題点について順次説明する。
【００３３】
i. ＬＯＣＯＳ法による素子分離方法
まず、図４７に示すように、熱酸化により、シリコン基板１１上にバッファシリコン酸化膜２１を形成する。また、ＬＰＣＶＤ法により、バッファシリコン酸化膜２１上に、素子分離絶縁膜を形成するときのマスク材として機能するシリコン窒化膜２２を形成する。
【００３４】
また、フォトリソグラフィ工程により、シリコン窒化膜２２上に、素子分離領域と素子領域を区画するためのレジストパターン２４を形成し、かつ、このレジストパターン２４をマスクにして、異方性エッチング（ＲＩＥなど）により、シリコン窒化膜２２をエッチングする。
【００３５】
この後、レジストパターン２４が除去されると、図４８に示すように、シリコン窒化膜２２のパターンが形成される。
【００３６】
次に、図４９に示すように、熱酸化により、マスク材としてのシリコン窒化膜２２に覆われていない部分のシリコン基板１１の表面を酸化し、素子分離絶縁膜（フィールド酸化膜）１２を形成する。この後、シリコン窒化膜２２を除去し、さらに、ＮＨ4 Ｆなどのウェットエッチング液を用いてバッファシリコン酸化膜２１を除去すると、図５０に示すように、素子分離絶縁膜１２に取り囲まれた素子領域では、シリコン基板１１が剥き出しになる。
【００３７】
次に、図５１に示すように、熱酸化により、剥き出しになったシリコン基板１１上にシリコン酸化膜１５を形成する。
【００３８】
また、図５２に示すように、ＬＰＣＶＤ法により、素子分離絶縁膜１２上及びシリコン酸化膜１５上に導電膜（例えば、多結晶シリコン膜）１６を形成する。導電膜１６が多結晶シリコン膜から構成される場合、例えば、この多結晶シリコン膜には、ｎ型不純物であるリン（Ｐ）が導入される。
【００３９】
次に、図５３に示すように、フォトリソグラフィ工程により、導電膜１６上にレジストパターンを形成し、かつ、このレジストパターンをマスクにして、異方性エッチング（ＲＩＥなど）により導電膜１６をパターニングする。この後、レジストパターンを除去し、イオン注入法により拡散層１３を形成する。
【００４０】
ＬＯＣＯＳ法による素子分離方法の問題点は、例えば、ＭＯＳＦＥＴのゲート絶縁膜となるシリコン酸化膜１５を形成するに当たって、図５４に示すように、素子領域の端部（辺及び角）のシリコン酸化膜１５が、その中央部のシリコン酸化膜１５よりも薄くなってしまう点にある。
【００４１】
この現象は、シリコン酸化膜（熱酸化膜）１５が、剥き出しになったシリコン基板１１（素子領域）上に選択的に形成されることに起因している。即ち、シリコン基板１１の熱酸化では、熱酸化膜の体積膨張が生じるため、素子領域の端部には、この体積膨張によるストレスが集中し、酸化速度が遅くなる。特に、素子領域の角では、大きなストレスが集中するため、シリコン酸化膜１５の薄膜化が顕著となる。
【００４２】
また、このような事情により、素子領域の角のシリコン酸化膜１５の膜質は悪く、欠陥密度も多くなっている。
【００４３】
よって、素子領域の角を覆うように導電膜１６を形成すると、シリコン基板１１と導電膜１６の間に電圧を印加した場合に、素子領域の角の部分の薄いシリコン酸化膜１５に電界が集中してリーク電流が発生し易くなる。また、このリーク電流は、半導体装置の初期不良率を上昇させ、寿命を短くし、さらには、信頼性や歩留りを悪化させる。
【００４４】
ii. トレンチ素子分離方法（ＳＴＩ）Ｉ
トレンチ素子分離方法は、素子の高集積化及びシリコン基板上の平坦化に優れており、近年における素子分離の主流になりつつある。
【００４５】
まず、図５５に示すように、熱酸化により、シリコン基板１１上にバッファシリコン酸化膜２１を形成する。また、ＬＰＣＶＤ法により、バッファシリコン酸化膜２１上に、ＣＭＰ時のマスク材として機能するシリコン窒化膜２２を形成する。フォトリソグラフィ工程により、シリコン窒化膜２２上に、素子分離領域と素子領域を区画するためのレジストパターン２４を形成し、かつ、このレジストパターン２４をマスクにして、ＲＩＥにより、シリコン窒化膜２２、バッファシリコン酸化膜２１及びシリコン基板１１を順次エッチングする。
【００４６】
この後、レジストパターン２４を除去すると、図５６に示すように、シリコン基板１１中には、素子分離領域となるトレンチ２３が形成される。
【００４７】
次に、図５７に示すように、ＬＰＣＶＤ法又はプラズマＣＶＤ法により、シリコン基板１１上の全面に、トレンチ２３を完全に満たすシリコン酸化膜１２’を形成する。
【００４８】
この後、ＣＭＰにより、シリコン窒化膜２２をストッパとする条件の下で、シリコン酸化膜１２’を研磨すると、図５８に示すように、シリコン酸化膜１２’は、トレンチ２３内のみに残存し、ＳＴＩ構造の素子分離絶縁膜１２が形成される。
【００４９】
そして、例えば、ＲＩＥ、ＣＤＥ（chemical Dry Etching）、ホット燐酸処理などの手法により、マスク材であるシリコン窒化膜２２を除去する。また、例えば、ＨＦ、ＮＨ4 Ｆなどを用いて、バッファシリコン酸化膜２１を除去する。この時、素子分離絶縁膜１２については、図５９に示すように、その表面がシリコン基板１１の表面とほぼ同じになる程度までエッチングする。
【００５０】
次に、図６０に示すように、熱酸化により、素子領域におけるシリコン基板１１上にシリコン酸化膜１５を形成する。
【００５１】
また、図６１に示すように、ＬＰＣＶＤ法により、素子分離絶縁膜１２上及びシリコン酸化膜１５上に、導電膜（多結晶シリコン膜など）１６を形成する。フォトリソグラフィによりレジストパターンを形成し、このレジストパターンをマスクにして、ＲＩＥにより、導電膜１６をパターニングする。この後、レジストパターンは、剥離される。
【００５２】
トレンチ素子分離方法における問題点は、バッファシリコン酸化膜２１を除去する際に、素子分離絶縁膜（シリコン酸化膜）１２の表面がシリコン基板１１の表面よりも低くなる場合がある点にある。この場合、特に、素子領域の角を覆うように導電膜１６を形成すると、シリコン基板１１と導電膜１６の間に電圧を印加した場合、素子領域の角の部分のシリコン酸化膜１５に電界が集中し、絶縁破壊が起こり易い状態が生じる。
【００５３】
よって、このような製造方法により形成したＭＯＳキャパシタ及びＭＯＳＦＥＴでは、信頼性や歩留りが低下するという問題があった。
【００５４】
iii.トレンチ素子分離方法（ＳＴＩ）ＩＩ
このトレンチ素子分離方法は、例えば、ＭＯＳＦＥＴのゲート絶縁膜を形成した後に素子分離絶縁膜を形成する点に特徴を有する。
【００５５】
まず、図６２に示すように、熱酸化により、シリコン基板１１上にシリコン酸化膜（ゲート絶縁膜）１５を形成する。また、ＬＰＣＶＤ法により、シリコン酸化膜１５上に、導電膜（例えば、多結晶シリコン膜）１６Ａ及びＣＭＰ時のマスク材として機能するシリコン窒化膜２２を形成する。フォトリソグラフィ工程により、シリコン窒化膜２２上に、素子分離領域と素子領域を区画するためのレジストパターン２４を形成し、かつ、このレジストパターン２４をマスクにして、ＲＩＥにより、シリコン窒化膜２２、導電膜１６Ａ、シリコン酸化膜１５及びシリコン基板１１を順次エッチングする。
【００５６】
この後、レジストパターン２４を除去すると、図６３に示すように、シリコン基板１１中には、素子分離領域となるトレンチ２３が形成される。
【００５７】
次に、図６４に示すように、ＬＰＣＶＤ法又はプラズマＣＶＤ法により、シリコン基板１１上の全面に、トレンチ２３を完全に満たすシリコン酸化膜１２’を形成する。
【００５８】
この後、ＣＭＰにより、シリコン窒化膜２２をストッパとする条件の下で、シリコン酸化膜１２’を研磨すると、図６５に示すように、シリコン酸化膜１２’は、トレンチ２３内のみに残存し、ＳＴＩ構造の素子分離絶縁膜１２が形成される。
【００５９】
次に、図６６に示すように、例えば、ＨＦ、ＮＨ4 Ｆなどを用いて、素子分離絶縁膜１２をエッチングし、素子分離絶縁膜１２の表面を導電膜１６Ａの表面に近づける。これにより、素子分離絶縁膜１２と導電膜１６Ａの段差を緩和し、後に行われる導電膜（ゲート電極）の加工に際して、十分な加工マージンを確保できるようにする。
【００６０】
この後、例えば、ＲＩＥ、ＣＤＥ、ホット燐酸処理などの手法により、マスク材であるシリコン窒化膜２２を除去すると、図６７に示すような構造を得ることができる。
【００６１】
次に、図６８に示すように、導電膜１６Ａの表面に存在する自然酸化膜を除去した後、ＬＰＣＶＤ法により、導電膜１６Ａに積み重ねるようにして、導電膜（多結晶シリコン膜など）１６Ｂを形成する。また、フォトリソグラフィによりレジストパターンを形成し、このレジストパターンをマスクにして、ＲＩＥにより導電膜（ゲート電極）１６Ｂをパターニングする。この後、レジストパターンは、剥離される。
【００６２】
このトレンチ素子分離方法における問題点は、例えば、ＨＦ、ＮＨ4 Ｆなどを用いて、素子分離絶縁膜１２の表面をエッチングする際、素子分離絶縁膜１２とシリコン窒化膜２２の密着性が悪いと、素子分離絶縁膜１２とシリコン窒化膜２２の界面に沿ってエッチングが進行し、シリコン酸化膜（ゲート絶縁膜）１５がエッチングされてしまう点にある。
【００６３】
特に、素子領域の角の部分では、形状が不安定になり易いため、このような現象が発生し易くなっている。よって、素子領域の角を覆うように導電膜１６Ａ，１６Ｂが形成されていると、シリコン基板１１と導電膜１６Ａ，１６Ｂの間に電圧を印加した場合に絶縁破壊が発生したり、また、半導体装置の初期不良の発生頻度を高め、寿命を短くするなどの問題があった。
【００６４】
【発明が解決しようとする課題】
本発明は、上記欠点を解決すべくなされたもので、その目的は、素子分離領域と素子領域に跨って配置される導電膜を備え、かつ、素子領域で、半導体基板、絶縁層、導電膜からなるキャパシタ構造を有するような半導体装置、例えば、ＭＯＳＦＥＴやＭＯＳキャパシタに関して、絶縁破壊を防ぎ、信頼性及び歩留りの向上を図る点にある。
【００６５】
【課題を解決するための手段】
上記目的を達成するため、本発明の半導体装置は、素子領域と、前記素子領域を取り囲む素子分離領域と、前記素子領域上に形成される絶縁膜と、前記絶縁膜上に形成される導電膜とを備え、前記素子領域は、複数の辺及び複数の角を有する多角形を有し、前記導電膜は、前記素子領域の互いに隣接する二つの辺を覆い、かつ、前記素子領域の互いに隣接する二つの辺の交点である角を覆わないようなレイアウトを有している。
【００６６】
本発明の半導体装置は、素子領域と、前記素子領域を取り囲む素子分離領域と、前記素子領域上に形成される絶縁膜と、前記絶縁膜上に形成される導電膜とを備え、前記素子領域は、複数の辺及び複数の角を有するリング形状を有し、前記導電膜は、前記リング形状の内側の互いに隣接する二つの辺を覆い、かつ、前記リング形状の内側の互いに隣接する二つの辺の交点である角を覆わないようなレイアウトを有している。
【００６７】
前記素子分離領域は、ＬＯＣＯＳ構造又はＳＴＩ構造を有する。前記導電膜は、ＭＯＳキャパシタの電極又はＭＯＳＦＥＴのゲート電極である。
【００６８】
本発明の半導体装置は、素子分離領域に取り囲まれた素子領域上に絶縁膜を介して形成される導電膜を備え、前記素子領域が複数の辺及び複数の角を有する多角形を有する場合に前記導電膜が前記素子領域の互いに隣接する二つの辺を覆い、前記素子領域が複数の辺及び複数の角を有するリング形状を有する場合に前記導電膜が前記リング形状の内側の互いに隣接する二つの辺を覆うような半導体素子を複数個有し、前記絶縁膜に電圧が印加されるような半導体集積回路において、前記半導体集積回路を構成する全ての前記半導体素子に関して、前記導電膜は、前記素子領域の互いに隣接する二つの辺の交点である角及び前記リング形状の内側の互いに隣接する二つの辺の交点である角を覆わないようなレイアウトを有している。
【００６９】
【発明の実施の形態】
以下、図面を参照しながら、本発明の半導体装置について詳細に説明する。
【００７０】
図１は、本発明の第１実施の形態に関わるＭＯＳキャパシタのレイアウトを示している。図２は、図１のＡ−Ａ’線に沿う断面図である。
【００７１】
シリコン基板１１上には、ＳＴＩ構造の素子分離絶縁膜１２が形成される。素子分離絶縁膜１２は、素子分離領域となり、素子領域を取り囲んでいる。素子領域は、複数の辺と複数の角を有するレイアウト、例えば、四角形のレイアウトを有している。
【００７２】
素子領域におけるシリコン基板１１内には、シリコン基板１１の導電型と同じ導電型を有し、かつ、シリコン基板１１の不純物濃度よりも高い不純物濃度を有する拡散層１３が形成される。拡散層１３には、シリコン基板１１の電位を設定するために設けられる配線１４が接続される。
【００７３】
本例では、図示する素子領域に対して拡散層１３及び配線１４を設けているが、図示しない他の領域（素子領域を含む）において基板電位設定用の拡散層及び配線を設ける場合には、図示する素子領域に対して拡散層１３及び配線１４を設けなくてもよい。
【００７４】
素子領域におけるシリコン基板１１上には、シリコン酸化膜１５が形成される。また、素子分離絶縁膜１２上及びシリコン酸化膜１５上には、導電膜１６が形成される。導電膜１６は、金属や、不純物を含む半導体などから構成される。導電膜１６は、素子分離領域と素子領域に跨って配置され、素子領域では、シリコン基板１１、シリコン酸化膜１５、導電膜１６からなるキャパシタ構造が形成される。
【００７５】
ここで、導電膜１６は、素子領域の三つの辺Ｓ１，Ｓ２，Ｓ３を覆い、かつ、素子領域の全ての角を避けるようなレイアウトを有している。特に、拡散層１３が設けられない側の素子領域の角Ｃ１，Ｃ２については、従来、導電膜１６に覆われていたが、本発明では、導電膜１６に覆われていない。
【００７６】
導電膜１６上には、層間絶縁膜（ＴＥＯＳ膜、ＢＰＳＧ膜など）１７が形成される。層間絶縁膜１７上には、配線１４，１８が形成される。配線１４は、コンタクトホール１９を経由して拡散層１３に接続され、配線１８は、コンタクトホール２０を経由して導電膜１６に接続される。
【００７７】
上記構造を有するＭＯＳキャパシタでは、導電膜１６が、素子領域の全ての角を覆わないようなレイアウトを有している。よって、素子領域の角の部分のシリコン酸化膜が薄くなったり、又はその膜質が悪くなっても、電界集中による絶縁破壊が生じることがない。よって、本発明のレイアウトによれば、ＭＯＳキャパシタの信頼性や製造歩留りの向上を図ることができる。
【００７８】
以下、図１及び図２のＭＯＳキャパシタの製造方法について説明する。
【００７９】
まず、図３に示すように、熱酸化により、シリコン基板１１上にバッファシリコン酸化膜２１を形成する。また、ＬＰＣＶＤ法により、バッファシリコン酸化膜２１上に、ＣＭＰ時のマスク材として機能するシリコン窒化膜２２を形成する。なお、マスク材としては、シリコン窒化膜の他、シリコン酸化膜とシリコン窒化膜の積層膜を用いることもできる。
【００８０】
次に、図４に示すように、フォトリソグラフィ工程により、シリコン窒化膜２２上に、素子分離領域と素子領域を区画するためのレジストパターンを形成し、かつ、このレジストパターンをマスクにして、異方性エッチング（ＲＩＥなど）により、シリコン窒化膜２２、バッファシリコン酸化膜２１及びシリコン基板１１を順次エッチングする。その結果、シリコン基板１１中には、素子分離領域となるトレンチ２３が形成される。この後、レジストパターンは、除去される。
【００８１】
次に、図５に示すように、ＬＰＣＶＤ法又はプラズマＣＶＤ法により、シリコン基板１１上の全面に、トレンチ２３を完全に満たすシリコン酸化膜を形成する。この後、ＣＭＰにより、シリコン窒化膜２２をストッパとする条件の下で、このシリコン酸化膜を研磨する。その結果、シリコン酸化膜は、トレンチ２３内のみに残存し、ＳＴＩ構造の素子分離絶縁膜１２が形成される。
【００８２】
この後、例えば、ＲＩＥ、ＣＤＥ、ホット燐酸処理などの手法を用いて、マスク材であるシリコン窒化膜２２を除去する。また、例えば、ＨＦ、ＮＨ4 Ｆなどを用いたウェットエッチング、ＲＩＥなどのドライエッチングなどにより、バッファシリコン酸化膜２１を除去する。
【００８３】
ここで、バッファシリコン酸化膜２１を除去する際に、図６に示すように、シリコン酸化膜から構成される素子分離絶縁膜１２の表面部分もエッチングされる。素子分離絶縁膜１２は、バッファシリコン酸化膜に比べて十分に厚いため、全て除去されることはないが、特に、素子領域の角の部分の素子分離絶縁膜１２が顕著にエッチングされるため、素子領域の角の部分のシリコン基板１１が剥き出しになる。
【００８４】
次に、図７に示すように、熱酸化により、素子領域におけるシリコン基板１１上にシリコン酸化膜１５を形成する。
【００８５】
次に、図８に示すように、ＬＰＣＶＤ法により、素子分離絶縁膜１２上及びシリコン酸化膜１５上に、導電膜（多結晶シリコン膜など）１６を形成する。フォトリソグラフィによりレジストパターンを形成し、このレジストパターンをマスクにして、異方性エッチングにより導電膜１６をパターニングする。この後、レジストパターンは、剥離される。
【００８６】
ここで、導電膜１６は、素子領域の角を全て避けるようなレイアウトとなるようにエッチングされる。このため、シリコン基板１１と導電膜１６の間に電圧を印加した場合であっても、素子領域の角の部分のシリコン酸化膜１５に電界が集中することがなく、絶縁破壊も起こらなくなる。
【００８７】
この後、図１及び図２に示すように、イオン注入法により、シリコン基板１１の導電型と同じ導電型の不純物をシリコン基板１１中に注入し、拡散層１３を形成する。また、ＬＰＣＶＤ法により、シリコン基板１１上の全面に、導電膜１６を覆う層間絶縁膜１７を形成する。また、層間絶縁膜１７に、拡散層１３に達するコンタクトホール１９を形成した後、層間絶縁膜１７上及びコンタクトホール１９内に配線１４を形成する。
【００８８】
以上の工程により、図１及び図２のＭＯＳキャパシタが完成する。
【００８９】
このような製造方法により形成したＭＯＳキャパシタでは、素子領域の全ての角が導電膜１６に覆われていないため、絶縁破壊が発生することはなく、半導体装置の信頼性や歩留りの向上が達成できる。
【００９０】
図９乃至図１１は、本発明の第２乃至第４実施の形態に関わるＭＯＳキャパシタのレイアウトを示している。
【００９１】
これら実施の形態に関わるＭＯＳキャパシタは、上述の第１実施の形態に関わるＭＯＳキャパシタと比べると、導電膜１６のパターンが相違している点に特徴を有する。
【００９２】
図９の例では、導電膜１６は、互いに隣接する素子領域の二つの辺Ｓ１，Ｓ２を覆い、かつ、二つの辺Ｓ１，Ｓ２の交点である素子領域の角Ｃ１を覆わないようなレイアウトを有している。即ち、導電膜１６は、素子領域の全ての角を避けるように配置されている。
【００９３】
図１０の例では、導電膜１６は、素子領域の三つの辺Ｓ１，Ｓ２，Ｓ３を覆い、かつ、辺Ｓ１，Ｓ２の交点である素子領域の角Ｃ１及び辺Ｓ２，Ｓ３の交点である素子領域の角Ｃ２上に開口を有するようなレイアウトを有している。本例でも、導電膜１６は、素子領域の全ての角を避けるように配置されている。
【００９４】
図１１の例では、導電膜１６は、素子領域の三つの辺Ｓ１，Ｓ２，Ｓ３を覆い、かつ、辺Ｓ１，Ｓ２の交点である素子領域の角Ｃ１及び辺Ｓ２，Ｓ３の交点である素子領域の角Ｃ２を覆わないようなレイアウトを有している。本例では、素子領域の角Ｃ１，Ｃ２の部分において、導電膜１６の縁のラインと素子領域の辺Ｓ１，Ｓ２，Ｓ３により三角形が形成される。
【００９５】
上記構造を有するＭＯＳキャパシタにおいても、導電膜１６は、素子領域の全ての角を覆わないようなレイアウトを有している。よって、素子領域の角の部分のシリコン酸化膜が薄くなったり、又はその膜質が悪くなっても、電界集中による絶縁破壊が生じることがなく、ＭＯＳキャパシタの信頼性や製造歩留りの向上を図ることができる。
【００９６】
図１２乃至図１５は、本発明の第５乃至第８実施の形態に関わるＭＯＳキャパシタのレイアウトを示している。
【００９７】
これら実施の形態に関わるＭＯＳキャパシタは、上述の第１実施の形態に関わるＭＯＳキャパシタと比べると、導電膜１６のパターンが相違すると共に、シリコン基板に対するコンタクト部が存在しない点に特徴を有する。
【００９８】
図１２の例では、導電膜１６は、素子領域の四つの辺Ｓ１〜Ｓ４を覆い、かつ、四つの角Ｃ１〜Ｃ４を覆わないようなレイアウトを有している。即ち、導電膜１６は、素子領域の全ての角を避けるように配置されている。
【００９９】
図１３の例では、導電膜１６は、素子領域の四つの辺Ｓ１〜Ｓ４を覆い、かつ、四つの角Ｃ１〜Ｃ４上に開口を有するようなレイアウトを有している。各開口は、四角形を有している。本例でも、導電膜１６は、素子領域の全ての角を避けるように配置されている。
【０１００】
図１４の例では、導電膜１６は、素子領域の四つの辺Ｓ１〜Ｓ４を覆い、かつ、四つの角Ｃ１〜Ｃ４を覆わないようなレイアウトを有している。素子領域の四つの角Ｃ１〜Ｃ４に近接する導電膜１６の縁のラインは、円弧状又は曲線となっている。
【０１０１】
図１５の例では、導電膜１６は、素子領域の四つの辺Ｓ１〜Ｓ４を覆い、かつ、四つの角Ｃ１〜Ｃ４上に開口を有するようなレイアウトを有している。本例では、導電膜１６の開口は、円形を有している。
【０１０２】
上記構造を有するＭＯＳキャパシタにおいては、シリコン基板に対するコンタクト部を設けていないため、ＭＯＳキャパシタのキャパシタ面積を、素子領域の大きさに等しくなる程度に大きくすることができる。なお、シリコン基板に対するコンタクト部は、図示する素子領域以外の他の領域に設けられる。
【０１０３】
また、導電膜１６は、素子領域の全ての角を覆わないようなレイアウトを有しているため、キャパシタ絶縁膜の絶縁破壊が生じることがなく、ＭＯＳキャパシタの信頼性や製造歩留りの向上を図ることができる。
【０１０４】
図１６は、本発明の第９実施の形態に関わるＭＯＳキャパシタのレイアウトを示している。
【０１０５】
この実施の形態に関わるＭＯＳキャパシタでは、導電膜１６は、素子領域の四つの辺Ｓ１〜Ｓ４を覆い、かつ、素子領域の全ての角を避けるようなレイアウトを有している。また、素子領域の中央部では、導電膜１６に開口が設けられ、かつ、この開口内にシリコン基板に対するコンタクト部１９が配置されている。
【０１０６】
このような構成によれば、素子領域におけるシリコン基板の電位を安定させることができる。また、導電膜１６が素子領域の全ての角を覆わないレイアウトを有しているため、ＭＯＳキャパシタの信頼性や製造歩留りの向上を図ることができる。
【０１０７】
図１７は、本発明の第１０実施の形態に関わるＭＯＳキャパシタのレイアウトを示している。
【０１０８】
上述の第１乃至第９実施の形態では、素子領域が四角形であることを前提としてきたが、素子領域は、四角形以外の形状でもよい。つまり、本実施の形態は、素子領域が四角形でない場合の導電膜１６のレイアウトに関する。
【０１０９】
本例では、素子領域が複雑な形を有しているが、導電膜１６は、素子領域の全ての角を避けるようなレイアウトを有している。また、導電膜１６の両端側には、シリコン基板に対するコンタクト部２５，２６が設けられている。本例のレイアウトは、ＭＯＳＦＥＴに適用することもできる。例えば、導電膜１６をゲート電極として用い、コンタクト部２５をソース（又はドレイン）に対するコンタクト部とし、コンタクト部２６をドレイン（又はソース）に対するコンタクト部とすればよい。
【０１１０】
なお、素子領域の角Ｃ１は、素子領域側が鈍角になっている。よって、この角部では、電界集中が顕著に起こることはない。しかし、素子領域の角Ｃ１では、素子分離絶縁膜１２の密度が低く、バッファシリコン酸化膜のエッチング時に素子分離絶縁膜１２がエッチングされ、シリコン基板が露出する場合がある。
【０１１１】
よって、素子領域の角Ｃ１上を導電膜１６により覆わないことも、信頼性や歩留りの向上に有効である。
【０１１２】
図１８は、本発明の第１１実施の形態に関わる半導体装置のレイアウトを示している。
【０１１３】
シリコン基板１１上には、格子状の素子分離絶縁膜（素子分離領域）１２が形成されている。素子分離絶縁膜１２に取り囲まれた四角形の領域は、素子領域となり、行列状に配置されている。シリコン基板１１上及び素子分離絶縁膜１２上には、格子状の導電膜１６が形成されている。導電膜１６は、ＭＯＳキャパシタの電極、ＭＯＳＦＥＴのゲート電極や、配線などとして用いられる。
【０１１４】
導電膜１６に取り囲まれた領域、即ち、導電膜１６の開口部は、素子領域の全ての角を含むように配置されている。よって、素子領域の全ての角は、導電膜１６に覆われることがない。
【０１１５】
このような導電膜１６のレイアウトは、通常のフォトリソグラフィ及びＲＩＥなどのドライエッチングにより実現できる。
【０１１６】
素子領域の大きさやピッチが小さくなるに従い、導電膜１６のパターニング時に、導電膜１６のパターン崩れ及びエッチング残さが発生するが、素子領域の全ての角を避けるような導電膜１６のレイアウトにすることで、素子領域の角の部分におけるシリコン基板１１と導電膜１６の短絡を防止できる。
【０１１７】
図１９は、本発明の第１２実施の形態に関わる半導体装置のレイアウトを示している。
【０１１８】
シリコン基板１１上には、格子状の素子分離絶縁膜（素子分離領域）１２が形成されている。素子分離絶縁膜１２に取り囲まれた四角形の領域は、素子領域となり、行列状に配置されている。素子分離絶縁膜１２上には、素子分離絶縁膜１２と同様のレイアウトの格子状の導電膜１６が形成されている。導電膜１６は、配線（ダミー配線を含む）として用いられる。
【０１１９】
導電膜１６に取り囲まれた領域、即ち、導電膜１６の開口部は、素子領域よりも一回り大きく、素子領域の全体を含むように配置されている。よって、素子領域の全ての角は、導電膜１６に覆われることがない。
【０１２０】
このように、素子領域の全ての角を避けるような導電膜１６のレイアウトにすることで、素子領域の角の部分におけるシリコン基板１１と導電膜１６の短絡を防止できる。
【０１２１】
図２０乃至図２２は、本発明の第１３乃至１５実施の形態に関わる半導体装置のレイアウトを示している。
【０１２２】
シリコン基板１１上には、素子分離絶縁膜（素子分離領域）１２が形成されている。素子分離絶縁膜１２に取り囲まれた領域は、素子領域となっている。シリコン基板１１上及び素子分離絶縁膜１２上には、導電膜１６が形成されている。導電膜１６は、ＭＯＳキャパシタの電極や、ＭＯＳＦＥＴのゲート電極などとして用いられる。
【０１２３】
いずれの例においても、素子領域の全ての角は、導電膜１６に覆われることがない。このように、素子領域の全ての角を避けるように、導電膜１６のレイアウトを設定することで、素子領域の角の部分における絶縁破壊を防止し、信頼性や歩留りの向上を図ることができる。
【０１２４】
図２３乃至図２８は、本発明の第１６乃至第２１実施の形態に関わるＭＯＳキャパシタのレイアウトを示している。
【０１２５】
図２３の例では、導電膜１６は、素子領域の三つの辺Ｓ１，Ｓ２，Ｓ３を覆い、かつ、辺Ｓ１，Ｓ２の交点である素子領域の角Ｃ１及び辺Ｓ２，Ｓ３の交点である素子領域の角Ｃ２を覆わないレイアウトを有している。なお、１８は、導電膜１６に対するコンタクト部、１９は、シリコン基板１１に対するコンタクト部である。
【０１２６】
図２４の例では、導電膜１６は、素子領域の三つの辺Ｓ１，Ｓ２，Ｓ３を覆い、かつ、辺Ｓ１，Ｓ２の交点である素子領域の角Ｃ１及び辺Ｓ２，Ｓ３の交点である素子領域の角Ｃ２上に開口を有するようなレイアウトを有している。即ち、導電膜１６は、素子領域の全ての角を避けるように配置されている。
【０１２７】
図２５の例では、素子領域の角の部分での絶縁破壊を防止するため、その素子領域の角を切り落としている。さらに、角を切り落とすことにより、鈍角の部分Ｃ４，Ｃ５が形成されるが、この部分Ｃ４，Ｃ５上に開口を形成し、信頼性及び歩留りの向上を図っている。
【０１２８】
図２６の例は、図２５の例の変形例であり、鈍角の部分Ｃ４，Ｃ５上に開口を設けずに、導電膜１６のパターンを工夫することで、導電膜１６により鈍角の部分Ｃ４，Ｃ５が覆われないようにしている。これにより、ＭＯＳキャパシタの信頼性及び歩留りの向上を図っている。
【０１２９】
図２７の例は、素子領域がリング状であるものに関する。導電膜１６は、リング状の素子領域の全ての角を避けるようなレイアウトを有している。リング状の素子領域の内側の角については、その内側の角上に開口を設け、その内側の角上に導電膜１６が配置されないようにしている。リング状の素子領域の中央部に存在する素子分離絶縁膜１２上には、導電膜１６に対するコンタクト部１８が設けられている。
【０１３０】
図２８の例は、図２７の例の変形例であり、リング状の素子領域の内側の角の部分での絶縁破壊を防止するため、その素子領域の内側の角を切り落としている。さらに、角を切り落とすことにより、鈍角の部分が形成されるが、この鈍角の部分上に開口を形成し、信頼性及び歩留りの向上を図っている。
【０１３１】
図２９及び図３０は、本発明の第２２乃至第２３実施の形態に関わる半導体装置のレイアウトを示している。
【０１３２】
この半導体装置は、ＭＯＳキャパシタを前提としているが、シリコン基板１１に対する二つのコンタクト部１９をそれぞれ異なる配線に接続すれば、ＭＯＳＦＥＴとして機能させることもできる。
【０１３３】
図２９の例では、素子領域が凹形を有し、かつ、導電膜１６は、素子領域の全ての角を避けるようなレイアウトを有している。図３０は、図２９の変形例であり、素子領域の角の一部を切り落としたものである。
【０１３４】
本発明は、メモリＩＣ（ＤＲＡＭ、ＥＥＰＲＯＭ）、ロジックＩＣなどの全ての半導体装置、即ち、素子分離領域と素子領域に跨って配置される導電膜を備え、かつ、素子領域で、半導体基板、絶縁層、導電膜からなるキャパシタ構造を有する半導体装置に適用することができる。
【０１３５】
例えば、メモリＩＣにおいて、周辺回路を構成するＭＯＳＦＥＴやＭＯＳキャパシタに本発明を適用することができる。この場合、ゲート電極又はキャパシタ電極としての導電膜が素子領域の互いに隣接する二つの辺に跨っている全てのＭＯＳＦＥＴ及びＭＯＳキャパシタについて、互いに隣接する二つの辺の交点である角を導電膜により覆わないようにする。
【０１３６】
これにより、メモリＩＣの周辺回路を構成する全てのＭＯＳＦＥＴ及びＭＯＳキャパシタの絶縁破壊を防止でき、メモリＩＣの信頼性及び歩留りの向上を図ることができる。
【０１３７】
なお、絶縁膜に電圧が印加されることによる不都合を防止することのみを考えると、例えば、本発明のＭＯＳＦＥＴ及びＭＯＳキャパシタと同様の構成を有するが、シリコン基板と導電膜が同じ電位に設定されるようなダミー配線には本発明を適用する意義があまりない。但し、製造上の理由などから、本発明を適用しても全く構わない。
【０１３８】
【発明の効果】
以上、説明したように、本発明によれば、素子分離領域と素子領域に跨って配置される導電膜を備え、かつ、素子領域で、半導体基板、絶縁層、導電膜からなるキャパシタ構造を有する半導体装置において、導電膜が、素子領域の全ての角を覆わないようなレイアウトを有している。よって、素子領域の角の部分のシリコン酸化膜が薄くなったり、又はその膜質が悪くなっても、電界集中による絶縁破壊が生じることがなく、信頼性や製造歩留りの向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施の形態に関わるＭＯＳキャパシタのレイアウトを示す図。
【図２】図１のＡ−Ａ’線に沿う断面図。
【図３】図１のＭＯＳキャパシタの製造方法の一工程を示す図。
【図４】図１のＭＯＳキャパシタの製造方法の一工程を示す図。
【図５】図１のＭＯＳキャパシタの製造方法の一工程を示す図。
【図６】図１のＭＯＳキャパシタの製造方法の一工程を示す図。
【図７】図１のＭＯＳキャパシタの製造方法の一工程を示す図。
【図８】図１のＭＯＳキャパシタの製造方法の一工程を示す図。
【図９】本発明の第２実施の形態に関わるＭＯＳキャパシタのレイアウトを示す図。
【図１０】本発明の第３実施の形態に関わるＭＯＳキャパシタのレイアウトを示す図。
【図１１】本発明の第４実施の形態に関わるＭＯＳキャパシタのレイアウトを示す図。
【図１２】本発明の第５実施の形態に関わるＭＯＳキャパシタのレイアウトを示す図。
【図１３】本発明の第６実施の形態に関わるＭＯＳキャパシタのレイアウトを示す図。
【図１４】本発明の第７実施の形態に関わるＭＯＳキャパシタのレイアウトを示す図。
【図１５】本発明の第８実施の形態に関わるＭＯＳキャパシタのレイアウトを示す図。
【図１６】本発明の第９実施の形態に関わるＭＯＳキャパシタのレイアウトを示す図。
【図１７】本発明の第１０実施の形態に関わる半導体装置のレイアウトを示す図。
【図１８】本発明の第１１実施の形態に関わる半導体装置のレイアウトを示す図。
【図１９】本発明の第１２実施の形態に関わる半導体装置のレイアウトを示す図。
【図２０】本発明の第１３実施の形態に関わる半導体装置のレイアウトを示す図。
【図２１】本発明の第１４実施の形態に関わる半導体装置のレイアウトを示す図。
【図２２】本発明の第１５実施の形態に関わる半導体装置のレイアウトを示す図。
【図２３】本発明の第１６実施の形態に関わるＭＯＳキャパシタのレイアウトを示す図。
【図２４】本発明の第１７実施の形態に関わるＭＯＳキャパシタのレイアウトを示す図。
【図２５】本発明の第１８実施の形態に関わるＭＯＳキャパシタのレイアウトを示す図。
【図２６】本発明の第１９実施の形態に関わるＭＯＳキャパシタのレイアウトを示す図。
【図２７】本発明の第２０実施の形態に関わるＭＯＳキャパシタのレイアウトを示す図。
【図２８】本発明の第２１実施の形態に関わるＭＯＳキャパシタのレイアウトを示す図。
【図２９】本発明の第２２実施の形態に関わる半導体装置のレイアウトを示す図。
【図３０】本発明の第２３実施の形態に関わる半導体装置のレイアウトを示す図。
【図３１】従来のＭＯＳキャパシタのレイアウトを示す図。
【図３２】図３１のＡ−Ａ’線に沿う断面図。
【図３３】図３１のＭＯＳキャパシタの製造方法の一工程を示す図。
【図３４】図３１のＭＯＳキャパシタの製造方法の一工程を示す図。
【図３５】図３１のＭＯＳキャパシタの製造方法の一工程を示す図。
【図３６】図３５の領域Ｅを拡大して示す図。
【図３７】図３１のＭＯＳキャパシタの製造方法の一工程を示す図。
【図３８】図３７の領域Ｆを拡大して示す図。
【図３９】図３１のＭＯＳキャパシタの製造方法の一工程を示す図。
【図４０】図３９の領域Ｇを拡大して示す図。
【図４１】図３１のＭＯＳキャパシタの製造方法の一工程を示す図。
【図４２】図４１の領域Ｈを拡大して示す図。
【図４３】図３１のＭＯＳキャパシタの製造方法の一工程を示す図。
【図４４】従来のＭＯＳキャパシタのレイアウトを示す図。
【図４５】従来のＭＯＳＦＥＴのレイアウトを示す図。
【図４６】従来のＭＯＳＦＥＴのレイアウトを示す図。
【図４７】図４４乃至図４６の半導体装置の製造方法の一工程を示す図。
【図４８】図４４乃至図４６の半導体装置の製造方法の一工程を示す図。
【図４９】図４４乃至図４６の半導体装置の製造方法の一工程を示す図。
【図５０】図４４乃至図４６の半導体装置の製造方法の一工程を示す図。
【図５１】図４４乃至図４６の半導体装置の製造方法の一工程を示す図。
【図５２】図４４乃至図４６の半導体装置の製造方法の一工程を示す図。
【図５３】図４４乃至図４６の半導体装置の製造方法の一工程を示す図。
【図５４】図４４乃至図４６の半導体装置の製造方法の一工程を示す図。
【図５５】図４４乃至図４６の半導体装置の製造方法の一工程を示す図。
【図５６】図４４乃至図４６の半導体装置の製造方法の一工程を示す図。
【図５７】図４４乃至図４６の半導体装置の製造方法の一工程を示す図。
【図５８】図４４乃至図４６の半導体装置の製造方法の一工程を示す図。
【図５９】図４４乃至図４６の半導体装置の製造方法の一工程を示す図。
【図６０】図４４乃至図４６の半導体装置の製造方法の一工程を示す図。
【図６１】図４４乃至図４６の半導体装置の製造方法の一工程を示す図。
【図６２】図４４乃至図４６の半導体装置の製造方法の一工程を示す図。
【図６３】図４４乃至図４６の半導体装置の製造方法の一工程を示す図。
【図６４】図４４乃至図４６の半導体装置の製造方法の一工程を示す図。
【図６５】図４４乃至図４６の半導体装置の製造方法の一工程を示す図。
【図６６】図４４乃至図４６の半導体装置の製造方法の一工程を示す図。
【図６７】図４４乃至図４６の半導体装置の製造方法の一工程を示す図。
【図６８】図４４乃至図４６の半導体装置の製造方法の一工程を示す図。
【符号の説明】
１１ ：シリコン基板、
１２ ：素子分離絶縁膜、
１３ ：拡散層、
１４，１８ ：配線、
１５ ：シリコン酸化膜、
１６ ：導電膜、
１７ ：層間絶縁膜、
１９，２０，２５，２６ ：コンタクト部、
２１ ：バッファシリコン酸化膜、
２２ ：シリコン窒化膜、
２３ ：トレンチ、
２４ ：レジスト膜。
Claims (2)
- 半導体基板と、前記半導体基板の素子領域を取り囲む素子分離絶縁層と、前記素子領域上に形成される絶縁膜と、前記絶縁膜上に形成される導電膜とを具備し、前記素子領域の全体、前記絶縁膜及び前記導電膜によりキャパシタを構成し、前記素子領域は、複数の辺及び複数の角を有する多角形を有し、前記導電膜は、前記素子領域の互いに隣接する二つの辺を覆い、かつ、前記素子領域の互いに隣接する二つの辺の交点である角を覆わないことを特徴とする半導体装置。
- 半導体基板と、前記半導体基板の素子領域を取り囲む素子分離絶縁層と、前記素子領域上に形成される絶縁膜と、前記絶縁膜上に形成される導電膜とを具備し、前記素子領域の全体、前記絶縁膜及び前記導電膜によりキャパシタを構成し、前記素子領域は、複数の辺及び複数の角を有するリング形状を有し、前記導電膜は、前記リング形状の内側の互いに隣接する二つの辺を覆い、かつ、前記リング形状の内側の互いに隣接する二つの辺の交点である角を覆わないことを特徴とする半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27604598A JP3725708B2 (ja) | 1998-09-29 | 1998-09-29 | 半導体装置 |
| US09/404,090 US6396086B1 (en) | 1998-09-29 | 1999-09-23 | Semiconductor device and semiconductor integrated circuit having a conductive film on element region |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27604598A JP3725708B2 (ja) | 1998-09-29 | 1998-09-29 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000114463A JP2000114463A (ja) | 2000-04-21 |
| JP3725708B2 true JP3725708B2 (ja) | 2005-12-14 |
Family
ID=17564029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27604598A Expired - Fee Related JP3725708B2 (ja) | 1998-09-29 | 1998-09-29 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6396086B1 (ja) |
| JP (1) | JP3725708B2 (ja) |
Families Citing this family (145)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040135198A1 (en) * | 2002-07-23 | 2004-07-15 | Kabushiki Kaisha Toshiba | Semiconductor device and method of fabricating the same, nonvolatile semiconductor memory and method of fabricating the same, and electronic apparatus including nonvolatile semiconductor memory |
| US6876024B2 (en) * | 2002-07-31 | 2005-04-05 | Sun Microsystems, Inc. | Method and layout for MOS capacitors with phase shifted layers |
| JP4322839B2 (ja) | 2005-04-11 | 2009-09-02 | エルピーダメモリ株式会社 | 半導体装置 |
| US9324576B2 (en) | 2010-05-27 | 2016-04-26 | Applied Materials, Inc. | Selective etch for silicon films |
| US10283321B2 (en) | 2011-01-18 | 2019-05-07 | Applied Materials, Inc. | Semiconductor processing system and methods using capacitively coupled plasma |
| US8999856B2 (en) | 2011-03-14 | 2015-04-07 | Applied Materials, Inc. | Methods for etch of sin films |
| US9064815B2 (en) | 2011-03-14 | 2015-06-23 | Applied Materials, Inc. | Methods for etch of metal and metal-oxide films |
| US8771536B2 (en) | 2011-08-01 | 2014-07-08 | Applied Materials, Inc. | Dry-etch for silicon-and-carbon-containing films |
| JP2013069777A (ja) * | 2011-09-21 | 2013-04-18 | Lapis Semiconductor Co Ltd | 半導体装置及びその製造方法 |
| US8808563B2 (en) | 2011-10-07 | 2014-08-19 | Applied Materials, Inc. | Selective etch of silicon by way of metastable hydrogen termination |
| US9267739B2 (en) | 2012-07-18 | 2016-02-23 | Applied Materials, Inc. | Pedestal with multi-zone temperature control and multiple purge capabilities |
| US9373517B2 (en) | 2012-08-02 | 2016-06-21 | Applied Materials, Inc. | Semiconductor processing with DC assisted RF power for improved control |
| US9034770B2 (en) * | 2012-09-17 | 2015-05-19 | Applied Materials, Inc. | Differential silicon oxide etch |
| US9023734B2 (en) | 2012-09-18 | 2015-05-05 | Applied Materials, Inc. | Radical-component oxide etch |
| US9390937B2 (en) | 2012-09-20 | 2016-07-12 | Applied Materials, Inc. | Silicon-carbon-nitride selective etch |
| US9132436B2 (en) | 2012-09-21 | 2015-09-15 | Applied Materials, Inc. | Chemical control features in wafer process equipment |
| US8969212B2 (en) | 2012-11-20 | 2015-03-03 | Applied Materials, Inc. | Dry-etch selectivity |
| US8980763B2 (en) | 2012-11-30 | 2015-03-17 | Applied Materials, Inc. | Dry-etch for selective tungsten removal |
| US9111877B2 (en) | 2012-12-18 | 2015-08-18 | Applied Materials, Inc. | Non-local plasma oxide etch |
| US8921234B2 (en) | 2012-12-21 | 2014-12-30 | Applied Materials, Inc. | Selective titanium nitride etching |
| US10256079B2 (en) | 2013-02-08 | 2019-04-09 | Applied Materials, Inc. | Semiconductor processing systems having multiple plasma configurations |
| US9362130B2 (en) | 2013-03-01 | 2016-06-07 | Applied Materials, Inc. | Enhanced etching processes using remote plasma sources |
| US9040422B2 (en) | 2013-03-05 | 2015-05-26 | Applied Materials, Inc. | Selective titanium nitride removal |
| US10170282B2 (en) | 2013-03-08 | 2019-01-01 | Applied Materials, Inc. | Insulated semiconductor faceplate designs |
| US20140271097A1 (en) | 2013-03-15 | 2014-09-18 | Applied Materials, Inc. | Processing systems and methods for halide scavenging |
| US9493879B2 (en) | 2013-07-12 | 2016-11-15 | Applied Materials, Inc. | Selective sputtering for pattern transfer |
| US9773648B2 (en) | 2013-08-30 | 2017-09-26 | Applied Materials, Inc. | Dual discharge modes operation for remote plasma |
| US8956980B1 (en) | 2013-09-16 | 2015-02-17 | Applied Materials, Inc. | Selective etch of silicon nitride |
| US9236265B2 (en) | 2013-11-04 | 2016-01-12 | Applied Materials, Inc. | Silicon germanium processing |
| US9576809B2 (en) | 2013-11-04 | 2017-02-21 | Applied Materials, Inc. | Etch suppression with germanium |
| US9520303B2 (en) | 2013-11-12 | 2016-12-13 | Applied Materials, Inc. | Aluminum selective etch |
| JP5737373B2 (ja) * | 2013-11-29 | 2015-06-17 | ソニー株式会社 | 容量素子および固体撮像装置と撮像装置 |
| US9245762B2 (en) | 2013-12-02 | 2016-01-26 | Applied Materials, Inc. | Procedure for etch rate consistency |
| US9117855B2 (en) | 2013-12-04 | 2015-08-25 | Applied Materials, Inc. | Polarity control for remote plasma |
| US9263278B2 (en) | 2013-12-17 | 2016-02-16 | Applied Materials, Inc. | Dopant etch selectivity control |
| US9287095B2 (en) | 2013-12-17 | 2016-03-15 | Applied Materials, Inc. | Semiconductor system assemblies and methods of operation |
| US9190293B2 (en) | 2013-12-18 | 2015-11-17 | Applied Materials, Inc. | Even tungsten etch for high aspect ratio trenches |
| US9287134B2 (en) | 2014-01-17 | 2016-03-15 | Applied Materials, Inc. | Titanium oxide etch |
| US9293568B2 (en) | 2014-01-27 | 2016-03-22 | Applied Materials, Inc. | Method of fin patterning |
| US9396989B2 (en) | 2014-01-27 | 2016-07-19 | Applied Materials, Inc. | Air gaps between copper lines |
| US9385028B2 (en) | 2014-02-03 | 2016-07-05 | Applied Materials, Inc. | Air gap process |
| US9499898B2 (en) | 2014-03-03 | 2016-11-22 | Applied Materials, Inc. | Layered thin film heater and method of fabrication |
| US9299575B2 (en) | 2014-03-17 | 2016-03-29 | Applied Materials, Inc. | Gas-phase tungsten etch |
| US9299538B2 (en) | 2014-03-20 | 2016-03-29 | Applied Materials, Inc. | Radial waveguide systems and methods for post-match control of microwaves |
| US9299537B2 (en) | 2014-03-20 | 2016-03-29 | Applied Materials, Inc. | Radial waveguide systems and methods for post-match control of microwaves |
| US9136273B1 (en) | 2014-03-21 | 2015-09-15 | Applied Materials, Inc. | Flash gate air gap |
| US9903020B2 (en) | 2014-03-31 | 2018-02-27 | Applied Materials, Inc. | Generation of compact alumina passivation layers on aluminum plasma equipment components |
| US9269590B2 (en) | 2014-04-07 | 2016-02-23 | Applied Materials, Inc. | Spacer formation |
| US9309598B2 (en) | 2014-05-28 | 2016-04-12 | Applied Materials, Inc. | Oxide and metal removal |
| US9847289B2 (en) | 2014-05-30 | 2017-12-19 | Applied Materials, Inc. | Protective via cap for improved interconnect performance |
| US9406523B2 (en) | 2014-06-19 | 2016-08-02 | Applied Materials, Inc. | Highly selective doped oxide removal method |
| US9378969B2 (en) | 2014-06-19 | 2016-06-28 | Applied Materials, Inc. | Low temperature gas-phase carbon removal |
| US20150371861A1 (en) * | 2014-06-23 | 2015-12-24 | Applied Materials, Inc. | Protective silicon oxide patterning |
| US9425058B2 (en) | 2014-07-24 | 2016-08-23 | Applied Materials, Inc. | Simplified litho-etch-litho-etch process |
| US9159606B1 (en) | 2014-07-31 | 2015-10-13 | Applied Materials, Inc. | Metal air gap |
| US9496167B2 (en) | 2014-07-31 | 2016-11-15 | Applied Materials, Inc. | Integrated bit-line airgap formation and gate stack post clean |
| US9378978B2 (en) | 2014-07-31 | 2016-06-28 | Applied Materials, Inc. | Integrated oxide recess and floating gate fin trimming |
| US9165786B1 (en) | 2014-08-05 | 2015-10-20 | Applied Materials, Inc. | Integrated oxide and nitride recess for better channel contact in 3D architectures |
| US9659753B2 (en) | 2014-08-07 | 2017-05-23 | Applied Materials, Inc. | Grooved insulator to reduce leakage current |
| US9553102B2 (en) | 2014-08-19 | 2017-01-24 | Applied Materials, Inc. | Tungsten separation |
| US9355856B2 (en) | 2014-09-12 | 2016-05-31 | Applied Materials, Inc. | V trench dry etch |
| US9355862B2 (en) | 2014-09-24 | 2016-05-31 | Applied Materials, Inc. | Fluorine-based hardmask removal |
| US9368364B2 (en) | 2014-09-24 | 2016-06-14 | Applied Materials, Inc. | Silicon etch process with tunable selectivity to SiO2 and other materials |
| US9613822B2 (en) | 2014-09-25 | 2017-04-04 | Applied Materials, Inc. | Oxide etch selectivity enhancement |
| US9966240B2 (en) | 2014-10-14 | 2018-05-08 | Applied Materials, Inc. | Systems and methods for internal surface conditioning assessment in plasma processing equipment |
| US9355922B2 (en) | 2014-10-14 | 2016-05-31 | Applied Materials, Inc. | Systems and methods for internal surface conditioning in plasma processing equipment |
| US11637002B2 (en) | 2014-11-26 | 2023-04-25 | Applied Materials, Inc. | Methods and systems to enhance process uniformity |
| US9299583B1 (en) | 2014-12-05 | 2016-03-29 | Applied Materials, Inc. | Aluminum oxide selective etch |
| US10224210B2 (en) | 2014-12-09 | 2019-03-05 | Applied Materials, Inc. | Plasma processing system with direct outlet toroidal plasma source |
| US10573496B2 (en) | 2014-12-09 | 2020-02-25 | Applied Materials, Inc. | Direct outlet toroidal plasma source |
| US9502258B2 (en) | 2014-12-23 | 2016-11-22 | Applied Materials, Inc. | Anisotropic gap etch |
| US9343272B1 (en) | 2015-01-08 | 2016-05-17 | Applied Materials, Inc. | Self-aligned process |
| US11257693B2 (en) | 2015-01-09 | 2022-02-22 | Applied Materials, Inc. | Methods and systems to improve pedestal temperature control |
| US9373522B1 (en) | 2015-01-22 | 2016-06-21 | Applied Mateials, Inc. | Titanium nitride removal |
| US9449846B2 (en) | 2015-01-28 | 2016-09-20 | Applied Materials, Inc. | Vertical gate separation |
| US9728437B2 (en) | 2015-02-03 | 2017-08-08 | Applied Materials, Inc. | High temperature chuck for plasma processing systems |
| US20160225652A1 (en) | 2015-02-03 | 2016-08-04 | Applied Materials, Inc. | Low temperature chuck for plasma processing systems |
| US9881805B2 (en) | 2015-03-02 | 2018-01-30 | Applied Materials, Inc. | Silicon selective removal |
| US9741593B2 (en) | 2015-08-06 | 2017-08-22 | Applied Materials, Inc. | Thermal management systems and methods for wafer processing systems |
| US9691645B2 (en) | 2015-08-06 | 2017-06-27 | Applied Materials, Inc. | Bolted wafer chuck thermal management systems and methods for wafer processing systems |
| US9349605B1 (en) | 2015-08-07 | 2016-05-24 | Applied Materials, Inc. | Oxide etch selectivity systems and methods |
| US10504700B2 (en) | 2015-08-27 | 2019-12-10 | Applied Materials, Inc. | Plasma etching systems and methods with secondary plasma injection |
| US10522371B2 (en) | 2016-05-19 | 2019-12-31 | Applied Materials, Inc. | Systems and methods for improved semiconductor etching and component protection |
| US10504754B2 (en) | 2016-05-19 | 2019-12-10 | Applied Materials, Inc. | Systems and methods for improved semiconductor etching and component protection |
| US9865484B1 (en) | 2016-06-29 | 2018-01-09 | Applied Materials, Inc. | Selective etch using material modification and RF pulsing |
| US10062575B2 (en) | 2016-09-09 | 2018-08-28 | Applied Materials, Inc. | Poly directional etch by oxidation |
| US10629473B2 (en) | 2016-09-09 | 2020-04-21 | Applied Materials, Inc. | Footing removal for nitride spacer |
| US9934942B1 (en) | 2016-10-04 | 2018-04-03 | Applied Materials, Inc. | Chamber with flow-through source |
| US10546729B2 (en) | 2016-10-04 | 2020-01-28 | Applied Materials, Inc. | Dual-channel showerhead with improved profile |
| US10062585B2 (en) | 2016-10-04 | 2018-08-28 | Applied Materials, Inc. | Oxygen compatible plasma source |
| US9721789B1 (en) | 2016-10-04 | 2017-08-01 | Applied Materials, Inc. | Saving ion-damaged spacers |
| US10062579B2 (en) | 2016-10-07 | 2018-08-28 | Applied Materials, Inc. | Selective SiN lateral recess |
| US9947549B1 (en) | 2016-10-10 | 2018-04-17 | Applied Materials, Inc. | Cobalt-containing material removal |
| US10163696B2 (en) | 2016-11-11 | 2018-12-25 | Applied Materials, Inc. | Selective cobalt removal for bottom up gapfill |
| US9768034B1 (en) | 2016-11-11 | 2017-09-19 | Applied Materials, Inc. | Removal methods for high aspect ratio structures |
| US10242908B2 (en) | 2016-11-14 | 2019-03-26 | Applied Materials, Inc. | Airgap formation with damage-free copper |
| US10026621B2 (en) | 2016-11-14 | 2018-07-17 | Applied Materials, Inc. | SiN spacer profile patterning |
| US10566206B2 (en) | 2016-12-27 | 2020-02-18 | Applied Materials, Inc. | Systems and methods for anisotropic material breakthrough |
| US10403507B2 (en) | 2017-02-03 | 2019-09-03 | Applied Materials, Inc. | Shaped etch profile with oxidation |
| US10431429B2 (en) | 2017-02-03 | 2019-10-01 | Applied Materials, Inc. | Systems and methods for radial and azimuthal control of plasma uniformity |
| US10043684B1 (en) | 2017-02-06 | 2018-08-07 | Applied Materials, Inc. | Self-limiting atomic thermal etching systems and methods |
| US10319739B2 (en) | 2017-02-08 | 2019-06-11 | Applied Materials, Inc. | Accommodating imperfectly aligned memory holes |
| US10943834B2 (en) | 2017-03-13 | 2021-03-09 | Applied Materials, Inc. | Replacement contact process |
| US10319649B2 (en) | 2017-04-11 | 2019-06-11 | Applied Materials, Inc. | Optical emission spectroscopy (OES) for remote plasma monitoring |
| US11276590B2 (en) | 2017-05-17 | 2022-03-15 | Applied Materials, Inc. | Multi-zone semiconductor substrate supports |
| JP7176860B6 (ja) | 2017-05-17 | 2022-12-16 | アプライド マテリアルズ インコーポレイテッド | 前駆体の流れを改善する半導体処理チャンバ |
| US11276559B2 (en) | 2017-05-17 | 2022-03-15 | Applied Materials, Inc. | Semiconductor processing chamber for multiple precursor flow |
| US10049891B1 (en) | 2017-05-31 | 2018-08-14 | Applied Materials, Inc. | Selective in situ cobalt residue removal |
| US10497579B2 (en) | 2017-05-31 | 2019-12-03 | Applied Materials, Inc. | Water-free etching methods |
| US10920320B2 (en) | 2017-06-16 | 2021-02-16 | Applied Materials, Inc. | Plasma health determination in semiconductor substrate processing reactors |
| US10541246B2 (en) | 2017-06-26 | 2020-01-21 | Applied Materials, Inc. | 3D flash memory cells which discourage cross-cell electrical tunneling |
| US10727080B2 (en) | 2017-07-07 | 2020-07-28 | Applied Materials, Inc. | Tantalum-containing material removal |
| US10541184B2 (en) | 2017-07-11 | 2020-01-21 | Applied Materials, Inc. | Optical emission spectroscopic techniques for monitoring etching |
| US10354889B2 (en) | 2017-07-17 | 2019-07-16 | Applied Materials, Inc. | Non-halogen etching of silicon-containing materials |
| US10170336B1 (en) | 2017-08-04 | 2019-01-01 | Applied Materials, Inc. | Methods for anisotropic control of selective silicon removal |
| US10043674B1 (en) | 2017-08-04 | 2018-08-07 | Applied Materials, Inc. | Germanium etching systems and methods |
| US10297458B2 (en) | 2017-08-07 | 2019-05-21 | Applied Materials, Inc. | Process window widening using coated parts in plasma etch processes |
| US10283324B1 (en) | 2017-10-24 | 2019-05-07 | Applied Materials, Inc. | Oxygen treatment for nitride etching |
| US10128086B1 (en) | 2017-10-24 | 2018-11-13 | Applied Materials, Inc. | Silicon pretreatment for nitride removal |
| US10256112B1 (en) | 2017-12-08 | 2019-04-09 | Applied Materials, Inc. | Selective tungsten removal |
| US10903054B2 (en) | 2017-12-19 | 2021-01-26 | Applied Materials, Inc. | Multi-zone gas distribution systems and methods |
| US11328909B2 (en) | 2017-12-22 | 2022-05-10 | Applied Materials, Inc. | Chamber conditioning and removal processes |
| US10854426B2 (en) | 2018-01-08 | 2020-12-01 | Applied Materials, Inc. | Metal recess for semiconductor structures |
| US10679870B2 (en) | 2018-02-15 | 2020-06-09 | Applied Materials, Inc. | Semiconductor processing chamber multistage mixing apparatus |
| US10964512B2 (en) | 2018-02-15 | 2021-03-30 | Applied Materials, Inc. | Semiconductor processing chamber multistage mixing apparatus and methods |
| TWI716818B (zh) | 2018-02-28 | 2021-01-21 | 美商應用材料股份有限公司 | 形成氣隙的系統及方法 |
| US10593560B2 (en) | 2018-03-01 | 2020-03-17 | Applied Materials, Inc. | Magnetic induction plasma source for semiconductor processes and equipment |
| US10319600B1 (en) | 2018-03-12 | 2019-06-11 | Applied Materials, Inc. | Thermal silicon etch |
| US10497573B2 (en) | 2018-03-13 | 2019-12-03 | Applied Materials, Inc. | Selective atomic layer etching of semiconductor materials |
| US10573527B2 (en) | 2018-04-06 | 2020-02-25 | Applied Materials, Inc. | Gas-phase selective etching systems and methods |
| US10490406B2 (en) | 2018-04-10 | 2019-11-26 | Appled Materials, Inc. | Systems and methods for material breakthrough |
| US10699879B2 (en) | 2018-04-17 | 2020-06-30 | Applied Materials, Inc. | Two piece electrode assembly with gap for plasma control |
| US10886137B2 (en) | 2018-04-30 | 2021-01-05 | Applied Materials, Inc. | Selective nitride removal |
| US10872778B2 (en) | 2018-07-06 | 2020-12-22 | Applied Materials, Inc. | Systems and methods utilizing solid-phase etchants |
| US10755941B2 (en) | 2018-07-06 | 2020-08-25 | Applied Materials, Inc. | Self-limiting selective etching systems and methods |
| US10672642B2 (en) | 2018-07-24 | 2020-06-02 | Applied Materials, Inc. | Systems and methods for pedestal configuration |
| US11049755B2 (en) | 2018-09-14 | 2021-06-29 | Applied Materials, Inc. | Semiconductor substrate supports with embedded RF shield |
| US10892198B2 (en) | 2018-09-14 | 2021-01-12 | Applied Materials, Inc. | Systems and methods for improved performance in semiconductor processing |
| US11062887B2 (en) | 2018-09-17 | 2021-07-13 | Applied Materials, Inc. | High temperature RF heater pedestals |
| US11417534B2 (en) | 2018-09-21 | 2022-08-16 | Applied Materials, Inc. | Selective material removal |
| US11682560B2 (en) | 2018-10-11 | 2023-06-20 | Applied Materials, Inc. | Systems and methods for hafnium-containing film removal |
| US11121002B2 (en) | 2018-10-24 | 2021-09-14 | Applied Materials, Inc. | Systems and methods for etching metals and metal derivatives |
| US11437242B2 (en) | 2018-11-27 | 2022-09-06 | Applied Materials, Inc. | Selective removal of silicon-containing materials |
| US11721527B2 (en) | 2019-01-07 | 2023-08-08 | Applied Materials, Inc. | Processing chamber mixing systems |
| US10920319B2 (en) | 2019-01-11 | 2021-02-16 | Applied Materials, Inc. | Ceramic showerheads with conductive electrodes |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5504706A (en) * | 1993-10-12 | 1996-04-02 | Texas Instruments Incorporated | Low voltage Fowler-Nordheim flash EEPROM memory array utilizing single level poly cells |
| JPH08330454A (ja) * | 1995-06-02 | 1996-12-13 | Sony Corp | 浮遊ゲート型不揮発性半導体記憶装置 |
| JP3710880B2 (ja) | 1996-06-28 | 2005-10-26 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| US5966601A (en) * | 1997-01-21 | 1999-10-12 | Holtek Microelectronics Inc. | Method of making non-volatile semiconductor memory arrays |
| JP3583583B2 (ja) | 1997-07-08 | 2004-11-04 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US6121655A (en) * | 1997-12-30 | 2000-09-19 | Matsushita Electric Industrial Co., Ltd. | Nonvolatile semiconductor memory device and method for fabricating the same and semiconductor integrated circuit |
| US5923063A (en) * | 1998-02-19 | 1999-07-13 | Advanced Micro Devices, Inc. | Double density V nonvolatile memory cell |
-
1998
- 1998-09-29 JP JP27604598A patent/JP3725708B2/ja not_active Expired - Fee Related
-
1999
- 1999-09-23 US US09/404,090 patent/US6396086B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6396086B1 (en) | 2002-05-28 |
| US20020074573A1 (en) | 2002-06-20 |
| JP2000114463A (ja) | 2000-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3725708B2 (ja) | 半導体装置 | |
| KR101166268B1 (ko) | Ｄｕａｌ-ＳＴＩ(Ｓｈａｌｌｏｗ ＴｒｅｎｃｈＩｓｏｌａｔｉｏｎ)의 반도체 장치 및 그 제조 방법 | |
| US7675110B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP3607431B2 (ja) | 半導体装置およびその製造方法 | |
| JP2005142340A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH07245343A (ja) | 半導体装置及びその製造方法 | |
| US5982008A (en) | Semiconductor device using a shallow trench isolation | |
| KR100214917B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6656814B2 (en) | Methods of fabricating integrated circuit devices including distributed and isolated dummy conductive regions | |
| US20080079092A1 (en) | Semiconductor device and method of manufacturing the same | |
| US5716886A (en) | Method of fabricating a high voltage metal-oxide semiconductor (MOS) device | |
| JPH09139495A (ja) | 半導体装置およびその製造方法 | |
| KR100287181B1 (ko) | 트렌치소자분리영역을갖는반도체소자및그제조방법 | |
| US6593189B2 (en) | Semiconductor memory reducing current consumption and narrow channel effect and method of manufacturing the same | |
| KR100756709B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| JP5069851B2 (ja) | 半導体装置 | |
| JPH1187485A (ja) | 半導体装置及びその製造方法 | |
| US20020003289A1 (en) | Semiconductor devices and methods for manufacturing the same | |
| JP2000031489A (ja) | 半導体装置の製造方法 | |
| KR0166487B1 (ko) | 반도체 모스펫 제조방법 | |
| KR970005703B1 (ko) | 트렌치형 소자분리 구조를 갖는 반도체 장치 및 그 제조 방법 | |
| TW202209684A (zh) | 半導體裝置及半導體裝置之製造方法 | |
| JPH1140779A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR20010110007A (ko) | 반도체소자의 트렌치 소자분리 방법 | |
| JPH1065128A (ja) | 半導体基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050315 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050516 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050920 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050922 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080930 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090930 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090930 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100930 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110930 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |