Nothing Special   »   [go: up one dir, main page]

JP3793562B2 - セラミック回路基板 - Google Patents

セラミック回路基板 Download PDF

Info

Publication number
JP3793562B2
JP3793562B2 JP2001296627A JP2001296627A JP3793562B2 JP 3793562 B2 JP3793562 B2 JP 3793562B2 JP 2001296627 A JP2001296627 A JP 2001296627A JP 2001296627 A JP2001296627 A JP 2001296627A JP 3793562 B2 JP3793562 B2 JP 3793562B2
Authority
JP
Japan
Prior art keywords
circuit board
metal circuit
ceramic
dummy
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001296627A
Other languages
English (en)
Other versions
JP2003100966A (ja
Inventor
貴幸 宮尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001296627A priority Critical patent/JP3793562B2/ja
Publication of JP2003100966A publication Critical patent/JP2003100966A/ja
Application granted granted Critical
Publication of JP3793562B2 publication Critical patent/JP3793562B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、セラミック基板に金属回路板を接合したセラミック回路基板に関するものである。
【0002】
【従来の技術】
近年、パワーモジュール用基板やスイッチングモジュール用基板等の回路基板として、セラミック基板上に活性金属ロウ材を介して銅等から成る金属回路板を直接接合させたセラミック回路基板が用いられている。
【0003】
図3に従来のセラミック回路基板を用いた半導体モジュールの例を断面図で示す。図3において、11はセラミック回路基板を示し、このセラミック回路基板11は、セラミック基板12と、その上面に取着された複数の金属回路板13と、セラミック基板12の下面にこれら金属回路板13と対向させて取着された金属板14とから構成されている。そして、このようなセラミック回路基板11は、金属回路板13上には半導体素子18等の電子部品が搭載され、放熱部材17上に金属板14との間に伝熱性組成物16を介在させて接合実装されることにより、半導体モジュールとして使用される。
【0004】
かかるセラミック回路基板11は、酸化アルミニウム質焼結体から成るセラミック基板12を用いる場合には、具体的には以下の方法によって製作される。
【0005】
まず、銀−銅合金にチタン・ジルコニウム・ハフニウムおよびこれらの水素化物の少なくとも1種を添加した活性金属粉末に有機溶剤・溶媒を添加混合してロウ材ペーストを調製する。
【0006】
次に、酸化アルミニウム・酸化珪素・酸化マグネシウム・酸化カルシウム等の原料粉末に適当な有機バインダ・可塑剤・溶剤等を添加混合して泥漿状と成すとともにこれを従来周知のドクターブレード法やカレンダーロール法等のテープ成形技術を採用して複数のセラミックグリーンシートを得た後、所定寸法に形成し、次にセラミックグリーンシートを必要に応じて上下に積層するとともに還元雰囲気中にて約1600℃の温度で焼成し、セラミックグリーンシートを焼結一体化させて酸化アルミニウム質焼結体から成るセラミック基板12を形成する。
【0007】
次に、セラミック基板12上にロウ材ペーストを間に挟んで銅等から成る複数の金属回路板13を載置し、一方、これに対向するセラミック基板12の下面には同様にロウ材ペーストを間に挟んで銅等から成る金属板14を配置する。
【0008】
そして最後に、セラミック基板12と金属回路板13との間およびセラミック基板12と金属板14との間に配されているロウ材ペーストを非酸化性雰囲気中にて約900℃の温度に加熱して溶融させ、このロウ材でセラミック基板12と金属回路板13とを、およびセラミック基板12と金属板14とを接合することによって製作される。
【0009】
このように製作されたセラミック回路基板11は、IGBT(Insulated Gate Bipolar Transistor)やMOS−FET(Metal Oxide Semiconductor - Field Effect Transistor)等の半導体素子18等の電子部品を半田などの接着剤を介して接合した後、例えば、アルミニウム等の放熱部材17に半田で接合されることにより、半導体素子18の動作時の発熱を良好に放熱させる半導体モジュールとなる。
【0010】
しかしながら、セラミック回路基板11(熱膨張係数が約3〜10×10-6/℃)と放熱部材17(熱膨張係数が約18〜23×10-6/℃)の熱膨張係数が大きく相違することから、セラミック回路基板11と放熱部材17との間の半田にクラックが発生し、剥離が生じて信頼性が著しく劣化する場合がある。このため、半田に変えてグリース状の伝熱性組成物16を介してセラミック回路基板11と放熱部材17とを接合実装する構成が採用されている。
【0011】
【発明が解決しようとする課題】
しかしながら、パワートランジスタモジュール等の半導体モジュールにおいては、大電流を流せるように金属回路板13の厚さを0.3〜0.5mmと厚くしている場合が多いため、半導体素子18が発熱するとその温度上昇によってセラミック基板12が反り、変形しやすいという問題点があった。すなわち、熱膨張率が大きく異なるセラミック基板12と金属回路板13とを接合すると、接合後の冷却過程や半導体素子のスイッチングによる冷熱サイクルの付加により、両者の熱膨張差に起因する熱応力が発生する。この熱応力は接合部付近のセラミック基板12側に圧縮および引張りの残留応力分布として存在し、特に金属回路板13の外周端部と近接するセラミック部分に残留応力の主応力が作用する。この残留応力は、電子部品18のスイッチングによる冷熱サイクル(以下、パワーサイクルと呼ぶ)の付加により開放されるため、例えば、セラミック基板12が変形して、周縁部が上側に変形する。すると、金属板14と伝熱部材17との間で伝熱性組成物16の端部がコ字状に凹み、次にセラミック基板12の変形が戻ると伝熱性組成物16の端部も元に戻り、端部に発生した凹み部分が閉じて金属板14と放熱部材17との間の伝熱性組成物16に気泡(空気)が侵入することとなる。
【0012】
その結果、半導体素子18からの放熱経路が遮断され、良好な熱放散を行なえなくなってしまい、半導体素子18に熱破壊や特性の劣化を招来して半導体素子18を安定に信頼性よく作動させることができなくなるという問題点を有していた。
【0013】
本発明は上記問題点に鑑み完成されたもので、その目的は、セラミック回路基板を放熱部材へ実装する際の伝熱性組成物への気泡の巻き込みを防止し、またパワーサイクルにおけるセラミック回路基板の変形を抑制して、放熱性を改善したセラミック回路基板を提供することにある。
【0014】
【課題を解決するための手段】
本発明のセラミック回路基板は、セラミック基板の上面に金属回路板を、下面に前記金属回路板と対向するダミー金属回路板を取着して成り、このダミー金属回路板が伝熱性組成物を介して放熱部材に実装されるセラミック回路基板であって、前記金属回路板の回路間に対応する前記ダミー金属回路板の隙間に、ヤング率が20GPa以下の絶縁性樹脂が充填されていることを特徴とするものである。
【0015】
また、本発明のセラミック回路基板は、上記構成において、前記金属回路板の回路間の隙間に、ヤング率が20GPa以下の絶縁性樹脂が充填されていることを特徴とするものである。
【0016】
本発明のセラミック回路基板によれば、金属回路板に対向させて取着されたダミー金属回路板に対し、その金属回路板の回路間の部位に対応する隙間の部分に、ヤング率が20GPa以下の絶縁性樹脂を充填したことから、セラミック回路基板のダミー金属回路板側の下面が平坦になるので、セラミック回路基板を放熱部材に伝熱性組成物を介して接合する際に、ダミー金属回路板の回路間に対応する隙間に気泡が入り込むことがなくなり、また、ダミー金属回路板側の下面が平坦になっているので熱伝導率が相対的に低い伝熱性組成物を薄くして接合することが可能となるため、熱抵抗の増加を防ぐことができる。その結果、放熱性を改善したセラミック回路基板を提供することができる。
【0017】
また、本発明のセラミック回路基板によれば、下面のダミー金属回路板の回路間に対応する隙間と同様に、上面の金属回路板の回路間の隙間にもヤング率が20GPa以下の絶縁性樹脂を充填することにより、セラミック基板の上下面の熱膨張係数をさらに均衡させることができ、基板の変形をより効率よく抑制することが可能となる。さらには、絶縁性樹脂が補強材として働くため、セラミック基板の曲げ強度を強化し、熱的・機械的応力に起因するクラックや割れの発生を防止し、その結果として、クラックに起因する絶縁不良を防止して製品の信頼性を向上させることが可能となる。
【0018】
このような構成により、放熱特性が良好であり、パワーサイクルによる放熱特性の劣化がなく、金属回路板上に搭載される半導体素子等の電子部品を長期にわたり安定して作動させることができるものとなる。
【0019】
【発明の実施の形態】
次に、本発明を添付図面に基づき詳細に説明する。
【0020】
図1は、本発明のセラミック回路基板1を用いた半導体モジュールの一例を示す断面図であり、2はセラミック基板、3は金属回路板、4はダミー金属回路板、5は絶縁性樹脂、6は伝熱性組成物、7は放熱部材、8は電子部品としての半導体素子である。
【0021】
セラミック基板2は、金属回路板3およびダミー金属回路板4を支持する支持部材として機能し、酸化アルミニウム(Al23)質焼結体・ムライト(3Al23・2SiO2)質焼結体・炭化珪素(SiC)質焼結体・窒化アルミニウム(AlN)質焼結体・窒化珪素(Si34)質焼結体等のセラミック材料で形成されている。
【0022】
セラミック基板2は、例えば、窒化珪素質焼結体で形成されている場合であれば、まず窒化珪素粉末に希土類酸化物粉末や酸化アルミニウム粉末等の焼結助剤を添加・混合して窒化珪素焼結体原料粉末を調整する。次いで、窒化珪素焼結体原料粉末に有機バインダおよび分散媒を添加・混合してペースト化し、このペーストをドクターブレード法等の通常の成形法でシート状に成形して窒化珪素グリーンシートを作製する。このような窒化珪素グリーンシートを必要枚数積層し、プレス加工等を施して圧着(加圧接着)して窒化珪素成形体を作製する。この後、窒化珪素成形体を空気中もしくは窒素雰囲気等の非酸化性雰囲気中で脱脂処理した後、窒素雰囲気等の非酸化性雰囲気中で焼成して、目的とするセラミック基板2を得る。
【0023】
セラミック基板2は、機械的強度が強く、高靭性な窒化珪素質焼結体が好ましい。また、その熱伝導率が少なくとも60W/mK以上であることが好ましく、特に80W/mK以上、さらには100W/mK以上であることが好ましい。
【0024】
また、セラミック基板2は、その厚みを0.2〜1.0mmとすることが好ましい。0.2mm未満では、セラミック基板2と金属回路板3およびダミー金属回路板4とを接合したときに発生する応力により、セラミック基板2に割れ等が発生しやすくなる傾向がある。他方、1.0mmを超えると、半導体素子8から発生する熱を良好に放熱部材7に伝達することが困難となる傾向がある。
【0025】
本発明のセラミック回路基板1は、上記のように製造したセラミック基板2の上面および下面に、直接接合法や活性金属法を用いて導電性を有する銅やアルミニウム等の金属材料から成る金属回路板3および金属回路板3に対応する形状で対向させて配置したダミー金属回路板4をそれぞれ一体に接合して製造される。
【0026】
例えば、活性金属法を用いる場合であれば、銀−銅合金粉末等からなる銀ロウ粉末や、アルミニウム−シリコン合金粉末等から成るアルミニウムロウ粉末に、チタン・ジルコニウム・ハフニウム等の活性金属やその水素化物の少なくとも1種からなる活性金属粉末を2〜5重量%添加した活性金属ロウ材に、適当な有機溶剤・溶媒を添加混合して得た活性金属ロウ材ペーストを、セラミック基板2の上下面に従来周知のスクリーン印刷技術を用いて金属回路板3およびダミー金属回路板4に対応させた所定パターンに印刷する。
【0027】
その後、金属回路板3およびダミー金属回路板4を活性金属ロウ材ペーストのパターン上に載置し、これを真空中または中性もしくは還元雰囲気中で、所定温度(銀ロウの場合は約900℃、アルミニウムロウ材の場合は600℃)で加熱処理し、活性金属ロウ材を溶融させて、セラミック基板2の上下面と金属回路板3およびダミー金属回路板4とを接合させる。これにより、セラミック基板2の上下面に金属回路板3およびダミー金属回路板4が取着されることとなる。
【0028】
銅やアルミニウム等から成る金属回路板3およびダミー金属回路板4は、銅やアルミニウム等のインゴット(塊)に圧延加工法や抜き打ち加工法等従来周知の金属加工法を施すことによって、例えば、厚さが0.5mmで、回路パターンの形状に対応する所定のパターン形状に製作される。金属回路板3およびダミー金属回路板4の厚さは、0.1〜1.0mmであることが好ましい。厚みが0.1mm未満では、金属回路板3の電気抵抗が大きくなるため半導体素子8からの高電流信号を伝播しにくくなる傾向がある。他方、1.0mmを超えると、セラミック基板2と金属回路板3およびダミー金属回路板4とを接合したときに発生する応力により、セラミック基板2に割れ等が発生しやすくなる傾向がある。
【0029】
金属回路板3およびダミー金属回路板4は、銅から成る場合、これを無酸素銅で形成しておくと、無酸素銅はロウ付けの際に銅の表面が銅中に存在する酸素により酸化されることなくロウ材との濡れ性が良好となるので、セラミック基板2とのロウ材を介しての接合が強固になる。したがって、金属回路板3およびダミー金属回路板4は、これを無酸素銅で形成しておくことが好ましい。
【0030】
金属回路板3およびダミー金属回路板4の厚みと材質は、活性金属ロウ付け時や半導体素子8等の電子部品搭載のための半田リフロー時の加熱による反りを抑制するために、同じ厚み・同じ材質にすることが好ましい。
【0031】
また、金属回路板3は、その表面にニッケルから成る良導電性で、かつ耐蝕性およびロウ材との濡れ性が良好な金属をメッキ法により被着させておくと、金属回路板3と外部電気回路との電気的接続を良好とすることができるとともに、金属回路板3に半導体素子8等の電子部品を半田を介して強固に接着させることができる。従って、金属回路板3は、その表面にニッケルから成る良導電性で、かつ耐蝕性およびロウ材との濡れ性が良好な金属をメッキ法により被着させておくことが好ましい。
【0032】
ダミー金属回路板4はその形状と厚みがほぼ金属回路板3の形状と厚みに対応しており、セラミック回路基板1によれば、上面に金属回路板3が取着されているセラミック基板2の下面に、対応する金属回路板3と対向させて、ダミー金属回路板4をセラミック基板2を介して金属回路板3と上下で対称的な位置(対向する位置)に取着したことから、金属回路板3に搭載された半導体素子8が動作発熱しても、セラミック基板2と金属回路板3およびダミー金属回路板4との間の熱膨張係数の相違に起因する反りの発生が抑制され、伝熱性組成物6に気泡(空気)の侵入がなくなって良好に放熱部材7に伝熱させることができ、信頼性の高い半導体モジュールを得ることができるセラミック回路基板となる。
【0033】
ダミー金属回路板4の金属回路板3の回路間に対応する隙間には、絶縁性樹脂5が充填されている。これにより、セラミック回路基板1の下面は平坦となり、セラミック回路基板1を放熱部材7に伝熱性組成物6を介して接合する際に、ダミー金属回路板4の隙間に気泡が入り込むことがなくなり、セラミック回路基板1と放熱部材7との間の熱抵抗の増加を防ぐことができる。
【0034】
また、この絶縁性樹脂5は、セラミック基板2の上面に取着されている金属回路板3の回路間の隙間へも充填するとよい。金属回路板3の回路間の隙間に絶縁性樹脂5が充填されることにより、セラミック基板2の上下面の熱膨張係数をさらに均衡させることができ、基板2の変形を抑制することが可能となり、また、絶縁性樹脂5が補強材として働くため、セラミック基板2の曲げ強度を強化し、熱的・機械的応力に起因するクラックや割れの発生を防止することができ、その結果としてクラックに起因する絶縁不良を防止することが可能となる。さらに、回路間の放電による短絡等を有効に防止して絶縁性を向上させることが可能となる。
【0035】
金属回路板3の回路間に対応するダミー金属回路板4の隙間、および必要に応じて金属回路板3の回路間の隙間に充填される絶縁性樹脂5は、ヤング率が20GPa以下である。これは、ヤング率が20GPaより大きくなると、半導体素子8のスイッチングによる冷熱サイクルの付加によりセラミック基板2・金属回路板3およびダミー金属回路板4と絶縁性樹脂5との接合界面に発生する熱膨張差に起因する熱応力を十分に吸収することが困難となり、セラミック基板2・金属回路板3およびダミー金属回路板4と絶縁性樹脂5との接合界面にクラックおよび剥離が生じることがあるからである。クラックや剥離が生じるとその部分が気泡となるため、その気泡が半導体素子8の下に位置するダミー金属回路板4と伝熱組成物6との間へ広がったり移動したりした場合、放熱特性の劣化につながる可能性がある。また、ダミー金属回路板4の回路間に対応する隙間のみに絶縁性樹脂5を充填した場合に、絶縁性樹脂5のヤング率が20GPaより大きくなっていると、変形しにくい絶縁性樹脂5の熱膨張がセラミック基板2の下面の熱膨張に影響するようになるため、セラミック基板2の上下面で熱膨張差が異なることとなり、セラミック回路基板1が反る可能性がある。
【0036】
絶縁性樹脂5の材料は、例えばシリコーン系・エポキシ系・ポリイミド系・ポリアミド系等の高粘着性・高絶縁性・高耐熱性を有するものが好ましい。また、熱伝導率の高いものを用いると、セラミック回路基板1から放熱部材7への熱伝導が向上し、放熱性が向上するのでより好ましい。また、絶縁性樹脂5にSiO2等のフィラーを入れて、セラミック回路基板1との熱膨張係数差や熱伝導性を調整することもできる。
【0037】
絶縁性樹脂5は、ダミー金属回路板4の回路間に対応する隙間への充填に際しては、下面側の表面でダミー金属回路板4の高さとほぼ同一になるように充填するようにする。これは、絶縁性樹脂5の高さが低くなってダミー金属回路板4の回路間に対応する隙間が十分に埋まらないと、セラミック回路基板1を放熱部材7に伝熱性組成物6を介して実装するときに、その部分に気泡がたまる原因となるからである。また、絶縁性樹脂5の高さがダミー金属回路板4の高さより高くなると、ダミー金属回路板4と放熱部材7との接着が悪くなり、また、ダミー金属回路板4と放熱部材7との間の伝熱性組成物6の厚みが厚くなる分、熱抵抗が大きくなる原因となる。
【0038】
一方、金属回路板3の回路間の隙間への絶縁性樹脂5の充填は、セラミック回路基板1の補強や金属回路板3の回路間の絶縁性の観点からは金属回路板3の高さ以上としておくことが好ましく、セラミック基板2の上下面の熱膨張係数を均衡させるためには金属回路板3の高さとほぼ同一になるように充填するのがよい。
【0039】
絶縁性樹脂5のダミー金属回路板4の回路間に対応する隙間および金属回路板3の回路間の隙間への充填は、例えば、シリコーン系樹脂の場合であれば、ゲル状の樹脂に硬化材を加えたものを周知のスクリーン印刷法等を用いて適量を塗布し、約150℃で2時間程度加熱して硬化させることにより行なう。
【0040】
上記のようにして作製されたセラミック回路基板1の上面の金属回路板3の所定の位置に半導体素子8等の電子部品を半田等を介して接合し、アルミニウム等のボンディングワイヤ9等で電気的に接続して、グリース状の伝熱性組成物6を介して放熱部材7に接着することにより、図1に示すような半導体モジュールが完成する。
【0041】
【実施例】
以下、実施例および比較例をあげて、さらに具体的に本発明を説明する。
【0042】
セラミック回路基板1において、セラミック基板2に厚み0.32mmの窒化珪素を用い、金属回路板3およびダミー金属回路板4にそれぞれの厚みが0.5mmの銅を使用し、これらを活性金属ロウ材を用いて接合後、エッチングにより金属回路板3およびそれに対応するダミー金属回路板4の不要な金属部分を除去して回路配線パターンを形成し、絶縁性樹脂5にヤング率が10GPaのシリコーン系樹脂を用いて以下の3種類のサンプルを作製し、パワーサイクル試験を行なった。
【0043】
<実施例1>
金属回路板3およびダミー金属回路板4の厚みと形状とを全く同一とし、ダミー金属回路板4の回路間に対応する隙間に、絶縁性樹脂5をダミー金属回路板4の下面と面一に充填した、図1に示すような構成の本発明のセラミック回路基板1によるサンプルを作製した。
【0044】
<比較例1>
実施例1と同一の基板を用い、ダミー金属回路板4の回路間に対応する隙間に絶縁性樹脂5が充填されていないサンプルを作製した。
【0045】
<比較例2>
実施例1と各構成部材の厚みが同一であり、金属回路板3のパターン形状は実施例1と同一とし、ダミー金属回路板4はパターン形成をせずに全面ベタ面とした、図3に示すようなセラミック回路基板11によるサンプルを作製した。
【0046】
試験方法として、初めの1サイクルに半導体素子がON後5秒間で125℃まで上昇し、OFF後15秒間で25℃まで下降するように印加電流を初期設定し、これを連続で繰り返して行ない、各サイクルにおいて半導体素子がON時の、温度ピークに達した時点の半導体素子の温度とセラミック回路基板の下面の温度との温度差を印加電力で割って熱抵抗を求めた。このパワーサイクル試験の結果を図2に線図で示す。
【0047】
図2において、横軸はパワーサイクル数(単位:回)を、縦軸は実施例1のサンプルにおけるパワーサイクル試験開始時の熱抵抗を100(%)とした時の比率を示しており、白丸は実施例1の結果を、黒丸は比較例1の結果を、黒四角は比較例2の結果をそれぞれ特性曲線とともに示している。この結果によれば、熱抵抗が低いほど放熱特性に優れることを示し、またサイクル数が増えても熱抵抗が変化せず安定している場合、長期の実装信頼性に優れると判断できる。
【0048】
図2に示す結果より分かるように、従来のセラミック回路基板によるサンプル(比較例2)においては、下面の金属板14を銅板厚みが上面の金属回路板13と同じ厚みでベタ面としたため、金属板14とセラミック基板12との接合部に発生する残留応力が大きくなり、セラミック回路基板11の反りが大きくなる結果、伝熱性組成物16の厚みが厚くなるため、試験前の熱抵抗が上昇した。また、パワーサイクル数が進むほど、セラミック回路基板11の変形により伝熱性組成物16に気泡が侵入し、セラミック回路基板11と放熱部材17との接着が悪くなるため、熱抵抗の劣化が生じた。
【0049】
また、比較例1においては、ダミー金属回路板4の回路間に対応する隙間に伝熱性組成物6が充填され、低熱伝導率の伝熱性組成物6の厚みが厚くなったため、試験前の熱抵抗は大きくなった。また、セラミック回路基板1の変形はないが、ダミー金属回路板4の回路間に対応する隙間に充填した伝熱性組成物6に含まれる気泡が半導体素子8の下に位置するダミー金属回路板4と伝熱性組成物6との間に移動したため、放熱特性が劣化した。
【0050】
これに対し、実施例1においては、試験開始前の熱抵抗において、および試験後の熱抵抗においても、良好な結果が得られた。本発明のセラミック回路基板1においては、セラミック回路基板1の変形がないため伝熱性組成物6への気泡の侵入がなくなり、また絶縁性樹脂5の充填によりダミー金属回路板4の回路間に対応する隙間に気泡が発生することはなく、熱特性の劣化が生じない。さらには、セラミック回路基板1の下面が平坦になるため伝熱性組成物6の厚みを薄くでき、熱特性を向上させることが可能となる。
【0051】
なお、本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば、上述の実施の形態の例ではセラミック基板2に活性金属ロウ材を介して直接に金属回路板3・ダミー金属回路板4をロウ付けしてセラミック回路基板1を形成したが、これをセラミック基板2の表面に予めタングステンまたはモリブデン等のメタライズ金属層を被着させておき、メタライズ金属層に金属回路板3・ダミー金属回路板4をロウ材を介して取着させてセラミック回路基板1を形成してもよい。
【0052】
また、上述の実施の形態の例ではセラミック基板2に活性金属ロウ材を介してあらかじめ回路配線のパターン形状に形成された金属回路板3をロウ付けしたが、セラミック基板2と略同形状の金属板をロウ付けした後にエッチングにより不要な金属部分を除去して回路配線のパターン形成を行なってもよい。
【0053】
【発明の効果】
本発明のセラミック回路基板によれば、セラミック基板の上面に金属回路板を、下面に金属回路板と対向するダミー金属回路板を取着して成り、このダミー金属回路板が伝熱性組成物を介して放熱部材に実装されるセラミック回路基板であって、金属回路板の回路間に対応するダミー金属回路板の隙間に、ヤング率が20GPa以下の絶縁性樹脂が充填されていることから、セラミック回路基板のダミー金属回路板側の下面が平坦になるので、セラミック回路基板を放熱部材に伝熱性組成物を介して接合する際に、ダミー金属回路板の回路間に対応する隙間に気泡が入り込むことがなくなり、また、ダミー金属回路板側の下面が平坦になっているので熱伝導率が相対的に低い伝熱性組成物を薄くして接合することが可能となるため、熱抵抗の増加を防ぐことができ、放熱特性が向上し、安定する。その結果、放熱性を改善したセラミック回路基板を提供することができる。
【0054】
また、本発明のセラミック回路基板によれば、下面のダミー金属回路板の回路間に対応する隙間と同様に、上面の金属回路板の回路間の隙間にもヤング率が20GPa以下の絶縁性樹脂を充填することにより、セラミック基板の上下面の熱膨張係数をさらに均衡させることができ、セラミック回路基板の表裏に発生する熱応力を均衡させてセラミック回路基板の変形をより効率よく抑制することが可能となる。さらには、絶縁性樹脂が補強材として働くため、セラミック基板の曲げ強度を強化し、熱的・機械的応力に起因するクラックや割れの発生を防止し、その結果として、クラックに起因する絶縁不良を防止して製品の信頼性を向上させることが可能となる。
【0055】
このような構成により、放熱特性が良好であり、パワーサイクルによる放熱特性の劣化がなく、金属回路板上に搭載される半導体素子等の電子部品を長期にわたり安定して作動させることができるものとなる。
【0056】
以上により、本発明によれば、セラミック回路基板を放熱部材へ実装する際の伝熱性組成物への気泡の巻き込みを防止し、またパワーサイクルにおけるセラミック回路基板の変形を抑制して、放熱性を改善したセラミック回路基板を提供することができた。
【図面の簡単な説明】
【図1】本発明のセラミック回路基板を用いた半導体モジュールの一例を示す断面図である。
【図2】本発明のセラミック回路基板の実施例および比較例のサンプルによるパワーサイクル試験の結果の一例を示す線図である。
【図3】従来のセラミック回路基板を用いた半導体モジュールの一例を示す断面図である。
【符号の説明】
1:セラミック回路基板
2:セラミック基板
3:金属回路板
4:ダミー金属回路板
5:絶縁性樹脂
6:伝熱性組成物
7:放熱部材
8:半導体素子

Claims (2)

  1. セラミック基板の上面に金属回路板を、下面に前記金属回路板と対向するダミー金属回路板を取着して成り、該ダミー金属回路板が伝熱性組成物を介して放熱部材に実装されるセラミック回路基板であって、前記金属回路板の回路間に対応する前記ダミー金属回路板の隙間に、ヤング率が20GPa以下の絶縁性樹脂が充填されていることを特徴とするセラミック回路基板。
  2. 前記金属回路板の回路間の隙間に、ヤング率が20GPa以下の絶縁性樹脂が充填されていることを特徴とする請求項1記載のセラミック回路基板。
JP2001296627A 2001-09-27 2001-09-27 セラミック回路基板 Expired - Fee Related JP3793562B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001296627A JP3793562B2 (ja) 2001-09-27 2001-09-27 セラミック回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001296627A JP3793562B2 (ja) 2001-09-27 2001-09-27 セラミック回路基板

Publications (2)

Publication Number Publication Date
JP2003100966A JP2003100966A (ja) 2003-04-04
JP3793562B2 true JP3793562B2 (ja) 2006-07-05

Family

ID=19117827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001296627A Expired - Fee Related JP3793562B2 (ja) 2001-09-27 2001-09-27 セラミック回路基板

Country Status (1)

Country Link
JP (1) JP3793562B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4621531B2 (ja) * 2005-04-06 2011-01-26 株式会社豊田自動織機 放熱装置
JP2008058099A (ja) * 2006-08-30 2008-03-13 New Industry Research Organization センサ装置
JP4832419B2 (ja) * 2007-12-25 2011-12-07 トヨタ自動車株式会社 半導体モジュール
JP2011253890A (ja) * 2010-06-01 2011-12-15 Jtekt Corp 多層回路基板の製造方法
JP6603098B2 (ja) * 2014-12-25 2019-11-06 京セラ株式会社 回路基板および電子装置
JP7365368B2 (ja) * 2019-01-16 2023-10-19 ローム株式会社 半導体装置
DE112020000277T5 (de) 2019-01-16 2022-05-12 Rohm Co., Ltd. Halbleiterbauteil
CN110459525B (zh) * 2019-08-20 2021-02-09 西藏华东水电设备成套有限公司 一种具有逆变器的电力系统及其制造方法
JP7552967B2 (ja) 2020-12-08 2024-09-18 新光電気工業株式会社 半導体パッケージ用ステム

Also Published As

Publication number Publication date
JP2003100966A (ja) 2003-04-04

Similar Documents

Publication Publication Date Title
JP3793562B2 (ja) セラミック回路基板
JP2004022973A (ja) セラミック回路基板および半導体モジュール
JPH06296084A (ja) 高熱伝導体及びこれを備えた配線基板とこれらの製造方法
US20230075200A1 (en) Power module and method for manufacturing same
JP2003133662A (ja) セラミック回路基板
JP3850335B2 (ja) セラミック回路基板
JP3934966B2 (ja) セラミック回路基板
JP2004087927A (ja) セラミック回路基板
JP2006073663A (ja) 電気素子収納用パッケージ、電気素子ユニットおよび電気素子冷却モジュール
JP5665479B2 (ja) 回路基板および電子装置
JP3588315B2 (ja) 半導体素子モジュール
JP2000183253A (ja) 半導体素子収納用パッケージ
JP3667130B2 (ja) 配線基板モジュール
JP2007324182A (ja) 配線基板および電子装置
JP4514598B2 (ja) 電子部品収納用パッケージおよび電子装置
JPH07211822A (ja) 半導体素子収納用パッケージ
JP2000340716A (ja) 配線基板
JP3447043B2 (ja) 電子部品用パッケージ
JP3987649B2 (ja) 半導体素子収納用パッケージ
JP2003124584A (ja) セラミック回路基板
JP2013229377A (ja) 回路基板およびそれを用いた電子装置
JPH10275879A (ja) 半導体パッケージ
JP2004134703A (ja) 端子付き回路基板
JP2008004760A (ja) 配線基板および電子装置
JP4721533B2 (ja) セラミック回路基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060408

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090414

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100414

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110414

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110414

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120414

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120414

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130414

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140414

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees