Nothing Special   »   [go: up one dir, main page]

JP3793033B2 - Infrared sensor and driving method thereof - Google Patents

Infrared sensor and driving method thereof Download PDF

Info

Publication number
JP3793033B2
JP3793033B2 JP2001095301A JP2001095301A JP3793033B2 JP 3793033 B2 JP3793033 B2 JP 3793033B2 JP 2001095301 A JP2001095301 A JP 2001095301A JP 2001095301 A JP2001095301 A JP 2001095301A JP 3793033 B2 JP3793033 B2 JP 3793033B2
Authority
JP
Japan
Prior art keywords
period
transistor
row
amplification
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001095301A
Other languages
Japanese (ja)
Other versions
JP2002300475A (en
Inventor
義典 飯田
圭太郎 重中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001095301A priority Critical patent/JP3793033B2/en
Priority to US10/106,787 priority patent/US6759657B2/en
Publication of JP2002300475A publication Critical patent/JP2002300475A/en
Priority to US10/726,583 priority patent/US6770881B2/en
Application granted granted Critical
Publication of JP3793033B2 publication Critical patent/JP3793033B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01JMEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/10Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors
    • G01J5/20Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors using resistors, thermistors or semiconductors sensitive to radiation, e.g. photoconductive devices

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、赤外線センサ及びその駆動方法に係わり、特に非冷却型の赤外線センサにおける信号読み出し回路の改良をはかった赤外線センサ及びその駆動方法に関する。
【0002】
【従来の技術】
赤外線を利用した撮像装置は、昼夜に拘わらず撮像可能であると共に、可視光よりも煙や霧に対して透過性が高いという特長を有し、さらに被写体の温度情報をも得られるいう特長を有する。このため、防衛分野を初め監視カメラや火災検知カメラとして広い応用範囲を有する。
【0003】
従来の主流素子である量子型赤外線固体撮像素子の最大の欠点は低温動作のための冷却機構を必要とすることであるが、近年このような冷却機構を必要としない非冷却型赤外線固体撮像素子の開発が盛んになってきている。非冷却型、即ち熱型の赤外線固体撮像素子においては、波長10μm程度の入射赤外線を吸収構造により熱に変換した上で、この微弱な熱により生じる感熱部の温度変化を何らかの熱電変換手段により電気的信号に変換し、この電気的信号を読み出すことで赤外線画像情報を得ている。
【0004】
非冷却型の赤外線固体撮像素子としては、一定の順方向電流により温度変化を電圧変化に変換するシリコンpn接合をSOI領域に形成したものが報告されている(Tomohiro Ishikawa, et al.,Proc.SPIE Vol.3698, p.556,1999)。SOI基板を用いたシリコンpn接合型の素子は、シリコンLSI製造工程のみによる製造が可能であるという特長があり、従って量産性に優れた素子である。また、シリコンpn接合型素子には、熱電変換手段であるpn接合が整流特性を利用した画素選択機能を有していることから、画素の内部構造を単純化できるという特長もある。
【0005】
ところで、非冷却型の赤外線固体撮像素子における画素部の温度変化は、赤外線吸収層の吸収率や光学系にもよるが、一般的には被写体の温度変化の5×10-3倍程度であり、被写体温度が1[K]変化すれば画素温度は5[mK]変化する。シリコンpn接合を8個直列接続した場合の、熱電変換効率は10[mV/K]程度であるので、被写体温度が1[K]変化した場合には画素部に50[μV]の信号電圧が発生する。実際には、被写体の温度変化として0.1[K]程度を識別することが要求されることが多いので、その場合に発生する5[μV]程度の信号電圧を読み出すことが必要となる。
【0006】
このような非常に微弱な信号電圧を読み出す方法として、画素部で発生した信号電圧を増幅トランジスタのゲート電圧として電流増幅し、増幅された信号電流を蓄積容量で時間積分するという回路構成が知られている。この回路構成は、ゲート変調積分回路と呼ばれる回路であり、この回路構成を各列毎に配置して1行分の電流増幅を並列処理することで、信号帯域を制限しランダム雑音を低減できるという効果がある。
【0007】
ゲート変調積分回路における電圧ゲインGは、増幅トランジスタの相互コンダクタンスgm(=δId/δVg)、積分時間ti、そして蓄積容量Ciにより決まり、
G=(ti×gm)/Ci …(1)
で表現される。積分時間ti及び蓄積容量Ciが与えられたとき、上記のゲインは増幅トランジスタの相互コンダクタンスgmにより支配され、n型のMOSトランジスタが飽和領域で動作する場合のgmは、下記の(2)式により近似表現される。
【0008】
gm=(W/L)・(εox/Tox)・μn・(Vgs−Vth)…(2)
但し、W:チャネル幅、L:チャネル長、εox:ゲート酸化膜の誘電率、Tox:ゲート酸化膜厚、μn:電子移動度、Vgs:ゲート・ソース間電圧、Vth:トランジスタの閾値電圧、である。
【0009】
既に述べたように、被写体の温度差として0.1[K]程度を認識することが要求されるので、そのときに画素出力部に発生する5[μV]程度の信号を読み出すことが必要となる。この信号電圧レベルは、可視光を撮像するセンサであるCMOSセンサと比較して、非常に低い電圧である。例えば、文献(「高感度CMOSイメージセンサ」、映像情報メディア学会誌Vo1.54,No.2,p.216,2000)によれば、雑音電圧は約0.4[mV]=400[μV]であり、これと比較すれば、上記の赤外線センサの雑音レベルはCMOSセンサの約1/80という低電圧であり、取り扱う信号電圧も同じく約1/80という低電圧になる。従って、センサ出力を一般的な撮像素子であるCMOSセンサと同様の回路によって処理することを考えれば、約80倍のゲインを実現することが望ましい。
【0010】
ところが、ゲート変調積分回路における増幅トランジスタのゲートには、5[μV]程度の画素出力よりも大きい揺らぎ成分が存在しており、実際にはゲインを低く設計している。この揺らぎ成分は、MOS増幅トランジスタの閾値の揺らぎと、定電流源として使用する負荷MOSトランジスタの閾値揺らぎに起因したものであり、いずれも一般的には約30[mV]程度の揺らぎが発生することが知られている。
【0011】
この閾値揺らぎ成分は、増幅トランジスタのゲート電圧として与えられる画素出力信号と同様に、増幅読み出し回路により増幅されるので、ゲインを約80倍に設計した場合には、蓄積容量に2.4[V]もの揺らぎが発生することになってしまう。勿論、この閾値揺らぎは、各々の増幅MOSトランジスタ及び各々の負荷MOSトランジスタに固有の揺らぎであり、画像上は固定パターンとして発生するので、外部回路による補正を行うことが可能である。しかし、このような補正を行うと、蓄積容量の電圧スイングの大部分を閾値揺らぎ対策として消費してしまうと同時に、外部回路に要求されるダイナミックレンジが拡大してしまうことになる。
【0012】
従って、これまでは増幅読み出し回路のゲインを犠牲にして、外部回路での処理への負荷を低減せざるを得なかった。また、ゲインを十分に大きくできないために、増幅読み出し回路における電流ショット雑音や1/f雑音等のランダム雑音の影響を十分に低減できなかった。
【0013】
【発明が解決しようとする課題】
このように従来、非冷却型赤外線センサにおいては、画素出力部に発生する信号電圧レベルが低いため、増幅トランジスタを用いて十分に増幅する必要があるが、増幅トランジスタのゲートには揺らぎ成分が存在しており、増幅ゲインを上げた場合には蓄積容量に現れる揺らぎも大きくなる。このため、ゲインを犠牲にして、外部回路での処理への負荷を低減せざるを得なかった。そして、ゲインを十分に大きくできないために、増幅読み出し回路における電流ショット雑音や1/f雑音等のランダム雑音の影響を十分に低減できないという問題があった。
【0014】
本発明は、上記事情を考慮して成されたもので、その目的とするところは、増幅トランジスタのゲートに現れる揺らぎの影響を低減することができ、低雑音・高感度・ワイドダイナミックレンジの非冷却型赤外線センサ及びその駆動方法を提供することにある。
【0015】
【課題を解決するための手段】
(構成)
上記課題を解決するために本発明は次のような構成を採用している。
【0016】
即ち本発明は、赤外線センサにおいて、半導体基板上に入射赤外線を検出する赤外線検出画素が二次元的に配列された撮像領域と、この撮像領域内に行方向に配置された複数の行選択線と、前記撮像領域内に列方向に配置された複数の信号線と、これらの信号線に発生した信号電圧によりそれぞれ変調される複数の増幅トランジスタと、これらの増幅トランジスタのドレインにそれぞれ接続され該トランジスタからの信号電荷を蓄積する複数の蓄積容量と、前記各増幅トランジスタのドレイン電位をそれぞれリセットする複数のリセット手段と、前記各蓄積容量に保持された信号電荷をそれぞれ読み出す複数の読み出し手段と、前記各信号線と前記増幅トランジスタのゲートとの間にそれぞれ設けられた複数の結合容量と、前記各増幅トランジスタのドレインとゲートとの間にそれぞれ設けられた複数のサンプリングトランジスタとを具備してなることを特徴とする。
【0017】
ここで、本発明の望ましい実施態様としては次のものがあげられる。
【0018】
(1) 赤外線検出画素は、半導体基板上に入射赤外線を吸収し熱に変換するための赤外線吸収手段と、赤外線吸収手段で発生した熱による温度変化を電気信号に変換するための熱電変換手段と、熱電変換手段からの画素出力信号を読み出す画素を選択する画素選択手段と、画素選択手段により選択された赤外線検出画素からの画素出力信号を出力するための出力手段とから構成される。
【0019】
(2) 半導体基板は、単結晶シリコン支持基板上に酸化シリコン層を介してSOI単結晶シリコン層を積層形成してなるSOI基板であり、熱電変換手段は、第1導電型のSOI単結晶シリコン層内部に第2導電型領域を設けることで形成された単結晶シリコンpn接合であり、SOI基板内部に形成された中空構造上に中空支持されている。
【0020】
(3) 撮像領域には、入射赤外線によって画素出力信号が変化せず、入射赤外線に対して感度を有さない無感度画素が行方向に配列された無感度画素列が、少なくとも1行配置されている。
【0021】
(4) 無感度画素は、熱電変換手段が半導体基板と熱分離されないことにより無感度化されている。
【0022】
(5) 読み出し手段から時系列で得られる第1の行出力情報群を保持する記憶保持手段と、記憶保持手段に保持された第1の行出力情報群に基づき、第1の出力情報群を得た行とは異なる行を選択した結果として得られる第2の行出力情報群を補正する補正手段とを備えている。
【0023】
また本発明は、上記構成の赤外線センサを駆動するための駆動方法において、1フレーム期間内で前記行選択線により前記赤外線検出画素を選択していない非選択期間においては、該非選択期間中の第1の期間において、前記リセット手段をオフすることで前記増幅トランジスタのドレイン電位をリセットされていない状態とし、前記サンプルトランジスタをオンすることで該トランジスタのドレインとゲートを接続して同一電位とし、前記非選択期間内の第1の期間を除いた第2の期間において、前記サンプルトランジスタをオフすることで該トランジスタのドレインとゲートを分離し、前記増幅トランジスタのゲートには第1の期間における該トランジスタのドレイン電位を保持し、1フレーム期間内で前記赤外線検出画素を前記行選択線により選択している選択期間、及び前記読み出し手段により信号電圧を読み出す期間においては、前記サンプルトランジスタをオフ状態に保持することを特徴とする。
【0024】
さらに別の駆動方法として、1フレーム期間内で前記行選択線により赤外線検出画素を選択していない非選択期間においては、該非選択期間内の第1の期間において、前記リセット手段をオフすることで前記増幅トランジスタのドレイン電位をリセットされていない状態とし、前記サンプルトランジスタをオンすることで前記増幅トランジスタのドレインとゲートを接続して同一電位とし、前記増幅トランジスタのソースに第1のソース電圧を印加し、非選択期間内の第1の期間を除いた第2の期間において、前記サンプルトランジスタをオフすることで前記増幅トランジスタのドレインとゲートを分離し、前記増幅トランジスタのゲートには第1の期間における該トランジスタのドレイン電圧を保持し、1フレーム期間内で前記行選択線により前記赤外線検出画素を選択している行選択期間においては、前記サンプルトランジスタほオフ状態に保持した上で、前記増幅トランジスタのソースに第1のソース電圧と異なる第2のソース電圧を印加し、1フレーム期間内で前記読み出し手段により信号電圧を読み出す期間においては、前記サンプルトランジスタをオフ状態に保持した上で、前記増幅トランジスタのソースに第1のソース電圧を印加することを特徴とする。
【0025】
また本発明は、赤外線センサにおいて、半導体基板上に入射赤外線を検出する赤外線検出画素が二次元的に配列され、かつ赤外線感度を有さない無感度画素行が少なくとも1行含まれた撮像領域と、この撮像領域内に行方向に配置された複数の行選択線と、前記撮像領域内に列方向に配置された複数の信号線と、これらの信号線に発生した信号電圧によりそれぞれ変調される複数の増幅トランジスタと、これらの増幅トランジスタのドレインにそれぞれ接続され該トランジスタからの信号電荷を蓄積する複数の蓄積容量と、前記各増幅トランジスタのドレイン電位をそれぞれリセットする複数のリセット手段と、前記各蓄積容量に保持された信号電荷をそれぞれ読み出す複数の読み出し手段と、前記各信号線と該信号線に対応する前記増幅トランジスタのゲートとの間にそれぞれ設けられた複数の結合容量と、前記各増幅トランジスタのドレインとゲートとの間にそれぞれ設けられた複数のサンプリングトランジスタとを具備してなることを特徴とする。
【0026】
また本発明は、上記構成の赤外線センサを駆動するための駆動方法において、1フレーム期間内で前記行選択線により前記無感度画素行を選択している第1の選択期間においては、該第1の選択期間内の第1の期間において、前記リセット手段をオフすることで前記増幅トランジスタのドレイン電位をリセットされていない状態とし、前記サンプルトランジスタをオンすることで前記増幅トランジスタのドレインとゲートを接続して同一電位とし、前記増幅トランジスタのソースに第1のソース電圧を印加し、第1の選択期間内の第1の期間を除いた第2の期間において、前記サンプルトランジスタをオフすることで前記増幅トランジスタのドレインとゲートを分離し、前記増幅トランジスタのゲートには第1の期間における該トランジスタのドレイン電位を保持し、1フレーム期間内で前記行選択線により前記有感度画素行を選択している第2の選択期間においては、前記サンプルトランジスタをオフ状態に保持した上で、前記増幅トランジスタのソースに第1のソース電圧とは異なる第2のソース電圧を印加し、1フレーム期間内で前記行選択線により前記前記読み出し手段により信号電圧を読み出す期間においては、前記サンプルトランジスタをオフ状態に保持した上で、前記増幅トランジスタのソースに第1のソース電圧を印加することを特徴とする。
【0027】
さらに、別の駆動方法として、
1フレーム期間内で前記行選択線により前記無感度画素行を選択している第1の選択期間においては、該第1の選択期間内の第1の期間において、前記リセット手段をオフすることで前記増幅トランジスタのドレイン電位をリセットされていない状態とし、前記サンプルトランジスタをオンすることで前記増幅トランジスタのドレインとゲートを接続して同一電位とし、前記増幅トランジスタのソースに第1のソース電圧を印加し、第1の選択期間内の第1の期間を除いた第2の期間において、前記サンプルトランジスタをオフすることで前記増幅トランジスタのドレインとゲートを分離し、前記増幅トランジスタのゲートには第1の期間における該トランジスタのドレイン電位を保持し、第1の選択期間内の第1の期間及び第2の期間を除いた第3の期間においては、前記増幅トランジスタのソースに第1のソース電圧を印加し、1フレーム内で前記行選択線により前記赤外線検出画素を選択している行選択期間においては、前記サンプルトランジスタをオフ状態に保持した上で、前記増幅トランジスタのソースに第1のソース電圧と異なる第2のソース電圧を印加し、1フレーム内で前記読み出し手段により信号電圧を読み出す期間においては、前記サンプルトランジスタをオフ状態に保持した上で、前記増幅トランジスタのソースに第1のソース電圧を印加することを特徴とする。
【0028】
また本発明は、赤外線センサにおいて、半導体基板上に入射赤外線を検出する赤外線検出画素が二次元的に配列され、かつ赤外線感度を有さない無感度画素行が少なくとも1行含まれた撮像領域と、この撮像領域内に行方向に配置された複数の行選択線と、前記撮像領域内に列方向に配置された複数の信号線と、これらの信号線に発生した信号電圧によりそれぞれ変調される複数の増幅トランジスタと、これらの増幅トランジスタのドレインにそれぞれ接続され該トランジスタからの信号電荷を蓄積する複数の蓄積容量と、前記各増幅トランジスタのドレイン電位をそれぞれリセットする複数のリセット手段と、前記各蓄積容量に保持された信号電荷をそれぞれ読み出す複数の読み出し手段と、前記各信号線と該信号線に対応する前記増幅トランジスタのゲートとの間にそれぞれ設けられた複数の結合容量と、前記増幅トランジスタのドレインとゲートとの間にそれぞれ設けられた複数のサンプリングトランジスタと、前記読み出し手段から時系列で得られる第1の行出力情報群を保持する記憶保持手段と、該記憶保持手段に保持された第1の行出力情報群に基づき、第1の行出力情報群を得た行とは異なる行を選択した結果として得られる第2の行出力情報群を補正する補正手段とを具備してなることを特徴とする。
【0029】
また本発明は、赤外線センサにおいて、半導体基板上に入射赤外線を検出する赤外線検出画素が二次元的に配列され、かつ赤外線感度を有さない無感度画素行が少なくとも2行含まれた撮像領域と、この撮像領域内に行方向に配置された複数の行選択線と、前記撮像領域内に列方向に配置された複数の信号線と、これらの信号線に発生した信号電圧によりそれぞれ変調される複数の増幅トランジスタと、これらの増幅トランジスタのドレインにそれぞれ接続され該トランジスタからの信号電荷を蓄積する複数の蓄積容量と、前記各増幅トランジスタのドレイン電圧をそれぞれリセットする複数のリセット手段と、前記各蓄積容量に保持された信号電荷をそれぞれ読み出す複数の読み出し手段と、前記各信号線と該信号線に対応する前記増幅トランジスタのゲートとの間にそれぞれ設けられた複数の結合容量と、前記増幅トランジスタのドレインとゲートとの間にそれぞれ設けられた複数のサンプリングトランジスタとを具備してなることを特徴とする。
【0030】
また本発明は、上記構成の赤外線センサを駆動するための駆動方法において、1フレーム期間内で前記行選択線により第1の無感度画素行を選択している第1の選択期間においては、該第1の選択期間内の第1の期間において、前記リセット手段をオフすることで前記増幅トランジスタのドレイン電位をリセットされていない状態とし、前記サンプルトランジスタをオンすることで前記増幅トランジスタのドレインとゲートを接続して同一電位とし、前記増幅トランジスタのソースに第1のソース電圧を印加し、第1の選択期間内の第1の期間を除いた第2の期間において、前記サンプルトランジスタをオフすることで前記増幅トランジスタのドレインとゲートを分離し、前記増幅トランジスタゲートには第1の期間における該トランジスタのドレイン電位を保持し、1フレーム期間内で前記行選択線により第1の無感度画素行と異なる第2の無感度画素行を選択している第2の選択期間、及び前記行選択線により有感度画素行を選択している第3の選択期間においては、前記サンプルトランジスタをオフ状態に保持した上で、前記増幅トランジスタのソースに第1のソース電圧と異なる第2のソース電圧を印加し、1フレーム期間内で前記読み出し手段により信号電圧を読み出す期間においては、前記サンプルトランジスタをオフ状態に保持した上で、前記増幅トランジスタのソースに第1のソース電圧を印加することを特徴とする。
【0031】
また本発明は、赤外線センサにおいて、半導体基板上に入射赤外線を検出する赤外線検出画素が二次元的に配列され、かつ赤外線感度を有する有感度画素行の複数行と共に赤外線感度を有さない無感度画素行が少なくとも1行含まれた撮像領域と、この撮像領域内に行方向に配置された複数の行選択線と、前記撮像領域内に列方向に配置された複数の信号線と、これらの信号線の各々と第1結合容量を介してそれぞれ接続される複数の増幅トランジスタと、これらの増幅トランジスタのドレインとゲートとの間にそれぞれ設けられた複数のサンプリングトランジスタと、前記各増幅トランジスタのドレインと第2結合容量を介してそれぞれ接続された複数の第1の蓄積容量と、前記各増幅トランジスタのドレイン電位をそれぞれリセットする複数のリセット手段と、前記各第1の蓄積容量の電圧をそれぞれクランプする複数の第1のクランプ手段と、前記各第1の蓄積容量に保持された信号電荷をそれぞれ読み出すための複数の読み出し手段とを具備してなることを特徴とする。
【0032】
ここで、前記各第1の蓄積容量と転送トランジスタを介してそれぞれ接続された複数の第2の蓄積容量と、前記各第2の蓄積容量の電圧をそれぞれリセットする複数の第2のリセット手段とを備え、前記各第2の蓄積容量に転送された信号電荷がそれぞれ前記複数の読み出し手段により読み出されることが望ましい。
【0033】
また本発明は、上記構成の赤外線センサを駆動するための駆動方法において、前記赤外線検出画素の検出信号を行単位に読み出す期間を水平走査期間とし、毎回の水平走査期間の水平ブランキング期間中に、前記リセット手段をオフした状態で前記サンプリングトランジスタをオンすることで前記増幅トランジスタの閾値情報サンプリング動作を行い、次に前記行選択線により選択された前記無感度画素行の増幅読み出し動作を行い、次に前記行選択線により選択された有感度画素行の増幅読み出し動作を行い、前記無感度画素行の読み出し期間においては前記クランプ手段により前記蓄積容量の電圧を所定の電圧にクランプし、前記有感度画素行の増幅読み出し期間においては前記クランプ手段をオフ状態に保持し、該有感度画素行の増幅読み出し期間の終了時点においては前記蓄積容量に前記無感度画素出力と前記有感度画素出力との差分出力を蓄積し、該差分出力を前記読み出し手段を介して順次読み出し、かつ1フレーム内の各走査期間毎に有感度画素行を異ならせることを特徴とする。
【0034】
また本発明は、赤外線センサにおいて、半導体基板上に入射赤外線を検出する赤外線検出画素が二次元的に配列され、かつ赤外線感度を有する有感度画素行の複数行と共に赤外線感度を有さない無感度画素行が少なくとも1行含まれた撮像領域と、この撮像領域内に行方向に配置された複数の行選択線と、前記撮像領域内に列方向に配置された複数の信号線と、これらの信号線の各々と第1結合容量を介してそれぞれ接続された複数の増幅トランジスタと、これらの増幅トランジスタのドレインとゲートとの間にそれぞれ設けられた複数の第1サンプリングトランジスタと、前記各増幅トランジスタのドレインと第2結合容量を介してそれぞれ接続された複数の第1蓄積容量と、前記各増幅トランジスタのドレイン電位をそれぞれリセットする複数のリセット手段と、第1蓄積容量の電圧をそれぞれクランプする複数のクランプ手段と、第1蓄積容量と第2サンプリングトランジスタを介してそれぞれ接続された複数の第2蓄積容量と、第2蓄積容量に保持された各々の信号電圧を読み出すための複数の水平選択読み出し手段とを具備してなることを特徴とする。
【0035】
また本発明は、上記構成の赤外線センサを駆動するための駆動方法において、前記赤外線検出画素の検出信号を行単位に読み出す期間を水平走査期間とし、第1水平走査期間中に、前記リセット手段をオフした状態で前記サンプリングトランジスタをオンすることで前記増幅トランジスタの閾値情報サンプリング動作を行い、次に前記行選択線により選択された無感度画素行の増幅読み出し動作を行い、次に前記行選択線により選択された有感度画素行の増幅読み出し動作を行い、前記無感度画素行の増幅読み出し期間においては、前記クランプ手段により第1蓄積容量の電圧を所定の電圧にクランプし、前記有感度画素行の増幅読み出し期間においては、前記クランプ手段をオフ状態に保持し、該有感度画素行の増幅読み出し期間の終了時点においては第1蓄積容量に無感度画素行の出力と有感度画素行の出力の差分出力を蓄積し、次に第2サンプリングトランジスタをオンすることで、第1蓄積容量に蓄積された差分出力を第2蓄積容量に転送し、第1水平走査期間の終了後、第1水平走査期間に続く第2水平走査期間において、前記読み出し手段を介して順次読み出されるまで信号電荷を保持し、該第2水平走査期間においては、第2サンプリングトランジスタをオフした状態で第1水平走査期間と同じ動作を繰り返し実行することを特徴とする。
【0036】
(作用)
本発明によれば、列毎に異なる増幅トランジスタの閾値がばらつくことによって発生する、列毎の電圧ゲインのばらつきを無くすために、画素出力が発生する信号線と増幅トランジスタのゲートとの間に結合容量を設けてDC的に分離し、さらにフレーム毎に列毎の増幅トランジスタの閾値情報を増幅トランジスタのゲートに与えているので、列毎の閾値ばらつきの影響は無くなり、この閾値ばらつきに起因する蓄積容量の電圧スイングを確保するために必要な蓄積容量の動作電圧領域のマージン設定が不要となる。このため、ゲート変調積分回路のゲインを大きく設計することが可能となり、高感度な非冷却型赤外線センサを得ることができる。また、同じ理由で、蓄積容量電位をフルに利用できるようになり、広ダイナミックレンジな非冷却型赤外線センサを得ることができる。
【0037】
また本発明によれば、負荷MOSトランジスタの閾値の情報を含んだ無感度画素選択時の無感度画素電圧が信号線に発生しているタイミングで、列毎の増幅MOSトランジスタの閾値情報と同時に、列毎の負荷MOSトランジスタの閾値情報サンプリングを行うことにより、増幅トランジスタの閾値のばらつきを補正すると同時に動作点ばらつきを補正しているので、列毎の負荷MOSトランジスタの閾値ばらつきの影響を無くすことができ、蓄積容量の電圧スイングを確保するために必要な蓄積容量の動作電圧領域のマージン設定が不要となる。このため、ゲート変調積分回路のゲインを大きく設計することが可能となり、高感度な非冷却型赤外線センサを得ることができる。また、同じ理由で、蓄積容量電位をフルに利用できるようになり、広ダイナミックレンジな非冷却型赤外線センサを得ることができる。
【0038】
さらに本発明によれば、リセット雑音を含む無感度画素行の1行分の無感度画素出力情報群を1フレーム期間保持する手段を有しているので、結合容量のリセット雑音がフレーム内で一定であるということから、同一フレーム内でのリセット雑音成分除去が可能であり、結合容量に起因するランダム雑音の影響なく、高感度化することが可能である。ここで、読み出し手段から時系列で得られる第1の行出力情報群を保持する記憶保持手段と、保持された第1の行出力情報群に基づいて第2の行出力情報群を補正する補正手段を設けることにより、リセット雑音成分の除去をより有効に行うことができる。
【0039】
また本発明によれば、増幅トランジスタの閾値情報のサンプリングは、水平走査期間毎に行うので、上記閾値情報は水平走査期間に相当する期間に保持されればよい。従って、上記の保持電圧に対して上記結合容量及び結合容量に接続されているトランジスタ等のリーク電流が影響する時間は、フレーム期間から水平走査期間に大幅に短縮される。よって、製造プロセスの変動等により上記リーク電流が設計値より増加しても、その影響によって垂直シェーディング等の特性不良が発生する可能性が大幅に低下するので、安定に製造可能となり、従って高い製造歩留まりを得ることができる。
【0040】
さらに本発明によれば、毎水平走査期間内に、増幅トランジスタの閾値情報サンプリング動作と、無感度画素出力信号の増幅読み出し動作と、選択画素出力信号の増幅読み出し動作と、無感度画素出力信号と選択画素出力信号との差分処理動作を行うことが可能である。従って、増幅トランジスタの閾値情報サンプリング動作に伴って結合容量に発生するランダム雑音であるリセット雑音成分は、上記の差分処理において除去されることになり、外部回路或いはオンチップ回路において、上記のランダム雑音情報をフレーム期間保持する記憶保持回路、及びこの記憶保持回路に保持されたランダム雑音情報に基づいて出力信号を補正する補正回路は不要となり、素子構造及び素子駆動を大幅に簡略化することができる。
【0041】
また本発明によれば、水平走査期間内に無感度画素出力信号と選択画素出力信号との差分処理動作を行うことができるので、信号帯域の低周波側に帯域制限がかかる。従って、低周波数側で高雑音となる増幅トランジスタの1/f雑音や、信号線に接続される定電流源として用いられる負荷MOSトランジスタの1/f雑音を大幅に低減可能となる。さらに、差分処理動作回路と水平読み出し回路との間に1水平走査期間の記憶保持回路を設けることで、水平走査期間の大部分を占める水平有効期間に撮像信号の増幅読み出しを行うことが可能となる。このため、信号周波数帯域の高周波数側について帯域制限をかけることになり、さらに低雑音化できる。また、このような構造と駆動によって、センサチップ内の単体素子のリーク電流や、MOS界面トラップ密度に対する仕様を大幅に緩和できることになるので、製造工程のばらつきによらず安定に製造が可能である。
【0042】
【発明の実施の形態】
以下、本発明の詳細を図示の実施形態によって説明する。
【0043】
(第1の実施形態)
図1は、本発明の第1の実施形態に係わる赤外線センサの全体構成を示す回路図である。図では、説明を簡単にするために2行2列の2×2画素構成を示しているが、より多数行,多数列のm×n画素構成に適用できるのは勿論のことである。
【0044】
入射赤外線を電気信号に変換する赤外線検出画素1が半導体基板上に2次元的に配置されて撮像領域3を構成している。撮像領域3の内部には、複数本の行選択線4(4−1,4−2)と複数本の垂直信号線5(5−1,5−2)が配置されている。
【0045】
画素選択のために、行選択回路40と水平アドレス回路6が撮像領域3の行方向と列方向に各々隣接配置され、行選択回路40には行選択線4が接続され、水平アドレス回路6には水平選択線7(7−1,7−2)が接続されている。画素出力電圧を得るための低電流源として、各列の垂直信号線5には負荷MOSトランジスタ8(8−1,8−2)が接続されている。負荷MOSトランジスタ8のソースには基板電圧Vsが印加されている。
【0046】
行選択回路40により選択された行選択線4には電源電圧Vdが印加され、行選択回路40により選択されない行選択線にはVsが印加される。その結果、選択された行の赤外線検出画素1内部のpn接合が順バイアスとなりバイアス電流が流れ、画素内部のpn接合の温度と順バイアス電流とにより動作点が決まり、各列の垂直信号線5に画素信号出力電圧が発生する。このとき、行選択回路40によって選択されない画素1のpn接合は逆バイアスとなる。即ち、画素内部のpn接合は画素選択の機能を持っている。
【0047】
垂直信号線5に発生する電圧は、極めて低電圧であり、被写体の温度変化dTsと画素温度変化dTdとの比として5×10-3を仮定し、この値と画素のpn接合が8個のpn接合を直列接続した場合の熱電変換感度dV/dTd=10[mV/K]とにより、dTs=0.1[K]のときには僅かに5[μV]であることが分かる。従って、この被写体温度差を認識するためには、垂直信号線5に発生する雑音を5[μV]以下にすることが必要になる。この雑音の値は、MOS型の可視光イメージセンサであるCMOSセンサの雑音の約1/80と、非常に低い。
【0048】
この低電圧の信号電圧を増幅するために、列毎に増幅読み出し回路9が配置されており、各列の増幅トランジスタ10のゲートと各列の垂直信号線5とは、結合容量11により容量結合している。この結合容量11により、垂直信号線5と増幅読み出し回路9とはDC的に分離される。
【0049】
増幅トランジスタ10のドレイン側には、電流増幅した信号電流を積分し蓄積するための蓄積容量12が接続されている。信号電流を積分する蓄積時間は、行選択回路40により行選択線4に印加される行選択パルスにより決定される。蓄積容量12には、該蓄積容量12の電圧をリセットするためのリセットトランジスタ13が接続され、水平選択トランジスタ14による信号電圧の読み出しが完了した後にリセット動作を行うようになっている。
【0050】
増幅トランジスタ10のドレインは、サンプルトランジスタ15を介して増幅トランジスタ10のゲートに接続されており、サンプルトランジスタ15をオンすることにより、増幅トランジスタ10のゲートとドレインが同電位となる。
【0051】
図2は、本実施形態の赤外線センサにおける赤外線検出画素の断面構造(a)と平面構造(b)とを説明するための概略構成図である。熱電変換のためのpn接合を含むセンサ部16は、単結晶シリコン支持基板17の内部に形成された中空構造18の上に形成された、赤外線吸収層22と、熱電変換のために形成されたSOI層19内部のpn接合と、このSOI層19を支持している埋め込みシリコン酸化膜層20とから成る。また、このセンサ部16を中空構造18上に支持すると共にセンサ部16からの電気信号を出力するために支持部21が設けられ、センサ部16と垂直信号線5及び行選択線4とを接続する接続部(不図示)が設けられている。
【0052】
このように、センサ部16及び支持部21が中空構造18上に設けられることにより、入射赤外線によるセンサ部16の温度の変調を効率良く行う構造になっている。なお、図2では、pn接合が2個直列接続される場合の構造を示している。
【0053】
図3は、本実施形態の動作を説明するためのタイミングチャートであり、図1に示した2行2列からなる4画素の場合の駆動タイミングチャートである。タイミングチャートに記さない負荷MOSトランジスタ8のソース電位と増幅トランジスタ10のソース電位は何れも基板電位を与えており、リセットトランジスタ13のドレイン電圧には電源電圧を与えている。
【0054】
行選択1行目の行選択線4−1が選択される期間101の前に、行選択回路40が行選択を行わない非選択期間100があり、ここで増幅トランジスタ10の閾値情報を取得し保存する動作を行う。この非選択期間100においては、垂直信号線5の電圧は負荷MOSトランジスタ8のソース電圧と等しくなるので基板電位になる。
【0055】
まず、リセットトランジスタ13をオンして蓄積容量12の電圧Vc1,Vc2をリセットする。次に、非選択期間100においてサンプルトランジスタ(SMP)15をオンして、増幅トランジスタ10のゲートに電源電圧にリセットされた増幅トランジスタ10のドレイン電圧を与える。そのため、増幅トランジスタ10はオンされドレイン電流が流れる。このドレイン電流によりドレイン電圧Vcは低下して増幅トランジスタ10のコンダクタンス低下させ、ドレイン電流が流れない状態のゲート電圧がドレイン電圧Vcに取得される。この電圧が各列毎の増幅トランジスタ10の閾値電圧である。
【0056】
増幅トランジスタ10の閾値情報がドレイン電圧Vcに読み出された後にサンプルトランジスタ15をオフすることで、閾値情報は結合容量11に保持されることになる。この閾値情報の読み出しは、フレーム期間内に一度行うものであるので、第1行の行選択に先立ち行い、第2行目以降の行選択前には行わず、以降は第1行選択前に保持された閾値情報をそのまま使用する。次に、第1行の選択に先立ちリセットトランジスタ13をオンして閾値電圧が読み出されたドレイン電圧Vcをリセットする。
【0057】
第1行の選択期間101においては、第1行選択線4−1に行選択パルスV1が印加され、負荷MOSトランジスタ8〜垂直信号線5〜第1行の画素1〜第1行選択線4−1〜行選択回路40の電流パスを、負荷MOSトランジスタ8により決定されるバイアス電流が流れる。このバイアス電流と画素1の熱電変換手段であるpn接合の温度とにより画素1の動作点が決まり、画素1の温度により変化する画素出力電圧が各列の垂直信号線5に発生する。そして、垂直信号線5の電圧が基板電圧から画素出力電圧に変化する。
【0058】
この垂直信号線5の電圧変化は、結合容量11によるカップリングで増幅トランジスタ10のゲート電圧を変化させる。従って、増幅トランジスタ10のゲート電圧は、非選択期間100において保持された増幅トランジスタ10の閾値情報に画素出力電圧変化情報が加わったものとなる。その結果、増幅トランジスタ10がオンされ垂直信号線電圧に応じたドレイン電流が流れ、蓄積容量12で第1行選択期間101の期間、電流が積分されドレイン電圧Vcが変化する。このとき、増幅トランジスタ10のドレイン電流を支配するゲート電圧は、保持された閾値電圧からのシフト量により決定されるので、列毎にばらつく閾値の影響を受けない。
【0059】
選択期間101に続く水平読み出し期間102に、水平選択回路6により水平読み出しトランジスタ14が順次選択されドレイン電圧Vc1,Vc2が時系列で出力線24に読み出される。第2行以降の動作は、サンプルトランジスタ15の動作がないこと以外は、第1行での動作と同様であり、行選択期間のドレイン電流を積分し、順次読み出す。
【0060】
本実施形態によれば、各列毎に異なる増幅トランジスタ10の閾値情報は、非選択期間100における閾値読み出し動作により増幅トランジスタ10のゲートに接続される結合容量11に保持されているので、画素選択期間101に行われる電流積分動作においては増幅トランジスタ10の閾値のばらつきの影響がなくなり、垂直信号線5に発生する画素出力電圧のみでドレイン電流が決定される。
【0061】
従って、ドレイン電流積分による増幅読み出し回路9の動作において、垂直信号線5に発生するμVオーダーの画素信号電圧よりも、遙かに高レベルである30mV程度の閾値ばらつきによる蓄積容量12の飽和を防止するためのマージンを設計することが不要となる。その結果として、高い電圧ゲインを得ることが可能となり、増幅読み出し回路9以降における雑音の影響を大幅に低減できるので、低雑音,高感度,ワイドダイナミックレンジの赤外線センサを得ることができる。
【0062】
本実施形態における、増幅読み出し回路9の動作は、負荷MOSトランジスタ8のソース電圧、行選択回路40の選択パルス電圧、増幅トランジスタ10のソース電圧、リセットトランジスタ13のドレイン電圧により、ゲインや飽和等の動作を最適化することが可能である。
【0063】
(第2の実施形態)
図4は、本発明の第2の実施形態に係わる赤外線センサの駆動方法を説明するためのタイミングチャートである。
【0064】
本実施形態におけるセンサ構成は第1の実施形態で用いた図1、2と同一であり、タイミングチャートも第1の実施形態における図3とほぼ同一であるが、本実施形態におけるタイミングチャート(図4)においては増幅トランジスタ10のソース電圧SSをパルス駆動している。即ち、非選択期間100における増幅トランジスタ10の閾値情報取得動作時に、トランジスタ10のソースSSにパルス電圧を印加している。
【0065】
このような駆動によれば、画素選択時の画素1を含むバイアス電流が流れる経路の動作点を変化することなく、増幅読み出し動作時の増幅トランジスタ10のゲート・ソース間電圧を調整可能となり、増幅読み出し回路9の動作点調整が容易になり、より最適な状態での動作を行うことが可能である。従って、より低雑音,高感度,ワイドダイナミックレンジの赤外線センサを得ることができる。
【0066】
(第3の実施形態)
図5は、本発明の第3の実施形態に係わる赤外線センサの全体構成を示す回路図であり、図1に示したセンサ構成図を簡略表記した上で、5行5列の25画素の構成を示している。なお、図1と同一部分には同一符号を付して、その詳しい説明は省略する。
【0067】
行選択回路40により選択された行選択線4に行選択パルスが印加され、選択された行にある画素1には負荷MOSトランジスタによる低電流回路80から供給されるバイアス電流が垂直信号線5を介して流れ、バイアス電流と画素1の温度により決まる画素pn接合の動作点に応じた画素出力電圧が垂直信号線5に発生する。垂直信号線5は、結合容量11とサンプルトランジスタ15からなる閾値保持回路110を介して増幅読み出し回路90に接続されており、増幅読み出し回路90内で増幅された1行分の信号電圧情報群は、水平選択回路6により選択される水平読み出し回路70から出力端Vout に順次読み出される。
【0068】
本実施形態においては、撮像領域内部に赤外線感度を有さない無感度画素2が1行配置された無感度画素行200が配置されており、行選択回路40は、通常の画素1と同様な行選択手段で無感度画素2を選択することができる。
【0069】
図6は、無感度画素2の構造の一例を示す断面構造図(a)及び表面構造図(b)である。前記図2に示した通常の画素の構造と比較して明らかなように、支持基板17内部に中空構造18が形成されていないことを除けば、通常の画素1と同一の構造であり、電気的構造は同一である。しかし、中空構造18を形成していないため、入射赤外線が赤外線吸収層22で吸収されて発生した熱は支持基板17に伝導されてしまう。つまり、赤外線が入射してもセンサ部16の温度は変化しないことになるので、結果的に赤外線に対して感度を有さない無感度画素となる。
【0070】
図5に示すように、無感度画素行200を撮像領域3内に含むセンサを図3に示したタイミングチャートで駆動することによって、無感度画素行200の出力情報が得られる。この無感度画素行200の出力を得ることにより、さらに低雑音化することが可能となる。即ち、増幅トランジスタ10の閾値情報を結合容量11に保持する際に、結合容量11には結合容量11のリセット雑音が発生するが、このリセット雑音は、閾値情報が1フレーム期間保持されるためにフレーム期間内では各列で一定である。従って、無感度画素行200の信号を読み出し、外部回路により通常の画素出力との差分を得られるような信号処理を行うことで除去可能となるので、無感度画素行200を設けることによって、より低雑音で高感度な赤外線センサを得ることができる。
【0071】
このリセット雑音は、結合容量値をCcとした場合に、ボルツマン定数をk、素子の絶対温度をTとして、(kT/Cc)1/2 で表現され、Cc=1pFの場合は約60μVにもなる。この値は、増幅トランジスタ10の閾値ばらつきの値(約30mV)の1/100以下であるので、増幅読み出し回路9における動作マージンを設定する必要はない。また、フレーム内での縦筋状の固定パターン雑音として発生するが、フレーム内での相関を利用して、無感度画素出力との差分をとることで除去可能になるので、雑音の増加を招くことは無い。
【0072】
また、図7に示すように、1行分の出力情報群を保持する記憶回路301を設けて、保持した行とは異なる行からの出力を、記憶回路301に保持した出力情報群によって補正する補正回路302をチップ内に含むセンサ構造によって、チップ上での処理を行うことも可能である。
【0073】
(第4の実施形態)
図8は、本発明の第4の実施形態に係わる赤外線センサの駆動方法を説明するためのタイミングチャートであり、1行目に無感度画素行を含む、2行2列の素子の駆動例を示している。
【0074】
本実施形態におけるセンサ構成は第3の実施形態で用いた図5と同一である。なお、図8では説明を簡単にするために2行2列の例を示しているが、5行5列の場合も同様に適用できるのは勿論のことである。
【0075】
本実施形態においては、増幅トランジスタ10の閾値情報読み取りを、非選択期間ではなく、無感度画素行の選択期間103に行っている。無感度画素行200を選択している期間103で閾値情報を読み取るために、この期間103において増幅トランジスタソースSSにパルス電圧を印加している。なお、無感度画素行の選択期間103に読み取られた閾値情報は、これに続く水平読み出し期間104で水平選択回路6により水平読み出しトランジスタ14を順次選択することにより出力線24に読み出される。
【0076】
このように本実施形態では、増幅トランジスタソースに印加するパルス電圧によって、結合容量11に読み出される閾値情報に付加されるオフセット電圧を調整可能であり、従って増幅読み出し回路9の動作点を調整することが可能である。無感度画素行200を選択している期間103に閾値情報を読み取る動作を行うことで、増幅トランジスタ10の閾値情報のみならず、定電流源である負荷MOSトランジスタ8の閾値情報を同時に読み出すことになるので、増幅読み出し回路9のゲインをさらに大きく設定可能となるので、より低雑音,高感度,ワイドダイナミックレンジな赤外線センサを得ることができる。
【0077】
(第5の実施形態)
図9は、本発明の第5の実施形態に係わる赤外線センサの駆動方法を説明するためのタイミングチャートである。この図では、1行目に無感度画素行がある2行3列の画素構成の駆動を示している。
【0078】
本実施形態においては、行選択回路40が無感度画素行200を2回選択しており、1回目の行選択期間103において閾値情報の読み取りを行い、2回目の行選択期間105において無感度画素出力を得ている。さらに、選択期間103に読み取られた閾値情報はこれに続く水平読み出し期間104で読み出され、選択期間105に読み取られた無感度画素出力はこれに続く水平読み出し期間106で読み出される。
【0079】
このように図9のタイミングによれば、無感度画素行を1行設けるだけの構造で、無感度画素による閾値読み取り動作と、無感度画素出力の読み取りを行うことが可能である。そして、閾値読み取りにより増幅トランジスタ10のしきい値のばらつきの影響を無くすことができ、無感度画素出力の読み取りに加え、先に説明した外部回路による通常画素出力との差分をとることにより、結合容量11のリセット雑音を無くすことができる。
【0080】
(第6の実施形態)
図10は、本発明の第6の実施形態に係わる赤外線センサの全体構成を示す回路図であり、図1に示したセンサ構成図を簡略表記した上で、5行5列の25画素の構成を示している。第3の実施形態で説明した図5の構成と基本的には同じであるが、本実施形態では無感度画素2が2行設けられている。
【0081】
図10のセンサの駆動方法は、図11のタイミングチャートに示す通りであり、第1行目の無感度画素行を選択する期間103で閾値情報の読み取りを行い、第2行目の無感度画素行を選択する期間105で無感度画素出力を得ている。増幅トランジスタ10のソースには、閾値情報の読み出し期間103には高電圧が印加され、画素出力信号の増幅読み出し期間105、101には低電圧が印加される。
【0082】
本実施形態によれば、第5の実施形態と同様に、無感度画素による閾値読み取り動作と無感度画素出力の読み取りを行うことが可能となり、増幅トランジスタ10のしきい値のばらつきの影響を無くすことができ、結合容量11のリセット雑音を無くすことができる。これに加え、行選択回路40には単純なシフトレジスタ回路を用いることが可能であるので、周辺回路の設計が容易である。
【0083】
(第7の実施形態)
前記図7に示した構成例では、保持された閾値情報に基づく出力信号を、1フレーム期間保持する記憶保持手段301や、この保持記憶された情報に基づいて、有効出力信号を補正するための補正手段302が必要である。さらに、結合容量11に閾値情報を1フレーム期間保持するために、結合容量11及び結合容量11に接続されたトランジスタ等のリーク電流の影響を受けやすい。従って、これらのリーク電流が大きい場合には、保持された閾値情報が1フレーム期間内に変化してしまい、出力画像に縦方向のシェーディングが発生する可能性もある。そこで、以下の実施形態ではこれを解決している。
【0084】
図12は、本発明の第7の実施形態に係わる赤外線センサの全体構成を示す回路図であり、3行2列の3×2画素構成を示している。なお、図1と同一部部には同一符号を付して、その詳しい説明は省略する。また、図では説明を簡単にするために2行2列の3×2画素構成を示しているが、より多数行,多数列のm×n画素構成に適用できるのは勿論のことである。
【0085】
図12の上方の2行には赤外線検出画素1が配列され、図12の下方の1行には無感度画素2が配列され無感度画素行200が構成されている。撮像領域3には、入射赤外線を電気信号に変換する赤外線検出画素1が2次元的に配置された領域と、上記の無感度画素2が行方向に配列された無感度画素行200とが存在している。
【0086】
赤外線検出画素1の構造例は前記図2と同様である。また、無感度画素2の構造例は前記図6と同様である。なお、図12においては、無感度画素行200を図12の下部側の行に配置しているが、必要に応じて、図12の上部側の行に配置する等の構成も可能である。また、無感度画素行200は少なくとも1行分配置することが必要であるが、さらに必要に応じて2行以上配置することも可能である。
【0087】
撮像領域3内部には、行選択線4(4−1,4−2,4−3)と垂直信号線5(5−1,5−2)が配置されている。行選択線4は、行選択のための回路である行選択回路40に接続され、行選択駆動される。垂直信号線5には、赤外線検出画素1及び無感度画素2からの信号読み出しのためのバイアス電流を供給するための定電流源が接続されている。
【0088】
垂直信号線5と増幅トランジスタ10(10−1,10−2)の各々のゲートとの間に第1の結合容量11が配置され、増幅トランジスタ10のゲート・ドレイン間にサンプリングトランジスタ15を配置し、増幅トランジスタ10の閾値電圧ばらつきに起因する問題を図1の構成と同様に回避している。しかし、図12の構成においては、増幅読み出しの回路以降の構成が異なっている。増幅トランジスタ10のドレインは、各列に配置される積分トランジスタ(INT)32を介して第2結合容量33に接続されている。第2結合容量33の他端には蓄積容量30が接続されていると共に、クランプトランジスタ(CL)31が接続されている。蓄積容量30に蓄積,保持された信号電圧は、水平選択回路6によって、順次水平読み出しトランジスタ6(6−1,6−2)を介して、出力部Vout に時系列で読み出される。
【0089】
図12の構成によって、毎水平走査期間内に増幅トランジスタの閾値電圧情報のサンプリングを行い、結合容量11に閾値電圧情報が保持される期間が、水平走査期間に短縮することが可能となり、結合容量11及びそれに接続されるサンプリングトランジスタ15等のリーク電流の影響を大幅に低減可能となる。
【0090】
例えば、結合容量11における閾値電圧保持期間がフレーム期間であるという図1の構成では、上述のリーク電流の影響により垂直シェーディングが発生する可能性がある。さらに、製造プロセスの変動等により、上述のリーク電流が増大してしまった場合には、さらに大きい垂直シェーディング問題が発生したり、或いはある行以降において撮像不能となる可能性があり、特性上の安定性及び製造上の安定性に課題がある。
【0091】
一方、本実施形態によれば、閾値電圧を毎水平走査期間にサンプリングしているので、上述のような垂直シェーディングは本質的に発生しない。さらに、閾値電圧の保持時間が、フレーム期間から水平走査期間に大幅に短縮されているので、リーク電流に対する仕様は大幅に緩和されることになり、製造上の安定性が大幅に向上し、安定的に製造が可能となる。
【0092】
さらに、図12の構成によれば、毎水平走査期間内に赤外線検出画素1からの出力電圧と、無感度画素2からの出力電圧の差分処理を行うことが可能となる。この差分処理によって、得られる効果は、以下の二つの雑音低減効果と、その各々と関連して得られる製造歩留まり向上効果である。一つは、上記の増幅トランジスタ10の閾値電圧情報のサンプリングにおいて発生する、結合容量11のリセット雑音を、列増幅読み出し回路内部で除去できるということである。この結合容量11におけるリセット雑音を見積もると、以下のようになる。
【0093】
リセット雑音電圧Vnは、Vn=(kT/C)1/2 で表現される。但し、k:ボルツマン定数、T:絶対温度である。従って、結合容量値として1pFを仮定すれば、結合容量に発生するリセット雑音は約60μVにもなってしまう。これは、前述した赤外線感度の見積もり結果を適用すると、被写体温度換算で1.2[℃]にもなる、非常に大きい雑音成分である。従って、高感度のセンサを実現するためには、何らかの手段によって、この結合容量のリセット雑音を除去することが不可欠である。このリセット雑音を除去するための素子構成例の一つが前記図7である。
【0094】
次に、本実施形態の赤外線センサを駆動するタイミングチャートの例を図13に示し、図13のタイミングチャートに沿って、図12の赤外線センサの動作を説明する。水平ブランキング期間301における動作は、増幅トランジスタ10の閾値サンプリング動作(図13、期間a)、無感度画素2からの信号読み出し動作(図13、期間b)、そして、赤外線検出画素1からの信号読み出し動作(図13、期間c)である。
【0095】
まず、行選択回路40による行選択を行わない非選択状態として、全ての行選択線4はオフされている。従って、前述のように、垂直信号線5には、負荷MOSトランジスタ8のソース電圧として印加している基板電位Vsが発生する。そして、サンプリングトランジスタ15及びリセットトランジスタ14をオンにする。この動作により、増幅トランジスタ10のゲートとドレインは同電圧となり、リセットトランジスタ15によりリセットされ、増幅トランジスタ10はいずれもオン状態になる。
【0096】
次に、リセットトランジスタ15をオフにすることで、増幅トランジスタ10のドレイン電圧及びゲート電圧は各々のドレイン電流により低下し、各々のドレイン電流がゼロになった状態に収束する。このときの、各々の増幅トランジスタ10のドレイン電圧及びゲート電圧が、各々の増幅トランジスタ10の閾値電圧である。その後、サンプリングトランジスタ15をオフとすることで、増幅トランジスタ10のゲートとドレインは分離され、以後、サンプリングされた各々の閾値電圧は、列毎の第1結合容量11に保持されることになる。
【0097】
次に、リセットトランジスタ14と積分トランジスタ32とクランプトランジスタ31をオンする。このとき、増幅トランジスタ10のドレイン電圧及び第2結合容量33の電圧はリセットされ、蓄積容量30の電圧Vcsが所望の電圧に固定される。
【0098】
次に、リセットトランジスタ14をオフにして、ゲート変調積分回路による増幅読み出しを開始する。行選択回路40により行選択線4−3に電源電圧Vdを印加し、無感度画素行200を行選択する。このとき、負荷MOSトランジスタ8から垂直信号線5を介して無感度画素行200の無感度画素2が順バイアスされ、負荷MOSトランジスタ8により決定される順バイアス電流と、半導体基板17の温度とにより無感度画素2内部のpn接合の動作点が決まり、垂直信号線5に無感度画素出力が発生する。垂直信号線5に発生した電圧変化は、結合容量11を介して増幅トランジスタ10のゲート電圧変化を変調し、増幅トランジスタ10をオン状態としてドレイン電流が流れ、第2結合容量33に蓄積される。
【0099】
次に、行選択回路40による行選択線4−3の選択をオフにすることで、増幅トランジスタ10はオフし、ゲート変調積分読み出し動作が完了し、無感度画素2の信号出力が第2結合容量33に蓄積される。そして、クランプトランジスタ31をオフにした後に、リセットトランジスタ14をオンし、増幅トランジスタ10のドレイン電圧及び第2結合容量33の電圧をリセットし、再度リセットトランジスタ14をオフにする。
【0100】
行選択回路40により、行選択線4−1に電源電圧が印加され、第1行の赤外線検出画素が選択される。このとき、負荷MOSトランジスタ8から垂直信号線5を介して選択された第1行の赤外線検出画素1が順バイアスされ、負荷MOSトランジスタ8により決定される順バイアス電流と、赤外線検出画素1内部のセンサ部16の温度とにより赤外線検出画素1内部のpn接合の動作点が決まり、垂直信号線5に第1行の赤外線検出画素出力が発生する。行選択回路40により第1行が選択される期間(図13、期間c)、前述の無感度画素行選択期間(図13、期間b)と同様な動作により、赤外線検出画素出力によるゲート変調積分読み出し動作が行われ、そのドレイン電流は第2結合容量33に信号電荷として蓄積される。このとき、クランプトランジスタ31はオフとなっているので、上記の赤外線検出画素による信号電荷の発生により蓄積容量30の電圧Vcsは変調される。
【0101】
最後に積分トランジスタ32をオフすることで、第1行に関する水平ブランキング期間の動作が完了する。このとき、蓄積容量30には、クランプトランジスタ31のオン動作により固定されたクランプ電圧を基準に、無感度画素2からの出力と赤外線検出画素1からの出力の差分により変調された電圧Vcsが保持されている。
【0102】
次に、水平有効期間300では、水平選択回路6により水平読み出しトランジスタ7が順次オンされ、時系列で出力線24に出力信号が読み出される。続く、水平ブランキング期間302においては、前述した水平ブランキング期間301における動作と基本的に同一であり、行選択回路40により選択される行選択線が第1行の行選択線4−1ではなく、第2行の行選択線4−2であることを除けば、同じ動作を行う。さらに、水平ブランキング期間302に続く水平有効期間300では、第1行の信号読み出しと同等に、水平選択回路6により水平読み出しトランジスタ6が順次オンされ、時系列で出力線24に出力信号が読み出される。
【0103】
以上のような動作によれば、前述の通り、毎水平走査期間において増幅トランジスタ10の閾値サンプリングを行うことが可能となり、低雑音であると共に製造工程の変動への耐性が高く、製造歩留まりが高い赤外線センサを実現できる。しかも、前記図7に示した構成例とは異なり、記憶保持手段301や補正手段302等の外部回路を設ける必要もなくオンチップで実現することができるため、赤外線センサシステムを低コスト化できる。
【0104】
図12の実施形態を駆動するためのタイミングチャートは、図13以外にもバリエーションがあるが、ここでは、増幅トランジスタ10のソース電圧をパルス駆動する例について、図14を用いて説明する。図14と図13とは、基本的には同様の動作を行うものであり、大部分タイミングチャートは同一である。図14には、図13ではDC駆動であった、増幅トランジスタソースSSの電圧をパルス駆動している。また、それにシンクロしたタイミングで無感度画素行200の行選択線4−3にもパルスが追加されている。図14での動作は、基本的に図13と同一であるので、同一の部分についての説明は省略する。
【0105】
図14の駆動は、水平ブランキング期間301の初期(図14、期間a)における、増幅トランジスタ10の閾値電圧サンプリング動作においてソースSSにパルス電圧Vsを印加し、それと同時に無感度行200の選択を行うために行選択線4−3もオンとしている。この動作においては、増幅トランジスタ10のソースSSが基板電圧Vsより高い電圧に設定されるために、サンプリングされる閾値電圧は増幅トランジスタ10のソースSSがVsの時の値となり、図13の動作よりも高い閾値電圧がサンプリングされることになる。その後の、無感度画素行200の選択からゲート変調積分読み出し動作、及び赤外線検出画素の選択からゲート変調積分読み出し動作においては、ソースSSは基板電圧Vsに設定される。
【0106】
図14の駆動によれば、増幅トランジスタ10の動作点調整の調整対象が増加し、より最適な状態での素子動作が可能となり、その結果として、さらに高感度特性を得ることが可能となる。即ち、図13の駆動において、増幅トランジスタ10の動作点を決定するのは、行選択回路40によって行選択線4に印加される電源電圧Vdによって決定されてしまう。ところが、行選択回路40によって印加する電源電圧Vdは、赤外線検出画素1の感度にも影響を及ぼすので、必ずしも増幅トランジスタ10の動作の最適化だけのための調整を行うことができない。従って、増幅トランジスタ10の増幅率を最適にできない場合があり、最高の感度を得ることができない。
【0107】
なお、図13、14では、はじめに無感度画素2からの信号出力を読み出し、それに続き赤外線検出画素1からの信号出力を読み出すタイミングチャートを例示したが、逆に赤外線検出画素1からの信号読み出しを行ってから、無感度画素2からの信号読み出しを行うことももちろん可能である。さらに、図13、14では、赤外線検出画素2と無感度画素1との出力信号を差分処理するためのタイミングチャートを例示しているが、異なる行の赤外線検出画素からの出力同士の差分処理を行うことも可能である。その場合には、これまで述べてきた効果の他に、例えば隣接行間の差分処理を行うことが可能となり、垂直方向に限定されるものの、いわゆるエッジ検出を行うことも可能となる。
【0108】
(第8の実施形態)
図15は、本発明の第8の実施形態を説明するための赤外線センサの構成図である。3×2画素構成を示しており、図15の上方の2行には赤外線検出画素1が配列され、図15の下方の1行には無感度画素2が配列され無感度画素行200が構成されている。
【0109】
撮像領域3には、入射赤外線を電気信号に変換する赤外線検出画素1が2次元的に配置された領域と、上記の無感度画素2が行方向に配列された無感度画素行200とが存在している。赤外線検出画素1及び無感度画素2の構造は、各々図2、図6に例示したものと同様である。図15の構成の基本部分は、第7の実施形態である図12と同一であるのでその説明を省略し、ここでは第7の実施形態との差異を中心に説明する。
【0110】
撮像領域3及びその周辺回路構成、垂直信号線5−1,5−2から第1結合容量11を介して接続されるゲート変調積分読み出し回路の構成、及び2回の信号読み出し結果を差分処理する回路については、図12と同一の構成になっている。本実施形態においては、差分処理後の信号電圧を保持する第1蓄積容量30と、水平読み出しトランジスタ14との間に、さらに一段のサンプルホールド回路を設けた構成となっている。
【0111】
即ち、第1蓄積容量30に保持された信号電圧は、転送トランジスタ42を介して、第2蓄積容量43に接続されており、水平読み出しトランジスタは14は、第2蓄積容量43に蓄積された信号を順次読み出す構造となっている。第2蓄積容量43の電圧を初期化するために、第2蓄積容量43には第2リセットトランジスタ44が接続されている。第1蓄積容量30と、第2蓄積容量43とを転送トランジスタ42で分離することで、信号電圧を第2蓄積容量43に保持した状態で、第1蓄積容量30を使用して行うゲート変調積分読み出し動作を行うことが可能となる。
【0112】
図15の本実施形態による赤外線センサを駆動するためのタイミングチャートの一例を図16に示し、その動作と効果について、以下説明する。
【0113】
本実施形態においては、第7の実施形態では水平ブランキング期間101、102で行っていた撮像信号の読み出し動作を、有効期間100に行うことが異なっている。初めの有効期間100において、図13における水平ブランキング期間での動作と同様な動作を行うことで、各水平走査期間毎の増幅トランジスタ10の閾値電圧サンプリング動作(図16、期間a)、第1蓄積容量30の電圧を固定した状態での無感度画素2からの暗信号のゲート増幅積分読み出し動作(図16、期間b)、そして差分処理のためのクランプトランジスタ31をオフにした後に行う、選択行の赤外線検出画素1からの光信号のゲート増幅積分読み出し動作(図16、期間c)を行う。この結果、第1蓄積容量30には、増幅トランジスタ10の閾値のばらつきの影響が排除され、さらに低周波数での帯域制限が行われた結果として負荷MOSトランジスタ8及び増幅トランジスタ10の1/f雑音が低下した状態での低雑音な信号電圧が保持される。
【0114】
この間、転送トランジスタ42はオフされており、水平読み出しトランジスタ14は第1蓄積トランジスタ30と分離されている。水平選択回路6からの水平選択パルスにより、水平読み出しトランジスタ14が順次選択されるが、出力部24には、リセット信号が出力される。
【0115】
本実施形態における水平ブランキング期間101での動作は、第1蓄積容量30に蓄積されていた信号電圧を、第2蓄積容量43に転送するという動作のみである(図16、期間d)。まず、第2リセットトランジスタ44をオンして、第2蓄積容量43の電圧をリセットし、再度第2リセットトランジスタ44をオフする。次に、転送トランジスタ42をオンして、第1蓄積容量30に保持された信号電荷を第2蓄積容量43に転送し、再度転送トランジスタ42をオフする。この水平ブランキング期間101において、第2蓄積容量43に転送された信号電圧は、次の有効期間において順次読み出されることになる(図16、期間e)。
【0116】
本実施形態によれば、無感度画素2からのゲート変調積分読み出し動作、及び赤外線検出画素1からのゲート変調積分読み出し動作を、水平走査期間の大部分を占める有効期間内に動作することが可能となる。即ち、上述のゲート変調積分読み出し動作を支配する行選択パルスの幅を、大幅に拡大できることになる。その結果、信号周波数帯域の高周波側における帯域制限が可能となり、ランダム雑音を低減可能となるので、さらに低雑音の赤外線センサを得ることができる。勿論、第7の実施形態の効果である、信号周波数帯域の低周側での帯域制限による、負荷MOSトランジスタ及び増幅トランジスタにおいて発生する1/f雑音の低減効果や、毎水平走査期間に閾値電圧をサンプリングすることによる垂直シェーディング防止効果や、差分処理動作による、第1結合容量11で発生する高レベルのリセット雑音の除去効果は、本実施形態においても同様に得られる。
【0117】
また、これらの特長によって、製造工程の変動への耐性が向上しているので、第7の実施形態と同様に、製造工程の変動があっても、高い歩留まりで安定に製造可能であるという効果も得られる。
【0118】
図15に示した赤外線センサを駆動するためのタイミングチャートは、図16以外にもバリエーションがあるが、ここでは、増幅トランジスタ10のソース電圧をパルス駆動する例について、図17を用いて説明する。図17と図16とは基本的には同様の動作を行うものであり、大部分タイミングチャートは同一である。図17には、図16ではDC駆動であった、増幅トランジスタ10のソースSSの電位をパルス駆動している。また、それにシンクロしたタイミングで無感度行200の行選択線4−3にもパルスが追加されている。
【0119】
図17での動作は、基本的に図16と同一であるので、同一の部分についての説明は省略する。図17の駆動は、有効期間100の初期(図17、期間a)における、増幅トランジスタ10の閾値電圧サンプリング動作において増幅トランジスタ10のソースSSにパルス電圧Vsを印加し、それと同時に無感度行200の選択を行うために行選択線4−3もオンとしている。この動作においては、増幅トランジスタ10のソースSSが基板電圧Vsより高い電圧に設定されるために、サンプリングされる閾値電圧は増幅トランジスタ10のソースSSがVsの時の値となり、図16の動作よりも高い閾値電圧がサンプリングされることになる。その後の、無感度画素行の選択からゲート変調積分読み出し動作、及び赤外線検出画素の選択からゲート変調積分読み出し動作においては、ソースSSは基板電圧Vsに設定される。
【0120】
図17の駆動によれば、増幅トランジスタ10の動作点調整の調整対象が増加し、より最適な状態での素子動作が可能となり、その結果として、さらに高感度特性を得ることが可能となる。即ち、図16の駆動において、増幅トランジスタ10の動作点を決定するのは、行選択回路40によって行選択線4に印加される電源電圧Vdによって決定されてしまう。ところが、行選択回路40によって印加する電源電圧Vdは、赤外線検出画素1の感度にも影響を及ぼすので、必ずしも増幅トランジスタ10の動作の最適化だけのための調整を行うことができない。従って、増幅トランジスタ10の増幅率を最適にできない場合があり、最高の感度を得ることができない。
【0121】
なお、図16、17では、初めに無感度画素2からの信号出力を読み出し、それに続き赤外線検出画素1からの信号出力を読み出すタイミングチャートを例示したが、逆に赤外線検出画素1からの信号読み出しを行ってから、無感度画素2からの信号読み出しを行うことも勿論可能である。さらに、図16、17では、赤外線検出画素2と無感度画素1との出力信号を差分処理するためのタイミングチャートを例示しているが、異なる行の赤外線検出画素からの出力同士の差分処理を行うことも可能である。その場合には、これまで述べてきた効果の他に、例えば隣接行間の差分処理を行うことが可能となり、垂直方向に限定されるものの、いわゆるエッジ検出を行うことも可能となる。
【0122】
なお、本発明は上述した各実施形態に限定されるものではない。画素構成は実施形態に示したもの以外にm×nの各種の画素構成に適用できる。赤外線検出画素は図2の構造に何ら限定されるものではなく、仕様に応じて適宜変更可能である。具体的には、半導体基板上に入射赤外線を吸収し熱に変換するための赤外線吸収手段と、赤外線吸収手段で発生した熱による温度変化を電気信号に変換するための熱電変換手段と、熱電変換手段からの画素出力信号を読み出す画素を選択する画素選択手段と、画素選択手段により選択された赤外線検出画素からの画素出力信号を出力するための出力手段とを有するものであればよい。また、赤外線を直接電気信号に変換できる素子を使用することも可能である。
【0123】
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することが可能である。
【0124】
【発明の効果】
以上詳述したように本発明によれば、画素出力が発生する信号線と増幅トランジスタのゲートとの間に結合容量を設けてDC的に分離し、増幅トランジスタのドレインとゲートとの間にサンプリングトランジスタを設け、フレーム毎に列毎の増幅トランジスタの閾値情報を増幅トランジスタのゲートに与えるようにしているので、閾値ばらつきに起因する蓄積容量の電圧スイングを確保するために必要な蓄積容量の動作電圧領域のマージン設定が不要となる。従って、ゲート変調積分回路のゲインを大きく設計することが可能となり、感度の向上をはかることができる。また同じ理由で、蓄積容量電位をフルに利用できるようになり、ダイナミックレンジの拡大をはかることができる。これにより、低雑音,高感度,ワイドダイナミックレンジの非冷却赤外線センサを実現することが可能となる。また、製造工程の変動への耐性が向上するので、高い製造歩留まりで、安定に製造が可能となる。
【図面の簡単な説明】
【図1】第1の実施形態に係わる赤外線センサの全体構成を示す回路図。
【図2】第1の実施形態に用いた赤外線検出画素の断面構造と平面構造を示す図。
【図3】第1実施形態に係わる赤外線センサの駆動方法を説明するためのタイミングチャート。
【図4】第2の実施形態に係わる赤外線センサの駆動方法を説明するためのタイミングチャート。
【図5】第3の実施形態に係わる赤外線センサの全体構成を示す回路図。
【図6】第3の実施形態に用いた無感度画素の断面構造と平面構造を示す図。
【図7】第3の実施形態の変形例を示す図。
【図8】第4実施形態に係わる赤外線センサの駆動方法を説明するためのタイミングチャート。
【図9】第5の実施形態に係わる赤外線センサの駆動方法を説明するためのタイミングチャート。
【図10】第6の実施形態に係わる赤外線センサの全体構成を示す回路図。
【図11】第6の実施形態に係わる赤外線センサの駆動方法を説明するためのタイミングチャート。
【図12】第7の実施形態に係わる赤外線センサの全体構成を示す回路図。
【図13】第7の実施形態に係わる赤外線センサの駆動方法を説明するためのタイミングチャート。
【図14】第7の実施形態に係わる赤外線センサの駆動方法を説明するためのタイミングチャート。
【図15】第8の実施形態に係わる赤外線センサの全体構成を示す回路図。
【図16】第8の実施形態に係わる赤外線センサの駆動方法を説明するためのタイミングチャート。
【図17】第8の実施形態に係わる赤外線センサの駆動方法を説明するためのタイミングチャート。
【符号の説明】
1…赤外線検出画素
2…無感度画素
3…撮像領域
4…行選択線
40…行選択回路
5…垂直信号線
6…水平選択回路
7…水平選択線
70…水平読み出し回路
8…負荷MOSトランジスタ
80…定電流回路
9…列増幅読み出し回路
90…増幅読み出し回路
10…増幅トランジスタ
11…結合容量
110…閾値保持回路
12…蓄積容量
14…リセットトランジスタ
15…サンプルトランジスタ
16…センサ部
17…支持基板
18…中空構造
19…SOI単結晶シリコン層
20…埋め込み酸化シリコン層
21…支持部
22…赤外線吸収層
24…出力部
25…増幅トランジスタソース
100…非選択期間
101,103,105…行選択期間
102,104,106…水平読み出し期間
200…無感度画素行
301…行出力情報記憶回路
302…出力補正回路
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an infrared sensor and a driving method thereof, and more particularly, to an infrared sensor and a driving method thereof in which a signal readout circuit is improved in an uncooled infrared sensor.
[0002]
[Prior art]
An imaging device using infrared rays can take images regardless of day and night, has a feature of being more permeable to smoke and fog than visible light, and can obtain temperature information of a subject. Have. For this reason, it has a wide range of applications as a surveillance camera and a fire detection camera in the defense field.
[0003]
The biggest drawback of the conventional quantum infrared solid-state image sensor, which is a mainstream element, is that it requires a cooling mechanism for low-temperature operation, but in recent years it has not required such a cooling mechanism. The development of is becoming popular. In an uncooled type, that is, a thermal type infrared solid-state imaging device, incident infrared rays having a wavelength of about 10 μm are converted into heat by an absorption structure, and the temperature change of the heat-sensitive part caused by the weak heat is converted by some thermoelectric conversion means. Infrared image information is obtained by converting into an electrical signal and reading out the electrical signal.
[0004]
As an uncooled infrared solid-state imaging device, a silicon pn junction that converts a temperature change into a voltage change by a constant forward current is formed in an SOI region (Tomohiro Ishikawa, et al., Proc. SPIE Vol.3698, p.556, 1999). A silicon pn junction type element using an SOI substrate has a feature that it can be manufactured only by a silicon LSI manufacturing process, and is therefore an element excellent in mass productivity. In addition, the silicon pn junction type element has a feature that the internal structure of the pixel can be simplified because the pn junction, which is a thermoelectric conversion means, has a pixel selection function using rectification characteristics.
[0005]
By the way, although the temperature change of the pixel part in an uncooled infrared solid-state image sensor depends on the absorption rate of the infrared absorption layer and the optical system, it is generally 5 × 10 of the temperature change of the subject. -3 If the subject temperature changes by 1 [K], the pixel temperature changes by 5 [mK]. When eight silicon pn junctions are connected in series, the thermoelectric conversion efficiency is about 10 [mV / K]. Therefore, when the subject temperature changes by 1 [K], a signal voltage of 50 [μV] is applied to the pixel portion. appear. Actually, since it is often required to identify about 0.1 [K] as the temperature change of the subject, it is necessary to read a signal voltage of about 5 [μV] generated in that case.
[0006]
As a method for reading out such a very weak signal voltage, a circuit configuration is known in which the signal voltage generated in the pixel portion is current-amplified as the gate voltage of the amplification transistor, and the amplified signal current is time-integrated with a storage capacitor. ing. This circuit configuration is a circuit called a gate modulation integration circuit. By arranging this circuit configuration for each column and processing current amplification for one row in parallel, the signal band can be limited and random noise can be reduced. effective.
[0007]
The voltage gain G in the gate modulation integration circuit is determined by the mutual conductance gm (= δId / δVg) of the amplification transistor, the integration time ti, and the storage capacitor Ci.
G = (ti × gm) / Ci (1)
It is expressed by When the integration time ti and the storage capacitor Ci are given, the above gain is governed by the mutual conductance gm of the amplification transistor, and gm when the n-type MOS transistor operates in the saturation region is expressed by the following equation (2). Approximate expression.
[0008]
gm = (W / L) · (εox / Tox) · μn · (Vgs−Vth) (2)
Where W: channel width, L: channel length, εox: gate oxide dielectric constant, Tox: gate oxide film thickness, μn: electron mobility, Vgs: gate-source voltage, Vth: transistor threshold voltage is there.
[0009]
As already described, since it is required to recognize about 0.1 [K] as the temperature difference of the subject, it is necessary to read a signal of about 5 [μV] generated at the pixel output unit at that time. Become. This signal voltage level is a very low voltage compared to a CMOS sensor that is a sensor that captures visible light. For example, according to the literature (“High-sensitivity CMOS image sensor”, Journal of the Institute of Image Information and Television Engineers, Vo1.54, No.2, p.216, 2000), the noise voltage is about 0.4 [mV] = 400 [μV]. Compared with this, the noise level of the infrared sensor is as low as about 1/80 that of a CMOS sensor, and the signal voltage to be handled is also as low as about 1/80. Accordingly, considering that the sensor output is processed by a circuit similar to a CMOS sensor that is a general image sensor, it is desirable to realize a gain of about 80 times.
[0010]
However, a fluctuation component larger than the pixel output of about 5 [μV] exists in the gate of the amplification transistor in the gate modulation integration circuit, and the gain is actually designed to be low. This fluctuation component is caused by the threshold fluctuation of the MOS amplifying transistor and the threshold fluctuation of the load MOS transistor used as a constant current source, and both generally generate fluctuations of about 30 [mV]. It is known.
[0011]
This threshold fluctuation component is amplified by the amplification readout circuit in the same manner as the pixel output signal given as the gate voltage of the amplification transistor. Therefore, when the gain is designed to be about 80 times, 2.4 [V ] Fluctuations will occur. Of course, this threshold fluctuation is a fluctuation inherent to each amplification MOS transistor and each load MOS transistor, and is generated as a fixed pattern on the image, so that correction by an external circuit can be performed. However, if such correction is performed, most of the voltage swing of the storage capacitor is consumed as a countermeasure for threshold fluctuation, and at the same time, the dynamic range required for the external circuit is expanded.
[0012]
Therefore, until now, the load on the processing in the external circuit has to be reduced at the expense of the gain of the amplification read circuit. Further, since the gain cannot be increased sufficiently, the influence of random noise such as current shot noise and 1 / f noise in the amplification readout circuit cannot be sufficiently reduced.
[0013]
[Problems to be solved by the invention]
As described above, in the conventional uncooled infrared sensor, since the signal voltage level generated at the pixel output portion is low, it is necessary to sufficiently amplify using the amplification transistor, but there is a fluctuation component at the gate of the amplification transistor. Therefore, when the amplification gain is increased, the fluctuation appearing in the storage capacity also increases. For this reason, the load on processing in the external circuit has to be reduced at the expense of gain. In addition, since the gain cannot be increased sufficiently, there is a problem that the influence of random noise such as current shot noise and 1 / f noise in the amplification readout circuit cannot be sufficiently reduced.
[0014]
The present invention has been made in consideration of the above circumstances, and the object of the present invention is to reduce the influence of fluctuation appearing at the gate of the amplification transistor, and to reduce non-noise, high sensitivity, and wide dynamic range. A cooling type infrared sensor and a driving method thereof are provided.
[0015]
[Means for Solving the Problems]
(Constitution)
In order to solve the above problems, the present invention adopts the following configuration.
[0016]
That is, according to the present invention, in an infrared sensor, an imaging region in which infrared detection pixels for detecting incident infrared rays are two-dimensionally arranged on a semiconductor substrate, and a plurality of row selection lines arranged in the row direction in the imaging region. A plurality of signal lines arranged in a column direction in the imaging region, a plurality of amplification transistors each modulated by a signal voltage generated in these signal lines, and the transistors connected to the drains of these amplification transistors, respectively A plurality of storage capacitors for storing the signal charges from the plurality of amplifiers, a plurality of reset means for resetting the drain potentials of the respective amplification transistors, a plurality of readout means for reading the signal charges held in the respective storage capacitors, A plurality of coupling capacitors provided between each signal line and the gate of the amplification transistor; And characterized by being provided with a plurality of sampling transistors respectively provided between the static drain and gate.
[0017]
Here, preferred embodiments of the present invention include the following.
[0018]
(1) The infrared detection pixel includes infrared absorption means for absorbing incident infrared rays on a semiconductor substrate and converting them into heat, and thermoelectric conversion means for converting temperature changes caused by heat generated by the infrared absorption means into electrical signals. The pixel selection unit selects a pixel from which the pixel output signal from the thermoelectric conversion unit is read, and the output unit outputs the pixel output signal from the infrared detection pixel selected by the pixel selection unit.
[0019]
(2) The semiconductor substrate is an SOI substrate formed by stacking an SOI single crystal silicon layer on a single crystal silicon supporting substrate via a silicon oxide layer, and the thermoelectric conversion means is a first conductivity type SOI single crystal silicon. This is a single crystal silicon pn junction formed by providing a second conductivity type region inside the layer, and is hollowly supported on a hollow structure formed inside the SOI substrate.
[0020]
(3) In the imaging area, at least one row of insensitive pixel columns in which insensitive pixels that do not change the pixel output signal due to incident infrared rays and insensitive to the incident infrared rays are arranged in the row direction is arranged. ing.
[0021]
(4) Insensitive pixels are made insensitive because the thermoelectric conversion means is not thermally separated from the semiconductor substrate.
[0022]
(5) A storage holding means for holding a first row output information group obtained in time series from the reading means, and a first output information group based on the first row output information group held in the storage holding means. Correction means for correcting a second row output information group obtained as a result of selecting a row different from the obtained row.
[0023]
According to the present invention, in the driving method for driving the infrared sensor configured as described above, in the non-selection period in which the infrared detection pixel is not selected by the row selection line within one frame period, In the period 1, the drain means of the amplification transistor is not reset by turning off the reset means, and the drain and gate of the transistor are connected to have the same potential by turning on the sample transistor, In the second period excluding the first period in the non-selection period, the drain and gate of the transistor are separated by turning off the sample transistor, and the transistor in the first period is connected to the gate of the amplification transistor. The drain potential is maintained, and the infrared detection pixel is selected as the row within one frame period. The selection period are selected, and the period for reading a signal voltage by said reading means, characterized in that for holding the sample transistor off.
[0024]
As another driving method, in the non-selection period in which no infrared detection pixel is selected by the row selection line within one frame period, the resetting means is turned off in the first period within the non-selection period. The drain potential of the amplification transistor is not reset, and the sample transistor is turned on to connect the drain and gate of the amplification transistor to have the same potential, and the first source voltage is applied to the source of the amplification transistor. In the second period excluding the first period in the non-selection period, the drain and gate of the amplification transistor are separated by turning off the sample transistor, and the gate of the amplification transistor has a first period. The drain voltage of the transistor at the same time is maintained, and the row selection line is applied within one frame period. In the row selection period in which the infrared detection pixel is selected, the sample transistor is held in an off state, and a second source voltage different from the first source voltage is applied to the source of the amplification transistor, In the period in which the signal voltage is read by the reading means within one frame period, the first source voltage is applied to the source of the amplification transistor after the sample transistor is held in the off state.
[0025]
According to the present invention, in the infrared sensor, an imaging region in which infrared detection pixels that detect incident infrared rays are two-dimensionally arranged on a semiconductor substrate and at least one insensitive pixel row having no infrared sensitivity is included. The plurality of row selection lines arranged in the row direction in the imaging region, the plurality of signal lines arranged in the column direction in the imaging region, and the signal voltage generated in these signal lines are respectively modulated. A plurality of amplifying transistors, a plurality of storage capacitors connected to the drains of the amplifying transistors, respectively, for accumulating signal charges from the transistors, a plurality of reset means for resetting the drain potentials of the amplifying transistors, A plurality of readout means for respectively reading out the signal charges held in the storage capacitors; the signal lines; and the amplification transistor corresponding to the signal lines. A plurality of coupling capacitances respectively provided between the gate of Njisuta, characterized in that said formed by including a plurality of sampling transistors respectively provided between the drain and gate of each amplification transistor.
[0026]
According to the present invention, in the driving method for driving the infrared sensor configured as described above, the first selection period in which the insensitive pixel row is selected by the row selection line within one frame period is the first selection period. In the first period within the selection period, the drain means of the amplification transistor is not reset by turning off the reset means, and the drain and gate of the amplification transistor are connected by turning on the sample transistor. And the same potential is applied, the first source voltage is applied to the source of the amplification transistor, and the sample transistor is turned off in the second period excluding the first period in the first selection period. The drain and the gate of the amplification transistor are separated, and the transistor in the first period is connected to the gate of the amplification transistor In the second selection period in which the drain potential is held and the sensitive pixel row is selected by the row selection line within one frame period, the sample transistor is held in an off state, and then the amplification transistor A second source voltage different from the first source voltage is applied to the source, and the sample transistor is held in an off state during a period in which the signal voltage is read by the reading means by the row selection line within one frame period. Then, a first source voltage is applied to the source of the amplification transistor.
[0027]
Furthermore, as another driving method,
In the first selection period in which the insensitive pixel row is selected by the row selection line within one frame period, the resetting unit is turned off in the first period within the first selection period. The drain potential of the amplification transistor is not reset, and the sample transistor is turned on to connect the drain and gate of the amplification transistor to have the same potential, and the first source voltage is applied to the source of the amplification transistor. In the second period excluding the first period within the first selection period, the sample transistor is turned off to separate the drain and gate of the amplification transistor, and the gate of the amplification transistor includes the first The drain potential of the transistor in the first period is held, and the first period and the second period in the first selection period are excluded. In the third period, in the row selection period in which the first source voltage is applied to the source of the amplification transistor and the infrared detection pixel is selected by the row selection line within one frame, the sample transistor In the off-state, a second source voltage different from the first source voltage is applied to the source of the amplifying transistor, and the signal voltage is read out by the reading means within one frame. Is maintained in an off state, and a first source voltage is applied to the source of the amplification transistor.
[0028]
According to the present invention, in the infrared sensor, an imaging region in which infrared detection pixels that detect incident infrared rays are two-dimensionally arranged on a semiconductor substrate and at least one insensitive pixel row having no infrared sensitivity is included. The plurality of row selection lines arranged in the row direction in the imaging region, the plurality of signal lines arranged in the column direction in the imaging region, and the signal voltage generated in these signal lines are respectively modulated. A plurality of amplifying transistors, a plurality of storage capacitors connected to the drains of the amplifying transistors, respectively, for accumulating signal charges from the transistors, a plurality of reset means for resetting the drain potentials of the amplifying transistors, A plurality of readout means for respectively reading out the signal charges held in the storage capacitors; the signal lines; and the amplification transistor corresponding to the signal lines. A plurality of coupling capacitors respectively provided between the gates of the transistors, a plurality of sampling transistors provided between the drains and the gates of the amplification transistors, and a first time series obtained from the readout means in time series As a result of selecting a row different from the row from which the first row output information group is obtained based on the storage holding unit holding the row output information group and the first row output information group held in the storage holding unit. And correction means for correcting the obtained second row output information group.
[0029]
The present invention also provides an imaging region in which infrared detection pixels for detecting incident infrared rays are two-dimensionally arranged on a semiconductor substrate and at least two insensitive pixel rows having no infrared sensitivity are included in an infrared sensor. The plurality of row selection lines arranged in the row direction in the imaging region, the plurality of signal lines arranged in the column direction in the imaging region, and the signal voltage generated in these signal lines are respectively modulated. A plurality of amplifying transistors, a plurality of storage capacitors connected to the drains of these amplifying transistors, respectively, for accumulating signal charges from the transistors, a plurality of reset means for resetting the drain voltages of the respective amplifying transistors, A plurality of readout means for respectively reading out the signal charges held in the storage capacitors; the signal lines; and the amplification transistor corresponding to the signal lines. A plurality of coupling capacitances respectively provided between the gate of Njisuta, characterized by comprising and a plurality of sampling transistors respectively provided between the drain and the gate of the amplifying transistor.
[0030]
According to the present invention, in the driving method for driving the infrared sensor having the above configuration, in the first selection period in which the first insensitive pixel row is selected by the row selection line within one frame period, In the first period within the first selection period, the drain means of the amplification transistor is not reset by turning off the reset means, and the drain and gate of the amplification transistor are turned on by turning on the sample transistor. To the same potential, a first source voltage is applied to the source of the amplification transistor, and the sample transistor is turned off in a second period excluding the first period in the first selection period. And separating the drain and gate of the amplification transistor, and the transistor in the first period is connected to the amplification transistor gate. A second selection period in which a drain insensitive pixel row is held and a second insensitive pixel row different from the first insensitive pixel row is selected by the row selection line within one frame period, and the row selection line has a drain potential. In a third selection period in which a sensitivity pixel row is selected, the sample transistor is held in an off state, and then a second source voltage different from the first source voltage is applied to the source of the amplification transistor, In the period in which the signal voltage is read by the reading means within one frame period, the first source voltage is applied to the source of the amplification transistor after the sample transistor is held in the off state.
[0031]
Further, the present invention provides an insensitive infrared sensor that has two-dimensionally arranged infrared detection pixels for detecting incident infrared rays on a semiconductor substrate and has no infrared sensitivity together with a plurality of sensitive pixel rows having infrared sensitivity. An imaging region including at least one pixel row, a plurality of row selection lines arranged in the row direction in the imaging region, a plurality of signal lines arranged in the column direction in the imaging region, and A plurality of amplifying transistors respectively connected to each of the signal lines via a first coupling capacitor; a plurality of sampling transistors provided between the drains and the gates of the amplifying transistors; and the drains of the amplifying transistors And a plurality of first storage capacitors connected via the second coupling capacitors and the drain potentials of the amplification transistors, respectively. A plurality of reset means, a plurality of first clamp means for clamping the voltage of each first storage capacitor, and a plurality of readout means for reading signal charges held in each first storage capacitor, respectively. It is characterized by comprising.
[0032]
Here, a plurality of second storage capacitors respectively connected to the first storage capacitors via transfer transistors, and a plurality of second reset means for resetting the voltages of the second storage capacitors, respectively. It is preferable that the signal charges transferred to the second storage capacitors are respectively read by the plurality of reading means.
[0033]
According to the present invention, in the driving method for driving the infrared sensor configured as described above, a period during which the detection signals of the infrared detection pixels are read out in units of rows is defined as a horizontal scanning period, and the horizontal blanking period of each horizontal scanning period is set. The threshold transistor sampling operation of the amplification transistor is performed by turning on the sampling transistor in a state where the reset unit is turned off, and then the amplification reading operation of the insensitive pixel row selected by the row selection line is performed. Next, an amplification read operation of the sensitive pixel row selected by the row selection line is performed, and during the read period of the insensitive pixel row, the voltage of the storage capacitor is clamped to a predetermined voltage by the clamp means, During the amplification readout period of the sensitive pixel row, the clamp means is held in the off state, and the sensitive pixel row is amplified. At the end of the readout period, the difference output between the insensitive pixel output and the sensitive pixel output is stored in the storage capacitor, the difference output is sequentially read out through the reading means, and each frame within each frame is read out. Sensitive pixel rows are different for each scanning period.
[0034]
Further, the present invention provides an insensitive infrared sensor that has two-dimensionally arranged infrared detection pixels for detecting incident infrared rays on a semiconductor substrate and has no infrared sensitivity together with a plurality of sensitive pixel rows having infrared sensitivity. An imaging region including at least one pixel row, a plurality of row selection lines arranged in the row direction in the imaging region, a plurality of signal lines arranged in the column direction in the imaging region, and A plurality of amplifying transistors respectively connected to each of the signal lines via a first coupling capacitor; a plurality of first sampling transistors provided between drains and gates of the amplifying transistors; and the amplifying transistors. Reset the drain potential of each of the plurality of first storage capacitors connected to the respective drains via the second coupling capacitors and the respective amplification transistors. A plurality of reset means, a plurality of clamp means for clamping the voltage of the first storage capacitor, a plurality of second storage capacitors connected via the first storage capacitor and the second sampling transistor, and a second storage capacitor, respectively. And a plurality of horizontal selection readout means for reading out each signal voltage held in the circuit.
[0035]
According to the present invention, in the driving method for driving the infrared sensor configured as described above, a period during which the detection signals of the infrared detection pixels are read out in units of rows is defined as a horizontal scanning period, and the reset means is provided during the first horizontal scanning period. By turning on the sampling transistor in an off state, the threshold information sampling operation of the amplification transistor is performed, and then the amplification reading operation of the insensitive pixel row selected by the row selection line is performed, and then the row selection line Amplifying and reading operation of the sensitive pixel row selected by the above is performed. During the amplification and reading period of the insensitive pixel row, the voltage of the first storage capacitor is clamped to a predetermined voltage by the clamping means, and the sensitive pixel row is In the amplification readout period, the clamp means is held in an off state, and at the end of the amplification readout period of the sensitive pixel row In the first storage capacitor, the difference output between the output of the insensitive pixel row and the output of the sensitive pixel row is stored, and then the second sampling transistor is turned on, so that the difference output stored in the first storage capacitor is The signal charges are transferred to the second storage capacitor, and after the end of the first horizontal scanning period, in the second horizontal scanning period following the first horizontal scanning period, the signal charges are held until sequentially read through the reading unit, and the second In the horizontal scanning period, the same operation as that in the first horizontal scanning period is repeatedly performed with the second sampling transistor turned off.
[0036]
(Function)
According to the present invention, in order to eliminate the variation in the voltage gain of each column, which is caused by the variation of the threshold value of the amplification transistor which is different for each column, the coupling between the signal line where the pixel output is generated and the gate of the amplification transistor is performed. Capacitance is provided for DC separation, and the threshold information of the amplification transistor for each column is given to the gate of the amplification transistor for each frame, so that the influence of the threshold variation for each column is eliminated, and accumulation caused by this threshold variation is eliminated. It is not necessary to set a margin for the operating voltage region of the storage capacitor necessary for ensuring the voltage swing of the capacitor. Therefore, the gain of the gate modulation integration circuit can be designed to be large, and a highly sensitive uncooled infrared sensor can be obtained. For the same reason, the storage capacitor potential can be fully utilized, and an uncooled infrared sensor having a wide dynamic range can be obtained.
[0037]
Further, according to the present invention, at the timing when the insensitive pixel voltage at the time of selection of the insensitive pixel including the threshold information of the load MOS transistor is generated in the signal line, simultaneously with the threshold information of the amplification MOS transistor for each column, By sampling the threshold information of the load MOS transistor for each column, the variation of the threshold value of the amplification transistor is corrected and the variation of the operating point is also corrected, thereby eliminating the influence of the threshold variation of the load MOS transistor for each column. In addition, it is not necessary to set a margin in the operating voltage region of the storage capacitor necessary for ensuring the voltage swing of the storage capacitor. Therefore, the gain of the gate modulation integration circuit can be designed to be large, and a highly sensitive uncooled infrared sensor can be obtained. For the same reason, the storage capacitor potential can be fully utilized, and an uncooled infrared sensor having a wide dynamic range can be obtained.
[0038]
Further, according to the present invention, since the insensitive pixel output information group for one insensitive pixel row including the reset noise is held for one frame period, the reset noise of the coupling capacitance is constant within the frame. Therefore, it is possible to remove the reset noise component within the same frame, and it is possible to increase the sensitivity without the influence of random noise caused by the coupling capacitance. Here, the memory holding means for holding the first row output information group obtained in time series from the reading means, and the correction for correcting the second row output information group based on the held first row output information group By providing the means, the reset noise component can be removed more effectively.
[0039]
Further, according to the present invention, the threshold information of the amplification transistor is sampled every horizontal scanning period, so that the threshold information may be held in a period corresponding to the horizontal scanning period. Therefore, the time that the leakage current of the coupling capacitor and the transistor connected to the coupling capacitor has an influence on the holding voltage is greatly shortened from the frame period to the horizontal scanning period. Therefore, even if the leakage current increases from the design value due to fluctuations in the manufacturing process, the possibility of the occurrence of characteristic defects such as vertical shading is greatly reduced due to the influence. Yield can be obtained.
[0040]
Further, according to the present invention, the threshold information sampling operation of the amplification transistor, the amplification read operation of the insensitive pixel output signal, the amplification read operation of the selected pixel output signal, the insensitive pixel output signal, It is possible to perform a difference processing operation with respect to the selected pixel output signal. Therefore, the reset noise component, which is a random noise generated in the coupling capacitor in accordance with the threshold information sampling operation of the amplification transistor, is removed in the above-described differential processing, and the above-described random noise in the external circuit or the on-chip circuit. A memory holding circuit that holds information for a frame period and a correction circuit that corrects an output signal based on random noise information held in the memory holding circuit are unnecessary, and the element structure and element driving can be greatly simplified. .
[0041]
Further, according to the present invention, since the difference processing operation between the insensitive pixel output signal and the selected pixel output signal can be performed within the horizontal scanning period, the band limitation is imposed on the low frequency side of the signal band. Therefore, 1 / f noise of the amplification transistor that becomes high noise on the low frequency side and 1 / f noise of the load MOS transistor used as a constant current source connected to the signal line can be greatly reduced. Further, by providing a memory holding circuit for one horizontal scanning period between the differential processing operation circuit and the horizontal reading circuit, it is possible to perform amplification reading of the imaging signal during the horizontal effective period that occupies most of the horizontal scanning period. Become. For this reason, band limitation is imposed on the high frequency side of the signal frequency band, and noise can be further reduced. In addition, such a structure and drive significantly reduce the specifications for the leakage current of the single element in the sensor chip and the MOS interface trap density, so that stable manufacturing is possible regardless of variations in the manufacturing process. .
[0042]
DETAILED DESCRIPTION OF THE INVENTION
The details of the present invention will be described below with reference to the illustrated embodiments.
[0043]
(First embodiment)
FIG. 1 is a circuit diagram showing the overall configuration of an infrared sensor according to the first embodiment of the present invention. In the figure, a 2 × 2 pixel configuration with 2 rows and 2 columns is shown for the sake of simplicity, but it is needless to say that the present invention can be applied to an m × n pixel configuration with more rows and columns.
[0044]
An infrared detection pixel 1 that converts incident infrared light into an electrical signal is two-dimensionally arranged on a semiconductor substrate to form an imaging region 3. In the imaging area 3, a plurality of row selection lines 4 (4-1, 4-2) and a plurality of vertical signal lines 5 (5-1, 5-2) are arranged.
[0045]
For pixel selection, a row selection circuit 40 and a horizontal address circuit 6 are arranged adjacent to each other in the row direction and the column direction of the imaging region 3, and a row selection line 4 is connected to the row selection circuit 40. Are connected to horizontal selection lines 7 (7-1, 7-2). A load MOS transistor 8 (8-1, 8-2) is connected to the vertical signal line 5 of each column as a low current source for obtaining a pixel output voltage. A substrate voltage Vs is applied to the source of the load MOS transistor 8.
[0046]
The power supply voltage Vd is applied to the row selection line 4 selected by the row selection circuit 40, and Vs is applied to the row selection line not selected by the row selection circuit 40. As a result, the pn junction in the infrared detection pixel 1 in the selected row becomes a forward bias, and a bias current flows. The operating point is determined by the temperature of the pn junction in the pixel and the forward bias current, and the vertical signal line 5 in each column. A pixel signal output voltage is generated. At this time, the pn junction of the pixel 1 that is not selected by the row selection circuit 40 is reverse-biased. That is, the pn junction inside the pixel has a pixel selection function.
[0047]
The voltage generated in the vertical signal line 5 is extremely low, and the ratio of the subject temperature change dTs to the pixel temperature change dTd is 5 × 10. -3 Assuming this value and the thermoelectric conversion sensitivity dV / dTd = 10 [mV / K] when eight pn junctions are connected in series as the pn junction of the pixel, a slight amount is obtained when dTs = 0.1 [K]. 5 [μV]. Therefore, in order to recognize this subject temperature difference, it is necessary to reduce the noise generated in the vertical signal line 5 to 5 [μV] or less. The value of this noise is as low as about 1/80 of the noise of a CMOS sensor which is a MOS type visible light image sensor.
[0048]
In order to amplify the low voltage signal voltage, an amplification read circuit 9 is arranged for each column, and the gate of the amplification transistor 10 in each column and the vertical signal line 5 in each column are capacitively coupled by a coupling capacitor 11. is doing. By this coupling capacitor 11, the vertical signal line 5 and the amplification readout circuit 9 are separated in a DC manner.
[0049]
A storage capacitor 12 for integrating and storing the current-amplified signal current is connected to the drain side of the amplification transistor 10. The accumulation time for integrating the signal current is determined by the row selection pulse applied to the row selection line 4 by the row selection circuit 40. A reset transistor 13 for resetting the voltage of the storage capacitor 12 is connected to the storage capacitor 12, and a reset operation is performed after the signal voltage is read by the horizontal selection transistor 14.
[0050]
The drain of the amplifying transistor 10 is connected to the gate of the amplifying transistor 10 via the sample transistor 15. When the sample transistor 15 is turned on, the gate and the drain of the amplifying transistor 10 have the same potential.
[0051]
FIG. 2 is a schematic configuration diagram for explaining a cross-sectional structure (a) and a planar structure (b) of the infrared detection pixel in the infrared sensor of the present embodiment. The sensor unit 16 including a pn junction for thermoelectric conversion is formed for the infrared absorption layer 22 formed on the hollow structure 18 formed inside the single crystal silicon support substrate 17 and for thermoelectric conversion. It consists of a pn junction inside the SOI layer 19 and a buried silicon oxide film layer 20 that supports the SOI layer 19. Further, a support unit 21 is provided to support the sensor unit 16 on the hollow structure 18 and to output an electric signal from the sensor unit 16, and connects the sensor unit 16 to the vertical signal line 5 and the row selection line 4. A connecting portion (not shown) is provided.
[0052]
As described above, the sensor unit 16 and the support unit 21 are provided on the hollow structure 18 so that the temperature of the sensor unit 16 is efficiently modulated by incident infrared rays. FIG. 2 shows a structure in which two pn junctions are connected in series.
[0053]
FIG. 3 is a timing chart for explaining the operation of this embodiment, and is a driving timing chart in the case of 4 pixels having 2 rows and 2 columns shown in FIG. Both the source potential of the load MOS transistor 8 and the source potential of the amplification transistor 10 which are not shown in the timing chart give a substrate potential, and the drain voltage of the reset transistor 13 gives a power supply voltage.
[0054]
Before the period 101 when the row selection line 4-1 of the first row selection is selected, there is a non-selection period 100 in which the row selection circuit 40 does not perform row selection. Here, threshold information of the amplification transistor 10 is acquired. Perform the save operation. In the non-selection period 100, the voltage of the vertical signal line 5 becomes equal to the source voltage of the load MOS transistor 8, and thus becomes the substrate potential.
[0055]
First, the reset transistor 13 is turned on to reset the voltages Vc1 and Vc2 of the storage capacitor 12. Next, in the non-selection period 100, the sample transistor (SMP) 15 is turned on, and the drain voltage of the amplification transistor 10 reset to the power supply voltage is applied to the gate of the amplification transistor 10. Therefore, the amplification transistor 10 is turned on and a drain current flows. Due to this drain current, the drain voltage Vc is lowered and the conductance of the amplification transistor 10 is lowered, and the gate voltage in a state where the drain current does not flow is acquired as the drain voltage Vc. This voltage is the threshold voltage of the amplification transistor 10 for each column.
[0056]
The threshold information is held in the coupling capacitor 11 by turning off the sample transistor 15 after the threshold information of the amplification transistor 10 is read to the drain voltage Vc. Since the threshold information is read once in the frame period, it is performed prior to the selection of the first row, not before the selection of the second and subsequent rows, and thereafter before the selection of the first row. The stored threshold information is used as it is. Next, prior to selection of the first row, the reset transistor 13 is turned on to reset the drain voltage Vc from which the threshold voltage has been read.
[0057]
In the first row selection period 101, a row selection pulse V1 is applied to the first row selection line 4-1, and the load MOS transistor 8 to the vertical signal line 5 to the first row of pixels 1 to the first row selection line 4 are applied. A bias current determined by the load MOS transistor 8 flows through the current path of the −1 to row selection circuit 40. The operating point of the pixel 1 is determined by the bias current and the temperature of the pn junction that is the thermoelectric conversion means of the pixel 1, and a pixel output voltage that changes depending on the temperature of the pixel 1 is generated in the vertical signal line 5 of each column. Then, the voltage of the vertical signal line 5 changes from the substrate voltage to the pixel output voltage.
[0058]
This voltage change of the vertical signal line 5 changes the gate voltage of the amplification transistor 10 by coupling by the coupling capacitor 11. Therefore, the gate voltage of the amplification transistor 10 is obtained by adding pixel output voltage change information to the threshold information of the amplification transistor 10 held in the non-selection period 100. As a result, the amplifying transistor 10 is turned on, and a drain current corresponding to the vertical signal line voltage flows. The current is integrated in the storage capacitor 12 during the first row selection period 101, and the drain voltage Vc changes. At this time, the gate voltage that dominates the drain current of the amplification transistor 10 is determined by the shift amount from the held threshold voltage, and thus is not affected by the threshold value that varies from column to column.
[0059]
In the horizontal readout period 102 following the selection period 101, the horizontal readout transistor 14 is sequentially selected by the horizontal selection circuit 6 and the drain voltages Vc1 and Vc2 are read out to the output line 24 in time series. The operations after the second row are the same as the operations in the first row except that there is no operation of the sample transistor 15, and the drain currents in the row selection period are integrated and sequentially read.
[0060]
According to the present embodiment, the threshold information of the amplification transistor 10 that is different for each column is held in the coupling capacitor 11 connected to the gate of the amplification transistor 10 by the threshold value reading operation in the non-selection period 100. In the current integration operation performed in the period 101, the influence of the variation in the threshold value of the amplification transistor 10 is eliminated, and the drain current is determined only by the pixel output voltage generated in the vertical signal line 5.
[0061]
Therefore, in the operation of the amplification readout circuit 9 by the drain current integration, the saturation of the storage capacitor 12 due to the threshold variation of about 30 mV, which is much higher than the pixel signal voltage on the order of μV generated in the vertical signal line 5 is prevented. It is not necessary to design a margin for this purpose. As a result, it becomes possible to obtain a high voltage gain, and the influence of noise in the amplification readout circuit 9 and thereafter can be greatly reduced, so that an infrared sensor with low noise, high sensitivity, and wide dynamic range can be obtained.
[0062]
The operation of the amplifying readout circuit 9 in this embodiment depends on the source voltage of the load MOS transistor 8, the selection pulse voltage of the row selection circuit 40, the source voltage of the amplifying transistor 10, the drain voltage of the reset transistor 13, etc. It is possible to optimize the operation.
[0063]
(Second Embodiment)
FIG. 4 is a timing chart for explaining the driving method of the infrared sensor according to the second embodiment of the present invention.
[0064]
The sensor configuration in this embodiment is the same as that in FIGS. 1 and 2 used in the first embodiment, and the timing chart is almost the same as that in FIG. 3 in the first embodiment. In 4), the source voltage SS of the amplification transistor 10 is pulse-driven. That is, during the threshold information acquisition operation of the amplification transistor 10 in the non-selection period 100, the pulse voltage is applied to the source SS of the transistor 10.
[0065]
According to such driving, it becomes possible to adjust the gate-source voltage of the amplification transistor 10 during the amplification read operation without changing the operating point of the path through which the bias current including the pixel 1 flows when the pixel is selected. The operating point of the reading circuit 9 can be easily adjusted, and the operation in a more optimal state can be performed. Therefore, an infrared sensor with lower noise, higher sensitivity, and wide dynamic range can be obtained.
[0066]
(Third embodiment)
FIG. 5 is a circuit diagram showing the overall configuration of an infrared sensor according to the third embodiment of the present invention. The sensor configuration diagram shown in FIG. 1 is simplified and the configuration of 25 pixels in 5 rows and 5 columns. Is shown. In addition, the same code | symbol is attached | subjected to FIG. 1 and an identical part, and the detailed description is abbreviate | omitted.
[0067]
A row selection pulse is applied to the row selection line 4 selected by the row selection circuit 40, and the bias current supplied from the low current circuit 80 by the load MOS transistor is applied to the vertical signal line 5 to the pixel 1 in the selected row. The pixel output voltage corresponding to the operating point of the pixel pn junction determined by the bias current and the temperature of the pixel 1 is generated in the vertical signal line 5. The vertical signal line 5 is connected to the amplification read circuit 90 via a threshold holding circuit 110 composed of a coupling capacitor 11 and a sample transistor 15, and the signal voltage information group for one row amplified in the amplification read circuit 90 is Then, the data are sequentially read from the horizontal reading circuit 70 selected by the horizontal selection circuit 6 to the output terminal Vout.
[0068]
In the present embodiment, an insensitive pixel row 200 in which one insensitive pixel 2 having no infrared sensitivity is arranged in the imaging region is arranged, and the row selection circuit 40 is similar to the normal pixel 1. The insensitive pixel 2 can be selected by the row selection means.
[0069]
FIG. 6 is a cross-sectional structure diagram (a) and a surface structure diagram (b) illustrating an example of the structure of the insensitive pixel 2. As apparent from the structure of the normal pixel shown in FIG. 2, the structure is the same as that of the normal pixel 1 except that the hollow structure 18 is not formed inside the support substrate 17. The structural structure is the same. However, since the hollow structure 18 is not formed, the heat generated when the incident infrared rays are absorbed by the infrared absorption layer 22 is conducted to the support substrate 17. That is, since the temperature of the sensor unit 16 does not change even when infrared rays are incident, the result is an insensitive pixel that does not have sensitivity to infrared rays.
[0070]
As shown in FIG. 5, output information of the insensitive pixel row 200 is obtained by driving the sensor including the insensitive pixel row 200 in the imaging region 3 according to the timing chart shown in FIG. 3. By obtaining the output of the insensitive pixel row 200, noise can be further reduced. That is, when the threshold information of the amplification transistor 10 is held in the coupling capacitor 11, reset noise of the coupling capacitor 11 is generated in the coupling capacitor 11. This reset noise is because the threshold information is held for one frame period. It is constant in each column within the frame period. Therefore, the signal can be removed by reading out the signal of the insensitive pixel row 200 and performing signal processing so that a difference from the normal pixel output can be obtained by an external circuit. An infrared sensor with low noise and high sensitivity can be obtained.
[0071]
This reset noise is represented by (kT / Cc) where Bc is the Boltzmann constant and T is the absolute temperature of the element, where Cc is the coupling capacitance value. 1/2 In the case of Cc = 1 pF, it becomes about 60 μV. Since this value is 1/100 or less of the threshold variation value (about 30 mV) of the amplification transistor 10, it is not necessary to set an operation margin in the amplification readout circuit 9. In addition, it is generated as vertical streak-like fixed pattern noise in the frame, but it can be removed by taking the difference from the insensitive pixel output using the correlation in the frame, resulting in an increase in noise. There is nothing.
[0072]
Further, as shown in FIG. 7, a storage circuit 301 that holds an output information group for one row is provided, and an output from a row different from the held row is corrected by the output information group held in the storage circuit 301. It is also possible to perform processing on the chip by a sensor structure including the correction circuit 302 in the chip.
[0073]
(Fourth embodiment)
FIG. 8 is a timing chart for explaining a driving method of the infrared sensor according to the fourth embodiment of the present invention, and an example of driving a 2-by-2 element including an insensitive pixel row in the first row. Show.
[0074]
The sensor configuration in this embodiment is the same as that of FIG. 5 used in the third embodiment. In FIG. 8, an example of 2 rows and 2 columns is shown for ease of explanation, but it is needless to say that the case of 5 rows and 5 columns can be similarly applied.
[0075]
In the present embodiment, the threshold information of the amplification transistor 10 is read not during the non-selection period but during the selection period 103 of the insensitive pixel row. In order to read threshold information in the period 103 during which the insensitive pixel row 200 is selected, a pulse voltage is applied to the amplification transistor source SS in this period 103. The threshold information read in the insensitive pixel row selection period 103 is read out to the output line 24 by sequentially selecting the horizontal readout transistors 14 by the horizontal selection circuit 6 in the subsequent horizontal readout period 104.
[0076]
As described above, in this embodiment, the offset voltage added to the threshold information read to the coupling capacitor 11 can be adjusted by the pulse voltage applied to the amplification transistor source. Therefore, the operating point of the amplification readout circuit 9 can be adjusted. Is possible. By performing the operation of reading the threshold information during the period 103 during which the insensitive pixel row 200 is selected, not only the threshold information of the amplification transistor 10 but also the threshold information of the load MOS transistor 8 that is a constant current source is read simultaneously. As a result, the gain of the amplification readout circuit 9 can be set larger, and an infrared sensor with lower noise, higher sensitivity, and wider dynamic range can be obtained.
[0077]
(Fifth embodiment)
FIG. 9 is a timing chart for explaining the driving method of the infrared sensor according to the fifth embodiment of the present invention. In this figure, driving of a pixel configuration of 2 rows and 3 columns with an insensitive pixel row in the first row is shown.
[0078]
In the present embodiment, the row selection circuit 40 selects the insensitive pixel row 200 twice, reads threshold information in the first row selection period 103, and performs insensitive pixels in the second row selection period 105. I am getting output. Further, the threshold information read in the selection period 103 is read in the subsequent horizontal reading period 104, and the insensitive pixel output read in the selection period 105 is read in the subsequent horizontal reading period 106.
[0079]
As described above, according to the timing of FIG. 9, it is possible to perform the threshold value reading operation by the insensitive pixel and the reading of the insensitive pixel output with a structure in which only one insensitive pixel row is provided. Then, the influence of the threshold value variation of the amplification transistor 10 can be eliminated by reading the threshold value, and in addition to the reading of the insensitive pixel output, the difference is obtained from the normal pixel output by the external circuit described above. The reset noise of the capacitor 11 can be eliminated.
[0080]
(Sixth embodiment)
FIG. 10 is a circuit diagram showing the overall configuration of an infrared sensor according to the sixth embodiment of the present invention. The sensor configuration diagram shown in FIG. 1 is simplified and the configuration of 25 pixels in 5 rows and 5 columns. Is shown. Although basically the same as the configuration of FIG. 5 described in the third embodiment, two rows of insensitive pixels 2 are provided in this embodiment.
[0081]
The sensor driving method of FIG. 10 is as shown in the timing chart of FIG. 11. The threshold information is read in the period 103 for selecting the first insensitive pixel row, and the insensitive pixel in the second row. Insensitive pixel output is obtained in a period 105 for selecting a row. A high voltage is applied to the source of the amplification transistor 10 during the threshold information readout period 103, and a low voltage is applied to the amplification readout periods 105 and 101 of the pixel output signal.
[0082]
According to the present embodiment, similarly to the fifth embodiment, it is possible to perform the threshold value reading operation by the insensitive pixel and the reading of the insensitive pixel output, thereby eliminating the influence of the variation in the threshold value of the amplification transistor 10. And reset noise of the coupling capacitor 11 can be eliminated. In addition, since a simple shift register circuit can be used for the row selection circuit 40, it is easy to design a peripheral circuit.
[0083]
(Seventh embodiment)
In the configuration example shown in FIG. 7, the storage / holding means 301 that holds the output signal based on the held threshold information for one frame period, or the correction for the effective output signal based on the held / stored information. Correction means 302 is necessary. Further, since the threshold information is held in the coupling capacitor 11 for one frame period, the coupling capacitor 11 is easily affected by a leakage current of a transistor connected to the coupling capacitor 11 and the coupling capacitor 11. Therefore, when these leak currents are large, the stored threshold information changes within one frame period, and there is a possibility that vertical shading occurs in the output image. Therefore, this is solved in the following embodiment.
[0084]
FIG. 12 is a circuit diagram showing an overall configuration of an infrared sensor according to the seventh embodiment of the present invention, and shows a 3 × 2 pixel configuration in 3 rows and 2 columns. The same parts as those in FIG. 1 are denoted by the same reference numerals, and detailed description thereof is omitted. Further, in the figure, a 3 × 2 pixel configuration with 2 rows and 2 columns is shown for ease of explanation, but it is of course applicable to an m × n pixel configuration with more rows and columns.
[0085]
Infrared detection pixels 1 are arranged in the upper two rows of FIG. 12, and insensitive pixels 2 are arranged in the lower row of FIG. The imaging region 3 includes a region in which infrared detection pixels 1 that convert incident infrared rays into electric signals are two-dimensionally arranged, and an insensitive pixel row 200 in which the insensitive pixels 2 are arranged in the row direction. is doing.
[0086]
An example of the structure of the infrared detection pixel 1 is the same as that shown in FIG. An example of the structure of the insensitive pixel 2 is the same as that shown in FIG. In FIG. 12, the insensitive pixel row 200 is arranged in the lower row in FIG. 12, but a configuration such as arrangement in the upper row in FIG. 12 is also possible if necessary. Further, it is necessary to arrange at least one insensitive pixel row 200, but it is also possible to arrange two or more rows as necessary.
[0087]
In the imaging region 3, row selection lines 4 (4-1, 4-2, 4-3) and vertical signal lines 5 (5-1, 5-2) are arranged. The row selection line 4 is connected to a row selection circuit 40 that is a circuit for row selection, and is row-selected. A constant current source for supplying a bias current for reading signals from the infrared detection pixel 1 and the insensitive pixel 2 is connected to the vertical signal line 5.
[0088]
A first coupling capacitor 11 is disposed between the vertical signal line 5 and the gates of the amplification transistors 10 (10-1 and 10-2), and a sampling transistor 15 is disposed between the gate and drain of the amplification transistor 10. The problem due to the threshold voltage variation of the amplification transistor 10 is avoided as in the configuration of FIG. However, in the configuration of FIG. 12, the configuration after the amplification read circuit is different. The drain of the amplification transistor 10 is connected to the second coupling capacitor 33 via the integration transistor (INT) 32 arranged in each column. The other end of the second coupling capacitor 33 is connected to a storage capacitor 30 and a clamp transistor (CL) 31. The signal voltage stored and held in the storage capacitor 30 is sequentially read out by the horizontal selection circuit 6 to the output unit Vout in time series via the horizontal read transistors 6 (6-1 and 6-2).
[0089]
With the configuration of FIG. 12, it is possible to sample the threshold voltage information of the amplification transistor within each horizontal scanning period, and to shorten the period during which the threshold voltage information is held in the coupling capacitor 11 to the horizontal scanning period. 11 and the sampling transistor 15 connected thereto can be greatly reduced in the influence of leakage current.
[0090]
For example, in the configuration of FIG. 1 in which the threshold voltage holding period in the coupling capacitor 11 is a frame period, vertical shading may occur due to the influence of the above-described leakage current. Furthermore, if the above-described leakage current increases due to fluctuations in the manufacturing process or the like, a larger vertical shading problem may occur, or imaging may not be possible after a certain line. There are problems with stability and manufacturing stability.
[0091]
On the other hand, according to the present embodiment, since the threshold voltage is sampled every horizontal scanning period, the above-described vertical shading does not occur essentially. In addition, the threshold voltage holding time has been greatly shortened from the frame period to the horizontal scanning period, so the specifications for leakage current will be greatly relaxed, greatly improving manufacturing stability and stability. Manufacturing is possible.
[0092]
Furthermore, according to the configuration of FIG. 12, it is possible to perform a difference process between the output voltage from the infrared detection pixel 1 and the output voltage from the insensitive pixel 2 within each horizontal scanning period. The effects obtained by this difference processing are the following two noise reduction effects and the manufacturing yield improvement effect obtained in association with each of them. One is that the reset noise of the coupling capacitor 11 generated in the sampling of the threshold voltage information of the amplification transistor 10 can be removed inside the column amplification readout circuit. The reset noise in the coupling capacitor 11 is estimated as follows.
[0093]
The reset noise voltage Vn is Vn = (kT / C) 1/2 It is expressed by However, k: Boltzmann constant, T: Absolute temperature. Accordingly, assuming 1 pF as the coupling capacitance value, the reset noise generated in the coupling capacitance is about 60 μV. This is a very large noise component that is 1.2 [° C.] in terms of subject temperature when the above-described estimation result of infrared sensitivity is applied. Therefore, in order to realize a highly sensitive sensor, it is indispensable to remove this coupling capacitance reset noise by some means. One example of an element configuration for removing the reset noise is shown in FIG.
[0094]
Next, an example of a timing chart for driving the infrared sensor of the present embodiment is shown in FIG. 13, and the operation of the infrared sensor of FIG. 12 will be described along the timing chart of FIG. The operations in the horizontal blanking period 301 are the threshold sampling operation of the amplification transistor 10 (FIG. 13, period a), the signal reading operation from the insensitive pixel 2 (FIG. 13, period b), and the signal from the infrared detection pixel 1. This is a read operation (FIG. 13, period c).
[0095]
First, all the row selection lines 4 are turned off in a non-selected state in which row selection by the row selection circuit 40 is not performed. Therefore, as described above, the substrate potential Vs applied as the source voltage of the load MOS transistor 8 is generated on the vertical signal line 5. Then, the sampling transistor 15 and the reset transistor 14 are turned on. By this operation, the gate and the drain of the amplification transistor 10 have the same voltage, and are reset by the reset transistor 15, so that both of the amplification transistors 10 are turned on.
[0096]
Next, when the reset transistor 15 is turned off, the drain voltage and the gate voltage of the amplification transistor 10 are reduced by the respective drain currents, and converge to the state where the respective drain currents are zero. At this time, the drain voltage and the gate voltage of each amplification transistor 10 are the threshold voltages of each amplification transistor 10. Thereafter, by turning off the sampling transistor 15, the gate and drain of the amplification transistor 10 are separated, and thereafter, each sampled threshold voltage is held in the first coupling capacitor 11 for each column.
[0097]
Next, the reset transistor 14, the integration transistor 32, and the clamp transistor 31 are turned on. At this time, the drain voltage of the amplification transistor 10 and the voltage of the second coupling capacitor 33 are reset, and the voltage Vcs of the storage capacitor 30 is fixed to a desired voltage.
[0098]
Next, the reset transistor 14 is turned off, and amplification readout by the gate modulation integration circuit is started. The power supply voltage Vd is applied to the row selection line 4-3 by the row selection circuit 40, and the insensitive pixel row 200 is selected. At this time, the insensitive pixels 2 in the insensitive pixel row 200 are forward biased from the load MOS transistor 8 through the vertical signal line 5, and the forward bias current determined by the load MOS transistor 8 and the temperature of the semiconductor substrate 17 are determined. The operating point of the pn junction in the insensitive pixel 2 is determined, and an insensitive pixel output is generated on the vertical signal line 5. The voltage change generated in the vertical signal line 5 modulates the gate voltage change of the amplifying transistor 10 via the coupling capacitor 11, the amplifying transistor 10 is turned on, a drain current flows, and is accumulated in the second coupling capacitor 33.
[0099]
Next, by turning off the selection of the row selection line 4-3 by the row selection circuit 40, the amplification transistor 10 is turned off, the gate modulation integration readout operation is completed, and the signal output of the insensitive pixel 2 is second coupled. Accumulated in the capacity 33. Then, after the clamp transistor 31 is turned off, the reset transistor 14 is turned on, the drain voltage of the amplification transistor 10 and the voltage of the second coupling capacitor 33 are reset, and the reset transistor 14 is turned off again.
[0100]
The row selection circuit 40 applies a power supply voltage to the row selection line 4-1, and selects the infrared detection pixels in the first row. At this time, the infrared detection pixels 1 in the first row selected from the load MOS transistor 8 via the vertical signal line 5 are forward-biased, the forward bias current determined by the load MOS transistor 8, and the inside of the infrared detection pixel 1. The operating point of the pn junction in the infrared detection pixel 1 is determined by the temperature of the sensor unit 16, and the infrared detection pixel output of the first row is generated on the vertical signal line 5. The period during which the first row is selected by the row selection circuit 40 (FIG. 13, period c), and the gate modulation integration by the infrared detection pixel output by the same operation as the insensitive pixel row selection period (FIG. 13, period b). A read operation is performed, and the drain current is accumulated in the second coupling capacitor 33 as a signal charge. At this time, since the clamp transistor 31 is off, the voltage Vcs of the storage capacitor 30 is modulated by the generation of the signal charge by the infrared detection pixel.
[0101]
Finally, the integration transistor 32 is turned off to complete the operation of the horizontal blanking period for the first row. At this time, the storage capacitor 30 holds the voltage Vcs modulated by the difference between the output from the insensitive pixel 2 and the output from the infrared detection pixel 1 on the basis of the clamp voltage fixed by the ON operation of the clamp transistor 31. Has been.
[0102]
Next, in the horizontal effective period 300, the horizontal reading transistor 7 is sequentially turned on by the horizontal selection circuit 6, and the output signal is read to the output line 24 in time series. In the subsequent horizontal blanking period 302, the operation is basically the same as that in the horizontal blanking period 301 described above, and the row selection line selected by the row selection circuit 40 is the first row selection line 4-1. However, the same operation is performed except that the second row selection line 4-2. Further, in the horizontal effective period 300 subsequent to the horizontal blanking period 302, the horizontal read transistors 6 are sequentially turned on by the horizontal selection circuit 6 in the same manner as the signal reading of the first row, and the output signal is read to the output line 24 in time series. It is.
[0103]
According to the above operation, as described above, it is possible to perform threshold sampling of the amplifying transistor 10 in each horizontal scanning period, which is low noise and highly resistant to manufacturing process fluctuations, and has a high manufacturing yield. An infrared sensor can be realized. In addition, unlike the configuration example shown in FIG. 7, the infrared sensor system can be reduced in cost because it can be realized on-chip without the need to provide external circuits such as the memory holding means 301 and the correction means 302.
[0104]
Although there are variations in the timing chart for driving the embodiment of FIG. 12 other than FIG. 13, an example in which the source voltage of the amplification transistor 10 is pulse-driven will be described with reference to FIG. FIG. 14 and FIG. 13 basically perform the same operation, and most of the timing charts are the same. In FIG. 14, the voltage of the amplification transistor source SS, which was DC drive in FIG. 13, is pulse driven. A pulse is also added to the row selection line 4-3 of the insensitive pixel row 200 at the timing synchronized with it. Since the operation in FIG. 14 is basically the same as that in FIG. 13, the description of the same parts is omitted.
[0105]
In the drive of FIG. 14, the pulse voltage Vs is applied to the source SS in the threshold voltage sampling operation of the amplification transistor 10 in the initial stage of the horizontal blanking period 301 (FIG. 14, period a), and at the same time, the insensitive row 200 is selected. For this purpose, the row selection line 4-3 is also turned on. In this operation, since the source SS of the amplifying transistor 10 is set to a voltage higher than the substrate voltage Vs, the threshold voltage to be sampled becomes a value when the source SS of the amplifying transistor 10 is Vs. A higher threshold voltage will be sampled. In the subsequent operation from selection of the insensitive pixel row 200 to gate modulation integration readout operation and selection of the infrared detection pixel to gate modulation integration readout operation, the source SS is set to the substrate voltage Vs.
[0106]
According to the driving shown in FIG. 14, the number of adjustment targets for adjustment of the operating point of the amplification transistor 10 is increased, and the element operation can be performed in a more optimal state. As a result, higher sensitivity characteristics can be obtained. That is, in the driving of FIG. 13, the operating point of the amplification transistor 10 is determined by the power supply voltage Vd applied to the row selection line 4 by the row selection circuit 40. However, the power supply voltage Vd applied by the row selection circuit 40 also affects the sensitivity of the infrared detection pixel 1, so that adjustment for optimizing the operation of the amplification transistor 10 cannot always be performed. Therefore, the amplification factor of the amplification transistor 10 may not be optimized, and the highest sensitivity cannot be obtained.
[0107]
13 and 14 exemplify timing charts in which the signal output from the insensitive pixel 2 is read first, and then the signal output from the infrared detection pixel 1 is illustrated. Conversely, the signal readout from the infrared detection pixel 1 is performed. It is of course possible to read out the signal from the insensitive pixel 2 after it has been performed. 13 and 14 exemplify timing charts for differential processing of the output signals of the infrared detection pixel 2 and the insensitive pixel 1, the differential processing between outputs from the infrared detection pixels in different rows is illustrated. It is also possible to do this. In that case, in addition to the effects described so far, for example, difference processing between adjacent rows can be performed, and although it is limited to the vertical direction, so-called edge detection can also be performed.
[0108]
(Eighth embodiment)
FIG. 15 is a configuration diagram of an infrared sensor for explaining an eighth embodiment of the present invention. FIG. 15 shows a 3 × 2 pixel configuration. Infrared detection pixels 1 are arranged in the upper two rows of FIG. 15, and insensitive pixels 2 are arranged in the lower row of FIG. Has been.
[0109]
The imaging region 3 includes a region in which infrared detection pixels 1 that convert incident infrared rays into electric signals are two-dimensionally arranged, and an insensitive pixel row 200 in which the insensitive pixels 2 are arranged in the row direction. is doing. The structures of the infrared detection pixel 1 and the insensitive pixel 2 are the same as those illustrated in FIGS. 2 and 6, respectively. The basic part of the configuration of FIG. 15 is the same as that of FIG. 12 which is the seventh embodiment, and therefore the description thereof will be omitted. Here, differences from the seventh embodiment will be mainly described.
[0110]
The imaging region 3 and its peripheral circuit configuration, the configuration of the gate modulation integration readout circuit connected from the vertical signal lines 5-1 and 5-2 through the first coupling capacitor 11, and differential processing of the two signal readout results The circuit has the same configuration as in FIG. In the present embodiment, a one-stage sample hold circuit is further provided between the first storage capacitor 30 that holds the signal voltage after differential processing and the horizontal readout transistor 14.
[0111]
That is, the signal voltage held in the first storage capacitor 30 is connected to the second storage capacitor 43 via the transfer transistor 42, and the horizontal read transistor 14 is the signal stored in the second storage capacitor 43. Are sequentially read out. In order to initialize the voltage of the second storage capacitor 43, a second reset transistor 44 is connected to the second storage capacitor 43. Gate modulation integration performed using the first storage capacitor 30 while the signal voltage is held in the second storage capacitor 43 by separating the first storage capacitor 30 and the second storage capacitor 43 by the transfer transistor 42. A read operation can be performed.
[0112]
An example of a timing chart for driving the infrared sensor according to the present embodiment of FIG. 15 is shown in FIG. 16, and the operation and effect will be described below.
[0113]
The present embodiment is different from the seventh embodiment in that the readout operation of the imaging signal performed in the horizontal blanking periods 101 and 102 is performed in the effective period 100. In the first effective period 100, an operation similar to the operation in the horizontal blanking period in FIG. 13 is performed, whereby the threshold voltage sampling operation of the amplification transistor 10 in each horizontal scanning period (FIG. 16, period a), the first A dark signal gate amplification integration readout operation from the insensitive pixel 2 in a state where the voltage of the storage capacitor 30 is fixed (FIG. 16, period b), and selection performed after the clamp transistor 31 for differential processing is turned off The gate amplification integration readout operation (FIG. 16, period c) of the optical signal from the infrared detection pixel 1 in the row is performed. As a result, the first storage capacitor 30 is free from the influence of variations in the threshold value of the amplification transistor 10, and further, as a result of band limitation at a low frequency, the 1 / f noise of the load MOS transistor 8 and the amplification transistor 10 is obtained. A low-noise signal voltage in a state where the voltage drops is maintained.
[0114]
During this time, the transfer transistor 42 is turned off, and the horizontal read transistor 14 is separated from the first storage transistor 30. The horizontal readout transistors 14 are sequentially selected by a horizontal selection pulse from the horizontal selection circuit 6, but a reset signal is output to the output unit 24.
[0115]
The operation in the horizontal blanking period 101 in the present embodiment is only an operation of transferring the signal voltage stored in the first storage capacitor 30 to the second storage capacitor 43 (FIG. 16, period d). First, the second reset transistor 44 is turned on to reset the voltage of the second storage capacitor 43, and the second reset transistor 44 is turned off again. Next, the transfer transistor 42 is turned on, the signal charge held in the first storage capacitor 30 is transferred to the second storage capacitor 43, and the transfer transistor 42 is turned off again. In the horizontal blanking period 101, the signal voltage transferred to the second storage capacitor 43 is sequentially read out in the next effective period (FIG. 16, period e).
[0116]
According to the present embodiment, the gate modulation integration readout operation from the insensitive pixel 2 and the gate modulation integration readout operation from the infrared detection pixel 1 can be performed within an effective period that occupies most of the horizontal scanning period. It becomes. That is, the width of the row selection pulse that governs the above-described gate modulation integration reading operation can be greatly expanded. As a result, band limitation on the high frequency side of the signal frequency band is possible, and random noise can be reduced, so that an infrared sensor with lower noise can be obtained. Of course, the effect of the seventh embodiment, which is the effect of reducing the 1 / f noise generated in the load MOS transistor and the amplification transistor due to the band limitation on the low frequency side of the signal frequency band, and the threshold voltage in every horizontal scanning period. The effect of preventing vertical shading by sampling and the effect of removing high-level reset noise generated in the first coupling capacitor 11 by the differential processing operation can also be obtained in this embodiment.
[0117]
In addition, because of these features, resistance to fluctuations in the manufacturing process has been improved. As in the seventh embodiment, even if there are fluctuations in the manufacturing process, it is possible to stably manufacture with a high yield. Can also be obtained.
[0118]
Although there are variations in the timing chart for driving the infrared sensor shown in FIG. 15 in addition to FIG. 16, an example in which the source voltage of the amplification transistor 10 is pulse-driven will be described with reference to FIG. 17 and 16 basically perform the same operation, and most of the timing charts are the same. In FIG. 17, the potential of the source SS of the amplification transistor 10, which was DC drive in FIG. 16, is pulse-driven. A pulse is also added to the row selection line 4-3 of the insensitive row 200 at the timing synchronized with it.
[0119]
Since the operation in FIG. 17 is basically the same as that in FIG. 16, the description of the same parts is omitted. The drive of FIG. 17 applies the pulse voltage Vs to the source SS of the amplifying transistor 10 in the threshold voltage sampling operation of the amplifying transistor 10 in the initial stage of the effective period 100 (FIG. 17, period a), and at the same time, The row selection line 4-3 is also turned on to make a selection. In this operation, since the source SS of the amplifying transistor 10 is set to a voltage higher than the substrate voltage Vs, the threshold voltage to be sampled becomes a value when the source SS of the amplifying transistor 10 is Vs. A higher threshold voltage will be sampled. In the subsequent operation from selection of the insensitive pixel row to gate modulation integration readout operation and selection of the infrared detection pixel to gate modulation integration readout operation, the source SS is set to the substrate voltage Vs.
[0120]
According to the driving of FIG. 17, the number of adjustment targets for the adjustment of the operating point of the amplification transistor 10 is increased, and the element operation can be performed in a more optimal state. As a result, further high sensitivity characteristics can be obtained. That is, in the driving of FIG. 16, the operating point of the amplification transistor 10 is determined by the power supply voltage Vd applied to the row selection line 4 by the row selection circuit 40. However, the power supply voltage Vd applied by the row selection circuit 40 also affects the sensitivity of the infrared detection pixel 1, so that adjustment for optimizing the operation of the amplification transistor 10 cannot always be performed. Therefore, the amplification factor of the amplification transistor 10 may not be optimized, and the highest sensitivity cannot be obtained.
[0121]
16 and 17 exemplify timing charts in which the signal output from the insensitive pixel 2 is first read and the signal output from the infrared detection pixel 1 is subsequently read. However, the signal read from the infrared detection pixel 1 is reversed. It is of course possible to read out the signal from the insensitive pixel 2 after performing the above. Further, FIGS. 16 and 17 illustrate timing charts for differential processing of output signals from the infrared detection pixel 2 and the insensitive pixel 1, but differential processing between outputs from the infrared detection pixels in different rows is performed. It is also possible to do this. In that case, in addition to the effects described so far, for example, difference processing between adjacent rows can be performed, and although it is limited to the vertical direction, so-called edge detection can also be performed.
[0122]
The present invention is not limited to the above-described embodiments. The pixel configuration can be applied to various m × n pixel configurations other than those shown in the embodiment. The infrared detection pixel is not limited to the structure in FIG. 2 and can be appropriately changed according to the specification. Specifically, infrared absorption means for absorbing incident infrared rays on a semiconductor substrate and converting them into heat, thermoelectric conversion means for converting temperature changes caused by heat generated by the infrared absorption means into electrical signals, and thermoelectric conversion What is necessary is just to have a pixel selection means for selecting a pixel from which the pixel output signal from the means is read out and an output means for outputting a pixel output signal from the infrared detection pixel selected by the pixel selection means. It is also possible to use an element capable of directly converting infrared light into an electrical signal.
[0123]
In addition, various modifications can be made without departing from the scope of the present invention.
[0124]
【The invention's effect】
As described above in detail, according to the present invention, a coupling capacitor is provided between the signal line for generating a pixel output and the gate of the amplification transistor to separate them in a DC manner, and sampling is performed between the drain and the gate of the amplification transistor. A transistor is provided so that the threshold information of the amplification transistor for each column is provided to the gate of the amplification transistor for each frame. Therefore, the operation voltage of the storage capacitor necessary for ensuring the voltage swing of the storage capacitor due to the threshold variation. It is not necessary to set the margin of the area. Therefore, the gain of the gate modulation integration circuit can be designed to be large, and the sensitivity can be improved. For the same reason, the storage capacitor potential can be fully utilized, and the dynamic range can be expanded. This makes it possible to realize an uncooled infrared sensor with low noise, high sensitivity, and wide dynamic range. In addition, since resistance to fluctuations in the manufacturing process is improved, stable manufacturing is possible with a high manufacturing yield.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing an overall configuration of an infrared sensor according to a first embodiment.
FIG. 2 is a diagram showing a cross-sectional structure and a planar structure of an infrared detection pixel used in the first embodiment.
FIG. 3 is a timing chart for explaining a driving method of the infrared sensor according to the first embodiment.
FIG. 4 is a timing chart for explaining a driving method of an infrared sensor according to a second embodiment.
FIG. 5 is a circuit diagram showing an overall configuration of an infrared sensor according to a third embodiment.
FIG. 6 is a diagram showing a cross-sectional structure and a planar structure of an insensitive pixel used in the third embodiment.
FIG. 7 is a view showing a modification of the third embodiment.
FIG. 8 is a timing chart for explaining a driving method of the infrared sensor according to the fourth embodiment.
FIG. 9 is a timing chart for explaining an infrared sensor driving method according to a fifth embodiment;
FIG. 10 is a circuit diagram showing an overall configuration of an infrared sensor according to a sixth embodiment.
FIG. 11 is a timing chart for explaining a driving method of the infrared sensor according to the sixth embodiment.
FIG. 12 is a circuit diagram showing the overall configuration of an infrared sensor according to a seventh embodiment.
FIG. 13 is a timing chart for explaining an infrared sensor driving method according to the seventh embodiment;
FIG. 14 is a timing chart for explaining an infrared sensor driving method according to the seventh embodiment;
FIG. 15 is a circuit diagram showing the overall configuration of an infrared sensor according to an eighth embodiment.
FIG. 16 is a timing chart for explaining an infrared sensor driving method according to an eighth embodiment;
FIG. 17 is a timing chart for explaining a driving method of the infrared sensor according to the eighth embodiment.
[Explanation of symbols]
1 ... Infrared detection pixel
2 ... Insensitive pixels
3 ... Imaging area
4 ... Row selection line
40. Row selection circuit
5. Vertical signal line
6 ... Horizontal selection circuit
7 ... Horizontal selection line
70: Horizontal readout circuit
8 ... Load MOS transistor
80 ... Constant current circuit
9 ... Column amplification readout circuit
90 ... Amplification readout circuit
10 ... Amplification transistor
11 ... Coupling capacity
110... Threshold holding circuit
12 ... Storage capacity
14 ... Reset transistor
15 ... Sample transistor
16 ... sensor part
17 ... Support substrate
18 ... Hollow structure
19 ... SOI single crystal silicon layer
20 ... Embedded silicon oxide layer
21 ... Supporting part
22 ... Infrared absorbing layer
24 ... Output unit
25 ... Amplification transistor source
100 ... Non-selection period
101, 103, 105 ... row selection period
102, 104, 106 ... horizontal readout period
200 ... insensitive pixel row
301: Row output information storage circuit
302 ... Output correction circuit

Claims (10)

半導体基板上に入射赤外線を検出する赤外線検出画素が二次元的に配列された撮像領域と、
この撮像領域内に行方向に配置された複数の行選択線と、
前記撮像領域内に列方向に配置された複数の信号線と、
これらの信号線に発生した信号電圧によりそれぞれ変調される複数の増幅トランジスタと、
これらの増幅トランジスタのドレインにそれぞれ接続され該トランジスタからの信号電荷を蓄積する複数の蓄積容量と、
前記各増幅トランジスタのドレイン電位をそれぞれリセットする複数のリセット手段と、
前記各蓄積容量に保持された信号電荷をそれぞれ読み出す複数の読み出し手段と、
前記各信号線と該信号線に対応する前記増幅トランジスタのゲートとの間にそれぞれ設けられた複数の結合容量と、
前記各増幅トランジスタのドレインとゲートとの間にそれぞれ設けられた複数のサンプリングトランジスタと、
を具備してなることを特徴とする赤外線センサ。
An imaging region in which infrared detection pixels for detecting incident infrared rays are two-dimensionally arranged on a semiconductor substrate;
A plurality of row selection lines arranged in the row direction in the imaging region;
A plurality of signal lines arranged in a column direction in the imaging region;
A plurality of amplification transistors each modulated by a signal voltage generated in these signal lines;
A plurality of storage capacitors connected to the drains of these amplification transistors, respectively, for storing signal charges from the transistors;
A plurality of reset means for resetting the drain potential of each amplification transistor;
A plurality of readout means for respectively reading out signal charges held in the respective storage capacitors;
A plurality of coupling capacitors respectively provided between each signal line and the gate of the amplification transistor corresponding to the signal line;
A plurality of sampling transistors provided between the drain and gate of each amplification transistor;
An infrared sensor comprising:
請求項1記載の赤外線センサを駆動するための駆動方法であって、
1フレーム期間内で前記行選択線により前記赤外線検出画素を選択していない非選択期間においては、該非選択期間中の第1の期間において、前記リセット手段をオフすることで前記増幅トランジスタのドレイン電位をリセットされていない状態とし、前記サンプルトランジスタをオンすることで前記増幅トランジスタのドレインとゲートを接続して同一電位とし、前記非選択期間内の第1の期間を除いた第2の期間において、前記サンプルトランジスタをオフすることで該トランジスタのドレインとゲートを分離し、前記増幅トランジスタゲートには第1の期間における該トランジスタのドレイン電位を保持し、
1フレーム期間内で前記赤外線検出画素を前記行選択線により選択している選択期間、及び前記読み出し手段により信号電圧を読み出す期間においては、前記サンプルトランジスタをオフ状態に保持することを特徴とする赤外線センサの駆動方法。
A driving method for driving the infrared sensor according to claim 1,
In a non-selection period in which the infrared detection pixel is not selected by the row selection line within one frame period, the drain potential of the amplification transistor is turned off in the first period of the non-selection period. In a non-reset state, the drain and gate of the amplification transistor are connected to the same potential by turning on the sample transistor, and in the second period excluding the first period in the non-selection period, The sample transistor is turned off to separate the drain and gate of the transistor, the amplification transistor gate holds the drain potential of the transistor in the first period,
The infrared transistor is characterized in that the sample transistor is held in an off state during a selection period in which the infrared detection pixel is selected by the row selection line within one frame period and a period in which a signal voltage is read out by the reading means. Sensor drive method.
半導体基板上に入射赤外線を検出する赤外線検出画素が二次元的に配列され、かつ赤外線感度を有さない無感度画素行が少なくとも1行含まれた撮像領域と、
この撮像領域内に行方向に配置された複数の行選択線と、
前記撮像領域内に列方向に配置された複数の信号線と、
これらの信号線に発生した信号電圧によりそれぞれ変調される複数の増幅トランジスタと、
これらの増幅トランジスタのドレインにそれぞれ接続され該トランジスタからの信号電荷を蓄積する複数の蓄積容量と、
前記各増幅トランジスタのドレイン電位をそれぞれリセットする複数のリセット手段と、
前記各蓄積容量に保持された信号電荷をそれぞれ読み出す複数の読み出し手段と、
前記各信号線と該信号線に対応する前記増幅トランジスタのゲートとの間にそれぞれ設けられた複数の結合容量と、
前記各増幅トランジスタのドレインとゲートとの間にそれぞれ設けられた複数のサンプリングトランジスタと、
を具備してなることを特徴とする赤外線センサ。
An imaging region in which infrared detection pixels for detecting incident infrared rays are two-dimensionally arranged on a semiconductor substrate and at least one insensitive pixel row having no infrared sensitivity is included;
A plurality of row selection lines arranged in the row direction in the imaging region;
A plurality of signal lines arranged in a column direction in the imaging region;
A plurality of amplification transistors each modulated by a signal voltage generated in these signal lines;
A plurality of storage capacitors connected to the drains of these amplification transistors, respectively, for storing signal charges from the transistors;
A plurality of reset means for resetting the drain potential of each amplification transistor;
A plurality of readout means for respectively reading out signal charges held in the respective storage capacitors;
A plurality of coupling capacitors respectively provided between each signal line and the gate of the amplification transistor corresponding to the signal line;
A plurality of sampling transistors provided between the drain and gate of each amplification transistor;
An infrared sensor comprising:
請求項3記載の赤外線センサを駆動するための駆動方法であって、
1フレーム期間内で前記行選択線により前記無感度画素行を選択している第1の選択期間においては、該第1の選択期間内の第1の期間において、前記リセット手段をオフすることで前記増幅トランジスタのドレイン電位をリセットされていない状態とし、前記サンプルトランジスタをオンすることで前記増幅トランジスタのドレインとゲートを接続して同一電位とし、前記増幅トランジスタのソースに第1のソース電圧を印加し、第1の選択期間内の第1の期間を除いた第2の期間において、前記サンプルトランジスタをオフすることで前記増幅トランジスタのドレインとゲートを分離し、前記増幅トランジスタのゲートには第1の期間における該トランジスタのドレイン電位を保持し、
1フレーム期間内で前記行選択線により前記有感度画素行を選択している第2の選択期間においては、前記サンプルトランジスタをオフ状態に保持した上で、前記増幅トランジスタのソースに第1のソース電圧とは異なる第2のソース電圧を印加し、
1フレーム期間内で前記行選択線により前記読み出し手段により信号電圧を読み出す期間においては、前記サンプルトランジスタをオフ状態に保持した上で、前記増幅トランジスタのソースに第1のソース電圧を印加することを特徴とする赤外線センサの駆動方法。
A driving method for driving the infrared sensor according to claim 3,
In the first selection period in which the insensitive pixel row is selected by the row selection line within one frame period, the resetting unit is turned off in the first period within the first selection period. The drain potential of the amplification transistor is not reset, and the sample transistor is turned on to connect the drain and gate of the amplification transistor to have the same potential, and the first source voltage is applied to the source of the amplification transistor. In the second period excluding the first period within the first selection period, the sample transistor is turned off to separate the drain and gate of the amplification transistor, and the gate of the amplification transistor includes the first Holding the drain potential of the transistor during the period of
In the second selection period in which the sensitive pixel row is selected by the row selection line within one frame period, the sample transistor is held in an off state, and the source of the amplification transistor is the first source. Applying a second source voltage different from the voltage;
In a period in which a signal voltage is read by the reading means by the row selection line within one frame period, the first source voltage is applied to the source of the amplifying transistor while the sample transistor is held in an off state. A method for driving an infrared sensor.
半導体基板上に入射赤外線を検出する赤外線検出画素が二次元的に配列され、かつ赤外線感度を有さない無感度画素行が少なくとも1行含まれた撮像領域と、
この撮像領域内に行方向に配置された複数の行選択線と、
前記撮像領域内に列方向に配置された複数の信号線と、
これらの信号線に発生した信号電圧によりそれぞれ変調される複数の増幅トランジスタと、
これらの増幅トランジスタのドレインにそれぞれ接続され該トランジスタからの信号電荷を蓄積する複数の蓄積容量と、
前記各増幅トランジスタのドレイン電位をそれぞれリセットする複数のリセット手段と、
前記各蓄積容量に保持された信号電荷をそれぞれ読み出す複数の読み出し手段と、
前記各信号線と該信号線に対応する前記増幅トランジスタのゲートとの間にそれぞれ設けられた複数の結合容量と、
前記増幅トランジスタのドレインとゲートとの間にそれぞれ設けられた複数のサンプリングトランジスタと、
前記読み出し手段から時系列で得られる第1の行出力情報群を保持する記憶保持手段と、
該記憶保持手段に保持された第1の行出力情報群に基づき、第1の行出力情報群を得た行とは異なる行を選択した結果として得られる第2の行出力情報群を補正する補正手段と、
を具備してなることを特徴とする赤外線センサ。
An imaging region in which infrared detection pixels for detecting incident infrared rays are two-dimensionally arranged on a semiconductor substrate and at least one insensitive pixel row having no infrared sensitivity is included;
A plurality of row selection lines arranged in the row direction in the imaging region;
A plurality of signal lines arranged in a column direction in the imaging region;
A plurality of amplification transistors each modulated by a signal voltage generated in these signal lines;
A plurality of storage capacitors connected to the drains of these amplification transistors, respectively, for storing signal charges from the transistors;
A plurality of reset means for resetting the drain potential of each amplification transistor;
A plurality of readout means for respectively reading out signal charges held in the respective storage capacitors;
A plurality of coupling capacitors respectively provided between each signal line and the gate of the amplification transistor corresponding to the signal line;
A plurality of sampling transistors each provided between a drain and a gate of the amplification transistor;
Storage holding means for holding a first row output information group obtained in time series from the reading means;
Based on the first row output information group held in the memory holding means, the second row output information group obtained as a result of selecting a row different from the row from which the first row output information group is obtained is corrected. Correction means;
An infrared sensor comprising:
半導体基板上に入射赤外線を検出する赤外線検出画素が二次元的に配列され、かつ赤外線感度を有さない無感度画素行が少なくとも2行含まれた撮像領域と、
この撮像領域内に行方向に配置された複数の行選択線と、
前記撮像領域内に列方向に配置された複数の信号線と、
これらの信号線に発生した信号電圧によりそれぞれ変調される複数の増幅トランジスタと、
これらの増幅トランジスタのドレインにそれぞれ接続され該トランジスタからの信号電荷を蓄積する複数の蓄積容量と、
前記各増幅トランジスタのドレイン電圧をそれぞれリセットする複数のリセット手段と、
前記各蓄積容量に保持された信号電荷をそれぞれ読み出す複数の読み出し手段と、
前記各信号線と該信号線に対応する前記増幅トランジスタのゲートとの間にそれぞれ設けられた複数の結合容量と、
前記増幅トランジスタのドレインとゲートとの間にそれぞれ設けられた複数のサンプリングトランジスタと、
を具備してなることを特徴とする赤外線センサ。
An imaging region in which infrared detection pixels for detecting incident infrared rays are two-dimensionally arranged on a semiconductor substrate and at least two insensitive pixel rows having no infrared sensitivity are included;
A plurality of row selection lines arranged in the row direction in the imaging region;
A plurality of signal lines arranged in a column direction in the imaging region;
A plurality of amplification transistors each modulated by a signal voltage generated in these signal lines;
A plurality of storage capacitors connected to the drains of these amplification transistors, respectively, for storing signal charges from the transistors;
A plurality of reset means for resetting the drain voltage of each of the amplification transistors;
A plurality of readout means for respectively reading out signal charges held in the respective storage capacitors;
A plurality of coupling capacitors respectively provided between each signal line and the gate of the amplification transistor corresponding to the signal line;
A plurality of sampling transistors each provided between a drain and a gate of the amplification transistor;
An infrared sensor comprising:
請求項6記載の赤外線センサを駆動するための駆動方法であって、
1フレーム期間内で前記行選択線により第1の無感度画素行を選択している第1の選択期間においては、該第1の選択期間内の第1の期間において、前記リセット手段をオフすることで前記増幅トランジスタのドレイン電位をリセットされていない状態とし、前記サンプルトランジスタをオンすることで前記増幅トランジスタのドレインとゲートを接続して同一電位とし、前記増幅トランジスタのソースに第1のソース電圧を印加し、第1の選択期間内の第1の期間を除いた第2の期間において、前記サンプルトランジスタをオフすることで前記増幅トランジスタのドレインとゲートを分離し、前記増幅トランジスタゲートには第1の期間における該トランジスタのドレイン電位を保持し、
1フレーム期間内で前記行選択線により第1の無感度画素行と異なる第2の無感度画素行を選択している第2の選択期間、及び前記行選択線により有感度画素行を選択している第3の選択期間においては、前記サンプルトランジスタをオフ状態に保持した上で、前記増幅トランジスタのソースに第1のソース電圧と異なる第2のソース電圧を印加し、
1フレーム期間内で前記読み出し手段により信号電圧を読み出す期間においては、前記サンプルトランジスタをオフ状態に保持した上で、前記増幅トランジスタのソースに第1のソース電圧を印加することを特徴とする赤外線センサの駆動方法。
A driving method for driving the infrared sensor according to claim 6,
In the first selection period in which the first insensitive pixel row is selected by the row selection line within one frame period, the reset unit is turned off in the first period within the first selection period. Thus, the drain potential of the amplification transistor is not reset, and the sample transistor is turned on to connect the drain and gate of the amplification transistor to the same potential, and the source voltage of the amplification transistor is the first source voltage. Is applied, and in the second period excluding the first period within the first selection period, the sample transistor is turned off to separate the drain and gate of the amplification transistor, and the amplification transistor gate includes Holding the drain potential of the transistor during one period;
A second selection period in which a second insensitive pixel row different from the first insensitive pixel row is selected by the row selection line within one frame period, and a sensitive pixel row is selected by the row selection line. In the third selection period, the sample transistor is held in an off state, and a second source voltage different from the first source voltage is applied to the source of the amplification transistor,
An infrared sensor characterized in that a first source voltage is applied to a source of the amplification transistor while the sample transistor is held in an off state during a period in which a signal voltage is read by the reading means within one frame period. Driving method.
半導体基板上に入射赤外線を検出する赤外線検出画素が二次元的に配列され、かつ赤外線感度を有する有感度画素行の複数行と共に赤外線感度を有さない無感度画素行が少なくとも1行含まれた撮像領域と、
この撮像領域内に行方向に配置された複数の行選択線と、
前記撮像領域内に列方向に配置された複数の信号線と、
これらの信号線の各々と第1結合容量を介してそれぞれ接続される複数の増幅トランジスタと、
これらの増幅トランジスタのドレインとゲートとの間にそれぞれ設けられた複数のサンプリングトランジスタと、
前記各増幅トランジスタのドレインと第2結合容量を介してそれぞれ接続された複数の第1の蓄積容量と、
前記各増幅トランジスタのドレイン電位をそれぞれリセットする複数の第1のリセット手段と、
前記各第1の蓄積容量の電圧をそれぞれクランプする複数のクランプ手段と、
前記各第1の蓄積容量に保持された信号電荷をそれぞれ読み出すための複数の読み出し手段と、
を具備してなることを特徴とする赤外線センサ。
Infrared detection pixels for detecting incident infrared rays are two-dimensionally arranged on a semiconductor substrate, and at least one insensitive pixel row not having infrared sensitivity is included together with a plurality of sensitive pixel rows having infrared sensitivity. An imaging area;
A plurality of row selection lines arranged in the row direction in the imaging region;
A plurality of signal lines arranged in a column direction in the imaging region;
A plurality of amplification transistors respectively connected to each of these signal lines via a first coupling capacitor;
A plurality of sampling transistors provided between the drain and gate of each of these amplification transistors;
A plurality of first storage capacitors respectively connected to the drains of the amplification transistors via a second coupling capacitor;
A plurality of first reset means for resetting the drain potential of each of the amplification transistors;
A plurality of clamping means for clamping the voltage of each of the first storage capacitors;
A plurality of readout means for respectively reading out the signal charges held in each of the first storage capacitors;
An infrared sensor comprising:
前記各第1の蓄積容量と転送トランジスタを介してそれぞれ接続された複数の第2の蓄積容量と、前記各第2の蓄積容量の電圧をそれぞれリセットする複数の第2のリセット手段とを備え、
前記各第2の蓄積容量に転送された信号電荷がそれぞれ前記複数の読み出し手段により読み出されることを特徴とする請求項8記載の赤外線センサ。
A plurality of second storage capacitors respectively connected to the first storage capacitors via transfer transistors; and a plurality of second reset means for resetting the voltages of the second storage capacitors, respectively.
9. The infrared sensor according to claim 8, wherein the signal charges transferred to the second storage capacitors are respectively read by the plurality of reading means.
請求項8記載の赤外センサを駆動するための駆動方法であって、
前記赤外線検出画素の検出信号を行単位に読み出す期間を水平走査期間とし、毎回の水平走査期間の水平ブランキング期間中に、リセット手段をオフした状態で前記サンプリングトランジスタをオンすることで前記増幅トランジスタの閾値情報サンプリング動作を行い、次に前記行選択線により選択された前記無感度画素行の増幅読み出し動作を行い、次に前記行選択線により選択された有感度画素行の増幅読み出し動作を行い、前記無感度画素行の読み出し期間においては前記クランプ手段により前記蓄積容量の電圧を所定の電圧にクランプし、前記有感度画素行の増幅読み出し期間においては前記クランプ手段をオフ状態に保持し、該有感度画素行の増幅読み出し期間の終了時点においては前記蓄積容量に前記無感度画素出力と前記有感度画素出力との差分出力を蓄積し、該差分出力を前記読み出し手段を介して順次読み出し、かつ1フレーム内の各走査期間毎に有感度画素行を異ならせることを特徴とする赤外線センサの駆動方法。
A driving method for driving the infrared sensor according to claim 8,
A period for reading out detection signals of the infrared detection pixels in units of rows is a horizontal scanning period, and the amplification transistor is turned on by turning on the sampling transistor in a state where reset means is turned off during a horizontal blanking period of each horizontal scanning period. The threshold information sampling operation is performed, then the insensitive pixel row selected by the row selection line is amplified and read out, and then the sensitive pixel row selected by the row selection line is amplified and read out. In the readout period of the insensitive pixel row, the clamp means clamps the voltage of the storage capacitor to a predetermined voltage, and holds the clamp means in the off state in the amplification readout period of the sensitive pixel row, At the end of the amplification readout period of the sensitive pixel row, the insensitive pixel output and the sensitive are stored in the storage capacitor. A method of driving an infrared sensor, which accumulates a difference output from a pixel output, sequentially reads out the difference output through the readout means, and makes a sensitive pixel row different for each scanning period in one frame. .
JP2001095301A 2001-03-27 2001-03-29 Infrared sensor and driving method thereof Expired - Fee Related JP3793033B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001095301A JP3793033B2 (en) 2001-03-29 2001-03-29 Infrared sensor and driving method thereof
US10/106,787 US6759657B2 (en) 2001-03-27 2002-03-27 Infrared sensor
US10/726,583 US6770881B2 (en) 2001-03-27 2003-12-04 Infrared sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001095301A JP3793033B2 (en) 2001-03-29 2001-03-29 Infrared sensor and driving method thereof

Publications (2)

Publication Number Publication Date
JP2002300475A JP2002300475A (en) 2002-10-11
JP3793033B2 true JP3793033B2 (en) 2006-07-05

Family

ID=18949370

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001095301A Expired - Fee Related JP3793033B2 (en) 2001-03-27 2001-03-29 Infrared sensor and driving method thereof

Country Status (1)

Country Link
JP (1) JP3793033B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2040457A2 (en) 2007-09-20 2009-03-25 Kabushiki Kaisha Toshiba Bolometer type uncooled infrared ray sensor and method for driving the same
US8735821B2 (en) 2009-09-24 2014-05-27 Kabushiki Kaisha Toshiba Infrared imaging device and infrared imaging apparatus using it

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5259132B2 (en) * 2006-12-27 2013-08-07 三星ディスプレイ株式會社 Ambient light sensing circuit and flat panel display having the same
JP4959449B2 (en) 2006-12-27 2012-06-20 三星モバイルディスプレイ株式會社 Ambient light sensing circuit and flat panel display having the same
JP5127278B2 (en) 2007-04-05 2013-01-23 三菱電機株式会社 Thermal infrared solid-state imaging device and infrared camera
JP5443793B2 (en) * 2009-03-13 2014-03-19 株式会社東芝 Infrared solid-state image sensor
JP5443800B2 (en) * 2009-03-23 2014-03-19 株式会社東芝 Infrared solid-state image sensor
WO2011013197A1 (en) 2009-07-28 2011-02-03 株式会社 東芝 Infrared imaging device
JP5578045B2 (en) * 2010-01-26 2014-08-27 セイコーエプソン株式会社 Detection apparatus, sensor device, and electronic apparatus
CN112075072B (en) * 2018-09-14 2024-11-01 松下知识产权经营株式会社 Image pickup apparatus
CN114785974A (en) * 2022-04-15 2022-07-22 清华大学 Sampling unit, operation method thereof, electronic device and pixel unit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2040457A2 (en) 2007-09-20 2009-03-25 Kabushiki Kaisha Toshiba Bolometer type uncooled infrared ray sensor and method for driving the same
JP2009074898A (en) * 2007-09-20 2009-04-09 Toshiba Corp Bolometer-type non-cooled infrared sensor and its driving method
US7737400B2 (en) 2007-09-20 2010-06-15 Kabushiki Kaisha Toshiba Bolometer type uncooled infrared ray sensor and method for driving the same
US8735821B2 (en) 2009-09-24 2014-05-27 Kabushiki Kaisha Toshiba Infrared imaging device and infrared imaging apparatus using it

Also Published As

Publication number Publication date
JP2002300475A (en) 2002-10-11

Similar Documents

Publication Publication Date Title
US6759657B2 (en) Infrared sensor
US7361899B2 (en) Infrared sensor, infrared camera, method of driving infrared sensor, and method of driving infrared camera
JP3866069B2 (en) Infrared solid-state imaging device
US9106851B2 (en) Single-exposure high dynamic range CMOS image sensor pixel with internal charge amplifier
JP5127278B2 (en) Thermal infrared solid-state imaging device and infrared camera
JP4362156B2 (en) Sequential correlation double sampling method for CMOS area array sensor
US10170514B2 (en) Image sensor
US8344321B2 (en) Infrared imaging device
CN107925731B (en) Solid-state imaging device, driving method of solid-state imaging device, and electronic apparatus
US20100230594A1 (en) Infrared solid-state image sensor
TW201519420A (en) Buffered direct injection pixel for infrared detector arrays
JP3793033B2 (en) Infrared sensor and driving method thereof
US20080239105A1 (en) Sample and hold circuits for cmos imagers
JP3226859B2 (en) Imaging device
JP2001238132A (en) Mos-type solid-state imaging apparatus and image pickup method therefor
JP4009598B2 (en) Infrared solid-state image sensor
Gruev et al. Linear current mode imager with low fix pattern noise
JP3536896B2 (en) Solid-state imaging device
JPH01154678A (en) Solid-state image pickup device
WO2012107784A2 (en) Radiation detector and method
JP3974902B2 (en) Thermal infrared detector
JP3657885B2 (en) Infrared sensor device and driving method thereof
JP3648506B2 (en) Infrared imaging device
JP3540514B2 (en) CCD charge detection circuit
JP4331160B2 (en) Infrared sensor and driving method thereof

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060406

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100414

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100414

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110414

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130414

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140414

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees