JP3783686B2 - 表示ドライバ、表示装置及び表示駆動方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、表示ドライバ、表示装置及び表示駆動方法に関する。
【０００２】
【従来の技術】
液晶（Liquid Crystal Display：ＬＣＤ）パネルに代表される表示パネル（広義には表示装置）は、携帯電話機や携帯型情報端末（Personal Digital Assistants：ＰＤＡ）に実装される。これら電子機器に搭載される表示パネルには、低消費電力化が強く要求される。
【０００３】
表示パネルの低消費電力化を実現する１つの方策として、パーシャル表示がある。パーシャル表示によれば、表示パネルの表示エリアの一部のみを表示させることで、非表示エリアにおける消費電力の削減を図ることができる。
【０００４】
このようなパーシャル表示は、種々の方法により実現される。電子機器に搭載される表示パネルと該表示パネルを駆動する表示ドライバとの位置関係により定められる実装面積が小さくなるような方法で、パーシャル表示が実現されることが望ましい。
【０００５】
【特許文献１】
特開２００２−３５１４１２号公報
【特許文献２】
特開２００２−３５１４１３号公報
【０００６】
【発明が解決しようとする課題】
ＬＣＤパネルが、Ｙ方向（行の並び方向）に並んで配設される複数の走査線と、Ｙ方向に垂直なＸ方向（列の並び方向）に並んで配設される複数のデータ線とを含むものとする。このＬＣＤパネルの実装の最適化のため、例えばＹ方向にパーシャル表示エリアとパーシャル非表示エリアとを有するように、表示メモリを内蔵しない表示ドライバ（単純ＬＣＤドライバ）でパーシャル表示（横パーシャル表示）を実現する場合を考える。
【０００７】
表示メモリを内蔵する表示ドライバは、表示メモリに例えば１フレーム分の表示データを記憶することができる。そのため、表示ドライバは垂直走査方向及び水平走査方向の情報を把握しながら、ＬＣＤパネルを駆動することができる。したがって、このような表示ドラバでは、パーシャル表示エリアに設定された水平走査期間のみ、表示データに基づいてデータ線を駆動すればよい。
【０００８】
一方、表示メモリを内蔵しない表示ドライバは、一水平走査期間分の表示データのみを有する。そのため、ＬＣＤパネルの何行目が描画されているかといった垂直走査方向の情報を把握する付加回路が必要となる。したがって、単純ＬＣＤドライバは、現在の描画行を検出して、パーシャル表示エリアか、パーシャル非表示エリアかを判別して、パーシャル表示を実現する。
【０００９】
しかしながら、電子機器に搭載されるＬＣＤパネルによって、１行目の開始タイミングが異なる。例えば、ＬＣＤパネルによっては、ＬＣＤパネルを駆動する走査ドライバの行の１行目が必ずしも表示部分になるとは限らない。この場合、ＬＣＤパネルに表示される画像のずれが生じてしまう。
【００１０】
また、専用のコントローラによれば、１行ずつ表示データを該表示ドライバに供給すればよいので問題ない。しかしながら、汎用のコントローラはこのようなパーシャル表示を実現する機能を持たないので、表示ドライバは汎用のコントローラに接続されることが望ましい点を考慮すると、表示ドライバ側で上述の機能を実現することが望ましい。
【００１１】
本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、汎用のコントローラにより制御可能であって、かつ表示パネルに応じて描画行を把握して横パーシャル表示機能を実現する表示ドライバ、表示装置及び表示駆動方法を提供することにある。
【００１２】
【課題を解決するための手段】
上記課題を解決するために本発明は、各走査線が各行に設けられた複数の走査線と交差し各データ線が各列に設けられた複数のデータ線を駆動する表示ドライバであって、前記複数の走査線のうち描画先頭行に対応する走査線を指定するための描画先頭行指定レジスタと、前記複数のデータ線のうち少なくとも１つのデータ線に階調データに対応した駆動電圧を供給する通常表示モード又は前記少なくとも１つのデータ線に所与のパーシャル非表示電圧を供給するパーシャル非表示モードを、走査線に対応して設定するためのパーシャルモード設定レジスタと、前記駆動電圧に基づいて前記少なくとも１つのデータ線を駆動するためのオペアンプ部と、前記所与のパーシャル非表示電圧に基づいて前記少なくとも１つのデータ線を駆動するためのパーシャル非表示電圧出力部とを有するデータ線駆動回路と、前記データ線駆動回路の駆動制御を行うパーシャル表示制御部とを含み、前記パーシャル表示制御部は、前記描画先頭行指定レジスタによって指定された走査線を描画先頭行する描画行に対応した走査線に対し前記通常表示モードが設定されているとき、該走査線の選択期間において、前記オペアンプ部により前記駆動電圧に基づいて前記少なくとも１つのデータ線を駆動し、前記描画行に対応した走査線に対し前記パーシャル非表示モードが設定されているとき、該走査線の選択期間において、前記オペアンプ部の動作電流を制限又は停止すると共に前記パーシャル非表示電圧出力部により前記所与のパーシャル非表示電圧に基づいて前記少なくとも１つのデータ線を駆動するように制御する表示ドライバに関係する。
【００１３】
パーシャルモード設定レジスタは、１又は複数の走査線に対応して、或いは１又は複数の走査線ごとに、通常表示モード又はパーシャル表示モードが設定されてもよい。
【００１４】
本発明では、パーシャルモード設定レジスタにより、走査線に対応して通常表示モード又はパーシャル非表示モードが設定される表示ドライバにおいて、描画先頭行指定レジスタによって、描画先頭行に対応する走査線を指定することができる。そして、パーシャル表示制御部が、描画先頭行指定レジスタによって指定された走査線を描画先頭行する描画行に対応した走査線が、通常表示モード又はパーシャル非表示モードに設定されているかを判別する。その判別結果を用いてデータ線駆動回路の駆動制御が行われて、駆動能力の高いオペアンプ部の動作電流による電力消費を削減するパーシャル表示機能が実現される。
【００１５】
したがって、描画行を、表示パネルの表示部分の走査線数と一致させることができ、表示画像のずれを回避することができるようになる。また、いわゆる横パーシャル表示機能を有しない汎用のコントローラにより制御可能な表示ドライバを提供することができるようになる。
【００１６】
また本発明に係る表示ドライバでは、前記パーシャルモード設定レジスタには、前記通常表示モード又は前記パーシャル非表示モードが、前記複数の走査線が分割された複数のブロックの各ブロックに対応して設定され、前記パーシャル表示制御部は、前記描画先頭行指定レジスタによって指定された走査線を描画先頭行とする描画行に対応した走査線を含むブロックが前記通常表示モードに設定されているとき、該走査線の選択期間において、前記オペアンプ部により前記駆動電圧に基づいて前記少なくとも１つのデータ線を駆動し、前記描画行に対応した走査線を含むブロックが前記パーシャル非表示モードに設定されているとき、該走査線の選択期間において、前記オペアンプ部の動作電流を制限又は停止すると共に前記パーシャル非表示電圧出力部により前記所与のパーシャル非表示電圧に基づいて前記少なくとも１つのデータ線を駆動するように制御することができる。
【００１７】
本発明では、パーシャルモード設定レジスタにおいて、通常表示モード又はパーシャル非表示モードが、複数の走査線が分割された複数のブロックの各ブロックに対応して設定される。したがって、ブロック単位でパーシャル表示エリアが設定される場合に、描画行と表示パネルの表示部分の走査線数との不一致に伴い、表示画像のずれや、１ブロックの走査線数を少なくせざるを得なくなるといった弊害を無くすことができる。これにより、最適な走査線数を含むブロック単位でパーシャル表示機能を実現することができ、記憶容量等のリソースを効率的に使用する表示ドライバを提供することができるようになる。
【００１８】
また本発明に係る表示ドライバでは、水平走査期間を規定する水平同期信号に基づき描画行カウント値をインクリメントする描画行カウンタを含み、前記描画先頭行指定レジスタによって指定された走査線を描画先頭行とする描画行が、前記描画行カウント値により求められてもよい。
【００１９】
また本発明に係る表示ドライバでは、垂直走査期間を規定する垂直同期信号に基づいてバックポーチカウント値をリセットし、前記水平同期信号に基づいてバックポーチカウント値をインクリメントするバックポーチカウンタと、前記描画先頭行指定レジスタの設定値と、前記バックポーチカウント値とを比較する比較器とを含み、前記描画行カウンタは、前記比較器により前記描画先頭行指定レジスタの設定値と前記バックポーチカウント値とが一致したときに出力される信号に基づいて生成されるバックポーチ終了信号により描画行カウント値をリセットし、前記水平同期信号に基づき描画行カウント値をインクリメントすることができる。
【００２０】
本発明では、可変に設定される描画先頭行を基準とした描画行を、カウンタを用いて求めることができるので、汎用のコントローラにより制御可能であって、かつ表示パネルに応じて描画行を把握して横パーシャル表示機能を実現する表示ドライバを簡素な構成で実現することができる。
【００２１】
また本発明に係る表示ドライバでは、前記パーシャル非表示電圧は、前記階調データの最上位ビットに対応した電圧であってもよい。
【００２２】
本発明では、パーシャル非表示モードに設定された走査線の選択期間において、データ線に対して階調データの最上位ビットに対応した電圧を供給する。これにより、パーシャル非表示電圧を生成する付加回路を簡素化し、低消費電力化を実現する表示ドライバを提供することができる。
【００２３】
また本発明は、各走査線が各行に設けられた複数の走査線と、前記複数の走査線と交差し各データ線が各列に設けられた複数のデータ線と、複数の画素と、前記複数のデータ線を駆動する上記いずれか記載の表示ドライバと、前記複数の走査線を走査する走査ドライバとを含む表示装置に関係する。
【００２４】
また本発明は、各走査線が各行に設けられた複数の走査線と、前記複数の走査線と交差し各データ線が各列に設けられた複数のデータ線と、複数の画素とを含む表示パネルと、前記複数のデータ線を駆動する上記いずれか記載の表示ドライバと、前記複数の走査線を走査する走査ドライバとを含む表示装置に関係する。
【００２５】
本発明によれば、表示画像のずれがなく、汎用のコントローラにより表示制御が行われる表示装置を提供することができる。
【００２６】
また本発明は、各走査線が各行に設けられた複数の走査線と交差し各データ線が各列に設けられた複数のデータ線を駆動する表示駆動方法であって、前記複数の走査線のうち描画先頭行に対応する走査線を指定し、指定された走査線を描画先頭行とする描画行に対応した走査線に対して通常表示モードが設定されているとき、該走査線の選択期間において、オペアンプ部により前記複数のデータ線のうち少なくとも１つのデータ線に階調データに対応した駆動電圧を供給すると共に、前記描画行に対応した走査線に対してパーシャル非表示モードが設定されているとき、該走査線の選択期間において、前記オペアンプ部の動作電流を制限又は停止してパーシャル非表示電圧出力部により所与のパーシャル非表示電圧に基づいて前記少なくとも１つのデータ線を駆動する表示駆動方法に関係する。
【００２７】
また本発明に係る表示駆動方法では、前記複数の走査線が分割された複数のブロックの各ブロック単位に、前記通常表示モード又は前記パーシャル非表示モードを設定し、前記オペアンプ部は、前記描画先頭行指定レジスタによって指定された走査線を描画先頭行とする描画行に対応した走査線を含むブロックが前記通常表示モードに設定されているとき、該走査線の選択期間において、前記駆動電圧に基づいて前記少なくとも１つのデータ線を駆動すると共に、前記描画行に対応した走査線を含むブロックが前記パーシャル非表示モードに設定されてるとき、該走査線の選択期間において、その動作電流が制限又は停止され、前記パーシャル非表示電圧出力部は、前記ブロックが前記パーシャル非表示モードに設定されているとき、前記描画行に対応した走査線の選択期間において、前記所与のパーシャル非表示電圧に基づいて前記少なくとも１つのデータ線を駆動することができる。
【００２８】
また本発明に係る表示駆動方法では、前記描画先頭行指定レジスタによって指定された走査線を描画先頭行とする描画行に対応した走査線を、水平走査期間を規定する水平同期信号に基づきインクリメントする描画行カウント値により求めることができる。
【００２９】
また本発明に係る表示駆動方法では、垂直走査期間を規定する垂直同期信号に基づいてバックポーチカウント値をリセットすると共に前記水平同期信号に基づいてバックポーチカウント値をインクリメントし、前記描画先頭行指定レジスタの設定値と、前記バックポーチカウント値とを比較し、前記描画先頭行指定レジスタの設定値と前記バックポーチカウント値とが一致したときに出力される信号に基づいて生成されるバックポーチ終了信号により描画行カウント値をリセットすると共に、前記水平同期信号に基づき描画行カウント値をインクリメントすることができる。
【００３０】
また本発明に係る表示駆動方法では、前記パーシャル非表示電圧は、前記階調データの最上位ビットに対応した電圧であってもよい。
【００３１】
【発明の実施の形態】
以下、本発明の好適な実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【００３２】
１． 表示装置
図１に、表示装置の構成の概要を示す。ここでは表示装置の一例として液晶装置の構成の概要を示す。液晶装置は、携帯電話機、携帯型情報機器（ＰＤＡ等）、デジタルカメラ、プロジェクタ、携帯型オーディオプレーヤ、マスストレージデバイス、ビデオカメラ、電子手帳、又はＧＰＳ（Global Positioning System）などの種々の電子機器に組み込むことができる。
【００３３】
図１において、液晶装置１０は、ＬＣＤパネル（広義には表示パネル。更に広義には電気光学装置）２０、表示ドライバ（ソースドライバ又は列駆動回路）３０、走査ドライバ（ゲートドライバ又は行駆動回路）４０、コントローラ（表示コントローラ）５０、電源回路６０を含む。液晶装置１０は、電気光学装置と言うこともできる。
【００３４】
なお、液晶装置１０にこれら全ての回路ブロックを含める必要はなく、その一部の回路ブロックを省略する構成にしてもよい。
【００３５】
ＬＣＤパネル２０は、各走査線（ゲート線）が各行に設けられた複数の走査線（ゲート線）と、複数の走査線と交差し各データ線が各列に設けられた複数のデータ線（ソース線）と、各画素が複数の走査線のいずれかの走査線及び複数のデータ線のいずれかのデータ線により特定される複数の画素とを含む。各画素は、薄膜トランジスタ（Thin Film Transistor：以下、ＴＦＴと略す）と画素電極とを含む。データ線にはＴＦＴが接続され、該ＴＦＴに画素電極が接続される。
【００３６】
より具体的には、ＬＣＤパネル２０は例えばガラス基板からなるパネル基板上に形成される。パネル基板には、図１のＹ方向に複数配列されそれぞれＸ方向に伸びる走査線ＧＬ１〜ＧＬＭ（Ｍは２以上の整数。Ｍは３以上が望ましい。）と、Ｘ方向に複数配列されそれぞれＹ方向に伸びるデータ線ＤＬ１〜ＤＬＮ（Ｎは２以上の整数）とが配置されている。走査線ＧＬｍ（１≦ｍ≦Ｍ、ｍは整数）とデータ線ＤＬｎ（１≦ｎ≦Ｎ、ｎは整数）との交差点に対応する位置に画素ＰＥｍｎが設けられている。画素ＰＥｍｎは、ＴＦＴｍｎと画素電極とを含む。
【００３７】
ＴＦＴｍｎのゲート電極は走査線ＧＬｍに接続される。ＴＦＴｍｎのソース電極はデータ線ＤＬｎに接続される。ＴＦＴｍｎのドレイン電極は画素電極に接続される。画素電極と、該画素電極と液晶素子（広義には電気光学物質）を介して対向する対向電極ＣＯＭ（コモン電極）との間には、液晶容量ＣＬｍｎが形成されている。なお液晶容量ＣＬｍｎと並列に、保持容量を形成するようにしても良い。画素電極と対向電極ＣＯＭとの間の電圧に応じて、画素の透過率が変化するようになっている。対向電極ＣＯＭに供給される電圧ＶＣＯＭは、電源回路６０により生成される。
【００３８】
表示ドライバ３０は、いわゆる単純ＬＣＤドライバである。すなわち、表示ドライバ３０は、例えば１フレーム分の表示データを記憶する表示メモリを内蔵せず、一水平走査期間ごとに供給される一水平走査期間分の表示データに基づいてＬＣＤパネル２０のデータ線ＤＬ１〜ＤＬＮを駆動する。より具体的には、表示ドライバ３０は、表示データに基づいてデータ線ＤＬ１〜ＤＬＮの少なくとも１つを駆動することができる。
【００３９】
走査ドライバ４０は、ＬＣＤパネル２０の走査線ＧＬ１〜ＧＬＭを走査する。より具体的には、走査ドライバ４０は、一垂直期間内に走査線ＧＬ１〜ＧＬＭを順次選択し、選択した走査線を駆動する。
【００４０】
コントローラ５０は、図示しない中央処理装置（Central Processing Unit：ＣＰＵ）等のホストにより設定された内容に従って、表示ドライバ３０、走査ドライバ４０及び電源回路６０に対して制御信号を出力する。より具体的には、コントローラ５０は、表示ドライバ３０及び走査ドライバ４０に対しては、例えば動作モードの設定や内部で生成した水平同期信号や垂直同期信号を供給する。水平同期信号は、水平走査期間を規定する。垂直同期信号は、垂直走査期間を規定する。またコントローラ５０は、電源回路６０に対しては、極性反転信号ＰＯＬにより、対向電極ＣＯＭの電圧ＶＣＯＭの極性反転タイミングの制御を行う。
【００４１】
電源回路６０は、外部から供給される基準電圧に基づいて、ＬＣＤパネル２０の各種電圧や、対向電極ＣＯＭの電圧ＶＣＯＭを生成する。
【００４２】
なお図１では、液晶装置１０がコントローラ５０を含む構成になっているが、コントローラ５０を液晶装置１０の外部に設けてもよい。或いは、コントローラ５０と共にホスト（図示せず）を液晶装置１０に含めるように構成してもよい。
【００４３】
また走査ドライバ４０、コントローラ５０及び電源回路６０のうち少なくとも１つを表示ドライバ３０に内蔵させてもよい。
【００４４】
また、表示ドライバ３０、走査ドライバ４０、コントローラ５０及び電源回路６０の一部又は全部をＬＣＤパネル２０上に形成してもよい。例えば図２では、ＬＣＤパネル２０上に、表示ドライバ３０及び走査ドライバ４０が形成されている。このようにＬＣＤパネル２０は、複数のデータ線と、複数の走査線と、各画素が複数のデータ線のいずれかと複数の走査線のいずれかとにより特定される複数の画素と、複数のデータ線を駆動する表示ドライバとを含むように構成することができる。ＬＣＤパネル２０の画素形成領域８０に、複数の画素が形成されている。
【００４５】
２． 横パーシャル表示（パーシャル表示）
本実施形態における表示ドライバ３０は、横パーシャル表示機能（パーシャル表示機能）を有する。
【００４６】
図３に、本実施形態において実現される横パーシャル表示機能の説明図を示す。横パーシャル表示機能は、各列に設けられたデータ線を駆動する表示ドライバ３０がデータ線と交差し各列に設けられた走査線単位で行うパーシャル表示と言うことができる。
【００４７】
横パーシャル表示機能により実現されるパーシャル表示では、１又は複数の行（走査線）単位で、通常表示エリア及びパーシャル非表示エリアが設定される。図３では、１行目から（ｉ−１）（２＜ｉ＜Ｍ、ｉは整数）行目まで、ｊ（ｉ＜ｊ≦Ｍ、ｊは整数）行目からＭ行目までがパーシャル非表示エリアに設定され、ｉ行目から（ｊ−１）行目までが通常表示エリアに設定されている。
【００４８】
通常表示エリアの走査線の選択期間では、表示ドライバ３０によって表示データに基づく駆動電圧によりデータ線が駆動される。このとき、駆動能力の高いオペアンプによってデータ線が駆動される。
【００４９】
パーシャル非表示エリアの走査線の選択期間では、表示ドライバ３０によって所与のパーシャル非表示電圧によりデータ線が駆動される。このとき、駆動能力の高いオペアンプの動作電流を制限又は停止して、データ線に所与のパーシャル非表示電圧が供給される。パーシャル非表示電圧として、選択される走査線に接続される画素の透過率が変化しない所与のオフ電圧や、階調データの最上位ビットに対応した電圧を用いることができる。
【００５０】
このような横パーシャル表示機能によりパーシャル非表示エリアを設けることで、表示期間のみを高い駆動能力を有するオペアンプで駆動し、非表示期間におけるオペアンプの動作電流を低減し、低消費電力化を図ることができる。
【００５１】
そのため、上述のような横パーシャル表示機能を有する表示ドライバ３０では、描画される行（選択される走査線）を認識して、データ線を駆動する必要がある。このとき、比較例として、表示ドライバにおいて、垂直同期信号の直後の水平走査期間を１行目として、描画行を検出する場合を考える。
【００５２】
図４に、比較例における表示ドライバの描画行の検出タイミングの一例を示す。このように、垂直同期信号Ｖｓｙｎｃの立ち下がり直後の水平同期信号Ｈｓｙｎｃの立ち下がりをカウントすることで、描画行をカウントすることができる。
【００５３】
しかしながら、比較例における表示ドライバでは、以下のような問題が生ずる。
【００５４】
第１に、ＬＣＤパネルを駆動する走査ドライバの行の１行目と、描画先頭行とが一致しない場合がある点である。
【００５５】
図５に、ＬＣＤパネルを駆動する走査ドライバの行の１行目と描画先頭行とが一致しない場合の説明図を示す。電子機器に搭載されるＬＣＤパネルによって、１行目の開始タイミングが異なる。例えば、ＬＣＤパネルによっては、ＬＣＤパネルを駆動する走査ドライバの行の１行目が必ずしも表示部分になるとは限らないからである。この場合、比較例における表示ドライバでは、ＬＣＤパネルの実際の行をカウントすることになるため、描画行とのずれが生じ、その結果としてＬＣＤパネルに表示される画像のずれが生じてしまう。
【００５６】
第２に、複数の走査線を含むブロック単位で通常表示エリア及びパーシャル非表示エリアを設定する場合、１ブロック当たりの走査線の数が少なくなる点である。
【００５７】
図６に、ブロック単位で通常表示エリア及びパーシャル非表示エリアを設定する場合の説明図を示す。例えば、本来、ＬＣＤパネルの４本の走査線ごとに分割されたブロック単位で、通常表示エリア及びパーシャル非表示エリアを設定することができるものとする。この場合、ＬＣＤパネルを駆動する走査ドライバの行の１行目及び２行目が表示部分とならない。したがって、このままブロック単位でパーシャル表示を実現しても、表示画像のずれが生じてしまう。
【００５８】
ブロックの単位は、ＬＣＤパネルに表示させるフォントや、マーク（携帯電話機における電池の残量表示マークやアンテナの受信感度表示マーク）などの大きさを基準に定めることで、パーシャル表示制御の簡素化と、記憶容量の削減を図ることができる。ところが、図６に示すような場合に、ブロック単位でパーシャル表示を実現し、かつ表示画像のずれを回避するためには、２本の走査線ごとにブロックを分割する必要が生ずる。したがって、パーシャル表示を実現するブロック数が増加してしまい、記憶容量の無駄が発生してしまい、ブロック単位で分割した意味が薄れてしまう。
【００５９】
そこで本実施形態における表示ドライバ３０は、描画先頭行を指定可能に構成して、該描画先頭行を基準に描画行を求めることができるようになっている。こうすることで、ＬＣＤパネルの表示部の走査線の数と描画行とを一致させた状態で横パーシャル表示を実現することができる。
【００６０】
図７に、本実施形態における表示ドライバの描画行の検出タイミングの一例を示す。本実施形態では、垂直同期信号Ｖｓｙｎｃの立ち下がり後、予め設定された期間（バックポーチ（back porch））が終了した後、水平同期信号Ｈｓｙｎｃの立ち下がりをカウントして描画行をカウントする。
【００６１】
図８に、本実施形態における表示ドライバにおいてブロック単位で通常表示エリア及びパーシャル非表示エリアを設定する場合の説明図を示す。表示ドライバ３０では、バックポーチを設定することができるので、該バックポーチ終了後に、ＬＣＤパネルの４本の走査線ごとに分割されたブロック単位で、通常表示エリア及びパーシャル非表示エリアを設定することができる。
【００６２】
これにより、求められる描画行を表示部分の走査線数と一致させることができ、表示画像のずれを回避すると共に、ブロック単位の指定に伴う記憶容量の削減を図ることができる。また横パーシャル表示機能を有しない汎用のコントローラにより制御可能な表示ドライバを提供することができる。
【００６３】
３． 表示ドライバ
図９に、本実施形態における表示ドライバ３０の構成の概要のブロック図を示す。表示ドライバ３０は、データラッチ１００、ラインラッチ１１０、ＤＡＣ（Digital-to-Analog Converter）（広義には電圧選択回路）１２０、データ線駆動回路１３０、制御部１４０を含む。
【００６４】
データラッチ１００は、一水平走査周期で表示データを取り込む。
【００６５】
ラインラッチ１１０は、データラッチ１００に取り込まれた表示データを、データ線に対応した階調データとして、水平同期信号Ｈｓｙｎｃに基づいてラッチする。
【００６６】
ＤＡＣ１２０は、各基準電圧が階調データに対応した複数の基準電圧の中から、データ線ごとにラインラッチ１１０からの階調データに対応する駆動電圧（階調電圧）を出力する。より具体的には、ＤＡＣ１２０は、ラインラッチ１１０からの階調データをデコードし、デコード結果に基づいて複数の基準電圧のいずれかを選択する。ＤＡＣ１２０において選択された基準電圧は、駆動電圧としてデータ線駆動回路１３０に出力される。
【００６７】
データ線駆動回路１３０は、ＤＡＣ１２０からの駆動電圧、又は所与のパーシャル非表示電圧に基づいてデータ線ＤＬ１〜ＤＬＮの少なくとも１つを駆動する。
【００６８】
制御部１４０は、図９に示す表示ドライバ３０の各部を制御する。
【００６９】
図１０に、表示ドライバ３０の構成要部のブロック図を示す。ここでは、データ線駆動回路１３０の１出力当たりの構成であるデータ線駆動回路１３０−１を示す。
【００７０】
制御部１４０は、描画先頭行指定レジスタ１４２、パーシャルモード設定レジスタ１４４、パーシャル表示制御回路１４６を含む。データ線駆動回路１３０−１は、オペアンプ部１３２−１、パーシャル非表示電圧出力部１３４−１を含む。データ線駆動回路１３０−１は、データ線ＤＬ１を駆動することができる。ここでは、データ線駆動回路１３０−１のみを示しているが、他のデータ線ＤＬ２〜ＤＬＮを駆動するデータ線駆動回路１３０−２〜１３０−Ｎもデータ線駆動回路１３０−１と同様の構成をなし、制御部１４０からの制御信号により駆動制御される。
【００７１】
描画先頭行指定レジスタ１４２には、バックポーチ設定値が設定される。バックポーチ設定値は、複数の走査線ＧＬ１〜ＧＬＭのうち描画先頭行に対応する走査線を指定するための値である。例えばバックポーチ設定値として、ＬＣＤパネル２０の走査線ＧＬ１から、描画先頭行に対応する走査線ＧＬｘ（２≦ｘ≦Ｍ、ｘは整数）までの走査線の数を用いることができる。例えば、描画先頭行に対応する走査線がＧＬ３の場合、走査線ＧＬ１から走査線ＧＬ３までの走査線の数「２」を用いることができる。
【００７２】
パーシャルモード設定レジスタは、各走査線に対応して、通常表示モード又はパーシャル非表示モードを設定するためのレジスタである。
【００７３】
通常表示モードに設定された走査線の選択期間では、オペアンプ部１３２−１により、データ線ＤＬ１〜ＤＬＮの少なくとも１つが階調データに基づく駆動電圧により駆動される。データ線単位でパーシャル表示が行われない場合には、該選択期間において、オペアンプ部１３２−１により、データ線ＤＬ１〜ＤＬＮが階調データに基づく駆動電圧により駆動される。
【００７４】
パーシャル非表示モードに設定された走査線の選択期間では、パーシャル非表示電圧出力部１３４−１により、データ線ＤＬ１〜ＤＬＮの少なくとも１つが所与のパーシャル非表示電圧により駆動される。このとき、オペアンプ部１３２−１〜１３２−Ｎにおける駆動能力の高いオペアンプの動作電流が制限又は停止される。なお、データ線単位でパーシャル表示が行われない場合には、該選択期間において、パーシャル非表示電圧出力部１３４−１により、データ線ＤＬ１〜ＤＬＮが所与のパーシャル非表示電圧により駆動され、かつオペアンプ部１３２−１〜１３２−Ｎにおける駆動能力の高いオペアンプの動作電流が制限又は停止される。
【００７５】
パーシャル表示制御回路１４６は、描画先頭行指定レジスタ１４２によって指定された走査線（描画先頭行）を基準として求められる描画行に対応した走査線が、パーシャルモード設定レジスタ１４４により通常表示モード又はパーシャル非表示電圧に設定されているかを判別する。そして、判別された各モードに対応して、データ線駆動回路１３０−１〜１３０−Ｎに対して上述の駆動制御を行う。
【００７６】
より具体的には、パーシャル表示制御回路１４６は、描画先頭行指定レジスタ１４２によって指定された走査線を描画先頭行とする描画行に対応した走査線が通常表示モードに設定されているとき、オペアンプ部１３２−１〜１３２−Ｎにより駆動電圧に基づいて少なくとも１つのデータ線（例えばデータ線ＤＬ１）を駆動する。またパーシャル表示制御回路１４６は、該走査線がパーシャル非表示モードに設定されているときオペアンプ部１３２−１〜１３２−Ｎの動作電流を制限又は停止すると共に、パーシャル非表示電圧出力部１３４−１〜１３４−Ｎにより所与のパーシャル非表示電圧に基づいて少なくとも１つのデータ線（例えばデータ線ＤＬ１）を駆動する。
【００７７】
ここでは、パーシャル表示制御回路１４６は、走査線ごとにパーシャル表示を行う場合について説明したが、複数の走査線を含むブロック単位でパーシャル表示制御を行うこともできる。すなわち、描画先頭行指定レジスタ１４２によって指定された走査線を描画先頭行とする描画行に対応した走査線を含むブロックが通常表示モード又はパーシャル非表示モードのどちらに設定されているかを判別すればよい。
【００７８】
図１１に、パーシャル表示制御回路１４６の構成要部の一例を示す。図１１におけるパーシャル表示制御回路１４６では、垂直走査期間において、バックポーチ設定値で設定された期間が経過した後に、描画行のカウントを開始する。
【００７９】
バックポーチカウンタ１５０は、垂直同期信号Ｖｓｙｎｃに基づいてバックポーチカウント値をリセットし、水平同期信号Ｈｓｙｎｃに基づいてバックポーチカウント値をインクリメントする。
【００８０】
比較器１５２は、描画先頭行指定レジスタ１４２に設定されたバックポーチ設定値と、バックポーチカウント値とを比較して、比較結果信号を出力する。
【００８１】
比較結果信号は、ＲＳフリップフロップの出力をセットする。なおＲＳフリップフロップの出力は、垂直同期信号Ｖｓｙｎｃによりリセットされる。このようなＲＳフリップフロップの出力は、バックポーチ終了信号として出力される。
【００８２】
描画行カウンタ１５４は、バックポーチ終了信号によりリ描画行カウント値をリセットし、水平同期信号Ｈｓｙｎｃに基づき描画行カウント値をインクリメントする。
【００８３】
図１２に、図１１に示すパーシャル表示制御回路１４６の動作タイミングチャートの一例を示す。図１２では、ＬＣＤパネル２０の走査線ＧＬ３が描画先頭行となるように、バックポーチ設定値が「２」に設定されるものとする。
【００８４】
垂直同期信号Ｖｓｙｎｃによりリセットされたバックポーチカウント値は、水平同期信号Ｈｓｙｎｃによってインクリメントされる。そして、バックポーチカウント値が「２」になると、比較器１５２から出力される比較結果信号が「Ｈ」となり、バックポーチ終了信号がセットされる。描画行カウンタ１５４は、バックポーチ終了信号がセットされた後、水平同期信号Ｈｓｙｎｃに基づいてインクリメントを開始する。
【００８５】
このような構成により、描画行カウント値は、バックポーチ設定値により規定される期間経過後にカウントが開始され、ＬＣＤパネル２０の描画行と一致させることができる。パーシャル表示制御回路１４６は、このようにして得られた描画行カウント値により、パーシャルモード設定レジスタ１４４に設定されたモードに応じて描画行単位で上述の駆動制御を行うことができる。
【００８６】
なお図１１のバックポーチカウンタ１５０のリセット端子には、垂直同期信号Ｖｓｙｎｃに代えて、図１３に示すようなディレイ回路ＤＬＹを含む立ち下がり検出回路の出力信号Ｒ＿ＩＮを入力させてもよい。
【００８７】
図１３に、立ち下がりエッジ検出回路の構成の概要を示す。この立ち下がり検出回路は、垂直同期信号Ｖｓｙｎｃの立ち下がりエッジを検出する。
【００８８】
図１４に、パーシャル表示制御回路１４６の動作タイミングチャートの他の例を示す。ここでは、図１１のバックポーチカウンタ１５０のリセット端子に、図１３に示す立ち下がりエッジ検出回路の出力信号Ｒ＿ＩＮを入力させた場合の動作例を示す。この場合、バックポーチカウンタ１５０では、垂直同期信号Ｖｓｙｎｃの立ち下がり直後から、バックポーチカウント値をカウントさせることができる。
【００８９】
図１５に、パーシャル表示制御回路１４６の構成要部の他の例を示す。図１５におけるパーシャル表示制御回路１４６では、垂直走査期間において、バックポーチ設定値で設定された期間が経過した後に、ブロック単位でパーシャル表示制御を行う。より具体的には、パーシャル表示制御回路１４６は、バックポーチ設定値により定められる走査線を描画先頭行とする描画行に対応した走査線を含むブロックに応じて、パーシャル表示制御を行う。
【００９０】
ここでバックポーチ終了信号は、図１２と同様の構成により生成されるため、説明を省略する。またｂ（ｂは２以上の整数）本の走査線ごとに分割されたブロック単位で、パーシャル表示制御が行われるものとする。
【００９１】
分周器１７０は、入力信号をｂ分周する。より具体的には、入力信号のパルスがｂ回入力される度に、出力信号のパルスを１回出力する。このような分周器１７０の入力信号は、水平同期信号Ｈｓｙｎｃと、バックポーチ終了信号により生成される。分周器１７０の出力信号は、シフトレジスタ１７２のクロック端子に入力される。
【００９２】
シフトレジスタ１７２は、バックポーチ終了信号により内部状態がリセットされ、クロック端子に入力される信号に基づきシフトされるシフト出力信号を出力する。
【００９３】
図１６に、パーシャルモード設定レジスタ１４４の設定内容の説明図を示す。パーシャルモード設定レジスタ１４４には、ブロック単位で「０」又は「１」が設定される。パーシャルモード設定レジスタ１４４には、ｃ（ｃは２以上の整数）個の各ブロックについて通常表示モード又はパーシャル非表示モードが設定される。
【００９４】
ブロック１には、１行目からｂ行目までの描画行に対応する走査線に対して通常表示モード又はパーシャル非表示モードが設定される。ブロック２には、（ｂ＋１）行目から２ｂ行目までの描画行に対応する走査線に対して通常表示モード又はパーシャル非表示モードが設定される。同様に、ブロックＳ（１≦Ｓ≦ｃ、Ｓは整数）には、（（Ｓ−１）・ｂ＋１）行目から（Ｓ・ｂ）行目までの描画行に対応する走査線に対して通常表示モード又はパーシャル非表示モードが設定される。
【００９５】
「０」が設定されたブロックは、パーシャル非表示モードとなる。「１」が設定されたブロックは、通常表示モードとなる。
【００９６】
図１２に示したように、バックポーチ終了信号がセットされた後には、水平同期信号Ｈｓｙｎｃにより描画行をカウントすることができる。これに対して図１５に示す分周器１７０では、描画行をｂ単位でカウントすると言うことができる。そして分周器１７０は、描画行ｂ単位で出力信号のパルスを生成する。
【００９７】
シフトレジスタ１７２は、ｃ本のシフト力出力ＳＦＯ１〜ＳＦＯｃ（ｃは２以上の整数）を有する。各シフト出力は、パーシャルモード設定レジスタ１４４に設定される各ブロックに対応する。
【００９８】
図１５において、シフトレジスタ１７２からのシフト出力ＳＦＯ１と、パーシャルモード設定レジスタ１４４のブロック１の設定値との論理積が生成される。シフトレジスタ１７２からのシフト出力ＳＦＯ２と、パーシャルモード設定レジスタ１４４のブロック２の設定値との論理積が生成される。同様にして、シフトレジスタ１７２からのシフト出力ＳＦＯＳ（１≦Ｓ≦ｃ、Ｓは整数）と、パーシャルモード設定レジスタ１４４のブロックＳの設定値との論理積が生成される。
【００９９】
そして、各ブロックに対応する論理積の出力の論理和演算結果が、パーシャル表示制御信号ｐｃｎｔとして出力される。
【０１００】
パーシャル表示制御信号ｐｃｎｔが「Ｈ」のとき、通常表示モードとしてデータ線駆動回路１３０が制御される。パーシャル表示制御信号ｐｃｎｔが「Ｌ」のとき、パーシャル非表示モードとしてデータ線駆動回路１３０が制御される。
【０１０１】
図１７に、データ線駆動回路１３０−１の構成例を示す。ここでは、データ線駆動回路１３０−２〜１３０−Ｎも、データ線駆動回路１３０−１と同様に構成される。
【０１０２】
ＤＡＣ１２０は、ＲＯＭデコーダ回路により実現することができる。ＤＡＣ１２０は、（ｑ＋１）ビットの階調データに基づいて、基準電圧Ｖ０、ＶＹと第１〜第ｉの基準電圧Ｖ１〜Ｖｉのうちいずれか１つを選択して駆動電圧Ｖｓとしてデータ線駆動回路１３０−１のオペアンプ部１３２−１に出力する。
【０１０３】
またＤＡＣ１２０は、階調データ（Ｄｑ〜Ｄ０）の最上位ビット（Ｄｑ）に対応したパーシャル非表示電圧を出力する。ここでは、極性反転信号ＰＯＬの論理レベルに応じて、階調データ（Ｄｑ〜Ｄ０）の最上位ビット（Ｄｑ）又はその反転データに対応した基準電圧を出力する。パーシャル非表示電圧は、データ線駆動回路１３０−１のパーシャル非表示電圧出力部１３４−１に出力される。
【０１０４】
オペアンプ部１３２−１は、ボルテージフォロワ接続された演算増幅器（オペアンプ）１９０と、演算増幅器１９０の出力とデータ線ＤＬ１への出力ノードとの間に挿入されパーシャル表示制御信号ｐｃｎｔによりスイッチ制御されるスイッチ素子ＳＷ１とを含む。
【０１０５】
また、パーシャル非表示電圧出力部１３４−１は、バッファ１９４と、バッファ１９４の出力とデータ線ＤＬ１への出力ノードとの間に挿入されパーシャル表示制御信号ｐｃｎｔによりスイッチ制御されるスイッチ素子ＳＷ２とを含む。
【０１０６】
このような構成において、ＤＡＣ１２０では、（ｑ＋１）ビットの階調データＤｑ〜Ｄ０と、（ｑ＋１）ビットの反転階調データＸＤｑ〜ＸＤ０とが入力される。反転階調データＸＤｑ〜ＸＤ０は、階調データＤｑ〜Ｄ０をそれぞれビット反転したものである。ここでは、階調データＤｑ及び反転階調データＸＤｑが、それぞれ階調データ及び反転階調データの最上位ビットであるものとする。
【０１０７】
ＤＡＣ１２０において、多値の基準電圧Ｖ０〜Ｖｉ、ＶＹのうちのいずれか１つが階調データに基づいて選択される。
【０１０８】
オペアンプ部１３２−１では、選択された走査線（又は該走査線を含むブロック）が通常表示モードに設定されているとき、スイッチ素子ＳＷ１がオン状態となり、駆動電圧Ｖｓに基づいてデータ線ＤＬ１が駆動される。またオペアンプ部１３２−１では、選択された走査線（又は該走査線を含むブロック）がパーシャル非表示モードに設定されているとき、スイッチ素子ＳＷ１がオフ状態となると共に、演算増幅器１９０の動作電流が制限又は停止される。
【０１０９】
パーシャル非表示電圧出力部１３４−１では、選択された走査線（又は該走査線を含むブロック）が通常表示モードに設定されているとき、スイッチ素子ＳＷ２がオフ状態となり、パーシャル非表示電圧出力部１３４−１の出力がハイインピーダンス状態に設定される。またパーシャル非表示電圧出力部１３４−１では、選択された走査線（又は該走査線を含むブロック）がパーシャル非表示モードに設定されているとき、スイッチ素子ＳＷ２がオン状態となり、データ線ＤＬ１にパーシャル非表示電圧が出力される。
【０１１０】
このように各データ線を駆動することで、選択された走査線（又は該走査線を含むブロック）が通常表示モードに設定された通常表示エリアでは階調データのビット数に対応した表示色数の画像を表示することができる。また、選択された走査線（又は該走査線を含むブロック）がパーシャル非表示モードに設定されたパーシャル非表示エリアでは、例えばＲＧＢ信号それぞれの最上位ビットにより８色表示を行うことができる。
【０１１１】
ここでは、データ線ＤＬ１が通常表示モード又はパーシャル非表示モードのいずれかのモードで駆動される場合について説明したが、これに限定されるものではない。例えば、いわゆる縦パーシャル表示を行う場合には、通常表示モードであっても縦パーシャルの非表示エリアに対応するデータ線を駆動電圧に基づいて駆動する必要がない。
【０１１２】
４． その他
上述した実施形態では、ＴＦＴを用いた液晶パネルを備える液晶装置を例に説明したが、これに限定されるものではない。上述の電圧を、所与の電流変換回路により電流に変えて、電流駆動型の素子に供給するようにしてもよい。このようにすれば、例えばデータ線及び走査線により特定される画素に対応して設けられた有機ＥＬ素子を含む有機ＥＬパネルを駆動する表示ドライバにも適用することができる。
【０１１３】
図１８に、このような表示ドライバにより駆動される有機ＥＬパネルにおける２トランジスタ方式の画素回路の一例を示す。
【０１１４】
有機ＥＬパネルは、データ線ＤＬｎと走査線ＧＬｍとの交差点に、駆動ＴＦＴ８００ｍｎと、スイッチＴＦＴ８１０ｍｎと、保持キャパシタ８２０ｍｎと、有機ＬＥＤ８３０ｍｎとを有する。駆動ＴＦＴ８００ｍｎは、ｐ型トランジスタにより構成される。
【０１１５】
駆動ＴＦＴ８００ｍｎと有機ＬＥＤ８３０ｍｎとは、電源線に直列に接続される。
【０１１６】
スイッチＴＦＴ８１０ｍｎは、駆動ＴＦＴ８００ｍｎのゲート電極と、データ線ＤＬｎとの間に挿入される。スイッチＴＦＴ８１０ｍｎのゲート電極は、走査線ＧＬｍに接続される。
【０１１７】
保持キャパシタ８２０ｍｎは、駆動ＴＦＴ８００ｍｎのゲート電極と、キャパシタラインとの間に挿入される。
【０１１８】
このような有機ＥＬ素子において、走査線ＧＬｍが駆動されスイッチＴＦＴ８１０ｍｎがオンになると、データ線ＤＬｎの電圧が保持キャパシタ８２０ｍｎに書き込まれると共に、駆動ＴＦＴ８００ｍｎのゲート電極に印加される。駆動ＴＦＴ８００ｍｎのゲート電圧Ｖｇｓは、データ線ＤＬｎの電圧によって決まり、駆動ＴＦＴ８００ｍｎに流れる電流が定まる。駆動ＴＦＴ８００ｍｎと有機ＬＥＤ８３０ｍｎとは直列接続されているため、駆動ＴＦＴ８００ｍｎに流れる電流がそのまま有機ＬＥＤ８３０ｍｎに流れる電流となる。
【０１１９】
したがって、保持キャパシタ８２０ｍｎによりデータ線ＤＬｎの電圧に応じたゲート電圧Ｖｇｓを保持することによって、例えば１フレーム期間中において、ゲート電圧Ｖｇｓに対応した電流を有機ＬＥＤ８３０ｍｎに流すことで、当該フレームにおいて光り続ける画素を実現することができる。
【０１２０】
図１９（Ａ）に、表示ドライバを用いて駆動される有機ＥＬパネルにおける４トランジスタ方式の画素回路の一例を示す。図１９（Ｂ）に、この画素回路の表示制御タイミングの一例を示す。
【０１２１】
この場合も、有機ＥＬパネルは、駆動ＴＦＴ９００ｍｎと、スイッチＴＦＴ９１０ｍｎと、保持キャパシタ９２０ｍｎと、有機ＬＥＤ９３０ｍｎとを有する。
【０１２２】
図１８に示した２トランジスタ方式の画素回路と異なる点は、定電圧の代わりにスイッチ素子としてのｐ型ＴＦＴ９４０ｍｎを介して定電流源９５０ｍｎからの定電流Ｉｄａｔａを画素に供給するようにした点と、電源線にスイッチ素子としてのｐ型ＴＦＴ９６０ｍｎを介して保持キャパシタ９２０ｍｎ及び駆動ＴＦＴ９００ｍｎと接続するようにした点である。
【０１２３】
このような有機ＥＬ素子において、まずゲート電圧Ｖｇｐによりｐ型ＴＦＴ９６０ｍｎをオフにして電源線を遮断し、ゲート電圧Ｖｓｅｌによりｐ型ＴＦＴ９４０ｍｎとスイッチＴＦＴ９１０ｍｎをオンにして、定電流源９５０ｍｎからの定電流Ｉｄａｔａを駆動ＴＦＴ９００ｍｎに流す。
【０１２４】
駆動ＴＦＴ９００ｍｎに流れる電流が安定するまでの間に、保持キャパシタ９２０ｍｎには定電流Ｉｄａｔａに応じた電圧が保持される。
【０１２５】
続いて、ゲート電圧Ｖｓｅｌによりｐ型ＴＦＴ９４０ｍｎとスイッチＴＦＴ９１０ｍｎをオフにし、更にゲート電圧Ｖｇｐによりｐ型ＴＦＴ９６０ｍｎをオンにし、電源線と駆動ＴＦＴ９００ｍｎ及び有機ＬＥＤ９３０ｍｎを電気的に接続する。このとき、保持キャパシタ９２０ｍｎに保持された電圧により、定電流Ｉｄａｔａとほぼ同等か、又はこれに応じた大きさの電流が有機ＬＥＤ９３０ｍｎに供給される。
【０１２６】
有機ＬＥＤは、透明アノード（ＩＴＯ）の上部に発光層を設け、更にその上部にメタルカソードを設けるようにしても良いし、メタルアノードの上部に、発光層、光透過性カソード、透明シールを設けるようにしても良く、その素子構造に限定されるものではない。
【０１２７】
以上説明したような有機ＥＬ素子を含む有機ＥＬパネルを駆動する表示ドライバを上述したように構成することによって、有機ＥＬパネルについて汎用的に用いられる表示ドライバを提供することができる。
【０１２８】
なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。上述の実施形態では、表示パネルの各画素がＴＦＴを有するアクティブマトリクス方式の液晶パネルを例に説明したが、これに限定されるものではない。パッシブマトリックス方式の液晶パネルにも適用することができる。また液晶パネルに限らず、例えばプラズマディスプレイ装置にも適用可能である。
【０１２９】
また本実施形態における表示ドライバは、いわゆるくし歯状にデータ線が形成された（くし歯配線された）くし歯型ＬＣＤのデータ線を駆動する表示ドライバにも容易に適用することができる。
【０１３０】
また、本発明のうち従属請求項に係る発明においては、従属先の請求項の構成要件の一部を省略する構成とすることもできる。また、本発明の１の独立請求項に係る発明の要部を、他の独立請求項に従属させることもできる。
【図面の簡単な説明】
【図１】 本実施形態における表示装置の構成例のブロック図。
【図２】 本実施形態における表示装置の他の構成例のブロック図。
【図３】 横パーシャル表示機能の説明図。
【図４】 比較例における表示ドライバの描画行の検出タイミングの一例のタイミング図。
【図５】 ＬＣＤパネルを駆動する走査ドライバの行の１行目と描画先頭行とが一致しない場合の説明図。
【図６】 ブロック単位で通常表示エリア及びパーシャル非表示エリアを設定する場合の説明図。
【図７】 本実施形態における表示ドライバの描画行の検出タイミングの一例のタイミング図。
【図８】 本実施形態における表示ドライバにおいてブロック単位で通常表示エリア及びパーシャル非表示エリアを設定する場合の説明図。
【図９】 本実施形態における表示ドライバの構成のブロック図。
【図１０】 本実施形態における表示ドライバの構成要部のブロック図。
【図１１】 パーシャル表示制御回路の構成要部の一例のブロック図。
【図１２】 図１１のパーシャル表示制御回路の動作例のタイミング図。
【図１３】 立ち下がりエッジ検出回の回路図。
【図１４】 図１１のパーシャル表示制御回路の他の動作例のタイミング図。
【図１５】 パーシャル表示制御回路の構成要部の他の例のブロック図。
【図１６】 パーシャルモード設定レジスタの設定内容の説明図。
【図１７】 １出力当たりのデータ線駆動回路の構成例の回路図。
【図１８】 有機ＥＬパネルにおける２トランジスタ方式の画素回路の一例の構成図。
【図１９】 図１９（Ａ）は有機ＥＬパネルにおける４トランジスタ方式の画素回路の一例の回路構成図。図１９（Ｂ）は画素回路の表示制御タイミングの一例のタイミング図。
【符号の説明】
１０ 液晶装置（表示装置）、２０ ＬＣＤパネル（表示パネル）、
３０ 表示ドライバ、４０ 走査ドライバ、５０ コントローラ、
６０ 電源回路、８０ 画素形成領域、１００ データラッチ、
１１０ ラインラッチ、１２０ ＤＡＣ、
１３０、１３０−１〜１３０−Ｎ データ線駆動回路、
１３２−１〜１３２−Ｎ オペアンプ部、
１３４−１〜１３４−Ｎ パーシャル非表示電圧出力部、１４０ 制御部、
１４２ 描画先頭行指定レジスタ、１４４ パーシャルモード設定レジスタ、
１４６ パーシャル表示制御回路、１５０ バックポーチカウンタ、
１５２ 比較器、１５４ 描画行カウンタ、１７０ 分周器、
１７２ シフトレジスタ、１９０−１〜１９０−Ｎ 演算増幅器、
１９４−１〜１９４−Ｎ バッファ

Claims (10)

1. 各走査線が各行に設けられた複数の走査線と交差し各データ線が各列に設けられた複数のデータ線を駆動する表示ドライバであって、
   前記複数の走査線のうち描画先頭行に対応する走査線を指定するための描画先頭行指定レジスタと、
   前記複数のデータ線のうち少なくとも１つのデータ線に階調データに対応した駆動電圧を供給する通常表示モード又は前記少なくとも１つのデータ線に所与のパーシャル非表示電圧を供給するパーシャル非表示モードを、走査線に対応して設定するためのパーシャルモード設定レジスタと、
   前記駆動電圧に基づいて前記少なくとも１つのデータ線を駆動するためのオペアンプ部と、前記所与のパーシャル非表示電圧に基づいて前記少なくとも１つのデータ線を駆動するためのパーシャル非表示電圧出力部とを有するデータ線駆動回路と、
   前記データ線駆動回路の駆動制御を行うパーシャル表示制御部と、
   水平走査期間を規定する水平同期信号に基づき描画行カウント値をインクリメントする描画行カウンタとを含み、
   前記描画先頭行指定レジスタによって指定された走査線を描画先頭行とする描画行が、前記描画行カウント値により求められ、
   前記パーシャル表示制御部は、
   前記描画先頭行指定レジスタによって指定された走査線を描画先頭行とする描画行に対応した走査線に対し前記通常表示モードが設定されているとき、該走査線の選択期間において、前記オペアンプ部により前記駆動電圧に基づいて前記少なくとも１つのデータ線を駆動し、
   前記描画行に対応した走査線に対し前記パーシャル非表示モードが設定されているとき、該走査線の選択期間において、前記オペアンプ部の動作電流を制限又は停止すると共に前記パーシャル非表示電圧出力部により前記所与のパーシャル非表示電圧に基づいて前記少なくとも１つのデータ線を駆動するように制御することを特徴とする表示ドライバ。
2. 各走査線が各行に設けられた複数の走査線と交差し各データ線が各列に設けられた複数のデータ線を駆動する表示ドライバであって、
   前記複数の走査線のうち描画先頭行に対応する走査線を指定するための描画先頭行指定レジスタと、
   前記複数のデータ線のうち少なくとも１つのデータ線に階調データに対応した駆動電圧を供給する通常表示モード又は前記少なくとも１つのデータ線に所与のパーシャル非表示電圧を供給するパーシャル非表示モードを、走査線に対応して設定するためのパーシャルモード設定レジスタと、
   前記駆動電圧に基づいて前記少なくとも１つのデータ線を駆動するためのオペアンプ部と、前記所与のパーシャル非表示電圧に基づいて前記少なくとも１つのデータ線を駆動するためのパーシャル非表示電圧出力部とを有するデータ線駆動回路と、
   前記データ線駆動回路の駆動制御を行うパーシャル表示制御部とを含み、
   前記パーシャル非表示電圧は、
   前記階調データの最上位ビットに対応した電圧であり、
   前記パーシャル表示制御部は、
   前記描画先頭行指定レジスタによって指定された走査線を描画先頭行とする描画行に対応した走査線に対し前記通常表示モードが設定されているとき、該走査線の選択期間において、前記オペアンプ部により前記駆動電圧に基づいて前記少なくとも１つのデータ線を駆動し、
   前記描画行に対応した走査線に対し前記パーシャル非表示モードが設定されているとき、該走査線の選択期間において、前記オペアンプ部の動作電流を制限又は停止すると共に前記パーシャル非表示電圧出力部により前記所与のパーシャル非表示電圧に基づいて前記少なくとも１つのデータ線を駆動するように制御することを特徴とする表示ドライバ。
3. 請求項１又は２において、
   前記パーシャルモード設定レジスタには、
   前記通常表示モード又は前記パーシャル非表示モードが、前記複数の走査線が分割された複数のブロックの各ブロックに対応して設定され、
   前記パーシャル表示制御部は、
   前記描画先頭行指定レジスタによって指定された走査線を描画先頭行とする描画行に対応した走査線を含むブロックが前記通常表示モードに設定されているとき、該走査線の選択期間において、前記オペアンプ部により前記駆動電圧に基づいて前記少なくとも１つのデータ線を駆動し、
   前記描画行に対応した走査線を含むブロックが前記パーシャル非表示モードに設定されているとき、該走査線の選択期間において、前記オペアンプ部の動作電流を制限又は停止すると共に前記パーシャル非表示電圧出力部により前記所与のパーシャル非表示電圧に基づいて前記少なくとも１つのデータ線を駆動するように制御することを特徴とする表示ドライバ。
4. 請求項１乃至３のいずれかにおいて、
   垂直走査期間を規定する垂直同期信号に基づいてバックポーチカウント値をリセットし、前記水平同期信号に基づいてバックポーチカウント値をインクリメントするバックポーチカウンタと、
   前記描画先頭行指定レジスタの設定値と、前記バックポーチカウント値とを比較する比較器とを含み、
   前記描画行カウンタは、
   前記比較器により前記描画先頭行指定レジスタの設定値と前記バックポーチカウント値とが一致したときに出力される信号に基づいて生成されるバックポーチ終了信号により描画行カウント値をリセットし、前記水平同期信号に基づき描画行カウント値をインクリメントすることを特徴とする表示ドライバ。
5. 各走査線が各行に設けられた複数の走査線と、
   前記複数の走査線と交差し各データ線が各列に設けられた複数のデータ線と、
   複数の画素と、
   前記複数のデータ線を駆動する請求項１乃至４のいずれか記載の表示ドライバと、
   前記複数の走査線を走査する走査ドライバとを含むことを特徴とする表示装置。
6. 各走査線が各行に設けられた複数の走査線と、前記複数の走査線と交差し各データ線が各列に設けられた複数のデータ線と、複数の画素とを含む表示パネルと、
   前記複数のデータ線を駆動する請求項１乃至４のいずれか記載の表示ドライバと、
   前記複数の走査線を走査する走査ドライバとを含むことを特徴とする表示装置。
7. 各走査線が各行に設けられた複数の走査線と交差し各データ線が各列に設けられた複数のデータ線を駆動する表示駆動方法であって、
   前記複数の走査線のうち描画先頭行指定レジスタによって指定された走査線を描画先頭行とする描画行を、水平走査期間を規定する水平同期信号に基づきインクリメントする描画行カウント値により求め、
   前記描画先頭行指定レジスタによって指定された走査線を描画先頭行とする描画行に対応した走査線に対して通常表示モードが設定されているとき、該走査線の選択期間において、オペアンプ部により前記複数のデータ線のうち少なくとも１つのデータ線に階調データに対応した駆動電圧を供給すると共に、前記描画行に対応した走査線に対してパーシャル非表示モードが設定されているとき、該走査線の選択期間において、前記オペアンプ部の動作電流を制限又は停止してパーシャル非表示電圧出力部により所与のパーシャル非表示電圧に基づいて前記少なくとも１つのデータ線を駆動することを特徴とする表示駆動方法。
8. 各走査線が各行に設けられた複数の走査線と交差し各データ線が各列に設けられた複数のデータ線を駆動する表示駆動方法であって、
   前記複数の走査線のうち描画先頭行に対応する走査線を指定し、
   指定された走査線を描画先頭行とする描画行に対応した走査線に対して通常表示モードが設定されているとき、該走査線の選択期間において、オペアンプ部により前記複数のデータ線のうち少なくとも１つのデータ線に階調データに対応した駆動電圧を供給すると共に、前記描画行に対応した走査線に対してパーシャル非表示モードが設定されているとき、該走査線の選択期間において、前記オペアンプ部の動作電流を制限又は停止してパーシャル非表示電圧出力部により所与のパーシャル非表示電圧に基づいて前記少なくとも１つのデータ線を駆動し、
   前記パーシャル非表示電圧は、
   前記階調データの最上位ビットに対応した電圧であることを特徴とする表示駆動方法。
9. 請求項７又は８において、
   前記複数の走査線が分割された複数のブロックの各ブロック単位に、前記通常表示モード又は前記パーシャル非表示モードを設定し、
   前記オペアンプ部は、
   前記複数の走査線のうち描画先頭行に対応する走査線を指定するための描画先頭行指定レジスタによって指定された走査線を描画先頭行とする描画行に対応した走査線を含むブロックが前記通常表示モードに設定されているとき、該走査線の選択期間において、前記駆動電圧に基づいて前記少なくとも１つのデータ線を駆動すると共に、前記描画行に対応した走査線を含むブロックが前記パーシャル非表示モードに設定されているとき、該走査線の選択期間において、その動作電流が制限又は停止され、
   前記パーシャル非表示電圧出力部は、
   前記ブロックが前記パーシャル非表示モードに設定されているとき、前記描画行に対応した走査線の選択期間において、前記所与のパーシャル非表示電圧に基づいて前記少なくとも１つのデータ線を駆動することを特徴とする表示駆動方法。
10. 請求項７において、
    垂直走査期間を規定する垂直同期信号に基づいてバックポーチカウント値をリセットすると共に前記水平同期信号に基づいてバックポーチカウント値をインクリメントし、
    前記描画先頭行指定レジスタの設定値と、前記バックポーチカウント値とを比較し、
    前記描画先頭行指定レジスタの設定値と前記バックポーチカウント値とが一致したときに出力される信号に基づいて生成されるバックポーチ終了信号により描画行カウント値をリセットすると共に、前記水平同期信号に基づき描画行カウント値をインクリメントすることを特徴とする表示駆動方法。

Images