JP3782015B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP3782015B2 JP3782015B2 JP2002012927A JP2002012927A JP3782015B2 JP 3782015 B2 JP3782015 B2 JP 3782015B2 JP 2002012927 A JP2002012927 A JP 2002012927A JP 2002012927 A JP2002012927 A JP 2002012927A JP 3782015 B2 JP3782015 B2 JP 3782015B2
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- pixel
- pixels
- adjacent
- gate signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/52—RGB geometrical arrangements
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は液晶表示装置に係り、特に、アクティブマトリクス型のカラー液晶表示装置に関する。
【０００２】
【従来の技術】
アクティブマトリクス型の液晶表示装置は、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設される複数のゲート信号線とこれらゲート信号線に交差して並設される複数のドレイン信号線とで囲まれた領域を画素領域としている。
【０００３】
そして、各画素領域は、ゲート信号線からの走査信号によって作動するスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号線が供給される画素電極とを備えている。
【０００４】
また、このような液晶表示装置において、カラー表示させる場合には、前記各基板のうちたとえば他方の基板の液晶側の面の各画素にカラーフィルタが形成され、このカラーフィルタは、互いに隣接する３つの画素にそれぞれＲ（赤色）、Ｇ（緑色）、Ｂ（青色）を呈するフィルタを用いるようになっている。
【０００５】
ここで、いわゆるデルタ配置と称される構成、すなわち、ゲート信号線に沿った画素群であって、そのたとえば偶数列目の各画素を奇数列目の各画素に対して１／２画素分シフトさせて配置させるとともに、カラー表示の３画素を、偶数列目の互いに隣接する２個の画素と奇数列目のそれに近接する１個の画素と、および奇数列目の互いに隣接する２個の画素と偶数列目のそれに近接する１個の画素とから構成し、それらを交互に配列させた構成が知られている。
【０００６】
このようなデルタ配置の液晶表示装置は、カラー表示の各３画素を三角形の各頂点に配置させその輪郭をぼやかすことによって、表示の質の向上を図ることができる。
【０００７】
【発明が解決しようとする課題】
しかしながら、このように構成された液晶表示装置は、上述したように、偶数列目の画素群を奇数列目の画素群に対して１／２画素分シフトさせて配置させた構成としていることから、各画素間に走行するドレイン信号線は直角に屈曲する屈曲部を幾つか備えるように形成され、これが近年の液晶表示装置の高精細化にともなう不都合な点として顕在化されるに至った。
【０００８】
すなわち、ドレイン信号線の線幅の狭小化にともない、前記屈曲部での断線が発生しやすくなってきたからである。
【０００９】
この原因は、たとえばフォトリソグラフィ技術による選択エッチングにより前記ドレイン信号線をパターン化して形成する場合において、該ドレイン信号線の前記屈曲部でのエッチング速度が他の部分よりも大きくなるものと推定できる。
【００１０】
本発明は、このような事情に基づいてなされたもので、その目的は、ドレイン信号線の断線を抑制できる液晶表示装置を提供することにある。
【００１１】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
手段１．
本発明による液晶表示装置は、たとえば、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれらゲート信号線に交差して並設された複数のドレイン信号線で囲まれた領域を画素領域とし、
該画素領域にゲート信号線からの走査信号によって作動するスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極とを備え、
カラー表示の３画素は、ゲート信号線に沿った偶数列目の互いに隣接する２個の画素と奇数列目のそれに近接する１個の画素と、および奇数列目の互いに隣接する２個の画素と偶数列目のそれに近接する１個の画素とから構成し、それらを交互に配列させて構成されているとともに、
前記ドレイン信号線は、偶数列目の画素の間を走行する間に鈍角で屈曲させ、そのまま直線状に延在させた後に、奇数列目の画素の間を走行する間に鈍角で前記屈曲と反対方向に屈曲されて延在されていることを特徴とするものである。
【００１２】
手段２．
本発明による液晶表示装置は、たとえば、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれらゲート信号線に交差して並設された複数のドレイン信号線で囲まれた領域を画素領域とし、
該画素領域にゲート信号線からの走査信号によって作動するスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、この画素電極との間に電界を生じせしめる対向電極を備え、
カラー表示の３画素は、ゲート信号線に沿った偶数列目の互いに隣接する２個の画素と奇数列目のそれに近接する１個の画素と、および奇数列目の互いに隣接する２個の画素と偶数列目のそれに近接する１個の画素とから構成し、それらを交互に配列させて構成されているとともに、
前記ドレイン信号線は、偶数列目の画素の間を走行する間に鈍角で屈曲させ、そのまま直線状に延在させた後に、奇数列目の画素の間を走行する間に鈍角で前記屈曲と反対方向に屈曲されて延在されていることを特徴とするものである。
【００１３】
手段３．
本発明による液晶表示装置は、たとえば、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれらゲート信号線に交差して並設された複数のドレイン信号線で囲まれた領域を画素領域とし、
該画素領域にゲート信号線からの走査信号によって作動するスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、対向電圧信号線に接続され前記画素電極との間に電界を生じせしめる対向電極を備え、
前記画素電極は有機材料層からなる保護膜の下層側に形成されているとともに、前記対向電極は前記保護膜の上層側にて前記ドレイン信号線に重畳されたものを有し前記ゲート信号線に重畳された前記対向電圧信号線と一体に形成され、
カラー表示の３画素は、ゲート信号線に沿った偶数列目の互いに隣接する２個の画素と奇数列目のそれに近接する１個の画素と、および奇数列目の互いに隣接する２個の画素と偶数列目のそれに近接する１個の画素とから構成し、それらを交互に配列させて構成されているとともに、
前記ドレイン信号線は、偶数列目の画素の間を走行する間に鈍角で屈曲させ、そのまま直線状に延在させた後に、奇数列目の画素の間を走行する間に鈍角で前記屈曲と反対方向に屈曲されて延在されていることを特徴とするものである。
【００１４】
手段４．
本発明による液晶表示装置は、たとえば、手段１ないし３のうちいずれかの構成を前提とし、ドレイン信号線はゲート信号線と交差する部分において直線状に形成されていることを特徴とするものである。
【００１５】
手段５．
本発明による液晶表示装置は、たとえば、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれらゲート信号線に交差して並設された複数のドレイン信号線で囲まれた領域を画素領域とし、
該画素領域にゲート信号線からの走査信号によって作動するスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極とを備え、
カラー表示の３画素は、ゲート信号線に沿った偶数列目の互いに隣接する２個の画素と奇数列目のそれに近接する１個の画素と、および奇数列目の互いに隣接する２個の画素と偶数列目のそれに近接する１個の画素とから構成し、それらを交互に配列させて構成されているとともに、
前記ドレイン信号線はジグザグ状に形成されており、奇数列目の画素の間を走行する間に鈍角で互いに異なる方向に複数回屈曲させ、そのまま直線状に延在させた後に、偶数列目の画素の間を走行する間に鈍角で互いに異なる方向に複数回屈曲させて延在されていることを特徴とするものである。
【００１６】
手段６．
本発明による液晶表示装置は、たとえば、手段５の構成を前提とし、ドレイン信号線はゲート信号線と交差する部分において直線状に形成されていることを特徴とするものである。
【００１７】
なお、本発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。
【００１８】
【発明の実施の形態】
以下、本発明による液晶表示装置の実施例を図面を用いて説明をする。
実施例１．
《全体の構成》
図２は本発明による液晶表示装置の一実施例を示す全体構成図である。同図は等価回路であるが、実際の幾何学的配置に対応させて描いている。
【００１９】
同図において、液晶を介して互いに対向配置される一対の透明基板ＳＵＢ１、ＳＵＢ２があり、該液晶は一方の透明基板ＳＵＢ１に対する他方の透明基板ＳＵＢ２の固定を兼ねるシール材ＳＬによって封入されている。
【００２０】
シール材ＳＬによって囲まれた前記一方の透明基板ＳＵＢ１の液晶側の面には、そのｘ方向に延在しｙ方向に並設されたゲート信号線ＧＬとｙ方向に延在しｘ方向に並設されたドレイン信号線ＤＬとが形成されている。
【００２１】
各ゲート信号線ＧＬと各ドレイン信号線ＤＬとで囲まれた領域は画素領域を構成するとともに、これら各画素領域のマトリクス状の集合体は液晶表示部ＡＲを構成するようになっている。
【００２２】
また、ｘ方向に並設される各画素領域のそれぞれにはそれら各画素領域内に走行された共通の対向電圧信号線ＣＬが形成されている。この対向電圧信号線ＣＬは各画素領域の後述する対向電極ＣＴに映像信号に対して基準となる電圧を供給するための信号線となるものである。
【００２３】
各画素領域には、その片側のゲート信号線ＧＬからの走査信号によって作動される薄膜トランジスタＴＦＴと、この薄膜トランジスタＴＦＴを介して片側のドレイン信号線ＤＬからの映像信号が供給される画素電極ＰＸが形成されている。
【００２４】
この画素電極ＰＸは、前記対向電圧信号線ＣＬと接続された対向電極ＣＴとの間に電界を発生させ、この電界によって液晶の光透過率を制御させるようになっている。
【００２５】
前記ゲート信号線ＧＬのそれぞれの一端は前記シール材ＳＬを超えて延在され、その延在端は垂直走査駆動回路Ｖの出力端子が接続される端子を構成するようになっている。また、前記垂直走査駆動回路Ｖの入力端子は液晶表示パネルの外部に配置されたプリント基板からの信号が入力されるようになっている。
【００２６】
垂直走査駆動回路Ｖは複数個の半導体装置からなり、互いに隣接する複数のゲート信号線どおしがグループ化され、これら各グループ毎に一個の半導体装置があてがわれるようになっている。
【００２７】
同様に、前記ドレイン信号線ＤＬのそれぞれの一端は前記シール材ＳＬを超えて延在され、その延在端は映像信号駆動回路Ｈｅの出力端子が接続される端子を構成するようになっている。また、前記映像信号駆動回路Ｈｅの入力端子は液晶表示パネルの外部に配置されたプリント基板からの信号が入力されるようになっている。
【００２８】
この映像信号駆動回路Ｈｅも複数個の半導体装置からなり、互いに隣接する複数のドレイン信号線どおしがグループ化され、これら各グループ毎に一個の半導体装置があてがわれるようになっている。
【００２９】
また、ｘ方向に併設された各画素領域に共通な前記対向電圧信号線ＣＬは図中右側の端部で共通に接続され、その接続線はシール材ＳＬを超えて延在され、その延在端において端子ＣＬＴを構成している。この端子ＣＬＴからは映像信号に対して基準となる電圧が供給されるようになっている。
【００３０】
前記各ゲート信号線ＧＬは、垂直走査駆動回路Ｖからの走査信号によって、その一つが順次選択されるようになっている。
【００３１】
また、前記各ドレイン信号線ＤＬのそれぞれには、映像信号駆動回路Ｈｅによって、前記ゲート信号線ＧＬの選択のタイミングに合わせて映像信号が供給されるようになっている。
【００３２】
なお、上述した実施例では、垂直走査駆動回路Ｖおよび映像信号駆動回路Ｈｅは透明基板ＳＵＢ１に搭載された半導体装置を示したものであるが、たとえば透明基板ＳＵＢ１とプリント基板との間を跨って接続されるいわゆるテープキャリア方式の半導体装置であってもよく、さらに、前記薄膜トランジスタＴＦＴの半導体層が多結晶シリコン（ｐ−Ｓｉ）から構成される場合、透明基板ＳＵＢ１面に前記多結晶シリコンからなる半導体素子を配線層とともに形成されたものであってもよい。
【００３３】
《画素の構成》
図３は前記画素領域の一実施例を示す平面図である。また、図４は図３のIV−IV線における断面図を、図５は図３のV−V線における断面図を示している。
【００３４】
各図において、透明基板ＳＵＢ１の液晶側の面に、まず、ｘ方向に延在しｙ方向に並設される一対のゲート信号線ＧＬが形成されている。
【００３５】
これらゲート信号線ＧＬは後述の一対のドレイン信号線ＤＬとともにほぼ矩形状の領域を囲むようになっており、この領域を画素領域として構成するようになっている。
【００３６】
このようにゲート信号線ＧＬが形成された透明基板ＳＵＢ１の表面にはたとえばＳｉＮからなる絶縁膜ＧＩが該ゲート信号線ＧＬをも被って形成されている。
【００３７】
この絶縁膜ＧＩは、後述のドレイン信号線ＤＬの形成領域においては前記ゲート信号線ＧＬに対する層間絶縁膜としての機能を、後述の薄膜トランジスタＴＦＴの形成領域においてはそのゲート絶縁膜としての機能を有するようになっている。
【００３８】
そして、この絶縁膜ＧＩの表面であって、前記ゲート信号線ＧＬの一部に重畳するようにしてたとえばアモルファスＳｉからなる半導体層ＡＳが形成されている。
【００３９】
この半導体層ＡＳは、薄膜トランジスタＴＦＴのそれであって、その上面にドレイン電極ＳＤ１およびソース電極ＳＤ２を形成することにより、ゲート信号線の一部をゲート電極とする逆スタガ構造のMIS型トランジスタを構成することができる。
【００４０】
ここで、前記ドイレン電極ＳＤ１およびソース電極ＳＤ２はドレイン信号線ＤＬの形成の際に同時に形成されるようになっている。
【００４１】
すなわち、ｙ方向に延在されｘ方向に並設されるドレイン信号線ＤＬが形成され、その一部が前記半導体層ＡＳの上面に重畳されてドレイン電極ＳＤ１が形成され、また、このドレイン電極ＳＤ１と薄膜トランジスタＴＦＴのチャネル長分だけ離間されてソース電極ＳＤ２が形成されている。
【００４２】
ここで、前記ドレイン信号線ＤＬは、ｘ方向に並設される画素群であってその１列目の画素群の間を走行する間に鈍角で屈曲させ、そのまま直線状に延在させた後に、２列目の画素群の間を走行する間に鈍角で前記屈曲と反対方向に屈曲させ、さらに３列目の画素群、４列目の画素群を走行する場合も上述したと同様に走行するジグザグ状のパターンとして形成されている。
【００４３】
このため、隣接するドレイン信号線ＤＬと隣接するゲート信号線ＧＬで囲まれる画素領域の形状は多角形（図３では６角形）として形成されるようになっている。
【００４４】
また、前記ソース電極ＳＤ２は画素領域内に形成される画素電極ＰＸと一体に形成されている。
【００４５】
すなわち、画素電極ＰＸは画素領域の中央をそのｙ方向に延在した１本の電極から構成され、前記ドレイン信号線ＤＬと平行になるように屈曲部を有するように形成されている。換言すれば、前記画素電極ＰＸは該ドレイン信号線ＤＬをｘ方向にそのままシフトさせた場合のパターンで形成されている。
【００４６】
このように薄膜トランジスタＴＦＴ、ドイレン信号線ＤＬ、ドレイン電極ＳＤ１、ソース電極ＳＤ２、および画素電極ＰＸが形成された透明基板ＳＵＢ１の表面には保護膜ＰＳＶが形成されている。この保護膜ＰＳＶは前記薄膜トランジスタＴＦＴの液晶との直接の接触を回避する膜で、該薄膜トランジスタＴＦＴの特性劣化を防止せんとするようになっている。
【００４７】
なお、この保護膜ＰＳＶはたとえばＳｉＮのような無機材料層からなる保護膜ＰＳＶ１と樹脂等の有機材料層からなる保護膜ＰＳＶ２の順次積層体から構成されている。このように保護膜ＰＳＶとして少なくとも有機材料層を用いているのは保護膜自体の誘電率を低減させることにある。
【００４８】
そして、保護膜ＰＳＶ２の上面には対向電極ＣＴが形成されている。この対向電極ＣＴは前述の画素電極ＰＸと同様にｙ方向に延在されｘ方向に並設された複数（図では２本）の電極群から構成され、かつ、それら各電極は、平面的に観た場合、前記画素電極ＰＸを間にして位置付けられるようになっている。
【００４９】
すなわち、対向電極ＣＴと画素電極ＰＸは、一方の側のドレイン信号線から他方の側のドレイン信号線にかけて、対向電極、画素電極、対向電極の順にそれぞれ等間隔に配置されている。
【００５０】
なお、この対向電極ＣＴにおいても、前記画素電極ＰＸと平行になるように屈曲部を有するように形成されている。換言すれば、前記対向電極ＣＴは該画素電極ＰＸをｘ方向にそのままシフトさせた場合のパターンで形成されている。
【００５１】
ここで、画素領域の両側に位置づけられる対向電極ＣＴは、その一部がドレイン信号線ＤＬに重畳されて形成されているとともに、隣接する画素領域の対応する対向電極ＣＴと共通に形成されている。
【００５２】
換言すれは、ドレイン信号線ＤＬ上には対向電極ＣＴがその中心軸をほぼ一致づけて重畳され、該対向電極ＣＴの幅はドレイン信号線ＤＬのそれよりも大きく形成されている。ドレイン信号線ＤＬに対して左側の対向電極ＣＴは左側の画素領域の各対向電極ＣＴの一つを構成し、右側の対向電極ＣＴは右側の画素領域の各対向電極ＣＴの一つを構成するようになっている。
【００５３】
このようにドレイン信号線ＤＬの上方にて該ドレイン信号線ＤＬよりも幅の広い対向電極ＣＴを形成することにより、該ドレイン信号線ＤＬからの電気力線が該対向電極ＣＴに終端し画素電極ＰＸに終端することを回避できるという効果を奏する。ドレイン信号線ＤＬからの電気力線が画素電極ＰＸに終端した場合、それがノイズとなってしまうからである。
【００５４】
電極群からなる各対向電極ＣＴは、ゲート信号線ＧＬを充分に被って形成される同一の材料からなる対向電圧信号線ＣＬと一体的に形成され、この対向電圧信号線ＣＬを介して基準電圧が供給されるようになっている。
【００５５】
ゲート信号線ＧＬを充分に被って形成される対向電圧信号線ＣＬは、そのゲート信号線ＧＬからはみ出した部分において、前記画素電極ＰＸの一端部が位置づけられ、これにより、画素電極ＰＸと対向電圧信号線ＣＬとの間に保護膜ＰＳＶを誘電体膜とする容量素子Ｃｓｔｇが形成されている。
【００５６】
この容量素子Ｃｓｔｇは、たとえば画素電極ＰＸに供給された映像信号を比較的長く蓄積させる等の機能をもたせるようになっている。
【００５７】
そして、このように対向電極ＣＴが形成された透明基板ＳＵＢ１の上面には該対向電極ＣＴをも被って配向膜（図示せず）が形成されている。この配向膜は液晶と直接に当接する膜で、その表面に形成されたラビングによって該液晶の分子の初期配向方向を決定づけるようになっている。
【００５８】
さらに、このように構成された透明基板ＳＵＢ１は液晶を介して透明基板ＳＵＢ２が対向配置され、その透明基板ＳＵＢ２の液晶側の面にはブラックマトリクスＢＭが形成されている。
【００５９】
このブラックマトリクスＢＭは前記対向電極ＣＴ（対向電圧信号線ＣＬ）と対向するようにして形成され、かつそれらよりも若干大きな幅を有して形成されている。
【００６０】
ブラックマトリクスＢＭは画素領域の周辺の僅かな領域を除く中央部を露出させた開口部が形成されたパターンとして形成されている。
【００６１】
そして、該ブラックマトリクスＢＭの開口部にはそれを被うようにしてカラーフィルタＣＦが形成されている。
【００６２】
《カラーフィルタ》
図１は、前記画素を備える液晶表示部ＡＲの各画素のうち２×６個の互いに隣接する画素をその外輪郭で示すとともに、各画素のカラーフィルタＣＦの赤色、緑色、青色をそれぞれＲ、Ｇ、Ｂで示している。
【００６３】
同図において、２列に配置される各画素のうち１列目の各画素はその図中左側から右側へかけてＢ、Ｒ、Ｇ、Ｂ、Ｒ、……、の順に各色を担当するようになっている。
【００６４】
また、２列目の各画素はその図中左側から右側へかけてＲ、Ｇ、Ｂ、Ｒ、Ｇ……、の順に各色を担当するようになっている。
【００６５】
ここで、１列目の最左端（１番目）の画素、２列目の最左端（１番目）と２番目の各画素とでカラー表示の一画素が構成されるようになっている。また、１列目の２番目と３番目の各画素と、２列目の３番目の画素とでカラー表示の一画素が構成されるようになっている。
【００６６】
すなわち、カラー表示の一画素は、２列目の互いに隣接する画素同志で底辺とし１列目のそれに近接する１の画素で頂点とする三角形を形成するように配置された各画素と、１列目の互いに隣接する画素同志で底辺とし２列目のそれに近接する１の画素で頂点とする三角形を形成するように配置された各画素とからなり、それらが交互に配列されたものとなっている。
【００６７】
このような各画素の配置は、いわゆるデルタ配置と称されるもので、カラー表示の各色の輪郭をぼやかすことができ、表示の質の向上を図ることができる。従来では、１列目の各画素を２列目の各画素に対して１／２画素分シフトさせることによって実現させていた。
【００６８】
しかし、本実施例では、１列目の各画素は２列目の各画素に対して上述のようなシフトはされておらず、前記ドレイン信号線ＤＬが１列目の画素の間を走行する間に鈍角で屈曲させ、そのまま直線状に延在させた後に、２列目の画素の間を走行する間に鈍角で前記屈曲と反対方向に屈曲させたジグザグ状のパターンとしている。
【００６９】
すなわち、このようなパターンからなるドレイン信号線ＤＬとゲート信号線ＧＬによって囲まれた領域を画素領域とすることによって、各画素のデルタ配置を達成させている。
【００７０】
このため、ドレイン信号線ＤＬはその屈曲部がたとえば直角に曲がることを回避でき、比較的大きな角度を有して曲がった構成とすることから、該屈曲部にての断線の発生を大幅に抑制することができるようになる。
【００７１】
そして、このような効果は、液晶表示部ＡＲ内にてドレイン信号線ＤＬの一部において断線防止のため幅を大きくすることなく、一定とすることができる。このため、画素領域の面積を小さくしてしまうことはなく、いわゆる開口率の低減を抑えることができる。
【００７２】
さらに、３つの画素をデルタ配置させたカラー表示の一画素は、その外輪郭が複雑な多角形状を形成することから、視覚上の画素の輪郭が滑らかになって、自然画の輪郭がより滑らかに表現することができる。
【００７３】
なお、このようにカラーフィルタＣＦが形成された透明基板ＳＵＢ２の表面にはたとえば樹脂膜からなる平坦化膜ＯＣが形成され、この平坦化膜ＯＣの表面には配向膜（図示せず）が形成されている。
【００７４】
実施例２．
図６は本発明による液晶表示装置の他の実施例を示す平面図で、図３に対応した図となっている。また、図７は図６のVII−VII線における断面図を示している。
【００７５】
図３の場合と比較して異なる構成は、対向電極ＣＴがたとえばゲート信号線ＧＬと同層に形成されていることにある。
【００７６】
この場合、対向電圧信号線ＣＬは画素領域の上方にゲート信号線ＧＬと平行に形成され、該対向電極ＣＴは対向電圧信号線ＣＬと一体に形成されている。
【００７７】
また、該対向電極ＣＴは各画素領域ごとに形成され、ジグザグ状のドレイン信号線ＤＬに平行に形成されている。
【００７８】
実施例３．
図８は本発明による液晶表示装置の他の実施例を示す平面図で、図３に対応した図となっている。
【００７９】
図３の場合と比較して異なる構成はブラックマトリクスＢＭにあり、このブラックマトリクスＢＭはゲート信号線ＧＬに対向するようにして形成され、ドレイン信号線ＧＬに対向するようには形成されていないことにある。対向電極ＣＴがブラックマトリクスの機能を兼ねるからである。
【００８０】
これにより、開口率の向上とブラックマトリクスＢＭの形成の容易化が図れるようになる。
【００８１】
実施例４．
図９は本発明による液晶表示装置の他の実施例を示す平面図で、図３に対応した図となっている。
【００８２】
図３の場合と比較して異なる構成はブラックマトリクスＢＭにあり、このブラックマトリクスＢＭは薄膜トランジスタＴＦＴに対向するようにして形成され、他の領域には形成されていないことにある。
【００８３】
これにより、開口率の向上とブラックマトリクスＢＭの形成の容易化が図れるようになる。
【００８４】
実施例５．
図１０は本発明による液晶表示装置の他の実施例を示す構成図で、図１に対応した図となっている。
【００８５】
図１の場合と比較して異なる構成は、ドレイン信号線ＤＬはジグザグ状に形成されており、１列目の画素の間を走行する間に鈍角で互いに異なる方向に２回屈曲させ、そのまま直線状に延在させた後に、奇数列目の画素の間を走行する間に鈍角で互いに異なる方向に２回屈曲させて延在されていることにある。
このように構成した場合にも同様の効果が得られることはもちろんである。
【００８６】
実施例６．
上述した実施例では、透明基板ＳＵＢ１側に画素電極ＰＸと対向電極ＣＴが形成され、これらの間の電界のうち該透明基板ＳＵＢ１と平行な成分によって液晶を挙動させるいわゆる横電界方式のものについて説明したものである。
【００８７】
しかし、透明基板ＳＵＢ１側に透光性の導電体からなる画素電極ＰＸを形成し、透明基板ＳＵＢ２側に透光性の導電体からなる対向電極ＣＴを形成するいわゆる縦電界方式のものについても適用できることはいうまでもない。
【００８８】
【発明の効果】
以上説明したことから明らかなように、本発明による液晶表示装置によれば、ドレイン信号線の断線を抑制できるようになる。
【図面の簡単な説明】
【図１】本発明による液晶表示装置の一実施例を示す概略説明図である。
【図２】本発明による液晶表示装置の一実施例を示す全体構成図である。
【図３】本発明による液晶表示装置の画素の一実施例を示す平面図である。
【図４】図３のIV−IV線における断面図である。
【図５】図３のV−V線における断面図である。
【図６】本発明による液晶表示装置の画素の他の実施例を示す平面図である。
【図７】図６のVII−VII線における断面図である。
【図８】本発明による液晶表示装置の画素の一実施例を示す平面図である。
【図９】本発明による液晶表示装置の画素の一実施例を示す平面図である。
【図１０】本発明による液晶表示装置の他の実施例を示す概略説明図である。
【符号の説明】
ＳＵＢ…透明基板、ＧＬ…ゲート信号線、ＤＬ…ドレイン信号線、ＣＬ…対向電圧信号線、ＰＸ…画素電極、ＣＴ…対向電極、ＴＦＴ…薄膜トランジスタ、Ｃｓｔｇ…容量素子。
【発明の属する技術分野】
本発明は液晶表示装置に係り、特に、アクティブマトリクス型のカラー液晶表示装置に関する。
【０００２】
【従来の技術】
アクティブマトリクス型の液晶表示装置は、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設される複数のゲート信号線とこれらゲート信号線に交差して並設される複数のドレイン信号線とで囲まれた領域を画素領域としている。
【０００３】
そして、各画素領域は、ゲート信号線からの走査信号によって作動するスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号線が供給される画素電極とを備えている。
【０００４】
また、このような液晶表示装置において、カラー表示させる場合には、前記各基板のうちたとえば他方の基板の液晶側の面の各画素にカラーフィルタが形成され、このカラーフィルタは、互いに隣接する３つの画素にそれぞれＲ（赤色）、Ｇ（緑色）、Ｂ（青色）を呈するフィルタを用いるようになっている。
【０００５】
ここで、いわゆるデルタ配置と称される構成、すなわち、ゲート信号線に沿った画素群であって、そのたとえば偶数列目の各画素を奇数列目の各画素に対して１／２画素分シフトさせて配置させるとともに、カラー表示の３画素を、偶数列目の互いに隣接する２個の画素と奇数列目のそれに近接する１個の画素と、および奇数列目の互いに隣接する２個の画素と偶数列目のそれに近接する１個の画素とから構成し、それらを交互に配列させた構成が知られている。
【０００６】
このようなデルタ配置の液晶表示装置は、カラー表示の各３画素を三角形の各頂点に配置させその輪郭をぼやかすことによって、表示の質の向上を図ることができる。
【０００７】
【発明が解決しようとする課題】
しかしながら、このように構成された液晶表示装置は、上述したように、偶数列目の画素群を奇数列目の画素群に対して１／２画素分シフトさせて配置させた構成としていることから、各画素間に走行するドレイン信号線は直角に屈曲する屈曲部を幾つか備えるように形成され、これが近年の液晶表示装置の高精細化にともなう不都合な点として顕在化されるに至った。
【０００８】
すなわち、ドレイン信号線の線幅の狭小化にともない、前記屈曲部での断線が発生しやすくなってきたからである。
【０００９】
この原因は、たとえばフォトリソグラフィ技術による選択エッチングにより前記ドレイン信号線をパターン化して形成する場合において、該ドレイン信号線の前記屈曲部でのエッチング速度が他の部分よりも大きくなるものと推定できる。
【００１０】
本発明は、このような事情に基づいてなされたもので、その目的は、ドレイン信号線の断線を抑制できる液晶表示装置を提供することにある。
【００１１】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
手段１．
本発明による液晶表示装置は、たとえば、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれらゲート信号線に交差して並設された複数のドレイン信号線で囲まれた領域を画素領域とし、
該画素領域にゲート信号線からの走査信号によって作動するスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極とを備え、
カラー表示の３画素は、ゲート信号線に沿った偶数列目の互いに隣接する２個の画素と奇数列目のそれに近接する１個の画素と、および奇数列目の互いに隣接する２個の画素と偶数列目のそれに近接する１個の画素とから構成し、それらを交互に配列させて構成されているとともに、
前記ドレイン信号線は、偶数列目の画素の間を走行する間に鈍角で屈曲させ、そのまま直線状に延在させた後に、奇数列目の画素の間を走行する間に鈍角で前記屈曲と反対方向に屈曲されて延在されていることを特徴とするものである。
【００１２】
手段２．
本発明による液晶表示装置は、たとえば、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれらゲート信号線に交差して並設された複数のドレイン信号線で囲まれた領域を画素領域とし、
該画素領域にゲート信号線からの走査信号によって作動するスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、この画素電極との間に電界を生じせしめる対向電極を備え、
カラー表示の３画素は、ゲート信号線に沿った偶数列目の互いに隣接する２個の画素と奇数列目のそれに近接する１個の画素と、および奇数列目の互いに隣接する２個の画素と偶数列目のそれに近接する１個の画素とから構成し、それらを交互に配列させて構成されているとともに、
前記ドレイン信号線は、偶数列目の画素の間を走行する間に鈍角で屈曲させ、そのまま直線状に延在させた後に、奇数列目の画素の間を走行する間に鈍角で前記屈曲と反対方向に屈曲されて延在されていることを特徴とするものである。
【００１３】
手段３．
本発明による液晶表示装置は、たとえば、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれらゲート信号線に交差して並設された複数のドレイン信号線で囲まれた領域を画素領域とし、
該画素領域にゲート信号線からの走査信号によって作動するスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、対向電圧信号線に接続され前記画素電極との間に電界を生じせしめる対向電極を備え、
前記画素電極は有機材料層からなる保護膜の下層側に形成されているとともに、前記対向電極は前記保護膜の上層側にて前記ドレイン信号線に重畳されたものを有し前記ゲート信号線に重畳された前記対向電圧信号線と一体に形成され、
カラー表示の３画素は、ゲート信号線に沿った偶数列目の互いに隣接する２個の画素と奇数列目のそれに近接する１個の画素と、および奇数列目の互いに隣接する２個の画素と偶数列目のそれに近接する１個の画素とから構成し、それらを交互に配列させて構成されているとともに、
前記ドレイン信号線は、偶数列目の画素の間を走行する間に鈍角で屈曲させ、そのまま直線状に延在させた後に、奇数列目の画素の間を走行する間に鈍角で前記屈曲と反対方向に屈曲されて延在されていることを特徴とするものである。
【００１４】
手段４．
本発明による液晶表示装置は、たとえば、手段１ないし３のうちいずれかの構成を前提とし、ドレイン信号線はゲート信号線と交差する部分において直線状に形成されていることを特徴とするものである。
【００１５】
手段５．
本発明による液晶表示装置は、たとえば、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれらゲート信号線に交差して並設された複数のドレイン信号線で囲まれた領域を画素領域とし、
該画素領域にゲート信号線からの走査信号によって作動するスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極とを備え、
カラー表示の３画素は、ゲート信号線に沿った偶数列目の互いに隣接する２個の画素と奇数列目のそれに近接する１個の画素と、および奇数列目の互いに隣接する２個の画素と偶数列目のそれに近接する１個の画素とから構成し、それらを交互に配列させて構成されているとともに、
前記ドレイン信号線はジグザグ状に形成されており、奇数列目の画素の間を走行する間に鈍角で互いに異なる方向に複数回屈曲させ、そのまま直線状に延在させた後に、偶数列目の画素の間を走行する間に鈍角で互いに異なる方向に複数回屈曲させて延在されていることを特徴とするものである。
【００１６】
手段６．
本発明による液晶表示装置は、たとえば、手段５の構成を前提とし、ドレイン信号線はゲート信号線と交差する部分において直線状に形成されていることを特徴とするものである。
【００１７】
なお、本発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。
【００１８】
【発明の実施の形態】
以下、本発明による液晶表示装置の実施例を図面を用いて説明をする。
実施例１．
《全体の構成》
図２は本発明による液晶表示装置の一実施例を示す全体構成図である。同図は等価回路であるが、実際の幾何学的配置に対応させて描いている。
【００１９】
同図において、液晶を介して互いに対向配置される一対の透明基板ＳＵＢ１、ＳＵＢ２があり、該液晶は一方の透明基板ＳＵＢ１に対する他方の透明基板ＳＵＢ２の固定を兼ねるシール材ＳＬによって封入されている。
【００２０】
シール材ＳＬによって囲まれた前記一方の透明基板ＳＵＢ１の液晶側の面には、そのｘ方向に延在しｙ方向に並設されたゲート信号線ＧＬとｙ方向に延在しｘ方向に並設されたドレイン信号線ＤＬとが形成されている。
【００２１】
各ゲート信号線ＧＬと各ドレイン信号線ＤＬとで囲まれた領域は画素領域を構成するとともに、これら各画素領域のマトリクス状の集合体は液晶表示部ＡＲを構成するようになっている。
【００２２】
また、ｘ方向に並設される各画素領域のそれぞれにはそれら各画素領域内に走行された共通の対向電圧信号線ＣＬが形成されている。この対向電圧信号線ＣＬは各画素領域の後述する対向電極ＣＴに映像信号に対して基準となる電圧を供給するための信号線となるものである。
【００２３】
各画素領域には、その片側のゲート信号線ＧＬからの走査信号によって作動される薄膜トランジスタＴＦＴと、この薄膜トランジスタＴＦＴを介して片側のドレイン信号線ＤＬからの映像信号が供給される画素電極ＰＸが形成されている。
【００２４】
この画素電極ＰＸは、前記対向電圧信号線ＣＬと接続された対向電極ＣＴとの間に電界を発生させ、この電界によって液晶の光透過率を制御させるようになっている。
【００２５】
前記ゲート信号線ＧＬのそれぞれの一端は前記シール材ＳＬを超えて延在され、その延在端は垂直走査駆動回路Ｖの出力端子が接続される端子を構成するようになっている。また、前記垂直走査駆動回路Ｖの入力端子は液晶表示パネルの外部に配置されたプリント基板からの信号が入力されるようになっている。
【００２６】
垂直走査駆動回路Ｖは複数個の半導体装置からなり、互いに隣接する複数のゲート信号線どおしがグループ化され、これら各グループ毎に一個の半導体装置があてがわれるようになっている。
【００２７】
同様に、前記ドレイン信号線ＤＬのそれぞれの一端は前記シール材ＳＬを超えて延在され、その延在端は映像信号駆動回路Ｈｅの出力端子が接続される端子を構成するようになっている。また、前記映像信号駆動回路Ｈｅの入力端子は液晶表示パネルの外部に配置されたプリント基板からの信号が入力されるようになっている。
【００２８】
この映像信号駆動回路Ｈｅも複数個の半導体装置からなり、互いに隣接する複数のドレイン信号線どおしがグループ化され、これら各グループ毎に一個の半導体装置があてがわれるようになっている。
【００２９】
また、ｘ方向に併設された各画素領域に共通な前記対向電圧信号線ＣＬは図中右側の端部で共通に接続され、その接続線はシール材ＳＬを超えて延在され、その延在端において端子ＣＬＴを構成している。この端子ＣＬＴからは映像信号に対して基準となる電圧が供給されるようになっている。
【００３０】
前記各ゲート信号線ＧＬは、垂直走査駆動回路Ｖからの走査信号によって、その一つが順次選択されるようになっている。
【００３１】
また、前記各ドレイン信号線ＤＬのそれぞれには、映像信号駆動回路Ｈｅによって、前記ゲート信号線ＧＬの選択のタイミングに合わせて映像信号が供給されるようになっている。
【００３２】
なお、上述した実施例では、垂直走査駆動回路Ｖおよび映像信号駆動回路Ｈｅは透明基板ＳＵＢ１に搭載された半導体装置を示したものであるが、たとえば透明基板ＳＵＢ１とプリント基板との間を跨って接続されるいわゆるテープキャリア方式の半導体装置であってもよく、さらに、前記薄膜トランジスタＴＦＴの半導体層が多結晶シリコン（ｐ−Ｓｉ）から構成される場合、透明基板ＳＵＢ１面に前記多結晶シリコンからなる半導体素子を配線層とともに形成されたものであってもよい。
【００３３】
《画素の構成》
図３は前記画素領域の一実施例を示す平面図である。また、図４は図３のIV−IV線における断面図を、図５は図３のV−V線における断面図を示している。
【００３４】
各図において、透明基板ＳＵＢ１の液晶側の面に、まず、ｘ方向に延在しｙ方向に並設される一対のゲート信号線ＧＬが形成されている。
【００３５】
これらゲート信号線ＧＬは後述の一対のドレイン信号線ＤＬとともにほぼ矩形状の領域を囲むようになっており、この領域を画素領域として構成するようになっている。
【００３６】
このようにゲート信号線ＧＬが形成された透明基板ＳＵＢ１の表面にはたとえばＳｉＮからなる絶縁膜ＧＩが該ゲート信号線ＧＬをも被って形成されている。
【００３７】
この絶縁膜ＧＩは、後述のドレイン信号線ＤＬの形成領域においては前記ゲート信号線ＧＬに対する層間絶縁膜としての機能を、後述の薄膜トランジスタＴＦＴの形成領域においてはそのゲート絶縁膜としての機能を有するようになっている。
【００３８】
そして、この絶縁膜ＧＩの表面であって、前記ゲート信号線ＧＬの一部に重畳するようにしてたとえばアモルファスＳｉからなる半導体層ＡＳが形成されている。
【００３９】
この半導体層ＡＳは、薄膜トランジスタＴＦＴのそれであって、その上面にドレイン電極ＳＤ１およびソース電極ＳＤ２を形成することにより、ゲート信号線の一部をゲート電極とする逆スタガ構造のMIS型トランジスタを構成することができる。
【００４０】
ここで、前記ドイレン電極ＳＤ１およびソース電極ＳＤ２はドレイン信号線ＤＬの形成の際に同時に形成されるようになっている。
【００４１】
すなわち、ｙ方向に延在されｘ方向に並設されるドレイン信号線ＤＬが形成され、その一部が前記半導体層ＡＳの上面に重畳されてドレイン電極ＳＤ１が形成され、また、このドレイン電極ＳＤ１と薄膜トランジスタＴＦＴのチャネル長分だけ離間されてソース電極ＳＤ２が形成されている。
【００４２】
ここで、前記ドレイン信号線ＤＬは、ｘ方向に並設される画素群であってその１列目の画素群の間を走行する間に鈍角で屈曲させ、そのまま直線状に延在させた後に、２列目の画素群の間を走行する間に鈍角で前記屈曲と反対方向に屈曲させ、さらに３列目の画素群、４列目の画素群を走行する場合も上述したと同様に走行するジグザグ状のパターンとして形成されている。
【００４３】
このため、隣接するドレイン信号線ＤＬと隣接するゲート信号線ＧＬで囲まれる画素領域の形状は多角形（図３では６角形）として形成されるようになっている。
【００４４】
また、前記ソース電極ＳＤ２は画素領域内に形成される画素電極ＰＸと一体に形成されている。
【００４５】
すなわち、画素電極ＰＸは画素領域の中央をそのｙ方向に延在した１本の電極から構成され、前記ドレイン信号線ＤＬと平行になるように屈曲部を有するように形成されている。換言すれば、前記画素電極ＰＸは該ドレイン信号線ＤＬをｘ方向にそのままシフトさせた場合のパターンで形成されている。
【００４６】
このように薄膜トランジスタＴＦＴ、ドイレン信号線ＤＬ、ドレイン電極ＳＤ１、ソース電極ＳＤ２、および画素電極ＰＸが形成された透明基板ＳＵＢ１の表面には保護膜ＰＳＶが形成されている。この保護膜ＰＳＶは前記薄膜トランジスタＴＦＴの液晶との直接の接触を回避する膜で、該薄膜トランジスタＴＦＴの特性劣化を防止せんとするようになっている。
【００４７】
なお、この保護膜ＰＳＶはたとえばＳｉＮのような無機材料層からなる保護膜ＰＳＶ１と樹脂等の有機材料層からなる保護膜ＰＳＶ２の順次積層体から構成されている。このように保護膜ＰＳＶとして少なくとも有機材料層を用いているのは保護膜自体の誘電率を低減させることにある。
【００４８】
そして、保護膜ＰＳＶ２の上面には対向電極ＣＴが形成されている。この対向電極ＣＴは前述の画素電極ＰＸと同様にｙ方向に延在されｘ方向に並設された複数（図では２本）の電極群から構成され、かつ、それら各電極は、平面的に観た場合、前記画素電極ＰＸを間にして位置付けられるようになっている。
【００４９】
すなわち、対向電極ＣＴと画素電極ＰＸは、一方の側のドレイン信号線から他方の側のドレイン信号線にかけて、対向電極、画素電極、対向電極の順にそれぞれ等間隔に配置されている。
【００５０】
なお、この対向電極ＣＴにおいても、前記画素電極ＰＸと平行になるように屈曲部を有するように形成されている。換言すれば、前記対向電極ＣＴは該画素電極ＰＸをｘ方向にそのままシフトさせた場合のパターンで形成されている。
【００５１】
ここで、画素領域の両側に位置づけられる対向電極ＣＴは、その一部がドレイン信号線ＤＬに重畳されて形成されているとともに、隣接する画素領域の対応する対向電極ＣＴと共通に形成されている。
【００５２】
換言すれは、ドレイン信号線ＤＬ上には対向電極ＣＴがその中心軸をほぼ一致づけて重畳され、該対向電極ＣＴの幅はドレイン信号線ＤＬのそれよりも大きく形成されている。ドレイン信号線ＤＬに対して左側の対向電極ＣＴは左側の画素領域の各対向電極ＣＴの一つを構成し、右側の対向電極ＣＴは右側の画素領域の各対向電極ＣＴの一つを構成するようになっている。
【００５３】
このようにドレイン信号線ＤＬの上方にて該ドレイン信号線ＤＬよりも幅の広い対向電極ＣＴを形成することにより、該ドレイン信号線ＤＬからの電気力線が該対向電極ＣＴに終端し画素電極ＰＸに終端することを回避できるという効果を奏する。ドレイン信号線ＤＬからの電気力線が画素電極ＰＸに終端した場合、それがノイズとなってしまうからである。
【００５４】
電極群からなる各対向電極ＣＴは、ゲート信号線ＧＬを充分に被って形成される同一の材料からなる対向電圧信号線ＣＬと一体的に形成され、この対向電圧信号線ＣＬを介して基準電圧が供給されるようになっている。
【００５５】
ゲート信号線ＧＬを充分に被って形成される対向電圧信号線ＣＬは、そのゲート信号線ＧＬからはみ出した部分において、前記画素電極ＰＸの一端部が位置づけられ、これにより、画素電極ＰＸと対向電圧信号線ＣＬとの間に保護膜ＰＳＶを誘電体膜とする容量素子Ｃｓｔｇが形成されている。
【００５６】
この容量素子Ｃｓｔｇは、たとえば画素電極ＰＸに供給された映像信号を比較的長く蓄積させる等の機能をもたせるようになっている。
【００５７】
そして、このように対向電極ＣＴが形成された透明基板ＳＵＢ１の上面には該対向電極ＣＴをも被って配向膜（図示せず）が形成されている。この配向膜は液晶と直接に当接する膜で、その表面に形成されたラビングによって該液晶の分子の初期配向方向を決定づけるようになっている。
【００５８】
さらに、このように構成された透明基板ＳＵＢ１は液晶を介して透明基板ＳＵＢ２が対向配置され、その透明基板ＳＵＢ２の液晶側の面にはブラックマトリクスＢＭが形成されている。
【００５９】
このブラックマトリクスＢＭは前記対向電極ＣＴ（対向電圧信号線ＣＬ）と対向するようにして形成され、かつそれらよりも若干大きな幅を有して形成されている。
【００６０】
ブラックマトリクスＢＭは画素領域の周辺の僅かな領域を除く中央部を露出させた開口部が形成されたパターンとして形成されている。
【００６１】
そして、該ブラックマトリクスＢＭの開口部にはそれを被うようにしてカラーフィルタＣＦが形成されている。
【００６２】
《カラーフィルタ》
図１は、前記画素を備える液晶表示部ＡＲの各画素のうち２×６個の互いに隣接する画素をその外輪郭で示すとともに、各画素のカラーフィルタＣＦの赤色、緑色、青色をそれぞれＲ、Ｇ、Ｂで示している。
【００６３】
同図において、２列に配置される各画素のうち１列目の各画素はその図中左側から右側へかけてＢ、Ｒ、Ｇ、Ｂ、Ｒ、……、の順に各色を担当するようになっている。
【００６４】
また、２列目の各画素はその図中左側から右側へかけてＲ、Ｇ、Ｂ、Ｒ、Ｇ……、の順に各色を担当するようになっている。
【００６５】
ここで、１列目の最左端（１番目）の画素、２列目の最左端（１番目）と２番目の各画素とでカラー表示の一画素が構成されるようになっている。また、１列目の２番目と３番目の各画素と、２列目の３番目の画素とでカラー表示の一画素が構成されるようになっている。
【００６６】
すなわち、カラー表示の一画素は、２列目の互いに隣接する画素同志で底辺とし１列目のそれに近接する１の画素で頂点とする三角形を形成するように配置された各画素と、１列目の互いに隣接する画素同志で底辺とし２列目のそれに近接する１の画素で頂点とする三角形を形成するように配置された各画素とからなり、それらが交互に配列されたものとなっている。
【００６７】
このような各画素の配置は、いわゆるデルタ配置と称されるもので、カラー表示の各色の輪郭をぼやかすことができ、表示の質の向上を図ることができる。従来では、１列目の各画素を２列目の各画素に対して１／２画素分シフトさせることによって実現させていた。
【００６８】
しかし、本実施例では、１列目の各画素は２列目の各画素に対して上述のようなシフトはされておらず、前記ドレイン信号線ＤＬが１列目の画素の間を走行する間に鈍角で屈曲させ、そのまま直線状に延在させた後に、２列目の画素の間を走行する間に鈍角で前記屈曲と反対方向に屈曲させたジグザグ状のパターンとしている。
【００６９】
すなわち、このようなパターンからなるドレイン信号線ＤＬとゲート信号線ＧＬによって囲まれた領域を画素領域とすることによって、各画素のデルタ配置を達成させている。
【００７０】
このため、ドレイン信号線ＤＬはその屈曲部がたとえば直角に曲がることを回避でき、比較的大きな角度を有して曲がった構成とすることから、該屈曲部にての断線の発生を大幅に抑制することができるようになる。
【００７１】
そして、このような効果は、液晶表示部ＡＲ内にてドレイン信号線ＤＬの一部において断線防止のため幅を大きくすることなく、一定とすることができる。このため、画素領域の面積を小さくしてしまうことはなく、いわゆる開口率の低減を抑えることができる。
【００７２】
さらに、３つの画素をデルタ配置させたカラー表示の一画素は、その外輪郭が複雑な多角形状を形成することから、視覚上の画素の輪郭が滑らかになって、自然画の輪郭がより滑らかに表現することができる。
【００７３】
なお、このようにカラーフィルタＣＦが形成された透明基板ＳＵＢ２の表面にはたとえば樹脂膜からなる平坦化膜ＯＣが形成され、この平坦化膜ＯＣの表面には配向膜（図示せず）が形成されている。
【００７４】
実施例２．
図６は本発明による液晶表示装置の他の実施例を示す平面図で、図３に対応した図となっている。また、図７は図６のVII−VII線における断面図を示している。
【００７５】
図３の場合と比較して異なる構成は、対向電極ＣＴがたとえばゲート信号線ＧＬと同層に形成されていることにある。
【００７６】
この場合、対向電圧信号線ＣＬは画素領域の上方にゲート信号線ＧＬと平行に形成され、該対向電極ＣＴは対向電圧信号線ＣＬと一体に形成されている。
【００７７】
また、該対向電極ＣＴは各画素領域ごとに形成され、ジグザグ状のドレイン信号線ＤＬに平行に形成されている。
【００７８】
実施例３．
図８は本発明による液晶表示装置の他の実施例を示す平面図で、図３に対応した図となっている。
【００７９】
図３の場合と比較して異なる構成はブラックマトリクスＢＭにあり、このブラックマトリクスＢＭはゲート信号線ＧＬに対向するようにして形成され、ドレイン信号線ＧＬに対向するようには形成されていないことにある。対向電極ＣＴがブラックマトリクスの機能を兼ねるからである。
【００８０】
これにより、開口率の向上とブラックマトリクスＢＭの形成の容易化が図れるようになる。
【００８１】
実施例４．
図９は本発明による液晶表示装置の他の実施例を示す平面図で、図３に対応した図となっている。
【００８２】
図３の場合と比較して異なる構成はブラックマトリクスＢＭにあり、このブラックマトリクスＢＭは薄膜トランジスタＴＦＴに対向するようにして形成され、他の領域には形成されていないことにある。
【００８３】
これにより、開口率の向上とブラックマトリクスＢＭの形成の容易化が図れるようになる。
【００８４】
実施例５．
図１０は本発明による液晶表示装置の他の実施例を示す構成図で、図１に対応した図となっている。
【００８５】
図１の場合と比較して異なる構成は、ドレイン信号線ＤＬはジグザグ状に形成されており、１列目の画素の間を走行する間に鈍角で互いに異なる方向に２回屈曲させ、そのまま直線状に延在させた後に、奇数列目の画素の間を走行する間に鈍角で互いに異なる方向に２回屈曲させて延在されていることにある。
このように構成した場合にも同様の効果が得られることはもちろんである。
【００８６】
実施例６．
上述した実施例では、透明基板ＳＵＢ１側に画素電極ＰＸと対向電極ＣＴが形成され、これらの間の電界のうち該透明基板ＳＵＢ１と平行な成分によって液晶を挙動させるいわゆる横電界方式のものについて説明したものである。
【００８７】
しかし、透明基板ＳＵＢ１側に透光性の導電体からなる画素電極ＰＸを形成し、透明基板ＳＵＢ２側に透光性の導電体からなる対向電極ＣＴを形成するいわゆる縦電界方式のものについても適用できることはいうまでもない。
【００８８】
【発明の効果】
以上説明したことから明らかなように、本発明による液晶表示装置によれば、ドレイン信号線の断線を抑制できるようになる。
【図面の簡単な説明】
【図１】本発明による液晶表示装置の一実施例を示す概略説明図である。
【図２】本発明による液晶表示装置の一実施例を示す全体構成図である。
【図３】本発明による液晶表示装置の画素の一実施例を示す平面図である。
【図４】図３のIV−IV線における断面図である。
【図５】図３のV−V線における断面図である。
【図６】本発明による液晶表示装置の画素の他の実施例を示す平面図である。
【図７】図６のVII−VII線における断面図である。
【図８】本発明による液晶表示装置の画素の一実施例を示す平面図である。
【図９】本発明による液晶表示装置の画素の一実施例を示す平面図である。
【図１０】本発明による液晶表示装置の他の実施例を示す概略説明図である。
【符号の説明】
ＳＵＢ…透明基板、ＧＬ…ゲート信号線、ＤＬ…ドレイン信号線、ＣＬ…対向電圧信号線、ＰＸ…画素電極、ＣＴ…対向電極、ＴＦＴ…薄膜トランジスタ、Ｃｓｔｇ…容量素子。
Claims (4)
- 液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれらゲート信号線に交差して並設された複数のドレイン信号線で囲まれた領域を画素領域とし、
該画素領域にゲート信号線からの走査信号によって作動するスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極とを備え、
カラー表示の３画素は、ゲート信号線に沿った偶数列目の互いに隣接する２個の画素と奇数列目のそれに近接する１個の画素と、および奇数列目の互いに隣接する２個の画素と偶数列目のそれに近接する１個の画素とから構成し、それらを交互に配列させて構成されているとともに、
前記ドレイン信号線は、偶数列目の画素の間を走行する間に鈍角で屈曲させ、そのまま直線状に延在させた後に、奇数列目の画素の間を走行する間に鈍角で前記屈曲と反対方向に屈曲されて延在され、
前記画素電極は前記ドレイン信号線に平行な線状の領域を有し、前記ドレイン信号線延在方向に隣接する画素間で、ゲート信号線に対向して近接する前記画素電極の線状の領域は同一直線上に位置するように配置されていることを特徴とする液晶表示装置。 - 液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれらゲート信号線に交差して並設された複数のドレイン信号線で囲まれた領域を画素領域とし、
該画素領域にゲート信号線からの走査信号によって作動するスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、この画素電極との間に電界を生じせしめる対向電極を備え、
カラー表示の３画素は、ゲート信号線に沿った偶数列目の互いに隣接する２個の画素と奇数列目のそれに近接する１個の画素と、および奇数列目の互いに隣接する２個の画素と偶数列目のそれに近接する１個の画素とから構成し、それらを交互に配列させて構成されているとともに、
前記ドレイン信号線は、偶数列目の画素の間を走行する間に鈍角で屈曲させ、そのまま直線状に延在させた後に、奇数列目の画素の間を走行する間に鈍角で前記屈曲と反対方向に屈曲されて延在され、
前記画素電極は前記ドレイン信号線に平行な線状の領域を有し、前記ドレイン信号線延在方向に隣接する画素間で、ゲート信号線に対向して近接する前記画素電極の線状の領域は同一直線上に位置するように配置されていることを特徴とする液晶表示装置。 - 液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれらゲート信号線に交差して並設された複数のドレイン信号線で囲まれた領域を画素領域とし、
該画素領域にゲート信号線からの走査信号によって作動するスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、対向電圧信号線に接続され前記画素電極との間に電界を生じせしめる対向電極を備え、
前記画素電極は有機材料層からなる保護膜の下層側に形成されているとともに、前記対向電極は前記保護膜の上層側にて前記ドレイン信号線に重畳されたものを有し前記ゲート信号線に重畳された前記対向電圧信号線と一体に形成され、
カラー表示の３画素は、ゲート信号線に沿った偶数列目の互いに隣接する２個の画素と奇数列目のそれに近接する１個の画素と、および奇数列目の互いに隣接する２個の画素と偶数列目のそれに近接する１個の画素とから構成し、それらを交互に配列させて構成されているとともに、
前記ドレイン信号線は、偶数列目の画素の間を走行する間に鈍角で屈曲させ、そのまま直線状に延在させた後に、奇数列目の画素の間を走行する間に鈍角で前記屈曲と反対方向に屈曲されて延在され、
前記画素電極は前記ドレイン信号線に平行な線状の領域を有し、前記ドレイン信号線延 在方向に隣接する画素間で、ゲート信号線に対向して近接する前記画素電極の線状の領域は同一直線上に位置するように配置されていることを特徴とする液晶表示装置。 - ドレイン信号線はゲート信号線と交差する部分において直線状に形成されていることを特徴とする請求項１ないし３のうちいずれかに記載の液晶表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002012927A JP3782015B2 (ja) | 2002-01-22 | 2002-01-22 | 液晶表示装置 |
| US10/347,328 US6897930B2 (en) | 2002-01-22 | 2003-01-21 | Display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002012927A JP3782015B2 (ja) | 2002-01-22 | 2002-01-22 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003215636A JP2003215636A (ja) | 2003-07-30 |
| JP3782015B2 true JP3782015B2 (ja) | 2006-06-07 |
Family
ID=19191771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002012927A Expired - Lifetime JP3782015B2 (ja) | 2002-01-22 | 2002-01-22 | 液晶表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6897930B2 (ja) |
| JP (1) | JP3782015B2 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW588182B (en) * | 2002-06-07 | 2004-05-21 | Hannstar Display Corp | Pixel electrode for a liquid crystal display with a high aperture ratio |
| KR100929675B1 (ko) * | 2003-03-24 | 2009-12-03 | 삼성전자주식회사 | 다중 도메인 액정 표시 장치 및 그 박막 트랜지스터 기판 |
| KR100564219B1 (ko) * | 2003-12-11 | 2006-03-28 | 엘지.필립스 엘시디 주식회사 | 횡전계형 액정표시장치용 어레이 기판 |
| KR100564218B1 (ko) * | 2003-12-11 | 2006-03-28 | 엘지.필립스 엘시디 주식회사 | 횡전계형 액정표시장치용 기판 및 그 제조 방법 |
| KR101309139B1 (ko) * | 2003-12-29 | 2013-09-17 | 엘지디스플레이 주식회사 | 어레이 기판 및 이를 포함하는 액정표시장치 |
| JP4174428B2 (ja) * | 2004-01-08 | 2008-10-29 | Ｎｅｃ液晶テクノロジー株式会社 | 液晶表示装置 |
| JP4172455B2 (ja) * | 2004-10-08 | 2008-10-29 | ソニー株式会社 | バックライト用光源ユニット、液晶表示用バックライト装置及び透過型カラー液晶表示装置 |
| JP4670315B2 (ja) * | 2004-11-09 | 2011-04-13 | ソニー株式会社 | バックライト装置及び表示装置 |
| JP4751061B2 (ja) * | 2004-12-21 | 2011-08-17 | 東芝モバイルディスプレイ株式会社 | 液晶表示装置 |
| TWM285716U (en) * | 2005-09-23 | 2006-01-11 | Innolux Display Corp | Liquid crystal display panel |
| JP4245014B2 (ja) * | 2006-08-09 | 2009-03-25 | ソニー株式会社 | バックライト装置、光源装置、レンズ、電子機器及び導光板 |
| US7623191B2 (en) * | 2006-09-19 | 2009-11-24 | Hannstar Display Corp. | Liquid crystal display devices |
| JP5079448B2 (ja) * | 2007-10-24 | 2012-11-21 | 株式会社ジャパンディスプレイウェスト | 液晶装置及びそれを備えた電子機器 |
| JP2009115834A (ja) * | 2007-11-01 | 2009-05-28 | Hitachi Displays Ltd | 液晶表示装置 |
| JP5612399B2 (ja) | 2010-08-31 | 2014-10-22 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| US20120127148A1 (en) * | 2010-11-24 | 2012-05-24 | Seong-Jun Lee | Display substrate, display panel and display device |
| KR20120114042A (ko) * | 2011-04-06 | 2012-10-16 | 하이디스 테크놀로지 주식회사 | 액정표시장치 |
| US8582060B2 (en) | 2011-12-19 | 2013-11-12 | Japan Display West Inc. | Liquid crystal display panel |
| TWI625580B (zh) * | 2014-06-04 | 2018-06-01 | 元太科技工業股份有限公司 | 電泳顯示器 |
| JP2016126179A (ja) * | 2015-01-05 | 2016-07-11 | 株式会社ジャパンディスプレイ | 表示装置 |
| CN106340251A (zh) | 2016-10-25 | 2017-01-18 | 京东方科技集团股份有限公司 | 一种像素排列结构、显示面板、显示装置及驱动方法 |
| CN109343284B (zh) | 2018-10-22 | 2020-10-30 | 深圳市华星光电技术有限公司 | 像素结构、阵列基板及显示装置 |
| CN111708214B (zh) | 2020-06-30 | 2021-08-31 | 厦门天马微电子有限公司 | 一种显示面板及显示装置 |
| US20230196670A1 (en) * | 2021-12-22 | 2023-06-22 | Streem, Llc. | Automatic spatial layout determination and estimation |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69839892D1 (de) * | 1997-06-12 | 2008-09-25 | Sharp Kk | Anzeigevorrichtung mit vertikal ausgerichtetem Flüssigkristall |
| JP4094759B2 (ja) * | 1999-02-05 | 2008-06-04 | 株式会社日立製作所 | 液晶表示装置 |
| JP3338025B2 (ja) * | 1999-10-05 | 2002-10-28 | 松下電器産業株式会社 | 液晶表示素子 |
| JP4104800B2 (ja) * | 1999-12-08 | 2008-06-18 | 三菱電機株式会社 | 液晶表示装置およびｔｆｔパネル |
-
2002
- 2002-01-22 JP JP2002012927A patent/JP3782015B2/ja not_active Expired - Lifetime
-
2003
- 2003-01-21 US US10/347,328 patent/US6897930B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6897930B2 (en) | 2005-05-24 |
| JP2003215636A (ja) | 2003-07-30 |
| US20030137615A1 (en) | 2003-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3782015B2 (ja) | 液晶表示装置 | |
| US10591794B2 (en) | Liquid crystal display device | |
| US8179350B2 (en) | Display device | |
| JP4162890B2 (ja) | 液晶表示装置 | |
| JP4851696B2 (ja) | 液晶表示装置 | |
| CN101046592B (zh) | Ffs模式的液晶显示板 | |
| US9293649B2 (en) | Display device having dummy data lines | |
| KR101325068B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 | |
| KR100564218B1 (ko) | 횡전계형 액정표시장치용 기판 및 그 제조 방법 | |
| KR101938716B1 (ko) | 액정 표시 장치 | |
| US8203682B2 (en) | Display substrate, method of manufacturing the same and display panel having the display substrate | |
| US20080272997A1 (en) | Liquid crystal display | |
| US7773184B2 (en) | LCD device having a plurality of pixel regions with a conductive layer parallel to the drain lines and connected to a counter electrode and of which is perpendicular to and as an extending portion of a counter voltage signal line of the pixel region | |
| KR101309779B1 (ko) | 액정 표시 장치 | |
| KR20080084609A (ko) | 전계 구동형 장치 및 전자 기기 | |
| KR20020009144A (ko) | 액정 표시장치 | |
| JP4217170B2 (ja) | 液晶表示装置およびその駆動方法 | |
| JP2004177788A (ja) | 液晶表示装置 | |
| KR101310309B1 (ko) | 표시패널 | |
| JP4483065B2 (ja) | 液晶表示装置 | |
| KR20060118208A (ko) | 박막 트랜지스터 표시판 | |
| KR20030040108A (ko) | 액정 표시 장치 | |
| CN110794607A (zh) | 像素结构 | |
| KR20080024963A (ko) | 액정 표시 장치 | |
| JP2003057670A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040310 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051122 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060120 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060307 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060308 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3782015 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090317 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100317 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110317 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110317 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110317 Year of fee payment: 5 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110317 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110317 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110317 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120317 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120317 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 Free format text: JAPANESE INTERMEDIATE CODE: R313121 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120317 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120317 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130317 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130317 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140317 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |