JP3633593B2 - 高周波回路及び該高周波回路を用いたシールディドループ型磁界検出器 - Google Patents
高周波回路及び該高周波回路を用いたシールディドループ型磁界検出器 Download PDFInfo
- Publication number
- JP3633593B2 JP3633593B2 JP2002215794A JP2002215794A JP3633593B2 JP 3633593 B2 JP3633593 B2 JP 3633593B2 JP 2002215794 A JP2002215794 A JP 2002215794A JP 2002215794 A JP2002215794 A JP 2002215794A JP 3633593 B2 JP3633593 B2 JP 3633593B2
- Authority
- JP
- Japan
- Prior art keywords
- loop
- inner conductor
- magnetic field
- grounds
- vias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measuring Magnetic Variables (AREA)
- Waveguides (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ストリップ線路を含む高周波回路に関し、特に、ストリップ線路のシールド性能を強化して周囲電磁ノイズの影響やクロストーク等の電磁的な干渉を抑制する構造、及び該ストリップ線路構造を用いた磁界検出器に関する。
【０００２】
【従来の技術】
高周波回路においては、複数の回路素子及び回路素子間を接続する伝送線路等の相互間で電磁波の干渉が発生して、回路の特性劣化を招く可能性があるため、不要な電磁波を放射しやすい回路や外来電磁波の影響を受けやすい回路に関しては、金属の筐体やプリント回路基板の金属パターンを利用して電磁気的にシールドするなどの対策が種々行われている。
【０００３】
また、伝送路のシールド性を高めるために、金属ストリップが表層に露出しているマイクロストリップ線路を、金属ストリップを内層として上下のグランド層で挟んでいるトリプレートのストリップ線路に変更することもある。このトリプレートストリップ線路への変更によって、少なくとも実装された回路素子からの直接の電磁放射や外来電磁波の影響を抑えることができ、回路全体の特性劣化を抑制することに寄与する。
【０００４】
ただし、トリプレートストリップ線路と雖もシールド性能は完全ではなく、例えば、同じ層に形成された隣接するストリップ線路相互間のクロストーク等の問題もあり、その場合には、図１１に示されているように内導体２００１を取り囲むように内導体２００１の両側において上下のグランド２００２をヴィア２００３で電気的に接続し、このヴィアを伝送路方向に複数設けて、隣接するストリップ線路とのアイソレーションを高めるなどの対策が施されることもある。
【０００５】
トリプレートストリップ線路は、マイクロストリップ線路に比べ回路素子を実装する場合には不利であるものの、回路素子間が離れていて比較的長い距離を結ばなければならない場合には、このシールド性の高いトリプレートストリップ線路を適用することが有用である。したがって、実装回路の近傍ではマイクロストリップ線路を用い、比較的長い回路間接続の場合にはトリプレートストリップ線路を用いることが有用である。
【０００６】
また、一つの多層回路基板等で構成された高周波回路モジュールを、別離している他の多層回路基板等で構成された高周波回路モジュールに接続する場合には、互いの送受信端子間に同軸線路などのシールド性の高い伝送路を用いることが多い。
【０００７】
図１２は、同軸線路を、多層回路基板に形成された前述のストリップ線路に接続する最も簡単な方法を示している。
【０００８】
多層回路基板２１００における内導体２１０１を二つのグランド２１０２で挟んだトリプレートストリップ線路２１０３において、内導体２１０１をヴィア２１０４を経由して、最上層２１０５に設けられた一定の面積を持つパッド２１０６に導き、そのパッド２１０６に同軸線路２１０７の中心導体２１０８を半田２１０９等の手段によって電気的に接続している。また、ストリップ線路２１０３のグランド２１０２をヴィア２１１０を経由して、最上層に設けられたパッド２１１１に導き、そのパッド２１１１に同軸線路２１０７の外導体２１１２を半田２１１３等の手段によって電気的に接続している。
【０００９】
また、このようなトリプレートのストリップ線路を用いて構成したシールディドループ型磁界検出器に関する発明が特許出願されている（特願平１０−３４６０３０号）。上記特許出願明細書に開示されているトリプレートのストリップ線路を用いたシールディドループ型磁界検出器の例を図１３に示す。
【００１０】
図１３において、層数が少なくとも３層以上の多層回路基板２２０１の露出していない一つの層に内導体２２０２が形成され、その内導体の上下に絶縁体を挟んでグランド２２０３が形成され、トリプレートのストリップ線路２２０４を構成している。上側のグランドの上及び下側のグランドの下には、その一方または両方に基板の強度を高めるために絶縁体を設ける場合もある。
【００１１】
左端からのびる直線状のストリップ線路がリード部２２０５であり、右側で直角に曲がって方形に形成している部分がループ部２２０６である。ループ部２２０６の終端２２０７は、ストリップ線路２２０４のグランド２２０３に短絡している。ループ部２２０６は、右端に空隙２２０８を設けており、方形のループ開口部２２０９を形成している。
【００１２】
また、内導体２２０２をループ部の第１の半周部２２１０に設けており、グランドの空隙２２０８を横切った後にヴィア２２１１を介して第２の半周部２２１２におけるグランドの端部と電気的に接続している。
【００１３】
以上の構成により、ループ開口部２２０９を鎖交する磁界によって生じた出力がストリップ線路モードとしてリード部２２０５の左端に伝搬する。
【００１４】
【発明が解決しようとする課題】
前述のように、トリプレート型のストリップ線路は、内導体が上下のグランド層で挟まれているため、上下方向ではグランド層によりそのシールド性能が高いが、横方向は解放状態であるためにシールド性能は高くなく、回路素子相互間を接続するストリップ線路として用いた場合でも、その電磁気的にシールドは完全ではない。そのため、ストリップ線路の内導体に対するシールド性能を高めるためには、上下のグランド層を広くすることが従来は有効と考えられてきた。
【００１５】
また、図１１に示されているように、内導体の両側において内導体を取り囲むように上下のグランド間をヴィア接続して、隣接するストリップ線路とのアイソレーションを高めることにより、同じ層に形成された隣接するストリップ線路相互間のクロストーク等の問題をある程度解決することができるが、それでもヴィア近傍での電磁界の乱れが存在する場合には、互いに電磁気的干渉が発生するという問題があり、隣接するストリップ線路とのアイソレーションは必ずしも十分ではなかった。
【００１６】
また、図１２に示されているように、ストリップ線路と同軸線路を接続した場合、同軸線路の中心導体２１０８が露出しているために、その近傍に搭載された回路素子や配線等から発せられる電磁界の影響を受けやすい。さらに、外部からの作用によって基板の撓みや同軸線路へのストレスがある場合には、半田や金属パターンの剥離等が生じ、電気的な接続状態が劣化するという問題があった。
【００１７】
また、図１３に示されているような従来のストリップ線路構成のシールディドループ型磁界検出器の右側にＰＣＢを配置し、この磁界検出器によりＰＣＢ配線の近傍磁界を検出する場合、ＰＣＢ近傍、特に多数の回路素子が搭載され高密度配線化されたＰＣＢ近傍の電磁界は一様ではなく非常に乱れていることが多いので、そのような乱れた電磁界中にこの磁界検出器を配置した場合には、いくらシールディドループ構造であるとは言っても目的とする磁界のみを検出することは困難である。
【００１８】
さらに、ストリップ線路の内導体の上下方向はグランドがあるためシールド性能が高いが、横方向は解放となっているためシールド性能が低い。そこにＰＣＢ近傍のような乱れた電磁界が存在する場合には、目的とする磁界以外の不要な電磁界を検出してしまい、計測精度が劣化するという問題があった。
【００１９】
本発明の目的は、ストリップ線路を含む高周波回路において、特にストリップ線路のシールド性能を強化して周囲電磁ノイズの影響やクロストーク等の電磁的な干渉を抑制することにある。
【００２０】
本発明の他の目的は、上記シールド性能を強化したストリップ線路を用いてシールディドループ型磁界検出器を構成することにある。
【００２１】
【課題を解決するための手段】
本発明の高周波回路は、多層回路基板に形成されたトリプレートのストリップ線路が、内導体を挟む二つのグランドのパターン幅を内導体のパターン幅よりも広い有限の幅とし、またグランドの幅方向の両端において二つのグランドをヴィア等を介して短絡し、そのヴィアをストリップ線路の伝送方向となる長手方向に複数設け、したがってヴィアを含む断面において一つの内導体がそれを挟む二つのグランドと両側のヴィアで囲まれて構成されていることを特徴とする。
【００２２】
その結果、隣接するストリップ線路とグランド電流が干渉せず、電磁的な干渉も抑制され、シールド性能が向上する。例えば、従来の多層回路基板で多く見られたベタの電源やグランドを共振器として発生する多層回路基板全体に渡って発生する共振現象が抑制できる。
【００２３】
また、本発明の高周波回路は、上記トリプレートのストリップ線路を含むストリップ線路と同軸線路との電気的な接続に関して、同軸線路の先端に露出している中心導体を、ストリップ線路を形成している多層回路基板の最上層にあるストリップ線路の内導体に電気的に接続しているヴィアのスルーホールに挿入して半田付け等によって電気的に接続し、また同軸線路の先端付近に露出している外導体を、ストリップ線路のグランドに電気的に接続しているパッド等の金属パターンに半田付け等によって電気的に接続したことを特徴とする。
【００２４】
その結果、ストリップ線路と同軸線路の接続不良を低減することができ、また同軸線路の中心導体とストリップ線路の内導体を直接接続した状態に近いため、高周波特性に優れ、広帯域に渡って整合性の高い接続が達成できる。
【００２５】
また、本発明の高周波回路は、上記トリプレートのストリップ線路を含むストリップ線路と同軸線路との電気的な接続において、多層回路基板の最上層に設けたグランドパターンとともに露出している同軸線路の中心導体をシールドする金属筐体を、ストリップ線路のグランド及び同軸線路の外導体に密着して半田付け等により電気的に接続し、かつ前記金属筐体を多層基板の両面からボルトとナットで固定したことを特徴とする。
【００２６】
その結果、露出している同軸線路の中心導体の周囲が導体で囲まれるためシールド性能が向上する。また機械的に強固になり、多層回路基板や同軸線路へのストレスに対しても安定した接続状態を保つことができる。
【００２７】
本発明のシールディドループ型磁界検出器は、トリプレートストリップ線路により構成したシールディドループ型磁界検出器のリード部あるいはループ部のストリップ線路を、本発明の上記ストリップ線路によって構成したことを特徴とする。
【００２８】
その結果、ループ部で検出した磁界による出力がストリップ線路モードとしてリード部に伝搬する際に、ストリップ線路のシールド性能が向上しているために伝搬するモードの漏洩及び周囲ノイズの影響が抑制される。
【００２９】
また、複雑な電磁界分布を示す測定対象物に磁界検出部であるループを接近した場合にも、ループ部のシールド性能が向上しているために、目的とする磁界以外の不要な電磁界成分の影響を抑制し、信頼性の高い磁界計測が可能になる。
【００３０】
また、本発明のシールディドループ型磁界検出器は、上記のシールディドループ型磁界検出器において、さらに内導体を有しないループ半周部に、対向する二つのグランドパターンの幅方向の中央に前記二つのグランドを電気的に短絡するヴィアを形成し、前記ヴィアを前記ループ半周部に渡って複数設けたことを特徴とする。
【００３１】
その結果、ループ部で検出した磁界による出力がストリップ線路モードとしてリード部に伝搬するが、ストリップ線路のシールド性能が向上しているために伝搬するモードの漏洩及び周囲ノイズの影響を抑制することに寄与する。また、複雑な電磁界分布を示す測定対象物に磁界検出部であるループを接近した場合にも、ループ部のシールド性能が向上しているために、目的とする磁界以外の不要な電磁界成分の影響を抑制し、信頼性の高い磁界計測が可能になるとともに、さらに、内導体を有しないループ半周部の二つのグランドの幅方向の両端及び中央をヴィアで接続して短絡することでグランドのインピーダンスが低下して信頼性の高い磁界計測が可能になる。また、測定対象物からの不要な電磁界が二つのグランドの間に入り込み、不要モードを生じさせて特性を劣化させることを抑制する。
【００３２】
【発明の実施の形態】
図１は、本発明の第１の実施の形態を示す高周波回路の分解斜示図である。図１において、層数が少なくとも３層の多層回路基板の露出していない一つの層にストリップ線路の内導体１０１を形成し、その内導体１０１の上下に絶縁体を挟んでグランド１０２を形成して、トリプレートのストリップ線路１０３を構成している。
【００３３】
内導体１０１は、一定の幅を持つ細い金属線あるいは金属膜であり、内導体１０１の上下に形成される二つのグランド１０２は、内導体１０１よりも１０倍以下程度の有限の幅を持った金属パターンによって構成されている。この二つのグランド１０２は同一の幅を有する。しかし、従来の高周波回路のようにプリント回路基板全体、または隣接するストリップ線路１０４や高周波回路等の伝送路と共有されることはない。
【００３４】
同様に、隣接するストリップ線路の内導体１０５も一定の幅を持つ細い金属線あるいは金属膜であり、内導体１０５の上下に形成される二つのグランド１０６は内導体１０５よりも１０倍以下程度の有限の幅を持った金属パターンによって構成され、また、二つのグランド１０６は同一の幅を有している。
【００３５】
これによって、隣接するストリップ線路１０３と１０４のグランド電流は互いに干渉せず、電磁的な干渉も抑制され、シールド性能が向上する。例えば、従来の多層回路基板で多く見られたベタの電源やグランドを共振器として発生する多層回路基板全体に渡って発生する共振現象が抑制できる。
【００３６】
このように、ストリップ線路のグランド１０２を以上述べたような有限の幅にした上で、さらにシールド性能を高めるために、有限な幅を持つふたつのグランドの幅方向の両端部をヴィア１０７によって電気的に短絡している。このヴィア１０７はグランド１０２の幅方向の両端部において、ストリップ線路１０３の伝送方向である長手方向に複数形成してある。ヴィア１０７の横方向の位置については、ヴィアの環状部のすべてまたは一部がグランドパターンと導通していればよいが、内導体１０１を中心として対称の位置に設けることが望ましい。
【００３７】
ヴィア１０７の長手方向の位置については、隣り合うヴィア１０８とのピッチが伝送信号波長の１／６以下であることが望ましい。このように隣接するストリップ線路がアイソレーションを高めるためのヴィアをそれぞれ独立に設けることによって、電磁的干渉が抑制されてシールド性能が向上する。
【００３８】
図２は、本発明の第２の実施の形態を示す高周波回路の分解斜示図であり、本発明の第１実施の形態におけるストリップ線路と、同軸線路との接続構造に関するものである。
【００３９】
図２において、層数が少なくとも３層以上の多層回路基板２００の露出していない一つの層に内導体２０１を形成し、その内導体２０１の上下に絶縁体を挟んでグランド２０２を形成し、トリプレートのストリップ線路２０３を構成している。
【００４０】
内層にある内導体２０１の長手方向の一端をヴィア２０４で経由して、最上層２０５に導き、その最上層２０５に形成しているパッド２０６に電気的に接続している。同様に、ストリップ線路２０３の下側のグランド２０７の長手方向の一端をヴィア２０８で経由して、上側のグランド２０９、つまり最上層２０５に導いて二つのグランドを電気的に接続している。さらに、内導体２０１のシールド性能を高めるために、内導体２０１のヴィア２０４を囲むように複数のヴィア２０８を設けている。
【００４１】
一方、同軸線路２１０は、長手方向の先端において中心導体２１１のみを残して外導体及び絶縁体を適当な長さだけ削除している。同軸線路２１０としては、例えばセミリジッド同軸ケーブルを使用している。この同軸線路２１０を多層回路基板の最上層２０５に平行に置いている。同軸線路２１０の中心導体２１１の先端を丸みを持って曲げて、ストリップ線路の内導体２０１と導通するために設けたヴィア２０４のスルーホールに挿入し、半田付け２１２等の手段によってパッド２０６に電気的に接続している。
【００４２】
なお、この場合、半田２１２をスルーホールに流し込むようにするとより良い電気的接続が得られる。また、同軸線路２１０の外導体２１３は、半田付け２１４等の手段によって多層回路基板の最上層におけるグランドに電気的に接続される。これによって接続不良を減少させることができ、また同軸線路２１０の中心導体２１１とストリップ線路の内導体２０１を直接接続した状態に近いため、高周波特性に優れ、広帯域に渡って整合性の高い接続が達成できる。
【００４３】
図３は、本発明の第３の実施の形態を示す高周波回路の分解斜示図であり、本発明の第１実施の形態におけるストリップ線路と、同軸線路との接続構造に関するものである。
【００４４】
この実施の形態では、層数が４層以上の多層回路基板３００の露出していない一つの層に内導体３０１を形成し、その内導体３０１の上下に絶縁体を挟んでグランド３０２を形成することにより、トリプレートのストリップ線路３０３を構成している。
【００４５】
内層にある内導体３０１の長手方向の一端をヴィア３０４で経由して、最上層３０５に導き、その最上層３０５に形成しているパッド３０６に接続している。同様に、内層にあるグランド３０２の長手方向の一端をヴィア３０７で経由して、最上層３０５に導き、その最上層３０５に形成しているパッド３０８に接続している。さらに、内導体３０１のシールドを高めるために、内導体３０１のヴィア３０４を囲むように複数のヴィア３０７を設けている。
【００４６】
この実施の形態は、多層回路基板の最上層３０５とストリップ線路における上側のグランド３０９を形成している層が同一の層ではなく、それらの間に別の層がある場合である。一方、同軸線路３１０は長手方向の一端において、中心導体３１１のみを残して外導体及び絶縁体を適当な長さだけ削除している。同軸線路３１０としては、例えばセミリジッド同軸ケーブルを使用している。この同軸線路３１０を、多層回路基板の最上層３０５に平行に置いている。
【００４７】
同軸線路３１０の一端の中心導体３１１を丸みを持って曲げて、ストリップ線路の内導体３０１と導通するために設けたヴィア３０４に挿入し、半田付け３１２等の手段によってパッド３０６に電気的に接続している。なお、この場合に半田３１２をスルーホールに流し込むようにするとより良い電気的接続が得られる。また、同軸線路３１０の外導体３１３は、半田付け３１４等の手段によって多層回路基板の最上層３０５におけるグランド用のパッド３０８に電気的に接続している。
【００４８】
図４は、本発明の第４の実施の形態を示す高周波回路の分解斜示図であり、本発明の第２実施の形態において、露出している同軸線路の中心導体のシールド強化を図ったものである。
【００４９】
この実施の形態では、第２の実施の形態におけるストリップ線路と同軸線路の接続構造において、さらにシールド性能を高めるために、半田接続可能な金属筐体または半田接続可能な金属でメッキ等の表面被膜を有する筐体（以下、金属筐体と称す）４０１でストリップ線路と同軸線路の接続部を覆っている。金属筐体４０１としては、例えば銅製の筐体が用いられる。
【００５０】
ストリップ線路４０２が形成された多層回路基板４０３と同軸線路４０４の接続部を、角形に加工された金属筐体４０１で覆い、同軸線路４０４を押さえつけるようにして同軸線路４０４の両側の少なくとも２カ所をボルト４０５とナット４０６で多層回路基板４０３に固定する。金属筐体４０１と多層回路基板４０３のパッド４０７の接触面は平行になっており、良好な密着性を持っている。
【００５１】
さらに、金属筐体４０１は半田４０８付け等の手段によって、中心導体４０９を取り囲むようにパッド４０７に電気的に接続してもよい。金属筐体４０１は同軸線路４０４に電気的に接触するようなサイズ及び構造であり、半田付け等の手段によって両者を電気的に接続することが望ましい。図４では金属筐体４０１が角形となっているが、同軸線路４０４との密着性を高めるために円弧型にできればさらにシールド性能は向上する。
【００５２】
図５は、本発明の第５の実施の形態を示す高周波回路の分解斜示図であり、本発明の第３実施の形態において、露出している同軸線路の中心導体のシールド強化を図ったものであって、基本的構成は、上記第４の実施の形態と同様である。
【００５３】
ストリップ線路５０２が形成された多層回路基板５０３と同軸線路５０４の接続部を、金属筐体５０１で覆い、同軸線路５０４を押さえつけるようにして同軸線路５０４の両側の少なくとも２カ所をボルト５０５とナット５０６で多層回路基板５０３に固定する。金属筐体５０１と多層回路基板５０３のパッド５０７の接触面は平行になっており、良好な密着性を持っている。
【００５４】
金属筐体５０１は半田付け５０８等の手段によって、中心導体５０９を取り囲むようにパッド５０７に電気的に接続してもよい。また、金属筐体５０１は同軸線路５０４に電気的に接触するようなサイズ及び構造であり、半田付け等の手段によって両者を電気的に接続することが望ましい。図では金属筐体５０１が角形となっているが、同軸線路との密着性を高めるために円弧型にできればさらにシールド性能は向上する。
【００５５】
図６は、本発明の第６の実施の形態を示すシールディドループ型磁界センサの分解斜示図であり、本発明の第１の実施の形態によるストリップ線路構造を採用することにより、シールド性能の向上を図ったものである。
【００５６】
図６において、層数が少なくとも３層以上の多層回路基板６０１の露出していない一つの層に内導体６０２が形成され、その内導体の上下に絶縁体を挟んでグランド６０３が形成されて、トリプレートのストリップ線路６０４を構成している。上側のグランドの上及び下側のグランドの下のうちの一方、または両方に基板の強度を高めるために絶縁体を設ける場合もある。
【００５７】
左端からのびる直線状のストリップ線路がリード部６０５であり、右側で直角に曲がって方形に形成している部分がループ部６０６である。ループ部６０６の終端６０７はストリップ線路６０４のグランド６０３に短絡している。リード部６０５の二つのグランド６０３は、その幅方向の両端でヴィア６０８を介して短絡しており、このヴィア６０８は、リード部６０５の長手方向に沿って複数設けられている。
【００５８】
ループ部６０６は、右端に空隙６０９が設けられた方形のループ開口部６１０を形成している。また内導体６０２は、ループ部６０６の第１の半周部６１１に設けられており、グランド６０３の空隙６０９を横切った後にヴィア６１２を介して第２の半周部６１３におけるグランドの端部と電気的に接続している。
【００５９】
以上の構成により、ループ開口部６１０を鎖交する磁界によって生じた出力はストリップ線路モードとしてリード部６０５を経由して左端に伝搬するが、本実施の形態によれば、リード部６０５からのストリップ線路モードの漏洩、及びリード部６０５から侵入する周囲ノイズの影響が抑制され、信頼性の高い磁界計測が可能となる。
【００６０】
図７は、本発明の第７の実施の形態を示すシールディドループ型磁界センサの分解斜示図であり、本発明の第１の実施の形態によるストリップ線路構造をリード部及びループ部の第１の半周部にまで延長して適用することにより、シールド性能のより一層の向上を図ったものである。
【００６１】
図７において、層数が少なくとも３層以上の多層回路基板７０１の露出していない一つの層に内導体７０２が形成され、その内導体の上下に絶縁体を挟んでグランド７０３が形成され、トリプレートのストリップ線路７０４を構成している。上側のグランドの上及び下側のグランドの下には、そのうちの一方または両方に基板の強度を高めるために絶縁体を設ける場合もある。
【００６２】
左端からのびる直線状のストリップ線路がリード部７０５であり、右側で直角に曲がって方形に形成している部分がループ部７０６である。ループ部７０６の終端７０７はストリップ線路７０４のグランド７０３に短絡している。リード部７０５及びループ部７０６の第１の半周部７１１を構成しているストリップ線路の二つのグランド７０３は、その幅方向の両端でヴィア７０８を介して短絡しており、そのヴィア７０８を長手方向に沿って複数設けている。
【００６３】
ループ部７０６は右端に空隙７０９を設けており、方形のループ開口部７１０を形成している。また内導体７０２をループ部の第１の半周部７１１に設けており、グランドの空隙７０９を横切った後にヴィア７１２を介して第２の半周部７１３におけるグランドの端部と電気的に接続している。以上の構成により、ループ開口部７１０を鎖交する磁界によって生じた出力はストリップ線路モードとしてリード部７０５を経由して左端に伝搬する。
【００６４】
本実施の形態によれば、ループ部の第１の半周部７１１及びリード部７０５からのストリップ線路モードの漏洩、あるいはループ部の第１の半周部７１１及びリード部７０５から侵入する周囲ノイズの影響が抑制され、より信頼性の高い磁界計測が可能となる。
【００６５】
図８は、本発明の第８の実施の形態を示すシールディドループ型磁界センサの分解斜示図であり、本発明の第１の実施の形態によるストリップ線路構造を、リード部及びループ部の第１の半周部にまで延長して適用するとともに、ループ部の第２の半周部にも適用することにより、シールド性能のより一層の向上を図ったものである。
【００６６】
図８において、層数が少なくとも３層以上の多層回路基板８０１の露出していない一つの層に内導体８０２が形成され、その内導体の上下に絶縁体を挟んでグランド８０３が形成され、トリプレートのストリップ線路８０４を構成している。上側のグランドの上及び下側のグランドの下には、そのうちの一方または両方に基板の強度を高めるために絶縁体を設ける場合もある。
【００６７】
左端からのびる直線状のストリップ線路がリード部８０５であり、右側で直角に曲がって方形に形成している部分がループ部８０６である。ループ部８０６の終端８０７はストリップ線路８０４のグランド８０３に短絡している。リード部８０５及びループ部８０６の第１の半周部８０８を構成しているストリップ線路の二つのグランド８０３は、その幅方向の両端でヴィア８０９を介して短絡しており、そのヴィア８０９を長手方向に沿って複数設けている。
【００６８】
また、ループ部８０６の第２の半周部８１０の二つのグランドにおける幅方向の両端もヴィア８１１を介して短絡している。ループ部８０６は右端に空隙８１２を設けており、方形のループ開口部８１３を形成している。また内導体８０２をループ部８０６の第１の半周部８０８に設けており、グランドの空隙８１２を横切った後にヴィア８１４を介して第２の半周部８１０におけるグランドの端部と電気的に接続している。以上の構成により、ループ開口部８１３を鎖交する磁界によって生じた出力がストリップ線路モードとして左端に伝搬する。
【００６９】
本実施の形態によれば、ストリップ線路からのストリップ線路モードの漏洩、及びストリップ線路から侵入する周囲ノイズの影響が抑制され、より信頼性の高い磁界計測が可能となる。また、例えば磁界検出器の右側に複雑な放射電磁界を有する磁界発生源があり、磁界検出器が磁界発生源に接近した場合には、不要な電磁界の影響を抑えて目的とする磁界成分のみを検出することができ、信頼性の高い磁界計測が可能となる。
【００７０】
さらに、本実施の形態によれば、内導体を有しない第２のループ半周部８１０の両端でヴィア８１１を介して二つのグランドが短絡されているので、グランドのインピーダンスが低くなって安定した磁界計測ができる。また不要な電磁界が二つのグランドの間に入り込み、不要なモードが生じることによる特性の劣化を抑制することができる。
【００７１】
図９は、本発明の第９の実施の形態を示すシールディドループ型磁界センサの分解斜示図であり、本発明の第１の実施の形態によるストリップ線路構造を、リード部とループ部の第１及び第２の半周部を含めて適用することにより、シールド性能のより一層の向上を図ったものである。
【００７２】
図９において、層数が少なくとも３層以上の多層回路基板９０１の露出していない一つの層に内導体９０２が形成され、その内導体の上下に絶縁体を挟んでグランド９０３が形成され、トリプレートのストリップ線路９０４を構成している。上側のグランドの上及び下側のグランドの下には、そのうちの一方または両方に基板の強度を高めるために絶縁体を設ける場合もある。左端からのびる直線状のストリップ線路がリード部９０５であり、右側で直角に曲がって方形に形成している部分がループ部９０６である。
【００７３】
ループ部９０６の終端９０７はストリップ線路９０４のグランド９０３に短絡している。リード部９０５の二つのグランド９０３は、その幅方向の両端でヴィア９０８を介して短絡しており、そのヴィア９０８を長手方向に複数設けている。また、ループ部９０６の第１の半周部９０９及び第２の半周部９１０の二つのグランドにおける幅方向の両端もヴィア９１１を介して短絡している。
【００７４】
ループ部９０６は右端に空隙９１２を設けており、方形のループ開口部９１３を形成している。また内導体９０２をループ部の第１の半周部９０９に設けており、グランドの空隙９１２を横切った後にヴィア９１４を介して第２の半周部９１０におけるグランドの端部と電気的に接続している。以上の構成により、ループ開口部９１３を鎖交する磁界によって生じた出力がストリップ線路モードとして左端に伝搬する。
【００７５】
本実施の形態によれば、ストリップ線路からのストリップ線路モードの漏洩、及びストリップ線路から侵入する周囲ノイズの影響が抑制され、信頼性の高い磁界計測が可能となる。また、例えば磁界検出器の右側に複雑な放射電磁界を有する磁界発生源があり、磁界検出器が磁界発生源に接近した場合には、不要な電磁界の影響を抑えて目的とする磁界成分のみを検出することができ、信頼性の高い磁界計測が可能となる。
【００７６】
さらに、内導体を有しない第２のループ半周部９１０の両端でヴィア９１１を介して二つのグランドを短絡することで、グランドのインピーダンスが低くなって安定した磁界計測ができる。また不要な電磁界が二つのグランドの間に入り込み、不要なモードを生じさせて特性を劣化させることを抑制する。
【００７７】
図１０は、本発明の第１０の実施の形態を示すシールディドループ型磁界センサの分解斜示図であり、本発明の第１の実施の形態によるストリップ線路構造を、リード部とループ部の第１及び第２の半周部を含めて適用するとともに、内導体を有しないループ部の第２の半周部の幅方向の中央もヴィアを介して短絡することにより、シールド性能のより一層の向上を図ったものである。なお、この構造は第６〜第９の実施の形態に適用可能であるが、ここでは、第９の実施の形態に適用した場合について説明する。
【００７８】
図１０において、層数が少なくとも３層以上の多層回路基板１００１の露出していない一つの層に内導体１００２が形成され、その内導体の上下に絶縁体を挟んでグランド１００３が形成され、トリプレートのストリップ線路１００４を構成している。上側のグランドの上及び下側のグランドの下には、そのうちの一方または両方に基板の強度を高めるために絶縁体を設ける場合もある。
【００７９】
左端からのびる直線状のストリップ線路がリード部１００５であり、右側で直角に曲がって方形に形成している部分がループ部１００６である。ループ部１００６の終端１００７はストリップ線路１００４のグランド１００３に短絡している。リード部１００６の二つのグランド１００３は、その幅方向の両端でヴィア１００８を介して短絡しており、そのヴィア１００８を長手方向に複数設けている。
【００８０】
また、ループ部の第１の半周部１００９及び第２の半周部１０１０の二つのグランドにおける幅方向の両端もヴィア１０１１を介して短絡し、長手方向に複数設けている。さらに、ループ部１００６の内導体を有しない第２の半周部１０１０の二つのグランドにおける幅方向の中央もヴィア１０１２を介して短絡するとともに、該ヴィアを長手方向に複数設けている。
【００８１】
ループ部１００６は、右端に空隙１０１３を設けており、方形のループ開口部１０１４を形成している。また内導体１００２をループ部１００６の第１の半周部１００９に設けており、グランドの空隙１０１３を横切った後にヴィア１０１５を介して第２の半周部１０１０におけるグランドの端部と電気的に接続している。以上の構成により、ループ開口部１０１４を鎖交する磁界によって生じた出力がストリップ線路モードとして左端に伝搬する。
【００８２】
本実施の形態によれば、ストリップ線路からのストリップ線路モードの漏洩、及びストリップ線路から侵入する周囲ノイズの影響が抑制され、信頼性の高い磁界計測が可能となる。また、例えば磁界検出器の右側に複雑な放射電磁界を有する磁界発生源があり、磁界検出器が磁界発生源に接近した場合には、不要な電磁界の影響を抑えて目的とする磁界成分のみを検出することができ、信頼性の高い磁界計測が可能となる。
【００８３】
さらに、内導体を有しない第２のループ半周部１０１０の両端及び中央でヴィア１０１１、１０１２を介して二つのグランドを短絡することで、グランドのインピーダンスが低くなって安定した磁界計測ができる。また不要な電磁界が二つのグランドの間に入り込み、不要なモードが生じることによる特性の劣化を抑制することができる。
【００８４】
【発明の効果】
本発明によれば、トリプレートのストリップ線路におけるシールド性能を高めることができ、ストリップ線路と隣接する回路素子または他のストリップ線路との相互間に生じる電磁的干渉、および周囲の電磁ノイズの影響を抑制することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示す分解斜示図である。
【図２】本発明の第２の実施の形態を示す分解斜示図である。
【図３】本発明の第３の実施の形態を示す分解斜示図である。
【図４】本発明の第４の実施の形態を示す分解斜示図である。
【図５】本発明の第５の実施の形態を示す分解斜示図である。
【図６】本発明の第６の実施の形態を示す分解斜示図である。
【図７】本発明の第７の実施の形態を示す分解斜示図である。
【図８】本発明の第８の実施の形態を示す分解斜示図である。
【図９】本発明の第９の実施の形態を示す分解斜示図である。
【図１０】本発明の第１０の実施の形態を示す分解斜示図である。
【図１１】従来例を示す分解斜示図である。
【図１２】従来例を示す分解斜示図である。
【図１３】従来例を示す分解斜示図である。
【符号の説明】
１０１，２０１，３０１，６０２，７０２，８０２，９０２，１００２，２００１，２１０１，２２０２ 内導体
１０２，２０２，３０２，６０３，７０３，８０３，９０３，１００３，２００２，２１０２，２２０３ グランド
１０３，２０３，３０３，４０２，５０２，６０４，７０４，８０４，９０４，１００４，２１０３，２２０４ ストリップ線路
１０４ 隣接線路
１０５ 隣接線路の内導体
１０６ 隣接線路のグランド
１０７，２０４，２０８，３０４，３０７，６０８，６１２，７０８，７１２，８０９，８１１，８１１，８１４，９０８，９１１，９１４，１００８，１０１１，１０１２，１０１５，２００３，２１０４，２１１０，２２０９ ヴィア
１０８ 隣接するヴィア
２０５，３０５，２１０５ 最上層
２０６，２０９，３０６，３０８，４０７，５０７，２１０６，２１１１ パッド
２０７ 下側のグランド
２１０，３１０，４０４，５０４，２１０７ 同軸線路
２１１，３１１，４０９，５０９，２１０８ 中心導体
２１２，２１４，３１２，３１４，４０８，５０８，２１０９，２１１３ 半田
２１３，３１３，２１１２ 外導体
３０９ 上側のグランド
４０１，５０１ 金属筐体
４０３，５０３，６０１，７０１，８０１，９０１，１００１，２２０１ 多層回路基板
４０５，５０５ ボルト
４０６，５０６ ナット
６０５，７０５，８０５，９０５，１００５ リード部
６０６，７０６，８０６，９０６，１００６ ループ部
６０７，７０７，８０７，９０７，１００７ 終端
６０９，７０９，８１２，９１２，１０１３，２２０６ 空隙
６１０，７１０，８１３，９１３，１０１４，２２０７ ループ開口部
６１１，７１１，８０８，９０９，１００９，２２０８ 第１のループ半周部
６１３，７１３，８１０，９１０，１０１０ 第２のループ半周部
２２０５ 直線状線路
【発明の属する技術分野】
本発明は、ストリップ線路を含む高周波回路に関し、特に、ストリップ線路のシールド性能を強化して周囲電磁ノイズの影響やクロストーク等の電磁的な干渉を抑制する構造、及び該ストリップ線路構造を用いた磁界検出器に関する。
【０００２】
【従来の技術】
高周波回路においては、複数の回路素子及び回路素子間を接続する伝送線路等の相互間で電磁波の干渉が発生して、回路の特性劣化を招く可能性があるため、不要な電磁波を放射しやすい回路や外来電磁波の影響を受けやすい回路に関しては、金属の筐体やプリント回路基板の金属パターンを利用して電磁気的にシールドするなどの対策が種々行われている。
【０００３】
また、伝送路のシールド性を高めるために、金属ストリップが表層に露出しているマイクロストリップ線路を、金属ストリップを内層として上下のグランド層で挟んでいるトリプレートのストリップ線路に変更することもある。このトリプレートストリップ線路への変更によって、少なくとも実装された回路素子からの直接の電磁放射や外来電磁波の影響を抑えることができ、回路全体の特性劣化を抑制することに寄与する。
【０００４】
ただし、トリプレートストリップ線路と雖もシールド性能は完全ではなく、例えば、同じ層に形成された隣接するストリップ線路相互間のクロストーク等の問題もあり、その場合には、図１１に示されているように内導体２００１を取り囲むように内導体２００１の両側において上下のグランド２００２をヴィア２００３で電気的に接続し、このヴィアを伝送路方向に複数設けて、隣接するストリップ線路とのアイソレーションを高めるなどの対策が施されることもある。
【０００５】
トリプレートストリップ線路は、マイクロストリップ線路に比べ回路素子を実装する場合には不利であるものの、回路素子間が離れていて比較的長い距離を結ばなければならない場合には、このシールド性の高いトリプレートストリップ線路を適用することが有用である。したがって、実装回路の近傍ではマイクロストリップ線路を用い、比較的長い回路間接続の場合にはトリプレートストリップ線路を用いることが有用である。
【０００６】
また、一つの多層回路基板等で構成された高周波回路モジュールを、別離している他の多層回路基板等で構成された高周波回路モジュールに接続する場合には、互いの送受信端子間に同軸線路などのシールド性の高い伝送路を用いることが多い。
【０００７】
図１２は、同軸線路を、多層回路基板に形成された前述のストリップ線路に接続する最も簡単な方法を示している。
【０００８】
多層回路基板２１００における内導体２１０１を二つのグランド２１０２で挟んだトリプレートストリップ線路２１０３において、内導体２１０１をヴィア２１０４を経由して、最上層２１０５に設けられた一定の面積を持つパッド２１０６に導き、そのパッド２１０６に同軸線路２１０７の中心導体２１０８を半田２１０９等の手段によって電気的に接続している。また、ストリップ線路２１０３のグランド２１０２をヴィア２１１０を経由して、最上層に設けられたパッド２１１１に導き、そのパッド２１１１に同軸線路２１０７の外導体２１１２を半田２１１３等の手段によって電気的に接続している。
【０００９】
また、このようなトリプレートのストリップ線路を用いて構成したシールディドループ型磁界検出器に関する発明が特許出願されている（特願平１０−３４６０３０号）。上記特許出願明細書に開示されているトリプレートのストリップ線路を用いたシールディドループ型磁界検出器の例を図１３に示す。
【００１０】
図１３において、層数が少なくとも３層以上の多層回路基板２２０１の露出していない一つの層に内導体２２０２が形成され、その内導体の上下に絶縁体を挟んでグランド２２０３が形成され、トリプレートのストリップ線路２２０４を構成している。上側のグランドの上及び下側のグランドの下には、その一方または両方に基板の強度を高めるために絶縁体を設ける場合もある。
【００１１】
左端からのびる直線状のストリップ線路がリード部２２０５であり、右側で直角に曲がって方形に形成している部分がループ部２２０６である。ループ部２２０６の終端２２０７は、ストリップ線路２２０４のグランド２２０３に短絡している。ループ部２２０６は、右端に空隙２２０８を設けており、方形のループ開口部２２０９を形成している。
【００１２】
また、内導体２２０２をループ部の第１の半周部２２１０に設けており、グランドの空隙２２０８を横切った後にヴィア２２１１を介して第２の半周部２２１２におけるグランドの端部と電気的に接続している。
【００１３】
以上の構成により、ループ開口部２２０９を鎖交する磁界によって生じた出力がストリップ線路モードとしてリード部２２０５の左端に伝搬する。
【００１４】
【発明が解決しようとする課題】
前述のように、トリプレート型のストリップ線路は、内導体が上下のグランド層で挟まれているため、上下方向ではグランド層によりそのシールド性能が高いが、横方向は解放状態であるためにシールド性能は高くなく、回路素子相互間を接続するストリップ線路として用いた場合でも、その電磁気的にシールドは完全ではない。そのため、ストリップ線路の内導体に対するシールド性能を高めるためには、上下のグランド層を広くすることが従来は有効と考えられてきた。
【００１５】
また、図１１に示されているように、内導体の両側において内導体を取り囲むように上下のグランド間をヴィア接続して、隣接するストリップ線路とのアイソレーションを高めることにより、同じ層に形成された隣接するストリップ線路相互間のクロストーク等の問題をある程度解決することができるが、それでもヴィア近傍での電磁界の乱れが存在する場合には、互いに電磁気的干渉が発生するという問題があり、隣接するストリップ線路とのアイソレーションは必ずしも十分ではなかった。
【００１６】
また、図１２に示されているように、ストリップ線路と同軸線路を接続した場合、同軸線路の中心導体２１０８が露出しているために、その近傍に搭載された回路素子や配線等から発せられる電磁界の影響を受けやすい。さらに、外部からの作用によって基板の撓みや同軸線路へのストレスがある場合には、半田や金属パターンの剥離等が生じ、電気的な接続状態が劣化するという問題があった。
【００１７】
また、図１３に示されているような従来のストリップ線路構成のシールディドループ型磁界検出器の右側にＰＣＢを配置し、この磁界検出器によりＰＣＢ配線の近傍磁界を検出する場合、ＰＣＢ近傍、特に多数の回路素子が搭載され高密度配線化されたＰＣＢ近傍の電磁界は一様ではなく非常に乱れていることが多いので、そのような乱れた電磁界中にこの磁界検出器を配置した場合には、いくらシールディドループ構造であるとは言っても目的とする磁界のみを検出することは困難である。
【００１８】
さらに、ストリップ線路の内導体の上下方向はグランドがあるためシールド性能が高いが、横方向は解放となっているためシールド性能が低い。そこにＰＣＢ近傍のような乱れた電磁界が存在する場合には、目的とする磁界以外の不要な電磁界を検出してしまい、計測精度が劣化するという問題があった。
【００１９】
本発明の目的は、ストリップ線路を含む高周波回路において、特にストリップ線路のシールド性能を強化して周囲電磁ノイズの影響やクロストーク等の電磁的な干渉を抑制することにある。
【００２０】
本発明の他の目的は、上記シールド性能を強化したストリップ線路を用いてシールディドループ型磁界検出器を構成することにある。
【００２１】
【課題を解決するための手段】
本発明の高周波回路は、多層回路基板に形成されたトリプレートのストリップ線路が、内導体を挟む二つのグランドのパターン幅を内導体のパターン幅よりも広い有限の幅とし、またグランドの幅方向の両端において二つのグランドをヴィア等を介して短絡し、そのヴィアをストリップ線路の伝送方向となる長手方向に複数設け、したがってヴィアを含む断面において一つの内導体がそれを挟む二つのグランドと両側のヴィアで囲まれて構成されていることを特徴とする。
【００２２】
その結果、隣接するストリップ線路とグランド電流が干渉せず、電磁的な干渉も抑制され、シールド性能が向上する。例えば、従来の多層回路基板で多く見られたベタの電源やグランドを共振器として発生する多層回路基板全体に渡って発生する共振現象が抑制できる。
【００２３】
また、本発明の高周波回路は、上記トリプレートのストリップ線路を含むストリップ線路と同軸線路との電気的な接続に関して、同軸線路の先端に露出している中心導体を、ストリップ線路を形成している多層回路基板の最上層にあるストリップ線路の内導体に電気的に接続しているヴィアのスルーホールに挿入して半田付け等によって電気的に接続し、また同軸線路の先端付近に露出している外導体を、ストリップ線路のグランドに電気的に接続しているパッド等の金属パターンに半田付け等によって電気的に接続したことを特徴とする。
【００２４】
その結果、ストリップ線路と同軸線路の接続不良を低減することができ、また同軸線路の中心導体とストリップ線路の内導体を直接接続した状態に近いため、高周波特性に優れ、広帯域に渡って整合性の高い接続が達成できる。
【００２５】
また、本発明の高周波回路は、上記トリプレートのストリップ線路を含むストリップ線路と同軸線路との電気的な接続において、多層回路基板の最上層に設けたグランドパターンとともに露出している同軸線路の中心導体をシールドする金属筐体を、ストリップ線路のグランド及び同軸線路の外導体に密着して半田付け等により電気的に接続し、かつ前記金属筐体を多層基板の両面からボルトとナットで固定したことを特徴とする。
【００２６】
その結果、露出している同軸線路の中心導体の周囲が導体で囲まれるためシールド性能が向上する。また機械的に強固になり、多層回路基板や同軸線路へのストレスに対しても安定した接続状態を保つことができる。
【００２７】
本発明のシールディドループ型磁界検出器は、トリプレートストリップ線路により構成したシールディドループ型磁界検出器のリード部あるいはループ部のストリップ線路を、本発明の上記ストリップ線路によって構成したことを特徴とする。
【００２８】
その結果、ループ部で検出した磁界による出力がストリップ線路モードとしてリード部に伝搬する際に、ストリップ線路のシールド性能が向上しているために伝搬するモードの漏洩及び周囲ノイズの影響が抑制される。
【００２９】
また、複雑な電磁界分布を示す測定対象物に磁界検出部であるループを接近した場合にも、ループ部のシールド性能が向上しているために、目的とする磁界以外の不要な電磁界成分の影響を抑制し、信頼性の高い磁界計測が可能になる。
【００３０】
また、本発明のシールディドループ型磁界検出器は、上記のシールディドループ型磁界検出器において、さらに内導体を有しないループ半周部に、対向する二つのグランドパターンの幅方向の中央に前記二つのグランドを電気的に短絡するヴィアを形成し、前記ヴィアを前記ループ半周部に渡って複数設けたことを特徴とする。
【００３１】
その結果、ループ部で検出した磁界による出力がストリップ線路モードとしてリード部に伝搬するが、ストリップ線路のシールド性能が向上しているために伝搬するモードの漏洩及び周囲ノイズの影響を抑制することに寄与する。また、複雑な電磁界分布を示す測定対象物に磁界検出部であるループを接近した場合にも、ループ部のシールド性能が向上しているために、目的とする磁界以外の不要な電磁界成分の影響を抑制し、信頼性の高い磁界計測が可能になるとともに、さらに、内導体を有しないループ半周部の二つのグランドの幅方向の両端及び中央をヴィアで接続して短絡することでグランドのインピーダンスが低下して信頼性の高い磁界計測が可能になる。また、測定対象物からの不要な電磁界が二つのグランドの間に入り込み、不要モードを生じさせて特性を劣化させることを抑制する。
【００３２】
【発明の実施の形態】
図１は、本発明の第１の実施の形態を示す高周波回路の分解斜示図である。図１において、層数が少なくとも３層の多層回路基板の露出していない一つの層にストリップ線路の内導体１０１を形成し、その内導体１０１の上下に絶縁体を挟んでグランド１０２を形成して、トリプレートのストリップ線路１０３を構成している。
【００３３】
内導体１０１は、一定の幅を持つ細い金属線あるいは金属膜であり、内導体１０１の上下に形成される二つのグランド１０２は、内導体１０１よりも１０倍以下程度の有限の幅を持った金属パターンによって構成されている。この二つのグランド１０２は同一の幅を有する。しかし、従来の高周波回路のようにプリント回路基板全体、または隣接するストリップ線路１０４や高周波回路等の伝送路と共有されることはない。
【００３４】
同様に、隣接するストリップ線路の内導体１０５も一定の幅を持つ細い金属線あるいは金属膜であり、内導体１０５の上下に形成される二つのグランド１０６は内導体１０５よりも１０倍以下程度の有限の幅を持った金属パターンによって構成され、また、二つのグランド１０６は同一の幅を有している。
【００３５】
これによって、隣接するストリップ線路１０３と１０４のグランド電流は互いに干渉せず、電磁的な干渉も抑制され、シールド性能が向上する。例えば、従来の多層回路基板で多く見られたベタの電源やグランドを共振器として発生する多層回路基板全体に渡って発生する共振現象が抑制できる。
【００３６】
このように、ストリップ線路のグランド１０２を以上述べたような有限の幅にした上で、さらにシールド性能を高めるために、有限な幅を持つふたつのグランドの幅方向の両端部をヴィア１０７によって電気的に短絡している。このヴィア１０７はグランド１０２の幅方向の両端部において、ストリップ線路１０３の伝送方向である長手方向に複数形成してある。ヴィア１０７の横方向の位置については、ヴィアの環状部のすべてまたは一部がグランドパターンと導通していればよいが、内導体１０１を中心として対称の位置に設けることが望ましい。
【００３７】
ヴィア１０７の長手方向の位置については、隣り合うヴィア１０８とのピッチが伝送信号波長の１／６以下であることが望ましい。このように隣接するストリップ線路がアイソレーションを高めるためのヴィアをそれぞれ独立に設けることによって、電磁的干渉が抑制されてシールド性能が向上する。
【００３８】
図２は、本発明の第２の実施の形態を示す高周波回路の分解斜示図であり、本発明の第１実施の形態におけるストリップ線路と、同軸線路との接続構造に関するものである。
【００３９】
図２において、層数が少なくとも３層以上の多層回路基板２００の露出していない一つの層に内導体２０１を形成し、その内導体２０１の上下に絶縁体を挟んでグランド２０２を形成し、トリプレートのストリップ線路２０３を構成している。
【００４０】
内層にある内導体２０１の長手方向の一端をヴィア２０４で経由して、最上層２０５に導き、その最上層２０５に形成しているパッド２０６に電気的に接続している。同様に、ストリップ線路２０３の下側のグランド２０７の長手方向の一端をヴィア２０８で経由して、上側のグランド２０９、つまり最上層２０５に導いて二つのグランドを電気的に接続している。さらに、内導体２０１のシールド性能を高めるために、内導体２０１のヴィア２０４を囲むように複数のヴィア２０８を設けている。
【００４１】
一方、同軸線路２１０は、長手方向の先端において中心導体２１１のみを残して外導体及び絶縁体を適当な長さだけ削除している。同軸線路２１０としては、例えばセミリジッド同軸ケーブルを使用している。この同軸線路２１０を多層回路基板の最上層２０５に平行に置いている。同軸線路２１０の中心導体２１１の先端を丸みを持って曲げて、ストリップ線路の内導体２０１と導通するために設けたヴィア２０４のスルーホールに挿入し、半田付け２１２等の手段によってパッド２０６に電気的に接続している。
【００４２】
なお、この場合、半田２１２をスルーホールに流し込むようにするとより良い電気的接続が得られる。また、同軸線路２１０の外導体２１３は、半田付け２１４等の手段によって多層回路基板の最上層におけるグランドに電気的に接続される。これによって接続不良を減少させることができ、また同軸線路２１０の中心導体２１１とストリップ線路の内導体２０１を直接接続した状態に近いため、高周波特性に優れ、広帯域に渡って整合性の高い接続が達成できる。
【００４３】
図３は、本発明の第３の実施の形態を示す高周波回路の分解斜示図であり、本発明の第１実施の形態におけるストリップ線路と、同軸線路との接続構造に関するものである。
【００４４】
この実施の形態では、層数が４層以上の多層回路基板３００の露出していない一つの層に内導体３０１を形成し、その内導体３０１の上下に絶縁体を挟んでグランド３０２を形成することにより、トリプレートのストリップ線路３０３を構成している。
【００４５】
内層にある内導体３０１の長手方向の一端をヴィア３０４で経由して、最上層３０５に導き、その最上層３０５に形成しているパッド３０６に接続している。同様に、内層にあるグランド３０２の長手方向の一端をヴィア３０７で経由して、最上層３０５に導き、その最上層３０５に形成しているパッド３０８に接続している。さらに、内導体３０１のシールドを高めるために、内導体３０１のヴィア３０４を囲むように複数のヴィア３０７を設けている。
【００４６】
この実施の形態は、多層回路基板の最上層３０５とストリップ線路における上側のグランド３０９を形成している層が同一の層ではなく、それらの間に別の層がある場合である。一方、同軸線路３１０は長手方向の一端において、中心導体３１１のみを残して外導体及び絶縁体を適当な長さだけ削除している。同軸線路３１０としては、例えばセミリジッド同軸ケーブルを使用している。この同軸線路３１０を、多層回路基板の最上層３０５に平行に置いている。
【００４７】
同軸線路３１０の一端の中心導体３１１を丸みを持って曲げて、ストリップ線路の内導体３０１と導通するために設けたヴィア３０４に挿入し、半田付け３１２等の手段によってパッド３０６に電気的に接続している。なお、この場合に半田３１２をスルーホールに流し込むようにするとより良い電気的接続が得られる。また、同軸線路３１０の外導体３１３は、半田付け３１４等の手段によって多層回路基板の最上層３０５におけるグランド用のパッド３０８に電気的に接続している。
【００４８】
図４は、本発明の第４の実施の形態を示す高周波回路の分解斜示図であり、本発明の第２実施の形態において、露出している同軸線路の中心導体のシールド強化を図ったものである。
【００４９】
この実施の形態では、第２の実施の形態におけるストリップ線路と同軸線路の接続構造において、さらにシールド性能を高めるために、半田接続可能な金属筐体または半田接続可能な金属でメッキ等の表面被膜を有する筐体（以下、金属筐体と称す）４０１でストリップ線路と同軸線路の接続部を覆っている。金属筐体４０１としては、例えば銅製の筐体が用いられる。
【００５０】
ストリップ線路４０２が形成された多層回路基板４０３と同軸線路４０４の接続部を、角形に加工された金属筐体４０１で覆い、同軸線路４０４を押さえつけるようにして同軸線路４０４の両側の少なくとも２カ所をボルト４０５とナット４０６で多層回路基板４０３に固定する。金属筐体４０１と多層回路基板４０３のパッド４０７の接触面は平行になっており、良好な密着性を持っている。
【００５１】
さらに、金属筐体４０１は半田４０８付け等の手段によって、中心導体４０９を取り囲むようにパッド４０７に電気的に接続してもよい。金属筐体４０１は同軸線路４０４に電気的に接触するようなサイズ及び構造であり、半田付け等の手段によって両者を電気的に接続することが望ましい。図４では金属筐体４０１が角形となっているが、同軸線路４０４との密着性を高めるために円弧型にできればさらにシールド性能は向上する。
【００５２】
図５は、本発明の第５の実施の形態を示す高周波回路の分解斜示図であり、本発明の第３実施の形態において、露出している同軸線路の中心導体のシールド強化を図ったものであって、基本的構成は、上記第４の実施の形態と同様である。
【００５３】
ストリップ線路５０２が形成された多層回路基板５０３と同軸線路５０４の接続部を、金属筐体５０１で覆い、同軸線路５０４を押さえつけるようにして同軸線路５０４の両側の少なくとも２カ所をボルト５０５とナット５０６で多層回路基板５０３に固定する。金属筐体５０１と多層回路基板５０３のパッド５０７の接触面は平行になっており、良好な密着性を持っている。
【００５４】
金属筐体５０１は半田付け５０８等の手段によって、中心導体５０９を取り囲むようにパッド５０７に電気的に接続してもよい。また、金属筐体５０１は同軸線路５０４に電気的に接触するようなサイズ及び構造であり、半田付け等の手段によって両者を電気的に接続することが望ましい。図では金属筐体５０１が角形となっているが、同軸線路との密着性を高めるために円弧型にできればさらにシールド性能は向上する。
【００５５】
図６は、本発明の第６の実施の形態を示すシールディドループ型磁界センサの分解斜示図であり、本発明の第１の実施の形態によるストリップ線路構造を採用することにより、シールド性能の向上を図ったものである。
【００５６】
図６において、層数が少なくとも３層以上の多層回路基板６０１の露出していない一つの層に内導体６０２が形成され、その内導体の上下に絶縁体を挟んでグランド６０３が形成されて、トリプレートのストリップ線路６０４を構成している。上側のグランドの上及び下側のグランドの下のうちの一方、または両方に基板の強度を高めるために絶縁体を設ける場合もある。
【００５７】
左端からのびる直線状のストリップ線路がリード部６０５であり、右側で直角に曲がって方形に形成している部分がループ部６０６である。ループ部６０６の終端６０７はストリップ線路６０４のグランド６０３に短絡している。リード部６０５の二つのグランド６０３は、その幅方向の両端でヴィア６０８を介して短絡しており、このヴィア６０８は、リード部６０５の長手方向に沿って複数設けられている。
【００５８】
ループ部６０６は、右端に空隙６０９が設けられた方形のループ開口部６１０を形成している。また内導体６０２は、ループ部６０６の第１の半周部６１１に設けられており、グランド６０３の空隙６０９を横切った後にヴィア６１２を介して第２の半周部６１３におけるグランドの端部と電気的に接続している。
【００５９】
以上の構成により、ループ開口部６１０を鎖交する磁界によって生じた出力はストリップ線路モードとしてリード部６０５を経由して左端に伝搬するが、本実施の形態によれば、リード部６０５からのストリップ線路モードの漏洩、及びリード部６０５から侵入する周囲ノイズの影響が抑制され、信頼性の高い磁界計測が可能となる。
【００６０】
図７は、本発明の第７の実施の形態を示すシールディドループ型磁界センサの分解斜示図であり、本発明の第１の実施の形態によるストリップ線路構造をリード部及びループ部の第１の半周部にまで延長して適用することにより、シールド性能のより一層の向上を図ったものである。
【００６１】
図７において、層数が少なくとも３層以上の多層回路基板７０１の露出していない一つの層に内導体７０２が形成され、その内導体の上下に絶縁体を挟んでグランド７０３が形成され、トリプレートのストリップ線路７０４を構成している。上側のグランドの上及び下側のグランドの下には、そのうちの一方または両方に基板の強度を高めるために絶縁体を設ける場合もある。
【００６２】
左端からのびる直線状のストリップ線路がリード部７０５であり、右側で直角に曲がって方形に形成している部分がループ部７０６である。ループ部７０６の終端７０７はストリップ線路７０４のグランド７０３に短絡している。リード部７０５及びループ部７０６の第１の半周部７１１を構成しているストリップ線路の二つのグランド７０３は、その幅方向の両端でヴィア７０８を介して短絡しており、そのヴィア７０８を長手方向に沿って複数設けている。
【００６３】
ループ部７０６は右端に空隙７０９を設けており、方形のループ開口部７１０を形成している。また内導体７０２をループ部の第１の半周部７１１に設けており、グランドの空隙７０９を横切った後にヴィア７１２を介して第２の半周部７１３におけるグランドの端部と電気的に接続している。以上の構成により、ループ開口部７１０を鎖交する磁界によって生じた出力はストリップ線路モードとしてリード部７０５を経由して左端に伝搬する。
【００６４】
本実施の形態によれば、ループ部の第１の半周部７１１及びリード部７０５からのストリップ線路モードの漏洩、あるいはループ部の第１の半周部７１１及びリード部７０５から侵入する周囲ノイズの影響が抑制され、より信頼性の高い磁界計測が可能となる。
【００６５】
図８は、本発明の第８の実施の形態を示すシールディドループ型磁界センサの分解斜示図であり、本発明の第１の実施の形態によるストリップ線路構造を、リード部及びループ部の第１の半周部にまで延長して適用するとともに、ループ部の第２の半周部にも適用することにより、シールド性能のより一層の向上を図ったものである。
【００６６】
図８において、層数が少なくとも３層以上の多層回路基板８０１の露出していない一つの層に内導体８０２が形成され、その内導体の上下に絶縁体を挟んでグランド８０３が形成され、トリプレートのストリップ線路８０４を構成している。上側のグランドの上及び下側のグランドの下には、そのうちの一方または両方に基板の強度を高めるために絶縁体を設ける場合もある。
【００６７】
左端からのびる直線状のストリップ線路がリード部８０５であり、右側で直角に曲がって方形に形成している部分がループ部８０６である。ループ部８０６の終端８０７はストリップ線路８０４のグランド８０３に短絡している。リード部８０５及びループ部８０６の第１の半周部８０８を構成しているストリップ線路の二つのグランド８０３は、その幅方向の両端でヴィア８０９を介して短絡しており、そのヴィア８０９を長手方向に沿って複数設けている。
【００６８】
また、ループ部８０６の第２の半周部８１０の二つのグランドにおける幅方向の両端もヴィア８１１を介して短絡している。ループ部８０６は右端に空隙８１２を設けており、方形のループ開口部８１３を形成している。また内導体８０２をループ部８０６の第１の半周部８０８に設けており、グランドの空隙８１２を横切った後にヴィア８１４を介して第２の半周部８１０におけるグランドの端部と電気的に接続している。以上の構成により、ループ開口部８１３を鎖交する磁界によって生じた出力がストリップ線路モードとして左端に伝搬する。
【００６９】
本実施の形態によれば、ストリップ線路からのストリップ線路モードの漏洩、及びストリップ線路から侵入する周囲ノイズの影響が抑制され、より信頼性の高い磁界計測が可能となる。また、例えば磁界検出器の右側に複雑な放射電磁界を有する磁界発生源があり、磁界検出器が磁界発生源に接近した場合には、不要な電磁界の影響を抑えて目的とする磁界成分のみを検出することができ、信頼性の高い磁界計測が可能となる。
【００７０】
さらに、本実施の形態によれば、内導体を有しない第２のループ半周部８１０の両端でヴィア８１１を介して二つのグランドが短絡されているので、グランドのインピーダンスが低くなって安定した磁界計測ができる。また不要な電磁界が二つのグランドの間に入り込み、不要なモードが生じることによる特性の劣化を抑制することができる。
【００７１】
図９は、本発明の第９の実施の形態を示すシールディドループ型磁界センサの分解斜示図であり、本発明の第１の実施の形態によるストリップ線路構造を、リード部とループ部の第１及び第２の半周部を含めて適用することにより、シールド性能のより一層の向上を図ったものである。
【００７２】
図９において、層数が少なくとも３層以上の多層回路基板９０１の露出していない一つの層に内導体９０２が形成され、その内導体の上下に絶縁体を挟んでグランド９０３が形成され、トリプレートのストリップ線路９０４を構成している。上側のグランドの上及び下側のグランドの下には、そのうちの一方または両方に基板の強度を高めるために絶縁体を設ける場合もある。左端からのびる直線状のストリップ線路がリード部９０５であり、右側で直角に曲がって方形に形成している部分がループ部９０６である。
【００７３】
ループ部９０６の終端９０７はストリップ線路９０４のグランド９０３に短絡している。リード部９０５の二つのグランド９０３は、その幅方向の両端でヴィア９０８を介して短絡しており、そのヴィア９０８を長手方向に複数設けている。また、ループ部９０６の第１の半周部９０９及び第２の半周部９１０の二つのグランドにおける幅方向の両端もヴィア９１１を介して短絡している。
【００７４】
ループ部９０６は右端に空隙９１２を設けており、方形のループ開口部９１３を形成している。また内導体９０２をループ部の第１の半周部９０９に設けており、グランドの空隙９１２を横切った後にヴィア９１４を介して第２の半周部９１０におけるグランドの端部と電気的に接続している。以上の構成により、ループ開口部９１３を鎖交する磁界によって生じた出力がストリップ線路モードとして左端に伝搬する。
【００７５】
本実施の形態によれば、ストリップ線路からのストリップ線路モードの漏洩、及びストリップ線路から侵入する周囲ノイズの影響が抑制され、信頼性の高い磁界計測が可能となる。また、例えば磁界検出器の右側に複雑な放射電磁界を有する磁界発生源があり、磁界検出器が磁界発生源に接近した場合には、不要な電磁界の影響を抑えて目的とする磁界成分のみを検出することができ、信頼性の高い磁界計測が可能となる。
【００７６】
さらに、内導体を有しない第２のループ半周部９１０の両端でヴィア９１１を介して二つのグランドを短絡することで、グランドのインピーダンスが低くなって安定した磁界計測ができる。また不要な電磁界が二つのグランドの間に入り込み、不要なモードを生じさせて特性を劣化させることを抑制する。
【００７７】
図１０は、本発明の第１０の実施の形態を示すシールディドループ型磁界センサの分解斜示図であり、本発明の第１の実施の形態によるストリップ線路構造を、リード部とループ部の第１及び第２の半周部を含めて適用するとともに、内導体を有しないループ部の第２の半周部の幅方向の中央もヴィアを介して短絡することにより、シールド性能のより一層の向上を図ったものである。なお、この構造は第６〜第９の実施の形態に適用可能であるが、ここでは、第９の実施の形態に適用した場合について説明する。
【００７８】
図１０において、層数が少なくとも３層以上の多層回路基板１００１の露出していない一つの層に内導体１００２が形成され、その内導体の上下に絶縁体を挟んでグランド１００３が形成され、トリプレートのストリップ線路１００４を構成している。上側のグランドの上及び下側のグランドの下には、そのうちの一方または両方に基板の強度を高めるために絶縁体を設ける場合もある。
【００７９】
左端からのびる直線状のストリップ線路がリード部１００５であり、右側で直角に曲がって方形に形成している部分がループ部１００６である。ループ部１００６の終端１００７はストリップ線路１００４のグランド１００３に短絡している。リード部１００６の二つのグランド１００３は、その幅方向の両端でヴィア１００８を介して短絡しており、そのヴィア１００８を長手方向に複数設けている。
【００８０】
また、ループ部の第１の半周部１００９及び第２の半周部１０１０の二つのグランドにおける幅方向の両端もヴィア１０１１を介して短絡し、長手方向に複数設けている。さらに、ループ部１００６の内導体を有しない第２の半周部１０１０の二つのグランドにおける幅方向の中央もヴィア１０１２を介して短絡するとともに、該ヴィアを長手方向に複数設けている。
【００８１】
ループ部１００６は、右端に空隙１０１３を設けており、方形のループ開口部１０１４を形成している。また内導体１００２をループ部１００６の第１の半周部１００９に設けており、グランドの空隙１０１３を横切った後にヴィア１０１５を介して第２の半周部１０１０におけるグランドの端部と電気的に接続している。以上の構成により、ループ開口部１０１４を鎖交する磁界によって生じた出力がストリップ線路モードとして左端に伝搬する。
【００８２】
本実施の形態によれば、ストリップ線路からのストリップ線路モードの漏洩、及びストリップ線路から侵入する周囲ノイズの影響が抑制され、信頼性の高い磁界計測が可能となる。また、例えば磁界検出器の右側に複雑な放射電磁界を有する磁界発生源があり、磁界検出器が磁界発生源に接近した場合には、不要な電磁界の影響を抑えて目的とする磁界成分のみを検出することができ、信頼性の高い磁界計測が可能となる。
【００８３】
さらに、内導体を有しない第２のループ半周部１０１０の両端及び中央でヴィア１０１１、１０１２を介して二つのグランドを短絡することで、グランドのインピーダンスが低くなって安定した磁界計測ができる。また不要な電磁界が二つのグランドの間に入り込み、不要なモードが生じることによる特性の劣化を抑制することができる。
【００８４】
【発明の効果】
本発明によれば、トリプレートのストリップ線路におけるシールド性能を高めることができ、ストリップ線路と隣接する回路素子または他のストリップ線路との相互間に生じる電磁的干渉、および周囲の電磁ノイズの影響を抑制することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示す分解斜示図である。
【図２】本発明の第２の実施の形態を示す分解斜示図である。
【図３】本発明の第３の実施の形態を示す分解斜示図である。
【図４】本発明の第４の実施の形態を示す分解斜示図である。
【図５】本発明の第５の実施の形態を示す分解斜示図である。
【図６】本発明の第６の実施の形態を示す分解斜示図である。
【図７】本発明の第７の実施の形態を示す分解斜示図である。
【図８】本発明の第８の実施の形態を示す分解斜示図である。
【図９】本発明の第９の実施の形態を示す分解斜示図である。
【図１０】本発明の第１０の実施の形態を示す分解斜示図である。
【図１１】従来例を示す分解斜示図である。
【図１２】従来例を示す分解斜示図である。
【図１３】従来例を示す分解斜示図である。
【符号の説明】
１０１，２０１，３０１，６０２，７０２，８０２，９０２，１００２，２００１，２１０１，２２０２ 内導体
１０２，２０２，３０２，６０３，７０３，８０３，９０３，１００３，２００２，２１０２，２２０３ グランド
１０３，２０３，３０３，４０２，５０２，６０４，７０４，８０４，９０４，１００４，２１０３，２２０４ ストリップ線路
１０４ 隣接線路
１０５ 隣接線路の内導体
１０６ 隣接線路のグランド
１０７，２０４，２０８，３０４，３０７，６０８，６１２，７０８，７１２，８０９，８１１，８１１，８１４，９０８，９１１，９１４，１００８，１０１１，１０１２，１０１５，２００３，２１０４，２１１０，２２０９ ヴィア
１０８ 隣接するヴィア
２０５，３０５，２１０５ 最上層
２０６，２０９，３０６，３０８，４０７，５０７，２１０６，２１１１ パッド
２０７ 下側のグランド
２１０，３１０，４０４，５０４，２１０７ 同軸線路
２１１，３１１，４０９，５０９，２１０８ 中心導体
２１２，２１４，３１２，３１４，４０８，５０８，２１０９，２１１３ 半田
２１３，３１３，２１１２ 外導体
３０９ 上側のグランド
４０１，５０１ 金属筐体
４０３，５０３，６０１，７０１，８０１，９０１，１００１，２２０１ 多層回路基板
４０５，５０５ ボルト
４０６，５０６ ナット
６０５，７０５，８０５，９０５，１００５ リード部
６０６，７０６，８０６，９０６，１００６ ループ部
６０７，７０７，８０７，９０７，１００７ 終端
６０９，７０９，８１２，９１２，１０１３，２２０６ 空隙
６１０，７１０，８１３，９１３，１０１４，２２０７ ループ開口部
６１１，７１１，８０８，９０９，１００９，２２０８ 第１のループ半周部
６１３，７１３，８１０，９１０，１０１０ 第２のループ半周部
２２０５ 直線状線路
Claims (6)
- 多層回路基板の露出していない一つの層に形成された内導体と該内導体の上下に絶縁体を挟んで形成された二つのグランドとからなるトリプレートのストリップ線路によって構成されたリード部と、その先端部に空隙を有するループ開口部が形成された前記グランドおよび、前記ループ開口部の第１のループ半周部と前記空隙を横切る位置に渡って設けられ、前記空隙を横切った後にヴィアを介して前記ループ開口部の第２のループ半周部における前記グランドの端部と電気的に接続される前記内導体を有するループ部からなり、前記ループ開口部を鎖交する磁界によって生じた出力をストリップ線路モードとして前記リード部に伝搬するシールディドループ型磁界検出器において、
前記リード部のストリップ線路は、前記内導体と、前記内導体に沿い、前記内導体のパターン幅よりも広い有限の幅を有して前記内導体を挟む前記二つのグランドと、該ストリップ線路の伝送方向となる長手方向に沿って設けられるとともに、前記グランドの幅方向の両端部において前記二つのグランドを短絡する複数のヴィアとからなり、前記ヴィアを含む断面において、前記内導体がそれを挟む前記二つのグランドと前記グランドの両側に設けられた前記ヴィアで囲まれた構成となっており、
前記ループ開口部の第１のループ半周部は、前記内導体と、前記内導体に沿い、前記内導体のパターン幅よりも広い有限の幅を有して前記内導体を挟む前記二つのグランドからなり、前記内導体を有しない第２のループ半周部には、前記有限の幅を有する二つのグランドの幅方向中央において前記二つのグランドを短絡するヴィアが、前記第２のループ半周部に渡って複数設けられていることを特徴とするシールディドループ型磁界検出器。 - 前記ループ開口部における前記二つのグランドの幅方向の両端をヴィアで短絡し、そのヴィアをグランドの周縁に沿って複数設けたことを特徴とする請求項１に記載のシールディドループ型磁界検出器。
- 多層回路基板の露出していない一つの層に形成された内導体と該内導体の上下に絶縁体を挟んで形成された二つのグランドとからなるトリプレートのストリップ線路によって構成されたリード部と、その先端部に空隙を有するループ開口部が形成された前記グランドおよび、前記ループ開口部の第１のループ半周部と前記空隙を横切る位置に渡って設けられ、前記空隙を横切った後にヴィアを介して前記ループ開口部の第２のループ半周部における前記グランドの端部と電気的に接続される前記内導体を有するループ部からなり、前記ループ開口部を鎖交する磁界によって生じた出力をストリップ線路モードとして前記リード部に伝搬するシールディドループ型磁界検出器において、
前記リード部および前記第１のループ半周部のストリップ線路は、前記内導体と、前記内導体に沿い、前記内導体のパターン幅よりも広い有限の幅を有して前記内導体を挟む前記二つのグランドと、該ストリップ線路の伝送方向となる長手方向に沿って設けられるとともに、前記グランドの幅方向の両端部において前記二つのグランドを短絡する複数のヴィアとからなり、前記ヴィアを含む断面において、前記内導体がそれを挟む前記二つのグランドと前記グランドの両側に設けられた前記ヴィアで囲まれた構成となっており、
前記内導体を有しない第２のループ半周部には、前記有限の幅を有する二つのグランドの幅方向中央において前記二つのグランドを短絡するヴィアが、前記第２のループ半周部に渡って複数設けられていることを特徴とするシールディドループ型磁界検出器。 - 前記内導体を有しない第２のループ半周部における前記二つのグランドの幅方向の両端をヴィアで短絡し、かつ、前記ヴィアを前記グランドのループ周縁に沿って複数設けたことを特徴とする請求項３に記載のシールディドループ型磁界検出器。
- 前記内導体を挟む二つのグランドのパターン幅は、前記内導体のパターン幅の１０倍以下程度の有限の幅であることを特徴とする請求項１〜４のいずれかに記載のシールディドループ型磁界検出器。
- 前記ヴィアの長手方向のピッチ間隔は、伝送信号波長の１／６以下であることを特徴とする請求項１〜５のいずれかに記載のシールディドループ型磁界検出器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002215794A JP3633593B2 (ja) | 2002-07-24 | 2002-07-24 | 高周波回路及び該高周波回路を用いたシールディドループ型磁界検出器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002215794A JP3633593B2 (ja) | 2002-07-24 | 2002-07-24 | 高周波回路及び該高周波回路を用いたシールディドループ型磁界検出器 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27687299A Division JP2001102817A (ja) | 1999-09-29 | 1999-09-29 | 高周波回路及び該高周波回路を用いたシールディドループ型磁界検出器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003114265A JP2003114265A (ja) | 2003-04-18 |
| JP3633593B2 true JP3633593B2 (ja) | 2005-03-30 |
Family
ID=19195973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002215794A Expired - Fee Related JP3633593B2 (ja) | 2002-07-24 | 2002-07-24 | 高周波回路及び該高周波回路を用いたシールディドループ型磁界検出器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3633593B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105009365A (zh) * | 2013-02-20 | 2015-10-28 | Nec平台株式会社 | 天线装置及其设计方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5024587B2 (ja) * | 2005-12-07 | 2012-09-12 | 日本電気株式会社 | 磁界および電流測定に使用される磁界検出器及び電流測定方法 |
| DE112009002384B4 (de) * | 2008-11-17 | 2021-05-06 | Murata Manufacturing Co., Ltd. | Antenne und Drahtlose-IC-Bauelement |
| JP5532678B2 (ja) * | 2009-05-26 | 2014-06-25 | ソニー株式会社 | 通信装置、アンテナ装置、並びに通信システム |
| WO2010150588A1 (ja) * | 2009-06-24 | 2010-12-29 | 株式会社村田製作所 | 信号線路 |
| CN103748741B (zh) * | 2011-08-24 | 2016-05-11 | 日本电气株式会社 | 天线和电子装置 |
| US9748662B2 (en) | 2012-11-12 | 2017-08-29 | Nec Corporation | Antenna and wireless communication device |
| US10367248B2 (en) | 2014-03-31 | 2019-07-30 | Nec Corporation | Antenna, array antenna, and radio communication apparatus |
-
2002
- 2002-07-24 JP JP2002215794A patent/JP3633593B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105009365A (zh) * | 2013-02-20 | 2015-10-28 | Nec平台株式会社 | 天线装置及其设计方法 |
| US9748641B2 (en) | 2013-02-20 | 2017-08-29 | Nec Platforms, Ltd. | Antenna device and method for designing same |
| CN105009365B (zh) * | 2013-02-20 | 2017-12-12 | Nec平台株式会社 | 天线装置及其设计方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003114265A (ja) | 2003-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6396264B1 (en) | Triplate striplines used in a high-frequency circuit and a shielded-loop magnetic field detector | |
| JP3710652B2 (ja) | ストリップライン給電装置 | |
| JP4125570B2 (ja) | 電子装置 | |
| CN101160018B (zh) | 柔性布线基板 | |
| JP2007234500A (ja) | 高速伝送用ｆｐｃ及びこのｆｐｃに接続されるプリント基板 | |
| CN108184306B (zh) | 电场无源探头 | |
| JP2001320208A (ja) | 高周波回路及びそれを用いたモジュール、通信機 | |
| JP2013077545A (ja) | ノンドレイン差動信号伝送用ケーブル及びそのグランド接続構造 | |
| CN109884562B (zh) | 差分磁场检测模块及磁场探头 | |
| JPWO2020130010A1 (ja) | 伝送線路部材 | |
| JP6973667B2 (ja) | 回路基板及び電子機器 | |
| JP2009105207A (ja) | 配線回路基板 | |
| JP3633593B2 (ja) | 高周波回路及び該高周波回路を用いたシールディドループ型磁界検出器 | |
| JP2000077802A (ja) | 伝送時間とインピ―ダンス制御のための各種開口パタ―ンのあるシ―ルド平面を具えた基板 | |
| JPH09199818A (ja) | グランド間接続構造 | |
| US6717494B2 (en) | Printed-circuit board, coaxial cable, and electronic device | |
| CN109884561B (zh) | 磁场检测模块及磁场探头 | |
| JPH07225634A (ja) | 情報処理装置 | |
| JP3635873B2 (ja) | ストリップライン給電装置 | |
| JP2004363347A (ja) | 多層プリント基板 | |
| US4825155A (en) | X-band logic test jig | |
| WO2021192073A1 (ja) | 回路基板及び電子機器 | |
| JPH09232014A (ja) | インタフェースケーブル接続用コネクタ | |
| CN115516327B (zh) | 电磁场传感器 | |
| JP7113869B2 (ja) | 伝送線路変換構造及び同軸型エンドランチコネクタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040913 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041111 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041220 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3633593 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080107 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100107 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120107 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130107 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130107 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |