JP3609977B2 - レベルシフト回路および画像表示装置 - Google Patents
レベルシフト回路および画像表示装置 Download PDFInfo
- Publication number
- JP3609977B2 JP3609977B2 JP2000092725A JP2000092725A JP3609977B2 JP 3609977 B2 JP3609977 B2 JP 3609977B2 JP 2000092725 A JP2000092725 A JP 2000092725A JP 2000092725 A JP2000092725 A JP 2000092725A JP 3609977 B2 JP3609977 B2 JP 3609977B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- shift circuit
- level
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、レベルシフト回路およびそれを用いた画像表示装置に関し、特にドライバモノリシック型（駆動回路一体型）の画像表示装置に内蔵され、低振幅（ロジックレベル）の入力信号を増幅するためのレベルシフト回路および画像表示装置に関する。
【０００２】
【従来の技術】
近年、液晶を用いた表示装置の研究および開発が著しく進んでおり、特に多結晶シリコンを用いたＴＦＴ（薄膜トランジスタ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）液晶表示装置について、今後の高い需要が見込まれている。多結晶シリコンを用いたＴＦＴ液晶表示装置は、アモルファスシリコンを用いたものと比較して、電子および正孔の移動度が２桁高く、ｎチャネルＴＦＴとｐチャネルＴＦＴとを組み合わせたＣＭＯＳ構成が可能である。そのため、アモルファスシリコンを用いたＴＦＴ液晶表示装置が駆動回路を液晶セル用の画素ＴＦＴの基板の外部で、例えば単結晶シリコンを用いて形成しなければならないのに対し、多結晶シリコンを用いて液晶セル用の画素ＴＦＴと同一基板上に駆動回路を形成することができる、すなわちドライバモノリシック型のＴＦＴ液晶表示装置を形成することができるので、小形化、高機能化および低コスト化の実現が可能となる。
【０００３】
図１１は、ドライバモノリシック型のＴＦＴ液晶表示装置の構成を示す。図１１において、１は外部よりビデオ信号を入力するためのビデオ信号端子、２は対向電極へ電圧を入力するための対向電圧端子、３はｎ（ｎはｎ＞１の整数）段のゲートバスライン駆動用のシフトレジスタ、４はｍ（ｍはｍ＞１の整数）段のソースバスライン駆動用のシフトレジスタ、５〜８は入力制御信号の振幅レベルを増幅するためのレベルシフト回路、ＳＰＶはシフトレジスタ３へ入力されるスタートパルス、Φ１ＶおよびΦ２Ｖは水平期間と同じ周波数であるクロック信号、ΦＶ１〜ΦＶｎはＴＦＴ素子をオン又はオフさせるためにシフトレジスタ３より出力される駆動パルス、Ｇ１〜Ｇｎはゲートバスライン、ＳＰＨはシフトレジスタ４へ入力されるスタートパルス、Φ１ＨおよびΦ２Ｈは水平期間のｍ倍の周波数であるクロック信号、ΦＨ１〜ΦＨｍはシフトレジスタ４より出力されるサンプリングパルス、Ｍ１〜Ｍｍはビデオ信号をサンプリングするためのサンプリングスイッチ、Ｌ１〜Ｌｍはソースバスライン、Ｍ１１〜ＭｎｍはソースバスラインＬ１〜ＬｍとゲートバスラインＧ１〜Ｇｎとの各交点に設けられるＴＦＴ素子、Ｃ１１〜ＣｎｍはＴＦＴ素子Ｍ１１〜Ｍｎｍに接続された画素電極と対向電極の間に存在する液晶セルである。
【０００４】
図１１では、レベルシフト回路５〜８として、スタートパルスＳＰＶおよびＳＰＨ並びにクロック信号Φ１Ｖ、Φ２Ｖ、Φ１ＨおよびΦ２Ｈの振幅レベルを増幅するための回路を設けている。ドライバモノリシック型のＴＦＴ液晶表示装置では、多結晶シリコンを用いて駆動回路を形成しているが、単結晶シリコンを用いて駆動回路を形成しているものと比べてトランジスタのしきい値電圧が高くなる。そこで、スタートパルスＳＰＶおよびＳＰＨ並びにクロック信号Φ１Ｖ、Φ２Ｖ、Φ１ＨおよびΦ２Ｈの振幅レベルは、ロジックレベルの電源電圧３Ｖ、３．３Ｖおよび５Ｖなどの電圧では十分高いとは言えず、例えば１２〜１５Ｖまで高くする必要があり、そのためにレベルシフト回路５〜８を設けている。
【０００５】
図１２は、従来のレベルシフト回路を示す。図１２において、ＶＤＤは正電源電圧、ＧＮＤは負電源電圧、ＩＮは入力信号、（／ＩＮ）は入力信号ＩＮと電圧レベルが反転した関係にある入力信号、ＯＵＴは出力信号、ｐ１２１、ｐ１２２およびｐ１２３はｐチャネルＴＦＴ、ｎ１２１、ｎ１２２およびｎ１２３はｎチャネルＴＦＴである。
【０００６】
図１２では、入力信号ＩＮはｎチャネルＴＦＴｎ１２１のゲートへ入力され、入力信号（／ＩＮ）はｎチャネルＴＦＴｎ１２２のゲートへ入力される。ｎチャネルＴＦＴｎ１２１のドレインはｐチャネルＴＦＴｐ１２１のドレインおよびゲート並びにｐチャネルＴＦＴｐ１２２のゲートと接続され、ｎチャネルＴＦＴｎ１２２のドレインはｐチャネルＴＦＴｐ１２２のドレインおよびｐチャネルＴＦＴｐ１２３とｎチャネルＴＦＴｎ１２３とからなるインバータ回路部の入力端子と接続される。また、ｐチャネルＴＦＴｐ１２１のソースおよびｐチャネルＴＦＴｐ１２２のソースは正電源電圧ＶＤＤと接続され、ｎチャネルＴＦＴｎ１２１のソースおよびｎチャネルＴＦＴｎ１２２のソースは負電源電圧ＧＮＤと接続される。
【０００７】
図１２に示す従来のレベルシフト回路の動作について説明する。入力信号ＩＮがハイレベル、入力信号（／ＩＮ）がローレベルのとき、ｎチャネルＴＦＴｎ１２１はオンとなり、ｎチャネルＴＦＴｎ１２２はオフとなる。そうすると、負電源電圧ＧＮＤがｐチャネルＴＦＴｐ１２１のゲートおよびｐチャネルＴＦＴｐ１２２のゲートへ入力され、ｐチャネルＴＦＴｐ１２１は抵抗成分とみなされ、正電源電圧ＶＤＤおよび負電源電圧ＧＮＤ間で電流が流れる。一方、ｐチャネルＴＦＴｐ１２２はオンとなり、ｐチャネルＴＦＴｐ１２２のドレインおよびｐチャネルＴＦＴｐ１２３とｎチャネルＴＦＴｎ１２３とからなるインバータ回路部の入力端子は正電源電圧ＶＤＤに充電され、インバータ回路部の出力端子からは負電源電圧ＧＮＤが出力される。入力信号ＩＮがローレベル、入力信号（／ＩＮ）がハイレベルに反転すると、ｎチャネルＴＦＴｎ１２１はオフとなり、ｎチャネルＴＦＴｎ１２２はオンとなる。そうすると、ｐチャネルＴＦＴｐ１２３とｎチャネルＴＦＴｎ１２３とからなるインバータ回路部の入力端子は負電源電圧ＧＮＤに放電され、インバータ回路部の出力端子からは正電源電圧ＶＤＤが出力される。すなわち、入力信号ＩＮの振幅レベルは、図１２に示す従来のレベルシフト回路により増幅されている。（但し、正電源電圧ＶＤＤと負電源電圧ＧＮＤとの電位差は、入力信号ＩＮの振幅レベルより高く設定される。）
【０００８】
【発明が解決しようとする課題】
ここで、図１２に示す従来のレベルシフト回路を他の駆動回路と同じように多結晶シリコンを用いて形成する場合、トランジスタのしきい値電圧は単結晶シリコンを用いて形成したものと比べて高くなる。また、トランジスタを形成するプロセスの途上で、しきい値電圧のばらつきが大きくなることがある。トランジスタのしきい値電圧が高くなることはトランジスタのオン抵抗が高くなることに繋がり、ｐチャネルＴＦＴｐ１２１およびｐ１２２並びにｎチャネルＴＦＴｎ１２１およびｎ１２２のオン抵抗が高くなると、ｐチャネルＴＦＴｐ１２３とｎチャネルＴＦＴｎ１２３とからなるインバータ回路部の入力端子を充放電する時定数も高くなることになる。それに対して、スタートパルスＳＰＶおよびＳＰＨ並びにクロック信号Φ１Ｖ、Φ２Ｖ、Φ１ＨおよびΦ２Ｈの振幅レベルは、ロジックレベルの電源電圧３Ｖ、３．３Ｖおよび５Ｖなどの電圧では十分高いとは言えず、レベルシフト回路から出力される波形は訛ったもの、または歪んだものになるという問題点があった。
【０００９】
そこで、その時定数を小さくするためにトランジスタのチャネル幅を大きくすることが考えられるが、トランジスタのチャネル幅を大きくすればレベルシフト回路の面積の増大に繋がる。また、トランジスタのチャネル幅を大きくすると、そのトランジスタ自身の容量も同時に大きくなるため、トランジスタのチャネル幅を大きくしても、時定数の低減効果はトランジスタのチャネル幅の大きさには比例しないことになる。
【００１０】
このような問題点を解決するための技術としては、例えば、特開平４−２４２３１７号公報などが提案されている。図１３は、この特開平４−２４２３１７号公報で開示されている従来のレベルシフト回路を示す。図１３において、ＶＢは正電源電圧、Ｒ１３１およびＲ１３２は抵抗、Ｃ１３１およびＣ１３２はコンデンサ、Ｔ１３１およびＴ１３２はｎｐｎ型バイポーラトランジスタ、ｐ１３１、ｐ１３２およびｐ１３３はｐチャネルＴＦＴ、ｎ１３１、ｎ１３２およびｎ１３３はｎチャネルＴＦＴ、他の構成要素は図１２と同様である。
【００１１】
図１３では、正電源電圧ＶＢ、負電源電圧ＧＮＤ、抵抗Ｒ１３１およびＲ１３２、ｎｐｎ型バイポーラトランジスタＴ１３１およびＴ１３２からなる電圧クランプ回路部と、正電源電圧ＶＤＤ、負電源電圧ＧＮＤ、ｐチャネルＴＦＴｐ１３１、ｐ１３２およびｐ１３３、ｎチャネルＴＦＴｎ１３１、ｎ１３２およびｎ１３３からなるレベルシフト回路部とから構成される。電圧クランプ回路部では、正電源電圧ＶＢと負電源電圧ＧＮＤとを抵抗Ｒ１３１およびＲ１３２で分圧した電圧（この電圧をＶＢ’と定義する）がｎｐｎ型バイポーラトランジスタＴ１３１のベースおよびＴ１３２のベースへ入力される。ｎｐｎ型バイポーラトランジスタＴ１３１のエミッタはコンデンサＣ１３１の一方の電極およびｎチャネルＴＦＴｎ１３１のゲートと接続され、ｎｐｎ型バイポーラトランジスタＴ１３２のエミッタはコンデンサＣ１３２の一方の電極およびｎチャネルＴＦＴｎ１３２のゲートと接続される。また、ｎｐｎ型バイポーラトランジスタＴ１３１のコレクタおよびＴ１３２のコレクタは正電源電圧ＶＢと接続される。尚、レベルシフト回路部は、図１２に示す従来のレベルシフト回路と同じ構成である。
【００１２】
図１３に示す従来のレベルシフト回路の動作について説明する。入力信号ＩＮはコンデンサＣ１３１により容量結合されてｎチャネルＴＦＴｎ１３１のゲートへ入力され、入力信号（／ＩＮ）はコンデンサＣ１３２により容量結合されてｎチャネルＴＦＴｎ１３２のゲートへ入力される。ここで、電圧クランプ回路部からの電圧により、入力信号ＩＮおよび（／ＩＮ）の振幅レベルは変わらないが、そのローレベルは電圧ＶＢ’から順方向電圧だけ電圧降下した電圧にシフトされる。つまり、レベルシフト回路部を構成するトランジスタのしきい値電圧が高くなった場合においても、入力信号ＩＮおよび（／ＩＮ）のハイレベルをしきい値電圧より高く設定することが可能となり、トランジスタのオンおよびオフの動作を正常に行うことができる。そして、レベルシフト回路部では、図１２に示す従来のレベルシフト回路と同じように、入力信号ＩＮの振幅レベルを増幅している。
【００１３】
しかしながら、上記のレベルシフト回路では、電圧レベルが反転した関係にある入力信号ＩＮおよび（／ＩＮ）の２つの入力信号が必要であるという問題点があった。つまり、図１１に示すドライバモノリシック型のＴＦＴ液晶表示装置に上記のレベルシフト回路を内蔵する場合、スタートパルスＳＰＶおよびＳＰＨは、シフトレジスタ３および４を駆動するという目的からみると各々の入力制御信号の電圧レベルが反転した関係にある信号は必要ないが、レベルシフト回路では各々の入力制御信号と各々の入力制御信号の電圧レベルが反転した関係にある信号との２つの信号を必要としている。このことは、ドライバモノリシック型のＴＦＴ液晶表示装置を形成する場合に外部からの入力信号数が増加するため、外部信号との接続端子数の増加を招くことになる。
【００１４】
また、上記のレベルシフト回路では、電圧クランプ回路部がｎｐｎ型バイポーラトランジスタＴ１３１およびＴ１３２で構成されており、駆動回路と同一基板上に多結晶シリコンでモノリシックに形成することは困難であるという問題点があった。すなわち、電圧クランプ回路部は外部に用意する必要があり、部品点数の増加をもたらすことになる。
【００１５】
さらに、上記のレベルシフト回路では、レベルシフト回路部を構成するｐチャネルＴＦＴｐ１３１、ｐ１３２およびｐ１３３並びにｎチャネルＴＦＴｎ１３１、ｎ１３２およびｎ１３３のしきい値電圧が変動した場合、トランジスタのしきい値電圧に応じて電圧ＶＢ’を調整する必要があるという問題点があった。すなわち、トランジスタのしきい値電圧に合わせて、正電源電圧ＶＢまたは抵抗Ｒ１３１およびＲ１３２の値を調整しなければならない。一般に、多結晶シリコンを用いて形成されるトランジスタのしきい値電圧のばらつきは単結晶シリコンで形成されるものと比べて大きく、量産化を行う場合、各液晶表示装置毎に電圧ＶＢ’を調整することは非常に効率が悪くなる。
【００１６】
本発明は、上記問題点を解決するためになされたものであり、１つの入力信号のみで動作し、レベルシフト回路全体を駆動回路と同一基板上に多結晶シリコンを用いてモノリシックに形成することを可能とし、各液晶表示装置毎に電源電圧および抵抗の値を調整する必要がないレベルシフト回路および画像表示装置を提供するものである。
【００１７】
【課題を解決するための手段】
本発明のレベルシフト回路は、入力部に設けられる容量手段と、前記容量手段により容量結合された入力信号の直流電圧レベルを設定するためのバイアス電圧設定手段と、直流電圧レベルを設定された入力信号の振幅レベルを増幅するためのアンプ手段とを備えたレベルシフト回路において、前記バイアス電圧設定手段が正電源電圧と負電源電圧との間に分圧手段を設けることで構成されると共に、前記アンプ手段への入力信号線が１本であり、前記バイアス設定手段は、第１のｐチャネルのトランジスタのソースが正電源電圧に接続され、第１のｎチャネルのトランジスタのソースが負電源電圧に接続され、第２のｐチャネルのトランジスタのゲートとドレインと第２のｎチャネルのトランジスタのゲートとドレインとがアンプ手段の入力端子に接続されることを特徴としている。
【００１８】
本発明のレベルシフト回路は、前記アンプ手段がＣＭＯＳインバータ回路であることを特徴としている。
【００２０】
本発明のレベルシフト回路は、前記分圧手段として、容量を用いることを特徴としている。
【００２５】
本発明のレベルシフト回路は、前記バイアス電圧設定手段で設定された直流電圧レベルをクランプするための電圧クランプ手段を備えることを特徴としている。
【００２６】
本発明のレベルシフト回路は、前記バイアス電圧設定手段で設定された直流電圧レベルが前記電圧クランプ手段によりクランプするときに、電圧降下した電圧を補償する手段を備えることを特徴としている。
【００２７】
本発明の画像処理装置は、入力部に設けられる容量手段と、前記容量手段により容量結合された入力信号の直流電圧レベルを設定するためのバイアス電圧設定手段と、直流電圧レベルを設定された入力信号の振幅レベルを増幅するためのアンプ手段とを備えたレベルシフト回路を用いた画像表示装置において、前記バイアス電圧設定手段が正電源電圧と負電源電圧との間に分圧手段を設けることで構成されると共に、前記アンプ手段への入力信号線が１本であり、前記バイアス設定手段は、第１のｐチャネルのトランジスタのソースが正電源電圧に接続され、第１のｎチャネルのトランジスタのソースが負電源電圧に接続され、第２のｐチャネルのトランジスタのゲートとドレインと第２のｎチャネルのトランジスタのゲートとドレインとがアンプ手段の入力端子に接続されることを特徴としている。
【００２８】
本発明の画像表示装置は、前記アンプ手段がＣＭＯＳインバータ回路であることを特徴としている。
【００３２】
本発明の画像表示装置は、前記バイアス電圧設定手段で設定された直流電圧レベルをクランプするための電圧クランプ手段を備えることを特徴としている。
本発明のレベルシフト回路は、入力部に設けられる容量手段と、前記容量手段により容量結合された入力信号の直流電圧レベルを設定するためのバイアス電圧設定手段と、直流電圧レベルを設定された入力信号の振幅レベルを増幅するためのアンプ手段とを備えたレベルシフト回路において、前記バイアス電圧設定手段が正電源電圧と負電源電圧との間に分圧手段を設けることで構成されると共に、前記アンプ手段への入力信号線が１本であり、前記分圧手段として複数個のｐチャネルのトランジスタと複数個のｎチャネルのトランジスタとが用いられ、各前記ｐチャネルのトランジスタは、隣接するもの同士でソースとドレインとが接続されることにより直列に接続され、各前記ｐチャネルのトランジスタのゲートは負電源電圧に接続され、端に位置する前記ｐチャネルのトランジスタのソースは正電源電圧に接続され、各前記ｎチャネルのトランジスタは、隣接するもの同士でソースとドレインとが接続されて直列に接続され、端に位置するｎチャネルのトランジスタのソースは負電源電圧に接続され、各前記ｎチャネルのトランジスタのゲートは正電源電圧に接続されていることを特徴としている。
本発明の画像表示装置は、入力部に設けられる容量手段と、前記容量手段により容量結合された入力信号の直流電圧レベルを設定するためのバイアス電圧設定手段と、直流電圧レベルを設定された入力信号の振幅レベルを増幅するためのアンプ手段とを備えたレベルシフト回路を用いた画像表示装置において、前記バイアス電圧設定手段が正電源電圧と負電源電圧との間に分圧手段を設けることで構成されると共に、前記アンプ手段への入力信号線が１本であり、前記分圧手段として複数個のｐチャネルのトランジスタと複数個のｎチャネルのトランジスタとが用いられ、各前記ｐチャネルのトランジスタは、隣接するもの同士でソースとドレインとが接続されることにより直列に接続され、各前記ｐチャネルのトランジスタのゲートは負電源電圧に接続され、端に位置する前記ｐチャネルのトランジスタのソースは正電源電圧に接続され、各前記ｎチャネルのトランジスタは、隣接するもの同士でソースとドレインとが接続されて直列に接続され、端に位置するｎチャネルのトランジスタのソースは負電源電圧に接続され、各前記ｎチャネルのトランジスタのゲートは正電源電圧に接続されていることを特徴としている。
【００３３】
以下、上記構成による作用を説明する。
【００３４】
本発明のレベルシフト回路および画像表示装置は、バイアス電圧設定手段が正電源電圧と負電源電圧との間に分圧手段を設けることで構成されるため、簡単な回路構成でバイアス電圧設定手段を実現することができると共に、入力信号の直流電圧レベルを容易にアンプ手段の動作点の範囲にシフトすることができる。また、アンプ手段の入力端子が１つの端子から構成されるため、レベルシフト回路への入力信号線数が少なくてすむと共に、簡単な回路構成でアンプ手段を実現することができる。
【００３５】
本発明のレベルシフト回路および画像表示装置は、アンプ手段がＣＭＯＳインバータ回路であるため、ｐチャネルのトランジスタとｎチャネルのトランジスタを用いた簡単な構成でアンプ手段を実現することができる。
【００３６】
本発明のレベルシフト回路および画像表示装置は、分圧手段としてｐチャネルのトランジスタとｎチャネルのトランジスタを用いるため、入力信号の直流電圧レベルをトランジスタのオン抵抗比により容易に設定することができる。また、単結晶シリコンと比べてしきい値電圧にばらつきのある多結晶シリコンでレベルシフト回路全体を同一基板上に形成することができる。つまり、レベルシフト回路を含めたドライバモノリシック型の画像表示装置を実現することが可能となる。
【００３７】
本発明のレベルシフト回路および画像表示装置は、分圧手段として容量を用いるため、入力信号の直流電圧レベルを容量の面積比により容易に設定することができる。容量は多結晶シリコン上にも簡単に構成できるため、レベルシフト回路全体を同一基板上に形成することができる。つまり、レベルシフト回路を含めたドライバモノリシック型の画像表示装置を実現することが可能となる。
【００３８】
本発明のレベルシフト回路および画像表示装置は、分圧手段として抵抗体を用いるため、入力信号の直流電圧レベルを抵抗比により容易に設定することができると共に、レベルシフト回路全体を同一基板上に形成することができる。つまり、レベルシフト回路を含めたドライバモノリシック型の画像表示装置を実現することが可能となる。
【００３９】
本発明のレベルシフト回路および画像表示装置は、バイアス電圧設定手段の構成として、ｐチャネルのトランジスタのソースとｎチャネルのトランジスタのゲートとが正電源電圧に接続され、ｐチャネルのトランジスタのゲートとｎチャネルのトランジスタのソースとが負電源電圧に接続され、ｐチャネルのトランジスタのドレインとｎチャネルのトランジスタのドレインとがアンプ手段の入力端子に接続されるため、レベルシフト回路を構成するトランジスタのしきい値電圧が変動してアンプ手段の動作点がシフトしても、それに追従して入力信号の直流電圧レベルを自動的に設定することができる。
【００４０】
本発明のレベルシフト回路および画像表示装置は、バイアス電圧設定手段の構成として、ｐチャネルのトランジスタのソースが正電源電圧に接続され、ｎチャネルのトランジスタのソースが負電源電圧に接続され、ｐチャネルのトランジスタのゲートとドレインとｎチャネルのトランジスタのゲートとドレインとがアンプ手段の入力端子に接続されるため、レベルシフト回路を構成するトランジスタのしきい値電圧が変動してアンプ手段の動作点がシフトしても、入力信号の直流電圧レベルの設定を容易に行うことができる。
【００４１】
本発明のレベルシフト回路および画像表示装置は、ｐチャネルのトランジスタとｎチャネルのトランジスタは各々複数個を用いて前記分圧手段を構成するため、各々のトランジスタのソース・ドレイン端子間にかかる電界によるストレスを低減することができる。また、トランジスタの数により入力信号の直流電圧レベルを決められるので、設定の自由度を高くすることができる。
【００４２】
本発明のレベルシフト回路および画像表示装置は、バイアス電圧設定手段で設定された直流電圧レベルをクランプするための電圧クランプ手段を備えるため、入力信号の周波数、バイアス電圧設定手段を構成するトランジスタおよび入力部に設けられる容量手段に関わらず、入力信号の波形の歪みを防ぐことができる。そのため、設計の自由度を高くすることも可能である。
【００４３】
本発明のレベルシフト回路および画像表示装置は、バイアス電圧設定手段で設定された直流電圧レベルが前記電圧クランプ手段によりクランプするときに、電圧降下した電圧を補償する手段を備えるため、入力信号の直流電圧レベルをバイアス電圧設定手段で容易に設定することができる。
【００４４】
【発明の実施の形態】
本発明の実施の形態について以下に説明する。
【００４５】
（実施の形態１）
図１は、本発明の実施の形態１における画像表示装置に用いるレベルシフト回路を示す。図１において、ＶＤＤは正電源電圧、ＧＮＤは負電源電圧、ＩＮは入力信号、ＯＵＴは出力信号、Ｃ１１はコンデンサ、ｐ１１およびｐ１２はｐチャネルＴＦＴ、ｎ１１およびｎ１２はｎチャネルＴＦＴである。
【００４６】
図１では、正電源電圧ＶＤＤ、負電源電圧ＧＮＤ、ｐチャネルＴＦＴｐ１１、ｎチャネルＴＦＴｎ１１からなるバイアス電圧設定部と、正電源電圧ＶＤＤ、負電源電圧ＧＮＤ、ｐチャネルＴＦＴｐ１２、ｎチャネルＴＦＴｎ１２からなるアンプ回路部とから構成される。バイアス電圧設定部では、ｐチャネルＴＦＴｐ１１のドレインとｎチャネルＴＦＴｎ１１のドレインとが接続されると共にコンデンサＣ１１の一方の電極と接続され、ｐチャネルＴＦＴｐ１１のソースおよびｎチャネルＴＦＴｎ１１のゲートは正電源電圧ＶＤＤと接続され、ｐチャネルＴＦＴｐ１１のゲートおよびｎチャネルＴＦＴｎ１１のソースは負電源電圧ＧＮＤと接続される。アンプ回路部では、ｐチャネルＴＦＴｐ１２のゲートとｎチャネルＴＦＴｎ１２のゲートとが接続されると共にコンデンサＣ１１の一方の電極と接続され（アンプ回路部の入力端子となる）、ｐチャネルＴＦＴｐ１２のドレインとｎチャネルＴＦＴｎ１２のドレインとが接続され（アンプ回路部の出力端子となる）、ｐチャネルＴＦＴｐ１２のソースは正電源電圧ＶＤＤと接続され、ｎチャネルＴＦＴｎ１２のソースは負電源電圧ＧＮＤと接続される。
【００４７】
図１に示す本発明の実施の形態１におけるレベルシフト回路の動作について説明する。入力信号ＩＮはコンデンサＣ１１により容量結合されてアンプ回路部の入力端子へ入力される。ここで、ｐチャネルＴＦＴｐ１１およびｎチャネルＴＦＴｎ１１のオン抵抗の比によって決定されるバイアス電圧（この電圧をＶｂと定義する）により、入力信号ＩＮの振幅レベルは変わらないが、その振幅レベルの中心電圧はバイアス電圧Ｖｂにシフトされる。つまり、そのバイアス電圧Ｖｂを正しく設定することにより、アンプ回路部の動作を正常に行うことができる。そして、アンプ回路部では、入力信号ＩＮがハイレベルのとき、ｐチャネルＴＦＴｐ１２はオフとなり、ｎチャネルＴＦＴｎ１２はオンとなり、アンプ回路部の出力端子からは負電源ＧＮＤが出力される。入力信号ＩＮがローレベルのとき、ｐチャネルＴＦＴｐ１２はオンとなり、ｎチャネルＴＦＴｎ１２はオフとなり、アンプ回路部の出力端子からは正電源ＶＤＤが出力される。すなわち、入力信号ＩＮの振幅レベルは、図１に示す本発明の実施の形態１におけるレベルシフト回路により増幅されている。（但し、正電源電圧ＶＤＤと負電源電圧ＧＮＤとの電位差は、入力信号ＩＮの振幅レベルより高く設定される。）
図２は、本発明の実施の形態１におけるレベルシフト回路の入出力の関係を示す。入力信号ＩＮの振幅レベルの中心電圧はバイアス電圧Ｖｂにシフトされ、信号ｉｎｂとなり、アンプ回路部の入力端子へ入力される。そして、アンプ回路部の入出力の電圧特性が波形ｂのような特性で、信号ｉｎｂの振幅レベルがアンプ回路部の出力電圧を正電源電圧ＶＤＤから負電源電圧ＧＮＤへ反転するような入力電圧の動作点の範囲となれば、アンプ回路部の出力端子からは信号ｏｕｔｂが出力される。
【００４８】
ここで、レベルシフト回路を構成するｐチャネルＴＦＴのしきい値電圧の絶対値がｎチャネルＴＦＴのしきい値電圧の絶対値に対して小さくなった場合、アンプ回路部の入出力の電圧特性は波形ｃのような特性になり、動作点が正電源電圧ＶＤＤ側にシフトされる。その場合でも、アンプ回路部の入力端子へ入力される信号が信号ｉｎｂのままであれば、アンプ回路部の出力端子からは信号ｏｕｔｃが出力され、振幅レベルの十分な変換が行われないことになる。しかしながら、ｐチャネルＴＦＴのしきい値電圧の絶対値がｎチャネルＴＦＴのしきい値電圧の絶対値に対して小さくなった場合、ｐチャネルＴＦＴｐ１１のオン抵抗はｎチャネルＴＦＴｎ１１のオン抵抗より値が低くなるため、バイアス電圧設定部により決定されるバイアス電圧はＶｂより正電源電圧ＶＤＤ側にシフトされＶｃとなり、アンプ回路部の入力端子へ入力される信号が信号ｉｎｃとなる。その結果、アンプ回路の出力端子からは信号ｏｕｔｂが出力される。
【００４９】
上述とは逆に、レベルシフト回路を構成するｐチャネルＴＦＴのしきい値電圧の絶対値がｎチャネルＴＦＴのしきい値電圧の絶対値に対して大きくなった場合、アンプ回路部の入出力の電圧特性は波形ａのような特性になり、動作点が負電源電圧ＧＮＤ側にシフトされる。その場合は、ｐチャネルＴＦＴｐ１１のオン抵抗はｎチャネルＴＦＴｎ１１のオン抵抗より値が高くなるため、バイアス電圧設定部により決定されるバイアス電圧はＶｂより負電源電圧ＧＮＤ側にシフトされＶａとなり、アンプ回路部の入力端子へ入力される信号が信号ｉｎａとなる。その結果、アンプ回路の出力端子からは、信号ｏｕｔａではなく信号ｏｕｔｂが出力される。
【００５０】
つまり、本発明の実施の形態１におけるレベルシフト回路では、レベルシフト回路を構成するトランジスタのしきい値電圧が変動してアンプ回路部の動作点がシフトしても、それに追従してバイアス電圧がバイアス電圧設定部で自動的に設定されることになる。
【００５１】
尚、図１に示す本発明の実施の形態１におけるレベルシフト回路では、ｐチャネルＴＦＴおよびｎチャネルＴＦＴを各々１つずつでバイアス電圧設定部を構成しているが、ｐチャネルＴＦＴおよびｎチャネルＴＦＴを両方またはいずれか一方を２つ以上で構成しても良い。
【００５２】
図３は、本発明の実施の形態１におけるレベルシフト回路の別の例を示す。図３において、Ｃ３１はコンデンサ、ｐ３１、ｐ３２およびｐ３３はｐチャネルＴＦＴ、ｎ３１、ｎ３２およびｎ３３はｎチャネルＴＦＴ、他の構成要素は図１と同様である。
【００５３】
図３では、図１に示す本発明の実施の形態１におけるレベルシフト回路と比べて、バイアス電圧設定部が各々２つのｐチャネルＴＦＴおよびｎチャネルＴＦＴから構成される点が異なる。このようにすることで、各トランジスタの端子間にかかる電圧を低減できるため、トランジスタのソース・ドレイン端子間にかかる電界によるストレス低減効果が期待できる。また、ｐチャネルＴＦＴおよびｎチャネルＴＦＴの個数の比でもバイアス電圧を決めることが可能となり、バイアス電圧の設定の自由度が増すことになる。
【００５４】
（実施の形態２）
図４は、本発明の実施の形態２における画像表示装置に用いるレベルシフト回路を示す。図４において、Ｃ４１はコンデンサ、ｐ４１、ｐ４２およびｐ４３はｐチャネルＴＦＴ、ｎ４１、ｎ４２およびｎ４３はｎチャネルＴＦＴ、他の構成要素は図１と同様である。
【００５５】
図４では、図３に示す本発明の実施の形態１におけるレベルシフト回路と比べて、バイアス電圧設定部を構成するｐチャネルＴＦＴｐ４２のゲートとｎチャネルＴＦＴｎ４１のゲートとが接続されると共に、ｐチャネルＴＦＴｐ４２のドレインおよびｎチャネルＴＦＴｎ４１のドレインと接続される点が異なる。
【００５６】
ここで、図２および図３に示す実施の形態１におけるレベルシフト回路では、トランジスタのしきい値電圧の変動によるアンプ回路部の動作点のシフト量およびバイアス電圧設定部からのバイアス電圧のシフト方向は一致するが、一般的にバイアス電圧のシフト量がアンプ回路部の動作点よりも大きくなる。そのため、バイアス電圧のシフト量が大きくなりすぎると、入力信号ＩＮの振幅レベルがアンプ回路部の動作点の範囲とずれる可能性がある。一方、図４に示す本発明の実施の形態２におけるレベルシフト回路では、バイアス電圧設定部からのバイアス電圧がｐチャネルＴＦＴｐ４２のゲートおよびｎチャネルＴＦＴｎ４１のゲートにフィードバックされ、トランジスタのしきい値電圧の変動によるバイアス電圧のシフト量を補償することができる。
【００５７】
その補償効果について詳しく説明する。レベルシフト回路を構成するｐチャネルＴＦＴのしきい値電圧の絶対値がｎチャネルＴＦＴのしきい値電圧の絶対値に対して小さくなった場合、ｐチャネルＴＦＴｐ４１およびｐ４２のオン抵抗はｎチャネルＴＦＴｎ４１およびｎ４２のオン抵抗より値が低くなるため、バイアス電圧は正電源電圧ＶＤＤ側にシフトされる。しかしながら、バイアス電圧設定部からのバイアス電圧は、ｐチャネルＴＦＴｐ４２のゲートおよびｎチャネルＴＦＴｎ４１のゲートにフィードバックされるため、正電源電圧ＶＤＤ側にシフトされたバイアス電圧によりｎチャネルＴＦＴｎ４１のオン抵抗の値が低くなるように働く。その結果、バイアス電圧のシフト量は、図２および図３に示す実施の形態１におけるレベルシフト回路と比べて小さくなる。上述とは逆に、レベルシフト回路を構成するｐチャネルＴＦＴのしきい値電圧の絶対値がｎチャネルＴＦＴのしきい値電圧の絶対値に対して大きくなった場合、バイアス電圧は負電源電圧ＧＮＤ側にシフトされるが、ｐチャネルＴＦＴｐ４２オン抵抗の値が低くなるように働く。その結果、上述と同様に、バイアス電圧のシフト量は、図２および図３に示す実施の形態１におけるレベルシフト回路と比べて小さくなる。
【００５８】
つまり、本発明の実施の形態２におけるレベルシフト回路では、レベルシフト回路を構成するトランジスタのしきい値電圧が変動してアンプ回路部の動作点がシフトする場合、バイアス電圧設定部からのバイアス電圧をアンプ回路部のシフト量に合わせて設定することが容易になる。
【００５９】
尚、図４に示す本発明の実施の形態２におけるレベルシフト回路では、ｐチャネルＴＦＴおよびｎチャネルＴＦＴを各々２つずつでバイアス電圧設定部を構成しているが、ｐチャネルＴＦＴおよびｎチャネルＴＦＴを両方またはいずれか一方を３つ以上で構成しても良い。また、ｐチャネルＴＦＴおよびｎチャネルＴＦＴを両方またはいずれか一方を１つで構成しても良い。すなわち、図４に示す本発明の実施の形態２におけるレベルシフト回路からｐチャネルＴＦＴｐ４１またはｎチャネルＴＦＴｎ４２を取り除いた構成としても良い。
【００６０】
（実施の形態３）
図５は、本発明の実施の形態３における画像表示装置に用いるレベルシフト回路を示す。図５において、Ｃ５１はコンデンサ、ｐ５１およびｐ５２はｐチャネルＴＦＴ、ｎ５１、ｎ５２およびｎ５３はｎチャネルＴＦＴ、他の構成要素は図１と同様である。
【００６１】
図５では、図１に示す本発明の実施の形態１におけるレベルシフト回路と比べて、バイアス電圧設定部の出力端子とアンプ回路部の入力端子との間に電圧クランプ用のｎチャネルＴＦＴｎ５２が設けられている点が異なる。ｎチャネルＴＦＴｎ５２のドレインは、アンプ回路部の入力端子となるｐチャネルＴＦＴｐ５２のゲートとｎチャネルＴＦＴｎ５３のゲートと接続されると共にコンデンサＣ５１の一方の電極と接続される。また、ｎチャネルＴＦＴｎ５２のゲートはバイアス電圧設定部の出力端子となるｐチャネルＴＦＴｐ５１のドレインおよびｎチャネルＴＦＴｎ５１のドレインと接続され、ｎチャネルＴＦＴｎ５２のソースは正電源電圧ＶＤＤと接続される。
【００６２】
ここで、図１および図３に示す本発明の実施の形態１におけるレベルシフト回路並びに図４示す本発明の実施の形態２におけるレベルシフト回路では、コンデンサのインピーダンスがバイアス電圧設定部を構成するｐチャネルＴＦＴおよびｎチャネルＴＦＴのオン抵抗の値に対して、十分低くする必要がある。図１に示す本発明の実施の形態１におけるレベルシフト回路で考えると、入力信号ＩＮの周波数をｆＨｚ、ｐチャネルＴＦＴｐ１１のオン抵抗をＲｐ１１、ｎチャネルＴＦＴｎ１１のオン抵抗をＲｎ１１とした場合、コンデンサＣ１１のインピーダンスＺｃ１１はＺｃ１１＝１／（２π・ｆ・Ｃ１１）となるが、
１／（２π・ｆ・Ｃ１１）＜＜Ｒｐ１１、Ｒｎ１１
の関係式が成り立つようにしなければならない。そうでないと、アンプ回路部の入力端子で信号波形が歪んだものとなり、レベルシフト回路が正常に動作しなくなる。
【００６３】
尚、入力信号ＩＮの周波数ｆＨｚからｆ／１０Ｈｚになった場合、上式を満たすためには、コンデンサＣ１１の値を１０倍、またはｐチャネルＴＦＴｐ１１のオン抵抗Ｒｐ１１およびｎチャネルＴＦＴｎ１１のオン抵抗Ｒｎ１１の値を１０倍にする必要がある。すなわち、入力信号ＩＮの周波数におけるコンデンサＣ１１のインピーダンスＺｃ１１とバイアス電圧設定部のトランジスタのオン抵抗との比を十分に大きくするために、コンデンサのサイズを大きくして容量を増やすか、またはバイアス電圧設定部を構成するトランジスタの数を多くしてトランジスタのオン抵抗を高くしなければならない。しかしながら、コンデンサのサイズを大きくしたり、トランジスタの数を増やすことは、レベルシフト回路の規模の増大につながるため必ずしも好ましくない。また、ｐチャネルＴＦＴｐ１１のオン抵抗Ｒｐ１１およびｎチャネルＴＦＴｎ１１のオン抵抗Ｒｎ１１の値を高くするため、トランジスタのサイズを調整する方法も考えられるが、トランジスタの設計ルールを考慮すると、トランジスタのオン抵抗の値を一定以上にすることは困難である。
【００６４】
一方、図５に示す本発明の実施の形態３におけるレベルシフト回路では、入力信号ＩＮのローレベルがｐチャネルＴＦＴｐ５１のオン抵抗とｎチャネルＴＦＴｎ５１のオン抵抗との比で設定された電圧から、ｎチャネルＴＦＴｎ５２のしきい値電圧だけ電圧降下した電圧Ｖ’にシフトされる。もし、入力信号ＩＮのローレベルが電圧Ｖ’よりも低くなる方向で動作しても、ｎチャネルＴＦＴｎ５２を介して、アンプ回路部を構成するｐチャネルＴＦＴｐ５２のゲートおよびｎチャネルＴＦＴｎ５３のゲート並びにコンデンサＣ５１を充電することになり、常に電圧Ｖ’より低くなることはなく、電圧Ｖ’にクランプされる。そして、入力信号ＩＮの振幅レベルがアンプ回路部の動作点の範囲となるように、入力信号のローレベル、すなわち電圧Ｖ’を設定すれば良い。
【００６５】
つまり、本発明の実施の形態３におけるレベルシフト回路では、入力信号のローレベルを電圧クランプすることにより、入力信号の波形が歪むことなくアンプ回路部へ入力されるため、バイアス電圧設定部を構成するｐチャネルＴＦＴおよびｎチャネルＴＦＴのオン抵抗の値、コンデンサの容量の調整が不要となり、設計時の自由度が増すことになる。
【００６６】
図６は、本発明の実施の形態３におけるレベルシフト回路の別の例を示す。図６において、Ｃ６１はコンデンサ、ｐ６１およびｐ６２はｐチャネルＴＦＴ、ｎ６１、ｎ６２およびｎ６３はｎチャネルＴＦＴ、他の構成要素は図１と同様である。
【００６７】
図６では、図５に示す本発明の実施の形態３におけるレベルシフト回路と比べて、バイアス電圧設定部の出力端子とアンプ回路部の入力端子との間に設けられる電圧クランプ用のｎチャネルＴＦＴｎ６２のゲートとソースとが接続される点が異なる。このようにすることで、ｎチャネルＴＦＴｎ６２はダイオードとして機能し、入力信号ＩＮのローレベルがｐチャネルＴＦＴｐ６１のオン抵抗とｎチャネルＴＦＴｎ６１のオン抵抗との比で設定された電圧から、ｎチャネルＴＦＴｎ６２のしきい値電圧だけ電圧降下した電圧にシフトされる。
【００６８】
尚、本発明の実施の形態３におけるレベルシフト回路では、ｐチャネルＴＦＴおよびｎチャネルＴＦＴを各々１つずつでバイアス電圧設定部を構成しているが、ｐチャネルＴＦＴおよびｎチャネルＴＦＴを両方またはいずれか一方を２つ以上で構成しても良い。
【００６９】
また、本発明の実施の形態３におけるレベルシフト回路では、電圧クランプ用としてｎチャネルＴＦＴを用いているが、ｐチャネルＴＦＴを用いても良い。
【００７０】
（実施の形態４）
図７は、本発明の実施の形態４における画像表示装置に用いるレベルシフト回路を示す。図７において、Ｃ７１はコンデンサ、ｐ７１、ｐ７２およびｐ７３はｐチャネルＴＦＴ、ｎ７１、ｎ７２、ｎ７３、ｎ７４およびｎ７５はｎチャネルＴＦＴ、他の構成要素は図１と同様である。
【００７１】
図７では、図４に示す本発明の実施の形態２におけるレベルシフト回路と比べて、バイアス電圧設定部の出力端子とアンプ回路部の入力端子との間に電圧クランプ用のｎチャネルＴＦＴｎ７３およびｎチャネルＴＦＴｎ７４が設けられている点が異なる。ｎチャネルＴＦＴｎ７３のドレインとｎチャネルＴＦＴｎ７４のソースとが接続され、ｎチャネルＴＦＴｎ７３のゲートは、ｐチャネルＴＦＴｐ７２のゲートおよびｎチャネルＴＦＴｎ７２のゲートと接続されると共にｐチャネルＴＦＴｐ７２のドレインおよびｎチャネルＴＦＴｎ７２のドレインと接続される。また、ｎチャネルＴＦＴｎ７３のソースは正電源電圧ＶＤＤと接続され、ｎチャネルＴＦＴｎ７４のゲートとドレインとが接続されると共に、アンプ回路部の入力端子となるｐチャネルＴＦＴｐ７３のゲートおよびｎチャネルＴＦＴｎ７５のゲート並びにコンデンサＣ７１の一方の電極と接続される。
【００７２】
ここで、図７に示す本発明の実施の形態４におけるレベルシフト回路の電圧クランプのレベルについて考える。バイアス電圧設定部からのバイアス電圧は、ｎチャネルＴＦＴｎ７３のしきい値電圧だけ電圧降下した電圧がｎチャネルＴＦＴｎ７３のドレインより出力される。そして、ｎチャネルＴＦＴｎ７４のゲートとドレインとが接続されるため、ｎチャネルＴＦＴｎ７３のドレインより出力される電圧は、ｎチャネルＴＦＴｎ７４のしきい値電圧だけ高くなる。
【００７３】
つまり、本発明の実施の形態４におけるレベルシフト回路では、電圧クランプ用のトランジスタを２つ設け、最初のトランジスタのしきい値電圧だけ電圧降下した電圧を次のトランジスタで補償することにより、バイアス電圧設定部で設定された電圧で入力信号のローレベルを電圧クランプすることができるため、バイアス電圧の設定が容易になる。
【００７４】
尚、本発明の実施の形態４におけるレベルシフト回路では、バイアス電圧設定部を本発明の実施の形態２におけるレベルシフト回路のバイアス電圧設定部と同じ構成としているが、本発明の実施の形態１におけるレベルシフト回路のバイアス電圧設定部と同じ構成としても良い。
【００７５】
また、本発明の実施の形態４におけるレベルシフト回路では、ｐチャネルＴＦＴおよびｎチャネルＴＦＴを各々２つずつでバイアス電圧設定部を構成しているが、ｐチャネルＴＦＴおよびｎチャネルＴＦＴを両方またはいずれか一方を３つ以上で構成しても良い。
【００７６】
さらに、本発明の実施の形態４におけるレベルシフト回路では、電圧クランプ用としてｎチャネルＴＦＴを用いているが、ｐチャネルＴＦＴを用いても良い。
【００７７】
（実施の形態５）
図８〜図１０は、本発明の実施の形態５における画像表示装置に用いるレベルシフト回路を示す。レベルシフト回路を構成するｐチャネルＴＦＴおよびｎチャネルＴＦＴのしきい値電圧の変動が小さく、アンプ回路部の動作点の範囲の変動が小さい場合、バイアス電圧設定部からのバイアス電圧をトランジスタのしきい値電圧に合わせる必要はなく、固定することが可能である。従って、図８〜図１０に示す本発明の実施の形態５におけるレベルシフト回路が考えられる。
【００７８】
図８において、Ｃ８１、Ｃ８２およびＣ８３はコンデンサ、ｐ８１はｐチャネルＴＦＴ、ｎ８１はｎチャネルＴＦＴ、他の構成要素は図１と同様である。図８では、図１に示す本発明の実施の形態１におけるレベルシフト回路と比べて、トランジスタを容量に置き換えた点が異なる。バイアス電圧はコンデンサＣ８２とコンデンサＣ８３との容量比に応じて設定される。
【００７９】
図９において、Ｃ９１、Ｃ９２およびＣ９３はコンデンサ、ｐ９１はｐチャネルＴＦＴ、ｎ９１およびｎ９２はｎチャネルＴＦＴ、他の構成要素は図１と同様である。図９では、図５に示す本発明の実施の形態３におけるレベルシフト回路と比べて、トランジスタを容量に置き換える点が異なる。コンデンサＣ９２とコンデンサＣ９３との容量比に応じて設定されるバイアス電圧は、ｎチャネルＴＦＴｎ９１のしきい値電圧だけ電圧降下した電圧により電圧クランプされる。
【００８０】
図１０において、Ｃ１０１はコンデンサ、Ｒ１０１、Ｒ１０２は抵抗、ｐ１０１はｐチャネルＴＦＴ、ｎ１０１はｎチャネルＴＦＴ、他の構成要素は図１と同様である。図１０では、図１に示す本発明の実施の形態１におけるレベルシフト回路と比べて、トランジスタを抵抗に置き換える点が異なる。バイアス電圧は抵抗Ｒ１０１と抵抗１０２との抵抗比に応じて設定される。
【００８１】
図８〜図１０に示す本発明の実施の形態５におけるレベルシフト回路では、コンデンサまたは抵抗を用いてバイアス電圧設定部を構成しているため、トランジスタの特性による影響を受けずにバイアス電圧を安定にかつ容易に設定できる。
【００８２】
尚、本発明の実施の形態５におけるレベルシフト回路では、コンデンサを用いたバイアス電圧設定部とアンプ回路部との間に電圧クランプ用のトランジスタを設けているが、抵抗を用いたバイアス電圧設定部とアンプ回路部との間に電圧クランプ用のトランジスタを設けても良いし、本発明の実施の形態４におけるレベルシフト回路のように電圧クランプ用のトランジスタを２つ設けても良い。
【００８３】
また、本発明の実施の形態５におけるレベルシフト回路では、コンデンサまたは抵抗を正電源電圧側と負電源電圧側とに各々１つずつでバイアス電圧設定部を構成しているが、正電源電圧側と負電源電圧側との両方またはいずれか一方を２つ以上で構成しても良い。
【００８４】
本発明の実施の形態におけるレベルシフト回路では、多結晶シリコンとして、連続粒界結晶性シリコンを用いても良い。
【００８５】
また、本発明の実施の形態におけるレベルシフト回路では、入力信号の振幅レベルの増幅手段であるアンプ回路部として、入力信号に対して反転した信号を出力するためのＣＭＯＳインバータ回路を用いているが、入力信号に対して反転しない信号を出力する回路手段を用いても良い。
【００８６】
【発明の効果】
以上説明したように、本発明のレベルシフト回路および画像表示装置においては、以下のような効果を奏する。
【００８７】
本発明のレベルシフト回路および画像表示装置には、バイアス電圧設定手段が正電源電圧と負電源電圧との間に分圧手段を設けることで構成されるため、簡単な回路構成でバイアス電圧設定手段を実現することができると共に、入力信号の直流電圧レベルを容易にアンプ手段の動作点の範囲にシフトすることができる。また、アンプ手段の入力端子が１つの端子から構成されるため、レベルシフト回路への入力信号線数が少なくてすむと共に、簡単な回路構成でアンプ手段を実現することができる。
【００８８】
本発明のレベルシフト回路および画像表示装置には、アンプ手段がＣＭＯＳインバータ回路であるため、ｐチャネルのトランジスタとｎチャネルのトランジスタを用いた簡単な構成でアンプ手段を実現することができる。
【００８９】
本発明のレベルシフト回路および画像表示装置には、分圧手段としてｐチャネルのトランジスタとｎチャネルのトランジスタを用いるため、入力信号の直流電圧レベルをトランジスタのオン抵抗比により容易に設定することができる。また、単結晶シリコンに比べてＶｔｈばらつきのある多結晶シリコンでレベルシフト回路全体を同一基板上に形成することができる。つまり、レベルシフト回路を含めたドライバモノリシック型の画像表示装置を実現することが可能となる。
【００９０】
本発明のレベルシフト回路および画像表示装置は、分圧手段として容量を用いるため、入力信号の直流電圧レベルを容量の面積比により容易に設定することができる。容量は多結晶シリコン上にも簡単に構成できるため、レベルシフト回路全体を同一基板上に形成することができる。つまり、レベルシフト回路を含めたドライバモノリシック型の画像表示装置を実現することが可能となる。
【００９１】
本発明のレベルシフト回路および画像表示装置は、分圧手段として抵抗体を用いるため、入力信号の直流電圧レベルを抵抗比により容易に設定することができると共に、レベルシフト回路全体を同一基板上に形成することができる。つまり、レベルシフト回路を含めたドライバモノリシック型の画像表示装置を実現することが可能となる。
【００９２】
本発明のレベルシフト回路および画像表示装置は、バイアス電圧設定手段の構成として、ｐチャネルのトランジスタのソースとｎチャネルのトランジスタのゲートとが正電源電圧に接続され、ｐチャネルのトランジスタのゲートとｎチャネルのトランジスタのソースとが負電源電圧に接続され、ｐチャネルのトランジスタのドレインとｎチャネルのトランジスタのドレインとがアンプ手段の入力端子に接続されるため、レベルシフト回路を構成するトランジスタのしきい値電圧が変動してアンプ手段の動作点がシフトしても、それに追従して入力信号の直流電圧レベルを自動的に設定することができる。
【００９３】
本発明のレベルシフト回路および画像表示装置は、バイアス電圧設定手段の構成として、ｐチャネルのトランジスタのソースが正電源電圧に接続され、ｎチャネルのトランジスタのソースが負電源電圧に接続され、ｐチャネルのトランジスタのゲートとドレインとｎチャネルのトランジスタのゲートとドレインとがアンプ手段の入力端子に接続されるため、レベルシフト回路を構成するトランジスタのしきい値電圧が変動してアンプ手段の動作点がシフトしても、入力信号の直流電圧レベルの設定を容易に行うことができる。
【００９４】
本発明のレベルシフト回路および画像表示装置は、ｐチャネルのトランジスタとｎチャネルのトランジスタは各々複数個を用いて前記分圧手段を構成するため、各々のトランジスタのソース・ドレイン端子間にかかる電界によるストレスを低減することができる。また、トランジスタの数により入力信号の直流電圧レベルを決められるので、設定の自由度を高くすることができる。
【００９５】
本発明のレベルシフト回路および画像表示装置は、バイアス電圧設定手段で設定された直流電圧レベルをクランプするための電圧クランプ手段を備えるため、入力信号の周波数、バイアス電圧設定手段を構成するトランジスタおよび入力部に設けられる容量手段に関わらず、入力信号の波形の歪みを防ぐことができる。そのため、設計の自由度を高くすることも可能である。
【００９６】
本発明のレベルシフト回路および画像表示装置は、バイアス電圧設定手段で設定された直流電圧レベルが前記電圧クランプ手段によりクランプするときに、電圧降下した電圧を補償する手段を備えるため、入力信号の直流電圧レベルをバイアス電圧設定手段で容易に設定することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１におけるレベルシフト回路を示す図である。
【図２】本発明の実施の形態１におけるレベルシフト回路の入出力の関係を示す図である。
【図３】本発明の実施の形態１におけるレベルシフト回路の別の例を示す図である。
【図４】本発明の実施の形態２におけるレベルシフト回路を示す図である。
【図５】本発明の実施の形態３におけるレベルシフト回路を示す図である。
【図６】本発明の実施の形態３におけるレベルシフト回路の別の例を示す図である。
【図７】本発明の実施の形態４におけるレベルシフト回路を示す図である。
【図８】本発明の実施の形態５におけるレベルシフト回路を示す図である。
【図９】本発明の実施の形態５におけるレベルシフト回路の別の例を示す図である。
【図１０】本発明の実施の形態５におけるレベルシフト回路の別の例を示す図である。
【図１１】ドライバモノリシック型のＴＦＴ液晶表示装置の構成を示す図である。
【図１２】従来のレベルシフト回路を示す図である。
【図１３】特開平４−２４２３１７号公報に開示されている、従来のレベルシフト回路を示す図である。
【符号の説明】
１ ビデオ信号端子
２ 対向電圧端子
３ ｎ段のシフトレジスタ
４ ｍ段のシフトレジスタ
５〜８ レベルシフト回路
ＳＰＶ ゲート用のスタートパルス
Φ１Ｖ、Φ２Ｖ 水平周波数のクロック信号
ΦＶ１〜ΦＶｎ ゲートバスラインの駆動パルス
Ｇ１〜Ｇｎ ゲートバスライン
ＳＰＨ ソース用のスタートパルス
Φ１Ｈ、Φ２Ｈ 水平周波数のｍ倍の周波数のクロック信号
ΦＨ１〜ΦＨｍ サンプリングパルス
Ｍ１〜Ｍｍ サンプリングスイッチ
Ｌ１〜Ｌｍ ソースバスライン
Ｍ１１〜Ｍｎｍ ＴＦＴ素子
Ｃ１１〜Ｃｎｍ 液晶セル
ＶＤＤ、ＶＢ 正電源電圧
ＧＮＤ 負電源電圧
ＩＮ 入力信号
（／ＩＮ） 入力信号ＩＮと電圧レベルが反転した関係にある入力信号
ＯＵＴ 出力信号
ｐ１１、ｐ１２、ｐ３１〜ｐ３３、ｐ４１〜ｐ４３、ｐ５１、ｐ５２、ｐ６１、ｐ６２、ｐ７１〜ｐ７３、ｐ８１、ｐ９１、ｐ１０１、ｐ１２１〜ｐ１２３、ｐ１３１〜ｐ１３３ ｐチャネルＴＦＴ
ｎ１１、ｎ１２、ｎ３１、ｎ３２、ｎ３３、ｎ４１、ｎ４２、ｎ４３、ｎ５１、ｎ５２、ｎ５３、ｎ６１〜ｎ６３、ｎ７１〜ｎ７５、ｎ８１、ｎ９１、ｎ９２、ｎ１０１、ｎ１２１〜ｎ１２３、ｎ１３１〜ｎ１３３ ｎチャネルＴＦＴ
Ｒ１０１、Ｒ１０２、Ｒ１３１、Ｒ１３２ 抵抗
Ｃ１１、Ｃ３１、Ｃ４１、Ｃ５１、Ｃ６１、Ｃ７１、Ｃ８１〜Ｃ８３、Ｃ９１〜Ｃ９３、Ｃ１０１、Ｃ１３１、Ｃ１３２ コンデンサ
Ｔ１３１、Ｔ１３２ ｎｐｎ型バイポーラトランジスタ
ＶＢ’ 分圧した電圧
Ｖａ、Ｖｂ、Ｖｃ バイアス電圧
ｉｎａ、ｉｎｂ、ｉｎｃ アンプ回路部の入力信号
ａ、ｂ、ｃ アンプ回路部の入出力の電圧波形
ｏｕｔａ、ｏｕｔｂ、ｏｕｔｃ アンプ回路部の出力信号
Ｒｐ１１ ｐチャネルＴＦＴｐ１１のオン抵抗
Ｒｎ１１ ｎチャネルＴＦＴｎ１１のオン抵抗
Ｚｃ１１ コンデンサＣ１１のインピーダンス
【発明の属する技術分野】
本発明は、レベルシフト回路およびそれを用いた画像表示装置に関し、特にドライバモノリシック型（駆動回路一体型）の画像表示装置に内蔵され、低振幅（ロジックレベル）の入力信号を増幅するためのレベルシフト回路および画像表示装置に関する。
【０００２】
【従来の技術】
近年、液晶を用いた表示装置の研究および開発が著しく進んでおり、特に多結晶シリコンを用いたＴＦＴ（薄膜トランジスタ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）液晶表示装置について、今後の高い需要が見込まれている。多結晶シリコンを用いたＴＦＴ液晶表示装置は、アモルファスシリコンを用いたものと比較して、電子および正孔の移動度が２桁高く、ｎチャネルＴＦＴとｐチャネルＴＦＴとを組み合わせたＣＭＯＳ構成が可能である。そのため、アモルファスシリコンを用いたＴＦＴ液晶表示装置が駆動回路を液晶セル用の画素ＴＦＴの基板の外部で、例えば単結晶シリコンを用いて形成しなければならないのに対し、多結晶シリコンを用いて液晶セル用の画素ＴＦＴと同一基板上に駆動回路を形成することができる、すなわちドライバモノリシック型のＴＦＴ液晶表示装置を形成することができるので、小形化、高機能化および低コスト化の実現が可能となる。
【０００３】
図１１は、ドライバモノリシック型のＴＦＴ液晶表示装置の構成を示す。図１１において、１は外部よりビデオ信号を入力するためのビデオ信号端子、２は対向電極へ電圧を入力するための対向電圧端子、３はｎ（ｎはｎ＞１の整数）段のゲートバスライン駆動用のシフトレジスタ、４はｍ（ｍはｍ＞１の整数）段のソースバスライン駆動用のシフトレジスタ、５〜８は入力制御信号の振幅レベルを増幅するためのレベルシフト回路、ＳＰＶはシフトレジスタ３へ入力されるスタートパルス、Φ１ＶおよびΦ２Ｖは水平期間と同じ周波数であるクロック信号、ΦＶ１〜ΦＶｎはＴＦＴ素子をオン又はオフさせるためにシフトレジスタ３より出力される駆動パルス、Ｇ１〜Ｇｎはゲートバスライン、ＳＰＨはシフトレジスタ４へ入力されるスタートパルス、Φ１ＨおよびΦ２Ｈは水平期間のｍ倍の周波数であるクロック信号、ΦＨ１〜ΦＨｍはシフトレジスタ４より出力されるサンプリングパルス、Ｍ１〜Ｍｍはビデオ信号をサンプリングするためのサンプリングスイッチ、Ｌ１〜Ｌｍはソースバスライン、Ｍ１１〜ＭｎｍはソースバスラインＬ１〜ＬｍとゲートバスラインＧ１〜Ｇｎとの各交点に設けられるＴＦＴ素子、Ｃ１１〜ＣｎｍはＴＦＴ素子Ｍ１１〜Ｍｎｍに接続された画素電極と対向電極の間に存在する液晶セルである。
【０００４】
図１１では、レベルシフト回路５〜８として、スタートパルスＳＰＶおよびＳＰＨ並びにクロック信号Φ１Ｖ、Φ２Ｖ、Φ１ＨおよびΦ２Ｈの振幅レベルを増幅するための回路を設けている。ドライバモノリシック型のＴＦＴ液晶表示装置では、多結晶シリコンを用いて駆動回路を形成しているが、単結晶シリコンを用いて駆動回路を形成しているものと比べてトランジスタのしきい値電圧が高くなる。そこで、スタートパルスＳＰＶおよびＳＰＨ並びにクロック信号Φ１Ｖ、Φ２Ｖ、Φ１ＨおよびΦ２Ｈの振幅レベルは、ロジックレベルの電源電圧３Ｖ、３．３Ｖおよび５Ｖなどの電圧では十分高いとは言えず、例えば１２〜１５Ｖまで高くする必要があり、そのためにレベルシフト回路５〜８を設けている。
【０００５】
図１２は、従来のレベルシフト回路を示す。図１２において、ＶＤＤは正電源電圧、ＧＮＤは負電源電圧、ＩＮは入力信号、（／ＩＮ）は入力信号ＩＮと電圧レベルが反転した関係にある入力信号、ＯＵＴは出力信号、ｐ１２１、ｐ１２２およびｐ１２３はｐチャネルＴＦＴ、ｎ１２１、ｎ１２２およびｎ１２３はｎチャネルＴＦＴである。
【０００６】
図１２では、入力信号ＩＮはｎチャネルＴＦＴｎ１２１のゲートへ入力され、入力信号（／ＩＮ）はｎチャネルＴＦＴｎ１２２のゲートへ入力される。ｎチャネルＴＦＴｎ１２１のドレインはｐチャネルＴＦＴｐ１２１のドレインおよびゲート並びにｐチャネルＴＦＴｐ１２２のゲートと接続され、ｎチャネルＴＦＴｎ１２２のドレインはｐチャネルＴＦＴｐ１２２のドレインおよびｐチャネルＴＦＴｐ１２３とｎチャネルＴＦＴｎ１２３とからなるインバータ回路部の入力端子と接続される。また、ｐチャネルＴＦＴｐ１２１のソースおよびｐチャネルＴＦＴｐ１２２のソースは正電源電圧ＶＤＤと接続され、ｎチャネルＴＦＴｎ１２１のソースおよびｎチャネルＴＦＴｎ１２２のソースは負電源電圧ＧＮＤと接続される。
【０００７】
図１２に示す従来のレベルシフト回路の動作について説明する。入力信号ＩＮがハイレベル、入力信号（／ＩＮ）がローレベルのとき、ｎチャネルＴＦＴｎ１２１はオンとなり、ｎチャネルＴＦＴｎ１２２はオフとなる。そうすると、負電源電圧ＧＮＤがｐチャネルＴＦＴｐ１２１のゲートおよびｐチャネルＴＦＴｐ１２２のゲートへ入力され、ｐチャネルＴＦＴｐ１２１は抵抗成分とみなされ、正電源電圧ＶＤＤおよび負電源電圧ＧＮＤ間で電流が流れる。一方、ｐチャネルＴＦＴｐ１２２はオンとなり、ｐチャネルＴＦＴｐ１２２のドレインおよびｐチャネルＴＦＴｐ１２３とｎチャネルＴＦＴｎ１２３とからなるインバータ回路部の入力端子は正電源電圧ＶＤＤに充電され、インバータ回路部の出力端子からは負電源電圧ＧＮＤが出力される。入力信号ＩＮがローレベル、入力信号（／ＩＮ）がハイレベルに反転すると、ｎチャネルＴＦＴｎ１２１はオフとなり、ｎチャネルＴＦＴｎ１２２はオンとなる。そうすると、ｐチャネルＴＦＴｐ１２３とｎチャネルＴＦＴｎ１２３とからなるインバータ回路部の入力端子は負電源電圧ＧＮＤに放電され、インバータ回路部の出力端子からは正電源電圧ＶＤＤが出力される。すなわち、入力信号ＩＮの振幅レベルは、図１２に示す従来のレベルシフト回路により増幅されている。（但し、正電源電圧ＶＤＤと負電源電圧ＧＮＤとの電位差は、入力信号ＩＮの振幅レベルより高く設定される。）
【０００８】
【発明が解決しようとする課題】
ここで、図１２に示す従来のレベルシフト回路を他の駆動回路と同じように多結晶シリコンを用いて形成する場合、トランジスタのしきい値電圧は単結晶シリコンを用いて形成したものと比べて高くなる。また、トランジスタを形成するプロセスの途上で、しきい値電圧のばらつきが大きくなることがある。トランジスタのしきい値電圧が高くなることはトランジスタのオン抵抗が高くなることに繋がり、ｐチャネルＴＦＴｐ１２１およびｐ１２２並びにｎチャネルＴＦＴｎ１２１およびｎ１２２のオン抵抗が高くなると、ｐチャネルＴＦＴｐ１２３とｎチャネルＴＦＴｎ１２３とからなるインバータ回路部の入力端子を充放電する時定数も高くなることになる。それに対して、スタートパルスＳＰＶおよびＳＰＨ並びにクロック信号Φ１Ｖ、Φ２Ｖ、Φ１ＨおよびΦ２Ｈの振幅レベルは、ロジックレベルの電源電圧３Ｖ、３．３Ｖおよび５Ｖなどの電圧では十分高いとは言えず、レベルシフト回路から出力される波形は訛ったもの、または歪んだものになるという問題点があった。
【０００９】
そこで、その時定数を小さくするためにトランジスタのチャネル幅を大きくすることが考えられるが、トランジスタのチャネル幅を大きくすればレベルシフト回路の面積の増大に繋がる。また、トランジスタのチャネル幅を大きくすると、そのトランジスタ自身の容量も同時に大きくなるため、トランジスタのチャネル幅を大きくしても、時定数の低減効果はトランジスタのチャネル幅の大きさには比例しないことになる。
【００１０】
このような問題点を解決するための技術としては、例えば、特開平４−２４２３１７号公報などが提案されている。図１３は、この特開平４−２４２３１７号公報で開示されている従来のレベルシフト回路を示す。図１３において、ＶＢは正電源電圧、Ｒ１３１およびＲ１３２は抵抗、Ｃ１３１およびＣ１３２はコンデンサ、Ｔ１３１およびＴ１３２はｎｐｎ型バイポーラトランジスタ、ｐ１３１、ｐ１３２およびｐ１３３はｐチャネルＴＦＴ、ｎ１３１、ｎ１３２およびｎ１３３はｎチャネルＴＦＴ、他の構成要素は図１２と同様である。
【００１１】
図１３では、正電源電圧ＶＢ、負電源電圧ＧＮＤ、抵抗Ｒ１３１およびＲ１３２、ｎｐｎ型バイポーラトランジスタＴ１３１およびＴ１３２からなる電圧クランプ回路部と、正電源電圧ＶＤＤ、負電源電圧ＧＮＤ、ｐチャネルＴＦＴｐ１３１、ｐ１３２およびｐ１３３、ｎチャネルＴＦＴｎ１３１、ｎ１３２およびｎ１３３からなるレベルシフト回路部とから構成される。電圧クランプ回路部では、正電源電圧ＶＢと負電源電圧ＧＮＤとを抵抗Ｒ１３１およびＲ１３２で分圧した電圧（この電圧をＶＢ’と定義する）がｎｐｎ型バイポーラトランジスタＴ１３１のベースおよびＴ１３２のベースへ入力される。ｎｐｎ型バイポーラトランジスタＴ１３１のエミッタはコンデンサＣ１３１の一方の電極およびｎチャネルＴＦＴｎ１３１のゲートと接続され、ｎｐｎ型バイポーラトランジスタＴ１３２のエミッタはコンデンサＣ１３２の一方の電極およびｎチャネルＴＦＴｎ１３２のゲートと接続される。また、ｎｐｎ型バイポーラトランジスタＴ１３１のコレクタおよびＴ１３２のコレクタは正電源電圧ＶＢと接続される。尚、レベルシフト回路部は、図１２に示す従来のレベルシフト回路と同じ構成である。
【００１２】
図１３に示す従来のレベルシフト回路の動作について説明する。入力信号ＩＮはコンデンサＣ１３１により容量結合されてｎチャネルＴＦＴｎ１３１のゲートへ入力され、入力信号（／ＩＮ）はコンデンサＣ１３２により容量結合されてｎチャネルＴＦＴｎ１３２のゲートへ入力される。ここで、電圧クランプ回路部からの電圧により、入力信号ＩＮおよび（／ＩＮ）の振幅レベルは変わらないが、そのローレベルは電圧ＶＢ’から順方向電圧だけ電圧降下した電圧にシフトされる。つまり、レベルシフト回路部を構成するトランジスタのしきい値電圧が高くなった場合においても、入力信号ＩＮおよび（／ＩＮ）のハイレベルをしきい値電圧より高く設定することが可能となり、トランジスタのオンおよびオフの動作を正常に行うことができる。そして、レベルシフト回路部では、図１２に示す従来のレベルシフト回路と同じように、入力信号ＩＮの振幅レベルを増幅している。
【００１３】
しかしながら、上記のレベルシフト回路では、電圧レベルが反転した関係にある入力信号ＩＮおよび（／ＩＮ）の２つの入力信号が必要であるという問題点があった。つまり、図１１に示すドライバモノリシック型のＴＦＴ液晶表示装置に上記のレベルシフト回路を内蔵する場合、スタートパルスＳＰＶおよびＳＰＨは、シフトレジスタ３および４を駆動するという目的からみると各々の入力制御信号の電圧レベルが反転した関係にある信号は必要ないが、レベルシフト回路では各々の入力制御信号と各々の入力制御信号の電圧レベルが反転した関係にある信号との２つの信号を必要としている。このことは、ドライバモノリシック型のＴＦＴ液晶表示装置を形成する場合に外部からの入力信号数が増加するため、外部信号との接続端子数の増加を招くことになる。
【００１４】
また、上記のレベルシフト回路では、電圧クランプ回路部がｎｐｎ型バイポーラトランジスタＴ１３１およびＴ１３２で構成されており、駆動回路と同一基板上に多結晶シリコンでモノリシックに形成することは困難であるという問題点があった。すなわち、電圧クランプ回路部は外部に用意する必要があり、部品点数の増加をもたらすことになる。
【００１５】
さらに、上記のレベルシフト回路では、レベルシフト回路部を構成するｐチャネルＴＦＴｐ１３１、ｐ１３２およびｐ１３３並びにｎチャネルＴＦＴｎ１３１、ｎ１３２およびｎ１３３のしきい値電圧が変動した場合、トランジスタのしきい値電圧に応じて電圧ＶＢ’を調整する必要があるという問題点があった。すなわち、トランジスタのしきい値電圧に合わせて、正電源電圧ＶＢまたは抵抗Ｒ１３１およびＲ１３２の値を調整しなければならない。一般に、多結晶シリコンを用いて形成されるトランジスタのしきい値電圧のばらつきは単結晶シリコンで形成されるものと比べて大きく、量産化を行う場合、各液晶表示装置毎に電圧ＶＢ’を調整することは非常に効率が悪くなる。
【００１６】
本発明は、上記問題点を解決するためになされたものであり、１つの入力信号のみで動作し、レベルシフト回路全体を駆動回路と同一基板上に多結晶シリコンを用いてモノリシックに形成することを可能とし、各液晶表示装置毎に電源電圧および抵抗の値を調整する必要がないレベルシフト回路および画像表示装置を提供するものである。
【００１７】
【課題を解決するための手段】
本発明のレベルシフト回路は、入力部に設けられる容量手段と、前記容量手段により容量結合された入力信号の直流電圧レベルを設定するためのバイアス電圧設定手段と、直流電圧レベルを設定された入力信号の振幅レベルを増幅するためのアンプ手段とを備えたレベルシフト回路において、前記バイアス電圧設定手段が正電源電圧と負電源電圧との間に分圧手段を設けることで構成されると共に、前記アンプ手段への入力信号線が１本であり、前記バイアス設定手段は、第１のｐチャネルのトランジスタのソースが正電源電圧に接続され、第１のｎチャネルのトランジスタのソースが負電源電圧に接続され、第２のｐチャネルのトランジスタのゲートとドレインと第２のｎチャネルのトランジスタのゲートとドレインとがアンプ手段の入力端子に接続されることを特徴としている。
【００１８】
本発明のレベルシフト回路は、前記アンプ手段がＣＭＯＳインバータ回路であることを特徴としている。
【００２０】
本発明のレベルシフト回路は、前記分圧手段として、容量を用いることを特徴としている。
【００２５】
本発明のレベルシフト回路は、前記バイアス電圧設定手段で設定された直流電圧レベルをクランプするための電圧クランプ手段を備えることを特徴としている。
【００２６】
本発明のレベルシフト回路は、前記バイアス電圧設定手段で設定された直流電圧レベルが前記電圧クランプ手段によりクランプするときに、電圧降下した電圧を補償する手段を備えることを特徴としている。
【００２７】
本発明の画像処理装置は、入力部に設けられる容量手段と、前記容量手段により容量結合された入力信号の直流電圧レベルを設定するためのバイアス電圧設定手段と、直流電圧レベルを設定された入力信号の振幅レベルを増幅するためのアンプ手段とを備えたレベルシフト回路を用いた画像表示装置において、前記バイアス電圧設定手段が正電源電圧と負電源電圧との間に分圧手段を設けることで構成されると共に、前記アンプ手段への入力信号線が１本であり、前記バイアス設定手段は、第１のｐチャネルのトランジスタのソースが正電源電圧に接続され、第１のｎチャネルのトランジスタのソースが負電源電圧に接続され、第２のｐチャネルのトランジスタのゲートとドレインと第２のｎチャネルのトランジスタのゲートとドレインとがアンプ手段の入力端子に接続されることを特徴としている。
【００２８】
本発明の画像表示装置は、前記アンプ手段がＣＭＯＳインバータ回路であることを特徴としている。
【００３２】
本発明の画像表示装置は、前記バイアス電圧設定手段で設定された直流電圧レベルをクランプするための電圧クランプ手段を備えることを特徴としている。
本発明のレベルシフト回路は、入力部に設けられる容量手段と、前記容量手段により容量結合された入力信号の直流電圧レベルを設定するためのバイアス電圧設定手段と、直流電圧レベルを設定された入力信号の振幅レベルを増幅するためのアンプ手段とを備えたレベルシフト回路において、前記バイアス電圧設定手段が正電源電圧と負電源電圧との間に分圧手段を設けることで構成されると共に、前記アンプ手段への入力信号線が１本であり、前記分圧手段として複数個のｐチャネルのトランジスタと複数個のｎチャネルのトランジスタとが用いられ、各前記ｐチャネルのトランジスタは、隣接するもの同士でソースとドレインとが接続されることにより直列に接続され、各前記ｐチャネルのトランジスタのゲートは負電源電圧に接続され、端に位置する前記ｐチャネルのトランジスタのソースは正電源電圧に接続され、各前記ｎチャネルのトランジスタは、隣接するもの同士でソースとドレインとが接続されて直列に接続され、端に位置するｎチャネルのトランジスタのソースは負電源電圧に接続され、各前記ｎチャネルのトランジスタのゲートは正電源電圧に接続されていることを特徴としている。
本発明の画像表示装置は、入力部に設けられる容量手段と、前記容量手段により容量結合された入力信号の直流電圧レベルを設定するためのバイアス電圧設定手段と、直流電圧レベルを設定された入力信号の振幅レベルを増幅するためのアンプ手段とを備えたレベルシフト回路を用いた画像表示装置において、前記バイアス電圧設定手段が正電源電圧と負電源電圧との間に分圧手段を設けることで構成されると共に、前記アンプ手段への入力信号線が１本であり、前記分圧手段として複数個のｐチャネルのトランジスタと複数個のｎチャネルのトランジスタとが用いられ、各前記ｐチャネルのトランジスタは、隣接するもの同士でソースとドレインとが接続されることにより直列に接続され、各前記ｐチャネルのトランジスタのゲートは負電源電圧に接続され、端に位置する前記ｐチャネルのトランジスタのソースは正電源電圧に接続され、各前記ｎチャネルのトランジスタは、隣接するもの同士でソースとドレインとが接続されて直列に接続され、端に位置するｎチャネルのトランジスタのソースは負電源電圧に接続され、各前記ｎチャネルのトランジスタのゲートは正電源電圧に接続されていることを特徴としている。
【００３３】
以下、上記構成による作用を説明する。
【００３４】
本発明のレベルシフト回路および画像表示装置は、バイアス電圧設定手段が正電源電圧と負電源電圧との間に分圧手段を設けることで構成されるため、簡単な回路構成でバイアス電圧設定手段を実現することができると共に、入力信号の直流電圧レベルを容易にアンプ手段の動作点の範囲にシフトすることができる。また、アンプ手段の入力端子が１つの端子から構成されるため、レベルシフト回路への入力信号線数が少なくてすむと共に、簡単な回路構成でアンプ手段を実現することができる。
【００３５】
本発明のレベルシフト回路および画像表示装置は、アンプ手段がＣＭＯＳインバータ回路であるため、ｐチャネルのトランジスタとｎチャネルのトランジスタを用いた簡単な構成でアンプ手段を実現することができる。
【００３６】
本発明のレベルシフト回路および画像表示装置は、分圧手段としてｐチャネルのトランジスタとｎチャネルのトランジスタを用いるため、入力信号の直流電圧レベルをトランジスタのオン抵抗比により容易に設定することができる。また、単結晶シリコンと比べてしきい値電圧にばらつきのある多結晶シリコンでレベルシフト回路全体を同一基板上に形成することができる。つまり、レベルシフト回路を含めたドライバモノリシック型の画像表示装置を実現することが可能となる。
【００３７】
本発明のレベルシフト回路および画像表示装置は、分圧手段として容量を用いるため、入力信号の直流電圧レベルを容量の面積比により容易に設定することができる。容量は多結晶シリコン上にも簡単に構成できるため、レベルシフト回路全体を同一基板上に形成することができる。つまり、レベルシフト回路を含めたドライバモノリシック型の画像表示装置を実現することが可能となる。
【００３８】
本発明のレベルシフト回路および画像表示装置は、分圧手段として抵抗体を用いるため、入力信号の直流電圧レベルを抵抗比により容易に設定することができると共に、レベルシフト回路全体を同一基板上に形成することができる。つまり、レベルシフト回路を含めたドライバモノリシック型の画像表示装置を実現することが可能となる。
【００３９】
本発明のレベルシフト回路および画像表示装置は、バイアス電圧設定手段の構成として、ｐチャネルのトランジスタのソースとｎチャネルのトランジスタのゲートとが正電源電圧に接続され、ｐチャネルのトランジスタのゲートとｎチャネルのトランジスタのソースとが負電源電圧に接続され、ｐチャネルのトランジスタのドレインとｎチャネルのトランジスタのドレインとがアンプ手段の入力端子に接続されるため、レベルシフト回路を構成するトランジスタのしきい値電圧が変動してアンプ手段の動作点がシフトしても、それに追従して入力信号の直流電圧レベルを自動的に設定することができる。
【００４０】
本発明のレベルシフト回路および画像表示装置は、バイアス電圧設定手段の構成として、ｐチャネルのトランジスタのソースが正電源電圧に接続され、ｎチャネルのトランジスタのソースが負電源電圧に接続され、ｐチャネルのトランジスタのゲートとドレインとｎチャネルのトランジスタのゲートとドレインとがアンプ手段の入力端子に接続されるため、レベルシフト回路を構成するトランジスタのしきい値電圧が変動してアンプ手段の動作点がシフトしても、入力信号の直流電圧レベルの設定を容易に行うことができる。
【００４１】
本発明のレベルシフト回路および画像表示装置は、ｐチャネルのトランジスタとｎチャネルのトランジスタは各々複数個を用いて前記分圧手段を構成するため、各々のトランジスタのソース・ドレイン端子間にかかる電界によるストレスを低減することができる。また、トランジスタの数により入力信号の直流電圧レベルを決められるので、設定の自由度を高くすることができる。
【００４２】
本発明のレベルシフト回路および画像表示装置は、バイアス電圧設定手段で設定された直流電圧レベルをクランプするための電圧クランプ手段を備えるため、入力信号の周波数、バイアス電圧設定手段を構成するトランジスタおよび入力部に設けられる容量手段に関わらず、入力信号の波形の歪みを防ぐことができる。そのため、設計の自由度を高くすることも可能である。
【００４３】
本発明のレベルシフト回路および画像表示装置は、バイアス電圧設定手段で設定された直流電圧レベルが前記電圧クランプ手段によりクランプするときに、電圧降下した電圧を補償する手段を備えるため、入力信号の直流電圧レベルをバイアス電圧設定手段で容易に設定することができる。
【００４４】
【発明の実施の形態】
本発明の実施の形態について以下に説明する。
【００４５】
（実施の形態１）
図１は、本発明の実施の形態１における画像表示装置に用いるレベルシフト回路を示す。図１において、ＶＤＤは正電源電圧、ＧＮＤは負電源電圧、ＩＮは入力信号、ＯＵＴは出力信号、Ｃ１１はコンデンサ、ｐ１１およびｐ１２はｐチャネルＴＦＴ、ｎ１１およびｎ１２はｎチャネルＴＦＴである。
【００４６】
図１では、正電源電圧ＶＤＤ、負電源電圧ＧＮＤ、ｐチャネルＴＦＴｐ１１、ｎチャネルＴＦＴｎ１１からなるバイアス電圧設定部と、正電源電圧ＶＤＤ、負電源電圧ＧＮＤ、ｐチャネルＴＦＴｐ１２、ｎチャネルＴＦＴｎ１２からなるアンプ回路部とから構成される。バイアス電圧設定部では、ｐチャネルＴＦＴｐ１１のドレインとｎチャネルＴＦＴｎ１１のドレインとが接続されると共にコンデンサＣ１１の一方の電極と接続され、ｐチャネルＴＦＴｐ１１のソースおよびｎチャネルＴＦＴｎ１１のゲートは正電源電圧ＶＤＤと接続され、ｐチャネルＴＦＴｐ１１のゲートおよびｎチャネルＴＦＴｎ１１のソースは負電源電圧ＧＮＤと接続される。アンプ回路部では、ｐチャネルＴＦＴｐ１２のゲートとｎチャネルＴＦＴｎ１２のゲートとが接続されると共にコンデンサＣ１１の一方の電極と接続され（アンプ回路部の入力端子となる）、ｐチャネルＴＦＴｐ１２のドレインとｎチャネルＴＦＴｎ１２のドレインとが接続され（アンプ回路部の出力端子となる）、ｐチャネルＴＦＴｐ１２のソースは正電源電圧ＶＤＤと接続され、ｎチャネルＴＦＴｎ１２のソースは負電源電圧ＧＮＤと接続される。
【００４７】
図１に示す本発明の実施の形態１におけるレベルシフト回路の動作について説明する。入力信号ＩＮはコンデンサＣ１１により容量結合されてアンプ回路部の入力端子へ入力される。ここで、ｐチャネルＴＦＴｐ１１およびｎチャネルＴＦＴｎ１１のオン抵抗の比によって決定されるバイアス電圧（この電圧をＶｂと定義する）により、入力信号ＩＮの振幅レベルは変わらないが、その振幅レベルの中心電圧はバイアス電圧Ｖｂにシフトされる。つまり、そのバイアス電圧Ｖｂを正しく設定することにより、アンプ回路部の動作を正常に行うことができる。そして、アンプ回路部では、入力信号ＩＮがハイレベルのとき、ｐチャネルＴＦＴｐ１２はオフとなり、ｎチャネルＴＦＴｎ１２はオンとなり、アンプ回路部の出力端子からは負電源ＧＮＤが出力される。入力信号ＩＮがローレベルのとき、ｐチャネルＴＦＴｐ１２はオンとなり、ｎチャネルＴＦＴｎ１２はオフとなり、アンプ回路部の出力端子からは正電源ＶＤＤが出力される。すなわち、入力信号ＩＮの振幅レベルは、図１に示す本発明の実施の形態１におけるレベルシフト回路により増幅されている。（但し、正電源電圧ＶＤＤと負電源電圧ＧＮＤとの電位差は、入力信号ＩＮの振幅レベルより高く設定される。）
図２は、本発明の実施の形態１におけるレベルシフト回路の入出力の関係を示す。入力信号ＩＮの振幅レベルの中心電圧はバイアス電圧Ｖｂにシフトされ、信号ｉｎｂとなり、アンプ回路部の入力端子へ入力される。そして、アンプ回路部の入出力の電圧特性が波形ｂのような特性で、信号ｉｎｂの振幅レベルがアンプ回路部の出力電圧を正電源電圧ＶＤＤから負電源電圧ＧＮＤへ反転するような入力電圧の動作点の範囲となれば、アンプ回路部の出力端子からは信号ｏｕｔｂが出力される。
【００４８】
ここで、レベルシフト回路を構成するｐチャネルＴＦＴのしきい値電圧の絶対値がｎチャネルＴＦＴのしきい値電圧の絶対値に対して小さくなった場合、アンプ回路部の入出力の電圧特性は波形ｃのような特性になり、動作点が正電源電圧ＶＤＤ側にシフトされる。その場合でも、アンプ回路部の入力端子へ入力される信号が信号ｉｎｂのままであれば、アンプ回路部の出力端子からは信号ｏｕｔｃが出力され、振幅レベルの十分な変換が行われないことになる。しかしながら、ｐチャネルＴＦＴのしきい値電圧の絶対値がｎチャネルＴＦＴのしきい値電圧の絶対値に対して小さくなった場合、ｐチャネルＴＦＴｐ１１のオン抵抗はｎチャネルＴＦＴｎ１１のオン抵抗より値が低くなるため、バイアス電圧設定部により決定されるバイアス電圧はＶｂより正電源電圧ＶＤＤ側にシフトされＶｃとなり、アンプ回路部の入力端子へ入力される信号が信号ｉｎｃとなる。その結果、アンプ回路の出力端子からは信号ｏｕｔｂが出力される。
【００４９】
上述とは逆に、レベルシフト回路を構成するｐチャネルＴＦＴのしきい値電圧の絶対値がｎチャネルＴＦＴのしきい値電圧の絶対値に対して大きくなった場合、アンプ回路部の入出力の電圧特性は波形ａのような特性になり、動作点が負電源電圧ＧＮＤ側にシフトされる。その場合は、ｐチャネルＴＦＴｐ１１のオン抵抗はｎチャネルＴＦＴｎ１１のオン抵抗より値が高くなるため、バイアス電圧設定部により決定されるバイアス電圧はＶｂより負電源電圧ＧＮＤ側にシフトされＶａとなり、アンプ回路部の入力端子へ入力される信号が信号ｉｎａとなる。その結果、アンプ回路の出力端子からは、信号ｏｕｔａではなく信号ｏｕｔｂが出力される。
【００５０】
つまり、本発明の実施の形態１におけるレベルシフト回路では、レベルシフト回路を構成するトランジスタのしきい値電圧が変動してアンプ回路部の動作点がシフトしても、それに追従してバイアス電圧がバイアス電圧設定部で自動的に設定されることになる。
【００５１】
尚、図１に示す本発明の実施の形態１におけるレベルシフト回路では、ｐチャネルＴＦＴおよびｎチャネルＴＦＴを各々１つずつでバイアス電圧設定部を構成しているが、ｐチャネルＴＦＴおよびｎチャネルＴＦＴを両方またはいずれか一方を２つ以上で構成しても良い。
【００５２】
図３は、本発明の実施の形態１におけるレベルシフト回路の別の例を示す。図３において、Ｃ３１はコンデンサ、ｐ３１、ｐ３２およびｐ３３はｐチャネルＴＦＴ、ｎ３１、ｎ３２およびｎ３３はｎチャネルＴＦＴ、他の構成要素は図１と同様である。
【００５３】
図３では、図１に示す本発明の実施の形態１におけるレベルシフト回路と比べて、バイアス電圧設定部が各々２つのｐチャネルＴＦＴおよびｎチャネルＴＦＴから構成される点が異なる。このようにすることで、各トランジスタの端子間にかかる電圧を低減できるため、トランジスタのソース・ドレイン端子間にかかる電界によるストレス低減効果が期待できる。また、ｐチャネルＴＦＴおよびｎチャネルＴＦＴの個数の比でもバイアス電圧を決めることが可能となり、バイアス電圧の設定の自由度が増すことになる。
【００５４】
（実施の形態２）
図４は、本発明の実施の形態２における画像表示装置に用いるレベルシフト回路を示す。図４において、Ｃ４１はコンデンサ、ｐ４１、ｐ４２およびｐ４３はｐチャネルＴＦＴ、ｎ４１、ｎ４２およびｎ４３はｎチャネルＴＦＴ、他の構成要素は図１と同様である。
【００５５】
図４では、図３に示す本発明の実施の形態１におけるレベルシフト回路と比べて、バイアス電圧設定部を構成するｐチャネルＴＦＴｐ４２のゲートとｎチャネルＴＦＴｎ４１のゲートとが接続されると共に、ｐチャネルＴＦＴｐ４２のドレインおよびｎチャネルＴＦＴｎ４１のドレインと接続される点が異なる。
【００５６】
ここで、図２および図３に示す実施の形態１におけるレベルシフト回路では、トランジスタのしきい値電圧の変動によるアンプ回路部の動作点のシフト量およびバイアス電圧設定部からのバイアス電圧のシフト方向は一致するが、一般的にバイアス電圧のシフト量がアンプ回路部の動作点よりも大きくなる。そのため、バイアス電圧のシフト量が大きくなりすぎると、入力信号ＩＮの振幅レベルがアンプ回路部の動作点の範囲とずれる可能性がある。一方、図４に示す本発明の実施の形態２におけるレベルシフト回路では、バイアス電圧設定部からのバイアス電圧がｐチャネルＴＦＴｐ４２のゲートおよびｎチャネルＴＦＴｎ４１のゲートにフィードバックされ、トランジスタのしきい値電圧の変動によるバイアス電圧のシフト量を補償することができる。
【００５７】
その補償効果について詳しく説明する。レベルシフト回路を構成するｐチャネルＴＦＴのしきい値電圧の絶対値がｎチャネルＴＦＴのしきい値電圧の絶対値に対して小さくなった場合、ｐチャネルＴＦＴｐ４１およびｐ４２のオン抵抗はｎチャネルＴＦＴｎ４１およびｎ４２のオン抵抗より値が低くなるため、バイアス電圧は正電源電圧ＶＤＤ側にシフトされる。しかしながら、バイアス電圧設定部からのバイアス電圧は、ｐチャネルＴＦＴｐ４２のゲートおよびｎチャネルＴＦＴｎ４１のゲートにフィードバックされるため、正電源電圧ＶＤＤ側にシフトされたバイアス電圧によりｎチャネルＴＦＴｎ４１のオン抵抗の値が低くなるように働く。その結果、バイアス電圧のシフト量は、図２および図３に示す実施の形態１におけるレベルシフト回路と比べて小さくなる。上述とは逆に、レベルシフト回路を構成するｐチャネルＴＦＴのしきい値電圧の絶対値がｎチャネルＴＦＴのしきい値電圧の絶対値に対して大きくなった場合、バイアス電圧は負電源電圧ＧＮＤ側にシフトされるが、ｐチャネルＴＦＴｐ４２オン抵抗の値が低くなるように働く。その結果、上述と同様に、バイアス電圧のシフト量は、図２および図３に示す実施の形態１におけるレベルシフト回路と比べて小さくなる。
【００５８】
つまり、本発明の実施の形態２におけるレベルシフト回路では、レベルシフト回路を構成するトランジスタのしきい値電圧が変動してアンプ回路部の動作点がシフトする場合、バイアス電圧設定部からのバイアス電圧をアンプ回路部のシフト量に合わせて設定することが容易になる。
【００５９】
尚、図４に示す本発明の実施の形態２におけるレベルシフト回路では、ｐチャネルＴＦＴおよびｎチャネルＴＦＴを各々２つずつでバイアス電圧設定部を構成しているが、ｐチャネルＴＦＴおよびｎチャネルＴＦＴを両方またはいずれか一方を３つ以上で構成しても良い。また、ｐチャネルＴＦＴおよびｎチャネルＴＦＴを両方またはいずれか一方を１つで構成しても良い。すなわち、図４に示す本発明の実施の形態２におけるレベルシフト回路からｐチャネルＴＦＴｐ４１またはｎチャネルＴＦＴｎ４２を取り除いた構成としても良い。
【００６０】
（実施の形態３）
図５は、本発明の実施の形態３における画像表示装置に用いるレベルシフト回路を示す。図５において、Ｃ５１はコンデンサ、ｐ５１およびｐ５２はｐチャネルＴＦＴ、ｎ５１、ｎ５２およびｎ５３はｎチャネルＴＦＴ、他の構成要素は図１と同様である。
【００６１】
図５では、図１に示す本発明の実施の形態１におけるレベルシフト回路と比べて、バイアス電圧設定部の出力端子とアンプ回路部の入力端子との間に電圧クランプ用のｎチャネルＴＦＴｎ５２が設けられている点が異なる。ｎチャネルＴＦＴｎ５２のドレインは、アンプ回路部の入力端子となるｐチャネルＴＦＴｐ５２のゲートとｎチャネルＴＦＴｎ５３のゲートと接続されると共にコンデンサＣ５１の一方の電極と接続される。また、ｎチャネルＴＦＴｎ５２のゲートはバイアス電圧設定部の出力端子となるｐチャネルＴＦＴｐ５１のドレインおよびｎチャネルＴＦＴｎ５１のドレインと接続され、ｎチャネルＴＦＴｎ５２のソースは正電源電圧ＶＤＤと接続される。
【００６２】
ここで、図１および図３に示す本発明の実施の形態１におけるレベルシフト回路並びに図４示す本発明の実施の形態２におけるレベルシフト回路では、コンデンサのインピーダンスがバイアス電圧設定部を構成するｐチャネルＴＦＴおよびｎチャネルＴＦＴのオン抵抗の値に対して、十分低くする必要がある。図１に示す本発明の実施の形態１におけるレベルシフト回路で考えると、入力信号ＩＮの周波数をｆＨｚ、ｐチャネルＴＦＴｐ１１のオン抵抗をＲｐ１１、ｎチャネルＴＦＴｎ１１のオン抵抗をＲｎ１１とした場合、コンデンサＣ１１のインピーダンスＺｃ１１はＺｃ１１＝１／（２π・ｆ・Ｃ１１）となるが、
１／（２π・ｆ・Ｃ１１）＜＜Ｒｐ１１、Ｒｎ１１
の関係式が成り立つようにしなければならない。そうでないと、アンプ回路部の入力端子で信号波形が歪んだものとなり、レベルシフト回路が正常に動作しなくなる。
【００６３】
尚、入力信号ＩＮの周波数ｆＨｚからｆ／１０Ｈｚになった場合、上式を満たすためには、コンデンサＣ１１の値を１０倍、またはｐチャネルＴＦＴｐ１１のオン抵抗Ｒｐ１１およびｎチャネルＴＦＴｎ１１のオン抵抗Ｒｎ１１の値を１０倍にする必要がある。すなわち、入力信号ＩＮの周波数におけるコンデンサＣ１１のインピーダンスＺｃ１１とバイアス電圧設定部のトランジスタのオン抵抗との比を十分に大きくするために、コンデンサのサイズを大きくして容量を増やすか、またはバイアス電圧設定部を構成するトランジスタの数を多くしてトランジスタのオン抵抗を高くしなければならない。しかしながら、コンデンサのサイズを大きくしたり、トランジスタの数を増やすことは、レベルシフト回路の規模の増大につながるため必ずしも好ましくない。また、ｐチャネルＴＦＴｐ１１のオン抵抗Ｒｐ１１およびｎチャネルＴＦＴｎ１１のオン抵抗Ｒｎ１１の値を高くするため、トランジスタのサイズを調整する方法も考えられるが、トランジスタの設計ルールを考慮すると、トランジスタのオン抵抗の値を一定以上にすることは困難である。
【００６４】
一方、図５に示す本発明の実施の形態３におけるレベルシフト回路では、入力信号ＩＮのローレベルがｐチャネルＴＦＴｐ５１のオン抵抗とｎチャネルＴＦＴｎ５１のオン抵抗との比で設定された電圧から、ｎチャネルＴＦＴｎ５２のしきい値電圧だけ電圧降下した電圧Ｖ’にシフトされる。もし、入力信号ＩＮのローレベルが電圧Ｖ’よりも低くなる方向で動作しても、ｎチャネルＴＦＴｎ５２を介して、アンプ回路部を構成するｐチャネルＴＦＴｐ５２のゲートおよびｎチャネルＴＦＴｎ５３のゲート並びにコンデンサＣ５１を充電することになり、常に電圧Ｖ’より低くなることはなく、電圧Ｖ’にクランプされる。そして、入力信号ＩＮの振幅レベルがアンプ回路部の動作点の範囲となるように、入力信号のローレベル、すなわち電圧Ｖ’を設定すれば良い。
【００６５】
つまり、本発明の実施の形態３におけるレベルシフト回路では、入力信号のローレベルを電圧クランプすることにより、入力信号の波形が歪むことなくアンプ回路部へ入力されるため、バイアス電圧設定部を構成するｐチャネルＴＦＴおよびｎチャネルＴＦＴのオン抵抗の値、コンデンサの容量の調整が不要となり、設計時の自由度が増すことになる。
【００６６】
図６は、本発明の実施の形態３におけるレベルシフト回路の別の例を示す。図６において、Ｃ６１はコンデンサ、ｐ６１およびｐ６２はｐチャネルＴＦＴ、ｎ６１、ｎ６２およびｎ６３はｎチャネルＴＦＴ、他の構成要素は図１と同様である。
【００６７】
図６では、図５に示す本発明の実施の形態３におけるレベルシフト回路と比べて、バイアス電圧設定部の出力端子とアンプ回路部の入力端子との間に設けられる電圧クランプ用のｎチャネルＴＦＴｎ６２のゲートとソースとが接続される点が異なる。このようにすることで、ｎチャネルＴＦＴｎ６２はダイオードとして機能し、入力信号ＩＮのローレベルがｐチャネルＴＦＴｐ６１のオン抵抗とｎチャネルＴＦＴｎ６１のオン抵抗との比で設定された電圧から、ｎチャネルＴＦＴｎ６２のしきい値電圧だけ電圧降下した電圧にシフトされる。
【００６８】
尚、本発明の実施の形態３におけるレベルシフト回路では、ｐチャネルＴＦＴおよびｎチャネルＴＦＴを各々１つずつでバイアス電圧設定部を構成しているが、ｐチャネルＴＦＴおよびｎチャネルＴＦＴを両方またはいずれか一方を２つ以上で構成しても良い。
【００６９】
また、本発明の実施の形態３におけるレベルシフト回路では、電圧クランプ用としてｎチャネルＴＦＴを用いているが、ｐチャネルＴＦＴを用いても良い。
【００７０】
（実施の形態４）
図７は、本発明の実施の形態４における画像表示装置に用いるレベルシフト回路を示す。図７において、Ｃ７１はコンデンサ、ｐ７１、ｐ７２およびｐ７３はｐチャネルＴＦＴ、ｎ７１、ｎ７２、ｎ７３、ｎ７４およびｎ７５はｎチャネルＴＦＴ、他の構成要素は図１と同様である。
【００７１】
図７では、図４に示す本発明の実施の形態２におけるレベルシフト回路と比べて、バイアス電圧設定部の出力端子とアンプ回路部の入力端子との間に電圧クランプ用のｎチャネルＴＦＴｎ７３およびｎチャネルＴＦＴｎ７４が設けられている点が異なる。ｎチャネルＴＦＴｎ７３のドレインとｎチャネルＴＦＴｎ７４のソースとが接続され、ｎチャネルＴＦＴｎ７３のゲートは、ｐチャネルＴＦＴｐ７２のゲートおよびｎチャネルＴＦＴｎ７２のゲートと接続されると共にｐチャネルＴＦＴｐ７２のドレインおよびｎチャネルＴＦＴｎ７２のドレインと接続される。また、ｎチャネルＴＦＴｎ７３のソースは正電源電圧ＶＤＤと接続され、ｎチャネルＴＦＴｎ７４のゲートとドレインとが接続されると共に、アンプ回路部の入力端子となるｐチャネルＴＦＴｐ７３のゲートおよびｎチャネルＴＦＴｎ７５のゲート並びにコンデンサＣ７１の一方の電極と接続される。
【００７２】
ここで、図７に示す本発明の実施の形態４におけるレベルシフト回路の電圧クランプのレベルについて考える。バイアス電圧設定部からのバイアス電圧は、ｎチャネルＴＦＴｎ７３のしきい値電圧だけ電圧降下した電圧がｎチャネルＴＦＴｎ７３のドレインより出力される。そして、ｎチャネルＴＦＴｎ７４のゲートとドレインとが接続されるため、ｎチャネルＴＦＴｎ７３のドレインより出力される電圧は、ｎチャネルＴＦＴｎ７４のしきい値電圧だけ高くなる。
【００７３】
つまり、本発明の実施の形態４におけるレベルシフト回路では、電圧クランプ用のトランジスタを２つ設け、最初のトランジスタのしきい値電圧だけ電圧降下した電圧を次のトランジスタで補償することにより、バイアス電圧設定部で設定された電圧で入力信号のローレベルを電圧クランプすることができるため、バイアス電圧の設定が容易になる。
【００７４】
尚、本発明の実施の形態４におけるレベルシフト回路では、バイアス電圧設定部を本発明の実施の形態２におけるレベルシフト回路のバイアス電圧設定部と同じ構成としているが、本発明の実施の形態１におけるレベルシフト回路のバイアス電圧設定部と同じ構成としても良い。
【００７５】
また、本発明の実施の形態４におけるレベルシフト回路では、ｐチャネルＴＦＴおよびｎチャネルＴＦＴを各々２つずつでバイアス電圧設定部を構成しているが、ｐチャネルＴＦＴおよびｎチャネルＴＦＴを両方またはいずれか一方を３つ以上で構成しても良い。
【００７６】
さらに、本発明の実施の形態４におけるレベルシフト回路では、電圧クランプ用としてｎチャネルＴＦＴを用いているが、ｐチャネルＴＦＴを用いても良い。
【００７７】
（実施の形態５）
図８〜図１０は、本発明の実施の形態５における画像表示装置に用いるレベルシフト回路を示す。レベルシフト回路を構成するｐチャネルＴＦＴおよびｎチャネルＴＦＴのしきい値電圧の変動が小さく、アンプ回路部の動作点の範囲の変動が小さい場合、バイアス電圧設定部からのバイアス電圧をトランジスタのしきい値電圧に合わせる必要はなく、固定することが可能である。従って、図８〜図１０に示す本発明の実施の形態５におけるレベルシフト回路が考えられる。
【００７８】
図８において、Ｃ８１、Ｃ８２およびＣ８３はコンデンサ、ｐ８１はｐチャネルＴＦＴ、ｎ８１はｎチャネルＴＦＴ、他の構成要素は図１と同様である。図８では、図１に示す本発明の実施の形態１におけるレベルシフト回路と比べて、トランジスタを容量に置き換えた点が異なる。バイアス電圧はコンデンサＣ８２とコンデンサＣ８３との容量比に応じて設定される。
【００７９】
図９において、Ｃ９１、Ｃ９２およびＣ９３はコンデンサ、ｐ９１はｐチャネルＴＦＴ、ｎ９１およびｎ９２はｎチャネルＴＦＴ、他の構成要素は図１と同様である。図９では、図５に示す本発明の実施の形態３におけるレベルシフト回路と比べて、トランジスタを容量に置き換える点が異なる。コンデンサＣ９２とコンデンサＣ９３との容量比に応じて設定されるバイアス電圧は、ｎチャネルＴＦＴｎ９１のしきい値電圧だけ電圧降下した電圧により電圧クランプされる。
【００８０】
図１０において、Ｃ１０１はコンデンサ、Ｒ１０１、Ｒ１０２は抵抗、ｐ１０１はｐチャネルＴＦＴ、ｎ１０１はｎチャネルＴＦＴ、他の構成要素は図１と同様である。図１０では、図１に示す本発明の実施の形態１におけるレベルシフト回路と比べて、トランジスタを抵抗に置き換える点が異なる。バイアス電圧は抵抗Ｒ１０１と抵抗１０２との抵抗比に応じて設定される。
【００８１】
図８〜図１０に示す本発明の実施の形態５におけるレベルシフト回路では、コンデンサまたは抵抗を用いてバイアス電圧設定部を構成しているため、トランジスタの特性による影響を受けずにバイアス電圧を安定にかつ容易に設定できる。
【００８２】
尚、本発明の実施の形態５におけるレベルシフト回路では、コンデンサを用いたバイアス電圧設定部とアンプ回路部との間に電圧クランプ用のトランジスタを設けているが、抵抗を用いたバイアス電圧設定部とアンプ回路部との間に電圧クランプ用のトランジスタを設けても良いし、本発明の実施の形態４におけるレベルシフト回路のように電圧クランプ用のトランジスタを２つ設けても良い。
【００８３】
また、本発明の実施の形態５におけるレベルシフト回路では、コンデンサまたは抵抗を正電源電圧側と負電源電圧側とに各々１つずつでバイアス電圧設定部を構成しているが、正電源電圧側と負電源電圧側との両方またはいずれか一方を２つ以上で構成しても良い。
【００８４】
本発明の実施の形態におけるレベルシフト回路では、多結晶シリコンとして、連続粒界結晶性シリコンを用いても良い。
【００８５】
また、本発明の実施の形態におけるレベルシフト回路では、入力信号の振幅レベルの増幅手段であるアンプ回路部として、入力信号に対して反転した信号を出力するためのＣＭＯＳインバータ回路を用いているが、入力信号に対して反転しない信号を出力する回路手段を用いても良い。
【００８６】
【発明の効果】
以上説明したように、本発明のレベルシフト回路および画像表示装置においては、以下のような効果を奏する。
【００８７】
本発明のレベルシフト回路および画像表示装置には、バイアス電圧設定手段が正電源電圧と負電源電圧との間に分圧手段を設けることで構成されるため、簡単な回路構成でバイアス電圧設定手段を実現することができると共に、入力信号の直流電圧レベルを容易にアンプ手段の動作点の範囲にシフトすることができる。また、アンプ手段の入力端子が１つの端子から構成されるため、レベルシフト回路への入力信号線数が少なくてすむと共に、簡単な回路構成でアンプ手段を実現することができる。
【００８８】
本発明のレベルシフト回路および画像表示装置には、アンプ手段がＣＭＯＳインバータ回路であるため、ｐチャネルのトランジスタとｎチャネルのトランジスタを用いた簡単な構成でアンプ手段を実現することができる。
【００８９】
本発明のレベルシフト回路および画像表示装置には、分圧手段としてｐチャネルのトランジスタとｎチャネルのトランジスタを用いるため、入力信号の直流電圧レベルをトランジスタのオン抵抗比により容易に設定することができる。また、単結晶シリコンに比べてＶｔｈばらつきのある多結晶シリコンでレベルシフト回路全体を同一基板上に形成することができる。つまり、レベルシフト回路を含めたドライバモノリシック型の画像表示装置を実現することが可能となる。
【００９０】
本発明のレベルシフト回路および画像表示装置は、分圧手段として容量を用いるため、入力信号の直流電圧レベルを容量の面積比により容易に設定することができる。容量は多結晶シリコン上にも簡単に構成できるため、レベルシフト回路全体を同一基板上に形成することができる。つまり、レベルシフト回路を含めたドライバモノリシック型の画像表示装置を実現することが可能となる。
【００９１】
本発明のレベルシフト回路および画像表示装置は、分圧手段として抵抗体を用いるため、入力信号の直流電圧レベルを抵抗比により容易に設定することができると共に、レベルシフト回路全体を同一基板上に形成することができる。つまり、レベルシフト回路を含めたドライバモノリシック型の画像表示装置を実現することが可能となる。
【００９２】
本発明のレベルシフト回路および画像表示装置は、バイアス電圧設定手段の構成として、ｐチャネルのトランジスタのソースとｎチャネルのトランジスタのゲートとが正電源電圧に接続され、ｐチャネルのトランジスタのゲートとｎチャネルのトランジスタのソースとが負電源電圧に接続され、ｐチャネルのトランジスタのドレインとｎチャネルのトランジスタのドレインとがアンプ手段の入力端子に接続されるため、レベルシフト回路を構成するトランジスタのしきい値電圧が変動してアンプ手段の動作点がシフトしても、それに追従して入力信号の直流電圧レベルを自動的に設定することができる。
【００９３】
本発明のレベルシフト回路および画像表示装置は、バイアス電圧設定手段の構成として、ｐチャネルのトランジスタのソースが正電源電圧に接続され、ｎチャネルのトランジスタのソースが負電源電圧に接続され、ｐチャネルのトランジスタのゲートとドレインとｎチャネルのトランジスタのゲートとドレインとがアンプ手段の入力端子に接続されるため、レベルシフト回路を構成するトランジスタのしきい値電圧が変動してアンプ手段の動作点がシフトしても、入力信号の直流電圧レベルの設定を容易に行うことができる。
【００９４】
本発明のレベルシフト回路および画像表示装置は、ｐチャネルのトランジスタとｎチャネルのトランジスタは各々複数個を用いて前記分圧手段を構成するため、各々のトランジスタのソース・ドレイン端子間にかかる電界によるストレスを低減することができる。また、トランジスタの数により入力信号の直流電圧レベルを決められるので、設定の自由度を高くすることができる。
【００９５】
本発明のレベルシフト回路および画像表示装置は、バイアス電圧設定手段で設定された直流電圧レベルをクランプするための電圧クランプ手段を備えるため、入力信号の周波数、バイアス電圧設定手段を構成するトランジスタおよび入力部に設けられる容量手段に関わらず、入力信号の波形の歪みを防ぐことができる。そのため、設計の自由度を高くすることも可能である。
【００９６】
本発明のレベルシフト回路および画像表示装置は、バイアス電圧設定手段で設定された直流電圧レベルが前記電圧クランプ手段によりクランプするときに、電圧降下した電圧を補償する手段を備えるため、入力信号の直流電圧レベルをバイアス電圧設定手段で容易に設定することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１におけるレベルシフト回路を示す図である。
【図２】本発明の実施の形態１におけるレベルシフト回路の入出力の関係を示す図である。
【図３】本発明の実施の形態１におけるレベルシフト回路の別の例を示す図である。
【図４】本発明の実施の形態２におけるレベルシフト回路を示す図である。
【図５】本発明の実施の形態３におけるレベルシフト回路を示す図である。
【図６】本発明の実施の形態３におけるレベルシフト回路の別の例を示す図である。
【図７】本発明の実施の形態４におけるレベルシフト回路を示す図である。
【図８】本発明の実施の形態５におけるレベルシフト回路を示す図である。
【図９】本発明の実施の形態５におけるレベルシフト回路の別の例を示す図である。
【図１０】本発明の実施の形態５におけるレベルシフト回路の別の例を示す図である。
【図１１】ドライバモノリシック型のＴＦＴ液晶表示装置の構成を示す図である。
【図１２】従来のレベルシフト回路を示す図である。
【図１３】特開平４−２４２３１７号公報に開示されている、従来のレベルシフト回路を示す図である。
【符号の説明】
１ ビデオ信号端子
２ 対向電圧端子
３ ｎ段のシフトレジスタ
４ ｍ段のシフトレジスタ
５〜８ レベルシフト回路
ＳＰＶ ゲート用のスタートパルス
Φ１Ｖ、Φ２Ｖ 水平周波数のクロック信号
ΦＶ１〜ΦＶｎ ゲートバスラインの駆動パルス
Ｇ１〜Ｇｎ ゲートバスライン
ＳＰＨ ソース用のスタートパルス
Φ１Ｈ、Φ２Ｈ 水平周波数のｍ倍の周波数のクロック信号
ΦＨ１〜ΦＨｍ サンプリングパルス
Ｍ１〜Ｍｍ サンプリングスイッチ
Ｌ１〜Ｌｍ ソースバスライン
Ｍ１１〜Ｍｎｍ ＴＦＴ素子
Ｃ１１〜Ｃｎｍ 液晶セル
ＶＤＤ、ＶＢ 正電源電圧
ＧＮＤ 負電源電圧
ＩＮ 入力信号
（／ＩＮ） 入力信号ＩＮと電圧レベルが反転した関係にある入力信号
ＯＵＴ 出力信号
ｐ１１、ｐ１２、ｐ３１〜ｐ３３、ｐ４１〜ｐ４３、ｐ５１、ｐ５２、ｐ６１、ｐ６２、ｐ７１〜ｐ７３、ｐ８１、ｐ９１、ｐ１０１、ｐ１２１〜ｐ１２３、ｐ１３１〜ｐ１３３ ｐチャネルＴＦＴ
ｎ１１、ｎ１２、ｎ３１、ｎ３２、ｎ３３、ｎ４１、ｎ４２、ｎ４３、ｎ５１、ｎ５２、ｎ５３、ｎ６１〜ｎ６３、ｎ７１〜ｎ７５、ｎ８１、ｎ９１、ｎ９２、ｎ１０１、ｎ１２１〜ｎ１２３、ｎ１３１〜ｎ１３３ ｎチャネルＴＦＴ
Ｒ１０１、Ｒ１０２、Ｒ１３１、Ｒ１３２ 抵抗
Ｃ１１、Ｃ３１、Ｃ４１、Ｃ５１、Ｃ６１、Ｃ７１、Ｃ８１〜Ｃ８３、Ｃ９１〜Ｃ９３、Ｃ１０１、Ｃ１３１、Ｃ１３２ コンデンサ
Ｔ１３１、Ｔ１３２ ｎｐｎ型バイポーラトランジスタ
ＶＢ’ 分圧した電圧
Ｖａ、Ｖｂ、Ｖｃ バイアス電圧
ｉｎａ、ｉｎｂ、ｉｎｃ アンプ回路部の入力信号
ａ、ｂ、ｃ アンプ回路部の入出力の電圧波形
ｏｕｔａ、ｏｕｔｂ、ｏｕｔｃ アンプ回路部の出力信号
Ｒｐ１１ ｐチャネルＴＦＴｐ１１のオン抵抗
Ｒｎ１１ ｎチャネルＴＦＴｎ１１のオン抵抗
Ｚｃ１１ コンデンサＣ１１のインピーダンス
Claims (9)
- 入力部に設けられる容量手段と、前記容量手段により容量結合された入力信号の直流電圧レベルを設定するためのバイアス電圧設定手段と、直流電圧レベルを設定された入力信号の振幅レベルを増幅するためのアンプ手段とを備えたレベルシフト回路において、
前記バイアス電圧設定手段が正電源電圧と負電源電圧との間に分圧手段を設けることで構成されると共に、前記アンプ手段への入力信号線が１本であり、
前記バイアス設定手段は、第１のｐチャネルのトランジスタのソースが正電源電圧に接続され、第１のｎチャネルのトランジスタのソースが負電源電圧に接続され、第２のｐチャネルのトランジスタのゲートとドレインと第２のｎチャネルのトランジスタのゲートとドレインとがアンプ手段の入力端子に接続されることを特徴とするレベルシフト回路。 - 前記アンプ手段がＣＭＯＳインバータ回路であることを特徴とする請求項１記載のレベルシフト回路。
- 前記バイアス電圧設定手段で設定された直流電圧レベルをクランプするための電圧クランプ手段を備えることを特徴とする請求１乃至２記載のレベルシフト回路。
- 前記バイアス電圧設定手段で設定された直流電圧レベルが前記電圧クランプ手段によりクランプするときに、電圧降下した電圧を補償する手段を備えることを特徴とする請求項３記載のレベルシフト回路。
- 入力部に設けられる容量手段と、前記容量手段により容量結合された入力信号の直流電圧レベルを設定するためのバイアス電圧設定手段と、直流電圧レベルを設定された入力信号の振幅レベルを増幅するためのアンプ手段とを備えたレベルシフト回路を用いた画像表示装置において、
前記バイアス電圧設定手段が正電源電圧と負電源電圧との間に分圧手段を設けることで構成されると共に、前記アンプ手段への入力信号線が１本であり、
前記バイアス設定手段は、第１のｐチャネルのトランジスタのソースが正電源電圧に接続され、第１のｎチャネルのトランジスタのソースが負電源電圧に接続され、第２のｐチャネルのトランジスタのゲートとドレインと第２のｎチャネルのトランジスタのゲートとドレインとがアンプ手段の入力端子に接続されることを特徴とする画像表示装置。 - 前記アンプ手段がＣＭＯＳインバータ回路であることを特徴とする請求項５記載の画像表示装置。
- 前記バイアス電圧設定手段で設定された直流電圧レベルをクランプするための電圧クランプ手段を備えることを特徴とする請求５乃至６記載の画像表示装置。
- 入力部に設けられる容量手段と、前記容量手段により容量結合された入力信号の直流電圧レベルを設定するためのバイアス電圧設定手段と、直流電圧レベルを設定された入力信号の振幅レベルを増幅するためのアンプ手段とを備えたレベルシフト回路において、
前記バイアス電圧設定手段が正電源電圧と負電源電圧との間に分圧手段を設けることで構成されると共に、前記アンプ手段への入力信号線が１本であり、
前記分圧手段として複数個のｐチャネルのトランジスタと複数個のｎチャネルのトランジスタとが用いられ、
各前記ｐチャネルのトランジスタは、隣接するもの同士でソースとドレインとが接続されることにより直列に接続され、
各前記ｐチャネルのトランジスタのゲートは負電源電圧に接続され、
端に位置する前記ｐチャネルのトランジスタのソースは正電源電圧に接続され、
各前記ｎチャネルのトランジスタは、隣接するもの同士でソースとドレインとが接続されて直列に接続され、
端に位置するｎチャネルのトランジスタのソースは負電源電圧に接続され、
各前記ｎチャネルのトランジスタのゲートは正電源電圧に接続されていることを特徴とするレベルシフト回路。 - 入力部に設けられる容量手段と、前記容量手段により容量結合された入力 信号の直流電圧レベルを設定するためのバイアス電圧設定手段と、直流電圧レベルを設定された入力信号の振幅レベルを増幅するためのアンプ手段とを備えたレベルシフト回路を用いた画像表示装置において、
前記バイアス電圧設定手段が正電源電圧と負電源電圧との間に分圧手段を設けることで構成されると共に、前記アンプ手段への入力信号線が１本であり、
前記分圧手段として複数個のｐチャネルのトランジスタと複数個のｎチャネルのトランジスタとが用いられ、
各前記ｐチャネルのトランジスタは、隣接するもの同士でソースとドレインとが接続されることにより直列に接続され、
各前記ｐチャネルのトランジスタのゲートは負電源電圧に接続され、
端に位置する前記ｐチャネルのトランジスタのソースは正電源電圧に接続され、
各前記ｎチャネルのトランジスタは、隣接するもの同士でソースとドレインとが接続されて直列に接続され、
端に位置するｎチャネルのトランジスタのソースは負電源電圧に接続され、
各前記ｎチャネルのトランジスタのゲートは正電源電圧に接続されていることを特徴とする画像表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000092725A JP3609977B2 (ja) | 1999-07-15 | 2000-03-30 | レベルシフト回路および画像表示装置 |
| TW089113864A TW507188B (en) | 1999-07-15 | 2000-07-12 | Level shift circuit and image display device |
| US09/617,255 US6522323B1 (en) | 1999-03-30 | 2000-07-14 | Level shift circuit and image display device |
| KR10-2000-0040784A KR100457004B1 (ko) | 1999-07-15 | 2000-07-15 | 레벨시프트회로 및 화상표시장치 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20110099 | 1999-07-15 | ||
| JP11-201100 | 1999-07-15 | ||
| JP2000092725A JP3609977B2 (ja) | 1999-07-15 | 2000-03-30 | レベルシフト回路および画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001085990A JP2001085990A (ja) | 2001-03-30 |
| JP3609977B2 true JP3609977B2 (ja) | 2005-01-12 |
Family
ID=26512571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000092725A Expired - Fee Related JP3609977B2 (ja) | 1999-03-30 | 2000-03-30 | レベルシフト回路および画像表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6522323B1 (ja) |
| JP (1) | JP3609977B2 (ja) |
| KR (1) | KR100457004B1 (ja) |
| TW (1) | TW507188B (ja) |
Families Citing this family (57)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001183702A (ja) * | 1999-12-27 | 2001-07-06 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| JP3734664B2 (ja) * | 2000-02-24 | 2006-01-11 | 株式会社日立製作所 | 表示デバイス |
| TW491988B (en) * | 2001-03-21 | 2002-06-21 | Century Semiconductor Inc | Single-ended high voltage level shifters applied in TET-LCD gate drivers |
| JP3780868B2 (ja) * | 2001-04-23 | 2006-05-31 | 株式会社日立製作所 | 液晶表示装置 |
| TW526465B (en) * | 2001-04-27 | 2003-04-01 | Toshiba Corp | Display apparatus, digital/analog converting circuit and digital/analog converting method |
| JP4785271B2 (ja) * | 2001-04-27 | 2011-10-05 | 株式会社半導体エネルギー研究所 | 液晶表示装置、電子機器 |
| JP4439761B2 (ja) | 2001-05-11 | 2010-03-24 | 株式会社半導体エネルギー研究所 | 液晶表示装置、電子機器 |
| TW582005B (en) * | 2001-05-29 | 2004-04-01 | Semiconductor Energy Lab | Pulse output circuit, shift register, and display device |
| JP3596540B2 (ja) * | 2001-06-26 | 2004-12-02 | セイコーエプソン株式会社 | レベルシフタ及びそれを用いた電気光学装置 |
| SG148032A1 (en) * | 2001-07-16 | 2008-12-31 | Semiconductor Energy Lab | Light emitting device |
| US6788108B2 (en) * | 2001-07-30 | 2004-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP4831895B2 (ja) * | 2001-08-03 | 2011-12-07 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US7218349B2 (en) * | 2001-08-09 | 2007-05-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US6507220B1 (en) * | 2001-09-28 | 2003-01-14 | Xilinx, Inc. | Correction of duty-cycle distortion in communications and other circuits |
| JP4397555B2 (ja) * | 2001-11-30 | 2010-01-13 | 株式会社半導体エネルギー研究所 | 半導体装置、電子機器 |
| EP1331628A3 (en) * | 2002-01-22 | 2005-01-19 | Seiko Epson Corporation | Method of and circuit for driving a pixel |
| JP4986983B2 (ja) * | 2002-02-20 | 2012-07-25 | 三菱電機株式会社 | 駆動回路 |
| KR101114892B1 (ko) * | 2002-12-25 | 2012-03-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 보정 회로를 구비한 디지털 회로 및 그것을 갖는 전자기기 |
| JP4339103B2 (ja) | 2002-12-25 | 2009-10-07 | 株式会社半導体エネルギー研究所 | 半導体装置及び表示装置 |
| US7528643B2 (en) | 2003-02-12 | 2009-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic device having the same, and driving method of the same |
| JP4043409B2 (ja) * | 2003-06-17 | 2008-02-06 | 三菱電機株式会社 | レベル変換回路 |
| KR100608106B1 (ko) * | 2003-11-20 | 2006-08-02 | 삼성전자주식회사 | 소스 라인 리페어 기능을 갖는 액정표시장치 및 소스 라인리페어 방법 |
| US6982571B2 (en) * | 2003-12-04 | 2006-01-03 | Hewlett-Packard Development Company, L.P. | Systems and methods for translating voltage levels of digital signals |
| KR101034776B1 (ko) * | 2004-01-19 | 2011-05-17 | 삼성전자주식회사 | 증폭기와, 이를 갖는 데이터 드라이버 및 표시 장치 |
| KR100590034B1 (ko) * | 2004-10-08 | 2006-06-14 | 삼성에스디아이 주식회사 | 레벨시프터 및 이를 이용한 표시장치 |
| KR100724559B1 (ko) | 2004-12-15 | 2007-06-04 | 삼성전자주식회사 | 레벨 쉬프터 |
| JP4116001B2 (ja) | 2005-01-31 | 2008-07-09 | シャープ株式会社 | レベルシフタ回路及びそれを用いた表示素子駆動回路 |
| JP4096948B2 (ja) * | 2005-02-01 | 2008-06-04 | セイコーエプソン株式会社 | レベルシフト回路、それを用いた電気光学装置、および、電子機器 |
| JP4826213B2 (ja) * | 2005-03-02 | 2011-11-30 | ソニー株式会社 | レベルシフト回路およびシフトレジスタ並びに表示装置 |
| US7780089B2 (en) | 2005-06-03 | 2010-08-24 | Hand Held Products, Inc. | Digital picture taking optical reader having hybrid monochrome and color image sensor array |
| EP4216103A1 (en) | 2005-03-11 | 2023-07-26 | Hand Held Products, Inc. | Bar code reading device with global electronic shutter control |
| US7568628B2 (en) | 2005-03-11 | 2009-08-04 | Hand Held Products, Inc. | Bar code reading device with global electronic shutter control |
| US7611060B2 (en) | 2005-03-11 | 2009-11-03 | Hand Held Products, Inc. | System and method to automatically focus an image reader |
| US7770799B2 (en) | 2005-06-03 | 2010-08-10 | Hand Held Products, Inc. | Optical reader having reduced specular reflection read failures |
| JP4951907B2 (ja) * | 2005-09-16 | 2012-06-13 | 富士電機株式会社 | 半導体回路、インバータ回路および半導体装置 |
| US9153341B2 (en) | 2005-10-18 | 2015-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Shift register, semiconductor device, display device, and electronic device |
| TWI310267B (en) * | 2006-03-24 | 2009-05-21 | Himax Tech Ltd | Voltage level shifter circuit |
| US7639227B2 (en) * | 2006-04-25 | 2009-12-29 | Himax Technologies Limited | Integrated circuit capable of synchronizing multiple outputs of buffers |
| TWI511116B (zh) | 2006-10-17 | 2015-12-01 | Semiconductor Energy Lab | 脈衝輸出電路、移位暫存器及顯示裝置 |
| JP2008267809A (ja) * | 2007-04-16 | 2008-11-06 | Keio Gijuku | 容量検出回路 |
| US7511554B2 (en) * | 2007-06-18 | 2009-03-31 | Kabushiki Kaisha Toshiba | Systems and methods for level shifting using AC coupling |
| JP4779165B2 (ja) * | 2007-12-19 | 2011-09-28 | 奇美電子股▲ふん▼有限公司 | ゲートドライバ |
| US7696806B2 (en) * | 2008-02-21 | 2010-04-13 | Richtek Technology Corporation | Level shift circuit and method for the same |
| US8004339B2 (en) * | 2009-11-19 | 2011-08-23 | Integrated Device Technology, Inc. | Apparatuses and methods for a level shifter with reduced shoot-through current |
| US8319540B2 (en) | 2010-07-01 | 2012-11-27 | Integrated Device Technology, Inc. | Apparatuses and methods for a voltage level shifting |
| DE102011084985A1 (de) | 2010-11-12 | 2012-05-16 | Samsung Electronics Co., Ltd. | Pegelschieber sowie System-auf-Chip und Multimedia-Bauelement mit selbigem |
| US8384431B2 (en) | 2010-12-09 | 2013-02-26 | Integrated Device Technology, Inc. | Voltage level shifting apparatuses and methods |
| US9111894B2 (en) | 2011-08-31 | 2015-08-18 | Freescale Semiconductor, Inc. | MOFSET mismatch characterization circuit |
| US8729954B2 (en) * | 2011-08-31 | 2014-05-20 | Freescale Semiconductor, Inc. | MOFSET mismatch characterization circuit |
| JP5877091B2 (ja) * | 2012-03-06 | 2016-03-02 | 日本光電工業株式会社 | クロック供給回路 |
| US9171842B2 (en) | 2012-07-30 | 2015-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Sequential circuit and semiconductor device |
| JP6273714B2 (ja) * | 2013-08-02 | 2018-02-07 | セイコーエプソン株式会社 | レベルシフト回路、電気光学装置、及び電子機器 |
| EP3343763B1 (en) * | 2016-12-29 | 2019-11-06 | GN Hearing A/S | Output driver comprising mos switches with adjustable back gate biasing |
| US10505541B2 (en) * | 2017-08-18 | 2019-12-10 | Qualcomm Incorporated | High-voltage tolerant level shifter using thin-oxide transistors and a middle-of-the-line (MOL) capacitor |
| JP6458882B2 (ja) * | 2018-01-09 | 2019-01-30 | セイコーエプソン株式会社 | レベルシフト回路、電気光学装置、及び電子機器 |
| US11626875B2 (en) * | 2018-04-20 | 2023-04-11 | Texas Instruments Incorporated | Stress reduction on stacked transistor circuits |
| WO2020128713A1 (ja) | 2018-12-20 | 2020-06-25 | 株式会社半導体エネルギー研究所 | 単極性トランジスタを用いて構成された論理回路、および、半導体装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1564671A (en) * | 1978-04-12 | 1980-04-10 | Hughes Microelectronics Ltd | Comparator |
| JPH01138813A (ja) * | 1987-11-26 | 1989-05-31 | Toshiba Corp | Ｅｃｌ―ｃｍｏｓレベル変換回路 |
| JP3094465B2 (ja) | 1991-01-16 | 2000-10-03 | ソニー株式会社 | レベル変換回路 |
| JP3144166B2 (ja) | 1992-11-25 | 2001-03-12 | ソニー株式会社 | 低振幅入力レベル変換回路 |
| JP2658867B2 (ja) * | 1994-02-18 | 1997-09-30 | 日本電気株式会社 | レベル変換回路 |
| JP3233580B2 (ja) * | 1995-09-05 | 2001-11-26 | シャープ株式会社 | レベル変換回路 |
| JP3179350B2 (ja) * | 1996-09-09 | 2001-06-25 | 日本電気株式会社 | レベルシフト回路 |
| KR100218506B1 (ko) * | 1996-12-14 | 1999-09-01 | 윤종용 | 액정 표시 장치용 레벨 시프트 회로 |
| JPH10256884A (ja) * | 1997-03-12 | 1998-09-25 | Mitsubishi Electric Corp | 電圧比較器及びａ／ｄコンバータ |
| US5973508A (en) * | 1997-05-21 | 1999-10-26 | International Business Machines Corp. | Voltage translation circuit for mixed voltage applications |
| GB2349997A (en) * | 1999-05-12 | 2000-11-15 | Sharp Kk | Voltage level converter for an active matrix LCD |
-
2000
- 2000-03-30 JP JP2000092725A patent/JP3609977B2/ja not_active Expired - Fee Related
- 2000-07-12 TW TW089113864A patent/TW507188B/zh not_active IP Right Cessation
- 2000-07-14 US US09/617,255 patent/US6522323B1/en not_active Expired - Lifetime
- 2000-07-15 KR KR10-2000-0040784A patent/KR100457004B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW507188B (en) | 2002-10-21 |
| JP2001085990A (ja) | 2001-03-30 |
| KR100457004B1 (ko) | 2004-11-10 |
| US6522323B1 (en) | 2003-02-18 |
| KR20010015346A (ko) | 2001-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3609977B2 (ja) | レベルシフト回路および画像表示装置 | |
| EP0599273B1 (en) | Circuit for converting level of low-amplitude input | |
| US8094104B2 (en) | Semiconductor integrated circuit, liquid crystal drive device, and liquid crystal display system | |
| US7903078B2 (en) | Data driver and display device | |
| CN100483937C (zh) | 放大电路及显示装置 | |
| US7057459B2 (en) | Semiconductor integrated circuit | |
| US8054104B2 (en) | Delay circuit, semiconductor control circuit, display device and electronic device | |
| JP3482908B2 (ja) | 駆動回路、駆動回路システム、バイアス回路及び駆動回路装置 | |
| US20100079437A1 (en) | Source driver circuit having bias circuit which produces bias current based on vertical synchronizing signal and method of controlling the same | |
| US5237212A (en) | Level converting circuit | |
| US6483384B1 (en) | High speed amplifier | |
| US20050128002A1 (en) | Output circuit | |
| JP3770377B2 (ja) | ボルテージフォロア回路および表示装置用駆動装置 | |
| JPH0879053A (ja) | レベルシフト回路 | |
| JP5220176B2 (ja) | 駆動回路 | |
| KR100723481B1 (ko) | 액정표시장치의 소오스 구동부에서 출력 신호의 슬루레이트를 개선한 출력 버퍼 | |
| EP1150424B1 (en) | Differential amplifier, semiconductor device, power supply circuit and electronic equipment using the same | |
| JP2003255916A (ja) | 表示装置 | |
| KR20220125036A (ko) | 슬루율이 향상되고 출력단의 쇼트 전류를 최소로 하는 증폭기 | |
| JP2000194323A (ja) | アナログバッファ回路及び液晶表示装置 | |
| JP2000267064A (ja) | 半導体集積回路装置 | |
| JP3498765B2 (ja) | サンプルホールド回路 | |
| JP3000967B2 (ja) | 水晶発振回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040702 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040720 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040906 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041005 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041015 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3609977 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071022 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111022 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121022 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |