JP3691790B2 - 半導体装置の製造方法及び該方法によって製造された半導体装置 - Google Patents
半導体装置の製造方法及び該方法によって製造された半導体装置 Download PDFInfo
- Publication number
- JP3691790B2 JP3691790B2 JP2001397033A JP2001397033A JP3691790B2 JP 3691790 B2 JP3691790 B2 JP 3691790B2 JP 2001397033 A JP2001397033 A JP 2001397033A JP 2001397033 A JP2001397033 A JP 2001397033A JP 3691790 B2 JP3691790 B2 JP 3691790B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor device
- piece
- element mounting
- frame body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、接続端子となるリードの接続面が封止樹脂から露出している半導体装置の製造方法及び該方法によって製造された半導体装置に関する。
【０００２】
【従来の技術】
近年、リードフレームを使用した樹脂封止型の半導体装置において、小型化の要求を満たすために、樹脂封止体の側面にリードが突出せず、樹脂封止体の底面にリードが露出する、ＳＯＮ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｎｏｎ−ｌｅａｄｅｄ ｐａｃｋａｇｅ）やＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄｅｄ ｐａｃｋａｇｅ）と呼ばれるタイプの半導体装置が注目されている。
このようなタイプの半導体装置７０を図６に示すが、図に示すように、素子搭載部７１及びその周囲に配置された複数のリード部７２を有するリードフレーム７３と、素子搭載部７１上に配置された半導体チップ７４と、半導体チップ７４の電極パッド部７５とリード部７２の上側を連結するボンディングワイヤ７６とこれらを密閉する封止樹脂７７とを有している。そして、半導体装置７０の底部から露出する露出リード面７８の寸法は規格で半導体機器製造上の都合から決まっており、その寸法でリード部７２の平面的形状を決めると、半導体チップ７４の電極パッド部７５からリード部７２までの距離が大きくなって、ボンディングワイヤ７６の長さが長くなり、樹脂封止中に隣り合うボンディングワイヤ７６が接触する等の不具合があるので、各リード部７２に段７９を設け、その上側部分を素子搭載部７１側に延長している。
【０００３】
【発明が解決しようとする課題】
しかしながら、以上の構造となった半導体装置及びその製造にあっては、未だ解決すべき以下のような問題があった。
（１）接続端子となるリード部７２の露出リード面７８と封止樹脂７７の底面８０が同一高さ面に形成されているため、半導体装置７０を実装基板に実装した場合、半導体装置７０自体が、実装基板のレジスト下に存在する配線と接触してしまう恐れがある。
（２）このため、素子搭載部７１の底面が露出する場合、素子搭載部７１の露出部分と実装基板のレジスト下に存在する配線とが接触してしまう恐れがある。
（３）素子搭載部７１が露出し、しかも実装基板の回路に近いための熱影響もあって、素子搭載部７１と封止樹脂７７との界面に剥離が生じたり、封止樹脂７７からなるパッケージに反りが生じたりする場合もある。
（４）リード部７２の露出リード面７８をリードピッチ寸法の規格に適合させるためには、リード部７２の先側をハーフエッチングする必要があって手間であった。
本発明はかかる事情に鑑みてなされたもので、製造が容易でかつ実装した場合に素子搭載部が直接実装基板と接触しにくい半導体装置の製造方法及び該方法によって製造された半導体装置を提供することを目的とする。
【０００４】
【課題を解決するための手段】
前記目的に沿う第１の発明に係るリードフレームは、リードフレーム本体の各リード部の底部に外部接続端子となるリード片を１又は２枚以上重ねて接合している。ここで、リード部とリード片との接合は、一般に銀ペースト等の導電性接着剤を介して行ってもよいが、例えば、超音波接合、鑞付け、溶接等であっても本発明は適用される（以下の発明においても同じ）。
第１の発明に係るリードフレームにおいて、前記リードフレーム本体は中央に素子搭載部をその周囲に前記リード部を有し、しかも、該リード部は前記リード片より前記素子搭載部側に延設されているのが好ましい。これによって、ボンディングワイヤ等の接続導体の実質的長さを短くできる。
また、第１の発明のリードフレームには、リードフレーム本体にリード片を接合した状態で製品とする場合の他、リード片を予め用意し半導体装置製造の中間工程又は最終工程でリード部にリード片を接合する場合であっても本発明は適用される。
【０００５】
また、第１の発明に係るリードフレームにおいて、前記リードフレーム本体はその周囲に第１の枠体部が設けられ、前記各リード片は該各リード片を前記リードフレーム本体のリード部の接合位置に配置する第２の枠体部が設けられているのが好ましい。
そして、第１の発明に係るリードフレームにおいて、前記第１の枠体部と第２の枠体部は実質的に同一大きさであるのが好ましい。これによって、第１の枠体部と第２の枠体部を重ねることによって、リード片がリード部の所定位置に重合することになる。
【０００６】
第２の発明に係る半導体装置は、素子搭載部及び該素子搭載部の周囲にその先端が延設されている複数のリード部を有するリードフレーム本体と、前記素子搭載部の上に載置されている半導体チップと、前記半導体チップの電極パッド部と前記各リード部を連結する接続導体と、前記リードフレーム本体の素子搭載側、前記半導体チップ及び前記接続導体を密閉する封止樹脂とを有する半導体装置において、前記各リード部の底部に、その中心位置が前記リード部の中心位置より前記素子搭載部を中央にして外側に配置される１又は２枚以上のリード片を重ねて接合し、しかも、重ねた前記各リード片の接続端子面を前記封止樹脂から露出させている。
第２の発明に係る半導体装置において、前記端子接続面は前記封止樹脂の底面より突出しているのが好ましい。
【０００７】
第３の発明に係る半導体装置の製造方法は、第１の導電性板材を形状加工して、素子搭載部、該素子搭載部にその先部が指向するリード部、これらを支持する第１の枠体部を有するリードフレーム本体の製造工程と、第２の導電性板材を形状加工して前記各リード部の底部に接合するリード片とこのリード片を支持する第２の枠体部とを有する補助フレームの製造工程と、前記リードフレーム本体の素子搭載部に半導体チップを搭載し、該半導体チップと前記リード部とを接続導体で連結する機器組立工程と、前記リードフレーム本体に搭載された前記半導体チップ、該半導体チップの各電極パッド部と前記各リード部とを連結している接続導体、及び前記リード部の底部を除く部分を密閉する樹脂封止工程と、前記各リード部の底部に位置合わせして、１又は２枚以上の前記各リード片を重ねて接合するリード片接合工程とを有する。
なお、ここで補助フレームの製造工程は、リード片接合工程のときにリード片が準備されていればよいので、その前であれば順番は問わない（以下の発明においても同じ）。
【０００８】
第４の発明に係る半導体装置の製造方法は、第１の導電性板材を形状加工して、素子搭載部、該素子搭載部にその先部が指向するリード部、これらを支持する第１の枠体部を有するリードフレーム本体の製造工程と、第２の導電性板材を形状加工して前記各リード部の底部に接合するリード片とこのリード片を支持する第２の枠体部とを有する補助フレームの製造工程と、前記リードフレーム本体の素子搭載部に半導体チップを搭載し、該半導体チップと前記リード部とを接続導体で連結する機器組立工程と、前記各リード部の底部に位置合わせして、前記各リード片を重ねて接合するリード片接合工程と、前記リードフレーム本体に搭載された前記半導体チップ、該半導体チップの各電極パッド部と前記各リード部とを連結している接続導体、及び前記リード部の底部に接合された前記リード片の底部を除く部分を密閉する樹脂封止工程と、前記各リード片の底部に、更に別のリード片を重ねて接合するリード片重合工程とを有する。
【０００９】
ここで、リード片接合工程で使用するリード片と、リード片重合工程で使用する別のリード片は同一形状、同一材質のものでもよいが、異なる形状及び／又は異なる材質のものであってもよい。
そして、第３、第４の発明に係る半導体装置の製造方法において、前記リード片の長さは前記リード部の長さより短く、しかも、前記リード部に対して前記素子搭載部を中央にして外側位置に設けられているのが好ましい。
また、第３、第４の発明に係る半導体装置の製造方法において、前記各リード部に前記各リード片を接合する場合には、前記第１の枠体部と前記第２の枠体部の位置を符合させて行い、前記第１、第２の枠体部は前記リード部と前記リード片との接合が完了した後に切除するのが好ましい。
【００１０】
【発明の実施の形態】
続いて、添付した図面を参照しつつ、本発明を具体化した実施の形態につき説明し、本発明の理解に供する。
ここに、図１（Ａ）〜（Ｅ）は本発明の第１の実施の形態に係る半導体装置の製造方法を示す説明図、図２は同半導体装置の製造方法に使用するリードフレームの平面図、図３はリードフレームのリード部にリード片を接合する工程の説明図、図４（Ａ）、（Ｂ）はそれぞれ他の例に係るリード片の説明図、図５（Ａ）〜（Ｆ）は本発明の第２の実施の形態に係る半導体装置の製造方法の説明図である。
【００１１】
図１（Ａ）〜（Ｅ）、図２を参照しながら本発明の第１の実施の形態に係る半導体装置の製造方法について説明し、併せてそのリードフレームの製造方法についても説明する。
図２、図３に示すように、例えば、厚みが０．１〜０．５程度の銅又は銅合金からなる第１の導電性板材の一例である条材１０を用意し、これにプレス加工又はエッチング加工によって、図２に示すようにリードフレーム本体群１１を形状加工する。このリードフレーム本体群１１は条材１０の長さ方向に複数列（例えば３列）になって並んで形成されている。
各リードフレーム本体１２は、中央に素子搭載部１３を周囲に複数のリード部１４を有し、素子搭載部１３を中央にして各リード部１４の先部は素子搭載部１３に指向し、また各リード部１４の外側端部は四角形の枠体部（第１の枠体部）１５に連結されている。枠体部１５は条材１０の両側にあるリードフレーム本体１２においては外側フレーム１６の一部に形成されている。外側フレーム１６には所定間隔でパイロット孔１７が形成されている。
中央の素子搭載部１３はその角部に支持フレーム部１８が放射状に設けられ、各支持フレーム部１８の外側端部は枠体部１５に連結されている（以上、リードフレーム本体の製造工程）。
【００１２】
次に、図１（Ａ）に示すこのようなリードフレーム本体１２を用意し、図１（Ｂ）に示すように、素子搭載部１３上に半導体チップ１９を搭載する。なお、図１においては外側の枠体部１５は省略されて記載されている。
そして、半導体チップ１９の各電極パッド部２０と対応するリード部１４の内側端子部とを接続導体の一例であるボンディングワイヤ２１によって接合する。なお、リード部１４の内側端子（ワイヤボンディング部）には金めっき等の貴金属めっきが成されているのが好ましい。この場合、リード部１４の内側端子部は素子搭載部１３とは電気的に絶縁状態にあるが、ボンディングワイヤ２１の長さを短くするために、できるだけ近接した位置まで素子搭載部１３を中央にして内側に延設されている（以上、機器組立工程）。
この状態で、次に図１（Ｃ）に示すように、リード部１４及び素子搭載部１３の底部にカバーフィルム２２を貼着する。このカバーフィルム２２は耐熱性を有する薄いシートからなって、樹脂封止中に樹脂がリード部１４の裏側に付着するのを防止する。
【００１３】
この後、金型に入れてカバーフィルム２２から上側部分の樹脂封止を行い、半導体チップ１９、ボンディングワイヤ２１及びリード部１４の上表面を封止樹脂２３で密封し、図１（Ｄ）に示す半導体装置の中間製品２４ａを製造する（以上、樹脂封止工程）。
次に、カバーフィルム２２を中間製品２４ａの底部から剥離して、リード部１４及び素子搭載部１３の底部（底面）を露出させ、図１（Ｅ）に示すように、リード部１４の全長より十分に短いリード片２４を接合する。
このリード片２４は図３に示すように、第２の導電性板材の一例であって銅又は銅合金からなる四角形の第２の枠体部２５の内側に連続して設けられている（補助フレームの製造工程）。なお、第２の枠体部２５と第１の枠体部１５とは同一大きさとなっており、第２の枠体部２５を第１の枠体部１５に重ねた場合、リード片２４が対応するリード部１４の底部に符合するようになっている。リード片２４は規格のリードピッチ寸法の長さ及び幅を有し、隣り合う及び対向するリード片２４の間隔もリードピッチ寸法の規格に一致するようにしている。また、リード片２４の中心位置は、素子搭載部１３を中央にしてリード部１４の中心位置より外側に配置されて、結局は、リード部１４の先端部が素子搭載部１３を中央にして内側に延設されている。このようにして重ねた各リード片２４の接続端子面が封止樹脂２３から突出状態で露出している。
【００１４】
リード片２４とリード部１４との接合は銀ペースト等の導電性接着剤を用いて行うが、導電性接着テープ等であっもよい（以上、リード片接合工程）。
この後、ダイシングプレード等の切断刃によって第１、第２の枠体部１５、２５をリード部１４及びリード片２４から分離して半導体装置２６が完成する。
この実施の形態においては、リード片２４を第２の枠体部２５によって位置決めしてしていたが、図４（Ａ）に示すように、各リード片２７を絶縁性テープ２８上に並べて配置して、リード部１４に接合するようにすることも可能であり、更には、個別のリード片２９を用意し、このリード片２９をリード部１４の所定位置に貼着する場合も本発明は適用される。あるいは、リード片をテープ状に連続させてリード部１４の上に接合するときに所定長さに切断して貼着してもよい（以下の実施の形態においても同様である）。
【００１５】
続いて、図５を参照しながら本発明の第２の実施の形態に係る半導体装置の製造方法について説明するが、第１の実施の形態と同一の構成要素については同一の符号を付してその詳しい説明を省略する。
図５（Ａ）のリードフレーム本体の製造工程、図５（Ｂ）の機器組立工程及び補助フレームの製造工程は第１の実施の形態と同じである。図５（Ｃ）の工程においてリード部１４の底部にリード片３１を接合する。リード片３１の接合は前述のように銀ペースト等の導電性接着剤を用いて行う。リード部１４及びリード片３１との接合位置は第１の実施の形態と実質的に同じである。
そして、リード片３１の底部に耐熱性を有するカバーフィルム３２を貼着する。このカバーフィルム３２（２２も同様）は合成樹脂シートであってもよいし、金属シートであってもよい（以上、リード片接合工程）。
【００１６】
この後、金型に入れてカバーフィルム３２から上側部分の樹脂封止を行い、封止樹脂３３によって、素子搭載部１３を含む半導体チップ１９、ボンディングワイヤ２１、及びリード部１４、リード片３１の底部を除く部分を密封する（以上、樹脂封止工程）。
次に、図５（Ｅ）に示すように、カバーフィルム３２を剥がしてリード片３１の底部を露出させ、図５（Ｆ）に示すように、別のリード片３４を各リード片３１の下に重合状態で導電性接着剤を用いて接合する。この場合、リード片３４とリード片３１とは同一の材質及び形状であってもよいが、異なる材質又は形状であってもよい。特に、リード片３４の厚みをリード片３１やリードフレーム本体１２の厚みより厚くすると、製造された半導体装置３５の底部３６からより突出する外部接続端子を得ることができる。なお、リード片３４の厚みはリード片３１やリードフレーム本体１２の厚みと同じあってもよいし、薄くてもよい。
なお、この実施の形態では、リード片３１とリード片３４の平面的形状は同一で、上下のリード片３１、３４は実質的に同じ位置に貼着している。従って、規格の寸法及び位置になっているリード片３４は、中央の素子搭載部１３から離れた位置にあるが、リード片３４に電気的に接合しているリード部１４の内側端部は素子搭載部１３側に延設されている（以上、リード片重合工程）。
この後、周囲の枠体部を除去して個別の半導体装置３５に分離して製品が完成する。
【００１７】
前記第２の実施の形態においては、リード片３１やリード片３４は機器組立工程の後にリード部１４に接合されたが、予めリードフレーム本体１２に接合されていてもよい。更には、第１、第２の実施の形態において、リード片２４、３１は一枚のリード片によって構成したが複数枚のリード片を積層してもよく、リード片３４においても同様で複数のリード片を積層したものでもよい。
以上の実施の形態において、外部接続端子となるリード片の底部には貴金属めっきやはんだめっきを行って、接合性及び濡性を向上してもよい。
また、前記実施の形態においては、複数の半導体装置を同時に製造する方法について説明したが、当然のことながら単独の半導体装置を個別に製造する場合にも本発明は適用される。
【００１８】
【発明の効果】
【００１９】
請求項５記載の半導体装置においては、リード片をリード部に重ねることによって、外部へ接続端子となるリード片の底面（接続端子面）を露出させているので、ハーフエッチング等を使用せず、半導体装置が安価に製造でき、更にはよりファインな複雑半導体装置を製造することができる。
また、接続端子面が封止樹脂の底面より突出しているので、スタンド性を確保でき、実装基板のレジスト下に存在する配線との接触を防止できる。
【００２０】
請求項１〜４記載の半導体装置の製造方法においては、リード片が半導体装置（即ち、封止樹脂）の底部から突出しているので、実装基板との干渉を効果的に防止できる。
そして、リードフレームをハーフエッチングすることなく、接続端子面を突出して露出させているので、半導体装置を安価に製造できる。
特に、請求項２記載の半導体装置の製造方法においては、リードフレームの素子搭載部も樹脂封止されているので、素子搭載部から封止樹脂が剥離するのを防止でき、パッケージの反りも合わせて防止できる。
請求項３記載の半導体装置の製造方法においては、半導体チップの電極パッド部からリード部への配線がより短くなる。
そして、請求項４記載の半導体装置の製造方法においては、リードフレーム本体及びリード片は第１、第２の枠体部を有し、これらを位置合わせすることによって、リード片がリード部の所定位置に配置されるようになっているので、製造が容易であり、安価な半導体装置を提供できる。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｅ）は本発明の第１の実施の形態に係る半導体装置の製造方法を示す説明図である。
【図２】同半導体装置の製造方法に使用するリードフレームの平面図である。
【図３】リードフレームのリード部にリード片を接合する工程の説明図である。
【図４】（Ａ）、（Ｂ）はそれぞれ他の例に係るリード片の説明図である。
【図５】（Ａ）〜（Ｆ）は本発明の第２の実施の形態に係る半導体装置の製造方法の説明図である。
【図６】従来例に係る半導体装置の製造方法を示す説明図である。
【符号の説明】
１０：条材、１１：リードフレーム本体群、１２：リードフレーム本体、１３：素子搭載部、１４：リード部、１５：第１の枠体部、１６：外側フレーム、１７：パイロット孔、１８：支持フレーム部、１９：半導体チップ、２０：電極パッド部、２１：ボンディングワイヤ、２２：カバーフィルム、２３：封止樹脂、２４：リード片、２４ａ：中間製品、２５：第２の枠体部、２６：半導体装置、２７：リード片、２８：絶縁性テープ、２９：リード片、３１：リード片、３２：カバーフィルム、３３：封止樹脂、３４：リード片、３５：半導体装置、３６：底部
【発明の属する技術分野】
本発明は、接続端子となるリードの接続面が封止樹脂から露出している半導体装置の製造方法及び該方法によって製造された半導体装置に関する。
【０００２】
【従来の技術】
近年、リードフレームを使用した樹脂封止型の半導体装置において、小型化の要求を満たすために、樹脂封止体の側面にリードが突出せず、樹脂封止体の底面にリードが露出する、ＳＯＮ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｎｏｎ−ｌｅａｄｅｄ ｐａｃｋａｇｅ）やＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄｅｄ ｐａｃｋａｇｅ）と呼ばれるタイプの半導体装置が注目されている。
このようなタイプの半導体装置７０を図６に示すが、図に示すように、素子搭載部７１及びその周囲に配置された複数のリード部７２を有するリードフレーム７３と、素子搭載部７１上に配置された半導体チップ７４と、半導体チップ７４の電極パッド部７５とリード部７２の上側を連結するボンディングワイヤ７６とこれらを密閉する封止樹脂７７とを有している。そして、半導体装置７０の底部から露出する露出リード面７８の寸法は規格で半導体機器製造上の都合から決まっており、その寸法でリード部７２の平面的形状を決めると、半導体チップ７４の電極パッド部７５からリード部７２までの距離が大きくなって、ボンディングワイヤ７６の長さが長くなり、樹脂封止中に隣り合うボンディングワイヤ７６が接触する等の不具合があるので、各リード部７２に段７９を設け、その上側部分を素子搭載部７１側に延長している。
【０００３】
【発明が解決しようとする課題】
しかしながら、以上の構造となった半導体装置及びその製造にあっては、未だ解決すべき以下のような問題があった。
（１）接続端子となるリード部７２の露出リード面７８と封止樹脂７７の底面８０が同一高さ面に形成されているため、半導体装置７０を実装基板に実装した場合、半導体装置７０自体が、実装基板のレジスト下に存在する配線と接触してしまう恐れがある。
（２）このため、素子搭載部７１の底面が露出する場合、素子搭載部７１の露出部分と実装基板のレジスト下に存在する配線とが接触してしまう恐れがある。
（３）素子搭載部７１が露出し、しかも実装基板の回路に近いための熱影響もあって、素子搭載部７１と封止樹脂７７との界面に剥離が生じたり、封止樹脂７７からなるパッケージに反りが生じたりする場合もある。
（４）リード部７２の露出リード面７８をリードピッチ寸法の規格に適合させるためには、リード部７２の先側をハーフエッチングする必要があって手間であった。
本発明はかかる事情に鑑みてなされたもので、製造が容易でかつ実装した場合に素子搭載部が直接実装基板と接触しにくい半導体装置の製造方法及び該方法によって製造された半導体装置を提供することを目的とする。
【０００４】
【課題を解決するための手段】
前記目的に沿う第１の発明に係るリードフレームは、リードフレーム本体の各リード部の底部に外部接続端子となるリード片を１又は２枚以上重ねて接合している。ここで、リード部とリード片との接合は、一般に銀ペースト等の導電性接着剤を介して行ってもよいが、例えば、超音波接合、鑞付け、溶接等であっても本発明は適用される（以下の発明においても同じ）。
第１の発明に係るリードフレームにおいて、前記リードフレーム本体は中央に素子搭載部をその周囲に前記リード部を有し、しかも、該リード部は前記リード片より前記素子搭載部側に延設されているのが好ましい。これによって、ボンディングワイヤ等の接続導体の実質的長さを短くできる。
また、第１の発明のリードフレームには、リードフレーム本体にリード片を接合した状態で製品とする場合の他、リード片を予め用意し半導体装置製造の中間工程又は最終工程でリード部にリード片を接合する場合であっても本発明は適用される。
【０００５】
また、第１の発明に係るリードフレームにおいて、前記リードフレーム本体はその周囲に第１の枠体部が設けられ、前記各リード片は該各リード片を前記リードフレーム本体のリード部の接合位置に配置する第２の枠体部が設けられているのが好ましい。
そして、第１の発明に係るリードフレームにおいて、前記第１の枠体部と第２の枠体部は実質的に同一大きさであるのが好ましい。これによって、第１の枠体部と第２の枠体部を重ねることによって、リード片がリード部の所定位置に重合することになる。
【０００６】
第２の発明に係る半導体装置は、素子搭載部及び該素子搭載部の周囲にその先端が延設されている複数のリード部を有するリードフレーム本体と、前記素子搭載部の上に載置されている半導体チップと、前記半導体チップの電極パッド部と前記各リード部を連結する接続導体と、前記リードフレーム本体の素子搭載側、前記半導体チップ及び前記接続導体を密閉する封止樹脂とを有する半導体装置において、前記各リード部の底部に、その中心位置が前記リード部の中心位置より前記素子搭載部を中央にして外側に配置される１又は２枚以上のリード片を重ねて接合し、しかも、重ねた前記各リード片の接続端子面を前記封止樹脂から露出させている。
第２の発明に係る半導体装置において、前記端子接続面は前記封止樹脂の底面より突出しているのが好ましい。
【０００７】
第３の発明に係る半導体装置の製造方法は、第１の導電性板材を形状加工して、素子搭載部、該素子搭載部にその先部が指向するリード部、これらを支持する第１の枠体部を有するリードフレーム本体の製造工程と、第２の導電性板材を形状加工して前記各リード部の底部に接合するリード片とこのリード片を支持する第２の枠体部とを有する補助フレームの製造工程と、前記リードフレーム本体の素子搭載部に半導体チップを搭載し、該半導体チップと前記リード部とを接続導体で連結する機器組立工程と、前記リードフレーム本体に搭載された前記半導体チップ、該半導体チップの各電極パッド部と前記各リード部とを連結している接続導体、及び前記リード部の底部を除く部分を密閉する樹脂封止工程と、前記各リード部の底部に位置合わせして、１又は２枚以上の前記各リード片を重ねて接合するリード片接合工程とを有する。
なお、ここで補助フレームの製造工程は、リード片接合工程のときにリード片が準備されていればよいので、その前であれば順番は問わない（以下の発明においても同じ）。
【０００８】
第４の発明に係る半導体装置の製造方法は、第１の導電性板材を形状加工して、素子搭載部、該素子搭載部にその先部が指向するリード部、これらを支持する第１の枠体部を有するリードフレーム本体の製造工程と、第２の導電性板材を形状加工して前記各リード部の底部に接合するリード片とこのリード片を支持する第２の枠体部とを有する補助フレームの製造工程と、前記リードフレーム本体の素子搭載部に半導体チップを搭載し、該半導体チップと前記リード部とを接続導体で連結する機器組立工程と、前記各リード部の底部に位置合わせして、前記各リード片を重ねて接合するリード片接合工程と、前記リードフレーム本体に搭載された前記半導体チップ、該半導体チップの各電極パッド部と前記各リード部とを連結している接続導体、及び前記リード部の底部に接合された前記リード片の底部を除く部分を密閉する樹脂封止工程と、前記各リード片の底部に、更に別のリード片を重ねて接合するリード片重合工程とを有する。
【０００９】
ここで、リード片接合工程で使用するリード片と、リード片重合工程で使用する別のリード片は同一形状、同一材質のものでもよいが、異なる形状及び／又は異なる材質のものであってもよい。
そして、第３、第４の発明に係る半導体装置の製造方法において、前記リード片の長さは前記リード部の長さより短く、しかも、前記リード部に対して前記素子搭載部を中央にして外側位置に設けられているのが好ましい。
また、第３、第４の発明に係る半導体装置の製造方法において、前記各リード部に前記各リード片を接合する場合には、前記第１の枠体部と前記第２の枠体部の位置を符合させて行い、前記第１、第２の枠体部は前記リード部と前記リード片との接合が完了した後に切除するのが好ましい。
【００１０】
【発明の実施の形態】
続いて、添付した図面を参照しつつ、本発明を具体化した実施の形態につき説明し、本発明の理解に供する。
ここに、図１（Ａ）〜（Ｅ）は本発明の第１の実施の形態に係る半導体装置の製造方法を示す説明図、図２は同半導体装置の製造方法に使用するリードフレームの平面図、図３はリードフレームのリード部にリード片を接合する工程の説明図、図４（Ａ）、（Ｂ）はそれぞれ他の例に係るリード片の説明図、図５（Ａ）〜（Ｆ）は本発明の第２の実施の形態に係る半導体装置の製造方法の説明図である。
【００１１】
図１（Ａ）〜（Ｅ）、図２を参照しながら本発明の第１の実施の形態に係る半導体装置の製造方法について説明し、併せてそのリードフレームの製造方法についても説明する。
図２、図３に示すように、例えば、厚みが０．１〜０．５程度の銅又は銅合金からなる第１の導電性板材の一例である条材１０を用意し、これにプレス加工又はエッチング加工によって、図２に示すようにリードフレーム本体群１１を形状加工する。このリードフレーム本体群１１は条材１０の長さ方向に複数列（例えば３列）になって並んで形成されている。
各リードフレーム本体１２は、中央に素子搭載部１３を周囲に複数のリード部１４を有し、素子搭載部１３を中央にして各リード部１４の先部は素子搭載部１３に指向し、また各リード部１４の外側端部は四角形の枠体部（第１の枠体部）１５に連結されている。枠体部１５は条材１０の両側にあるリードフレーム本体１２においては外側フレーム１６の一部に形成されている。外側フレーム１６には所定間隔でパイロット孔１７が形成されている。
中央の素子搭載部１３はその角部に支持フレーム部１８が放射状に設けられ、各支持フレーム部１８の外側端部は枠体部１５に連結されている（以上、リードフレーム本体の製造工程）。
【００１２】
次に、図１（Ａ）に示すこのようなリードフレーム本体１２を用意し、図１（Ｂ）に示すように、素子搭載部１３上に半導体チップ１９を搭載する。なお、図１においては外側の枠体部１５は省略されて記載されている。
そして、半導体チップ１９の各電極パッド部２０と対応するリード部１４の内側端子部とを接続導体の一例であるボンディングワイヤ２１によって接合する。なお、リード部１４の内側端子（ワイヤボンディング部）には金めっき等の貴金属めっきが成されているのが好ましい。この場合、リード部１４の内側端子部は素子搭載部１３とは電気的に絶縁状態にあるが、ボンディングワイヤ２１の長さを短くするために、できるだけ近接した位置まで素子搭載部１３を中央にして内側に延設されている（以上、機器組立工程）。
この状態で、次に図１（Ｃ）に示すように、リード部１４及び素子搭載部１３の底部にカバーフィルム２２を貼着する。このカバーフィルム２２は耐熱性を有する薄いシートからなって、樹脂封止中に樹脂がリード部１４の裏側に付着するのを防止する。
【００１３】
この後、金型に入れてカバーフィルム２２から上側部分の樹脂封止を行い、半導体チップ１９、ボンディングワイヤ２１及びリード部１４の上表面を封止樹脂２３で密封し、図１（Ｄ）に示す半導体装置の中間製品２４ａを製造する（以上、樹脂封止工程）。
次に、カバーフィルム２２を中間製品２４ａの底部から剥離して、リード部１４及び素子搭載部１３の底部（底面）を露出させ、図１（Ｅ）に示すように、リード部１４の全長より十分に短いリード片２４を接合する。
このリード片２４は図３に示すように、第２の導電性板材の一例であって銅又は銅合金からなる四角形の第２の枠体部２５の内側に連続して設けられている（補助フレームの製造工程）。なお、第２の枠体部２５と第１の枠体部１５とは同一大きさとなっており、第２の枠体部２５を第１の枠体部１５に重ねた場合、リード片２４が対応するリード部１４の底部に符合するようになっている。リード片２４は規格のリードピッチ寸法の長さ及び幅を有し、隣り合う及び対向するリード片２４の間隔もリードピッチ寸法の規格に一致するようにしている。また、リード片２４の中心位置は、素子搭載部１３を中央にしてリード部１４の中心位置より外側に配置されて、結局は、リード部１４の先端部が素子搭載部１３を中央にして内側に延設されている。このようにして重ねた各リード片２４の接続端子面が封止樹脂２３から突出状態で露出している。
【００１４】
リード片２４とリード部１４との接合は銀ペースト等の導電性接着剤を用いて行うが、導電性接着テープ等であっもよい（以上、リード片接合工程）。
この後、ダイシングプレード等の切断刃によって第１、第２の枠体部１５、２５をリード部１４及びリード片２４から分離して半導体装置２６が完成する。
この実施の形態においては、リード片２４を第２の枠体部２５によって位置決めしてしていたが、図４（Ａ）に示すように、各リード片２７を絶縁性テープ２８上に並べて配置して、リード部１４に接合するようにすることも可能であり、更には、個別のリード片２９を用意し、このリード片２９をリード部１４の所定位置に貼着する場合も本発明は適用される。あるいは、リード片をテープ状に連続させてリード部１４の上に接合するときに所定長さに切断して貼着してもよい（以下の実施の形態においても同様である）。
【００１５】
続いて、図５を参照しながら本発明の第２の実施の形態に係る半導体装置の製造方法について説明するが、第１の実施の形態と同一の構成要素については同一の符号を付してその詳しい説明を省略する。
図５（Ａ）のリードフレーム本体の製造工程、図５（Ｂ）の機器組立工程及び補助フレームの製造工程は第１の実施の形態と同じである。図５（Ｃ）の工程においてリード部１４の底部にリード片３１を接合する。リード片３１の接合は前述のように銀ペースト等の導電性接着剤を用いて行う。リード部１４及びリード片３１との接合位置は第１の実施の形態と実質的に同じである。
そして、リード片３１の底部に耐熱性を有するカバーフィルム３２を貼着する。このカバーフィルム３２（２２も同様）は合成樹脂シートであってもよいし、金属シートであってもよい（以上、リード片接合工程）。
【００１６】
この後、金型に入れてカバーフィルム３２から上側部分の樹脂封止を行い、封止樹脂３３によって、素子搭載部１３を含む半導体チップ１９、ボンディングワイヤ２１、及びリード部１４、リード片３１の底部を除く部分を密封する（以上、樹脂封止工程）。
次に、図５（Ｅ）に示すように、カバーフィルム３２を剥がしてリード片３１の底部を露出させ、図５（Ｆ）に示すように、別のリード片３４を各リード片３１の下に重合状態で導電性接着剤を用いて接合する。この場合、リード片３４とリード片３１とは同一の材質及び形状であってもよいが、異なる材質又は形状であってもよい。特に、リード片３４の厚みをリード片３１やリードフレーム本体１２の厚みより厚くすると、製造された半導体装置３５の底部３６からより突出する外部接続端子を得ることができる。なお、リード片３４の厚みはリード片３１やリードフレーム本体１２の厚みと同じあってもよいし、薄くてもよい。
なお、この実施の形態では、リード片３１とリード片３４の平面的形状は同一で、上下のリード片３１、３４は実質的に同じ位置に貼着している。従って、規格の寸法及び位置になっているリード片３４は、中央の素子搭載部１３から離れた位置にあるが、リード片３４に電気的に接合しているリード部１４の内側端部は素子搭載部１３側に延設されている（以上、リード片重合工程）。
この後、周囲の枠体部を除去して個別の半導体装置３５に分離して製品が完成する。
【００１７】
前記第２の実施の形態においては、リード片３１やリード片３４は機器組立工程の後にリード部１４に接合されたが、予めリードフレーム本体１２に接合されていてもよい。更には、第１、第２の実施の形態において、リード片２４、３１は一枚のリード片によって構成したが複数枚のリード片を積層してもよく、リード片３４においても同様で複数のリード片を積層したものでもよい。
以上の実施の形態において、外部接続端子となるリード片の底部には貴金属めっきやはんだめっきを行って、接合性及び濡性を向上してもよい。
また、前記実施の形態においては、複数の半導体装置を同時に製造する方法について説明したが、当然のことながら単独の半導体装置を個別に製造する場合にも本発明は適用される。
【００１８】
【発明の効果】
【００１９】
請求項５記載の半導体装置においては、リード片をリード部に重ねることによって、外部へ接続端子となるリード片の底面（接続端子面）を露出させているので、ハーフエッチング等を使用せず、半導体装置が安価に製造でき、更にはよりファインな複雑半導体装置を製造することができる。
また、接続端子面が封止樹脂の底面より突出しているので、スタンド性を確保でき、実装基板のレジスト下に存在する配線との接触を防止できる。
【００２０】
請求項１〜４記載の半導体装置の製造方法においては、リード片が半導体装置（即ち、封止樹脂）の底部から突出しているので、実装基板との干渉を効果的に防止できる。
そして、リードフレームをハーフエッチングすることなく、接続端子面を突出して露出させているので、半導体装置を安価に製造できる。
特に、請求項２記載の半導体装置の製造方法においては、リードフレームの素子搭載部も樹脂封止されているので、素子搭載部から封止樹脂が剥離するのを防止でき、パッケージの反りも合わせて防止できる。
請求項３記載の半導体装置の製造方法においては、半導体チップの電極パッド部からリード部への配線がより短くなる。
そして、請求項４記載の半導体装置の製造方法においては、リードフレーム本体及びリード片は第１、第２の枠体部を有し、これらを位置合わせすることによって、リード片がリード部の所定位置に配置されるようになっているので、製造が容易であり、安価な半導体装置を提供できる。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｅ）は本発明の第１の実施の形態に係る半導体装置の製造方法を示す説明図である。
【図２】同半導体装置の製造方法に使用するリードフレームの平面図である。
【図３】リードフレームのリード部にリード片を接合する工程の説明図である。
【図４】（Ａ）、（Ｂ）はそれぞれ他の例に係るリード片の説明図である。
【図５】（Ａ）〜（Ｆ）は本発明の第２の実施の形態に係る半導体装置の製造方法の説明図である。
【図６】従来例に係る半導体装置の製造方法を示す説明図である。
【符号の説明】
１０：条材、１１：リードフレーム本体群、１２：リードフレーム本体、１３：素子搭載部、１４：リード部、１５：第１の枠体部、１６：外側フレーム、１７：パイロット孔、１８：支持フレーム部、１９：半導体チップ、２０：電極パッド部、２１：ボンディングワイヤ、２２：カバーフィルム、２３：封止樹脂、２４：リード片、２４ａ：中間製品、２５：第２の枠体部、２６：半導体装置、２７：リード片、２８：絶縁性テープ、２９：リード片、３１：リード片、３２：カバーフィルム、３３：封止樹脂、３４：リード片、３５：半導体装置、３６：底部
Claims (5)
- 第１の導電性板材を形状加工して、素子搭載部、該素子搭載部にその先部が指向するリード部、これらを支持する第１の枠体部を有するリードフレーム本体の製造工程と、
第２の導電性板材を形状加工して前記各リード部の底部に接合するリード片とこのリード片を支持する第２の枠体部とを有する補助フレームの製造工程と、
前記リードフレーム本体の素子搭載部に半導体チップを搭載し、該半導体チップと前記リード部とを接続導体で連結する機器組立工程と、
前記リードフレーム本体に搭載された前記半導体チップ、該半導体チップの各電極パッド部と前記各リード部とを連結している接続導体、及び前記リード部の底部を除く部分を密閉する樹脂封止工程と、
前記各リード部の底部に位置合わせして、１又は２枚以上の前記各リード片を重ねて接合するリード片接合工程とを有することを特徴とする半導体装置の製造方法。 - 第１の導電性板材を形状加工して、素子搭載部、該素子搭載部にその先部が指向するリード部、これらを支持する第１の枠体部を有するリードフレーム本体の製造工程と、
第２の導電性板材を形状加工して前記各リード部の底部に接合するリード片とこのリード片を支持する第２の枠体部とを有する補助フレームの製造工程と、
前記リードフレーム本体の素子搭載部に半導体チップを搭載し、該半導体チップと前記リード部とを接続導体で連結する機器組立工程と、
前記各リード部の底部に位置合わせして、前記各リード片を重ねて接合するリード片接合工程と、
前記リードフレーム本体に搭載された前記半導体チップ、該半導体チップの各電極パッド部と前記各リード部とを連結している接続導体、及び前記リード部の底部に接合された前記リード片の底部を除く部分を密閉する樹脂封止工程と、
前記各リード片の底部に、更に別のリード片を重ねて接合するリード片重合工程とを有することを特徴とする半導体装置の製造方法。 - 請求項１又は２記載の半導体装置の製造方法において、前記リード片の長さは前記リード部の長さより短く、しかも、前記リード部に対して前記素子搭載部を中央にして外側位置に設けられていることを特徴とする半導体装置の製造方法。
- 請求項１〜３のいずれか１項に記載の半導体装置の製造方法において、前記各リード部に前記各リード片を接合する場合には、前記第１の枠体部と前記第２の枠体部の位置を符合させて行い、前記第１、第２の枠体部は前記リード部と前記リード片との接合が完了した後に切除することを特徴とする半導体装置の製造方法。
- 請求項１〜４のいずれか１項に記載の方法によって製造されたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001397033A JP3691790B2 (ja) | 2001-12-27 | 2001-12-27 | 半導体装置の製造方法及び該方法によって製造された半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001397033A JP3691790B2 (ja) | 2001-12-27 | 2001-12-27 | 半導体装置の製造方法及び該方法によって製造された半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003197845A JP2003197845A (ja) | 2003-07-11 |
| JP3691790B2 true JP3691790B2 (ja) | 2005-09-07 |
Family
ID=27602940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001397033A Expired - Fee Related JP3691790B2 (ja) | 2001-12-27 | 2001-12-27 | 半導体装置の製造方法及び該方法によって製造された半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3691790B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130004395U (ko) * | 2012-01-06 | 2013-07-16 | 페어차일드코리아반도체 주식회사 | 반도체 패키지 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100819799B1 (ko) * | 2005-02-22 | 2008-04-07 | 삼성테크윈 주식회사 | 다열리드형 반도체 패키지 제조 방법 |
| JP6325975B2 (ja) | 2014-12-19 | 2018-05-16 | 新光電気工業株式会社 | リードフレーム、半導体装置 |
| JP7144157B2 (ja) * | 2018-03-08 | 2022-09-29 | エイブリック株式会社 | 半導体装置およびその製造方法 |
-
2001
- 2001-12-27 JP JP2001397033A patent/JP3691790B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130004395U (ko) * | 2012-01-06 | 2013-07-16 | 페어차일드코리아반도체 주식회사 | 반도체 패키지 |
| KR200483254Y1 (ko) * | 2012-01-06 | 2017-05-02 | 페어차일드코리아반도체 주식회사 | 반도체 패키지 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003197845A (ja) | 2003-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3780122B2 (ja) | 半導体装置の製造方法 | |
| US6674154B2 (en) | Lead frame with multiple rows of external terminals | |
| JP3436253B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP3062192B1 (ja) | リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP2002076228A (ja) | 樹脂封止型半導体装置 | |
| WO2001003186A9 (en) | Semiconductor device, method of manufacturing the same, and structure for mounting semiconductor device | |
| JPH11312706A (ja) | 樹脂封止型半導体装置及びその製造方法、リードフレーム | |
| JP3837215B2 (ja) | 個別半導体装置およびその製造方法 | |
| JP2000150760A (ja) | ターミナルランドフレームおよびその製造方法 | |
| JP2000307045A (ja) | リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP4159348B2 (ja) | 回路装置の製造方法 | |
| CN101325190A (zh) | 导线架上具有图案的四方扁平无引脚封装结构 | |
| JP3691790B2 (ja) | 半導体装置の製造方法及び該方法によって製造された半導体装置 | |
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| CN101325191A (zh) | 芯片上具有图案的四方扁平无引脚封装结构 | |
| JP2001077268A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| US20200321228A1 (en) | Method of manufacturing a lead frame, method of manufacturing an electronic apparatus, and electronic apparatus | |
| JP2001077285A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP2002164496A (ja) | 半導体装置およびその製造方法 | |
| US20250006597A1 (en) | Semiconductor device as well as a method for manufacturing such semiconductor device | |
| JP2001077275A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP4021115B2 (ja) | 樹脂封止型半導体装置とその製造方法 | |
| JPH07249708A (ja) | 半導体装置及びその実装構造 | |
| JP2001077136A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP3915338B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040616 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050308 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050428 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050531 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050616 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080624 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090624 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090624 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100624 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100624 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110624 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110624 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120624 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120624 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130624 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |