Nothing Special   »   [go: up one dir, main page]

JP3687424B2 - パルス電源装置 - Google Patents

パルス電源装置 Download PDF

Info

Publication number
JP3687424B2
JP3687424B2 JP20556799A JP20556799A JP3687424B2 JP 3687424 B2 JP3687424 B2 JP 3687424B2 JP 20556799 A JP20556799 A JP 20556799A JP 20556799 A JP20556799 A JP 20556799A JP 3687424 B2 JP3687424 B2 JP 3687424B2
Authority
JP
Japan
Prior art keywords
pulse
capacitor
saturable reactor
stage capacitor
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20556799A
Other languages
English (en)
Other versions
JP2001036173A (ja
JP2001036173A5 (ja
Inventor
康夫 片岡
竹久 小金澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Original Assignee
Meidensha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp filed Critical Meidensha Corp
Priority to JP20556799A priority Critical patent/JP3687424B2/ja
Publication of JP2001036173A publication Critical patent/JP2001036173A/ja
Publication of JP2001036173A5 publication Critical patent/JP2001036173A5/ja
Application granted granted Critical
Publication of JP3687424B2 publication Critical patent/JP3687424B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Lasers (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、エキシマレーザ等のパルス駆動型装置に適用するパルス電源装置に関する。
【0002】
【従来の技術】
エキシマレーザ等のパルス駆動電源には、従来のサイラトロンに代わって、半導体スイッチ素子と磁気パルス圧縮回路を用いたパルス電源装置に置き換わりつつある。特にパルス駆動の繰り返し周波数が高くなると電源寿命の観点から、その傾向が強い。
【0003】
エキシマレーザ等における放電インピーダンスは等価抵抗成分が小さいため、すべてのエネルギーが負荷で消費されることなく、反射して電源に戻ってくる。これをキックバックエネルギーと称している。
【0004】
この電源に戻ってきたキックバックエネルギーは、抵抗で消費させる方法か、コンデンサに静電エネルギーの形で蓄えて次回にパルス出力に利用する回生方法がある。省エネの観点からすると回生方法の方が優れるのはいうまでもない。その回生方法としていろいろな方式が提案されている。
【0005】
この従来例を図9に示す。パルス発生回路1は、電力用の初段コンデンサC0を充電器2により初期充電しておき、半導体スイッチ素子としてのサイリスタThy1のオン制御で初段コンデンサC0から可飽和リアクトルSI0を通してパルストランスPTにパルス電流I0を供給する。可飽和リアクトルSI0は、サイリスタThy1のターンオンに遅れて磁気スイッチ動作することでサイリスタThy1のスイッチング損失を軽減するための磁気アシストである。
【0006】
昇圧・パルス幅磁気圧縮回路3は、パルストランスPTで昇圧したパルス電流でコンデンサC1を高圧充電し、このコンデンサC1の充電電圧で可飽和リアクトルSI1が磁気スイッチ動作することによりコンデンサC1からコンデンサC2への狭幅のパルス電流I1を発生させてコンデンサC2を高圧充電し、さらにコンデンサC2の充電電圧で可飽和リアクトルSI2が磁気スイッチ動作することによりコンデンサC2からエキシマレーザなどの負荷装置4に狭幅・高電圧のパルス電流I2を供給する。
【0007】
上記のパルス駆動後、負荷4で消費されず戻ってきたエネルギーは、初段コンデンサC0を負極性の電圧(初期充電電圧VC0とは逆極性)で充電する。この負電圧はサイリスタThy1のアノード・カソード間に逆バイアス電圧を印加することになり、そのターンオフに利用される。
【0008】
この戻ってきたエネルギーを次のパルス発生のためのエネルギーとして回生するため、初段コンデンサC0の負極性電圧を反転して正方向電圧にする。このための反転回路は、初段コンデンサC0の反転電圧でダイオードDsを通してリアクトルLsに振動電流を発生させ、この電流で初段コンデンサC0を初期充電方向に充電させる。リアクトルLsは、サイリスタThy1がターンオフするのに充分な逆バイアス電圧を印加できるよう、初段コンデンサC0との振動周期を長くした大きなインダクタンス値にされる。
【0009】
なお、可飽和リアクトルSI0〜SI2は、磁気スイッチ動作に備えて磁気飽和方向を初期化するための磁化リセットがなされる。この磁化リセットには、各可飽和リセットSI0〜SI2にはリセット巻線を設け、磁気スイッチ動作後にリセット巻線に直流電流を供給するリセット回路が設けられる。
【0010】
また、パルス発生回路1は、サイリスタに代えてIGBTなど他の半導体スイッチ素子を使用する場合がある。また、磁気圧縮回路3は、入力段パルストランスの後段に可飽和トランスを設けたり、コンデンサと可飽和リアクトルの磁気パルス圧縮段を3段以上に構成するなど、磁気圧縮のための種々の変形例がある。
【0011】
【発明が解決しようとする課題】
従来のキックバックエネルギー回生方式で問題な点は、回路が複雑になることである。例えば、図9で示すパルス発生回路1には、半導体スイッチ素子として、サイリスタThy1の他に、サイリスタThy0を設けている。その理由を以下に説明する。
【0012】
一般に、充電器2は高周波インバータ(効率向上のため共振形であることが多い)の出力をトランスで昇圧後にダイオードブリッジで整流するタイプである。このため、Thy0を設けない場合、初段コンデンサC0の負極性の電圧は、充電器のダイオード整流回路を通って反転するループができる。この反転周期はインダクタンス成分がほとんどないため短く、サイリスタThy1に対する逆バイアス電圧の印加時間が充分でなくターンオフさせることができない。また、反転するときの電流が非常に大きくなるから、充電器の出力電流に合わせて設計されているダイオード整流回路の通電能力を超え、ダイオード素子を過電流破壊させる原因となる。
【0013】
上記の理由から、サイリスタThy0を設け、このサイリスタThy0は充電器2が初段コンデンサC0を充電するときのみオンさせ、それ以外はオフさせておく。
【0014】
図10に示す回路は、図9の変形例であり、充電器2のダイオード整流回路をダイオードDSとして利用するものである。同図では、サイリスタThy0に並列にリアクトルLsを設け、このリアクトルLSと充電器2のダイオード整流回路を利用して初段コンデンサC0の電圧を反転させる。
【0015】
この場合、サイリスタThy0の役割は、初段コンデンサC0の充電動作時に充電器の電圧精度を上げるためにオンさせる。すなわち、このリアクトルLsをバイパスする充電路がないと、大きなインダクタンスのリアクトルLsを通って初段コンデンサC0が充電されるため、充電電圧の精度を保つことが困難になる。
【0016】
以上のように、従来のパルス電源装置では、キックバックエネルギー回生形に構成するには、パルス発生用と、キックバックエネルギー回生用の2つの半導体スイッチ素子を必要とし、そのオン・オフ制御回路やスナバ回路も含めて構成が複雑になり、コストアップの一因となっていた。
【0017】
本発明の目的は、1つの半導体スイッチ素子を使ってパルス発生とキックバックエネルギーの回生ができるパルス電源装置を提供することにある。
【0018】
【課題を解決するための手段】
本発明は、前記課題を解決するため、パルストランスが一次巻線に中間タップをもつ構造または中間タップ付きパルストランスと同等の3巻線をもつ構造とし、この中間タップ側にコンデンサを接続し、一次巻線の一方の巻線を通した半導体スイッチ素子のオン制御でコンデンサを放電させるパルス発生動作を得、一次巻線の他方の巻線からダイオードを通したキックバック電流でコンデンサをその初期充電極性に充電する回生動作を得るようにしたもので、以下の構成を特徴とする。
【0019】
充電器によって初期充電された初段コンデンサからの放電でパルストランスにパルス電流を発生させるパルス発生回路と、前記パルス電流を可飽和リアクトルとコンデンサによってパルス幅を圧縮して負荷に供給する磁気パルス圧縮回路とを備えたパルス電源装置において、
前記パルストランスは、一次巻線に中間タップをもつ構造または中間タップ付きパルストランスと同等の3巻線をもつ構造とし、前記中間タップ側に前記初段コンデンサを接続し、一次巻線の一方の巻線にはオン動作で前記パルス電流を発生させるための半導体スイッチ素子を設け、一次巻線の他方の巻線には前記負荷からのキックバック電流で前記初段コンデンサをその初期充電極性に充電させるためのダイオードを設けたことを特徴とする。
【0020】
また、前記初段コンデンサは、可飽和リアクトルを直列接続して前記パルストランスの中間タップに接続したことを特徴とする。
【0021】
また、前記充電器は、前記初段コンデンサを直接に充電する構成、または、前記可飽和リアクトルを介して前記初段コンデンサを充電する構成を特徴とする。
【0022】
また、前記半導体スイッチ素子は可飽和リアクトルを直列接続して前記パルストランスに接続した構成、または、前記半導体スイッチ素子は第1の可飽和リアクトルを直列接続して前記パルストランスに接続し、前記ダイオードは第2の可飽和リアクトルを直列接続して前記パルストランスに接続したことを特徴とする。
【0023】
また、前記パルストランスは、前記半導体スイッチ素子が接続される一次巻線の巻数N1に対し、前記ダイオードが接続される一次巻線の巻数N1’を大きくしてエネルギー移行効率を高めたことを特徴とする。
【0024】
【発明の実施の形態】
図1は、本発明の実施形態を示す回路図である。同図が図9または図10と異なる部分は、中間タップ付き一次巻線をもつパルストランスPTとし、中間タップには可飽和リアクトルSI0と初段コンデンサC0の直列回路を配置し、一次巻線の一端に半導体スイッチ素子としてのIGBT1を配置し、一次巻線の他端にキックバック電流路を形成するダイオードD1を設けた点にある。
【0025】
なお、パルストランスPTの巻線比はN1:N1'(=N1):N2とし、それぞれの巻線極性は図中の黒丸印で示す方向とする。また、充電器2は、可飽和リアクトルSI0と初段コンデンサC0の直列接続点から初段コンデンサC0を直接に初期充電する回路構成とする。また、磁化リセット回路5は、直流電源ERSTと限流抵抗RRST及びインダクタンスLRSTの直列回路で構成され、各可飽和リアクトルSI0〜SI2のリセット巻線の直列接続回路に一括して磁化リセット電流を供給する。
【0026】
本実施形態の動作を図2〜図7に示す動作モードA〜Fの順で以下に詳細に説明する。なお、図2〜図7における可飽和リアクトルSI0〜SInの近傍に記した太線の矢印方向は、各モードでの磁化飽和方向を表している。また、図2〜図7中では、可飽和リアクトルSI0〜SInの磁化状態を初期化するための磁気リセット回路5及び初段コンデンサC0を初期充電する充電器2を省略している。
【0027】
モードA(図2):充電器によって初段コンデンサC0に電圧が図示の極性に初期充電されている。この状態で、半導体スイッチ素子IGBT1にオンゲート信号が印加され、IGBT1は導通状態になる。しかし、可飽和リアクトルSI0がオン電流をブロックして(励磁電流は微少である)ため、初段コンデンサC0からの放電電流はほとんど流れない。やがて、可飽和リアクトルSI0の電圧時間積を超えると、可飽和リアクトルSI0の磁化状態を表す矢印の向きは右方向に飽和し電圧阻止能力が失われ、C0→SI0→PTの一次側巻線→IGBT1のループで電流I0が流れる。これにより、初段コンデンサC0の電圧は昇圧されてコンデンサC1に移行する。パルストランスPTの昇圧比は損失等を無視すれば(N2/N1)倍になる。
【0028】
モードB(図3):コンデンサC1の電圧が図示の極性に充電されるに伴い、可飽和リアクトルSI1の磁化方向が右方向の飽和状態から遷移してやがて左方向に飽和すると、コンデンサC1の電圧はコンデンサC2に移行する。この移行時にパルス幅の圧縮が行われる。
【0029】
モードC(図4):モードBの動作が各可飽和リアクトルSI2〜SInまで充電→移行が繰り返し行われ、パルス幅圧縮し、やがて、予備電離放電を起こしながらピーキングコンデンサCpを短時間(100ns台)に充電する。
【0030】
モードD(図5):100ns台の短時間でコンデンサCnからピーキングコンデンサCpへエネルギーが大部分移行した段階で、主放電電極がグロー放電を起こしてレーザ発振する。放電インピーダンスが小さいため、振動でピーキングコンデンサCpの電圧は反転する。
【0031】
モードE(図6):可飽和リアクトルSInはモードCの状態で磁化方向が(飽和状態でないものの)左向きになっているため、直ぐに左方向に飽和されて反転電圧はピーキングコンデンサCpからコンデンサCnに逆移行する。以下、同様にして、パルス幅を伸長しながら余剰エネルギー(キックバックエネルギー)は逆移行して、やがてコンデンサC1を充電する。電圧の極性はモードA、Bのときと逆極性になる。
【0032】
モードF(図7):可飽和リアクトルSI0とSI1の電圧時間積をVTSI0、VTSI1と表すとき、両者の間に次の関係が成り立つように設計されていれば、図示の電流ループでコンデンサC1の電圧は初段コンデンサC0に移行する。この初段コンデンサC0の電圧の極性は充電器で初期充電した極性と同一極性であり、次のパルス発生時のエネルギー源の一部として回生される。
【0033】
【数1】
(N2/N1)・VTSI0+0.5VC1・τ≦VTSI1
C1:キックバックしてきたコンデンサC1の電圧
τ:コンデンサC1から初段コンデンサC0への移行時間
したがって、本実施形態によれば、パルスの発生は、初段コンデンサC0の充電電圧で可飽和リアクトルSI0→パルストランスPTの一方の一次巻線→半導体スイッチ素子IGBT1を経たパルス電流によりなされ、キックバックエネルギーの回生は、パルストランスPTの他方の一次巻線電圧で可飽和リアクトルSI0→初段コンデンサC0→ダイオードD1を経たパルス電流によりなされ、初段コンデンサC0の充電エネルギーとして回生されることから、装置構成のための半導体スイッチ素子としては、1つの半導体スイッチ素子IGBT1と1つのダイオードD1によって構成できる。
【0034】
すなわち、キックバックエネルギーの回生に際して、初段コンデンサC0は従来の回生方式のように、負極性に充電されることがない。このため、充電器2の出力段がダイオード整流回路をもつ場合にも、ダイオード整流回路を通した電流ループが発生することなく、従来のサイリスタThy0とそのオン・オフ制御回路等が不要になる。また、キックバックエネルギーの回生に際して、初段コンデンサC0への充電電流ループには可飽和リアクトルSI0を介在させることができ、従来の大きなインダクタンスのリアクトルLSが不要になる。
【0035】
また、キックバックエネルギーの回生に際して、コンデンサC1から初段コンデンサC0に電荷が逆移行する際に流れる電流が半導体スイッチ素子IGBT1を通らず、ダイオードD1側を通過するため、半導体スイッチ素子IGBT1をオンからオフに切り換えるタイミングが、最初にC0からC1に電荷が移行し終わった段階(すなわち、図3のモードBに移った時点)で行えるため、半導体スイッチ素子IGBT1のターンオフ(電圧が再印加するまでの)時間に余裕が得られる。
【0036】
なお、図1の構成において、充電器2による初段コンデンサC0の初期充電は、可飽和リアクトルSI0を通して行うことができる。この場合には充電電流に適度な充電インダクタンスが挿入されるため、充電電圧精度を向上させることができる。
【0037】
次に、図8は、本発明の他の実施形態を示す回路図であり、可飽和リアクトルSI0とSI1の電圧時間積VTSI0、VTSI1が前記の関係式を満たさない場合に有用なものである。
【0038】
図8が図1と異なる部分は、パルストランスPTの中間タップには初段コンデンサC0のみを接続し、パルストランスPTの一方の端子には半導体スイッチ素子IGBT1と可飽和リアクトルSI01の直列回路を設け、パルストランスPTの他方の端子にはダイオードD1と可飽和リアクトルSI02の直列回路を設けた点にある。すなわち、図1の可飽和リアクトルSI0に代えて、パルス発生時の磁気スイッチ用の可飽和リアクトルSI01と、回生時の磁気スイッチ用のSI02との2つの可飽和リアクトルを設ける。
【0039】
図1の構成において、半導体スイッチ素子IGBT1のターンオン損失を極力小さくするためにはゼロ電圧スイッチングを徹底した方がよく、そのためには可飽和リアクトルSI0の電圧時間積VTSI0をある程度大きい値にする必要がある。
【0040】
この点、本実施形態では、2つの可飽和リアクトルSI01とSI02に分離構成したため、可飽和リアクトルSI01の電圧時間積VTSI01の値を決めるのに、前記の関係式による制約がなく、半導体スイッチ素子IGBT1のターンオン損失が十分小さくなるように選ぶことができる。
【0041】
なお、可飽和リアクトルSI02は、配線がもつインダクタンスで代用すること、または空心の小型のインダクタでもよい。図11は配線がもつインダクタンスで代用した図8の回路図の変形例を示し、図11が図8と異なる部分は可飽和リアクトルSI0 2 を省略した点にある。
また、コンデンサC2→C1,C1→C0への逆移行を段階的に円滑に進めるために、C2→C1への逆移行が終了した時点で右方向に飽和するような電圧時間積を持つ可飽和リアクトルSI0 2 を設けた方が望ましい。
【0042】
以上までの実施形態では、半導体スイッチ素子側の巻数N1とダイオード側の巻数N1’は等しいとしてきたが、N1<N1’とすることで、パルス発生時における初段コンデンサC0→C1への移行と、キックバック時におけるコンデンサC1→C0への移行の、それぞれの動作モードについて移行効率を改善することができる。この理由を以下に説明する。
【0043】
一般に損失のないコンデンサから他のコンデンサへの電荷移行(すなわち、介在インピーダンス要素をインダクタンスのみとした場合)のとき、移行効率が最大になるのは同じ静電容量値の場合である。しかしながら、介在インピーダンスに損失分(多くは半導体素子部で発生する損失)が無視できないときは、むしろ、等容量とするよりも、移行元の静電容量を移行先のそれよりも小さくした方が移行効率が上がる。この原理は、例えば、電気学会半導体研究会資料SPC−90−37に開示される。
【0044】
この原理を図1又は図8の実施形態に当てはめると、下式の関係になるようパルストランスPTの一次巻線の巻数をN1<N1’の値に選択すると、パルス発生時と回生時の両方の移行に際しても効率を低下させることなくエネルギー移行が可能になる。
【0045】
【数2】
0<(N2/N1)2×C1 かつ C0>(N2/N1’)2×C1
したがって、図1又は図8の構成において、半導体スイッチ素子IGBT1側のパルストランス巻数N1とダイオードD1側の巻数N1’をN1<N1’とすることで、パルス発生時における初段コンデンサC0→C1への移行と、回生時におけるコンデンサC1→C0への移行の、それぞれのケースについて移行効率を改善することができる。
【0046】
なお、以上までの実施形態では、中間タップ付きパルストランスPTとする場合を示すが、これと同等の3巻線をもつパルストランスを使って図1又は図8の結線構成とすることができる。図12は、図8の変形例を示し、図8の構成で中間タップ付きパルストランスPTに代えて、これと同等の3巻線N1〜N3をもつ構造のパルストランスPT3を使い、図11と同様に可飽和リアクトルSI02を省略した回路図を示す。
【0047】
【発明の効果】
以上のとおり、本発明によれば、パルストランスが一次巻線に中間タップをもつ構造または中間タップ付きパルストランスと同等の3巻線をもつ構造とし、この中間タップ側に初段コンデンサを接続し、一次巻線の一方の巻線を通した半導体スイッチ素子のオン制御でコンデンサを放電させるパルス発生動作を得、一次巻線の他方の巻線からダイオードを通したキックバック電流でコンデンサをその初期充電極性に充電する回生動作を得るようにしたため、1つの半導体スイッチ素子を使ってパルス発生とキックバックエネルギーの回生ができる。
【0048】
また、キックバックエネルギーの回生時、半導体スイッチ素子をオンからオフに切り換えるためのターンオフ時間に余裕が得られる。
【0049】
また、半導体スイッチ素子側の巻数N1とダイオード側の巻数N1’をN1<N1’とすることで、パルス発生時におけるC0→C1への移行と、キックバック時におけるC1→C0への移行の、それぞれのケースについて移行効率を改善することができる。
【0050】
また、初段コンデンサは、従来の回生方式では初期充電時の極性とキックバック時の極性が正負に切り替わるのに対し、本発明では初期充電時とキックバック時の極性が同じになる。このため、本発明の方式では、初段コンデンサに印加される電圧範囲が狭くなり、同じ定格電圧のコンデンサを使用するもその寿命を長くすることができる。換言すれば、従来方式で本発明方式と同等のコンデンサ寿命を得ようとすると、定格電圧が1ランク上のコンデンサを必要とし、コンデンサのサイズが大型化したり、コストアップになる。
【図面の簡単な説明】
【図1】本発明の実施形態を示す回路図。
【図2】実施形態の動作説明図(モードA)
【図3】実施形態の動作説明図(モードB)
【図4】実施形態の動作説明図(モードC)
【図5】実施形態の動作説明図(モードD)
【図6】実施形態の動作説明図(モードE)
【図7】実施形態の動作説明図(モードF)
【図8】本発明の他の実施形態を示す回路図。
【図9】パルス電源装置の従来例(その1)。
【図10】パルス電源装置の従来例(その2)。
【図11】図8の変形例(その1)。
【図12】図8の変形例(その2)。
【符号の説明】
1…パルス発生回路
2…充電器
3…磁気パルス圧縮回路
4…負荷
5…磁化リセット回路
IGBT1…半導体スイッチ素子
0…初段コンデンサ
1〜Cn…コンデンサ
P…ピーキングコンデンサ
SI0〜SI2、SIn、SI01、SI02…可飽和リアクトル
PT…パルストランス
1…ダイオード
PT3…3巻線をもつパルストランス

Claims (5)

  1. 充電器によって初期充電された初段コンデンサからの放電でパルストランスにパルス電流を発生させるパルス発生回路と、前記パルス電流を可飽和リアクトルとコンデンサによってパルス幅を圧縮して負荷に供給する磁気パルス圧縮回路とを備えたパルス電源装置において、
    前記パルストランスは、一次巻線に中間タップをもつ構造または中間タップ付きパルストランスと同等の3巻線をもつ構造とし、前記中間タップ側に前記初段コンデンサを接続し、一次巻線の一方の巻線にはオン動作で前記パルス電流を発生させるための半導体スイッチ素子を設け、一次巻線の他方の巻線には前記負荷からのキックバック電流で前記初段コンデンサをその初期充電極性に充電させるためのダイオードを設けたことを特徴とするパルス電源装置。
  2. 前記初段コンデンサは、可飽和リアクトルを直列接続して前記パルストランスの中間タップに接続したことを特徴とする請求項1に記載のパルス電源装置。
  3. 前記充電器は、前記初段コンデンサを直接に充電する構成、
    または、前記可飽和リアクトルを介して前記初段コンデンサを充電する構成を特徴とする請求項2に記載のパルス電源装置。
  4. 前記半導体スイッチ素子は可飽和リアクトルを直列接続して前記パルストランスに接続した構成、
    または、前記半導体スイッチ素子は第1の可飽和リアクトルを直列接続して前記パルストランスに接続し、前記ダイオードは第2の可飽和リアクトルを直列接続して前記パルストランスに接続した構成を特徴とする請求項1に記載のパルス電源装置。
  5. 前記パルストランスは、前記半導体スイッチ素子が接続される一次巻線の巻数N1に対し、前記ダイオードが接続される一次巻線の巻数N1’を大きくしてエネルギー移行効率を高めたことを特徴とする請求項1〜4のいずれか1に記載のパルス電源装置。
JP20556799A 1999-07-21 1999-07-21 パルス電源装置 Expired - Fee Related JP3687424B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20556799A JP3687424B2 (ja) 1999-07-21 1999-07-21 パルス電源装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20556799A JP3687424B2 (ja) 1999-07-21 1999-07-21 パルス電源装置

Publications (3)

Publication Number Publication Date
JP2001036173A JP2001036173A (ja) 2001-02-09
JP2001036173A5 JP2001036173A5 (ja) 2004-07-29
JP3687424B2 true JP3687424B2 (ja) 2005-08-24

Family

ID=16509041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20556799A Expired - Fee Related JP3687424B2 (ja) 1999-07-21 1999-07-21 パルス電源装置

Country Status (1)

Country Link
JP (1) JP3687424B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4702889B2 (ja) * 2006-03-24 2011-06-15 株式会社小松製作所 ガスレーザ装置の電源回路
JP5321238B2 (ja) * 2009-05-19 2013-10-23 株式会社明電舎 パルス電源
CN113179005B (zh) * 2021-05-25 2023-08-01 长安大学 一种双脉冲电源及其工作方法

Also Published As

Publication number Publication date
JP2001036173A (ja) 2001-02-09

Similar Documents

Publication Publication Date Title
US5172308A (en) DC-DC converter with transformer having a single secondary winding
US4055791A (en) Self commutated SCR power supply
JPH03103079A (ja) Gtoサイリスタを用いた電力変換回路に於けるエネルギの回生装置及びその方法
JPH07123717A (ja) スイッチング電源装置
JP3582643B2 (ja) 昇圧形dc−dcコンバータ
JP3687424B2 (ja) パルス電源装置
JPH06165510A (ja) インバータ
JPH1198832A (ja) 低損失スナバ回路付きスイッチング電源装置
JP4182306B2 (ja) アクティブスナバ付フォワードコンバータ
JPH07122979A (ja) パルス電源
JP3603531B2 (ja) パルス電源
JP4038927B2 (ja) パルス電源
JP4612234B2 (ja) パルス電源
JP2000209857A (ja) タ―ンオンロスを改善したリンギングチョ―クコンバ―タ
JPH04349677A (ja) パルスレーザ電源
JP2002158386A (ja) パルス電源装置
JPH066973A (ja) 零電圧スイッチング型共振コンバータ
JP2000124530A (ja) パルス電源装置
JP3224427B2 (ja) 静止形交流電源装置
JPH06121547A (ja) インバータ
JP4415419B2 (ja) スイッチング電源装置
JPH066972A (ja) ゼロ電流スイッチングdc−dcコンバータ
JP2856284B2 (ja) 磁気パルス圧縮回路
JP3285929B2 (ja) レーザ用パルス発生回路
JPH11262278A (ja) パルス電源装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050301

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050530

R150 Certificate of patent or registration of utility model

Ref document number: 3687424

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090617

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090617

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100617

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110617

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110617

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120617

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130617

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees