JP3685585B2 - 半導体のパッケージ構造 - Google Patents
半導体のパッケージ構造 Download PDFInfo
- Publication number
- JP3685585B2 JP3685585B2 JP10501397A JP10501397A JP3685585B2 JP 3685585 B2 JP3685585 B2 JP 3685585B2 JP 10501397 A JP10501397 A JP 10501397A JP 10501397 A JP10501397 A JP 10501397A JP 3685585 B2 JP3685585 B2 JP 3685585B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating
- semiconductor chip
- adhesive
- bead
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0613—Square or rectangular array
- H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8312—Aligning
- H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/0665—Epoxy resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【発明の属する技術分野】
本発明は半導体のパッケージ(Package)構造に係り、より詳細には異なる種類の多数のチップ(Chip)が実装される半導体のパッケージにあって、一部のチップは導電性接着剤によりダイ付着パッドに付着されて、他の一部は高絶縁性ビードを含む絶縁性接着剤により付着されて、一つのパッケージに樹脂密封される半導体のパッケージ構造に関するものである。
【0002】
【従来の技術】
最近、電子製品の軽量薄形化によって半導体の部品数を減らすか、高密度の実装パッケージを開発するための研究が行われている。 SMPS(Switching Mode Power Supply)もその中の一つの方法として、動作時に電力量と発熱量が多い半導体素子、即ち、パワートランジスター(Power Transistor)として用いられるMOSFETとこれを制御するための制御ICを一つのパッケージに通合させ密封する方法である。
【0003】
これを実現するためには、スイッチング(Switching)素子と制御IC(MOSFEI)をパッケージ内にワイヤボンディング(Wire Bonding)してコミュニケーション(Communication)されるようにして、周辺部品の機能を制御ICに挿入できるように設計を補完して、スイッチング素子と制御ICを一つのパッケージ内に搭載させるためのパッケージの開発が要求される。
特に、パッケージ開発にあって、制御ICは、スイッチング素子であるMOSFETのドレイン(Drain)との短絡を防止するため絶縁性接着剤を用いる必要がある。
【0004】
図3は二種ICを持つ一般的な半導体パッケージの形態を示す平面図である。
図示されるように、リードフレーム(Lead Frame)のダイパッド(Die Pad)5上にはMOSFETまたはバイポーラ(Bipolar)ICのような電力IC2と制御IC1が位置される。この時、電力IC2は、通常後面自体がドレインとして用いられるため、導電性の半田(Solder)接着剤4によりダイパッド5に付着されいる。一方、制御IC1は、ダイパッド5と電気的に分離される必要があるため、絶縁性エポキシ(Epoxy)接着剤3によりダイパッド5に付着される。 この時、MOSFET等の電力IC2は、動作時にドレイン端に普通800V程度の電圧が印可されるため、このドレイン端と電気的に連結されているダイパッド5でも高電圧がかかる。 したがって、制御ICに対して高絶縁性の接着剤を使用しなければならない。 このような高絶縁性接着剤を使用すると電力IC2のドレイン端に高電圧が印可されても絶縁破壊が発生しないようになる。 従って、絶縁性接着剤の絶縁耐圧を向上させるための努力が行われている。
【0005】
一方、IC間のインナリード(Inner Lead)7との間に金属ワイヤ6でワイヤ付着した後、モールディング(Molding)、トリミング(Trimming)工程を経てパッケージを完成する。
一般的に、従来には絶縁エポキシの厚さを調節して絶縁耐圧を向上させた。 図4にはPaul A.Guillotte等の米国特許公報第5,012,322号(1991.4.30)に開示された半導体ダイの段面図を示している。
【0006】
図示されるように、シリコンダイ(Silicon Die)10は、金属支持層12に接着形成されて、絶縁性樹脂層14、15、16は、シリコンダイ10の下部面あるいは後面18に接着される。 このような絶縁性樹脂層14、15、16は層間接合樹脂20を用いて金属支持層12に交互に接着され一つの絶縁ダイ塗布を形成する。
【0007】
この実施形態で、シリコンダイ10はシリコンダイ10の反対側上部主要面22に形成された半導体装置で構成されたシリコン集積回路である。この装置の中で一つはNタイプ(N−Type)のエピタキシャルポケット(Epitaxical Pocket)28の中でいずれか一つに形成された標準形二重拡散NPNトランジスタ(NPN−Transistor)26である。
【0008】
図4には他の半導体チップ29が図示されている。 このチップは分離されたパワートランジスターですることが可能であり、その底面34はトランジスターのコレクタ(Collector)領域33の境界になる。 半田層35は金属支持層12にシリコンダイ10を接着させる。
均一な樹脂塗布形成工程は、シリコンダイの後面に一つ以上の均一な絶縁樹脂膜を連続的に蒸着させる過程により行われて、水平に維持されたウェハ(Wafer)に液状樹脂を塗布してウェハを回転させ均一な厚さの薄膜を形成する。
Guillotte等の特許によると、絶縁樹脂層を多層で形成することにより絶縁耐圧を増加させられて、シリコンダイは後面に形成された絶縁樹脂層により200V以上の高圧で動作できる。
【0009】
【発明が解決しようとする課題】
しかし、実質的に絶縁耐圧はエポキシの厚さに比例するが厚さの増加には限界があった。
また、前記のような絶縁樹脂層を形成するためには、ウェハ状態で完成された状態で液状の樹脂をダイの後面にスピン塗布(Spin Coating)しなければならないため、液状の樹脂が流れる可能性があって、その管理において非常に注意が必要である問題点があった。
【0010】
また、液状のエポキシに対して正確に厚さを調節することが困難であるため、絶縁耐圧の範囲が広くなって半導体チップの信頼性が低下される問題点があった。例えば、絶縁エポキシの厚さを1.0mmで調節する場合実際の誤差は1.0mm±0.5mmであり、これによる絶縁耐圧の範囲は500Vから3000Vになる。
【0011】
従って、前記のようにMOSFETの場合には、ダイパッドに印加される電圧が800V程度であるため、場合によっては絶縁が破壊される。即ち、半導体チップの信頼性の側面から見ると、絶縁破壊が頻繁に発生しなくても発生すること自体で信頼度が低下される。 言い換えれば、800Vの電圧が印可された状態で外部の条件に関係なく絶縁破壊が発生しない分だけ信頼性があると言える。
【0012】
したがって、本発明は、前記のような従来の問題点を解決すべくさなれたもので、その目的は、絶縁性接着剤の厚さを容易に制御できる半導体のパッケージを提供することである。
本発明の他の目的は、高絶縁耐圧を持って信頼性が向上された低価で製造できる半導体のパッケージを提供することである。
【0013】
【課題を解決するための手段】
前記の目的を達成する為の本発明の好ましい特徴によると、ダイパッドと電気的に連結されるように導電性接着剤により付着された少なくとも一つ以上の第一半導体チップと、前記ダイパッドと電気的に絶縁されるように絶縁性接着剤により付着された少なくとも一つ以上の第二半導体チップと、前記第一半導体チップと前記第二半導体チップに金属ワイヤにより連結されたインナリードとを含んで、前記絶縁性接着剤には、前記第二半導体チップと前記ダイパッド間の均一な絶縁耐圧を確保するため所定の直径を持つ絶縁性ビードが含まれた半導体のパッケージが開示される。 好ましくは、絶縁性ビードはアルカリ元素の含量が少ない材質になって、より好ましくは、前記アルカリ元素の含量は5%以下である。 前記絶縁性ビードとしては、純粋シリカ、ホウケイ酸ガラス(Boron Silicate Glass)及びソーダ石灰ガラス(Soda Lime Glass)等が使用できる。
【0014】
本発明の他の特徴によると、ダイパッドと電気的に連結されるように導電性接着剤により付着された少なくとも一つ以上の第一半導体チップと、前記ダイパッドと電気的に絶縁されるように絶縁性接着剤により付着された少なくとも一つ以上の第二半導体チップと、前記第一半導体チップと前記第二半導体チップに金属ワイヤにより連結されたインナリードとを含んで、前記第二半導体チップの後面には窒化膜またはBCB(BisbenzoCycloButene)が形成された半導体パッケージが開始される。好ましくは、前記窒化膜の厚さは2ー5μmである。
【0015】
【発明の実施の形態】
以下、添付図面によって本発明の好ましい実施形態について詳細に説明する。
液状の絶縁エポキシの厚さを精密に制御することは実質的に不可能であるため液状の接着剤の厚さを制御するためには固状の一定な厚さを持つスペーサ(Spacer)を添加する必要がある。 即ち、液状のエポキシ接着剤の厚さを精密に制御することにより、厚さを調節して絶縁耐圧が充分に高く信頼性があるICを製造することが可能である。
【0016】
また、アルカリ元素の含量が少ないとか、アルカリ元素が包含されていない材質の絶縁性ビードをエポキシ接着剤に添加することにより、半導体パッケージの信頼性を一層向上させることができる。 これはアルカリ金属に高電圧が印可されるとアルカリ金属がイオン(Ion)化されて電気伝導が発生することにより、絶縁耐圧と機械的強度を低下させて、主にビード自体が破壊されて絶縁破壊が発生するためである。
【0017】
図1は、本発明の第一実施形態によるパッケージの断面図である。
図示されるように、リードフレームのダイパッド5上にはMOSEFTまたはバイポーラICのような電力IC2と制御IC1が位置される。 この時、電力IC2は、通常後面自体がドレインとして使用されるため導電性の半田接着剤4によりダイパッド5に付着されて、制御IC1は、ダイパッド5と電気的に分離される必要があるから絶縁性エポキシ接着剤3によりダイパッド5に付着される。 この時、制御IC1をダイパッド5に付着する接着剤には、固形の絶縁性ビード9が添加されている。このような固形の絶縁性ビードによりエポキシ接着剤の厚さが精密に調節できる。
【0018】
次に、本発明の実施形態を参考として絶縁性ビードについて具体的に説明する。
通常的に、絶縁性ビードを接着剤に添加するためのエポキシ接着剤の構成成分は40%程度のエポキシと50%程度の絶縁性充填剤(Filler)、例えば、SiO2と他の添加剤でなっている。 従って、本発明の一実施形態では混合を容易にするためエポキシ接着剤の構成成分の中で一つである絶縁性のSiO2を利用してビードを製造する。
このため、一般的にSiO2を含んでいる通常のソーダ石灰ガラスを利用して一定な直径を持つビードを形成して、これをエポキシ接着剤に添加して、その絶縁性ガラスビードが添加された接着剤を使用して制御IC1をダイパッドに付着してモールディング工程を経てパッケージを完成する。
【0019】
実験例1
ビードの直径が各々1mm、3mmであるエポキシ二類と、ビードが添加されなかったエポキシ一類を準備して常温でB/V(Breakdown Voltage)テストした結果が表1のようであった。
【表1】
【0020】
即ち、3mmビードが添加されたエポキシで、一番高い1800から5000V以上の分布を持って、接着剤の厚さは約44ー84μmであった。 ビードが添加されなかったエポキシの場合には、最低500Vであり、MOSFETの絶縁耐圧800Vに対しては絶縁破壊が発生できるから信頼性が低下される。 前記実験でのエポキシの硬化条件は全て150度で1時間とした。 従って、絶縁性ビードの直径は1mm以上とすることが好ましい。 また、この実施形態ではガラスビードを使用したが、セラミックビード(Ceramic Bead)のような絶縁性ビードも使用できる。
【0021】
前記のように本発明によると、エポキシに添加された絶縁性ビードがエポキシの厚さを一定に調節できるから絶縁耐圧の範囲が一定になって、実際的に適用する時パッケージの信頼性を向上させる。 また、ガラスビード自体が絶縁性であるため前記のように向上された絶縁耐圧を持つようになる。
【0022】
本発明の第二実施形態では、信頼性を一層向上させるためアルカリ元素の含量が少ないか、あるいはアルカリ元素が包含されていない絶縁性材料として絶縁性ビードを製造した。
前記第一実施形態により完成されたパッケージは、どの程度の高絶縁耐圧と製品の信頼性を持っているが、全ての外部条件に対して信頼性があることではない。例えば、HTRB(High Temp Reverse Bias)テストで、サンプル(Sample)に800Vの電圧を印加して常温で温度を125度まで上昇させてから500時間放置した。 その結果、前記ガラスビードの直径が3mmあるいは5mmである場合には、全体サンプルの5%以内で絶縁破壊が発生して、直径が1mmである場合には絶縁破壊が非常に多く発生した。 即ち、外部の条件が劣悪な状況では絶縁破壊が発生できる。
【0023】
結果的に、絶縁性ビードの直径によって決定されるエポキシ接着剤の厚さを調節して多少の絶縁破壊は防止できるが、実質的に信頼性においては全体的に問題があった。
従って、本発明者は3mmか5mmの場合にも絶縁破壊が発生することは絶縁性ビードの直径だけの問題ではなく他の原因があると予測して、絶縁破壊されたパッケージを分解して分析した結果、絶縁性ビード自体が絶縁破壊される確率が高いことを発見した。
【0024】
前記一実施形態で用いられたソーダ石灰ガラスは、通常的にSiO2以外に各種不純物、例えば、Na2O、K2O、CaO、MgOのように、主に原子が1価または2価になったアルカリ金属の不純物が包含されている。このような、アルカリ金属に高電圧が印加されると、アルカリ金属がイオン化され、電気伝導が発生することにより、絶縁耐圧と機械的強度を低下させて、主にビード自体が破壊されて絶縁破壊が発生する。
【0025】
一般的なソーダ石灰ガラスは、大略14%程度のアルカリ金属の不純物を持って、絶縁破壊電圧は5ー20KV/mm程度である。
したがって、前記一実施形態による半導体パッケージの信頼性をより向上させるためには、アルカリ元素の含量が少ないかあるいはアルカリ元素が包含されなかった材質の絶縁性ビードをエポキシ接着剤に添加する必要があるという結論に到達した。
【0026】
表2に示すように、アルカリ元素の含量が少ないガラスとしては、ソーダ石灰ガラスに対してアルカリの不純物の比率が大略3%程度である高純度のホウケイ酸ガラスがある。 また、アルカリ元素が包含されなかったガラスとしては純粋SiO2が挙げられる。
【表2】
前記のホウケイ酸ガラスを利用して一定な直径を持つビードを形成してエポキシ接着剤に添加して、これを使用して制御IC1をダイパッドに付着してモールディング工程を経た後パッケージを完成する。
【0027】
このように完成された半導体パッケージの絶縁耐圧を測定した結果、約20ー35KV/mm 程度であった。 また、HTRBテストでパッケージに640Vの電圧を印可させて常温で125度まで温度を上昇させてから500時間を放置した結果、絶縁破壊が全然発生しなかった。 同様に、純粋なSiO2で製造された高純度のビードをエポキシ接着剤に添加した場合にも全然絶縁破壊が発生しなかった。 好ましくは、ビードのアルカリ金属の含量は、全体含量に対して5%以下である。この程度の含量では絶縁耐圧は800V電圧による影響を受けないと判明した。
【0028】
図2は本発明の第二実施形態によるパッケージの断面図である。
図示されるように、制御IC1の後面には窒化膜(SixNy)8が一定な厚さで蒸着されている。 その厚さは大略2ー5μm程度が好ましい。
これをより具体的に説明すると次のようである。
まず、ウェハ状態でウェハの後面に、例えば、Si3N4を2ー5μm程度の厚さで窒化膜を塗布する。通常一回の塗布において、1μm程度の厚さを持つので、所望の厚さにするには塗布回数を加減する。
【0029】
次に、このウェハから個別的な制御IC1で切断してからダイパッド5上に絶縁エポキシ接着剤を利用して付着し、MOSFET2を半田接着剤で付着して、IC間のインナリードとの間に金属ワイヤでワイヤ付着した後、モールディング、トリミング工程を経てパッケージを完成する。
このように完成されたパッケージの絶縁耐圧は窒化膜の厚さによって変化する。 即ち、1μmで塗布した場合、約600Vの絶縁耐圧を持ち、2μmで塗布した場合には約1000Vの絶縁耐圧を持つ。 従って、製造費を考慮した本発明の窒化膜の厚さは、2ー5μmが好ましい。 一方、窒化膜の代りに有機絶縁膜であるBCBを塗布することもてきる。
【0030】
実験例2
ウェハの後面にSi3N4を二重に塗布したウェハを持って、5mmビードを添加したエポキシで試料を製作して、常温と125度でB/Vテストした。 その結果、既存のSi3N4を塗布しなかったものに比して全般的にB/Vが上昇された。
【0031】
【発明の効果】
以上のように、本発明によると、ICの後面自体に直接窒化膜を形成することにより絶縁耐圧を向上させることが可能であり、窒化膜自体が固体状であるから塗布方法が簡単で、製造費も節減できる。
【0032】
また、異なる種類の多数のチップが実装される半導体パッケージにあって、一部は導電性接着剤によりダイ付着パッドに付着されて、他の一部は高絶縁性ビードを包含する絶縁性接着剤により付着され、一つのハッケージに樹脂密封される半導体のパッケージにおいて、絶縁性接着剤に絶縁性ビードを添加して絶縁性接着剤の厚さを精密に調節することによりパッケージの絶縁耐圧を向上させて、絶縁性ビードをアルカリ元素の含量が少ない材質あるいはアルカリ元素が包含されなかった材質で選択することにより絶縁耐圧の向上と共にパッケージの信頼性が向上される。
【0033】
尚、本発明の各々の実施形態は、当分野の者であれば、本発明の範囲と精神を逸脱しない範囲内で多様に変形または変更可能である。 例えば、制御ICの後面に窒化膜とかBCBをスピング塗布して、この状態で絶縁性ビードが添加されたエポキシ接着剤を使用するとか、アルカリ元素の含量が少ない材質の絶縁性ビードあるいはアルカリ元素が包含されなかった材質の絶縁性ビードが添加されたエポキシ接着剤を使用することもできる。 この場合には、IC自体の絶縁特性によって絶縁耐圧が非常に向上されるため、エポキシ接着剤の厚さを薄くすることが可能であり、アルカリ元素を多量含有している材質のビードを添加しても、ある程度の信頼性を持たせることができる。
【図面の簡単な説明】
【図1】本発明の第一実施形態による半導体パッケージの断面図である。
【図2】本発明の第二実施形態による半導体パッケージの断面図である。
【図3】二種のICを持つ一般的な半導体パッケージの平面図である。
【図4】従来の半導体パッケージの断面図である。
【符号の説明】
1: 制御IC
2: 電力IC
3: 絶縁性エポキシ接着剤
4: 半田接着剤
5: ダイパッド
6: 金属ワイヤ
7: インナリード
9: 絶縁性ビード
10: シリコンダイ
12: 金属支持層
14、15、16: 絶縁性樹脂層
18: 後面
20: 層間接合樹脂
22: 上面主要面
28: エピタキシャルポケット
29: 半導体チップ
33: コレクタ領域
34: 底面
35: 半田層
Claims (6)
- ダイパッドと電気的に連結されるように導電性接着剤により付着された少なくとも一つ以上の第一半導体チップと、
前記ダイパッドと電気的に絶縁されるように絶縁性接着剤により付着された少なくとも一つ以上の第二半導体チップと、
前記第一半導体チップと前記第二半導体チップに金属ワイヤにより連結されたインナリードとを含んで、
前記第二半導体チップは、前記第二半導体チップと前記ダイパッド間の絶縁耐圧を向上させるため後面に塗布された窒化膜を含んで、
前記絶縁性接着剤には、前記第二半導体チップと前記ダイパッド間の絶縁耐圧を向上させるため均一な間隔を維持するように所定の直径を持た多数の絶縁性ビードが含まれることを特徴とする半導体のパッケージ構造。 - 前記絶縁性ビードは、ホウケイ酸ガラスを含むことを特徴とする請求項1記載の半導体のパッケージ構造。
- 前記絶縁性ビードは、純粋シリカを含むことを特徴とする請求項1記載の半導体のパッケージ構造。
- 前記絶縁性ビードは、アルカリ元素の含量が5%以下である特徴とする請求項1記載の半導体のパッケージ構造。
- 前記第一半導体チップは、MOSFETを含むことを特徴とする請求項1記載の半導体のパッケージ構造。
- 前記絶縁性接着剤は、エポキシを含むことを特徴とする請求項1記載の半導体のパッケージ構造。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR199634490 | 1996-08-20 | ||
KR1019960034490A KR100233006B1 (ko) | 1996-08-20 | 1996-08-20 | 반도체 패키지 |
KR199634491 | 1996-08-20 | ||
KR1019960034491A KR100190283B1 (ko) | 1996-08-20 | 1996-08-20 | 반도체 패키지 구조 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1084072A JPH1084072A (ja) | 1998-03-31 |
JP3685585B2 true JP3685585B2 (ja) | 2005-08-17 |
Family
ID=26632097
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10501397A Expired - Lifetime JP3685585B2 (ja) | 1996-08-20 | 1997-04-22 | 半導体のパッケージ構造 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5965947A (ja) |
JP (1) | JP3685585B2 (ja) |
Families Citing this family (50)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990065486A (ko) * | 1998-01-14 | 1999-08-05 | 윤종용 | 반도체 제조설비 관리시스템의 공정조건 관리방법 |
JP3844032B2 (ja) * | 1998-07-14 | 2006-11-08 | 日本テキサス・インスツルメンツ株式会社 | 半導体装置及びその製造方法 |
CN1146030C (zh) * | 1998-07-28 | 2004-04-14 | 精工爱普生株式会社 | 半导体装置及其制造方法、半导体模块、电路基板以及电子装置 |
US6433424B1 (en) | 2000-12-14 | 2002-08-13 | International Rectifier Corporation | Semiconductor device package and lead frame with die overhanging lead frame pad |
DE10149774A1 (de) * | 2001-10-09 | 2003-04-24 | Bosch Gmbh Robert | Verfahren zum Verpacken von elektronischen Baugruppen und Mehrfachchipverpackung |
US7138712B2 (en) * | 2002-01-31 | 2006-11-21 | Micronas Gmbh | Receptacle for a programmable, electronic processing device |
US20030197288A1 (en) * | 2002-04-19 | 2003-10-23 | Lucent Technologies Inc. | Reduced stress wire bond |
US20070158796A1 (en) * | 2005-12-09 | 2007-07-12 | International Rectifier Corporation | Semiconductor package |
US7750447B2 (en) * | 2007-06-11 | 2010-07-06 | Alpha & Omega Semiconductor, Ltd | High voltage and high power boost converter with co-packaged Schottky diode |
US8008897B2 (en) * | 2007-06-11 | 2011-08-30 | Alpha & Omega Semiconductor, Ltd | Boost converter with integrated high power discrete FET and low voltage controller |
US7825508B2 (en) * | 2006-07-28 | 2010-11-02 | Alpha Omega Semiconductor, Inc. | Multi-die DC-DC buck power converter with efficient packaging |
US8084855B2 (en) | 2006-08-23 | 2011-12-27 | Rockwell Collins, Inc. | Integrated circuit tampering protection and reverse engineering prevention coatings and methods |
US7915527B1 (en) | 2006-08-23 | 2011-03-29 | Rockwell Collins, Inc. | Hermetic seal and hermetic connector reinforcement and repair with low temperature glass coatings |
US8617913B2 (en) | 2006-08-23 | 2013-12-31 | Rockwell Collins, Inc. | Alkali silicate glass based coating and method for applying |
US8581108B1 (en) | 2006-08-23 | 2013-11-12 | Rockwell Collins, Inc. | Method for providing near-hermetically coated integrated circuit assemblies |
US8174830B2 (en) * | 2008-05-06 | 2012-05-08 | Rockwell Collins, Inc. | System and method for a substrate with internal pumped liquid metal for thermal spreading and cooling |
US8166645B2 (en) * | 2006-08-23 | 2012-05-01 | Rockwell Collins, Inc. | Method for providing near-hermetically coated, thermally protected integrated circuit assemblies |
US8076185B1 (en) | 2006-08-23 | 2011-12-13 | Rockwell Collins, Inc. | Integrated circuit protection and ruggedization coatings and methods |
US8637980B1 (en) * | 2007-12-18 | 2014-01-28 | Rockwell Collins, Inc. | Adhesive applications using alkali silicate glass for electronics |
KR101031151B1 (ko) * | 2006-10-06 | 2011-04-27 | 히다치 가세고교 가부시끼가이샤 | 전자 부품 밀봉용 액상 수지 조성물 및 이것을 이용한 전자 부품 장치 |
DE102007004284B4 (de) * | 2007-01-23 | 2012-04-12 | Infineon Technologies Ag | Halbleiterleistungsmodul |
US8110906B2 (en) * | 2007-01-23 | 2012-02-07 | Infineon Technologies Ag | Semiconductor device including isolation layer |
US7923823B2 (en) * | 2007-01-23 | 2011-04-12 | Infineon Technologies Ag | Semiconductor device with parylene coating |
US8723332B2 (en) * | 2007-06-11 | 2014-05-13 | Invensas Corporation | Electrically interconnected stacked die assemblies |
US8456141B2 (en) | 2007-06-11 | 2013-06-04 | Alpha & Omega Semiconductor, Inc. | Boost converter with integrated high power discrete FET and low voltage controller |
US8704379B2 (en) * | 2007-09-10 | 2014-04-22 | Invensas Corporation | Semiconductor die mount by conformal die coating |
US8363189B2 (en) * | 2007-12-18 | 2013-01-29 | Rockwell Collins, Inc. | Alkali silicate glass for displays |
KR101554761B1 (ko) | 2008-03-12 | 2015-09-21 | 인벤사스 코포레이션 | 지지부에 실장되는 전기적으로 인터커넥트된 다이 조립체 |
JP5132407B2 (ja) * | 2008-04-25 | 2013-01-30 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置 |
US8205337B2 (en) * | 2008-09-12 | 2012-06-26 | Rockwell Collins, Inc. | Fabrication process for a flexible, thin thermal spreader |
US8616266B2 (en) | 2008-09-12 | 2013-12-31 | Rockwell Collins, Inc. | Mechanically compliant thermal spreader with an embedded cooling loop for containing and circulating electrically-conductive liquid |
US8650886B2 (en) | 2008-09-12 | 2014-02-18 | Rockwell Collins, Inc. | Thermal spreader assembly with flexible liquid cooling loop having rigid tubing sections and flexible tubing sections |
US7863159B2 (en) * | 2008-06-19 | 2011-01-04 | Vertical Circuits, Inc. | Semiconductor die separation method |
US9153517B2 (en) | 2008-05-20 | 2015-10-06 | Invensas Corporation | Electrical connector between die pad and z-interconnect for stacked die assemblies |
US8119040B2 (en) | 2008-09-29 | 2012-02-21 | Rockwell Collins, Inc. | Glass thick film embedded passive material |
WO2010151578A2 (en) * | 2009-06-26 | 2010-12-29 | Vertical Circuits, Inc. | Electrical interconnect for die stacked in zig-zag configuration |
US9147583B2 (en) | 2009-10-27 | 2015-09-29 | Invensas Corporation | Selective die electrical insulation by additive process |
TWI544604B (zh) | 2009-11-04 | 2016-08-01 | 英維瑟斯公司 | 具有降低應力電互連的堆疊晶粒總成 |
JP5533199B2 (ja) * | 2010-04-28 | 2014-06-25 | ソニー株式会社 | 素子の基板実装方法、および、その基板実装構造 |
US8951847B2 (en) | 2012-01-18 | 2015-02-10 | Intersil Americas LLC | Package leadframe for dual side assembly |
US9435915B1 (en) | 2012-09-28 | 2016-09-06 | Rockwell Collins, Inc. | Antiglare treatment for glass |
US9437589B2 (en) * | 2014-03-25 | 2016-09-06 | Infineon Technologies Ag | Protection devices |
CN104617058B (zh) | 2015-01-23 | 2020-05-05 | 矽力杰半导体技术(杭州)有限公司 | 用于功率变换器的封装结构及其制造方法 |
US9871019B2 (en) | 2015-07-17 | 2018-01-16 | Invensas Corporation | Flipped die stack assemblies with leadframe interconnects |
US9490195B1 (en) | 2015-07-17 | 2016-11-08 | Invensas Corporation | Wafer-level flipped die stacks with leadframes or metal foil interconnects |
US9825002B2 (en) | 2015-07-17 | 2017-11-21 | Invensas Corporation | Flipped die stack |
US9508691B1 (en) | 2015-12-16 | 2016-11-29 | Invensas Corporation | Flipped die stacks with multiple rows of leadframe interconnects |
US10566310B2 (en) | 2016-04-11 | 2020-02-18 | Invensas Corporation | Microelectronic packages having stacked die and wire bond interconnects |
US9595511B1 (en) | 2016-05-12 | 2017-03-14 | Invensas Corporation | Microelectronic packages and assemblies with improved flyby signaling operation |
US9728524B1 (en) | 2016-06-30 | 2017-08-08 | Invensas Corporation | Enhanced density assembly having microelectronic packages mounted at substantial angle to board |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4514580A (en) * | 1983-12-02 | 1985-04-30 | Sri International | Particulate silicon photovoltaic device and method of making |
US5603983A (en) * | 1986-03-24 | 1997-02-18 | Ensci Inc | Process for the production of conductive and magnetic transitin metal oxide coated three dimensional substrates |
US5182628A (en) * | 1989-06-28 | 1993-01-26 | Hitachi, Ltd. | Semiconductor device having particular solder interconnection arrangement |
JP2501953B2 (ja) * | 1991-01-18 | 1996-05-29 | 株式会社東芝 | 半導体装置 |
JP2927081B2 (ja) * | 1991-10-30 | 1999-07-28 | 株式会社デンソー | 樹脂封止型半導体装置 |
US5353498A (en) * | 1993-02-08 | 1994-10-11 | General Electric Company | Method for fabricating an integrated circuit module |
JPH0797594B2 (ja) * | 1993-06-25 | 1995-10-18 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 半導体集積回路装置 |
JP3233535B2 (ja) * | 1994-08-15 | 2001-11-26 | 株式会社東芝 | 半導体装置及びその製造方法 |
-
1997
- 1997-04-22 JP JP10501397A patent/JP3685585B2/ja not_active Expired - Lifetime
- 1997-08-19 US US08/914,270 patent/US5965947A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH1084072A (ja) | 1998-03-31 |
US5965947A (en) | 1999-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3685585B2 (ja) | 半導体のパッケージ構造 | |
US8110906B2 (en) | Semiconductor device including isolation layer | |
KR100488829B1 (ko) | 집적회로 칩 및 이것을 이용한 표시 장치 | |
EP0114917A2 (en) | Semiconductor packages | |
KR20010021186A (ko) | 압력 센서 및 그 제조방법 | |
US3325586A (en) | Circuit element totally encapsulated in glass | |
JP3512496B2 (ja) | Soi型半導体集積回路の作製方法 | |
US10937767B2 (en) | Chip packaging method and device with packaged chips | |
EP0006003A1 (en) | Improvements in or relating to field effect devices and their fabrication | |
US6147393A (en) | Isolated multi-chip devices | |
JPH05503812A (ja) | 半導体装置とそれの製造方法 | |
US6107674A (en) | Isolated multi-chip devices | |
KR970008145B1 (ko) | 세라믹-온 금속-회로 기판 및 그 제조방법 | |
JP2000091472A (ja) | 半導体装置 | |
US20160148865A1 (en) | Electronic Circuit Board, Semiconductor Device Using the Same and Manufacturing Method for the Same | |
KR100196994B1 (ko) | 고 절연 내압 구조를 갖는 파워 트랜지스터 패키지 | |
WO2002009179A1 (en) | Resin sealed semiconductor device with stress-reducing layer | |
KR100663912B1 (ko) | 버퍼층과 이를 이용한 발광소자 | |
JP2880133B2 (ja) | ベアチップ搭載ボード及びベアチップ搭載ボードの製造方法 | |
KR100233006B1 (ko) | 반도체 패키지 | |
EP4057340A1 (en) | Semiconductor device with a layer stack comprising a nisi layer and a niv layer for mounting on an electrically conductive layer, method for producing the same and corresponding mounted semiconductor arrangement | |
JP2001168282A (ja) | 半導体集積回路およびその製造方法 | |
JP3248388B2 (ja) | 半導体装置およびその製造方法 | |
JPH0194651A (ja) | 半導体装置およびその製造方法 | |
JP2536626Y2 (ja) | 混成集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040921 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050415 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050517 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050531 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080610 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120610 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130610 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |