Nothing Special   »   [go: up one dir, main page]

JP3679524B2 - Transistor overcurrent protection circuit - Google Patents

Transistor overcurrent protection circuit Download PDF

Info

Publication number
JP3679524B2
JP3679524B2 JP27405696A JP27405696A JP3679524B2 JP 3679524 B2 JP3679524 B2 JP 3679524B2 JP 27405696 A JP27405696 A JP 27405696A JP 27405696 A JP27405696 A JP 27405696A JP 3679524 B2 JP3679524 B2 JP 3679524B2
Authority
JP
Japan
Prior art keywords
transistor
capacitor
current
charging
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27405696A
Other languages
Japanese (ja)
Other versions
JPH10107605A (en
Inventor
康雄 下村
健雄 菊池
智夫 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Keiki Inc
Original Assignee
Tokyo Keiki Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Keiki Inc filed Critical Tokyo Keiki Inc
Priority to JP27405696A priority Critical patent/JP3679524B2/en
Publication of JPH10107605A publication Critical patent/JPH10107605A/en
Application granted granted Critical
Publication of JP3679524B2 publication Critical patent/JP3679524B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electronic Switches (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、トランジスタの過電流保護回路に関し、詳しくは、直流電源を駆動源として表示用ランプやソレノイド等の負荷を駆動するに際し電源から負荷への電流を開閉するトランジスタを負荷短絡等による過電流から保護するためのトランジスタの過電流保護回路に関する。
【0002】
【従来の技術】
従来、トランジスタによりランプやソレノイド等を駆動する基本的な回路として、図3に示したものが知られている。
この回路(40)は、出力電圧Vccの直流電圧源10からソレノイド等の負荷20へ電力を供給するためのものであって、その電力供給ラインに対し、ヒューズ30及び出力トランジスタ42(第1のトランジスタ)が、順次直列に挿入接続されたものである。
そして、出力トランジスタ42がオン/オフして電力供給ラインを開閉することで直流電圧源10から負荷20への出力電流Dを導通/遮断するとともに、出力トランジスタ42の導通時に過電流が流れたときには、ヒューズ30が溶断することにより電力供給ラインを強制遮断して出力トランジスタ42等の回路を保護するのである。
【0003】
なお、この過電流保護回路40は、ヒューズ30と、MOS型FETのパワートランジスタからなる出力トランジスタ42とに加えて、出力トランジスタ42のスイッチング動作を制御するために外部回路から入力信号Aを受けて出力トランジスタ42のゲートへの駆動信号Cを生成する駆動回路41と、負荷20がソレノイドのような誘導負荷である場合の遮断時逆起電力によるサージ電圧の発生を抑制するために負荷20に対して並列に接続されたフライホイールダイオード43も、設けられている。
【0004】
この駆動回路41は、ベースが入力信号Aの抵抗R1,R2による分圧点に接続されエミッタが接地されコレクタが直列の抵抗R3,R4を介してヒューズ30に接続されたNPNトランジスタからなり、抵抗R3,R4の接続点電圧によって駆動信号Cを生成するものである。そして、入力信号Aが有意(ハイ)となってトランジスタ41aがオンすると直流電圧源10からヒューズ30を介する電流Bを抵抗R3,R4に流すことで駆動信号Cを有意の電圧まで電圧Vccから降下させる一方、トランジスタ41aがオフすると駆動信号Cを有意の電圧から電圧Vccへ戻すようになっている。
【0005】
また、出力トランジスタ42は、ゲートが駆動信号Cのラインに接続され、ソースがヒューズ30に接続され、ドレインが負荷20及びこれに並列接続されたダイオード43のカソードに接続されている。そして、駆動信号Cひいては入力信号Aに応じてオンオフするようになっている。
【0006】
図4に示した過電流保護回路50は、上述の過電流保護回路40におけるヒューズ30に代えて過電流検出回路51が設けられたものである。そして、これによって、過電流が検出されると入力信号Aの如何に拘わらず直ちに出力トランジスタ42をオフさせることで、過電流を阻止しようとするのである。
【0007】
このために、過電流検出回路51は、電流検出抵抗52と、過電流検出用トランジスタ53(第2のトランジスタ)とで構成される。
電流検出抵抗52は、直流電圧源10と出力トランジスタ42のソースとの間における電力供給ラインに対して直列に挿入接続されていて、直流電圧源10から負荷20への負荷電流に対応した電圧が抵抗52の両端に発生するようになっている。しかも、その抵抗値は、負荷電流が過大になりかけたときに、トランジスタをオンさせるに必要なベース・エミッタ間電圧に対応した電圧(すなわち過電流か否かに対応した所定値の電圧)が発生するように、設定されている。
【0008】
また、過電流検出用トランジスタ53は、スイッチング用のPNPトランジスタが採用され、エミッタが電力供給ラインに接続され、ベースが電流検出抵抗52と出力トランジスタ42のコレクタとの接続点に保護抵抗R5を介して接続され、コレクタが出力トランジスタ42のゲートラインに接続されたものである。そして、出力トランジスタ42及び電流検出抵抗52に過電流が流れて電流検出抵抗52の両端の電位差が上記の所定電圧を超えると、過電流検出用トランジスタ53がオフからオンの状態にスイッチングし、これに応じて駆動信号Cが電圧Vccにほぼ一致させられるので、出力トランジスタ42は強制的にオフさせられるのである。
【0009】
図5に示した過電流保護回路60は、上述の過電流保護回路50における電流検出抵抗52に対して並列にスパイク電流バイパス用コンデンサ61が付加されたものである。
出力トランジスタ42がターンオンした直後には、負荷20に寄生の又は付加された容量に流れ込む電流や、ダイオード43の電荷・電流を相殺する電流に起因して、出力電流Dにスパイク電流が現れ、その程度によっては過電流検出回路51が誤動作することもある。
スパイク電流バイパス用コンデンサ61は、かかるスパイク電流を電流検出抵抗52から迂回させて過電流検出回路51の誤動作を防ぐためのものであり、その容量がスパイク電流量に対応して定まる。
【0010】
【発明が解決しようとする課題】
しかしながら、このような従来のトランジスタの過電流保護回路では、図3の回路(ヒューズ溶断形)の場合、出力短絡事故などにより過電流が流れたときにはヒューズが溶断して回路が保護されるが、回路素子やプリント配線板のパターンに損傷が全く無いとしても、ヒューズ交換を行わなければ、回路の機能を回復することができない。また、過電流によるストレスが出力トランジスタの寿命・性能等にどの程度の影響を与えたのかを判定することが困難であり、ヒューズ交換により機能が回復しても、その回路・機器の性能・信頼性までも短絡事故発生前と同等に回復していると断定することはできない。
【0011】
一方、図4の回路(トランジスタ駆動形)の場合、ヒューズを使用しないので出力短絡状態が解除されれば直ちに機能も回復する。しかし、出力短絡状態のときには、過電流検出用トランジスタ53がオンすると出力トランジスタ42がオフし、出力トランジスタ42がオフすると電流検出抵抗52に電流が流れなくなり、過電流検出用トランジスタ53がオフとなって、出力トランジスタ42は再びオンとなるが、出力短絡状態が解決されていなければ、再度過電流検出用トランジスタ53がオンとなることをくりかえす結果、トランジスタのスイッチング速度に対応した高い周波数で発振状態となり、通電/非通電が頻繁に繰り返されるので、かなり大きな平均値の出力電流が流れる。しかも、このようなスイッチング時にはオフ状態やオン状態のときよりもトランジスタにおけるエネルギー損失が大きい。このため、出力短絡のまま放置しておくと出力トランジスタが著しく発熱する。
【0012】
そして、この発熱による出力トランジスタの損傷や寿命の低下などを防ぐには、出力トランジスタ自体の十分なパワーアップを図るか、出力トランジスタに対して放熱板を取り付けたり放熱板を高性能なものに取り替えたりして放熱効果を上げる等の方策がある。しかし、前者は必要以上に過剰な仕様でコスト的にも難があり、後者は、コストアップばかりか、例えば高温環境での作動を要求される機器類にあっては十分な放熱効果を期待できない場合があり発熱によるストレスは免れない。
【0013】
このような問題を解決する本質的な他の方策は、出力トランジスタの発熱それ自体を抑制することである。例えば、温度センサ等を用いて出力トランジスタの温度を検出する手段を設け、これで検出した出力トランジスタの温度を監視し、ある一定以上の温度になったら電力供給を遮断するような装置を取り付けることが、考えられる。
しかし、かかる直截的な方策は、確実な策ではあるが、回路・機器が複雑で高価なものになるので、限られた分野でしか利用することができない。
そこで、出力短絡時等の発熱による出力トランジスタの損傷や寿命の低下などを確実に防ぐために過電流に起因した出力トランジスタの発熱それ自体を抑制するととともに、実用価値をも高めるべく、入手困難な特殊素子や高価な素子・機器類を用いるのではなく一般的で入手容易な素子を用いて簡素で低廉な構成の回路を実現することが課題となる。
【0014】
この発明は、このような課題を解決するためになされたものであり、出力短絡時等に出力トランジスタの発熱それ自体を抑制するトランジスタの過電流保護回路を簡素な回路構成で実現することを目的とする。
【0015】
【課題を解決するための手段】
このような課題を解決するために、本発明にあっては、トランジスタ駆動形の回路(図4)を原型にして、過電流検出回路によって充電される充放電用コンデンサで具現化された遅延手段と、このコンデンサの充電電圧に基づいてスイッチングする第3のトランジスタとを設け、このトランジスタを介在させて過電流検出時の出力トランジスタ制御を行うようにした。
【0016】
これにより、充放電用コンデンサの充電・放電時間に応じて過電流検出時におけるトランジスタスイッチングのタイミングが遅延させられる。そこで、出力短絡等があって発振状態となっても、その周波数が低いのでスイッチングによる発熱が低減する。さらには、出力電流が遮断される時間が長くなり、相対的に通電の時間割合が減るので、出力トランジスタに流れる平均電流も小さくなる。その結果、出力トランジスタの発熱自体を抑制することができる。
【0017】
したがって、この発明によれば、出力短絡時等に出力トランジスタの発熱それ自体を抑制するトランジスタの過電流保護回路を、コンデンサとその充放電に関係する簡素な構成で実現できる。
【0018】
なお、このように出力電流遮断時間を長くすると、上述の利点が得られる一方で、スパイク状の過電流に対しても所定時間だけ明確に遮断が行われる。そのため、非常時は別として通常の使用状態での出力電流遮断が許容されない又は敬遠されるような分野では、スパイク電流対策形の回路(図5)を原型としなければならない率が高くなってしまう。この場合、充放電用コンデンサに加えてスパイク電流バイパス用コンデンサも必要となる。しかしながら、コンデンサは抵抗素子等に比べてばらつきや経年変化が大きい。また、回路のIC化に際してICに内蔵するのも困難で小形化の妨げ要因となりやすい。そこで、スパイク電流バイパス用コンデンサを用いることなく、スパイク状の過電流に対する反応を抑制可能な構成を採用することにより(以下の第4の実施形態)、スパイク電流についての不都合も軽減することができる。
【0019】
【発明の実施の形態】
このような解決手段で達成された本発明のトランジスタの過電流保護回路について、これを実施するための形態を説明する。
【0020】
[第1の実施の形態]
本発明の第1の実施形態は(、出願当初の請求項1に記載の如く)、
以下の第1のトランジスタと電流検出抵抗と第2のトランジスタとを具備したトランジスタの過電流保護回路において、以下のコンデンサと、第3のトランジスタと出力電流遮断手段とを備えたことを特徴とする。
上記の第1のトランジスタは、負荷と電源との間に(直列に挿入)接続されていて、(外部から又は内部の前段回路から受けた)入力信号に応じて(導通/遮断状態を切り替えることで)前記電源から前記負荷への出力電流をスイッチングするものである。
上記の電流検出抵抗は、(前記電流が通過するように)前記電源と前記第1のトランジスタとの間に(直列に挿入)接続されたものである。
上記の第2のトランジスタは、前記電流検出抵抗の両端の電位差に基づいてスイッチング動作するものである。
そして、これらは、前記(電流検出抵抗の両端の)電位差が(過電流か否かに対応した)所定値を超えると前記第2のトランジスタのスイッチングに応じて前記第1のトランジスタが遮断状態とな(って過電流から保護され)るようになっている。
上記の充放電用コンデンサは、前記第2のトランジスタを介する電流により充電されるものである。
上記の第3のトランジスタは、前記コンデンサの充電電圧に基づいてスイッチング動作するものである。
上記の出力電流遮断手段は、前記第3のトランジスタを介して(間接的に)、前記第2のトランジスタのスイッチングに応じた前記第1のトランジスタのスイッチング制御を行うものである。
【0021】
このようなトランジスタの過電流保護回路にあっては、過電流が検出されると第2のトランジスタのスイッチングに応じて第1のトランジスタが遮断状態へスイッチングさせられるが、この際に、第1のトランジスタが第2のトランジスタで直接的に駆動されるのでなく、第2のトランジスタを介して充電されるコンデンサ、及びこのコンデンサの充電電圧に基づいてスイッチングする第3のトランジスタを介在させて、間接的に駆動される。また、電流が遮断されると第2のトランジスタの元の状態へのスイッチングに応じて第1のトランジスタが導通状態へスイッチングさせられるが、このときは、第2のトランジスタによるコンデンサへの充電が止まってコンデンサから放電が行われ、これに基づいて第3のトランジスタがスイッチングして元の状態に戻る。このときも、第1のトランジスタは、放電するコンデンサ及び第3のトランジスタを介在させて、間接的に駆動される。
【0022】
これにより、コンデンサの充電状態・放電状態を規定することで容易に、過電流が検出されたときにおける出力トランジスタの遮断時間・導通時間を明確に設計・設定することができる。そして、遮断時間の割合を増やすことで、出力短絡等の事故発生時に第1のトランジスタに流れる平均電流を小さくし、そこでの発熱を抑制することができる。さらに、コンデンサの充電状態・放電状態を規定するのは、充放電電流を規制する抵抗等をコンデンサ周辺に設けてその抵抗値を選択すること等で具現化可能であり、その回路構成も簡素なもので済ませることができる。しかも、このような回路は、放熱板や温度センサを使用したものに比べて、安価であり、小形化も容易である。
【0023】
[第2の実施の形態]
本発明の第2の実施形態は(、出願当初の請求項2に記載の如く)、上述した第1の実施形態のトランジスタの過電流保護回路であって、各トランジスタ及び出力電流遮断手段が以下のものであることを特徴とする。
前記第1のトランジスタは、MOSトランジスタである。
(前記第2のトランジスタは、前記電位差が所定値を超えると通電するようにスイッチング動作するものである。)
(前記第3のトランジスタは、前記第2のトランジスタの通電時に通電するように前記第2のトランジスタのスイッチング動作に応じてスイッチング動作するものである。)
前記出力電流遮断手段は、前記第3のトランジスタの通電時に通電するように前記第3のトランジスタのスイッチング動作に応じてスイッチング動作する第4のトランジスタを具備している。そして、この第4のトランジスタにより前記第1のトランジスタのゲートとソース間の通電状態を制御するものである。
【0024】
この場合、第2,第3,及び第4のトランジスタの何れかがオンすると、MOSトランジスタのゲートとソースの電位が略等しくなるので、第1のトランジスタがターンオフする。
これにより、付加的な能動素子である第2〜第4のトランジスタの何れかが損傷して短絡状態等の通電状態になってしまったときでも、第1のトランジスタが遮断状態となるので、連鎖的な損傷等を引き起こすおそれの無い安全側に回路状態が維持される。
【0025】
[第3の実施の形態]
本発明の第3の実施形態は(、出願当初の請求項3に記載の如く)、上述した第1の実施形態のトランジスタの過電流保護回路であって、
(前記電位差が所定値を超えたことによる)前記第3のトランジスタのスイッチング動作に応じて、前記入力信号のライン又はその後続ラインの電位を、強制的に前記第1のトランジスタが非導通となる側の電位レベルに保持させることを特徴とする。
【0026】
この場合、過電流に応じて第3のトランジスタが作動すると、入力信号のライン側が所定の電位レベルに保持され、第1のトランジスタが非導通状態となる。これにより、入力信号を受けて第1のトランジスタの駆動信号を生成する駆動回路が出力遮断制御手段にも共用されて、上述の実施形態における第4のトランジスタ等を設ける必要が無くなるので、部品点数を少なくすることができる。
【0027】
[第4の実施の形態]
本発明の第4の実施形態は(、出願当初の請求項4に記載の如く)、上述した第1,第2,第3の実施形態のトランジスタの過電流保護回路であって、以下の充電用抵抗と放電用抵抗とを備えたことを特徴とする。
上記の充電用抵抗は、(前記第2のトランジスタと前記コンデンサとを接続して設けられ)、前記第2のトランジスタを介する電流による前記コンデンサの充電に際し前記コンデンサの充電電流を規制することにより、前記第2のトランジスタに流れる突入電流を制限し前記第2のトランジスタに与えるストレスを防止するものである。
上記の放電用抵抗は、充電後の前記コンデンサからの放電に際し前記コンデンサの放電電流を規制するものである。このことによって、前記第2のトランジスタがオフになった後も、前記第3のトランジスタは、しばらくの間、オン状態を保つ。
【0028】
この場合、コンデンサの充電に際しその充電電圧が第3のトランジスタのオンに必要な所定電圧を速やかに超えて上昇し、コンデンサの放電に際してはその充電電圧がその所定電圧までゆっくりと下降する。そこで、充電用抵抗および放電用抵抗を充放電用コンデンサに接続するだけて簡易かつ確実にトランジスタの過電流保護回路を動作させることが可能となる。
しかも、充電用抵抗によってコンデンサの充電速度が規制されるので、無規制であれば第2のトランジスタをオンさせていたスパイク電流であっても、短時間のものは、第3のトランジスタをオンさせることができなくなる。
これにより、スパイク電流バイパス用コンデンサを用いなくても、スパイク電流についての不都合を或る程度まで克服することができる。
【0029】
【実施例】
本発明のトランジスタの過電流保護回路の第1実施例について、その具体的な構成を、図1の回路を引用して説明する。
【0030】
この過電流保護回路100は、従来例で図4に示した過電流保護回路50を改良したものであり、その過電流検出用トランジスタ53のエミッタと出力トランジスタ42のゲートとの接続ラインに対し、遅延手段(101,R101〜R103)と、遅延作動用トランジスタ102(第3のトランジスタ)と、出力遮断制御回路103とを順に挿入接続したものである。
【0031】
遅延手段は、過電流検出用トランジスタ53のエミッタと接地GND間に順に直列接続された充電用抵抗R101及び放電用抵抗R102,R103と、一端が抵抗R101,R102の接続点に接続され他端が接地された充放電用コンデンサ101とからなる。ここで、放電用抵抗R102,R103は、放電をゆっくり行って出力電流遮断時間を長くするために、充放電用コンデンサ101の放電時定数が出力トランジスタ42のスイッチング時間の数倍以上になるように、抵抗値が比較的大きく設定されたものである。
【0032】
遅延作動用トランジスタ102は、ベースが抵抗R102,R103の接続点に接続されエミッタが接地されコレクタが出力遮断制御回路103側に接続されたNPNトランジスタで構成され、充放電用コンデンサ101の充電電圧の分圧に基づいてスイッチング動作するようになっている。
【0033】
出力遮断制御回路103は、PNPトランジスタの遮断制御駆動トランジスタ104と、このトランジスタ104のベース・エミッタ間に接続されたバイアス抵抗R7と、トランジスタ104のベースに接続された抵抗R6とからなり、抵抗R6を介してトランジスタ102のコレクタに接続されている。また、遮断制御駆動トランジスタ104のコレクタは出力トランジスタ42のゲートに接続されている。各抵抗R6,R7は、遅延作動用トランジスタ102のオンオフに対応して遮断制御駆動トランジスタ104をオンオフするような電圧設定や電流制限を行うように、それぞれの抵抗値が設定されている。これにより、出力遮断制御回路103は、遅延作動用トランジスタ102によって駆動され、そのオン時に出力トランジスタ42のゲート電圧すなわち駆動信号Cをソース電圧とほぼ等しくすることにより出力トランジスタ42をターンオフさせるようになっている。
【0034】
この第1実施例のトランジスタの過電流保護回路について、その使用態様及び動作を説明する。
入力信号Aがローのときは出力トランジスタ42がオフ状態に制御されているので過電流の問題はない。そこで、入力信号Aがハイであり、駆動回路41により駆動信号Cが有意の電圧まで降下していて、出力トランジスタ42がオン状態に制御されている場合について説明する。
【0035】
この場合、正常状態では、出力電流Dが適正範囲内にあるので過電流検出用トランジスタ53がオフ状態であり、充放電用コンデンサ101が充電されていないので遅延作動用トランジスタ102もオフ状態であり、これに対応して遮断制御駆動トランジスタ104もオフ状態であり、これらは、入力信号Aに従って出力電流Dがスイッチングされるのを妨げない。
【0036】
これに対し、負荷20の破損等によって出力電流Dが異常に大きくなり過電流が流れると、電流検出抵抗52の両端の電位差が所定値を超えて、過電流検出用トランジスタ53がオン状態となり、さらに、過電流検出用トランジスタ53からの電流が充電用抵抗R101を介して充放電用コンデンサ101に充電される。この充電は放電用抵抗R102,R103による放電よりも速やかになされる。そして、充放電用コンデンサ101への充電がある程度進むと、過電流検出用トランジスタ53から僅かに遅れて遅延作動用トランジスタ102もオン状態となる。このことにより、出力遮断制御回路103が作動して、すなわち遮断制御駆動トランジスタ104がオン状態になって、駆動信号Cが強制的に電源Vcc側にされるので、出力トランジスタ42がオン状態からオフ状態へスイッチングする。この結果、出力電流Dが遮断されて過電流が阻止される。
【0037】
この際、充放電用コンデンサ101の充電は出力トランジスタ42のオンからオフ状態へのスイッチングよりも速やかになされるので、出力トランジスタ42がターンオフし終えたときには、充放電用コンデンサ101は、遅延作動用トランジスタ102のオンに必要な所定電圧を超えた状態にまで充電されている。
【0038】
そして、出力電流Dが遮断されると過電流検出用トランジスタ53がオフ状態となる。これによって充放電用コンデンサ101への充電が止まり、放電用抵抗R102,R103を介して緩やかに充放電用コンデンサ101からの放電が行われる。この状態は、充放電用コンデンサ101の充電電圧が上記の所定電圧に降下するまで続く。充放電用コンデンサ101の放電がそこまで進むと、遅延作動用トランジスタ102がオフ状態となり、さらに出力遮断制御回路103も作動を停止する。そうすると、駆動信号Cが入力信号Aに対応した状態に復帰して出力トランジスタ42は、再びオン状態となる。
【0039】
このとき、出力電流Dがまた過大となったときには上述した動作を繰り返すが、出力電流Dの通電時間よりも非通電時間の方が十分に長くなる。また、負荷20が修復されて過電流が流れなくなると、上述の繰り返しが断たれて、正常状態に復帰する。
【0040】
本発明のトランジスタの過電流保護回路の第2実施例について、その具体的な構成を、図2の回路を引用して説明する。
【0041】
この過電流保護回路200は、上述の過電流保護回路100と次の点で相違する。すなわち、駆動回路41に代わる駆動回路241は、抵抗R1が直列抵抗R1a,R1bに分割されている。さらに、遅延作動用トランジスタ102のコレクタが抵抗R1a,R1bの接続点に接続されて、出力遮断制御回路103は排除されている。
【0042】
この過電流保護回路200は、入力信号Aに従って出力トランジスタ42がオフ状態に制御されているとき、及び出力トランジスタ42がオン状態に制御されていても出力電流Dが適正範囲内にあるときは、過電流検出用トランジスタ53及び遅延作動用トランジスタ102がオフ状態を維持し、出力電流Dは入力信号Aに従って正常にスイッチングされる。
【0043】
これに対し、過電流検出回路51により過電流が検出されると、上述したのと同様にして充放電用コンデンサ101の充電と遅延作動用トランジスタ102のスイッチングが行われる。すると、抵抗R1a,R1bの接続点がほぼ接地状態となる。これにより、トランジスタ41aにとっては入力信号Aがローになったのと同じこととなり、駆動信号Cが無効となって、出力トランジスタ42がオン状態からオフ状態へスイッチングする。この結果、出力電流Dが遮断されて過電流が阻止される。
【0044】
そして、過電流検出用トランジスタ53がオフ状態になると、やはり上述の例と同様にして充放電用コンデンサ101の放電と遅延作動用トランジスタ102のスイッチングが行われる。そうすると、駆動信号Cが入力信号Aに対応した状態に復帰して出力トランジスタ42は、再びオン状態となる。
こうして、過電流保護回路200は、出力遮断制御回路103が省かれていても、過電流保護回路100と同一の機能を発揮する。
【0045】
【発明の効果】
以上の説明から明らかなように、本発明のトランジスタの過電流保護回路にあっては、過電流検出時におけるトランジスタスイッチングのタイミングが充放電用コンデンサの充電・放電時間に応じて遅延するようにしたことにより、出力短絡時等に出力トランジスタの発熱それ自体を抑制するトランジスタの過電流保護回路を、コンデンサとその充放電に関係する簡素な構成で実現することができたという有利な効果が有る。さらに、安価、小形化可能、出力遮断時間の設計も容易などの効果もある。
【0046】
また、第2の実施形態にあっては、第2〜第4のトランジスタの損傷に対して回路状態が安全側に維持されるという効果もある。
【図面の簡単な説明】
【図1】 本発明のトランジスタの過電流保護回路について、第1実施例の回路図である。
【図2】 第2実施例の回路図である。
【図3】 従来の過電流保護回路(ヒューズ溶断形)である。
【図4】 従来の過電流保護回路(トランジスタ駆動形)である。
【図5】 従来の過電流保護回路(スパイク電流対策形)である。
【符号の説明】
10 直流電圧源
20 負荷
30 ヒューズ
40 過電流保護回路
41 駆動回路
42 出力トランジスタ(PチャネルMOS型FET;第1のトランジスタ)
43 ダイオード
50 過電流保護回路
51 過電流検出回路
52 電流検出抵抗
53 過電流検出用トランジスタ(第2トランジスタ)
60 過電流保護回路
61 スパイク電流バイパス用コンデンサ
100 過電流保護回路
101 充放電用コンデンサ
102 遅延作動用トランジスタ(第3トランジスタ)
103 出力遮断制御回路(出力電流遮断手段)
104 遮断制御駆動トランジスタ(第4トランジスタ)
200 過電流保護回路
241 駆動回路
300 過電流保護回路
341 駆動回路
R101 充電用抵抗
R102 放電用抵抗
R103 放電用抵抗
R301 バイアス抵抗
R302 バイアス制御用抵抗
R303 電流制限抵抗
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an overcurrent protection circuit for a transistor, and more specifically, when a load such as a display lamp or a solenoid is driven using a DC power supply as a drive source, an overcurrent caused by a short circuit or the like of a transistor that opens / closes a current from the power supply to the load. The present invention relates to an overcurrent protection circuit for a transistor for protecting from a current.
[0002]
[Prior art]
Conventionally, a basic circuit for driving a lamp, a solenoid or the like by a transistor is shown in FIG.
This circuit (40) is for supplying electric power from a DC voltage source 10 of output voltage Vcc to a load 20 such as a solenoid, and a fuse 30 and an output transistor 42 (first transistor) are connected to the electric power supply line. Transistors) are sequentially inserted and connected in series.
When the output transistor 42 is turned on / off to open / close the power supply line, the output current D from the DC voltage source 10 to the load 20 is turned on / off, and an overcurrent flows when the output transistor 42 is turned on. When the fuse 30 is blown, the power supply line is forcibly cut off to protect the circuit such as the output transistor 42.
[0003]
The overcurrent protection circuit 40 receives an input signal A from an external circuit in order to control the switching operation of the output transistor 42 in addition to the fuse 30 and the output transistor 42 composed of a power transistor of a MOS FET. A drive circuit 41 that generates a drive signal C to the gate of the output transistor 42, and a load 20 for suppressing the generation of a surge voltage due to a back electromotive force when the load 20 is an inductive load such as a solenoid. A flywheel diode 43 connected in parallel is also provided.
[0004]
This drive circuit 41 is composed of an NPN transistor whose base is connected to the voltage dividing point of the resistors R1 and R2 of the input signal A, whose emitter is grounded, and whose collector is connected to the fuse 30 via series resistors R3 and R4. The drive signal C is generated by the connection point voltage of R3 and R4. When the input signal A becomes significant (high) and the transistor 41a is turned on, the drive signal C drops from the voltage Vcc to a significant voltage by causing the current B through the fuse 30 from the DC voltage source 10 to flow through the resistors R3 and R4. On the other hand, when the transistor 41a is turned off, the drive signal C is returned from the significant voltage to the voltage Vcc.
[0005]
The output transistor 42 has a gate connected to the drive signal C line, a source connected to the fuse 30, and a drain connected to the load 20 and the cathode of a diode 43 connected in parallel thereto. The drive signal C and the input signal A are turned on / off in response to the drive signal C.
[0006]
The overcurrent protection circuit 50 shown in FIG. 4 is provided with an overcurrent detection circuit 51 in place of the fuse 30 in the overcurrent protection circuit 40 described above. As a result, when an overcurrent is detected, the output transistor 42 is immediately turned off regardless of the input signal A to try to prevent the overcurrent.
[0007]
For this purpose, the overcurrent detection circuit 51 includes a current detection resistor 52 and an overcurrent detection transistor 53 (second transistor).
The current detection resistor 52 is inserted and connected in series with the power supply line between the DC voltage source 10 and the source of the output transistor 42, and a voltage corresponding to the load current from the DC voltage source 10 to the load 20 is applied. It is generated at both ends of the resistor 52. Moreover, the resistance value is a voltage corresponding to the base-emitter voltage necessary for turning on the transistor when the load current is going to be excessive (that is, a voltage having a predetermined value corresponding to whether or not the overcurrent is present). Is set to occur.
[0008]
The overcurrent detection transistor 53 is a PNP transistor for switching, the emitter is connected to the power supply line, and the base is connected to the connection point between the current detection resistor 52 and the collector of the output transistor 42 via the protective resistor R5. And the collector is connected to the gate line of the output transistor 42. When an overcurrent flows through the output transistor 42 and the current detection resistor 52 and the potential difference between both ends of the current detection resistor 52 exceeds the predetermined voltage, the overcurrent detection transistor 53 is switched from the off state to the on state. As a result, the drive signal C is made substantially equal to the voltage Vcc, so that the output transistor 42 is forcibly turned off.
[0009]
The overcurrent protection circuit 60 shown in FIG. 5 is obtained by adding a spike current bypass capacitor 61 in parallel to the current detection resistor 52 in the above-described overcurrent protection circuit 50.
Immediately after the output transistor 42 is turned on, a spike current appears in the output current D due to the current flowing into the capacitance that is parasitic or added to the load 20 and the current that cancels the charge / current of the diode 43. Depending on the degree, the overcurrent detection circuit 51 may malfunction.
The spike current bypass capacitor 61 is for diverting the spike current from the current detection resistor 52 to prevent malfunction of the overcurrent detection circuit 51, and its capacity is determined according to the amount of spike current.
[0010]
[Problems to be solved by the invention]
However, in such a conventional transistor overcurrent protection circuit, in the case of the circuit of FIG. 3 (fuse blown type), when an overcurrent flows due to an output short circuit accident or the like, the fuse is blown and the circuit is protected. Even if there is no damage to the pattern of the circuit element or the printed wiring board, the function of the circuit cannot be recovered unless the fuse is replaced. Also, it is difficult to determine how much the stress due to overcurrent has affected the life and performance of the output transistor. Even if the function is restored by replacing the fuse, the performance and reliability of the circuit / device It is impossible to conclude that it has recovered to the same level as before the occurrence of the short-circuit accident.
[0011]
On the other hand, in the case of the circuit of FIG. 4 (transistor drive type), since the fuse is not used, the function is restored immediately when the output short circuit state is released. However, in the output short-circuit state, when the overcurrent detection transistor 53 is turned on, the output transistor 42 is turned off. When the output transistor 42 is turned off, no current flows through the current detection resistor 52, and the overcurrent detection transistor 53 is turned off. The output transistor 42 is turned on again, but if the output short circuit state is not solved, the overcurrent detection transistor 53 is turned on again. As a result, the output transistor 42 oscillates at a high frequency corresponding to the switching speed of the transistor. Since energization / non-energization is frequently repeated, a considerably large average output current flows. In addition, the energy loss in the transistor is larger during such switching than in the off state or the on state. For this reason, if the output is short-circuited, the output transistor generates significant heat.
[0012]
In order to prevent damage to the output transistor due to this heat generation and a decrease in life, the output transistor itself must be sufficiently powered up, or a heat sink can be attached to the output transistor, or the heat sink can be replaced with a high-performance one. There are measures such as increasing the heat dissipation effect. However, the former has an excessive specification more than necessary and is difficult in terms of cost, while the latter is not only costly, but it cannot be expected to have a sufficient heat dissipation effect, for example, in devices that require operation in a high temperature environment. There are cases where stress due to fever is unavoidable.
[0013]
Another essential measure for solving such a problem is to suppress the heat generation of the output transistor itself. For example, a means for detecting the temperature of the output transistor using a temperature sensor or the like is provided, the temperature of the detected output transistor is monitored by this means, and a device that shuts off the power supply when the temperature exceeds a certain level is attached. Is possible.
However, this straightforward measure is a reliable measure, but the circuit / device becomes complicated and expensive, and can only be used in a limited field.
Therefore, in order to prevent damage to the output transistor due to heat generation when the output is short-circuited, shortening the service life, etc., it is necessary to suppress the heat generation of the output transistor due to overcurrent itself and to increase the practical value. There is a problem of realizing a simple and inexpensive circuit using a general and easily available element, not using an element or an expensive element / equipment.
[0014]
The present invention has been made to solve such a problem, and an object thereof is to realize a transistor overcurrent protection circuit that suppresses the heat generation of the output transistor itself when the output is short-circuited with a simple circuit configuration. And
[0015]
[Means for Solving the Problems]
In order to solve such a problem, in the present invention, a delay means embodied by a charge / discharge capacitor charged by an overcurrent detection circuit based on a transistor drive type circuit (FIG. 4). And a third transistor that switches based on the charging voltage of the capacitor, and this transistor is interposed to control the output transistor when overcurrent is detected.
[0016]
Thereby, the transistor switching timing at the time of overcurrent detection is delayed according to the charging / discharging time of the charging / discharging capacitor. Therefore, even if there is an output short circuit or the like and the oscillation state occurs, the frequency is low, so that heat generation due to switching is reduced. Furthermore, since the time during which the output current is cut off becomes longer and the energization time ratio is relatively reduced, the average current flowing through the output transistor is also reduced. As a result, the heat generation itself of the output transistor can be suppressed.
[0017]
Therefore, according to the present invention, a transistor overcurrent protection circuit that suppresses the heat generation of the output transistor itself when the output is short-circuited can be realized with a simple configuration related to the capacitor and its charge and discharge.
[0018]
In addition, when the output current cut-off time is increased in this way, the above-described advantages can be obtained. On the other hand, the spike-like overcurrent is clearly cut off only for a predetermined time. Therefore, in an area where output current interruption in normal use is not permitted or avoided apart from an emergency, the rate at which the spike current countermeasure circuit (FIG. 5) must be used as a prototype becomes high. . In this case, a spike current bypass capacitor is required in addition to the charge / discharge capacitor. However, capacitors are more subject to variations and aging than resistance elements. In addition, it is difficult to incorporate a circuit into an IC when it is made into an IC, which tends to hinder miniaturization. Therefore, by adopting a configuration capable of suppressing the response to spike-like overcurrent without using a spike current bypass capacitor (fourth embodiment below), inconvenience with respect to spike current can be reduced. .
[0019]
DETAILED DESCRIPTION OF THE INVENTION
An embodiment for implementing the overcurrent protection circuit for a transistor of the present invention achieved by such a solution will be described.
[0020]
[First Embodiment]
The first embodiment of the present invention (as described in claim 1 at the beginning of the application)
A transistor overcurrent protection circuit comprising the following first transistor, current detection resistor, and second transistor is characterized by comprising the following capacitor, a third transistor, and an output current cutoff means: .
The first transistor is connected (inserted in series) between the load and the power supply, and switches between a conductive state and a cut-off state in response to an input signal (received from the outside or an internal preceding circuit). In this case, the output current from the power source to the load is switched.
The current detection resistor is connected (inserted in series) between the power source and the first transistor (so that the current passes therethrough).
The second transistor performs a switching operation based on a potential difference between both ends of the current detection resistor.
When the potential difference (at both ends of the current detection resistor) exceeds a predetermined value (corresponding to whether or not it is an overcurrent), the first transistor is turned off according to the switching of the second transistor. (And thus protected from overcurrent).
The charging / discharging capacitor is charged by a current through the second transistor.
The third transistor performs a switching operation based on the charging voltage of the capacitor.
The output current cut-off means performs switching control of the first transistor according to switching of the second transistor via the third transistor (indirectly).
[0021]
In such an overcurrent protection circuit for a transistor, when an overcurrent is detected, the first transistor is switched to a cut-off state in accordance with the switching of the second transistor. The transistor is not directly driven by the second transistor, but indirectly through a capacitor charged via the second transistor and a third transistor that switches based on the charging voltage of the capacitor. Driven by. Further, when the current is cut off, the first transistor is switched to the conductive state in accordance with the switching of the second transistor to the original state. At this time, charging of the capacitor by the second transistor is stopped. Then, the capacitor is discharged, and based on this, the third transistor is switched to return to the original state. Also at this time, the first transistor is indirectly driven through the discharging capacitor and the third transistor.
[0022]
Thereby, it is possible to easily design and set the cutoff time and conduction time of the output transistor when an overcurrent is detected easily by defining the charging state and discharging state of the capacitor. Then, by increasing the ratio of the cutoff time, the average current flowing through the first transistor when an accident such as an output short circuit occurs can be reduced, and heat generation there can be suppressed. Furthermore, the charging / discharging state of the capacitor can be specified by providing a resistor or the like that regulates the charging / discharging current around the capacitor and selecting its resistance value, etc., and the circuit configuration is also simple. You can do it with things. In addition, such a circuit is cheaper and can be miniaturized more easily than a circuit using a heat sink or a temperature sensor.
[0023]
[Second Embodiment]
A second embodiment of the present invention is an overcurrent protection circuit for a transistor according to the first embodiment described above (as described in claim 2 at the beginning of the application), wherein each transistor and output current cut-off means are as follows. It is characterized by that.
The first transistor is a MOS transistor.
(The second transistor performs a switching operation so as to be energized when the potential difference exceeds a predetermined value.)
(The third transistor performs a switching operation in accordance with a switching operation of the second transistor so as to be energized when the second transistor is energized.)
The output current cut-off means includes a fourth transistor that performs a switching operation according to a switching operation of the third transistor so as to be energized when the third transistor is energized. The fourth transistor controls the energization state between the gate and source of the first transistor.
[0024]
In this case, when any one of the second, third, and fourth transistors is turned on, the potentials of the gate and the source of the MOS transistor become substantially equal, so that the first transistor is turned off.
As a result, even if any of the second to fourth transistors, which are additional active elements, are damaged and become energized such as a short-circuited state, the first transistor is cut off. The circuit state is maintained on the safe side without causing any damage.
[0025]
[Third Embodiment]
The third embodiment of the present invention (as described in claim 3 at the beginning of the application) is the transistor overcurrent protection circuit of the first embodiment described above,
In response to the switching operation of the third transistor (because the potential difference has exceeded a predetermined value), the potential of the input signal line or its subsequent line is forcibly made non-conductive. It is characterized by being held at the potential level on the side.
[0026]
In this case, when the third transistor is activated in response to the overcurrent, the line side of the input signal is held at a predetermined potential level, and the first transistor is turned off. As a result, the drive circuit that receives the input signal and generates the drive signal for the first transistor is also shared by the output cutoff control means, and it is not necessary to provide the fourth transistor or the like in the above-described embodiment. Can be reduced.
[0027]
[Fourth Embodiment]
A fourth embodiment of the present invention (as described in claim 4 at the beginning of the application) is an overcurrent protection circuit for the transistor of the first, second, and third embodiments described above, and the following charging And a discharging resistor.
The charging resistor (provided by connecting the second transistor and the capacitor) regulates the charging current of the capacitor when charging the capacitor by the current through the second transistor, The inrush current flowing through the second transistor is limited to prevent stress applied to the second transistor.
The discharging resistor regulates the discharging current of the capacitor upon discharging from the capacitor after charging. Thus, even after the second transistor is turned off, the third transistor remains on for a while.
[0028]
In this case, when the capacitor is charged, the charging voltage quickly rises above a predetermined voltage required to turn on the third transistor, and when the capacitor is discharged, the charging voltage slowly decreases to the predetermined voltage. Therefore, the transistor overcurrent protection circuit can be operated simply and reliably by simply connecting the charging resistor and the discharging resistor to the charging / discharging capacitor.
In addition, since the charging speed of the capacitor is regulated by the charging resistor, even if the spike current used to turn on the second transistor is not regulated, the third transistor is turned on for a short time. I can't do that.
As a result, the inconvenience of the spike current can be overcome to some extent without using a spike current bypass capacitor.
[0029]
【Example】
A specific configuration of the first embodiment of the transistor overcurrent protection circuit of the present invention will be described with reference to the circuit of FIG.
[0030]
This overcurrent protection circuit 100 is an improvement over the overcurrent protection circuit 50 shown in FIG. 4 in the conventional example. With respect to the connection line between the emitter of the overcurrent detection transistor 53 and the gate of the output transistor 42, The delay means (101, R101 to R103), the delay operation transistor 102 (third transistor), and the output cutoff control circuit 103 are sequentially inserted and connected.
[0031]
The delay means includes a charging resistor R101 and discharging resistors R102 and R103 connected in series between the emitter of the overcurrent detecting transistor 53 and the ground GND in order, one end connected to a connection point between the resistors R101 and R102, and the other end. It comprises a grounded charging / discharging capacitor 101. Here, the discharging resistors R102 and R103 are designed so that the discharging time constant of the charging / discharging capacitor 101 is several times the switching time of the output transistor 42 in order to discharge slowly and lengthen the output current interruption time. The resistance value is set to be relatively large.
[0032]
The delay operation transistor 102 is composed of an NPN transistor having a base connected to a connection point between the resistors R102 and R103, an emitter grounded, and a collector connected to the output cutoff control circuit 103 side. Switching operation is performed based on the partial pressure.
[0033]
The output cutoff control circuit 103 includes a cutoff control drive transistor 104 of a PNP transistor, a bias resistor R7 connected between the base and emitter of the transistor 104, and a resistor R6 connected to the base of the transistor 104. The resistor R6 To the collector of the transistor 102. Further, the collector of the cutoff control driving transistor 104 is connected to the gate of the output transistor 42. The resistance values of the resistors R6 and R7 are set so as to perform voltage setting and current limitation so as to turn on and off the cutoff control driving transistor 104 in response to the on / off of the delay operation transistor 102. As a result, the output cutoff control circuit 103 is driven by the delay operation transistor 102, and when it is turned on, the output transistor 42 is turned off by making the gate voltage of the output transistor 42, that is, the drive signal C substantially equal to the source voltage. ing.
[0034]
The use mode and operation of the overcurrent protection circuit for the transistor of the first embodiment will be described.
When the input signal A is low, the output transistor 42 is controlled to be in the off state, so there is no problem of overcurrent. Therefore, a case will be described in which the input signal A is high, the drive signal C is dropped to a significant voltage by the drive circuit 41, and the output transistor 42 is controlled to be in the ON state.
[0035]
In this case, in the normal state, since the output current D is within the appropriate range, the overcurrent detection transistor 53 is in the off state, and the charge / discharge capacitor 101 is not charged, so the delay operation transistor 102 is also in the off state. Correspondingly, the cutoff control drive transistor 104 is also in the OFF state, and these do not prevent the output current D from being switched according to the input signal A.
[0036]
On the other hand, when the output current D becomes abnormally large due to damage of the load 20 and overcurrent flows, the potential difference between both ends of the current detection resistor 52 exceeds a predetermined value, and the overcurrent detection transistor 53 is turned on. Furthermore, the current from the overcurrent detection transistor 53 is charged into the charging / discharging capacitor 101 via the charging resistor R101. This charging is performed more quickly than discharging by the discharging resistors R102 and R103. Then, when charging of the charge / discharge capacitor 101 proceeds to some extent, the delay operation transistor 102 is also turned on with a slight delay from the overcurrent detection transistor 53. As a result, the output cutoff control circuit 103 is activated, that is, the cutoff control drive transistor 104 is turned on, and the drive signal C is forced to the power supply Vcc side, so that the output transistor 42 is turned off from the on state. Switch to state. As a result, the output current D is cut off and overcurrent is prevented.
[0037]
At this time, the charging / discharging capacitor 101 is charged more quickly than the switching of the output transistor 42 from the on state to the off state. Therefore, when the output transistor 42 has been turned off, the charging / discharging capacitor 101 is used for delay operation. The battery 102 is charged to a state where a predetermined voltage necessary for turning on the transistor 102 is exceeded.
[0038]
When the output current D is cut off, the overcurrent detection transistor 53 is turned off. As a result, charging of the charging / discharging capacitor 101 is stopped, and discharging from the charging / discharging capacitor 101 is performed slowly via the discharging resistors R102 and R103. This state continues until the charging voltage of the charging / discharging capacitor 101 drops to the predetermined voltage. When the discharging of the charging / discharging capacitor 101 proceeds to that extent, the delay operation transistor 102 is turned off, and the output cutoff control circuit 103 also stops operating. Then, the drive signal C returns to the state corresponding to the input signal A, and the output transistor 42 is turned on again.
[0039]
At this time, when the output current D becomes excessive again, the above operation is repeated, but the non-energization time is sufficiently longer than the energization time of the output current D. When the load 20 is repaired and no overcurrent flows, the above-described repetition is interrupted and the normal state is restored.
[0040]
The specific configuration of the second embodiment of the transistor overcurrent protection circuit of the present invention will be described with reference to the circuit of FIG.
[0041]
This overcurrent protection circuit 200 is different from the above-described overcurrent protection circuit 100 in the following points. That is, in the drive circuit 241 that replaces the drive circuit 41, the resistor R1 is divided into series resistors R1a and R1b. Further, the collector of the delay operation transistor 102 is connected to the connection point of the resistors R1a and R1b, and the output cutoff control circuit 103 is eliminated.
[0042]
In the overcurrent protection circuit 200, when the output transistor 42 is controlled to be in an OFF state according to the input signal A, and when the output current D is within an appropriate range even if the output transistor 42 is controlled to be in an ON state, The overcurrent detection transistor 53 and the delay operation transistor 102 are kept off, and the output current D is normally switched in accordance with the input signal A.
[0043]
On the other hand, when the overcurrent is detected by the overcurrent detection circuit 51, the charging / discharging capacitor 101 is charged and the delay operation transistor 102 is switched in the same manner as described above. As a result, the connection point of the resistors R1a and R1b is almost grounded. As a result, the input signal A becomes low for the transistor 41a, the drive signal C becomes invalid, and the output transistor 42 switches from the on state to the off state. As a result, the output current D is cut off and overcurrent is prevented.
[0044]
When the overcurrent detection transistor 53 is turned off, the charge / discharge capacitor 101 is discharged and the delay operation transistor 102 is switched in the same manner as in the above example. Then, the drive signal C returns to the state corresponding to the input signal A, and the output transistor 42 is turned on again.
Thus, the overcurrent protection circuit 200 exhibits the same function as the overcurrent protection circuit 100 even if the output cutoff control circuit 103 is omitted.
[0045]
【The invention's effect】
As is apparent from the above description, in the transistor overcurrent protection circuit of the present invention, the transistor switching timing at the time of overcurrent detection is delayed according to the charge / discharge time of the charge / discharge capacitor. Thus, there is an advantageous effect that the transistor overcurrent protection circuit that suppresses the heat generation of the output transistor itself when the output is short-circuited can be realized with a simple configuration related to the capacitor and its charge and discharge. In addition, there are effects such as low cost, miniaturization, and easy design of the output cutoff time.
[0046]
The second embodiment also has an effect that the circuit state is maintained on the safe side against damage of the second to fourth transistors.
[Brief description of the drawings]
FIG. 1 is a circuit diagram of a first embodiment of an overcurrent protection circuit for a transistor of the present invention.
FIG. 2 is a circuit diagram of a second embodiment.
FIG. 3 is a conventional overcurrent protection circuit (fuse blown type).
FIG. 4 is a conventional overcurrent protection circuit (transistor drive type).
FIG. 5 is a conventional overcurrent protection circuit (spike current countermeasure type).
[Explanation of symbols]
10 DC voltage source
20 load
30 fuse
40 Overcurrent protection circuit
41 Drive circuit
42 Output transistor (P-channel MOS type FET; first transistor)
43 Diode
50 Overcurrent protection circuit
51 Overcurrent detection circuit
52 Current detection resistor
53 Overcurrent detection transistor (second transistor)
60 Overcurrent protection circuit
61 Capacitor for spike current bypass
100 Overcurrent protection circuit
101 Charging / discharging capacitor
102 Delay actuating transistor (third transistor)
103 Output cutoff control circuit (output current cutoff means)
104 Shutdown control drive transistor (fourth transistor)
200 Overcurrent protection circuit
241 drive circuit
300 Overcurrent protection circuit
341 Drive circuit
R101 Resistor for charging
R102 Discharge resistance
R103 Discharge resistor
R301 Bias resistor
R302 Bias control resistor
R303 Current limiting resistor

Claims (4)

負荷と電源との間に接続され入力信号に応じて前記電源から前記負荷への出力電流をスイッチングする第1のトランジスタと、前記電源と前記第1のトランジスタとの間に接続された電流検出抵抗と、この電流検出抵抗の両端の電位差に基づいてスイッチング動作する第2のトランジスタとを具備し、前記電位差が所定値を超えると前記第2のトランジスタのスイッチングに応じて前記第1のトランジスタが遮断状態となるトランジスタの過電流保護回路において、前記第2のトランジスタを介する電流により充電される充放電用コンデンサと、このコンデンサの充電電圧に基づいてスイッチング動作する第3のトランジスタと、この第3のトランジスタを介して前記第2のトランジスタのスイッチングに応じた前記第1のトランジスタのスイッチング制御を行う出力電流遮断手段と、前記第2のトランジスタと前記コンデンサとに介挿接続して設けられ前記コンデンサの充電に際して前記第1のトランジスタのスイッチングよりも速やかな充電を行う充電用抵抗と、前記第3のトランジスタと前記コンデンサとに介挿接続して設けられ前記コンデンサの放電に際して前記第1のトランジスタのスイッチングよりも倍以上の時間をかけて放電する放電用抵抗とを備えたことを特徴とするトランジスタの過電流保護回路。A first transistor connected between a load and a power supply and switching an output current from the power supply to the load in response to an input signal; and a current detection resistor connected between the power supply and the first transistor And a second transistor that performs a switching operation based on a potential difference between both ends of the current detection resistor. When the potential difference exceeds a predetermined value, the first transistor is cut off in accordance with the switching of the second transistor. In the overcurrent protection circuit of the transistor to be in a state, a charging / discharging capacitor charged by a current through the second transistor, a third transistor that performs a switching operation based on a charging voltage of the capacitor, and the third transistor The first transistor scans in response to switching of the second transistor through a transistor. An output current interrupting means for performing etching control, the second transistor and the charging resistor to perform rapid charging than the switching of the first transistor during charging of the capacitor provided interposed connected to said capacitor and A discharge resistor provided to be inserted and connected to the third transistor and the capacitor, and discharging at a time more than twice as long as the switching of the first transistor when discharging the capacitor. A transistor overcurrent protection circuit. 前記第1のトランジスタは、MOSトランジスタであり、前記出力電流遮断手段は、前記第3のトランジスタの通電時に通電するように前記第3のトランジスタのスイッチング動作に応じてスイッチング動作する第4のトランジスタを具備しこの第4のトランジスタにより前記第1のトランジスタのゲートとソース間の通電状態を制御するものであることを特徴とする請求項1記載のトランジスタの過電流保護回路。  The first transistor is a MOS transistor, and the output current cut-off means includes a fourth transistor that performs a switching operation according to a switching operation of the third transistor so as to be energized when the third transistor is energized. 2. The overcurrent protection circuit for a transistor according to claim 1, wherein the fourth transistor controls an energization state between the gate and the source of the first transistor. 前記第3のトランジスタのスイッチング動作に応じて、前記入力信号のライン又はその後続ラインの電位を、強制的に前記第1のトランジスタが非導通となる側の電位レベルに保持させることを特徴とする請求項1記載のトランジスタの過電流保護回路。  In accordance with the switching operation of the third transistor, the potential of the line of the input signal or the subsequent line is forcibly held at a potential level on the side where the first transistor becomes non-conductive. The overcurrent protection circuit of the transistor according to claim 1. 前記充電用抵抗は、前記第2のトランジスタを介する電流による前記コンデンサの充電に際し前記第2のトランジスタのコレクタに流れる突入電流を制限し前記第2のトランジスタに与えるストレスを防止するために前記コンデンサの充電電流を規制するものであり、前記放電用抵抗は、充電後の前記コンデンサからの放電に際し前記第3のトランジスタのオン時間を遅延させ出力短絡時に前記第1のトランジスタに流れる平均電流が十分に小さくなるように前記コンデンサの放電電流を規制するものであることを特徴とする請求項1乃至請求項3の何れかに記載されたトランジスタの過電流保護回路。 The charging resistor limits the inrush current that flows to the collector of the second transistor when the capacitor is charged by the current through the second transistor, and prevents stress applied to the second transistor. The discharging resistor regulates a charging current , and the discharging resistor delays the on-time of the third transistor upon discharging from the capacitor after charging, and the average current flowing through the first transistor when the output is short-circuited is sufficient. overcurrent protection circuit of a transistor according to any of claims 1 to 3, characterized in that for regulating the discharge current of the capacitor to be smaller.
JP27405696A 1996-09-25 1996-09-25 Transistor overcurrent protection circuit Expired - Fee Related JP3679524B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27405696A JP3679524B2 (en) 1996-09-25 1996-09-25 Transistor overcurrent protection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27405696A JP3679524B2 (en) 1996-09-25 1996-09-25 Transistor overcurrent protection circuit

Publications (2)

Publication Number Publication Date
JPH10107605A JPH10107605A (en) 1998-04-24
JP3679524B2 true JP3679524B2 (en) 2005-08-03

Family

ID=17536359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27405696A Expired - Fee Related JP3679524B2 (en) 1996-09-25 1996-09-25 Transistor overcurrent protection circuit

Country Status (1)

Country Link
JP (1) JP3679524B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4198539B2 (en) 2003-06-16 2008-12-17 Necエレクトロニクス株式会社 Output circuit
JP5776946B2 (en) * 2012-10-03 2015-09-09 株式会社オートネットワーク技術研究所 Power supply control device
CH715020B1 (en) * 2018-05-24 2022-06-15 Hawa Sliding Solutions Ag Lock, hardware, locking plate and locking device for sliding doors and sliding door systems.
CN108731213A (en) * 2018-08-16 2018-11-02 珠海恒途电子有限公司 A kind of guard time adjusts circuit, PFC current foldback circuits and controller

Also Published As

Publication number Publication date
JPH10107605A (en) 1998-04-24

Similar Documents

Publication Publication Date Title
JP3814958B2 (en) Semiconductor integrated circuit
US6891707B2 (en) Semiconductor protection circuit
US4809122A (en) Self-protective fuel pump driver circuit
US7701686B2 (en) Power supply controller
JP5383426B2 (en) Rapid discharge circuit when abnormality is detected
US6404608B1 (en) Overcurrent protection device
US20040070910A1 (en) Method for driving a semiconductor switch and circuit configuration with a semiconductor switch
JP2003318713A (en) Load drive apparatus
JP2003037933A (en) Protection apparatus of electronic equipment
US7768759B2 (en) Control circuit of semiconductor device having over-heat protecting function
JP3820167B2 (en) Semiconductor switching device
US20040228057A1 (en) Overcurrent limit circuit
JP3585105B2 (en) Control circuit for semiconductor device with overheat protection function
JP2004248093A (en) Load drive circuit
US7808757B2 (en) Power switching apparatus with overload protection
CN112448363B (en) Electrical safety system providing over-current protection of electrical circuits in a vehicle
JP3679524B2 (en) Transistor overcurrent protection circuit
US5488533A (en) Methods and apparatus for isolating a power network from a load during an overcurrent condition
US5694282A (en) Short circuit protection system
JP2004248452A (en) Overcurrent protection circuit
JP7233460B2 (en) Surge protection circuits and power converters
JP2001189650A (en) Semiconductor relay
JPH01220915A (en) Output short-circuit protection circuit for transistor
CA1228641A (en) Method and apparatus for monitoring and protecting a semiconductor output device
JP2850480B2 (en) Overvoltage protection device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050502

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050513

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080520

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090520

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090520

Year of fee payment: 4

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090520

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100520

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100520

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110520

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120520

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120520

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130520

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees