JP3666649B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP3666649B2 JP3666649B2 JP2001005799A JP2001005799A JP3666649B2 JP 3666649 B2 JP3666649 B2 JP 3666649B2 JP 2001005799 A JP2001005799 A JP 2001005799A JP 2001005799 A JP2001005799 A JP 2001005799A JP 3666649 B2 JP3666649 B2 JP 3666649B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor integrated
- integrated circuit
- minimum unit
- circuit device
- external connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の属する技術分野】
本発明は、電子機器に搭載、内蔵される半導体集積回路装置に関するものであり、特に、複数個の各最小単位の装置分割体を集めて使用する場合における小型化を図るための共通信号の導通に関する。
【0002】
【従来の技術】
従来より、半導体集積回路チップ(以下、「ICチップ」と称する)を包含する半導体集積回路装置は、ICチップの機能、使用目的、プリント基板への実装等の観点から、様々な外形が考案されている。
【0003】
特に近年、小型携帯機器の分野では、内部に搭載される電子部品を高密度に実装する必要があることから、より一層小型化された半導体集積回路装置が要求されている。そのため、例えば、ICチップのサイズと同じか又は略等しい半導体集積回路装置が考案されている。このような小型化された半導体集積回路装置は、CSP(Chip Size Package, Chip Scale Package )と呼ばれている。
【0004】
すなわち、従来、TSOP(Thin Small Outline Package)等の半導体集積回路装置においては、ICチップを半導体ウエハにて複数個並設した状態で製造し、個片化したものを別途製造されたパッケージに収納して一体化することにより製造していた。そのため、半導体集積回路装置の大きさはパッケージの大きさによって規定され、ICチップが小型化しても、半導体集積回路装置全体としては小さくすることが困難であった。
【0005】
しかし、近年、半導体ウエハ状態のままパッケージを形成するウエハ・レベルCSPが開発された。その結果、小型のICチップを半導体ウエハに多数個隣接して製造し、その状態で半導体ウエハにおける素子形成面の上方の表面全体に絶縁層を積層することによりパッケージ化し、その後に当該パッケージ化された各ICチップを個片化することによって、ICチップのサイズと同じか又は略等しい半導体集積回路装置を形成することができる。
【0006】
ところで、上記小型化された半導体集積回路装置の外部接続用端子としては、マトリクス状に配置されたハンダボールの使用が一般的である。例えば、特開平11−354560号公報に開示された半導体集積回路装置101は、図10(a)(b)に示すように、ICチップ102のサイズと同じ大きさとなっているとともに、第1の電極パッド103…が表面に複数個形成されたICチップ102と、上記各第1の電極パッド103…の少なくとも一部が露出するようにICチップ102上に積層された第1の絶縁層104と、第1の電極パッド103…をそれぞれに対応する第2の電極パッド106…に対して電気的に接続させるために配設された複数の配線105…と、各第2の電極パッド106…の少なくとも一部を露出させてICチップ102上に積層された第2の絶縁層107と、各第2の電極パッド106…上に設けられた複数の外部接続用端子108…とを備えており、この各外部接続用端子108…はハンダボールによって形成されている。
【0007】
【発明が解決しようとする課題】
ところで、上記従来の半導体集積回路装置では、各第1の電極パッド103…と各外部接続用端子108…との間を接続する配線105…は、フォトリソグラフィと呼ばれるICチップ102の微細回路を形成する技法と基本原理を同じくして製造される。具体的には、▲1▼配線下地のメタルをスパッタする工程、▲2▼フォトレジストを塗布する工程、▲3▼フォトレジストを露光する工程、▲4▼フォトレジストを現像して配線形成部を開口する工程、▲5▼メッキ工程、▲6▼フォトレジストを除去する工程、▲7▼メッキされなかった配線下地のメタルをエッチングする工程を経て形成される。このため、この配線105…は、一般的に再配線と呼ばれる。
【0008】
しかしながら、これら一連の工程で得られる配線105…は、ダイシングによって最終的に個片化される最小単位の装置分割体個々の素子形成面内で形成されており、隣り合う各最小単位の装置分割体に跨がって配線されているわけではない。
【0009】
したがって、個片に分割された最小単位の装置分割体である半導体集積回路装置101はハンダボールからなる各外部接続用端子108…を介して図示しないプリント基板に実装されるが、半導体集積回路装置101・101間や他の電子部品との電気信号の伝送はプリント基板上に形成された配線を介して行われるため、プンリト基板上ではそのための配線の面積占有部が存在することになる。
【0010】
その結果、例えば、現在製造されている最大のメモリの2倍のメモリ容量が必要なった場合には、2個の半導体集積回路装置101・101をプリント基板に接続し、同じ電気的動作を行う外部接続用端子108・108同士を図示しないプリント基板上の配線で接続させることになる。
【0011】
この場合、そのプリント基板には配線ための領域が必要となる。また、半導体集積回路装置101と半導体集積回路装置101とを接してプリント基板に接続することは困難であり、接続に最小限必要な距離が必要である。このため、小型化には不向きである。また、2倍のメモリ容量の半導体集積回路装置を製造することを設計から始めれば、1チップで最小面積の半導体集積回路装置を製造することができるが、新しい半導体集積回路装置の設計や各製造工程の新しいマスクの作製等の期間が必要となり、すぐには対応できない。
【0012】
本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、複数個の各最小単位の装置分割体を集めて使用する場合に、各最小単位の装置分割体における共通信号を容易に導通して小型化を図り得る半導体集積回路装置を提供することにある。
【0013】
【課題を解決するための手段】
本発明の半導体集積回路装置は、上記課題を解決するために、同じものである複数個の最小単位の装置分割体が相互に隣接配置された分割前の状態において、各最小単位の装置分割体は電気信号を入出力できる少なくとも1個の電極パッドをそれぞれ有し、かつ各最小単位の装置分割体間の少なくとも一対の電極パッド同士が各最小単位の装置分割体間に跨がって素子形成面の上方で、最小単位の装置分割体の共通信号を導通させる導電体の配線にて接続されているとともに、上記相互に隣接配置された各装置分割体の上記配線上に外部接続用端子が設けられていることを特徴としている。
【0014】
上記の発明によれば、半導体集積回路装置は、例えば半導体ウエハにおいて、複数個の最小単位の装置分割体が相互に隣接配置されており、基本的には、最小単位の装置分割体毎に1個の半導体集積回路装置が形成される。
【0015】
この場合、本発明では、最小単位の装置分割体間の少なくとも一対の電極パッド同士は、各最小単位の装置分割体間に跨がって素子形成面の上方で導電体の配線にて接続されているので、最小単位の装置分割体毎に分割したときには、当該一対の電極パッドを接続する導電体の配線は断線されて、両者の導通関係はなくなり、各最小単位の装置分割体は互いに独立した1個の半導体集積回路装置となる。
【0016】
ところで、例えば、2倍のメモリ容量の半導体集積回路装置が必要となった場合に、従来においては、2個の最小単位の装置分割体をプリント基板に接続しなければならず、そのために、プリント基板に当該2個の最小単位の装置分割体の共通信号を導通させるための配線が必要となる。そして、2個の最小単位の装置分割体を互いに接触させて配置することはできないことから、小型化の障害となっていた。
【0017】
しかし、本発明では、複数個の最小単位の装置分割体を複数個集めて使用する場合には、複数個の最小単位の装置分割体が相互に隣接配置された分割前の状態においては、各最小単位の装置分割体間の少なくとも一対の電極パッド同士は、各最小単位の装置分割体間に跨がって素子形成面の上方で導電体の配線にて接続されているので、複数個の共通信号をこの配線上の外部接続用端子から取り出すことができる。
【0018】
したがって、複数個の最小単位の装置分割体を分割しないで使用することによって、複数個の半導体集積回路装置をプリント基板上で個別に接続するよりは小型にすることができる。すなわち、新しい1個の半導体集積回路装置よりは面積は少し大きくなるが、電極パッドを形成するまでの構造及び製造工程は従来の半導体集積回路と同一であり、設計変更は配線を施した以降においてもできるので、新しい1個の半導体集積回路装置を開発するよりも簡便に小型化を図りつつ複数個の機能を有する半導体集積回路装置として使用することができる。
【0019】
この結果、複数個の各最小単位の装置分割体を集めて使用する場合に、各最小単位の装置分割体における共通信号を容易に導通して小型化を図り得る半導体集積回路装置を提供することができる。
【0020】
また、本発明の半導体集積回路装置は、上記課題を解決するために、同じものである複数個の最小単位の装置分割体が相互に隣接配置された分割前の状態において、各最小単位の装置分割体は電気信号を入出力できる少なくとも1個の電極パッドをそれぞれ有し、かつ各最小単位の装置分割体間の少なくとも一対の電極パッド同士が各最小単位の装置分割体間に跨がって素子形成面の上方で、最小単位の装置分割体の共通信号を導通させる導電体の配線にて接続されているとともに、上記相互に隣接配置された各装置分割体の上記電極パッド上に外部接続用端子が設けられていることを特徴としている。
【0021】
上記の発明によれば、各最小単位の装置分割体間の少なくとも一対の電極パッド同士が各最小単位の装置分割体間に跨がって素子形成面の上方で導電体の配線にて接続されているとともに、電極パッド上に外部接続用端子が設けられている。
【0022】
このため、電極パッド上に外部接続用端子が設けられているので、プリント基板等に接続する場合に、半導体集積回路の素子へのダメージを少なくすることができる。
【0023】
また、本発明の半導体集積回路装置は、上記記載の半導体集積回路装置において、全ての電極パッドに対して外部接続用端子が設けられていることを特徴としている。
【0024】
すなわち、複数個の各最小単位の装置分割体を集めて1個の半導体集積回路装置として使用するか、又は各最小単位の装置分割体毎に分割して各々の半導体集積回路装置として使用するかは、少なくとも配線を形成する前に判断する必要がある。
【0025】
しかし、本発明では、全ての電極パッドに対して外部接続用端子が設けられているので、外部接続用端子を形成した後に分割した場合においても、電極パッドからの信号をその外部接続用端子から取り出すことができる。
【0026】
この結果、外部接続用端子を形成した後に、分割するか又は複数個の各最小単位の装置分割体を集めて使用するかを決めることができる。したがって、製造工程の最終工程の段階で、いずれにするかを判断することができるので、ユーザの要求に対して随時その要求に応じた製品を即座に製造することができる。
【0027】
また、本発明の半導体集積回路装置は、上記記載の半導体集積回路装置において、各最小単位の装置分割体を識別するためのセレクト端子に関係するセレクト用電極パッドが各最小単位の装置分割体毎に設けられるとともに、上記セレクト用電極パッドは他の最小単位の装置分割体の電極パッドとは非接続となっている一方、セレクト端子以外の同じ働きをする電極パッド同士は導電体の配線にて接続されていることを特徴としている。
【0028】
すなわち、各最小単位の装置分割体には、少なくとも各最小単位の装置分割体を識別するためのセレクト端子が必要であることから、本発明では、セレクト端子に関係するセレクト用電極パッドが各最小単位の装置分割体毎に設けられるとともに、セレクト用電極パッドは他の最小単位の装置分割体の電極パッドとは非接続となっている。
【0029】
この結果、各最小単位の装置分割体を識別するセレクト端子をその機能を満たすように形成することができる。また、それ以外の同じ働きをする電極パッド同士は導電体の配線にて接続されているので、分割使用することもできる一方、各最小単位の装置分割体を集めて使用することも可能である。
【0030】
【発明の実施の形態】
本発明の実施の一形態について図1ないし図9に基づいて説明すれば、以下の通りである。
【0031】
本実施の形態の半導体集積回路装置1は、図1(a)(b)に示すように、電極パッドS…が表面に複数個形成された最小単位の半導体集積回路2a・2bと、各電極パッドS…の少なくとも一部を露出するように半導体集積回路2a・2b上に積層された第1の絶縁層4と、上記電極パッドS…と接触して引き出されて第1の絶縁層4上に形成された配線5…と、外部接続用端子としての外部接続用電極7…を形成する部分を露出して形成された第2の絶縁層6と、上記第2の絶縁層6の露出部に形成した外部接続用電極7…から成り立っている。
【0032】
すなわち、上記半導体集積回路装置1は、図示しない素子や配線を有する半導体集積回路2a・2bがその上側に形成された第1の絶縁層4によってパッケージ化されてなっており、半導体集積回路2a・2b内に設けられた素子や配線からの信号は、半導体集積回路2a・2bに形成された各電極パッドS…から配線5…と外部接続用電極7…とを通して外部に入出力できるようになっている。
【0033】
ここで、上記の半導体集積回路装置1は、中央位置の中央切断ライン8にて2つに分割可能となっており、分割したときにはそれぞれ最小単位の装置分割体1aと装置分割体1bとに別れるようになっている。したがって、本実施の形態では、中央切断ライン8にて切断するまでは、最小単位の装置分割体1aと装置分割体1bとの2個が集まって1個の半導体集積回路装置1を形成したものとなっている。つまり、上記中央切断ライン8は、本来、最小単位の装置分割体1a・1bに個片化する場合の切断位置を表しているが、本実施の形態では、中央切断ライン8にて切断しない形態の1個の半導体集積回路装置1として用いる場合の形態となっている。したがって、中央切断ライン8にて切断して使用するか否かの判断は、基本的にはこの状態においていつでも可能である。
【0034】
上記の装置分割体1a・1bにおける半導体集積回路チップ(ICチップ)である各半導体集積回路2a・2bは、図1(a)に示すように、電極パッドS…である電極パッドS1〜S10をそれぞれ備えており、電極パッドS3・S3を除いては、半導体集積回路2a・2bの中央切断ライン8を横切って配線5…によって同一番号同士にて結線されている。また、上記の電極パッドS3・S3は、各装置分割体1a・1bにおいてそれぞれ独立した電極としており、いずれの装置分割体1a・1bにおける半導体集積回路2a・2bを駆動させるかを指令するためのセレクト端子として機能するものとなっている。
【0035】
上記第1の絶縁層4は、例えば約0.6μm厚の二酸化ケイ素SiO2 等の酸化膜や例えば約3μmのポリイミド等の有機膜、あるいはこれらを積層した膜にて形成されている。また、上記第2の絶縁層6は、例えば約10μmの感光性の絶縁材料を使用しており、いわゆるフォトリソグラフィの技術によりパターンが形成されている。
【0036】
上記外部接続用電極7…はハンダボールつまりハンダが球状に盛り付けられて形成されているとともに、本実施の形態においては、各外部接続用電極7…は上記配線5…の途中においてその上にマトリックス状に整然と設けられている。
【0037】
なお、半導体集積回路装置1では、上述のように、各外部接続用電極7…は配線5…の途中に設けられているが、必ずしもこれに限らず、例えば、図2(a)(b)に示すように、外部接続用電極17…を電極パッドS…の真上に設けた半導体集積回路装置10とすることが可能である。このように形成することによって、半導体集積回路装置1の外部接続用電極7…が半導体集積回路2a・2bの素子形成面の上方に位置しているのに対して、半導体集積回路装置10の外部接続用電極17…は電極パッドS…上に位置しているので、図示しないプリント基板等へ半導体集積回路装置10を接続するときに、その接続時の素子へのダメージを少なくすることができる。
【0038】
また、前記半導体集積回路装置1の外部接続用電極7…は球状となっていたが、必ずしもこれに限らず、半導体集積回路装置10のように方形平板状の外部接続用電極17…とすることができる。ただし、これらの形状は、それぞれのタイプに対して制限しているわけではない。
【0039】
なお、半導体集積回路装置1における球状の外部接続用電極7…は、上述したように、球状のハンダ等の金属体を第2の絶縁層6の除去部分つまりいわゆるランド部に搭載し、溶融・凝固で形成したり、又はハンダペーストの印刷、溶融若しくは凝固等の方法でも形成できる。例えば、上記半導体集積回路装置10における方形平板状の外部接続用電極17…は、無電解メッキ等による技術でも形成することができる。
【0040】
上記の半導体集積回路装置1・10では、従来のCSPよりも半導体集積回路装置当たりの外部接続用端子の数を低減することができるものとなっている。また、予め2個の最小単位の装置分割体1a・1bが接続した構造となっているため、半導体集積回路装置1が実装されるプリント基板のサイズを低減し、しかるに電子機器のより一層の軽薄短小化を図ることが可能である。さらに、本実施の形態の半導体集積回路装置1・10は、後述するように、半導体ウエハ20の状態で一貫して製造できて、ダイシングする位置を変えるだけで2個の最小単位の装置分割体1a・1bを接続した形態が容易に得られる。
【0041】
次に、上記の構成を有する半導体集積回路装置1及び半導体集積回路装置10の製造方法について、図3〜図8に基づいて説明する。なお、半導体集積回路装置1及び半導体集積回路装置10は、例えば、メモリICを想定している。また、端子の数は図面の便宜上少なくしている。
【0042】
先ず、上記の半導体集積回路装置1・10においては、半導体ウエハの状態で形成されていく。つまり、図3に示すように、半導体ウエハ20にて組み立てを行い、最後にダイシングすることによって個々の半導体集積回路装置1若しくは半導体集積回路装置10、又は各装置分割体1a・1b若しくは各装置分割体10a・10bとなる。
【0043】
上記の半導体ウエハ20には、図4(a)(b)に示すように、半導体集積回路2a・2bが隣接して並んでいるとともに、同図(a)において紙面上下左右方向に交互に同じものが並んでいる。なお、半導体集積回路2aと半導体集積回路2bとは全く同じものであってもよく、その場合には、半導体ウエハ20の全面にわたり同じものが並んでいる。
【0044】
次に、その後の製造工程について、半導体集積回路装置1と半導体集積回路装置10とに別けて説明する。
【0045】
先ず、半導体集積回路装置1の製造においては、図4(a)(b)に示すように、図示しない素子が形成された半導体ウエハ20の各半導体集積回路2a・2b上にスピンコータにて第1の絶縁層4を形成するためにポリイミドを全面に塗布し、熱硬化後に電極パッドS…が露出するようにフォトリソグラフィの技術でエッチングする。具体的には、図4(b)に示すように、各電極パッドS…の中央部を露出させるべくポリイミドが電極パッドS…をオーバーハングするようにエッチングする。
【0046】
次いで、図5(a)(b)に示すように、第1の絶縁層4の上に配線5…を形成する。配線5…を形成するときには、先ず、半導体ウエハ20における第1の絶縁層4を形成したその表面の全面にTiW及びCuを順にスパッタリングした後、フォトレジストをコーティングし、配線5…となる部分をフォトリソグラフィの技術にて露光・現像し、その開口部にCuをメッキする。次いで、メッキした以外の部分のフォトレジストを除去し、先に形成したTiW及びCuのスパッタ膜が配線5…以外の部分において無くなるまでエッチングすることによって配線5…が得られる。このとき、メッキしたCuも少しエッチングされるが、TiW及びCuの厚さよりも厚いので、配線5…として残る。
【0047】
次いで、図6(a)に示すように、第2の絶縁層6を全面にコーティングし、さらに、外部接続用電極7…を形成する部分を除去するために先に述べたフォトリソグラフィの技術を用いる。ここで、外部接続用電極7…の材料がハンダである場合には、ハンダとCuとの相互拡散が起こって接合強度の低下となるので、NiやAuのメッキを行うのが好ましい。
【0048】
次に、図6(b)に示すように、第2の絶縁層6を除去した部分に外部接続用電極7…を搭載することにより、半導体集積回路装置1…の連続物が完成し、これを半導体ウエハ20からダイシングすることにより、図1に示す半導体集積回路装置1が得られる。ここで、半導体集積回路装置1では、外部接続用電極7…は、ハンダボールを第2の絶縁層6の一部を除去した丸形部分に搭載し、熱溶融・冷却のリフローにより配線5…と接合される。
【0049】
次に、半導体集積回路装置10についての製造工程を説明する。
【0050】
半導体集積回路装置10の製造工程は、前記図4(a)(b)に示す状態の後、図7(a)(b)及び図8(a)(b)に示すように、基本的には、前記半導体集積回路装置1の製造工程と同じであるが、外部接続用電極17…が第2の電極パッドS…の上に存在する点が異なる。そして、半導体集積回路装置10では、外部接続用電極17…は、ハンダペーストを印刷し、熱溶融・冷却のリフローにより配線5…と接合される。これによって、半導体集積回路装置10…の連続物が完成し、これを半導体ウエハ20からダイシングすることにより、図2(a)(b)に示すように、半導体集積回路装置10が完成する。
【0051】
なお、上述した本実施の形態の半導体集積回路装置1・10は、最小単位の装置分割体1a・1b又は装置分割体10a・10bの各2個を1つの半導体集積回路装置としているが、必ずしもこれに限らず、最小単位の装置分割体1a・1b・1c…、又は最小単位の装置分割体10a・10b・10c…等のように、3個以上接続して1つの半導体集積回路装置とする場合も同様に適用することが可能である。
【0052】
また、本発明は、上記の実施の形態に限定されるものではなく、本発明の範囲内で種々の変更が可能である。例えば、上記実施の形態では、図2(a)(b)に示す半導体集積回路装置10では、装置分割体10aにおける電極パッドS6〜S10と装置分割体10bにおける電極パッドS1・S2・S4・S5の上には外部接続用電極17…が形成されていないが、特にこれに限定するものではなく、図9(a)(b)に示すように、全ての電極パッドS…の上に外部接続用電極17…を形成した半導体集積回路装置30とすることが可能である。
【0053】
すなわち、前述した半導体集積回路装置1・10では、装置分割体1aと装置分割体1b、若しくは装置分割体10aと装置分割体10bとを合わせたものを1個の半導体集積回路装置として製造するか、又は装置分割体1aと装置分割体1b、若しくは装置分割体10aと装置分割体10bとの各々をそれぞれ一個の半導体集積回路装置として製造するかを、配線5…の形成前に判断して、外部接続用電極7…又は外部接続用電極17…を形成することが好ましい。
【0054】
しかし、図9(a)(b)に示す半導体集積回路装置30では、全ての電極パッドS…上に外部接続用電極17…を形成しておくことによって、外部接続用電極17…を形成した後のダイシング時に決めることができる。すなわち、製造工程の最終行程にてどちらにするか判断できるので、ユーザの要求に対してすぐ納入できる。つまり、市場動向に対応できることになる。なお、装置分割体30aと装置分割体30bとの2個にて1個の半導体集積回路装置30として使用する場合には、図示しないプリント基板と電気的に接続する外部接続用電極17…は、周辺に位置する方の外部接続用電極17…を接続するようにすれば良い。
【0055】
このように、本実施の形態の半導体集積回路装置1・10・30では、半導体ウエハ20において、複数個の最小単位の装置分割体1a・1b、装置分割体10a・10b及び装置分割体30a・30bが相互に隣接配置されており、基本的には、最小単位の最小単位の装置分割体1a・1b・10a・10b・30a・30b毎に1個の半導体集積回路装置1・10・30が形成される。
【0056】
この場合、本実施の形態では、最小単位の装置分割体1a・1b、装置分割体10a・10b及び装置分割体30a・30b間の少なくとも一対の例えば電極パッドS1・S1同士は、各最小単位の装置分割体1a・1b、装置分割体10a・10b及び装置分割体30a・30b間に跨がって素子形成面の上方で導電体の配線5…にて接続されているので、装置分割体1a・1b・10a・10b・30a・30b毎に分割したときには、当該一対の電極パッドS1・S1を接続する導電体の配線5は断線されて、両者の導通関係はなくなり、各最小単位の最小単位の1a・1b・10a・10b・30a・30bは互いに独立した1個の半導体集積回路装置となる。
【0057】
ところで、例えば、2倍のメモリ容量の半導体集積回路装置が必要となった場合に、従来においては、前述した図10(a)(b)に示すように、2個の最小単位の装置分割体である半導体集積回路装置101を図示しないプリント基板に接続しなければならず、そのために、プリント基板に当該2個の最小単位の装置分割体である半導体集積回路装置101の共通信号を導通させるための配線が必要となる。そして、2個の最小単位の半導体集積回路装置101・101を互いに接触させて配置することはできないことから、小型化の障害となっていた。
【0058】
しかし、本実施の形態では、2個の最小単位の最小単位の装置分割体1a・1b、装置分割体10a・10b及び装置分割体30a・30bをそれぞれ2個集めて使用する場合には、2個の最小単位の装置分割体1a・1b、装置分割体10a・10b及び装置分割体30a・30bが相互に隣接配置された分割前の状態においては、各最小単位の装置分割体1a・1b、装置分割体10a・10b及び装置分割体30a・30b間の少なくとも一対の電極パッドS1・S1同士は、各最小単位の装置分割体1a・1b、装置分割体10a・10b及び装置分割体30a・30b間に跨がって素子形成面の上方で導電体の配線5…にて接続されているので、2個の共通信号である電極パッドS1・S1からの信号をこの配線5…上の外部接続用電極7・17から取り出すことができる。
【0059】
したがって、2個の最小単位の装置分割体1a・1b、装置分割体10a・10b及び装置分割体30a・30bをそれぞれ分割しないで使用することによって、2個の装置分割体1a・1b、装置分割体10a・10b及び装置分割体30a・30bをプリント基板上で個別に接続するよりは小型にすることができる。すなわち、新しい1個の半導体集積回路装置よりは面積は少し大きくなるが、電極パッドS…を形成するまでの構造及び製造工程は従来の半導体集積回路101と同一であり、設計変更は配線5…を施した以降においてもできるので、新しい1個の半導体集積回路装置を開発するよりも簡便に小型化を図りつつ2個の機能を有する半導体集積回路装置1・10・30として使用することができる。
【0060】
この結果、2個の各最小単位の装置分割体1a・1b、装置分割体10a・10b及び装置分割体30a・30bをそれぞれ集めて使用する場合に、各最小単位の装置分割体1a・1b、装置分割体10a・10b及び装置分割体30a・30bにおける共通信号を容易に導通して小型化を図り得る半導体集積回路装置1・10・30を提供することができる。
【0061】
また、本実施の形態の半導体集積回路装置10・30では、各最小単位の装置分割体10a・10b及び装置分割体30a・30b間の少なくとも一対の電極パッドS1・S1同士が各最小単位の装置分割体10a・10b及び装置分割体30a・30b間に跨がって素子形成面の上方で導電体の配線5にて接続されているとともに、電極パッドS上に外部接続用電極7・17が設けられている。
【0062】
このため、電極パッドS上に外部接続用電極7・17が設けられているので、図示しないプリント基板等に接続する場合に、半導体集積回路2a・2bの素子へのダメージを少なくすることができる。
【0063】
また、本実施の形態の半導体集積回路装置30では、全ての電極パッドS…に対して外部接続用電極17…が設けられている。
【0064】
すなわち、例えば2個の各最小単位の装置分割体30a・30bを集めて1個の半導体集積回路装置30として使用するか、又は各最小単位の装置分割体30a・30b毎に分割して各々の半導体集積回路装置として使用するかは、少なくとも配線5…を形成する前に判断する必要がある。
【0065】
しかし、本実施の形態では、全ての電極パッドS…に対して外部接続用電極17…が設けられているので、外部接続用電極17…を形成した後に分割した場合においても、電極パッドS…からの信号をその外部接続用電極17…から取り出すことができる。
【0066】
したがって、外部接続用電極17…を形成した後に、分割するか又は2個の各最小単位の装置分割体30a・30bを集めて使用するかを決めることができ、その結果、製造工程の最終工程の段階で、いずれにするかを判断することができるので、ユーザの要求に対して随時その要求に応じた製品を即座に製造することができる。
【0067】
また、本実施の形態の半導体集積回路装置1・10・30では、各最小単位の装置分割体1a・1b・10a・10b・30a・30bには、少なくとも各最小単位の1a・1b・10a・10b・30a・30bを識別するためのセレクト端子が必要であることから、各最小単位の装置分割体1a・1b・10a・10b・30a・30bを識別するためのセレクト端子に関係するセレクト用電極パッドとしての電極パッドS3が各最小単位の装置分割体1a・1b・10a・10b・30a・30b毎に設けられるとともに、上記電極パッドS3は他の最小単位の装置分割体1a・1b・10a・10b・30a・30bの電極パッドS3とは非接続となっている。また、セレクト端子以外の同じ働きをする電極パッドS1・S2・S4〜S10同士は導電体の配線5…にて接続されている。
【0068】
したがって、各最小単位の装置分割体1a・1b・10a・10b・30a・30bを識別するセレクト端子を電極パッドS3にてその機能を満たすように形成することができる。また、それ以外の同じ働きをする電極パッドS1・S2・S4〜S10同士は導電体の配線5…にて接続されているので、分割使用することもできる一方、各最小単位の装置分割体1a・1b・10a・10b・30a・30bを集めて使用することも可能である。
【0069】
【発明の効果】
本発明の半導体集積回路装置は、以上のように、複数個の最小単位の装置分割体が相互に隣接配置された分割前の状態において、各最小単位の装置分割体は電気信号を入出力できる少なくとも1個の電極パッドをそれぞれ有し、かつ各最小単位の装置分割体間の少なくとも一対の電極パッド同士が各最小単位の装置分割体間に跨がって素子形成面の上方で導電体の配線にて接続されているとともに、上記配線上には外部接続用端子が設けられているものである。
【0070】
それゆえ、複数個の最小単位の装置分割体を複数個集めて使用する場合には、複数個の最小単位の装置分割体が相互に隣接配置された分割前の状態においては、各最小単位の装置分割体間の少なくとも一対の電極パッド同士は、各最小単位の装置分割体間に跨がって素子形成面の上方で導電体の配線にて接続されているので、複数個の共通信号をこの配線上の外部接続用端子から取り出すことができる。
【0071】
したがって、複数個の最小単位の装置分割体を分割しないで使用することによって、複数個の半導体集積回路装置をプリント基板上で個別に接続するよりは小型にすることができる。
【0072】
この結果、複数個の各最小単位の装置分割体を集めて使用する場合に、各最小単位の装置分割体における共通信号を容易に導通して小型化を図り得る半導体集積回路装置を提供することができるという効果を奏する。
【0073】
また、本発明の半導体集積回路装置は、以上のように、複数個の最小単位の装置分割体が相互に隣接配置された分割前の状態において、各最小単位の装置分割体は電気信号を入出力できる少なくとも1個の電極パッドをそれぞれ有し、かつ各最小単位の装置分割体間の少なくとも一対の電極パッド同士が各最小単位の装置分割体間に跨がって素子形成面の上方で導電体の配線にて接続されているとともに、上記電極パッド上に外部接続用端子が設けられているものである。
【0074】
それゆえ、電極パッド上に外部接続用端子が設けられているので、プリント基板等に接続する場合に、半導体集積回路の素子へのダメージを少なくすることができるという効果を奏する。
【0075】
また、本発明の半導体集積回路装置は、上記記載の半導体集積回路装置において、全ての電極パッドに対して外部接続用端子が設けられているものである。
【0076】
それゆえ、外部接続用端子を形成した後に、分割するか又は複数個の各最小単位の装置分割体を集めて使用するかを決めることができる。したがって、製造工程の最終工程の段階で、いずれにするかを判断することができるので、ユーザの要求に対して随時その要求に応じた製品を即座に製造することができるという効果を奏する。
【0077】
また、本発明の半導体集積回路装置は、上記記載の半導体集積回路装置において、各最小単位の装置分割体を識別するためのセレクト端子に関係するセレクト用電極パッドが各最小単位の装置分割体毎に設けられるとともに、上記セレクト用電極パッドは他の最小単位の装置分割体の電極パッドとは非接続となっている一方、セレクト端子以外の同じ働きをする電極パッド同士は導電体の配線にて接続されているものである。
【0078】
それゆえ、各最小単位の装置分割体を識別するセレクト端子をその機能を満たすように形成することができる。また、それ以外の同じ働きをする電極パッド同士は導電体の配線にて接続されているので、分割使用することもできる一方、各最小単位の装置分割体を集めて使用することも可能であるという効果を奏する。
【図面の簡単な説明】
【図1】(a)は本発明における半導体集積回路装置の実施の一形態の構成を示す平面図であり、(b)は(a)のA−A線断面図である。
【図2】(a)は外部接続用電極を電極パッドの上に形成した半導体集積回路装置の構成を示す平面図であり、(b)は(a)のB−B線断面図である。
【図3】上記半導体集積回路装置を製造するための半導体ウエハを示す斜視図である。
【図4】(a)は外部接続用電極を配線上に形成した半導体集積回路装置の製造工程を示すものであって、半導体ウエハに第1の絶縁層を形成した状態を示す平面図であり、(b)は(a)のC−C線断面図である。
【図5】(a)は図4の続きの製造工程を示すものであって、配線を形成した状態を示す平面図であり、(b)は(a)のD−D線断面図である。
【図6】(a)は図5の続きの製造工程を示すものであって、第2の絶縁層を形成した状態を示す断面図であり、(b)はさらに外部接続用電極を形成した状態を示す断面図である。
【図7】(a)は外部接続用電極を電極パッドの上に形成した半導体集積回路装置の製造工程を示すものであって、半導体ウエハに第1の絶縁層及び配線を形成した状態を示す平面図であり、(b)は(a)のE−E線断面図である。
【図8】(a)は図7の続きの製造工程を示すものであって、第2の絶縁層を形成した状態を示す断面図であり、(b)はさらに外部接続用電極を形成した状態を示す断面図である。
【図9】(a)は本発明における半導体集積回路装置のさらに他の実施の形態の構成を示す平面図であり、(b)は(a)のF−F線断面図である。
【図10】(a)は従来の半導体集積回路装置の構成を示す平面図であり、(b)は(a)のX−X線断面図である。
【符号の説明】
1 半導体集積回路装置
1a 装置分割体
1b 装置分割体
2a 半導体集積回路
2b 半導体集積回路
4 第1の絶縁層
5 配線
6 第2の絶縁層
7 外部接続用電極(外部接続用端子)
8 中央切断ライン
10 半導体集積回路装置
10a 装置分割体
10b 装置分割体
17 外部接続用電極(外部接続用端子)
20 半導体ウエハ
30 半導体集積回路装置
30a 装置分割体
30b 装置分割体
S 電極パッド
S1 電極パッド(少なくとも一対の電極パッド)
S3 電極パッド(セレクト用電極パッド)
Claims (5)
- 同じものである複数個の最小単位の装置分割体が相互に隣接配置された分割前の状態において、各最小単位の装置分割体は電気信号を入出力できる少なくとも1個の電極パッドをそれぞれ有し、かつ各最小単位の装置分割体間の少なくとも一対の電極パッド同士が各最小単位の装置分割体間に跨がって素子形成面の上方で、最小単位の装置分割体の共通信号を導通させる導電体の配線にて接続されているとともに、上記相互に隣接配置された各装置分割体の上記配線上に外部接続用端子が設けられていることを特徴とする半導体集積回路装置。
- 同じものである複数個の最小単位の装置分割体が相互に隣接配置された分割前の状態において、各最小単位の装置分割体は電気信号を入出力できる少なくとも1個の電極パッドをそれぞれ有し、かつ各最小単位の装置分割体間の少なくとも一対の電極パッド同士が各最小単位の装置分割体間に跨がって素子形成面の上方で、最小単位の装置分割体の共通信号を導通させる導電体の配線にて接続されているとともに、上記相互に隣接配置された各装置分割体の上記電極パッド上に外部接続用端子が設けられていることを特徴とする半導体集積回路装置。
- 全ての電極パッドに対して外部接続用端子が設けられていることを特徴とする請求項1又は2記載の半導体集積回路装置。
- 各最小単位の装置分割体を識別するためのセレクト端子に関係するセレクト用電極パッドが各最小単位の装置分割体毎に設けられるとともに、上記セレクト用電極パッドは他の最小単位の装置分割体の電極パッドとは非接続となっている一方、セレクト端子以外の同じ働きをする電極パッド同士は導電体の配線にて接続されていることを特徴とする請求項1、2又は3記載の半導体集積回路装置。
- 外部接続用端子が各配線に1つ設けられていることを特徴とする請求項1又は2に記載の半導体集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001005799A JP3666649B2 (ja) | 2001-01-12 | 2001-01-12 | 半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001005799A JP3666649B2 (ja) | 2001-01-12 | 2001-01-12 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002217366A JP2002217366A (ja) | 2002-08-02 |
JP3666649B2 true JP3666649B2 (ja) | 2005-06-29 |
Family
ID=18873793
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001005799A Expired - Lifetime JP3666649B2 (ja) | 2001-01-12 | 2001-01-12 | 半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3666649B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100761755B1 (ko) | 2005-02-28 | 2007-09-28 | 삼성전자주식회사 | 입출력 비트구조를 조절할 수 있는 반도체 메모리 장치 |
-
2001
- 2001-01-12 JP JP2001005799A patent/JP3666649B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2002217366A (ja) | 2002-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3649993B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP3996315B2 (ja) | 半導体装置およびその製造方法 | |
JP3888854B2 (ja) | 半導体集積回路の製造方法 | |
KR100225468B1 (ko) | 반도체 집적회로의 전극구조 및 그 패키지 형성방법 | |
JP5567489B2 (ja) | アンダーバンプ配線層の方法および装置 | |
US8153516B2 (en) | Method of ball grid array package construction with raised solder ball pads | |
JPH10313074A (ja) | 半導体装置およびその製造方法 | |
JP2002343924A (ja) | 半導体装置およびその製造方法 | |
US9324681B2 (en) | Pin attachment | |
JP2008211187A (ja) | 半導体パッケージ及びその製造方法 | |
JP3927783B2 (ja) | 半導体部品 | |
JP4955488B2 (ja) | 半導体装置及びその製造方法 | |
JP3823636B2 (ja) | 半導体チップモジュール及びその製造方法 | |
JP2003318323A (ja) | 半導体装置およびその製造方法 | |
WO2001078139A1 (fr) | Fil d'electrode commune pour plaquage | |
US11869844B2 (en) | Semiconductor device | |
JP3666649B2 (ja) | 半導体集積回路装置 | |
JP2001244366A (ja) | 半導体集積回路装置及びその製造方法 | |
JPH11204519A (ja) | 半導体装置及びその製造方法 | |
JP2004072043A (ja) | 半導体ウェハ及び半導体チップ並びに半導体装置とその製造方法 | |
JP3692353B2 (ja) | 半導体装置のアッセンブリ方法 | |
JPH1116947A (ja) | 半導体パッケージ及びその製造方法 | |
JP2002076240A (ja) | 半導体集積回路装置及びその製造方法 | |
JP2000068415A (ja) | チップスケ―ルパッケ―ジ素子の製造方法及びチップスケ―ルパッケ―ジ素子 | |
JP3670466B2 (ja) | 半導体装置のパッケージ製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040413 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040614 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040817 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041018 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20041108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050111 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050210 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050329 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050330 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3666649 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080415 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110415 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120415 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120415 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130415 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130415 Year of fee payment: 8 |
|
EXPY | Cancellation because of completion of term |