JP3663352B2 - Laser processing method, memory device manufacturing method, and insulated gate semiconductor device manufacturing method - Google Patents
Laser processing method, memory device manufacturing method, and insulated gate semiconductor device manufacturing method Download PDFInfo
- Publication number
- JP3663352B2 JP3663352B2 JP2000380149A JP2000380149A JP3663352B2 JP 3663352 B2 JP3663352 B2 JP 3663352B2 JP 2000380149 A JP2000380149 A JP 2000380149A JP 2000380149 A JP2000380149 A JP 2000380149A JP 3663352 B2 JP3663352 B2 JP 3663352B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- gate electrode
- impurity region
- semiconductor
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 76
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 238000003672 processing method Methods 0.000 title claims description 5
- 239000012535 impurity Substances 0.000 claims description 109
- 238000000034 method Methods 0.000 claims description 46
- 239000000463 material Substances 0.000 claims description 28
- 238000005468 ion implantation Methods 0.000 claims description 22
- 238000010438 heat treatment Methods 0.000 claims description 17
- 239000010407 anodic oxide Substances 0.000 claims 1
- 239000007772 electrode material Substances 0.000 claims 1
- 238000013532 laser treatment Methods 0.000 claims 1
- 238000002360 preparation method Methods 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 description 29
- 239000007789 gas Substances 0.000 description 23
- 239000000758 substrate Substances 0.000 description 17
- 239000010408 film Substances 0.000 description 15
- 230000000694 effects Effects 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 9
- 229910052698 phosphorus Inorganic materials 0.000 description 8
- 239000011574 phosphorus Substances 0.000 description 8
- 238000012545 processing Methods 0.000 description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 7
- 239000012212 insulator Substances 0.000 description 7
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 235000012431 wafers Nutrition 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 230000007246 mechanism Effects 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 230000005465 channeling Effects 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000010790 dilution Methods 0.000 description 2
- 239000012895 dilution Substances 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 2
- -1 polycrystal Substances 0.000 description 2
- 238000001953 recrystallisation Methods 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 210000001015 abdomen Anatomy 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000035484 reaction time Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、半導体集積回路等の半導体装置を作製する工程におけるレーザー処理方法、およびメモリ装置の作製方法、並びに絶縁ゲート型半導体装置の作製方法に関するものである。
【0002】
【従来の技術】
従来、ドーピングを行う技術として、熱拡散法やイオン打ち込み法が知られている。熱拡散法は、500度〜1200度という高温雰囲気中で不純物を半導体中に拡散させる方法であり、イオン打ち込み法は、イオン化した不純物を電界で加速し所定の場所に打ち込む方法である。もっとも、イオン打ち込み法では、高エネルギーイオンによって結晶構造が著しく破壊され、アモルファスもしくはそれに近い状態になり、電気特性が著しく劣化するので、前記熱拡散法を同程度の熱処理を必要とした。イオン打ち込み法は、熱拡散法に比べて不純物濃度を制御することが容易であるので、VLSIやULSIを製造するには必要不可欠な技術となった。
【0003】
【発明が解決しようとする課題】
しかし、イオン打ち込み法においても問題がなかったわけではない。最大の問題は、注入されたイオンの拡散を制御することが困難なことであった。これは、特に、デザインルールが0.5μm以下のいわゆるクウォーターミクロンデバイスでは大きな問題となった。また、近年では不純物の拡散された領域(拡散領域)を浅く形成することが求められているが、0.1μm以下の深さの拡散領域を再現性良く形成することはイオン注入法では困難であった。以上の点については、図2を用いて説明する。
【0004】
第1の問題点に関しては、イオン打ち込みによって、半導体中に打ち込まれたイオンが2次散乱によって、横方向に拡散してしまうことと、熱処理工程によって熱的に周囲に拡がってしまうことのためである。このような効果は、デザインルール(典型的にはMOSFETのゲイト電極の幅)が1.0μm以上の場合にはほとんど問題ではなかったが、それ以下では、上記の効果による拡散部分が、図2(A)に示すように、ゲイト電極の幅に比して大きくなり、ゲイト電極205と拡散領域(ソース、ドレイン)202、203の幾何学的重なりが生じる。このような重なりは、ゲイト電極とソース、ドレインの寄生容量のもととなり、動作速度の低下をもたらす。
【0005】
第2の問題点に関しては、大きく分けて2つの効果が原因である。1つは第1の問題点で指摘したような熱的な要因による拡散の効果である。このため、拡散領域の厚さを0.1μm以下にすることは難しい。もう1つの効果は、半導体が結晶性の場合に顕著であるが、イオン打ち込みにおけるチャネリングの効果である。これは、結晶面に垂直に入射した場合には、イオンが全く散乱を受けないために基板の深部にまで到達するという効果である。
【0006】
従来は、このチャネリング効果を避けるために、結晶面に対して数度の傾きを持たせてイオン打ち込みを行う。しかしながら、このような工夫をおこなっても、半導体内部で軌道の曲げられたイオンがチャネリング条件に合致することがある。したがって、図2(B)に示すように、深い位置までイオンが入り込んでしまう。また、多結晶半導体にイオンを注入する場合には、結晶面はランダムであるので、イオンの深さは全くバラバラとなってしまう。
【0007】
多結晶半導体を使用する場合には別な問題もある。すなわち、多結晶半導体では、ドーピングされた不純物の熱的な拡散は結晶の粒界を通して進行する傾向があるため、図2(C)に示すように、均等にドーピングを行うことができない。これらの問題は、イオン打ち込みと熱処理による再結晶化という従来の方法によっては解決が困難であった。もちろん、熱拡散法によっては、到底解決できなかった。
【0008】
本発明の解決すべき課題は以下のようにまとめられる。すわなち、第1に不純物の横方向の拡散を防止することであり、第2にその拡散の深さを制御して、0.1μm以下、好ましくは50nm以下とすることである。本発明は、この2点の問題点において、単結晶もしくは多結晶あるいはそれらに準ずる半導体材料の一部あるいは全部において、少なくとも1つを解決する方法を提供することを目的とする。以上の条件を満たすことによって、チャネル長1.0μm以下、典型的には0.1〜0.3μmのMOSデバイスを安定して作製することができる。
【0009】
【課題を解決するための手段】
本発明は、上記の課題を解決するために、半導体に導電型を付与する不純物を含む高純度の反応性気体(不純物ガス)やそれを水素、フッ素、ヘリウム、アルゴン等の比較的安定なガスに希釈した雰囲気中で、試料半導体表面に対してパルスレーザー光を照射することによって、不純物を前記試料半導体中にドーピングする。この方法では、レーザー照射によって、瞬間的に加熱された半導体表面において、付近の不純物ガスが分解、あるいは半導体表面と反応し、半導体表面のごく薄い部分にのみ不純物がドーピングされる。その厚さは、半導体表面の保持されている温度にも依存するが、0.1μm以下とすることが可能である。
【0010】
また、このような反応では、熱的な拡散は、レーザー光のパルス幅を1μsec以下、好ましくは100nsec以下とすることによって、実質的になくすことができる。また、本発明では、イオン打ち込みにおいて問題となったチャネリングや2次散乱はなく、したがって、図1(A)に示すように、極めて理想的な拡散領域が形成され、その深さ方向の不純物濃度分布は、図1(B)に示すように必要とする深さにのみ集中的に分布し、半導体に形成された不純物領域における深さ方向の不純物の分布は、分布曲線106で示される。厳密には横方向の拡散も存在するが、その大きさは典型的には50nm以下で、現実のデバイスにおいては無視できるものである。
【0011】
さらに、粒界を有する半導体材料においても、熱的な影響が無いので、図1(C)に示すように拡散領域が粒界に影響されることはない。付け加えて言えば、本発明では、パルスレーザーによる加熱という非熱平衡状態を利用するため、従来では不可能であったような高濃度の不純物拡散が可能である。
【0012】
本発明においては、不純物濃度は、レーザーのエネルギーや、雰囲気中の不純物ガスの濃度、半導体表面温度等を加減することによって目的とする値を得ることができる。本発明においては、不純物が拡散されるべき半導体表面は露出されていても、他の被膜で覆われていてもよい。他の被膜で覆われている場合には、被膜の化学的、物理的性質によって、不純物がブロッキングされ、その結果、半導体中への拡散濃度、拡散深さが制御される。
【0013】
本発明における不純物とは、半導体として珪素半導体(シリコン)を用いた場合において、P型を付与するのであれば、3価の不純物、代表的にはB(ボロン)等を用いることができ、N型を付与するのであれば、5価の不純物、代表的にはP(リン)やAs(砒素)等を用いることができる。そして、これらの不純物を含む反応性気体としてAsH3 ,PH3 ,BF3 ,BCl3 ,B(CH3 )3 等を用いることができる。
【0014】
半導体としては、従来のウェファー状の単結晶のシリコン半導体に加えて、TFTを作製するのであれば、気相成長法やスパッタ法等によって成膜した非晶質シリコン半導体薄膜が一般的には用いられる。また、液相成長によって絶縁基板上に作製した多結晶または単結晶のシリコン半導体でも本発明が適用できる。さらに、シリコン半導体に限定されず、他の半導体であってもよいことはいうまでもない。
【0015】
レーザー光としては、パルス発振型のエキシマレーザー装置を用いることが有用である。これは、パルス発振レーザーでは、試料の加熱が瞬間的で、しかも、表面だけに限定され、基板に影響を与えないからである。連続発振レーザーによる加熱は、上記のような非熱平衡状態を実現することが不可能な上、局所的な加熱であるがゆえ、加熱部分と基板との熱膨張の著しい違いなどによって、加熱部分が剥離してしまうことがある。この点、パルスレーザーでは、熱緩和時間は、熱膨張のような機械的応力の反応時間に比べて圧倒的に小さく、機械的なダメージを与えない。
【0016】
特に、エキシマーレーザー光は、紫外光であり、シリコンを初めとする多くの半導体に効率良く吸収される上、パルスの持続時間は、10nsecと短い。また、エキシマーレーザーは、既に、アモルファスシリコン薄膜をレーザー照射によって結晶化させて、結晶性の高い多結晶シリコン薄膜を得るという実験に使用された実績がある。具体的なレーザーの種類としては、ArFエキシマレーザー(波長193nm)、XeClエキシマレーザー(波長308nm)、XeFエキシマレーザー(波長351nm)、KrFエキシマレーザー(248nm)等を用いることが適当である。
【0017】
本発明においては、半導体表面を加熱あるいは冷却しても構わない。半導体表面の温度を制御することによって、不純物の拡散を促進あるいは抑制することが可能となるので、本発明を実施する者は、目的とする不純物濃度や拡散深さを得るために温度制御を行うことが勧められる。
【0018】
本発明において、不純物ガスの分解を促進するために、直流や交流の電気エネルギーを用いて、不純物ガスをプラズマ化することも有効である。この目的のために加えられる電磁エネルギーとしては、13.56MHzの高周波エネルギーが一般的である。この電磁エネルギーによるドーピングガスの分解によって、ドーピングガスを直接分解できないレーザー光を用いた場合でも効率よくドーピングを行うことができる。電磁エネルギーの種類としては、13.56MHzの周波数に限定されるものではなく、例えば、2.45GHzのマイクロ波を用いるとさらに高い活性化率を得ることができる。さらに、2.45GHzのマイクロ波と875ガウスの磁場との相互作用で生じるECR条件を用いてもよい。また、ドーピングガスを直接分解できる光エネルギーを用いることも有効である。
【0019】
本発明の装置の概念図を図3および図4に示す。図3は基板加熱装置を具備したもの、図4は、それに加えてプラズマを発生させる為の電磁装置をも具備したものを示している。これらの図面は概念的なものであるので、当然のことながら、実際の装置においては、必要に応じて、その他の部品を具備することがある。以下、その使用方法について概説する。
【0020】
図3において、試料304は試料ホルダー305上に設置される。最初に、チャンバー301は、排気装置に接続した排気系307によって真空排気される。この場合には、できるだけ高真空に排気することが望まれる。すなわち、大気成分である炭素や窒素、酸素は半導体にとっては一般に好ましくないからである。このような元素は、半導体中に取り込まれるが、同時に添加された不純物の活性度を低下させることがある。また、半導体の結晶性を損ない、粒界における不対結合手の原因となる。したがって、10-6torr以下、好ましくは10-8torr以下にまでチャンバー内を真空引きすることが望まれる。
【0021】
また、排気と前後してヒーター306を作動させ、チャンバー内部に吸着した大気成分を追い出すことも望ましい。現在の真空装置において使用されているように、チャンバー以外に予備室を設け、チャンバーが直接、大気に触れないような構造とすることも望ましい。当然のことながら、ロータリーポンプや油拡散ポンプに比べて、炭素等の汚染の少ないターボ分子ポンプやクライオポンプを用いることが望ましい。
【0022】
十分に排気されたら、反応性ガスをガス系308によって、チャンバー内に導入する。反応性ガスは、単独のガスからなっていても、あるいは水素やアルゴン、ヘリウム、ネオン等で希釈されていてもよい。また、その圧力は、大気圧でも、それ以下でもよい。これらは、目的とする半導体の種類と、不純物濃度、不純物領域の深さ、基板温度等を考慮して選択される。
【0023】
次に窓302を通して、レーザー光303が試料に照射される。このとき、試料は、ヒーターによって、一定の温度に加熱されている。レーザー光は、1か所に付き通常1〜50パルス程度照射される。レーザーパルスのエネルギーのばらつきが極めて大きな状態で、あまりパルス数がすくない場合には、不良発生の確率が大きい。一方、あまりにも多くのパルスを1か所に照射することは、量産性(スループット)の面から望ましくない。本発明人の知見では、上記のパルス数が量産性からも、歩留りの点からも妥当であった。
【0024】
この場合、例えばレーザーのパルスが10mm(x方向)×30mm(y方向)の特定の長方形の形状をしていた場合に、同じ領域にレーザーパルスを10パルスを照射し、終了後は、次の部分に移動するという方法でもよいが、レーザーを1パルスにつき、x方向に1mmづつ移動させていってもよい。
【0025】
レーザー照射が終了したら、チャンバー内を真空排気し、試料を室温まで冷却して、試料を取り出す。このように、本発明では、ドーピングの工程は極めて簡単であり、かつ、高速である。すなわち、従来のイオン注入プロセスであれば、
(1)ドーピングパターンの形成(レジスト塗布、露光、現像)
(2)イオン注入(あるいはイオンドーピング)
(3)再結晶化
という3工程が必要であった。
しかしながら、本発明では、
(1)ドーピングパターンの形成(レジスト塗布、露光、現像)
(2)レーザー照射
という2工程で完了する。
【0026】
図4の装置においても、図3の場合とほぼ同じである。最初にチャンバー401内を排気系407によって真空排気し、ガス系408より反応性ガスを導入する。そして、試料ホルダー405上の試料404に対して、窓402を通して、レーザー光403を照射する。そのときには、高周波もしくは交流(あるいは直流)電源410から、電極409に電力を投入し、チャンバー内部にプラズマ等を発生させて、反応性ガスを活性な状態とする。図では電極は容量結合型に示されているが、誘導(インダクタンス)結合型であってもよい。さらに、容量結合型であっても、試料ホルダーを一方の電極として用いてもよい。また、レーザー照射時には、ヒーター406によって試料を加熱してもよい。
【0027】
図5には本発明の他のドーピング処置装置の様子を示す。すなわち、チャンバー501には、無水石英ガラス製のスリット状の窓502が設けられている。レーザー光は、この窓に合わせて細長い形状に成形される。レーザーのビームは、例えば10mm×300mmの長方形とした。なお、レーザー光の位置は固定されている。チャンバーには、排気系507、および反応性ガスを導入するためのガス系508が接続されている。また、チャンバー内には試料ホルダー505が設けられ、その上には試料504が乗せられ、試料ホルダーの下には赤外線ランプ(ヒーターとして機能する)506が設けられている。試料ホルダーは可動であり、試料をレーザーのショットに合わせて移動することができる。
【0028】
このように、試料の移動のための機構がチャンバー内に組み込まれている際には、ヒーターによる試料ホルダーの熱膨張によって狂いが生じるので、温度制御には細心の注意が必要である。また、試料移送機構によってホコリが生じるので、チャンバー内のメンテナンスは面倒である。
【0029】
図6(A)には本発明の他のドーピング処置装置の様子を示す。すなわち、チャンバー601には、無水石英ガラス製の窓602が設けられている。この窓は、実施例3の場合と異なり、試料604全面を覆うだけの広いものである。チャンバーには、排気系607、および反応性ガスを導入するためのガス系608が接続されている。また、チャンバー内には試料ホルダー605が設けられ、その上には、試料604が乗せられ、試料ホルダーはヒーターが内蔵されている。試料ホルダーは、チャンバーに固定されている。チャンバーの下部にはチャンバーの台601aが設けられており、レーザーのパルスに合わせて、チャンバー全体を移動させることによって、逐次、レーザー照射を行う。レーザーのビームは、図5の場合と同じく、細長い形状である。例えば、5mm×100mmの長方形とした。図5と同様、レーザー光の位置は固定されている。図6では、図5と異なり、チャンバー全体が移動する機構を採用する。したがって、チャンバー内には機械部分が存在せず、ホコリ等が生じないのでメンテナンスが容易である。また、移送機構が、ヒーターの熱の影響を受けることは少ない。
【0030】
図6の例では、図5の例に比べて上記のような点で優れているだけでなく、以下のような点でも優れている。すなわち、図5の方式では、試料をチャンバーに入れてから、十分な真空度まで真空排気できるまでレーザー放射をおこなえなかった。すなわち、デッドタイムが多かった。しかし、図6の例では、図6(A)のようなチャンバーを多数用意し、それぞれ、順次、試料装填、真空排気、レーザー照射、試料取り出し、というように回転させてゆけば、上記のようなデッドタイムは生じない。そのようなシステムを図6(B)に示した。
【0031】
すなわち、未処理の試料を内蔵したチャンバー617、616は、排気工程の間に連続的な搬送機構618によって、精密な移動がおこなえるステージを有する架台619に向かう。ステージ上のチャンバー615には、レーザー装置611から放射され、適当な光学装置612、613で加工されたレーザー光が窓を通して中の試料に照射される。ステージを動かすことによって、必要なレーザー照射がおこなわれたチャンバー614は、再び、連続的な搬送機構620によって次の段階に送られ、その間にチャンバー内のヒーターは消灯し、排気され、十分温度が下がってから、試料が取り出される。
【0032】
このように、本実施例では連続的な処理がおこなえることによって、排気待ちの時間を削減することができ、スループットを向上させられる。もちろん、図6の場合には、スループットは向上するけれども、その分、図5の場合よりチャンバーを多く必要とするので、量産規模や投資規模を考慮して実施すべきである。
【0033】
以上、図5、図6の例では、レーザービームの形状は細長い線状の長方形であったが、もちろん、長方形や正方形であってもよい。この場合には図7に示すように、半導体ウェファー等の基板を適当な数の領域(図7では32)に分割し、これに順次、レーザーを照射してゆくという方式を採用してもよい。例えば、レーザーの繰り返し周波数が200Hzであれば、ウェファー上の一箇所を処理する時間が0.1秒であり、ウェファーが上下左右(図7の矢印)に移動する時間を考慮しても、1枚のウェファーを処理する時間は10秒弱である。ウェファーの自動搬送をおこなえば、1時間に200枚以上のウェファーを処理できる。この生産性は、従来の方式に優るとも劣らない。
【0034】
なお、同様なレーザードーピング処理装置に関しては、特願平3−283981(平成3年10月4日出願)、同3−290719(平成3年10月8日出願)、同4−100479(平成3年3月26日出願)に記述されている。本発明によって、例えば、チャネル長が0.5μm以下のデバイスを再現性良く作製することができ、また、深さ0.1μm以下の拡散領域(不純物領域)を形成することができる。逆に本発明は、このような条件のデバイスを形成する上で特長を示す。以下に実施例を示し、より詳細に本発明を説明する。
【0035】
【実施例】
〔実施例1〕 本発明を用いて、単結晶シリコン基板上にCMOS回路を形成した。その作製手順を図8に示す。まず、単結晶シリコン基板701の(100)面上に、いわゆるLOCOS法によって、フィールド絶縁物702を形成し、さらに、フィールド絶縁物に覆われていない領域の一部にボロンを熱拡散させてP型ウェル703を形成した。この状態で、P型ウェル以外の領域をマスク材704で覆って、ジボラン(B2 H6 )を2体積%含有する雰囲気中で、レーザー
照射し、P型ウェルの表面から50nmまでの領域に、ボロンを拡散させ、P+ の領域705を形成した。(図8(A))
【0036】
この際には、マスク材704としては、耐レーザー性のよいものが好ましいが、必ずしもレーザー光に対して不透明である必要はない。例えば、窒化珪素や酸化珪素は上記の条件を満たす。また、炭素膜でもよい。
【0037】
レーザードーピングは、図5に示す装置を用いて行った。図5に示す装置において、B2 H6 /Ar雰囲気下で、試料を加熱せずに、レーザー光を照射してボロン(B)のドーピングを行った。レーザーはKrFエキシマーレーザー(波長248nm、パルス幅20nsec)を使用し、150〜350mJ/cm2 のエネルギー密度で、一か所につき2〜20ショットの照射を行った。このとき、試料の温度を室温以下、好ましくは−50℃まで下げると、不純物の拡散が抑制され、不純物のドーピングされたP+ 領域705の深さをより浅くできる。しかしながら、ジボランの凝結点、あるいは沸点を下回る温度にまで下げることは好ましくない。
【0038】
その後、シリコン基板表面にも同様の操作を行い、フォスフィンを用いてリンのドーピングを行うことによってN+ 領域706を形成した。その後、従来と同様に、ゲイト酸化膜707とゲイト電極708および709を形成した。(図8(B))
【0039】
その後、PチャネルTFTの領域(図の右側)をマスク材710を被覆し、再び、図5に示すレーザードーピング装置を用いて、ドーピングを行った。この際には、不純物ガスとしてフォスヒオンを使用し、さらに、基板温度を200〜450℃に加熱した。レーザーのエネルギーやショット数は、先の条件の範囲内とした。この時、試料は加熱されているため先のドーピングのときに比較して拡散が大きく、ソース、ドレイン領域711にはリンが深くドーピングされ、N型化する。これに対して、ゲイト電極の下部の領域は、ゲイト絶縁膜とゲイト電極がマスクとなりレーザーが照射されず、ドーピングが行われず、N+ 型のままである。典型的なドーピング条件は以下の通り。(図8(C))
雰囲気 PH3 5%濃度(H2 希釈)
試料温度 350度
圧力 0.02〜1.00Torr
レーザー KrFエキシマレーザー(波長248nm)
エネルギー密度 150〜350mJ/cm2
パルス数 10ショット
【0040】
同様に、Pチャネル型TFT(図の右側)に対しても、ジボラン雰囲気でレーザードーピングを行うことによって、P型領域を形成し、Pチャネル型TFTを形成することができた。
【0041】
その後、従来と同様に層間絶縁物712を形成し、コンタクトホールを設けて、電極・配線713を形成した。この電極・配線の材料としては、単層の金属もしくは半導体膜であっても、例えば、窒化チタンとアルミニウムのような多層膜であっても構わないことはいうまでもない。
【0042】
本実施例のトランジスタは、チャネル形成領域の表面はゲイトに信号を印加しても反転せず、より深い領域がチャネルとなる、いわゆるベリッド・チャネル型のものである。このため、ホットエレクトロン等によってゲイト絶縁膜が破壊されることが少なく、信頼性が向上した。
【0043】
本実施例では、このベリッド・チャネルを形成する際に、レーザードーピング法を使用したわけであるが、その他にも、例えば、しきい値電圧制御の目的で本発明を使用できることは本実施例の記述から明らかであろう。
【0044】
〔実施例2〕 本発明を用いて、フローティングゲイトを有するMOS素子、例えば、EPROM、EEPROM、フラッシュメモリーを作製した例を図9に示す。まず、単結晶シリコン基板の(100)面にフィールド絶縁物751を選択的に形成し、さらに、ゲイト電極部752、753を形成する。ゲイト電極部の詳細な構成は、図9(E)に示される。ここで、761はゲイト酸化膜、762はリンをドープしたポリシリコンのフローティングゲイト、763はリンをドープしたポリシリコンのコントロールゲイト、764はそれらを覆う絶縁膜である。好ましくは、この絶縁膜764はコントロールゲイト、フローティングゲイトの酸化物によって構成される。これらを酸化するには陽極酸化法もしくは熱酸化法を用いればよい。ゲイト電極部の幅は0.5μmとした。陽極酸化法を採用する場合には、湿式あるいは乾式の2つの方法が用いられるが、それらについては、特願平3−278705(平成3年9月30日出願)また、熱酸化による場合に関しては、特願平3−278706(平成3年9月30日出願)に記載されている方式を用いればよい。
【0045】
その後、マスク材754を選択的に形成し、このマスク材およびゲイト電極部をマスクとして、イオン注入法によって、シリコン基板中にリンを注入し、加熱して拡散せしめ、N型領域755を形成した。このN型領域は0.2μm程度の深さになるようにした。また、図9(A)に示すように、このとき形成された不純物領域755は、ゲイト電極部の下部に回り込んで拡がっている。
【0046】
次に図9(B)のように、リンをドープしたポリシリコンの配線756を形成し、これをワード線とした。しかしながら、不純物領域755の抵抗が十分に小さかい場合には、このようなポリシリコンをわざわざ設けなくとも、不純物領域755をワード線とすることができる。
【0047】
さらに、本発明によって、リンのレーザードーピング処理を行い、浅い(深さ〜50nm)不純物領域757、758を形成した。本実施例では、図6に示す装置を用いて不純物のドーピングを行った。図6(B)に示すように、1枚のウェファーを内蔵した多数のチャンバー(614〜615)を流し、これにレーザー光を照射した。典型的なドーピング条件は以下のとおり。
雰囲気 PH3 5%濃度(H2 希釈)
試料温度 室温
圧力 0.02〜1.00Torr
レーザー KrFエキシマレーザー(波長248nm)
エネルギー密度 150〜350mJ/cm2
パルス数 10ショット
【0048】
以上の工程によって、浅い不純物領域が形成された。さらに、従来の方法によって、層間絶縁物759を堆積し、コンタクトホールと金属電極・配線760、761を形成して、素子を形成した。図9(D)には、2つのEEPROM素子が記述されており、配線760、761がそれぞれのビット線となる。
【0049】
本実施例では、ゲイト電極部の左右において、不純物領域の形状が異なる。すなわち、一方はゲイト電極の下部にまで回り込んだ深い不純物領域755であり、他の一方はオーバーラップが全く無く、むしろゲイト電極部の酸化物のためにオフセット領域が形成された浅い不純物領域757である。実際に生じる回り込みは50nm以下である。この結果、フローティングゲイトにキャリヤーを注入する際には、図9(E)に矢印で示すように深い不純物領域から注入される。
【0050】
〔実施例3〕 本発明を用いて、低濃度ドレイン(LDD)構造を用いたMOSFETを作製した例を図10に示す。まず、従来の方法によって、単結晶シリコン基板801上にフィールド絶縁物802を形成し、ゲイト絶縁膜803、ゲイト電極804を堆積する。そして、本発明のレーザードーピング法を用いて、燐をドープし、浅い(深さ50nm)低濃度N- 型不純物領域805を形成した。(図10(A))
【0051】
その後、酸化珪素膜806を堆積し(図10(B))、これを異方性エッチングによって、ゲイト電極の側壁部分807を残して除去した。そして、この状態でイオン注入法によって、高濃度の燐イオンを注入し、N+ 領域808を形成した。この際には、先のN- 領域805は側壁の下部のみが残り、LDD領域809が形成された。(図10(C))
【0052】
最後に、層間絶縁物810と金属電極・配線811を形成して素子を完成させた。本実施例では、従来の方式と本発明のドーピング方法を組み合わせてLDDを形成したが、例えば、本発明人等の出願である、特願平3−238710(平成3年8月26日出願)、特願平3−238711(平成3年8月26日出願)、特願平3−238712(平成3年8月26日出願)等の方法を使用してもよい。
【0053】
【発明の効果】
本発明によって、チャネル長1.0μm以下、典型的には0.1〜0.3μmのMOSデバイスを安定して作製すること、および深さ0.1μm以下の浅い不純物領域を作製できた。上記の実施例においては単結晶シリコン上の半導体素子についてのものであったが、多結晶シリコン等を利用した素子に関しても同様に実施してもよいことは言うまでもない。このように本発明は工業上有益なものである。
【図面の簡単な説明】
【図1】 本発明の効果を概念的に説明する。
【図2】 従来技術の問題点を説明する。
【図3】 本発明の半導体処理(不純物ドーピング)装置の概念図を示す。
【図4】 本発明の半導体処理(不純物ドーピング)装置の概念図を示す。
【図5】 本発明の半導体処理(不純物ドーピング)装置の例を示す。
【図6】 本発明の半導体処理(不純物ドーピング)装置の例を示す。
【図7】 本発明のレーザー照射方法の例を示す。
【図8】 本発明を利用した半導体素子の作製方法の例を示す。
【図9】 本発明を利用した半導体素子の作製方法の例を示す。
【図10】 本発明を利用した半導体素子の作製方法の例を示す。
【符号の説明】
101 基板
102、103 拡散領域(ソース、ドレイン)
104 ゲイト絶縁膜
105 ゲイト電極
201 基板
202、203 拡散領域(ソース、ドレイン)
204 ゲイト絶縁膜
205 ゲイト電極[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a laser processing method in a process of manufacturing a semiconductor device such as a semiconductor integrated circuit, a manufacturing method of a memory device, and a manufacturing method of an insulated gate semiconductor device.
[0002]
[Prior art]
Conventionally, a thermal diffusion method or an ion implantation method is known as a doping technique. The thermal diffusion method is a method of diffusing impurities in a semiconductor in a high temperature atmosphere of 500 degrees to 1200 degrees, and the ion implantation method is a method of accelerating the ionized impurities by an electric field and implanting them in a predetermined place. However, in the ion implantation method, the crystal structure is remarkably broken by high energy ions and becomes amorphous or close to it, and the electrical characteristics are remarkably deteriorated. Therefore, the heat diffusion method requires the same heat treatment. The ion implantation method is an indispensable technique for manufacturing VLSI and ULSI because it is easier to control the impurity concentration than the thermal diffusion method.
[0003]
[Problems to be solved by the invention]
However, the ion implantation method was not without problems. The biggest problem was that it was difficult to control the diffusion of the implanted ions. This is a big problem particularly in so-called quarter micron devices having a design rule of 0.5 μm or less. In recent years, it has been required to form a shallow impurity diffusion region (diffusion region), but it is difficult to form a diffusion region having a depth of 0.1 μm or less with good reproducibility by an ion implantation method. there were. The above points will be described with reference to FIG.
[0004]
The first problem is that, due to ion implantation, ions implanted in the semiconductor diffuse laterally due to secondary scattering and thermally spread around the heat treatment process. is there. Such an effect is hardly a problem when the design rule (typically, the width of the gate electrode of the MOSFET) is 1.0 μm or more. As shown in FIG. 6A, the gate electrode is larger than the width of the gate electrode, and a geometrical overlap occurs between the
[0005]
The second problem is largely due to two effects. One is the diffusion effect due to thermal factors as pointed out in the first problem. For this reason, it is difficult to make the thickness of the diffusion region 0.1 μm or less. Another effect, which is remarkable when the semiconductor is crystalline, is the effect of channeling in ion implantation. This is an effect that, when incident perpendicularly to the crystal plane, ions do not receive any scattering and reach the deep part of the substrate.
[0006]
Conventionally, in order to avoid this channeling effect, ion implantation is performed with an inclination of several degrees with respect to the crystal plane. However, even if such a contrivance is made, ions whose orbits are bent inside the semiconductor may meet the channeling conditions. Therefore, as shown in FIG. 2B, ions enter deeply. In addition, when ions are implanted into a polycrystalline semiconductor, the crystal planes are random, so that the ion depths are completely different.
[0007]
There are other problems when using polycrystalline semiconductors. That is, in a polycrystalline semiconductor, the thermal diffusion of doped impurities tends to proceed through crystal grain boundaries, and as a result, as shown in FIG. These problems have been difficult to solve by the conventional methods of ion implantation and recrystallization by heat treatment. Of course, the thermal diffusion method could not be solved at all.
[0008]
The problems to be solved by the present invention are summarized as follows. That is, the first is to prevent the lateral diffusion of impurities, and the second is to control the diffusion depth to 0.1 μm or less, preferably 50 nm or less. An object of the present invention is to provide a method for solving at least one of these two problems in part or all of a single crystal, polycrystal, or a semiconductor material equivalent thereto. By satisfying the above conditions, a MOS device having a channel length of 1.0 μm or less, typically 0.1 to 0.3 μm, can be stably produced.
[0009]
[Means for Solving the Problems]
In order to solve the above-described problems, the present invention provides a high-purity reactive gas (impurity gas) containing impurities that impart conductivity to a semiconductor, or a relatively stable gas such as hydrogen, fluorine, helium, or argon. Impurities are doped into the sample semiconductor by irradiating the surface of the sample semiconductor with pulsed laser light in an atmosphere diluted in a small amount. In this method, an impurity gas in the vicinity of the semiconductor surface heated instantaneously by laser irradiation is decomposed or reacted with the semiconductor surface, and impurities are doped only in a very thin portion of the semiconductor surface. The thickness depends on the temperature at which the semiconductor surface is held, but can be 0.1 μm or less.
[0010]
In such a reaction, thermal diffusion can be substantially eliminated by setting the pulse width of the laser light to 1 μsec or less, preferably 100 nsec or less. Further, in the present invention, there is no channeling or secondary scattering that has become a problem in ion implantation. Therefore, as shown in FIG. 1A, an extremely ideal diffusion region is formed, and the impurity concentration in the depth direction is formed. The distribution is concentrated only at a required depth as shown in FIG. 1B, and the impurity distribution in the depth direction in the impurity region formed in the semiconductor is indicated by a
[0011]
Further, since there is no thermal influence even in a semiconductor material having a grain boundary, the diffusion region is not affected by the grain boundary as shown in FIG. In addition, in the present invention, since a non-thermal equilibrium state of heating by a pulse laser is used, it is possible to diffuse an impurity at a high concentration that was impossible in the past.
[0012]
In the present invention, the target concentration can be obtained by adjusting the energy of the laser, the concentration of the impurity gas in the atmosphere, the semiconductor surface temperature, and the like. In the present invention, the semiconductor surface where the impurity is to be diffused may be exposed or covered with another coating. When covered with another film, impurities are blocked by the chemical and physical properties of the film, and as a result, the diffusion concentration and diffusion depth into the semiconductor are controlled.
[0013]
In the present invention, when a silicon semiconductor (silicon) is used as a semiconductor and a p-type is imparted, a trivalent impurity, typically B (boron) or the like can be used. If a mold is provided, a pentavalent impurity, typically P (phosphorus), As (arsenic), or the like can be used. AsH is a reactive gas containing these impurities.Three, PHThree, BFThree, BClThree, B (CHThree)ThreeEtc. can be used.
[0014]
As a semiconductor, in addition to a conventional wafer-like single crystal silicon semiconductor, an amorphous silicon semiconductor thin film formed by a vapor deposition method, a sputtering method, or the like is generally used if a TFT is manufactured. It is done. The present invention can also be applied to a polycrystalline or single crystal silicon semiconductor formed on an insulating substrate by liquid phase growth. Furthermore, it is needless to say that the semiconductor is not limited to a silicon semiconductor and may be other semiconductors.
[0015]
As the laser light, it is useful to use a pulse oscillation type excimer laser device. This is because in a pulsed laser, the sample is heated instantaneously and is limited only to the surface, and does not affect the substrate. The heating by the continuous wave laser is impossible to realize the non-thermal equilibrium state as described above and is a local heating. Therefore, the heating part may be caused by a significant difference in thermal expansion between the heating part and the substrate. May peel. In this respect, in the pulse laser, the thermal relaxation time is overwhelmingly smaller than the reaction time of mechanical stress such as thermal expansion, and no mechanical damage is caused.
[0016]
In particular, excimer laser light is ultraviolet light that is efficiently absorbed by many semiconductors including silicon and has a short pulse duration of 10 nsec. The excimer laser has already been used in experiments in which an amorphous silicon thin film is crystallized by laser irradiation to obtain a highly crystalline polycrystalline silicon thin film. As a specific type of laser, it is appropriate to use an ArF excimer laser (wavelength 193 nm), a XeCl excimer laser (
[0017]
In the present invention, the semiconductor surface may be heated or cooled. Since the diffusion of impurities can be promoted or suppressed by controlling the temperature of the semiconductor surface, the person who implements the present invention controls the temperature to obtain the target impurity concentration and diffusion depth. It is recommended.
[0018]
In the present invention, in order to promote the decomposition of the impurity gas, it is also effective to convert the impurity gas into plasma using direct current or alternating current electric energy. The electromagnetic energy applied for this purpose is generally high frequency energy of 13.56 MHz. By the decomposition of the doping gas by the electromagnetic energy, doping can be performed efficiently even when a laser beam that cannot directly decompose the doping gas is used. The type of electromagnetic energy is not limited to a frequency of 13.56 MHz. For example, when a microwave of 2.45 GHz is used, a higher activation rate can be obtained. Furthermore, ECR conditions generated by the interaction between a 2.45 GHz microwave and an 875 Gauss magnetic field may be used. It is also effective to use light energy that can directly decompose the doping gas.
[0019]
A conceptual diagram of the apparatus of the present invention is shown in FIGS. FIG. 3 shows an apparatus equipped with a substrate heating device, and FIG. 4 shows an apparatus equipped with an electromagnetic device for generating plasma in addition to the substrate heating apparatus. Since these drawings are conceptual, as a matter of course, an actual apparatus may include other parts as necessary. In the following, the method of use will be outlined.
[0020]
In FIG. 3, the
[0021]
It is also desirable to activate the
[0022]
When exhausted sufficiently, the reactive gas is introduced into the chamber by the
[0023]
Next, the sample is irradiated with laser light 303 through the
[0024]
In this case, for example, when the laser pulse has a specific rectangular shape of 10 mm (x direction) × 30 mm (y direction), the same region is irradiated with 10 pulses of laser pulses. Although the method of moving to a part may be used, the laser may be moved by 1 mm in the x direction per pulse.
[0025]
When the laser irradiation is completed, the chamber is evacuated, the sample is cooled to room temperature, and the sample is taken out. Thus, in the present invention, the doping process is very simple and fast. That is, if it is a conventional ion implantation process,
(1) Doping pattern formation (resist application, exposure, development)
(2) Ion implantation (or ion doping)
(3) Recrystallization
Three steps were necessary.
However, in the present invention,
(1) Doping pattern formation (resist application, exposure, development)
(2) Laser irradiation
It is completed in two steps.
[0026]
The apparatus in FIG. 4 is almost the same as in FIG. First, the inside of the
[0027]
FIG. 5 shows a state of another doping treatment apparatus of the present invention. That is, the
[0028]
As described above, when a mechanism for moving the sample is incorporated in the chamber, since the sample holder is thermally distorted by the heater, the temperature is controlled carefully. Further, since dust is generated by the sample transfer mechanism, the maintenance in the chamber is troublesome.
[0029]
FIG. 6A shows a state of another doping treatment apparatus of the present invention. That is, the
[0030]
The example of FIG. 6 is superior not only in the above points but also in the following points as compared with the example of FIG. That is, in the method of FIG. 5, laser irradiation could not be performed until the sample was placed in the chamber and then evacuated to a sufficient degree of vacuum. That is, there was a lot of dead time. However, in the example of FIG. 6, if a number of chambers as shown in FIG. 6A are prepared and rotated in order such as sample loading, vacuum evacuation, laser irradiation, and sample removal, respectively, No dead time occurs. Such a system is shown in FIG.
[0031]
In other words, the
[0032]
As described above, in this embodiment, the continuous processing can be performed, so that the exhaust waiting time can be reduced and the throughput can be improved. Of course, in the case of FIG. 6, although the throughput is improved, a larger number of chambers are required than in the case of FIG. 5, so it should be carried out in consideration of the mass production scale and the investment scale.
[0033]
As described above, in the examples of FIGS. 5 and 6, the shape of the laser beam is an elongated linear rectangle, but may be a rectangle or a square as a matter of course. In this case, as shown in FIG. 7, a method of dividing a substrate such as a semiconductor wafer into an appropriate number of regions (32 in FIG. 7) and sequentially irradiating the laser may be adopted. . For example, if the repetition frequency of the laser is 200 Hz, the time for processing one place on the wafer is 0.1 second, and even if the time for moving the wafer up, down, left and right (arrows in FIG. 7) is considered, The processing time for one wafer is less than 10 seconds. If the wafers are automatically conveyed, 200 or more wafers can be processed per hour. This productivity is not inferior to the conventional method.
[0034]
As for similar laser doping processing apparatuses, Japanese Patent Application Nos. 3-283981 (filed on Oct. 4, 1991), 3-290719 (filed on Oct. 8, 1991), and 4-100479 (Heisei 3) Filed on Mar. 26, 2011). According to the present invention, for example, a device having a channel length of 0.5 μm or less can be manufactured with good reproducibility, and a diffusion region (impurity region) having a depth of 0.1 μm or less can be formed. On the other hand, the present invention has a feature in forming a device under such conditions. The following examples illustrate the invention in more detail.
[0035]
【Example】
Example 1 A CMOS circuit was formed on a single crystal silicon substrate using the present invention. The manufacturing procedure is shown in FIG. First, a
Irradiate, diffuse boron into the region from the surface of the P-type well to 50 nm,+
[0036]
In this case, the
[0037]
Laser doping was performed using the apparatus shown in FIG. In the apparatus shown in FIG.2H6Boron (B) was doped by irradiating laser light without heating the sample in the / Ar atmosphere. The laser is a KrF excimer laser (wavelength 248 nm,
[0038]
Thereafter, the same operation is performed on the surface of the silicon substrate, and phosphorous doping is performed using phosphine.+Region 706 was formed. Thereafter, a
[0039]
Thereafter, the region of the P-channel TFT (right side in the figure) was covered with a mask material 710, and doping was performed again using the laser doping apparatus shown in FIG. At this time, phosphine was used as an impurity gas, and the substrate temperature was further heated to 200 to 450 ° C. The laser energy and the number of shots were within the range of the previous conditions. At this time, since the sample is heated, the diffusion is larger than that in the previous doping, and the source and drain
Atmosphere PHThree5% concentration (H2Dilution)
Sample temperature 350 degrees
Pressure 0.02 to 1.00 Torr
Laser KrF excimer laser (wavelength 248nm)
Energy density 150-350mJ / cm2
Number of pulses 10 shots
[0040]
Similarly, by performing laser doping in a diborane atmosphere on a P-channel TFT (right side in the figure), a P-type region can be formed and a P-channel TFT can be formed.
[0041]
Thereafter, an
[0042]
The transistor of this embodiment is a so-called belly channel type transistor in which the surface of the channel formation region is not inverted even when a signal is applied to the gate, and a deeper region becomes a channel. Therefore, the gate insulating film is hardly broken by hot electrons or the like, and the reliability is improved.
[0043]
In the present embodiment, the laser doping method is used when forming the buried channel. In addition, for example, the present invention can be used for the purpose of threshold voltage control. It will be clear from the description.
[0044]
[Embodiment 2] FIG. 9 shows an example in which a MOS device having a floating gate, for example, an EPROM, an EEPROM, and a flash memory, is manufactured using the present invention. First, a
[0045]
Thereafter, a
[0046]
Next, as shown in FIG. 9B, phosphorus-doped
[0047]
Further, according to the present invention, phosphorus laser doping treatment was performed to form shallow (depth: 50 nm)
Atmosphere PHThree5% concentration (H2Dilution)
Sample temperature Room temperature
Pressure 0.02 to 1.00 Torr
Laser KrF excimer laser (wavelength 248nm)
Energy density 150-350mJ / cm2
Number of pulses 10 shots
[0048]
Through the above steps, a shallow impurity region was formed. Further, an
[0049]
In this embodiment, the shape of the impurity region is different on the left and right of the gate electrode portion. That is, one is a
[0050]
Example 3 FIG. 10 shows an example in which a MOSFET using a low concentration drain (LDD) structure is manufactured using the present invention. First, a
[0051]
Thereafter, a silicon oxide film 806 was deposited (FIG. 10B), and this was removed by anisotropic etching leaving the
[0052]
Finally, an
[0053]
【The invention's effect】
According to the present invention, a MOS device having a channel length of 1.0 μm or less, typically 0.1 to 0.3 μm, can be stably produced, and a shallow impurity region having a depth of 0.1 μm or less can be produced. In the above embodiment, the semiconductor element is formed on single crystal silicon, but it goes without saying that the element using polycrystalline silicon or the like may be similarly applied. Thus, the present invention is industrially useful.
[Brief description of the drawings]
FIG. 1 conceptually illustrates the effect of the present invention.
FIG. 2 illustrates problems of the prior art.
FIG. 3 is a conceptual diagram of a semiconductor processing (impurity doping) apparatus according to the present invention.
FIG. 4 is a conceptual diagram of a semiconductor processing (impurity doping) apparatus according to the present invention.
FIG. 5 shows an example of a semiconductor processing (impurity doping) apparatus of the present invention.
FIG. 6 shows an example of a semiconductor processing (impurity doping) apparatus of the present invention.
FIG. 7 shows an example of a laser irradiation method of the present invention.
FIG. 8 illustrates an example of a method for manufacturing a semiconductor element using the present invention.
FIG. 9 illustrates an example of a method for manufacturing a semiconductor element using the present invention.
FIG. 10 shows an example of a method for manufacturing a semiconductor element using the present invention.
[Explanation of symbols]
101 substrate
102, 103 Diffusion region (source, drain)
104 Gate insulation film
105 Gate electrode
201 substrate
202, 203 Diffusion region (source, drain)
204 Gate insulation film
205 Gate electrode
Claims (14)
前記第1のゲート部、前記第2のゲート部及びマスク材をマスクとして用いたイオン注入によって不純物を前記半導体に注入し、加熱することによって前記第1のゲート部及び前記第2のゲート部の間に一方の不純物領域を形成し、
前記マスク材を除去した後、前記第1のゲート部及び前記第2のゲート部をマスクとして用いたレーザードーピングによって不純物を前記半導体に注入して、前記第1のゲート部及び前記第2のゲート部の外側に他方の不純物領域を形成するレーザー処理方法であって、
前記レーザードーピングは、線状の長方形のレーザービームを用いて行われ、
前記他方の不純物領域の深さは、前記一方の不純物領域よりも浅い0.1μm以下で、かつ前記一方の不純物領域と前記他方の不純物領域とが接触していないことを特徴とするレーザー処理方法。Forming a first gate portion and a second gate portion including a floating gate on a semiconductor;
Impurities are implanted into the semiconductor by ion implantation using the first gate portion , the second gate portion, and a mask material as a mask, and then heated to heat the first gate portion and the second gate portion. One impurity region is formed between
After removing the mask material, an impurity is implanted into the semiconductor by laser doping using the first gate portion and the second gate portion as a mask, so that the first gate portion and the second gate are injected. A laser processing method for forming the other impurity region outside the portion ,
The laser doping is performed using a linear rectangular laser beam,
The depth of the other impurity region, laser treatment, characterized in that the below shallow 0.1μm than one impurity region, and said the one of the impurity regions and the other impurity region is not in contact Method.
前記第1のゲート部、前記第2のゲート部及びマスク材をマスクとして用いたイオン注入によって不純物を前記半導体に注入し、加熱することによって前記第1のゲート部及び前記第2のゲート部の間に一方の不純物領域を形成し、
前記マスク材を除去した後、前記第1のゲート部及び前記第2のゲート部をマスクとして用いたレーザードーピングによって不純物を前記半導体に注入して、前記第1のゲート部及び前記第2のゲート部の外側に他方の不純物領域を形成するメモリ装置の作製方法であって、
前記レーザードーピングは、線状の長方形のレーザービームを用いて行われ、
前記他方の不純物領域の深さは、前記一方の不純物領域よりも浅い0.1μm以下で、かつ前記一方の不純物領域と前記他方の不純物領域とが接触していないことを特徴とするメモリ装置の作製方法。Forming a floating gate and a control gate on the semiconductor , and a first gate portion and a second gate portion having an oxide provided on a surface of the floating gate and the control gate;
Impurities are implanted into the semiconductor by ion implantation using the first gate portion , the second gate portion, and a mask material as a mask, and then heated to heat the first gate portion and the second gate portion. One impurity region is formed between
After removing the mask material, an impurity is implanted into the semiconductor by laser doping using the first gate portion and the second gate portion as a mask, so that the first gate portion and the second gate are injected. A method of manufacturing a memory device in which the other impurity region is formed outside the portion ,
The laser doping is performed using a linear rectangular laser beam,
The depth of the other impurity region, a memory device, characterized in that the below shallow 0.1μm than one impurity region, and said the one of the impurity regions and the other impurity region is not in contact Manufacturing method.
前記半導体の他方の領域の上にマスク材を形成し、
前記第1のゲート電極、前記第2のゲート電極及び前記マスク材をマスクとして用いて、前記半導体の一方の領域へイオン注入によって不純物を導入し、加熱することによって前記第1のゲート電極及び前記第2のゲート電極の間に一方の不純物領域を形成し、
前記マスク材を除去した後、
前記他方の領域にレーザードーピングによって不純物を導入し、前記一方の不純物領域よりも浅い0.1μm以下の深さの他方の不純物領域を前記第1のゲート電極及び前記第2のゲート電極の外側に形成するメモリ装置の作製方法であって、
前記レーザードーピングは、線状の長方形のレーザービームを用いて行われ、
前記他方の不純物領域は、前記一方の不純物領域と接触していないことを特徴とするメモリ装置の作製方法。Forming a first gate electrode and a second gate electrode including a floating gate on a semiconductor;
The mask material is formed on the region of the other side of the semiconductor,
It said first gate electrode, using said second gate electrode and the mask material as a mask, the introduced impurity by ion implantation into the hand region of the semiconductor, the first gate electrode by heating and forming an impurity region of the hand between the second gate electrode,
After removing the mask material,
Wherein an impurity is introduced by laser doping to other side of the area, the hand the impurity region first gate electrode and the second gate electrode of the other side of the shallow 0.1μm less depth than the impurity regions of the A method of manufacturing a memory device formed outside
The laser doping is performed using a linear rectangular laser beam,
Impurity region of the other hand, the method for manufacturing a memory device, characterized in that not in contact with the hand impurity region.
前記半導体の他方の領域の上にマスク材を形成し、
前記第1のゲート電極、前記第2のゲート電極及び前記マスク材をマスクとして用いて、前記半導体の一方の領域へイオン注入によって不純物を導入し、加熱することによって前記第1のゲート電極及び前記第2のゲート電極の間に一方の不純物領域を形成し、
前記マスク材を除去した後、
前記他方の領域にレーザードーピングによって前記不純物を導入し、前記一方の不純物領域よりも浅い0.1μm以下の深さの他方の不純物領域を前記第1のゲート電極及び前記第2のゲート電極の外側に形成するメモリ装置の作製方法であって、
前記レーザードーピングは、線状の長方形のレーザービームを用いて行われ、
前記一方の不純物領域と前記第1のゲート電極及び前記第2のゲート電極との重なりが前記他方の不純物領域と前記第1のゲート電極及び前記第2のゲート電極との重なりよりも大きく、前記他方の不純物領域が前記一方の不純物領域と接触していないことを特徴とするメモリ装置の作製方法。Forming a first gate electrode and a second gate electrode including a floating gate on a semiconductor;
The mask material is formed on the region of the other side of the semiconductor,
It said first gate electrode, using said second gate electrode and the mask material as a mask, the introduced impurity by ion implantation into the hand region of the semiconductor, the first gate electrode by heating and forming an impurity region of the hand between the second gate electrode,
After removing the mask material,
The other hand the impurities introduced by the laser doping in the region of the hand the shallow 0.1μm or less of the depth of the other side impurity region than the impurity region the first gate electrode and the second gate of A method of manufacturing a memory device formed outside an electrode ,
The laser doping is performed using a linear rectangular laser beam,
Greater than overlap the overlap between the the hand impurity region of the first gate electrode and the second gate electrode with the other hand the impurity region the first gate electrode and the second gate electrode of the the method for manufacturing a memory device, wherein the impurity region of the other side is not in contact with the hand impurity region.
前記半導体の他方の領域の上にマスク材を形成し、
前記第1のゲート電極、前記第2のゲート電極及び前記マスク材をマスクとして用いて、前記半導体の一方の領域へイオン注入によって不純物を導入し、加熱することによって前記第1のゲート電極及び前記第2のゲート電極の下部に回り込むと共にそれらの間に一方の不純物領域を形成し、
前記マスク材を除去した後、
前記他方の領域にレーザードーピングによって不純物を導入し、0.1μm以下の深さの他方の不純物領域を前記第1のゲート電極及び前記第2のゲート電極の外側に形成するメモリ装置の作製方法であって、
前記レーザードーピングは、線状の長方形のレーザービームを用いて行われ、
前記一方の不純物領域は、前記第1のゲート電極及び前記第2のゲート電極との重なりが前記他方の不純物領域よりも大きく、前記他方の不純物領域が前記一方の不純物領域と接触していないことを特徴とするメモリ装置の作製方法。Forming a first gate electrode and a second gate electrode including a floating gate on a semiconductor;
The mask material is formed on the region of the other side of the semiconductor,
It said first gate electrode, using said second gate electrode and the mask material as a mask, the introduced impurity by ion implantation into the hand region of the semiconductor, the first gate electrode by heating and forming an impurity region of the hand between them with wraps around the lower portion of the second gate electrode,
After removing the mask material,
Preparation of the introduced impurities by laser doping to other side of the area, a memory device which forms the other side impurity region of a depth of not more than 0.1μm outside the first gate electrode and said second gate electrode A method,
The laser doping is performed using a linear rectangular laser beam,
Impurity region of the hand is in contact with the overlapping is larger than the impurity region of the other side of the first gate electrode and the second gate electrode, the other side impurity region said hand impurity regions of A method for manufacturing a memory device, characterized by not being performed.
前記半導体の2つの第一の領域の上にマスク材を形成し、
前記2つのゲート電極部分及び前記マスク材をマスクとして用いて、前記半導体の1つの第二の領域へイオン注入によって不純物を導入し、加熱することによって前記2つのゲート電極部分の下部に回り込むと共にそれらの間に第二の不純物領域を形成し、
前記マスク材を除去した後、
前記第一の領域にレーザードーピングによって不純物を導入して、深さが0.1μm以下の第一の不純物領域を前記2つのゲート電極部分の外側に形成する絶縁ゲート型半導体装置の作製方法であって、
前記レーザードーピングは、線状の長方形のレーザービームを用いて行われ、
前記第二の不純物領域と前記2つのゲート電極部分との重なりが前記第一の不純物領域と前記2つのゲート電極部分との重なりよりも大きく、前記第一の不純物領域が前記第二の不純物領域と接触していないことを特徴とする絶縁ゲート型半導体装置の作製方法。A floating gate formed of including two gate electrode portions on a semiconductor,
The mask material is formed on the two first regions of said semiconductor,
Using the two gate electrode portions and the mask material as a mask, the introduced impurity by ion implantation into one second region of the semiconductor, which together wrap around the bottom of the two gate electrode portions by heating A second impurity region is formed between
After removing the mask material,
In this method, an impurity is introduced into the first region by laser doping, and a first impurity region having a depth of 0.1 μm or less is formed outside the two gate electrode portions. And
The laser doping is performed using a linear rectangular laser beam,
The overlap between the second impurity region and the two gate electrode portions is larger than the overlap between the first impurity region and the two gate electrode portions, and the first impurity region is the second impurity region. A method for manufacturing an insulated gate semiconductor device, which is not in contact with a semiconductor device.
前記半導体の2つの第一の領域の上にマスク材を形成し、
前記2つのゲート電極部分及び前記マスク材をマスクとして用いて、前記半導体の1つの第二の領域へイオン注入によって不純物を導入し、加熱することによって前記2つのゲート電極部分の下部に回り込むと共にそれらの間に第二の不純物領域を形成し、
前記マスク材を除去した後、
前記第一の領域にレーザードーピングによって不純物を導入し、前記第二の不純物領域よりも浅い0.1μm以下の深さの第一の不純物領域を前記2つのゲート電極部分の外側に形成する絶縁ゲート型半導体装置の作製方法であって、
前記レーザードーピングは、線状の長方形のレーザービームを用いて行われ、
前記第一の不純物領域が前記第二の不純物領域と接触していないことを特徴とする絶縁ゲート型半導体装置の作製方法。A floating gate formed of including two gate electrode portions on a semiconductor,
The mask material is formed on the two first regions of said semiconductor,
Using the two gate electrode portions and the mask material as a mask, the introduced impurity by ion implantation into one second region of the semiconductor, which together wrap around the bottom of the two gate electrode portions by heating A second impurity region is formed between
After removing the mask material,
An insulated gate in which an impurity is introduced into the first region by laser doping and a first impurity region shallower than the second impurity region and having a depth of 0.1 μm or less is formed outside the two gate electrode portions A method of manufacturing a type semiconductor device,
The laser doping is performed using a linear rectangular laser beam,
The method for manufacturing an insulated gate semiconductor device, wherein the first impurity region is not in contact with the second impurity region.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000380149A JP3663352B2 (en) | 2000-12-14 | 2000-12-14 | Laser processing method, memory device manufacturing method, and insulated gate semiconductor device manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000380149A JP3663352B2 (en) | 2000-12-14 | 2000-12-14 | Laser processing method, memory device manufacturing method, and insulated gate semiconductor device manufacturing method |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31613892A Division JP3431647B2 (en) | 1992-10-30 | 1992-10-30 | Semiconductor device, method for manufacturing same, method for manufacturing memory device, and method for laser doping |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001203281A JP2001203281A (en) | 2001-07-27 |
JP3663352B2 true JP3663352B2 (en) | 2005-06-22 |
Family
ID=18848387
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000380149A Expired - Lifetime JP3663352B2 (en) | 2000-12-14 | 2000-12-14 | Laser processing method, memory device manufacturing method, and insulated gate semiconductor device manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3663352B2 (en) |
-
2000
- 2000-12-14 JP JP2000380149A patent/JP3663352B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2001203281A (en) | 2001-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3431647B2 (en) | Semiconductor device, method for manufacturing same, method for manufacturing memory device, and method for laser doping | |
KR100230485B1 (en) | Semiconductor processing system | |
US5804471A (en) | Method of fabricating thin film transistor | |
US6897100B2 (en) | Method for processing semiconductor device apparatus for processing a semiconductor and apparatus for processing semiconductor device | |
US7097712B1 (en) | Apparatus for processing a semiconductor | |
JPH07283151A (en) | Method and device for formation of semiconductor device | |
KR960008499B1 (en) | Laser treatment method and laser treatment apparatus | |
JP4391537B2 (en) | Semiconductor device | |
JP3663352B2 (en) | Laser processing method, memory device manufacturing method, and insulated gate semiconductor device manufacturing method | |
JP3908905B2 (en) | Method for manufacturing semiconductor device | |
JP3992650B2 (en) | Semiconductor device | |
JP3949122B2 (en) | Method for manufacturing semiconductor device | |
JP4585027B2 (en) | Semiconductor device | |
KR100699290B1 (en) | Production method and production device for semiconductor device | |
JP3535825B2 (en) | Method for manufacturing semiconductor device | |
JP4036278B2 (en) | Ion doping equipment | |
JPH08204208A (en) | Production of crystalline silicon semiconductor device | |
JP3925085B2 (en) | Manufacturing method of semiconductor device, manufacturing method of light modulation element, and manufacturing method of display device | |
JP2001203355A (en) | Semiconductor device | |
JP3612009B2 (en) | Method for manufacturing semiconductor device | |
JP3578345B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP2001203354A (en) | Semiconductor device and memory device | |
JP3612017B2 (en) | Active matrix display device | |
JP4199166B2 (en) | Method for manufacturing semiconductor device | |
JPH1041513A (en) | Method and device for manufacture of semiconductor element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040803 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040902 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040928 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20041001 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050322 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050328 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080401 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090401 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100401 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100401 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110401 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110401 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120401 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130401 Year of fee payment: 8 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130401 Year of fee payment: 8 |