Nothing Special   »   [go: up one dir, main page]

JP3506211B2 - 絶縁性配線基板及び樹脂封止型半導体装置 - Google Patents

絶縁性配線基板及び樹脂封止型半導体装置

Info

Publication number
JP3506211B2
JP3506211B2 JP14678598A JP14678598A JP3506211B2 JP 3506211 B2 JP3506211 B2 JP 3506211B2 JP 14678598 A JP14678598 A JP 14678598A JP 14678598 A JP14678598 A JP 14678598A JP 3506211 B2 JP3506211 B2 JP 3506211B2
Authority
JP
Japan
Prior art keywords
insulating
external terminal
hole
wiring board
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14678598A
Other languages
English (en)
Other versions
JPH11340365A (ja
Inventor
義樹 曽田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP14678598A priority Critical patent/JP3506211B2/ja
Priority to US09/318,796 priority patent/US6201707B1/en
Publication of JPH11340365A publication Critical patent/JPH11340365A/ja
Application granted granted Critical
Publication of JP3506211B2 publication Critical patent/JP3506211B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1178—Means for venting or for letting gases escape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、絶縁性配線基板及
びそれを用いた樹脂封止型半導体装置に関するものであ
る。
【０００２】
【従来の技術】携帯機器などの発達に伴い、小型軽量化
が著しく発展している。それに伴い、ＣＳＰ（Ｃｈｉｐ
Ｓｉｚｅ Ｐａｃｋａｇｅ 又は、Ｃｈｉｐ Ｓｃａ
ｌｅＰａｃｋａｇｅ）とよばれるＢＡＧ（Ｂａｌｌ Ｇ
ｒｉｄ Ａｒｒａｙ）タイプの小型パッケージの需要が
増えてきている。このＢＧＡタイプのパッケージは実装
基板に搭載する場合にパッケージ下面にエリアアレイ状
に配列されたボール状の外部端子を実装基板に接合され
るような構造をもっている。このパッケージの基板実装
方法は、他の電子部品との一括リフローなどが一般的で
ある。
【０００３】ＣＳＰと呼ばれるＢＧＡタイプの樹脂封止
型半導体装置の構造について、現在量産されているＣＳ
Ｐの構造としては、特開平９−１２１００２号公報に示
されるようなチップ搭載面側に形成された配線パターン
を持ち、配線パターンのチップ搭載面側には半導体チッ
プとの電気的接続が可能な内部接合領域を確保しなが
ら、半導体チップとの絶縁を確保できるような絶縁性の
材料を持ち、その反対面側に配線パターンと接続できる
外部端子を搭載できる穴をもち、その穴の部分の配線パ
ターン側は穴よりも大きなランド部となり穴を覆ってい
る絶縁性配線基板と、表面に電極を有し、裏面が絶縁性
配線基板のチップ搭載面側に接合された半導体チップ
と、半導体チップとワイヤとを樹脂により絶縁性配線基
板上に封止する樹脂封止部とを備え、外部接続端子接続
用貫通穴に外部接続用の端子を搭載した構造の樹脂封止
型半導体装置がある。
【０００４】上述のＢＡＧタイプの樹脂封止型半導体装
置では、半導体チップを絶縁性配線基板上に搭載し、配
線パターンと半導体チップとの電気的導通を確保した
後、樹脂封止した構造を採っている。さらにその後に外
部端子であるボール状の端子を取り付ける。このボール
状の端子は半田で構成されている場合が多く、端子を取
り付けるために、リフロー炉などで加熱される場合が多
い。
【０００５】また、このような樹脂封止型半導体装置で
は、ユーザでの実装時に他の実装部品と同時に搭載され
ることが多いため、このときにも、リフロー炉などで加
熱される場合が多い。このため、絶縁性配線基板と半導
体チップとの界面に存在する気泡や水分などが加熱され
ることにより膨張し、樹脂の剥離や膨れなどが発生す
る。
【０００６】このように、このＢＡＧタイプの樹脂封止
型半導体装置では、アセンブリ中及び実装時の熱の影響
によって生じる膨れによる不良が発生することがある。
ＢＡＧタイプＣＳＰではないが、実開昭６３−５１４４
９号公報（図８）に開示されているように、チップ実装
において、実装用基板のチップ実装部に貫通穴を設ける
ことにより、チップと実装用基板との接着部の気泡の発
生を抑制する方法が考案されている。尚、図８におい
て、１００はチップ実装用基板、１０１はチップ実装
部、１０２は貫通穴を示す。
【０００７】
【発明が解決しようとする課題】このため、ＢＡＧタイ
プのＣＳＰに実開昭６３−５１４４９の考案を適用する
と、図９に示すように、絶縁性基材２６上の配線パター
ン２２が存在しない部分に径の小さい空気抜き用の貫通
穴２５を設ける形状になる。
【０００８】しかし、この手法では絶縁性基材２６に空
気抜き用貫通穴２５を設けるため、空気抜き用貫通穴２
５が配線パターン２２に交差する場合が発生する。しか
し、信頼性上、この空気抜き用貫通穴２５に配線パター
ン２２が交差することは好ましくない。よって、配線パ
ターン２が空気抜き用貫通穴２５と交差しないようにす
るためには、図８に示すように、絶縁性基材２６の空気
抜き用貫通穴２５周辺に配線パターン２２が存在しな部
分を設ける必要性がある。この部分はパターン位置精度
及び空気抜き用貫通穴２５の加工位置精度から、ある程
度大きな範囲で設ける必要がある。これにより、配線パ
ターン２２の設計の自由度において制約される。
【０００９】また、この空気抜き用貫通穴２５は半導体
チップ搭載部分に均等に設けるのが望ましいが、配線パ
ターン２２の設計上、設けられない場合が発生する。さ
らに、この空気抜き用貫通穴２５を小さい径で設けるた
めに、加工の難易度が上がり、絶縁性基材２６の製造コ
ストを上げる原因となっている。
【００１０】
【課題を解決するための手段】請求項１に記載の本発明
の絶縁性配線基板は、外部端子接続用貫通穴を有すると
ともに、チップ搭載面側に配線パターンが形成されてお
り、この配線パターンの一端がランド部となっており、
このランド部が基板の上記配線パターンの形成面におい
て上記外部端子接続用貫通穴の基板貫通方向における一
端部を覆う形で形成されており、このランド部にチップ
搭載面の反対側から上記外部端子接続用貫通穴を通じて
外部端子が接続される絶縁性配線基板において、上記外
部端子接続用貫通穴は、上記一端部において上記ランド
部で塞がれていない貫通穴部分を有していることを特徴
とするものである。
【００１１】また、請求項２に記載の本発明の絶縁性配
線基板は、上記チップと配線パターンとの接続領域を除
く領域に形成され、且つ、基板表面と接触しないように
配線パターン上に設けられている絶縁膜を有することを
特徴とする、請求項１に記載の絶縁性配線基板である。
【００１２】 また、請求項３に記載の本発明の樹脂封
止型半導体装置は、 外部端子接続用貫通穴を有すると
ともに、チップ搭載面側に配線パターンが形成されてお
り、この配線パターンの一端がランド部となっており、
このランド部が基板の上記配線パターンの形成面におい
て上記外部端子接続用貫通穴の基板貫通方向における一
端部を覆う形で形成されており、上記外部端子接続用貫
通穴は、上記一端部において上記ランド部で塞がれてい
ない部分を有している絶縁性配線基板を備え、この絶縁
性配線基板のチップ搭載面側に、半導体チップの接続用
端子のみが上記配線パターンと電気的に接続されるよう
に、絶縁膜を介して上記チップが搭載され、且つ、上記
チップ搭載面が樹脂封止され、且つ、チップ搭載面とは
反対側から、外部端子が外部端子接続用貫通穴を通して
上記ランド部と接続され、上記外部端子が設けられた上
記外部端子接続用貫通穴内における上記外部端子と基板
との間には、上記ランド部で塞がれていない部分と連通
し、上記絶縁性配線基板を貫通する隙間部が形成されて
いることを特徴とするものである。
【００１３】更に、請求項４に記載の本発明の樹脂封止
型半導体装置は、上記絶縁膜が、チップ搭載面と反対側
の面が上記絶縁性配線基板表面と接触しないように上記
配線パターン上に設けられていることを特徴とする、請
求項３に記載の樹脂封止型半導体装置である。請求項５
に記載の本発明の絶縁性配線基板は、上記外部端子接続
用貫通穴の周壁部が絶縁性配線基板にて形成され、絶縁
性を有することを特徴とする、請求項１に記載の絶縁性
配線基板である。 請求項６に記載の本発明の樹脂封止型
半導体装置は、上記外部端子接続用貫通穴の周壁部が上
記絶縁性配線基板にて形成され、絶縁性を有することを
特徴とする請求項３に記載の樹脂封止型半導体装置であ
る。
【００１４】
【発明の実施の形態】以下、一実施の形態に基づいて、
本発明について詳細に説明する。
【００１５】本発明に用いられる材料としては、絶縁性
配線基板の絶縁性基材５は耐熱性、絶縁性、強度、寸法
安定性に優れたものであれば、どのようなものを用いて
もよい。このような性質を有する材料としては、ポリイ
ミド、ポリアミド、ＢＴ（ビスマレイド・トリアジン）
レジン、エポキシ、ポリエステル、ガラスエポキシ、ガ
ラスポリイミド、セラミックなどが挙げられるが、コス
ト面及び加工の容易性からは、ポリイミドを用いること
が望ましい。ポリイミドの絶縁抵抗は、５×１０13Ω程
度である。
【００１６】また、配線パターン２としては、導電性、
耐熱性のあるものが用いられ、一般的には金属材料が用
いられる。コスト面から、銅（Ｃｕ）が望ましい。厚さ
については、特に規定するものではないが、１２μｍ、
１８μｍ、２５μｍ程度が望ましい。
【００１７】また、半導体チップ１０と配線パターン２
との間の絶縁性を確保する絶縁材層６ａとしては、フィ
ルム状のシートを配線パターン２上に貼付して形成する
方法や、半導体チップ１０を絶縁性配線基板にフェイス
アップで搭載する場合、半導体チップ１０の裏面にフィ
ルム状態の絶縁材を形成しておく方法がある。この絶縁
材層６ａとしては、熱可塑性又は熱硬化性等の樹脂材料
のどちらを用いてもよい。例えば、この絶縁性材層６ａ
として熱可塑性のフィルムを貼付した絶縁性配線基板を
用いる場合、半導体チップ１０を絶縁性基材５に搭載す
る際に熱を加えることで、半導体チップ１０を固定でき
る。また、上述のように、半導体チップ１０を絶縁性配
線基板にフェイスアップで搭載する場合、絶縁性材料を
半導体チップ１０の裏面に形成しておき、搭載時に加熱
することにより固定してもよい。
【００１８】また、この絶縁材層６ａはフィルム状のも
のとペースト状の接着剤とを組み合わせて用いてもよ
い。例えば、配線パターン２上にフィルムの絶縁材料を
貼付した絶縁性配線基板に絶縁樹脂ペーストを接着剤と
して塗布して、半導体チップ１０を固定してもよい。
【００１９】樹脂封止部９としては、保存性、成型性、
耐湿性、耐熱性等を有する樹脂であれば、どのような樹
脂を用いてもよく、エポキシ、シリコーン、フェノール
等の樹脂をベースとした混合物が一般に使用されるが、
信頼性の面からエポキシ樹脂を用いることが好ましい。
【００２０】外部端子７は、半田をボール状にしたもの
を取り付けて形成する。この取り付ける半田ボールとし
ては、全て半田からなるもの、銅ボールに半田メッキを
施したもの等が挙げられる。尚、半田の組成は共晶、及
び銀、アンチモン等の添加物を含有したものがある。
【００２１】電気接続用ワイヤー８としては電気的に導
電性の良好なものであれば、各種の材料を用いることが
できる。例えば、金、銅等を用いることができるが、ワ
イヤールーピング性や電気的な導電性の面からは、金を
持ちることが好ましい。但し、半導体チップ１０を絶縁
性配線基板にフェイスダウンでフリップチップ型接続を
する場合、ワイヤーは使用しない。この場合、絶縁材層
６ａにおいて、半導体チップ１０と配線パターン２との
接続領域は開口されている。
【００２２】以下、第１の実施の形態について、図１を
用いて説明する。
【００２３】本実施の形態においては、絶縁性基板５は
配線パターン２側に耐熱性に優れたポリイミド系の接着
剤を塗布したポリイミド基材を用いた。厚さはポリイミ
ド基材部が５０又は７５μｍで、配線パターン２形成用
の銅箔をラミネートするための接着剤厚さは７〜１２μ
ｍ程度の厚さのものを用いた。銅箔をラミネートする前
に外部端子接続用貫通穴１をドリル又は金型であらかじ
め加工しておく。尚、接着剤は絶縁性配線基板の反りを
抑えるために絶縁性基材５の両面に塗布してもよい。
【００２４】次に、配線パターン２形成用の銅箔をラミ
ネートする。配線パターン２形成用の銅箔としては、１
８μｍ厚の銅箔を用いた。ラミネート後、外部端子接続
用貫通穴１の位置に合わせるように配線パターン２を形
成する。形成方法としては、エッチング法を用いた。配
線パターン２を形成した後、その表面にはワイヤーボン
ド整合性を考慮して０．６μｍ程度の金メッキを施し
た。このメッキは半導体チップ搭載面側と外部端子接続
用貫通穴１の銅箔露出部分に施される。
【００２５】銅と金との界面には厚さ５μｍ程度のニッ
ケル、及び０．４μｍ程度のパラジウムメッキを介在さ
せ、外部端子取り付け面に半田の外部端子を取り付けた
場合の銅と半田との相互拡散を防ぐようにした。メッキ
方法は無電解メッキ法でも電解メッキ法での使用可能で
あるが、電解メッキ法では、メッキのための配線が必要
となり、その配線が最終形状の樹脂封止型半導体装置の
外部に引き出されるため、配線を切断する必要がある。
配線を切断した場合、配線の切断面が露出することなる
ため、本実施の形態では、無電解メッキ法を用いてメッ
キを行った。
【００２６】外部端子接続用貫通穴１の上には外部接続
用配線部（以下、「ランド部」と称する）４が外部端子
接続用貫通穴１を覆う形で形成される。このとき、外部
端子接続用貫通穴１に比べてランド部４は大きく取る必
要がある。このとき外部端子接続用貫通穴１に対してラ
ンド部４の大きさは配線パターン２の内のランド部４の
接合強度に影響を与え、また、ランド部４を含む配線パ
ターン２と外部端子接続用貫通穴１の位置精度から必要
量が決まり、現行の製造技術などから、外部端子接続用
貫通穴１の縁から７０μｍ以上外側に設けることが望ま
しい。この値は、今回の実施例では１００μｍとした。
【００２７】図１に示すようにこの外部端子接続用貫通
穴１を覆うランド部４に切り込みを入れ、外部端子接続
用貫通穴１までパターン縁が入り込むような形とし、ラ
ンド部４で塞がれていない外部端子接続用貫通穴部分３
を形成するようにパターニングする。このときの外部端
子接続用貫通穴１においてランド部４で塞がっていない
部分３は、空気が通ればよいため、一部のみが貫通して
いればよく、また、外部端子接合強度低下を防ぐため、
外部端子接続用穴１の開口面積の１０％以下であること
が望ましい。
【００２８】今回の実施の形態ではランド部４の中心に
対して６０°の切り込みを入れ、外部端子接続用貫通穴
１の縁より内側まで達する位置までランド部４をカット
した。尚、このときのランド部４の形状や切り込み形状
は異なっていても外部端子接続用貫通穴１に達していれ
ばよい。すなわち、外部端子接続用貫通穴１がチップ搭
載面側でランド部４ので塞がれていない外部端子接続用
貫通穴部分３が形成されていればよい。
【００２９】このため、図２に示すようにランド部４が
多角形で矩形の切り込みをもつ形状や、図３に示すよう
にランド部４の一部が欠落したような切り込み形状のよ
うに、ランド部で塞がれていない外部端子接続用貫通穴
部分３があればよい。このようにして、本発明の配線基
板を作成した。
【００３０】また、図４に示すように、外部端子接続用
貫通穴１がランド部４からはみ出すように両者の相対位
置がずれており、ランド部４で塞がれていない外部端子
接続用貫通穴部分３が形成されるのものでもよい。
【００３１】更に、図５に示すように、外部端子接続用
貫通穴１がランド部４からはみ出すような矩形状の穴を
もち、ランド部４で塞がれていない外部端子接続用貫通
穴部分３が形成されるのものでもよい。
【００３２】図１乃至図５に示す形状のうちでは、外部
端子接続用貫通穴１の周縁部をランド部４がより大きな
領域で覆うことにより、外部端子接続強度の低下を抑制
するためには、図１又は図２に示す形状がより好まし
い。
【００３３】また、絶縁性配線基板の配線パターン２は
すべての部分において露出していたが、絶縁性配線基板
の半導体チップ搭載面側に絶縁材層となる絶縁膜６ｂを
形成してもよい。予め絶縁膜６ｂを形成することで、パ
ッケージ組み立て工程内で、絶縁材層を形成する必要が
なく、工程数が低減できる。
【００３４】この絶縁膜６ｂを形成する方法として、フ
ィルム状のシートを配線パターン２をカバーする部分に
位置決めし、貼り付けることで形成することが望まし
い。このとき半導体チップ１０と電気的に接合する部分
を避けて絶縁膜６ｂを形成する。本実施の形態では半導
体チップサイズを同等サイズの絶縁膜６ｂを貼り付け
た。
【００３５】絶縁膜６としては、熱硬化性の材料と熱可
塑性の材料のどちらを用いてもよい。本実施の形態で
は、熱可塑性の材料を用いた。具体的には、ポリイミ
ド、エポキシの混合の材料を用いた。このフィルムの厚
さは、１５μｍのものを用いた。
【００３６】また、このフィルムを貼り付ける場合、配
線パターン２上に貼り付け、絶縁性基材には接触しない
ように貼り付け、樹脂封止後の水蒸気等を抜けやすくし
た。尚、ここでは外部端子接続用貫通穴１、ランド部４
の形状は図１のものを用いたが、図２乃至図５に示す形
状を用いてもよい。
【００３７】本実施の形態の樹脂封止型半導体装置の構
成は、上述の絶縁性配線基板上に絶縁材層を介して半導
体チップ１０を取り付け、半導体チップ１０の表面の回
路との電気的接続を金属性のワイヤー８により確保し、
その外側を樹脂により封止した構造を取っている。さら
に、外部との接続用に、樹脂封止型半導体装置用絶縁性
配線基板の半導体チップ搭載面の反対面にあるランド部
に半田のボールを搭載し、外部端子７を形成、絶縁性配
線基板を樹脂封止型半導体装置の外形サイズに合わせ
て、切断することで、個片化している構造を採ってい
る。
【００３８】以下、上述の本発明の絶縁性配線基板を用
いた樹脂封止型半導体装置の製造工程を説明する。
【００３９】まず、第１の実施の形態で説明した絶縁性
配線基板の半導体チップ搭載面側に半導体チップ１０の
裏面側から搭載する（フェイスアップの場合）。このと
き半導体チップ１０の裏面には、絶縁性材料で作成した
接着性を有するフィルム状のものを貼付しておく。この
フィルムの形成方法としては、ウエハ状態でウエハ裏面
全体に貼り付けておき、半導体チップ１０に個片化する
ときに同時に切断する方法を用いる。このようにして形
成した絶縁性フィルムを裏面にもつ半導体チップを絶縁
性配線基板の所定の位置に取り付ける。貼り付ける際に
は、絶縁性配線基板に熱を加え、絶縁性フィルムの接着
性を用いて搭載する。
【００４０】次に、ワイヤーボンドにより、半導体チッ
プと絶縁性配線基板との電気的接続を行う。ワイヤーボ
ンドにあたっては金ワイヤー８を用いて接続した。ワイ
ヤーボンド時の加熱は絶縁性配線基板の耐熱性を考慮
し、１８０〜２００℃で行った。
【００４１】更に、半導体チップ搭載面側を金ワイヤー
８を含め覆うような形で樹脂封止する。この封止用の樹
脂はエポキシ系の熱硬化性の樹脂を用いた。樹脂封止
後、表面にマークを施し、本キュアをする。
【００４２】次に、樹脂封止面の反対面にある外部端子
接続用貫通穴１に所定のサイズの半田ボールをフラック
スを用いて取り付け、その後、窒素雰囲気にしたリフロ
ー炉の中で固着させ、外部端子７を形成する。
【００４３】このとき、外部端子７は外部端子接続用貫
通穴１を介して、ランド部４の銅箔と接着される。半田
は、ポリイミド系の絶縁性材料とは接着しないので、外
部端子７となる半田ボールは絶縁性基材５が露出してい
る領域には接着されず、図７（ｂ）の拡大図に示すよう
に、隙間部１１が半田ボールと絶縁性配線基板との間に
存在する。その隙間部１１から、空気及び水分を逃すこ
とで、ユーザでの実装時の加熱による膨れや剥離を防止
する。
【００４４】最後に、樹脂封止型半導体装置の外形サイ
ズに合わせて切断し、個片化して、樹脂封止型半導体装
置を完成させる。
【００４５】また、絶縁性配線基板に絶縁膜６を有する
場合は、半導体チップの裏面には何もつけない状態にし
ておく。そして、絶縁性配線基板側に形成した絶縁材層
の接着性を用いるため加熱した状態で、半導体チップ１
０の裏面を搭載固定圧着する。圧着後、本キュアし、完
全に固定する。
【００４６】その後、上述と同様の工程を行い、樹脂封
止型半導体装置を完成させる。この半導体チップ１０を
搭載する工程であるが、ダイボンディング装置に加熱機
構がない場合には、絶縁材層の上の接着用のペーストを
塗布し、半導体チップ１０を取り付けた後に、一括キュ
アにより、搭載する方法も可能である。
【００４７】ここでは、半導体チップ１０を絶縁性配線
基板にワイヤボンドによりフェイスアップで搭載する場
合を説明したが、ワイヤを用いず半導体チップをフェイ
スダウンでフリップチップ型に搭載してもよい。この場
合、半導体チップの電極に金属バンプを形成し、このバ
ンプと絶縁性配線基板上の内部接続領域と電気的に接続
する従来のフェイスダウン方式のフリップチップボンデ
ィング法を用いることができる。その他の製造工程、材
料は上述の実施の形態と同様である。
【００４８】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、耐リフロー信頼性を安価で、且つ配線パターン
に制約を受けることなく耐リフロー信頼性を向上させる
ことができる。
【００４９】また、請求項２又は請求項４に記載の発明
を用いることにより、より樹脂封止後の水蒸気等を抜け
やすくすることができる。
【図面の簡単な説明】
【図１】（ａ）は本発明の樹脂封止型半導体装置用絶縁
性配線基板の一部平面図であり、（ｂ）は（ａ）のＡ−
Ａ断面図である。
【図２】本発明の絶縁性配線基板の他の実施例の一部平
面図である。
【図３】本発明の絶縁性配線基板の他の実施例の一部平
面図である。
【図４】本発明の絶縁性配線基板の他の実施例の一部平
面図である。
【図５】本発明の絶縁性配線基板の他の実施例の一部平
面図である。
【図６】（ａ）は本発明の絶縁性配線基板の他の実施例
の一部平面図であり、（ｂ）は（ａ）のＢ−Ｂ断面図で
ある。
【図７】（ａ）は本発明の樹脂封止型半導体装置の断面
図であり、（ｂ）は（ａ）の一部拡大図である。
【図８】（ａ）は従来の絶縁性配線基板の一部平面図で
あり、（ｂ）は同断面図である。
【図９】（ａ）は従来の絶縁性配線基板の他の実施例の
一部平面図であり、（ｂ）は（ａ）のＣ−Ｃ断面図であ
る。
【符号の説明】
１ 外部端子接続用貫通穴 ２ 配線パターン ３ ランド部で塞がれていない外部端子接続用貫通穴部
分 ４ ランド部 ５ 絶縁性基材 ６ａ 絶縁材層 ６ｂ 絶縁膜 ７ 外部端子 ８ 電気的接続用の金ワイヤー ９ 封止樹脂部 １０ 半導体チップ １１ 半田ボールと絶縁性配線基板の基材部との隙間部

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】外部端子接続用貫通穴を有するとともに、
    チップ搭載面側に配線パターンが形成されており、この
    配線パターンの一端がランド部となっており、このラン
    ド部が基板の上記配線パターンの形成面において上記外
    部端子接続用貫通穴の基板貫通方向における一端部を覆
    う形で形成されており、このランド部にチップ搭載面の
    反対側から上記外部端子接続用貫通穴を通じて外部端子
    が接続される絶縁性配線基板において、 上記外部端子接続用貫通穴は、上記一端部において上記
    ランド部で塞がれていない貫通穴部分を有していること
    を特徴とする絶縁性配線基板。
  2. 【請求項２】上記チップと配線パターンとの接続領域を
    除く領域に形成され、且つ、基板表面と接触しないよう
    に配線パターン上に設けられている絶縁膜を有すること
    を特徴とする、請求項１に記載の絶縁性配線基板。
  3. 【請求項３】外部端子接続用貫通穴を有するとともに、
    チップ搭載面側に配線パターンが形成されており、この
    配線パターンの一端がランド部となっており、このラン
    ド部が基板の上記配線パターンの形成面において上記外
    部端子接続用貫通穴の基板貫通方向における一端部を覆
    う形で形成されており、上記外部端子接続用貫通穴は、
    上記一端部において上記ランド部で塞がれていない部分
    を有している絶縁性配線基板を備え、この絶縁性配線基
    板のチップ搭載面側に、半導体チップの接続用端子のみ
    が上記配線パターンと電気的に接続されるように、絶縁
    膜を介して上記チップが搭載され、且つ、上記チップ搭
    載面が樹脂封止され、且つ、チップ搭載面とは反対側か
    ら、外部端子が外部端子接続用貫通穴を通して上記ラン
    ド部と接続され、上記外部端子が設けられた上記外部端
    子接続用貫通穴内における上記外部端子と基板との間に
    は、上記ランド部で塞がれていない部分と連通し、上記
    絶縁性配線基板を貫通する隙間部が形成されていること
    を特徴とする樹脂封止型半導体装置。
  4. 【請求項４】上記絶縁膜は、チップ搭載面と反対側の面
    が上記絶縁性配線基板表面と接触しないように上記配線
    パターン上に設けられていることを特徴とする、請求項
    ３に記載の樹脂封止型半導体装置。
  5. 【請求項５】上記外部端子接続用貫通穴の周壁部が絶縁
    性配線基板にて形成され、絶縁性を有することを特徴と
    する請求項１に記載の絶縁性配線基板。
  6. 【請求項６】上記外部端子接続用貫通穴の周壁部が上記
    絶縁性配線基板にて形成され、絶縁性を有することを特
    徴とする請求項３に記載の樹脂封止型半導体装置。
JP14678598A 1998-05-28 1998-05-28 絶縁性配線基板及び樹脂封止型半導体装置 Expired - Fee Related JP3506211B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP14678598A JP3506211B2 (ja) 1998-05-28 1998-05-28 絶縁性配線基板及び樹脂封止型半導体装置
US09/318,796 US6201707B1 (en) 1998-05-28 1999-05-26 Wiring substrate used for a resin-sealing type semiconductor device and a resin-sealing type semiconductor device structure using such a wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14678598A JP3506211B2 (ja) 1998-05-28 1998-05-28 絶縁性配線基板及び樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JPH11340365A JPH11340365A (ja) 1999-12-10
JP3506211B2 true JP3506211B2 (ja) 2004-03-15

Family

ID=15415493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14678598A Expired - Fee Related JP3506211B2 (ja) 1998-05-28 1998-05-28 絶縁性配線基板及び樹脂封止型半導体装置

Country Status (2)

Country Link
US (1) US6201707B1 (ja)
JP (1) JP3506211B2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000236040A (ja) * 1999-02-15 2000-08-29 Hitachi Ltd 半導体装置
JP4151164B2 (ja) 1999-03-19 2008-09-17 株式会社デンソー 半導体装置の製造方法
JP3516611B2 (ja) * 1999-06-29 2004-04-05 シャープ株式会社 半導体装置、その製造方法及び半導体装置用基板
US6238954B1 (en) * 1999-09-28 2001-05-29 Intel Corporation COF packaged semiconductor
JP2001257239A (ja) * 2000-03-13 2001-09-21 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP3414696B2 (ja) * 2000-05-12 2003-06-09 日本電気株式会社 半導体装置のキャリア基板の電極構造
US6624510B1 (en) * 2000-09-28 2003-09-23 University Of Iowa Research Foundation Electrode array having a thin, flexible substrate
US6730536B1 (en) 2001-06-28 2004-05-04 Amkor Technology, Inc. Pre-drilled image sensor package fabrication method
KR20030002627A (ko) * 2001-06-29 2003-01-09 주식회사 하이닉스반도체 에어 컬럼을 갖는 반도체 패키지
US6580174B2 (en) * 2001-09-28 2003-06-17 Intel Corporation Vented vias for via in pad technology yield improvements
JP2003133366A (ja) * 2001-10-25 2003-05-09 Texas Instr Japan Ltd 半導体装置及びその製造方法
JP2003142632A (ja) 2001-11-01 2003-05-16 Toshiba Corp 半導体装置
JP2003242789A (ja) 2002-02-14 2003-08-29 Mitsubishi Electric Corp 不揮発性半導体記憶装置
CN1477703A (zh) * 2002-08-02 2004-02-25 千住金属工业株式会社 焊球组件及其生产方法，形成焊块的方法
US6989586B2 (en) * 2003-03-31 2006-01-24 Intel Corporation Integrated circuit packages with reduced stress on die and associated substrates, assemblies, and systems
DE10335182B4 (de) * 2003-07-30 2007-03-01 Infineon Technologies Ag Anordnung zur Verbesserung der Modulzuverlässigkeit
US20050121769A1 (en) * 2003-12-05 2005-06-09 Watts Nicholas R. Stacked integrated circuit packages and methods of making the packages
US7705439B2 (en) * 2005-01-25 2010-04-27 Teledyne Technologies Incorporated Destructor integrated circuit chip, interposer electronic device and methods
DE102005004160B4 (de) * 2005-01-28 2010-12-16 Infineon Technologies Ag CSP-Halbleiterbaustein, Halbleiterschaltungsanordnung und Verfahren zum Herstellen des CSP-Halbleiterbausteins
US7489013B1 (en) * 2005-10-17 2009-02-10 Teledyne Technologies Incorporated Destructor integrated circuit chip, interposer electronic device and methods
US7640658B1 (en) 2005-10-18 2010-01-05 Teledyne Technologies Incorporated Methods for forming an anti-tamper pattern
JP4769697B2 (ja) * 2006-11-29 2011-09-07 富士通株式会社 プリント基板の製造方法、プリント基板組立体の製造方法、及びプリント基板の反り矯正方法
CN102270619B (zh) * 2010-06-04 2014-03-19 马维尔国际贸易有限公司 用于电子封装组件的焊盘配置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6351449U (ja) 1986-09-22 1988-04-07
JP3176542B2 (ja) 1995-10-25 2001-06-18 シャープ株式会社 半導体装置及びその製造方法
JP3876953B2 (ja) * 1998-03-27 2007-02-07 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US5889324A (en) * 1998-03-30 1999-03-30 Nec Corporation Package for a semiconductor device

Also Published As

Publication number Publication date
JPH11340365A (ja) 1999-12-10
US6201707B1 (en) 2001-03-13

Similar Documents

Publication Publication Date Title
JP3506211B2 (ja) 絶縁性配線基板及び樹脂封止型半導体装置
US6232213B1 (en) Method of making a semiconductor chip package
US6395582B1 (en) Methods for forming ground vias in semiconductor packages
JP3481444B2 (ja) 半導体装置及びその製造方法
US6790712B2 (en) Semiconductor device and method for fabricating the same
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
US20050035440A1 (en) Stacked chip assembly with stiffening layer
US7176561B2 (en) Semiconductor device, method for manufacturing the same, circuit board, and electronic equipment
JPH09266230A (ja) 半導体装置およびその製造方法
JP2001015679A (ja) 半導体装置及びその製造方法
US7498195B2 (en) Multi-chip semiconductor connector assembly method
US6403460B1 (en) Method of making a semiconductor chip assembly
JP2004281540A (ja) 電子装置及びその製造方法、チップキャリア、回路基板並びに電子機器
US20020179692A1 (en) Pin attachment by a surface mounting method for fabricating organic pin grid array packages
US6551861B1 (en) Method of making a semiconductor chip assembly by joining the chip to a support circuit with an adhesive
JPH07226456A (ja) Ｉｃパッケージ及びその製造方法
JP2002190544A (ja) 配線基板、半導体装置、及びその製造方法
KR20010063236A (ko) 적층 패키지와 그 제조 방법
JP3397725B2 (ja) 半導体装置、その製造方法及び半導体素子実装用テープの製造方法
TWI283048B (en) New package system for discrete devices
JPH08107127A (ja) 半導体装置
WO1994025984A1 (en) Ic package and method of its manufacture
CN221979451U (zh) 存储器的芯片封装结构及存储装置
JP3030605B2 (ja) 半導体装置
JP2003017624A (ja) 半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031210

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071226

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081226

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091226

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees