Nothing Special   »   [go: up one dir, main page]

JP3573955B2 - パワー半導体装置及びその製造方法 - Google Patents

パワー半導体装置及びその製造方法 Download PDF

Info

Publication number
JP3573955B2
JP3573955B2 JP10997098A JP10997098A JP3573955B2 JP 3573955 B2 JP3573955 B2 JP 3573955B2 JP 10997098 A JP10997098 A JP 10997098A JP 10997098 A JP10997098 A JP 10997098A JP 3573955 B2 JP3573955 B2 JP 3573955B2
Authority
JP
Japan
Prior art keywords
metal
base plate
spacer
plate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP10997098A
Other languages
English (en)
Other versions
JPH11307696A (ja
Inventor
定 松田
武敏 長谷川
浩隆 武藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP10997098A priority Critical patent/JP3573955B2/ja
Publication of JPH11307696A publication Critical patent/JPH11307696A/ja
Application granted granted Critical
Publication of JP3573955B2 publication Critical patent/JP3573955B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、パワー半導体装置及びその製造方法に関するものである。
【0002】
【従来の技術】
図5は従来のパワー半導体装置の主要部の構成を示す断面図である。図5において、101はパワー半導体装置、102はIGBT等から成る半導体チップ、103は半導体チップ102で発生する熱を放熱するための銅等から成る厚さ4mm程度の金属ベース板、104は半導体チップ102を金属ベース板103から絶縁するための窒化アルミニウム等から成る厚さ0.6mm程度のセラミック板、105aはセラミック板104の上面に設けられた銅等から成る厚さ0.4mm程度の第1の金属電極、105bはセラミック板104の下面に設けられた銅等から成る厚さ0.2mm程度の第2の金属電極、106aはセラミック板104と第1の金属電極105aとを接着する厚さ数百μm程度の第1のろうペースト、106bはセラミック板104と第2の金属電極105bとを接着する厚さ数百μm程度の第2のろうペースト、107aは半導体チップ102と第1の金属電極105aとを接着する厚さ0.2mm程度の第1の半田、107bは金属ベース板103と第2の金属電極105bとを接着する厚さ0.2mm程度の第2の半田、108aは半導体チップ102に接続するアルミニウムから成る第1の金属ワイヤ、108bは第1の金属電極105aに接続するアルミニウムから成る第2の金属ワイヤ、109は半導体チップ102、セラミック板104、第1の金属電極105a及び第2の金属電極105b等を覆い、封止するシリコンゲルである。
【0003】
従来のパワー半導体装置101では、半導体チップ102、セラミック板104、第1の金属電極105a及び第2の金属電極105bをシリコンゲル109で覆い、封止することにより、絶縁破壊電圧(以下、絶縁耐圧という)を確保している。
【0004】
また、従来のパワー半導体装置101では、セラミック板104を第1,第2の金属電極105a,105bより大きくして、絶縁耐圧を高くしている。
【0005】
次に従来のパワー半導体装置の製造方法について説明する。
従来のパワー半導体装置101を製造する場合、先ず、第1,第2のろうペースト106a,106bとなるろうペーストを、セラミック板104の両面に数百μm程度の厚さで印刷する。そして、第1,第2の金属電極105a,105bとなる2枚の金属電極を、セラミック板104の両面に印刷されたろうペースト上に載せ、約850℃で熱処理することにより、セラミック板104の両面に金属電極を接着する。
【0006】
その後、両面に金属電極が接着されたセラミック板104を、第2の半田107bとなる高温半田(融点:約260℃)により、金属ベース板103に接着し、半導体チップ102を、第1の半田107aとなる低温半田(融点:約150℃)により、両面に金属電極が接着されたセラミック板104に接着する。
【0007】
その後、第1の金属ワイヤ108aとなる金属ワイヤを、半導体チップ102にワイヤボンディングにより接続し、第2の金属ワイヤ108bとなる金属ワイヤを、第1の金属電極105aとなる金属電極にワイヤボンディングにより接続する。
【0008】
その後、半導体チップ102、セラミック板104、第1の金属電極105a及び第2の金属電極105b等が搭載された金属ベース板103をパッケージ(図示せず)内に収納する。そして、シリコンゲル109をパッケージ(図示せず)内に真空注入し、加熱硬化することにより、半導体チップ102、セラミック板104、第1の金属電極105a及び第2の金属電極105b等をシリコンゲル109で覆い、封止する。このようにして、従来のパワー半導体装置101を製造する。
【0009】
なお、パワー半導体装置の絶縁破壊モードには、2つのモードが考えられる。第1のモードは、セラミック板の上面に設けられた第1の金属電極からセラミック板とシリコンゲルの界面を通ってセラミック基板の下面に設けられた第2の金属電極に抜けるモードであり、第2のモードは、第1の金属電極からシリコンゲル内を通って金属ベース板に抜けるモードである。
【0010】
図6はパワー半導体装置の絶縁破壊モードの説明図である。図6において、111はパワー半導体装置、112は半導体チップ、113は金属ベース板、114はセラミック板、115aは第1の金属電極、115bは第2の金属電極である。図6ではろうペースト、半田は省略して図示していない。
【0011】
また、L1はセラミック板114の上面におけるセラミック板114の端部から第1の金属電極115aまでの距離、L2はセラミック板114の下面におけるセラミック板114の端部から第2の金属電極115までの距離、dはセラミック板114の厚さ、tは金属ベース板113とセラミック板114との間隔である。
【0012】
第1のモードの経路長X1は、L1+d+L2であり、X1が長くなるほど、第1のモードの絶縁耐圧が高くなる。第2のモードの経路長X2は、L1+d+tであり、X2が長くなるほど、第2のモードの絶縁耐圧が高くなる。第1のモードの経路長X1と第2のモードの経路長X2が同じ場合、第1のモードの絶縁耐圧は第2のモードの絶縁耐圧より小さい。
【0013】
【発明が解決しようとする課題】
従来のパワー半導体装置は以上のように構成されているので、第2のモードの経路長X2が短く、絶縁耐圧が第2のモードの絶縁耐圧に依存した小さなものになるという課題があった。
【0014】
この発明は上記のような課題を解決するためになされたもので、第2のモードの絶縁耐圧が大きいために、絶縁耐圧の大きなパワー半導体装置を得ることを目的とする。
【0015】
なお、本願発明の関連技術として、特開昭61−51947号公報に開示されている技術がある。図7は特開昭61−51947号公報に開示された半導体装置の断面図である。図7において、121は半導体装置、122は絶縁体、123aは絶縁体122の上面に設けられた第1のメタライズパターン、123bは絶縁体122の下面に設けられた第2のメタライズパターン、124は絶縁体122の両面の周縁部に設けられた凸部、126は放熱フィン、127は放熱フィン126に設けられた凸部である。
【0016】
特開昭61−51947号公報に開示の技術は、絶縁体122の両面の周縁部に凸部124を設けることにより、上述した第1のモードの絶縁耐圧を向上させて、絶縁耐圧を向上させる技術であり、本願発明とは相違している。また、放熱フィン126に凸部127を設けた点も、半導体装置の組立作業を簡素化するためであり、この点においても、本願発明とは相違している。
【0017】
【課題を解決するための手段】
この発明に係るパワー半導体装置は、ベース板と絶縁板との間に設けられた、ベース板と絶縁板との間隔を広げるためのスペーサを備え、スペーサが、その側面が第2の電極の側面と同位置に来るように構成され、かつベース板と絶縁板との間隔が絶縁板の下面における絶縁板の端部から第2の電極までの距離より大きくなるように構成されているものである。
【0019】
この発明に係るパワー半導体装置は、スペーサが、第2の電極と一体的に構成されているものである。
【0020】
この発明に係るパワー半導体装置は、スペーサが、ベース板に形成された開口部に嵌め合わされているものである。
【0021】
この発明に係るパワー半導体装置は、スペーサが、ベース板と一体的に構成されているものである。
【0022】
この発明に係るパワー半導体装置の製造方法は、ろうペーストを、ベース板の上面に印刷し、スペーサを、ベース板の上面に印刷されたろうペースト上に載せ、熱処理することにより、ベース板にスペーサを接着する工程と、両面に第1,第2の電極となる電極が接着された絶縁板を、半田により、スペーサに接着する工程とを含むものである。
【0023】
この発明に係るパワー半導体装置の製造方法は、一方の面に第1の電極となる電極が接着され、他方の面に第2の電極と一体的に構成されたスペーサが接着された絶縁板を、半田により、ベース板に接着する工程を含むものである。
【0024】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態1.
図1はこの発明の実施の形態1によるパワー半導体装置の主要部の構成を示す断面図である。図1において、1はパワー半導体装置、2はIGBT等から成る半導体チップ、3は半導体チップ2で発生する熱を放熱するための銅等から成る厚さ4mm程度の金属ベース板(ベース板)、4は半導体チップ2を金属ベース板3から絶縁するための窒化アルミニウム等から成る厚さdが0.6mm程度のセラミック板(絶縁板)、5aはセラミック板4の上面に設けられた銅等から成る厚さ0.4mm程度の第1の金属電極(第1の電極)、5bはセラミック板4の下面に設けられた銅等から成る厚さ0.2mm程度の第2の金属電極(第2の電極)、6aはセラミック板4と第1の金属電極5aとを接着する厚さ数百μm程度の第1のろうペースト、6bはセラミック板4と第2の金属電極5bとを接着する厚さ数百μm程度の第2のろうペースト、7は金属ベース板3とセラミック板4との間隔を広げるための銅等から成る金属スペーサ(スペーサ)、8は金属ベース板3と金属スペーサ7とを接着する厚さ数百μm程度の第3のろうペースト、9aは半導体チップ2と第1の金属電極5aとを接着する厚さ0.2mm程度の第1の半田、9bは金属スペーサ7と第2の金属電極5bとを接着する厚さ0.2mm程度の第2の半田、10aは半導体チップ2に接続するアルミニウムから成る第1の金属ワイヤ、10bは第1の金属電極5aに接続するアルミニウムから成る第2の金属ワイヤ、11は半導体チップ2、セラミック板4、第1の金属電極5a、第2の金属電極5b及び金属スペーサ7等を覆い、封止するシリコンゲル(絶縁封止材)である。
【0025】
実施の形態1によるパワー半導体装置1では、金属スペーサ7を、金属ベース板3とセラミック板4との間に設けている。そして、金属スペーサ7の厚さを3mm程度としている。従って、金属ベース板3とセラミック板4との間隔tは3mm程度以上である。
【0026】
また、実施の形態1によるパワー半導体装置1では、セラミック板4の上面におけるセラミック板4の端部から第1の金属電極5aまでの距離L1及びセラミック板4の下面におけるセラミック板4の端部から第2の金属電極5bまでの距離L2を2mm程度としている。
【0027】
次に実施の形態1によるパワー半導体装置の製造方法について説明する。
実施の形態1によるパワー半導体装置1を製造する場合、先ず、第1,第2のろうペースト6a,6bとなるろうペーストを、セラミック板4の両面に数百μm程度の厚さで印刷する。そして、第1,第2の金属電極5a,5bとなる2枚の金属電極を、セラミック板4の両面に印刷されたろうペースト上に載せ、約850℃で熱処理することにより、セラミック板4の両面に金属電極を接着する。
【0028】
その後、第3のろうペースト8となるろうペーストを、金属ベース板3の上面に数百μm程度の厚さで印刷する。そして、金属スペーサ7を、金属ベース板3の上面に印刷されたろうペースト上に載せ、約850℃で熱処理することにより、金属ベース板3に金属スペーサ7を接着する。
【0029】
その後、両面に金属電極が接着されたセラミック板4を、第2の半田9bとなる高温半田により、金属スペーサ7に接着し、半導体チップ2を、第1の半田9aとなる低温半田により、両面に金属電極が接着されたセラミック板4に接着する。
【0030】
その後、第1の金属ワイヤ10aとなる金属ワイヤを、半導体チップ2にワイヤボンディングにより接続し、第2の金属ワイヤ10bとなる金属ワイヤを、第1の金属電極5aとなる金属電極にワイヤボンディングにより接続する。
【0031】
その後、半導体チップ2、セラミック板4、第1の金属電極5a、第2の金属電極5b及び金属スペーサ7等が搭載された金属ベース板3をパッケージ(図示せず)内に収納する。そして、シリコンゲル11をパッケージ(図示せず)内に真空注入し、加熱硬化することにより、半導体チップ2、セラミック板4、第1の金属電極5a、第2の金属電極5b及び金属スペーサ7等をシリコンゲル11で覆い、封止する。このようにして実施の形態1によるパワー半導体装置1を製造する。
【0032】
以上のように、この実施の形態1によれば、金属ベース板3とセラミック板4との間隔を広げるための銅等から成る金属スペーサ7を備えているので、第2のモードの経路長X2が長くなり、絶縁耐圧が高くなる効果が得られる。
【0033】
また、この実施の形態1によれば、金属スペーサ7の厚さを3mm程度とし、セラミック板4の下面におけるセラミック板4の端部から第2の金属電極5bまでの距離L2を2mm程度としているので、第2のモードの経路長X2が第1のモードの経路長X1より長く、その結果、第2のモードの絶縁耐圧が第1のモードの絶縁耐圧より高く、パワー半導体装置1の絶縁耐圧が第1のモードの絶縁耐圧で定まる飽和した値となる効果が得られる。
【0034】
また、この実施の形態1によれば、金属スペーサ7をろうペーストで金属ベース板3に接着し、その後、両面に金属電極が接着されたセラミック板4を高温半田により金属スペーサ7に接着し、その後、半導体チップ2を低温半田により両面に金属電極が接着されたセラミック板4に接着するので、金属スペーサ7と金属ベース板3とを脱着させずに両面に金属電極が接着されたセラミック板4を金属スペーサ7に接着することができ、また、金属スペーサ7と金属ベース板3及び両面に金属電極が接着されたセラミック板4と金属スペーサ7を脱着させずに半導体チップ2を両面に金属電極が接着されたセラミック板4に接着することができる効果が得られる。
【0035】
実施の形態2.
図2はこの発明の実施の形態2によるパワー半導体装置の主要部の構成を示す断面図である。図2において、21はパワー半導体装置、22は金属ベース板3とセラミック板4との間隔を広げるための銅等から成る金属スペーサ(スペーサ)、23はセラミック板4と金属スペーサ22とを接着する厚さ数百μm程度の第2のろうペースト、24は金属ベース板3と金属スペーサ22とを接着する厚さ0.2mm程度の第2の半田、25は半導体チップ2、セラミック板4、第1の金属電極5a及び金属スペーサ22等を覆い、封止するシリコンゲル(絶縁封止材)である。その他の構成要素は図1で同一符号を付して示したものと同等である。
【0036】
実施の形態2によるパワー半導体装置21では、金属スペーサ22を、金属ベース板3とセラミック板4との間に設けている。そして、金属スペーサ22の厚さを3mm程度としている。従って、金属ベース板3とセラミック板4との間隔tは3mm程度以上である。
【0037】
また、実施の形態2によるパワー半導体装置21では、金属スペーサ22を、セラミック板4の下面に設けられる第2の金属電極と一体的に構成している。
【0038】
また、実施の形態2によるパワー半導体装置21では、セラミック板4の上面におけるセラミック板4の端部から第1の金属電極5aまでの距離L1及びセラミック板4の下面におけるセラミック板4の端部から第2の金属電極と一体的に構成された金属スペーサ22までの距離L2を2mm程度としている。
【0039】
次に実施の形態2によるパワー半導体装置の製造方法について説明する。
実施の形態2によるパワー半導体装置21を製造する場合、先ず、第1,第2のろうペースト6a,23となるろうペーストを、セラミック板4の両面に数百μm程度の厚さで印刷する。そして、第1の金属電極5aとなる金属電極を、セラミック板4の一方の面に印刷されたろうペースト上に載せ、金属スペーサ22を、セラミック板4の他方の面に印刷されたろうペースト上に載せ、約850℃で熱処理することにより、セラミック板4の一方の面に金属電極を接着し、他方の面に金属スペーサ22を接着する。
【0040】
その後、一方の面に金属電極が接着され、他方の面に金属スペーサ22が接着されたセラミック板4を、第2の半田24となる高温半田により、金属ベース板3に接着し、半導体チップ2を、第1の半田9aとなる低温半田により、一方の面に金属電極が接着され、他方の面に金属スペーサ22が接着されたセラミック板4に接着する。
【0041】
その後、第1の金属ワイヤ10aとなる金属ワイヤを、半導体チップ2にワイヤボンディングにより接続し、第2の金属ワイヤ10bとなる金属ワイヤを、第1の金属電極5aとなる金属電極にワイヤボンディングにより接続する。
【0042】
その後、半導体チップ2、セラミック板4、第1の金属電極5a及び第2の金属電極と一体的に構成された金属スペーサ22等が搭載された金属ベース板3をパッケージ(図示せず)内に収納する。そして、シリコンゲル25をパッケージ(図示せず)内に真空注入し、加熱硬化することにより、半導体チップ2、セラミック板4、第1の金属電極5a及び第2の金属電極と一体的に構成された金属スペーサ22等をシリコンゲル25で覆い、封止する。このようにして実施の形態2によるパワー半導体装置21を製造する。
【0043】
以上のように、この実施の形態2によれば、金属ベース板3とセラミック板4との間隔を広げるための銅等から成る金属スペーサ22を備えているので、第2のモードの経路長X2が長くなり、絶縁耐圧が高くなる効果が得られる。
【0044】
また、この実施の形態2によれば、金属スペーサ22の厚さを3mm程度とし、セラミック板4の下面におけるセラミック板4の端部から第2の金属電極と一体的に構成された金属スペーサ22までの距離L2を2mm程度としているので、第2のモードの経路長X2が第1のモードの経路長X1より長く、その結果、第2のモードの絶縁耐圧が第1のモードの絶縁耐圧より高く、パワー半導体装置21の絶縁耐圧が第1のモードの絶縁耐圧で定まる飽和した値となる効果が得られる。
【0045】
さらに、この実施の形態2によれば、金属スペーサ22を、第2の金属電極と一体的に構成しているので、製造工程を簡略化できる効果が得られる。
【0046】
さらに、この実施の形態2によれば、一方の面に金属電極が接着され他方の面に金属スペーサ22が接着されたセラミック板4を高温半田により金属ベース板3に接着するので、金属ベース板3の歪みが小さくなり、その結果、金属ベース板3からの放熱性が高くなる効果が得られる。
【0047】
実施の形態3.
図3はこの発明の実施の形態3によるパワー半導体装置の主要部の構成を示す断面図である。図3において、31はパワー半導体装置、32は半導体チップ2に発生する熱を放熱するための銅等から成る厚さ4mm程度の金属ベース板(ベース板)、33は金属ベース板32に形成された開口部、34は金属ベース板32とセラミック板4との間隔を広げるための銅等から成る金属スペーサ(スペーサ)、35は半導体チップ2、セラミック板4、第1の金属電極5a、第2の金属電極5b及び金属スペーサ34等を覆い、封止するシリコンゲル(絶縁封止材)である。その他の構成要素は図1で同一符号を付して示したものと同等である。
【0048】
実施の形態3によるパワー半導体装置31では、金属スペーサ34を、金属ベース板32に形成された、金属スペーサ34よりわずかに小さな寸法の開口部33に嵌め合わせている。そして、金属スペーサ32の厚さを7mm程度とし、金属ベース板32の開口部33から外部に突出する部分の長さを3mm程度としている。従って、金属ベース板3とセラミック板4との間隔tは3mm程度以上である。
【0049】
また、実施の形態3によるパワー半導体装置31では、セラミック板4の上面におけるセラミック板4の端部から第1の金属電極5aまでの距離L1及びセラミック板4の下面におけるセラミック板4の端部から第2の金属電極5bまでの距離L2を2mm程度としている。
【0050】
次に実施の形態3によるパワー半導体装置の製造方法について説明する。
実施の形態3によるパワー半導体装置31を製造する場合、先ず、金属ベース板32に金属スペーサ34よりわずかに小さな寸法の開口部33を穴開け加工により形成する。そして、金属スペーサ34を冷却して、金属ベース板32に形成された開口部33に挿入する。室温に戻るとき、熱膨張により、金属スペーサ34は金属ベース板32に形成された開口部33に嵌め合わされる。
【0051】
その後、第1,第2のろうペースト6a,6bとなるろうペーストを、セラミック板4の両面に数百μm程度の厚さで印刷する。そして、第1,第2の金属電極5a,5bとなる2枚の金属電極を、セラミック板4の両面に印刷されたろうペースト上に載せ、約850℃で熱処理することにより、セラミック板4の両面に金属電極を接着する。
【0052】
その後、両面に金属電極が接着されたセラミック板4を、第2の半田9bとなる高温半田により、金属スペーサ34に接着し、半導体チップ2を、第1の半田9aとなる低温半田により、両面に金属電極が接着されたセラミック板4に接着する。
【0053】
その後、第1の金属ワイヤ10aとなる金属ワイヤを、半導体チップ2にワイヤボンディングにより接続し、第2の金属ワイヤ10bとなる金属ワイヤを、第1の金属電極5aとなる金属電極にワイヤボンディングにより接続する。
【0054】
その後、半導体チップ2、セラミック板4、第1の金属電極5a、第2の金属電極5b及び金属スペーサ34等が搭載された金属ベース板32をパッケージ(図示せず)内に収納する。そして、シリコンゲル35をパッケージ(図示せず)内に真空注入し、加熱硬化することにより、半導体チップ2、セラミック板4、第1の金属電極5a、第2の金属電極5b及び金属スペーサ34等をシリコンゲル35で覆い、封止する。このようにして実施の形態3によるパワー半導体装置31を製造する。
【0055】
以上のように、この実施の形態3によれば、金属ベース板32とセラミック板4との間隔を広げるための銅等から成る金属スペーサ34を備えているので、第2のモードの経路長X2が長くなり、絶縁耐圧が高くなる効果が得られる。
【0056】
また、この実施の形態3によれば、金属スペーサ34の厚さを7mm程度とすることにより金属ベース板32の開口部33から外部に突出する部分の高さを3mm程度とし、セラミック板4の下面におけるセラミック板4の端部から第2の金属電極5bまでの距離L2を2mm程度としているので、第2のモードの経路長X2が第1のモードの経路長X1より長く、その結果、第2のモードの絶縁耐圧が第1のモードの絶縁耐圧より高く、パワー半導体装置31の絶縁耐圧が第1のモードの絶縁耐圧で定まる飽和した値となる効果が得られる。
【0057】
また、この実施の形態3によれば、金属スペーサ34を、金属ベース板32に形成された、金属スペーサ34よりわずかに小さな寸法の開口部33に嵌め合わせているので、金属スペーサ34と金属ベース板32との密着性が高く、従って、金属ベース板3への放熱性が高くなる効果が得られる。
【0058】
実施の形態4.
図4はこの発明の実施の形態4によるパワー半導体装置の主要部の構成を示す断面図である。図4において、41はパワー半導体装置、42は半導体チップ2に発生する熱を放熱するための銅等から成る厚さ4mm程度の金属ベース板(ベース板)、43は金属ベース板42とセラミック板4との間隔を広げるための銅等から成る金属スペーサ(スペーサ)、44は半導体チップ2、セラミック板4、第1の金属電極5a、第2の金属電極5b及び金属スペーサ43等を覆い、封止するシリコンゲル(絶縁封止材)である。その他の構成要素は図1で同一符号を付して示したものと同等である。
【0059】
実施の形態4によるパワー半導体装置41では、金属スペーサ43を、金属ベース板42と一体的に構成している。そして、金属スペーサ43としての金属ベース板42の凸部の高さの厚さを3mm程度としている。従って、金属ベース板42とセラミック板4との間隔tは3mm程度以上である。
【0060】
また、実施の形態4によるパワー半導体装置41では、セラミック板4の上面におけるセラミック板4の端部から第1の金属電極5aまでの距離L1及びセラミック板4の下面におけるセラミック板4の端部から第2の金属電極5bまでの距離L2を2mm程度としている。
【0061】
次に実施の形態4によるパワー半導体装置の製造方法について説明する。
実施の形態4によるパワー半導体装置41を製造する場合、先ず、金属スペーサ43としての凸部を有する金属ベース板42を削り加工により形成する。
【0062】
その後、第1,第2のろうペースト6a,6bとなるろうペーストを、セラミック板4の両面に数百μm程度の厚さで印刷する。そして、第1,第2の金属電極5a,5bとなる2枚の金属電極を、セラミック板4の両面に印刷されたろうペースト上に載せ、約850℃で熱処理することにより、セラミック板4の両面に金属電極を接着する。
【0063】
その後、両面に金属電極が接着されたセラミック板4を、第2の半田9bとなる高温半田により、金属スペーサ43に接着し、半導体チップ2を、第1の半田9aとなる低温半田により、両面に金属電極が接着されたセラミック板4に接着する。
【0064】
その後、第1の金属ワイヤ10aとなる金属ワイヤを、半導体チップ2にワイヤボンディングにより接続し、第2の金属ワイヤ10bとなる金属ワイヤを、第1の金属電極5aとなる金属電極にワイヤボンディングにより接続する。
【0065】
その後、半導体チップ2、セラミック板4、第1の金属電極5a及び第2の金属電極5bが搭載された金属ベース板42をパッケージ(図示せず)内に収納する。そして、シリコンゲル44をパッケージ(図示せず)内に真空注入し、加熱硬化することにより、半導体チップ2、セラミック板4、第1の金属電極5a、第2の金属電極5b及び金属スペーサ43としての金属ベース板42の凸部等をシリコンゲル44で覆い、封止する。このようにして実施の形態4によるパワー半導体装置41を製造する。
【0066】
以上のように、この実施の形態4によれば、金属ベース板42とセラミック板4との間隔を広げるための銅等から成る金属スペーサ43を備えているので、第2のモードの経路長X2が長くなり、絶縁耐圧が高くなる効果が得られる。
【0067】
また、この実施の形態4によれば、金属スペーサ43としての金属ベース板42の凸部の高さを3mm程度とし、セラミック板4の下面におけるセラミック板4の端部から第2の金属電極5bまでの距離L2を2mm程度としているので、第2のモードの経路長X2が第1のモードの経路長X1より長く、その結果、第2のモードの絶縁耐圧が第1のモードの絶縁耐圧より高く、パワー半導体装置41の絶縁耐圧が第1のモードの絶縁耐圧で定まる飽和した値となる効果が得られる。
【0068】
また、この実施の形態4によれば、金属スペーサ43を、金属ベース板42と一体的に構成しているので、金属ベース板42への放熱性が高くなる効果が得られる。
【0069】
【発明の効果】
以上のように、この発明によれば、ベース板と絶縁板との間に設けられた、ベベース板と絶縁板との間隔を広げるためのスペーサを備え、スペーサを、その側面が第2の電極の側面と同位置に来るように構成したので、第1の電極から絶縁封止材内を通ってベース板に抜ける絶縁破壊モードの経路長が長くなり、絶縁耐圧が高くなる効果がある。
【0070】
この発明によれば、スペーサを、ベース板と絶縁板との間隔が絶縁板の下面における絶縁板の端部から第2の電極までの距離より大きくなるように構成したので、絶縁耐圧が飽和した値となる効果がある。
【0071】
この発明によれば、スペーサを、第2の電極と一体的に構成したので、製造工程を簡略化できる効果がある。
【0072】
この発明によれば、スペーサを、ベース板に形成された開口部に嵌め合わせるように構成したので、ベース板への放熱性が高くなる効果がある。
【0073】
この発明によれば、スペーサを、ベース板と一体的に構成したので、ベース板への放熱性が高くなる効果がある。
【0074】
この発明によれば、ろうペーストを、ベース板の上面に印刷し、スペーサを、ベース板の上面に印刷されたろうペースト上に載せ、熱処理することにより、ベース板にスペーサを接着する工程と、両面に第1,第2の電極となる電極が接着された絶縁板を、半田により、スペーサに接着する工程とを含むので、スペーサとベース板とを脱着させずに両面に金属電極が接着された絶縁板をスペーサに接着することができ、また、スペーサとベース板及び両面に金属電極が接着された絶縁板とスペーサを脱着させずに半導体チップを両面に金属電極が接着された絶縁板に接着することができる効果がある。
【0075】
この発明によれば、一方の面に第1の電極となる電極が接着され、他方の面に第2の電極と一体的に構成されたスペーサが接着された絶縁板を、半田により、ベース板に接着する工程を含むので、ベース板への放熱性が高いパワー半導体装置を製造できる効果がある。
【図面の簡単な説明】
【図1】この発明の実施の形態1によるパワー半導体装置の主要部の構成を示す断面図である。
【図2】この発明の実施の形態2によるパワー半導体装置の主要部の構成を示す断面図である。
【図3】この発明の実施の形態3によるパワー半導体装置の主要部の構成を示す断面図である。
【図4】この発明の実施の形態4によるパワー半導体装置の主要部の構成を示す断面図である。
【図5】従来のパワー半導体装置の主要部の構成を示す断面図である。
【図6】パワー半導体装置の絶縁破壊モードの説明図である。
【図7】特開昭61−51947号公報に開示された半導体装置の断面図である。
【符号の説明】
1,21,31,41 パワー半導体装置、2 半導体チップ、3,32,42 金属ベース板(ベース板)、4 セラミック板(絶縁板)、5a 第1の金属電極(第1の電極)、5b 第2の金属電極(第2の電極)、7,22,34,43 金属スペーサ(スペーサ)、11,25,35,44 シリコンゲル(絶縁封止材)、33 開口部。

Claims (6)

  1. 半導体チップと、上記半導体チップで発生する熱を放熱するためのベース板と、上記半導体チップを上記ベース板から絶縁するための絶縁板と、上記絶縁板の上面に設けられた第1の電極と、上記絶縁板の下面に設けられた第2の電極と、上記ベース板と上記絶縁板との間に設けられた、上記ベース板と上記絶縁板との間隙を広げるためのスペーサと、上記半導体チップ、上記ベース板、上記絶縁板、上記第1の電極、上記第2の電極及びスペーサを封止する絶縁封止材とを備え、
    上記スペーサは、その側面が、上記第2の電極の側面と同位置に来るように構成され
    上記スペーサは、上記ベース板と上記絶縁板との間隔が、該絶縁板の下面における該絶縁板の端部から上記第2の電極までの距離より大きくなるように構成されていることを特徴とするパワー半導体装置。
  2. スペーサは、第2の電極と一体的に構成されていることを特徴とする請求項1記載のパワー半導体装置。
  3. スペーサは、ベース板に形成された開口部に嵌め合わされていることを特徴とする請求項1記載のパワー半導体装置。
  4. スペーサは、ベース板と一体的に構成されていることを特徴とする請求項1記載のパワー半導体装置。
  5. 半導体チップと、上記半導体チップで発生する熱を放熱するためのベース板と、上記半導体チップを上記ベース板から絶縁するための絶縁板と、上記絶縁板の上面に設けられた第1の電極と、上記絶縁板の下面に設けられた第2の電極と、上記ベース板と上記絶縁板との間隔を広げるためのスペーサとを備えたパワー半導体装置の製造方法において、
    ろうペーストを、上記ベース板の上面に印刷し、スペーサを、上記ベース板の上面に印刷されたろうペースト上に載せ、熱処理することにより、上記ベース板に上記スペーサを接着する工程と、両面に上記第1,第2の電極となる電極が接着された絶縁板を、半田により、スペーサに接着する工程とを含むことを特徴とするパワー半導体装置の製造方法。
  6. 半導体チップと、上記半導体チップで発生する熱を放熱するためのベース板と、上記半導体チップを上記ベース板から絶縁するための絶縁板と、上記絶縁板の上面に設けられた第1の電極と、上記絶縁板の下面に設けられた第2の電極と、上記ベース板と上記絶縁板との間隔を広げるためのスペーサとを備えたパワー半導体装置の製造方法において、
    一方の面に上記第1の電極となる電極が接着され、他方の面に上記第2の電極と一体的に構成されたスペーサが接着された絶縁板を、半田により、ベース板に接着する工程を含むことを特徴とするパワー半導体装置の製造方法。
JP10997098A 1998-04-20 1998-04-20 パワー半導体装置及びその製造方法 Expired - Lifetime JP3573955B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10997098A JP3573955B2 (ja) 1998-04-20 1998-04-20 パワー半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10997098A JP3573955B2 (ja) 1998-04-20 1998-04-20 パワー半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH11307696A JPH11307696A (ja) 1999-11-05
JP3573955B2 true JP3573955B2 (ja) 2004-10-06

Family

ID=14523781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10997098A Expired - Lifetime JP3573955B2 (ja) 1998-04-20 1998-04-20 パワー半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3573955B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6911728B2 (en) 2001-02-22 2005-06-28 Ngk Insulators, Ltd. Member for electronic circuit, method for manufacturing the member, and electronic part
US7069645B2 (en) 2001-03-29 2006-07-04 Ngk Insulators, Ltd. Method for producing a circuit board
JP2006351927A (ja) * 2005-06-17 2006-12-28 Auto Network Gijutsu Kenkyusho:Kk 半導体装置、回路基板及び電気接続箱
JP5202333B2 (ja) * 2006-12-26 2013-06-05 京セラ株式会社 放熱基板およびこれを用いた電子装置
JP2017135144A (ja) * 2016-01-25 2017-08-03 三菱電機株式会社 半導体モジュール
JP6776953B2 (ja) * 2017-03-07 2020-10-28 三菱マテリアル株式会社 ヒートシンク付パワーモジュール用基板

Also Published As

Publication number Publication date
JPH11307696A (ja) 1999-11-05

Similar Documents

Publication Publication Date Title
JP4635564B2 (ja) 半導体装置
JP3596388B2 (ja) 半導体装置
KR20030032816A (ko) 반도체장치
JPS59141249A (ja) 電力チツプ・パツケ−ジ
US12040301B2 (en) Semiconductor device
JPWO2020071185A1 (ja) 半導体装置および半導体装置の製造方法
JPS59130449A (ja) 絶縁型半導体素子用リードフレーム
JP3573955B2 (ja) パワー半導体装置及びその製造方法
JP2002299495A (ja) 半導体回路基板
JP3336982B2 (ja) 半導体装置およびその製造方法
JP2009076592A (ja) 半導体素子の電極と放熱板との圧着方法
JP2002343911A (ja) 基 板
JP2010147053A (ja) 半導体装置
US11710705B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP2011054889A (ja) 樹脂封止型半導体装置およびその製造方法
JPH11214612A (ja) パワー半導体モジュール
JP2000323630A (ja) 半導体装置
JP2002329804A (ja) 半導体装置
JP7322467B2 (ja) 半導体装置
JP2001332664A (ja) 半導体装置およびその製造方法
JPH05315467A (ja) 混成集積回路装置
JP3688760B2 (ja) 樹脂パッケージ型半導体装置およびその製造方法
JP2009164511A (ja) 半導体装置およびその製造方法
JP3894749B2 (ja) 半導体装置
JP2002076259A (ja) パワーモジュール

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040302

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040430

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040601

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040630

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070709

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080709

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090709

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100709

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100709

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110709

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110709

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120709

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120709

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term