JP3571247B2 - 積層電子部品 - Google Patents
積層電子部品 Download PDFInfo
- Publication number
- JP3571247B2 JP3571247B2 JP09290499A JP9290499A JP3571247B2 JP 3571247 B2 JP3571247 B2 JP 3571247B2 JP 09290499 A JP09290499 A JP 09290499A JP 9290499 A JP9290499 A JP 9290499A JP 3571247 B2 JP3571247 B2 JP 3571247B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor pattern
- hole
- coil
- multilayer
- laminated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004020 conductor Substances 0.000 claims description 80
- 230000004907 flux Effects 0.000 claims description 7
- 238000010030 laminating Methods 0.000 claims description 4
- 229910000859 α-Fe Inorganic materials 0.000 description 33
- 238000003475 lamination Methods 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 238000003825 pressing Methods 0.000 description 2
- 239000001856 Ethyl cellulose Substances 0.000 description 1
- ZZSNKZQZMQGXPY-UHFFFAOYSA-N Ethyl cellulose Chemical compound CCOCC1OC(OC)C(OCC)C(OCC)C1OC1C(O)C(O)C(OC)C(CO)O1 ZZSNKZQZMQGXPY-UHFFFAOYSA-N 0.000 description 1
- WUOACPNHFRMFPN-UHFFFAOYSA-N alpha-terpineol Chemical compound CC1=CCC(C(C)(C)O)CC1 WUOACPNHFRMFPN-UHFFFAOYSA-N 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- SQIFACVGCPWBQZ-UHFFFAOYSA-N delta-terpineol Natural products CC(C)(O)C1CCC(=C)CC1 SQIFACVGCPWBQZ-UHFFFAOYSA-N 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229920001249 ethyl cellulose Polymers 0.000 description 1
- 235000019325 ethyl cellulose Nutrition 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229940116411 terpineol Drugs 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Coils Or Transformers For Communication (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、積層インダクタや積層フィルタ等の積層電子部品に関する。
【０００２】
【従来の技術】
従来、この種の積層電子部品の一例として図９及び図１０に示す積層インダクタが知られている。図９は従来の積層インダクタにおける積層体の分解斜視図、図１０はフェライトシートの平面図である。
【０００３】
この積層インダクタは、コイルを形成する内部電極が埋設された略直方体形状の積層体と、積層体の両端部に形成され前記内部電極と導通接続する一対の外部電極とを備えている。内部電極は、磁束方向が外部電極を結ぶ方向となるように巻回されたコイルを形成しており、コイルの両端が積層体の端面に引き出されそれぞれ外部電極と接続している。
【０００４】
積層体は、フェライトなどの磁性体物質からなる。図９に示すように、この積層体１０１は、複数のフェライトシート１０２を外部電極を結ぶ方向（図９では紙面上下方向）に積層圧着して形成されている。各フェライトシート１０２には、導体パターン１０３が形成されている。隣り合うフェライトシート１０２の導体パターン１０３は、スルーホール１０４により相互に接続されている。すなわち、導体パターン１０３はスルーホール１０４を形成した後のフェライトシート１０２に導電性ペーストを塗布して形成されたものであり、この塗布時に、スルーホール１０４内にも導電性ペーストが充填され、これにより隣り合うフェライトシート１０２間が導通接続される。
【０００５】
導体パターン１０３は、図１０に示すように、積層体の中央部においては、略コ字状に形成されるとともに、その端部にスルーホール１０４による接続用のランド１０５を有している。また、導体パターン１０３は、積層体の両端部においては、前記コイルを端面に引き出すために、スルーホール１０４による接続用のランド１０５のみが形成されている。
【０００６】
【発明が解決しようとする課題】
ところで、このような積層電子部品では、スルーホールによる導体パターン間の導通接続を確実に行うことが重要である。特に、前述した積層インダクタのように、外部電極を結ぶ方向にフェライトシートを積層して形成する場合には、スルーホールによる接続箇所が多くなるので、この問題は重要である。スルーホールによる接続における接続不良としては、積層ずれが挙げられる。すなわち、上下層のシートが互いにずれて積層されることにより上側の導体パターンと下側の導体パターンとの導通接続が不十分になる場合がある。また、このような上下層のシートが互いにずれた状態で積層されると、導通接続は維持されているものの、スルーホールと導体パターンの接触面積が減少することになる。この接触面積の減少は、接触抵抗が増大を招き、耐電流が小さくなり好ましいものではなくなるという問題もある。
【０００７】
このような問題を解決するため、図９を参照して前述したように、従来の積層インダクタ１００では、スルーホール１０４を介して接続する部位にランド１０５を形成している。このランド１０５の直径は、コイルを形成する導体パターン１０３の幅よりも大きく、また、スルーホール１０４を被覆する大きさに形成している。これにより、多少の積層ずれが生じてもランド１０５とスルーホール１０４の接続を維持し、さらに接触面積も維持している。
【０００８】
しかしながら、この積層インダクタでは、ランド１０５を設けているため、導体パターン１０３が理想的なコイル形成用の形状とならなくなり、また、ランド１０５と外部電極との浮遊容量が増加するため、自己共振周波数（ｆ０）が下がるという問題があった。
【０００９】
本発明は、上記事情に鑑みてなされたものであり、その目的とするところは、電気的特性を維持しつつ内部電極の導通を確実にすることができる積層電子部品を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、請求項１では、内部電極を形成する導体パターンが印刷された複数の絶縁シートを積層して形成される積層電子部品において、互いに異なる層の導体パターン間が、線状の導体パターン上にその長さ方向に沿って形成された長孔形状のスルーホールを介して接続され、前記スルーホールは、導体パターンより幅が小さく、前記スルーホールによる接続において接続対象となる導体パターンは、スルーホールの長手方向に直交する方向を長さ方向とする線状に形成されていることを特徴とするものを提案する。
【００１１】
本発明によれば、スルーホールが線状の導体パターン上にその長さ方向に沿って導体パターンより小さい幅の長孔形状に形成されているので、スルーホール接続用のランドを形成することなく、接触面積を大きく維持したまま導体パターン間の導通接続が確実なものとなる。これにより、ランド形成により生じる浮遊容量の増加や自己共振周波数の低下を防止できる。また、スルーホールが長孔形状に形成されているので、絶縁シートの積層がスルーホールの長手方向に多少ずれても、導体パターンの接続を十分に確保できる。さらに、スルーホールによる接続において接続対象となる導体パターンは、スルーホールの長手方向に直交する方向を長さ方向とする線状に形成されているので、絶縁シートの積層がスルーホールの短手方向に多少ずれても、導体パターンの接続を十分に確保できる。
【００１２】
本発明の好適な態様の一例として、請求項２では、請求項１記載の積層電子部品において、積層体には、コイルの磁束方向の両端部に、内部電極と導通接続する外部電極が形成されていることを特徴とするものを提案する。
【００１５】
【発明の実施の形態】
本発明の一実施の形態にかかる積層電子部品について図１〜図３を参照して説明する。本実施の形態では、積層電子部品の一例として積層インダクタについて説明する。図１は積層インダクタの積層体の外観斜視図、図２は積層インダクタにおける積層体の分解斜視図、図３はフェライトシートの平面図である。
【００１６】
この積層インダクタ１０は、図１に示すように、コイルを形成する内部電極１２が埋設された略直方体形状の積層体１１と、積層体１１の両端部に形成され前記内部電極１２と導通接続する一対の外部電極１３とを備えている。内部電極１２は、磁束方向が外部電極１３を結ぶ方向となるように巻回されたコイルを形成しており、コイルの両端が積層体１１の端面に引き出され、それぞれ外部電極１３と接続している。
【００１７】
積層体１１は、フェライトなどの磁性体物質からなる。図２に示すように、この積層体１１は、絶縁シートである複数のフェライトシート２０を外部電極を結ぶ方向（図２では紙面上下方向）に積層圧着し、これを焼成して形成されている。フェライトシート２０には、積層体１１の中央部においてはコイルを形成するコイル導体パターン３０が形成されており、積層体１１の両端部にはコイルを積層体１１の端面に引き出す引出導体パターン３１が形成されている。隣り合うフェライトシート２０のコイル導体パターン３０又は引出導体パターン３１は、それぞれスルーホール４０及びスルーホール４１により相互に接続されている。なお、以下の説明では、シートの相対的な位置関係について、図２における紙面上下方向をもって表す。
【００１８】
コイル導体パターン３０は、図２及び図３に示すように、所定幅の略コ字状のパターンに形成されている。コイル導体パターン３０の一端部にはスルーホール４０が形成されており、このスルーホール４０を介して下層のシートに形成されているコイル導体パターン３０又は引出導体パターン３１と接続する。また、コイル導体パターン３０の他端部は、上層のシートに形成されたスルーホール４０又は４１を介して当該上層のシートに形成されたコイル導体パターン３０又は引出導体パターン３１と接続する。隣り合うフェライトシート２０に形成された各コイル導体パターン３０は、コ字形状の開口方向が相対的に９０°回転するように形成されている。これにより、コイル導体パターン３０は、外部電極１３を結ぶ方向を軸として螺旋状に導通接続し、内部電極１２のコイル部を形成する。
【００１９】
引出導体パターン３１は、図２に示すように、ランド形状のパターンに形成されている。この引出導体パターン３１の中心には、スルーホール４１が形成されている。これにより、コイルを積層体１１の端面に引き出す内部電極１２の引出部を形成する。
【００２０】
スルーホール４０は、図３に示すように、前記コイル導体パターン３０に被覆されるように当該コイル導体パターン３０よりも小さい幅の長孔形状に穿孔されている。この長孔形状としては、例えば長方形や楕円形や長円形である。このスルーホール４０は、長手方向がコイル導体パターン３０の長さ方向に沿うように形成されている。このスルーホール４０には、コイル導体パターン３０の形成時に充填された当該パターンと同一物質が充填されている。これにより、コイル導体パターン３０と下層に配置されたフェライトシート２０のコイル導体パターン３０又は引出導体パターン３１が接続される。なお、図３において、点線は下層のフェライトシート２０に形成されたコイル導体パターン３０を表し、また、ハッチング部はスルーホール４０による接続部を表している。
【００２１】
スルーホール４１は、ランド形状の前記引出導体パターン３１のほぼ中心位置に穿孔されている。スルーホール４１は、引出導体パターン３１の約半分の直径を有するように形成されている。このスルーホール４１にも、前記スルーホール４０と同様に、引出導体パターン３１の形成時に充填された当該パターンと同一物質が充填されている。
【００２２】
外部電極１３は、積層体１１の端面に露出する内部電極１２と接続している。具体的には、積層体１１の一端側は、最上層のフェライトシート２０に形成された引出導体パターン３１と接続し、他端側は最下層のフェライトシート２０に形成されたスルーホール４１と接続している。
【００２３】
次に、この積層インダクタ１０の製造方法について説明する。なお、ここでは多数の積層インダクタ１０をまとめて製造する場合について説明する。
【００２４】
まず、フェライトシートを作成する。具体的には、ＦｅＯ２，ＣｕＯ，ＺｎＯ，ＮｉＯからなる仮焼粉砕後のフェライト微粉末に、エチルセルロース、テルピネオールを加え、これを混練してフェライトペーストを得る。このフェライトペーストをドクターブレード法等を用いてシート化してフェライトシートを得る。
【００２５】
次に、このフェライトシートに金型による打ち抜きやレーザ加工などの手段を用いて前述したスルーホール４０又は４１を形成する。次いで、このフェライトシートに導電性ペーストを所定パターンで印刷する。ここで、導電性ペーストの印刷パターンは、スルーホール４０を形成したシートには前記コイル導体パターンとなるように形成し、スルーホール４１を形成したシートには前記引出導体パターンとなるように形成する。ここで、導電性ペーストとしては、例えばＡｇを主成分とした金属ペーストを用いる。
【００２６】
次に、これらフェライトシートをシート間の導体パターンが互いにスルーホール４０又は４１で接続されるように積層圧着してシート積層体を得る。次いで、このシート積層体を単位形状にカットする。
【００２７】
次に、これを空気中にて約４００℃で２時間加熱してバインダ成分を除去し、さらに空気中にて約８５０〜９００℃で２時間焼成することにより、内部電極１２が埋設された積層体１１を得る。
【００２８】
次いで、この積層体１１の両端部にディップ法などを用いて導電性ペーストを塗布し、これを空気中にて約８００℃で２時間焼成することにより、外部電極１３を形成する。ここで、導電性ペーストとしては、内部電極形成用のものと同じ組成のものを用いた。最後に、外部電極１３にメッキ処理を施し積層インダクタ１０が得られる。
【００２９】
このような積層インダクタ１０は、スルーホール４０が線状のコイル導体パターン３０上にその長さ方向に沿って長孔形状に形成されているので、スルーホール接続用のランドを形成することなく、接触面積を大きく維持したままコイル導体パターン３０又は引出導体パターン３１間の導通接続が確実なものとなる。これにより、ランド形成により生じる浮遊容量の増加や自己共振周波数の低下を防止できる。
【００３０】
また、スルーホール４０が長孔形状に形成されているので、図４（ａ）に示すように、フェライトシート２０の積層がスルーホール４０の長手方向に多少ずれても導体パターンの接続を十分に確保できる。ここで、図４は積層体の断面図である。また、図中においてハッチング部が接続部を表している。
【００３１】
さらに、スルーホール４０による接続において接続対象となる下層のシートに形成されたコイル導体パターン３０は、スルーホール４０の長手方向に直交する方向を長さ方向とする線状に形成されているので、図４（ｂ）に示すように、フェライトシート２０の積層がスルーホール４０の短手方向に多少ずれても導体パターンの接続を十分に確保できる。
【００３２】
因みに積層インダクタ１０の具体例として、外形寸法が２．１ｍｍｘ２．１ｘｍｍｘ２．５ｍｍ、コイル導体パターン３０の線幅が２００μｍ、ターン数が５、スルーホール４０の形状が１６０μｍｘ３００μｍの長円である積層インダクタ１０を２００個作成して各種電気特性を測定して表１を得た。なお、比較対照として、図８及び図９を参照して前述した従来の積層インダクタ１００を同数作成した。この積層インダクタ１００は、ランド径を２６０μｍ、スルーホール径２２０μｍとした。寸法、ターン数、材質等は前記積層インダクタ１０と同一とした。
【００３３】
【表１】
【００３４】
この表１から読みとれるように、本実施の形態にかかる積層インダクタでは、生産性を落とすことなく、低い直流抵抗値を有し、導通不良が少なく、高耐電流性を有し、高い自己共振周波数を有する積層インダクタを得ることができた。
【００３５】
なお、本実施の形態では、コイル導体パターン３０を略コ字形状のパターンに形成したが、本発明はこれに限定されることはない。例えば図５及び図６に示すように、コイル導体パターン３０のスルーホール４０が形成されていない端部を、さらに屈曲して形成してもよい。この場合には、上層のシートに形成したスルーホール４０との接触面積がさらに向上するので、積層ずれが生じても導通不良を起こすことがない。また、図７に示すように、導体パターン３０を曲線状のパターンに形成するとともに、スルーホール４０をこれに沿うように曲線状に形成してもよい。なお、この場合には、スルーホール４０の作成はレーザ穿孔が適している。
【００３６】
また、本実施の形態では、コイルの磁束の方向が外部電極１３を結ぶ方向となるように内部電極１２を形成したが、本発明はこれに限定されるものではない。すなわち、図８に示すような積層インダクタ１０’であってもよい。図８は、他の例にかかる積層インダクタの一部分解斜視図である。図８に示すように、この積層インダクタ１０’は、コイルの磁束の方向が外部電極１３を結ぶ方向と直交するようにコイル導体パターン３０’を形成している。また、最上層のコイル導体パターン３０’の端部は積層体１１の一方の端部に露出して引出導体パターン３１’を形成している。この引出導体パターン３１が一方の外部電極１３に接続する。同様に、最下層のコイル導体パターンの端部は積層体１１の他方の端部に露出し、他方の外部電極１３に接続する。なお、コイル導体パターン３０’及びスルーホール４０の形成については前述した積層インダクタ１０と同様である。
【００３７】
さらに、本実施の形態では、積層電子部品の一例として積層インダクタを例示したが、本発明はこれに限定されることはない。例えば、積層フィルタやインダクタアレイなどスルーホールを介して層間が接続されている積層電子部品であれば本発明を実施することができる。特に、本実施の形態のように、積層方向と磁束の方向が同一方向となるような積層電子部品では、積層数が大きくなることから本発明は有効である。
【００３８】
【発明の効果】
以上詳述したように、請求項１の発明によれば、スルーホールが線状の導体パターン上にその長さ方向に沿って導体パターンより小さい幅の長孔形状に形成されているので、スルーホール接続用のランドを形成することなく、接触面積を大きく維持したまま導体パターン間の導通接続が確実なものとなる。これにより、ランド形成により生じる浮遊容量の増加や自己共振周波数の低下を防止できる。また、スルーホールが長孔形状に形成されているので、絶縁シートの積層がスルーホールの長手方向に多少ずれても、導体パターンの接続を十分に確保できる。さらに、絶縁シートの積層がスルーホールの短手方向に多少ずれても、導体パターンの接続を十分に確保できる。したがって、電気的特性を維持しつつ内部電極の導通を確実にすることができる。
【図面の簡単な説明】
【図１】積層インダクタの積層体の外観斜視図
【図２】積層インダクタにおける積層体の分解斜視図
【図３】フェライトシートの平面図
【図４】積層体の断面図
【図５】他の例にかかる積層インダクタにおける積層体の分解斜視図
【図６】他の例にかかる積層インダクタにおけるフェライトシートの平面図
【図７】他の例にかかる積層インダクタにおけるフェライトシートの平面図
【図８】他の例にかかる積層インダクタの一部分解斜視図
【図９】従来の積層インダクタにおける積層体の分解斜視図
【図１０】従来のフェライトシートの平面図
【符号の説明】
１０…積層インダクタ、１１…積層体、１２…内部電極、１３…外部電極、２０…フェライトシート、３０…コイル導体パターン、３１…引出導体パターン、４０，４１…スルーホール
【発明の属する技術分野】
本発明は、積層インダクタや積層フィルタ等の積層電子部品に関する。
【０００２】
【従来の技術】
従来、この種の積層電子部品の一例として図９及び図１０に示す積層インダクタが知られている。図９は従来の積層インダクタにおける積層体の分解斜視図、図１０はフェライトシートの平面図である。
【０００３】
この積層インダクタは、コイルを形成する内部電極が埋設された略直方体形状の積層体と、積層体の両端部に形成され前記内部電極と導通接続する一対の外部電極とを備えている。内部電極は、磁束方向が外部電極を結ぶ方向となるように巻回されたコイルを形成しており、コイルの両端が積層体の端面に引き出されそれぞれ外部電極と接続している。
【０００４】
積層体は、フェライトなどの磁性体物質からなる。図９に示すように、この積層体１０１は、複数のフェライトシート１０２を外部電極を結ぶ方向（図９では紙面上下方向）に積層圧着して形成されている。各フェライトシート１０２には、導体パターン１０３が形成されている。隣り合うフェライトシート１０２の導体パターン１０３は、スルーホール１０４により相互に接続されている。すなわち、導体パターン１０３はスルーホール１０４を形成した後のフェライトシート１０２に導電性ペーストを塗布して形成されたものであり、この塗布時に、スルーホール１０４内にも導電性ペーストが充填され、これにより隣り合うフェライトシート１０２間が導通接続される。
【０００５】
導体パターン１０３は、図１０に示すように、積層体の中央部においては、略コ字状に形成されるとともに、その端部にスルーホール１０４による接続用のランド１０５を有している。また、導体パターン１０３は、積層体の両端部においては、前記コイルを端面に引き出すために、スルーホール１０４による接続用のランド１０５のみが形成されている。
【０００６】
【発明が解決しようとする課題】
ところで、このような積層電子部品では、スルーホールによる導体パターン間の導通接続を確実に行うことが重要である。特に、前述した積層インダクタのように、外部電極を結ぶ方向にフェライトシートを積層して形成する場合には、スルーホールによる接続箇所が多くなるので、この問題は重要である。スルーホールによる接続における接続不良としては、積層ずれが挙げられる。すなわち、上下層のシートが互いにずれて積層されることにより上側の導体パターンと下側の導体パターンとの導通接続が不十分になる場合がある。また、このような上下層のシートが互いにずれた状態で積層されると、導通接続は維持されているものの、スルーホールと導体パターンの接触面積が減少することになる。この接触面積の減少は、接触抵抗が増大を招き、耐電流が小さくなり好ましいものではなくなるという問題もある。
【０００７】
このような問題を解決するため、図９を参照して前述したように、従来の積層インダクタ１００では、スルーホール１０４を介して接続する部位にランド１０５を形成している。このランド１０５の直径は、コイルを形成する導体パターン１０３の幅よりも大きく、また、スルーホール１０４を被覆する大きさに形成している。これにより、多少の積層ずれが生じてもランド１０５とスルーホール１０４の接続を維持し、さらに接触面積も維持している。
【０００８】
しかしながら、この積層インダクタでは、ランド１０５を設けているため、導体パターン１０３が理想的なコイル形成用の形状とならなくなり、また、ランド１０５と外部電極との浮遊容量が増加するため、自己共振周波数（ｆ０）が下がるという問題があった。
【０００９】
本発明は、上記事情に鑑みてなされたものであり、その目的とするところは、電気的特性を維持しつつ内部電極の導通を確実にすることができる積層電子部品を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、請求項１では、内部電極を形成する導体パターンが印刷された複数の絶縁シートを積層して形成される積層電子部品において、互いに異なる層の導体パターン間が、線状の導体パターン上にその長さ方向に沿って形成された長孔形状のスルーホールを介して接続され、前記スルーホールは、導体パターンより幅が小さく、前記スルーホールによる接続において接続対象となる導体パターンは、スルーホールの長手方向に直交する方向を長さ方向とする線状に形成されていることを特徴とするものを提案する。
【００１１】
本発明によれば、スルーホールが線状の導体パターン上にその長さ方向に沿って導体パターンより小さい幅の長孔形状に形成されているので、スルーホール接続用のランドを形成することなく、接触面積を大きく維持したまま導体パターン間の導通接続が確実なものとなる。これにより、ランド形成により生じる浮遊容量の増加や自己共振周波数の低下を防止できる。また、スルーホールが長孔形状に形成されているので、絶縁シートの積層がスルーホールの長手方向に多少ずれても、導体パターンの接続を十分に確保できる。さらに、スルーホールによる接続において接続対象となる導体パターンは、スルーホールの長手方向に直交する方向を長さ方向とする線状に形成されているので、絶縁シートの積層がスルーホールの短手方向に多少ずれても、導体パターンの接続を十分に確保できる。
【００１２】
本発明の好適な態様の一例として、請求項２では、請求項１記載の積層電子部品において、積層体には、コイルの磁束方向の両端部に、内部電極と導通接続する外部電極が形成されていることを特徴とするものを提案する。
【００１５】
【発明の実施の形態】
本発明の一実施の形態にかかる積層電子部品について図１〜図３を参照して説明する。本実施の形態では、積層電子部品の一例として積層インダクタについて説明する。図１は積層インダクタの積層体の外観斜視図、図２は積層インダクタにおける積層体の分解斜視図、図３はフェライトシートの平面図である。
【００１６】
この積層インダクタ１０は、図１に示すように、コイルを形成する内部電極１２が埋設された略直方体形状の積層体１１と、積層体１１の両端部に形成され前記内部電極１２と導通接続する一対の外部電極１３とを備えている。内部電極１２は、磁束方向が外部電極１３を結ぶ方向となるように巻回されたコイルを形成しており、コイルの両端が積層体１１の端面に引き出され、それぞれ外部電極１３と接続している。
【００１７】
積層体１１は、フェライトなどの磁性体物質からなる。図２に示すように、この積層体１１は、絶縁シートである複数のフェライトシート２０を外部電極を結ぶ方向（図２では紙面上下方向）に積層圧着し、これを焼成して形成されている。フェライトシート２０には、積層体１１の中央部においてはコイルを形成するコイル導体パターン３０が形成されており、積層体１１の両端部にはコイルを積層体１１の端面に引き出す引出導体パターン３１が形成されている。隣り合うフェライトシート２０のコイル導体パターン３０又は引出導体パターン３１は、それぞれスルーホール４０及びスルーホール４１により相互に接続されている。なお、以下の説明では、シートの相対的な位置関係について、図２における紙面上下方向をもって表す。
【００１８】
コイル導体パターン３０は、図２及び図３に示すように、所定幅の略コ字状のパターンに形成されている。コイル導体パターン３０の一端部にはスルーホール４０が形成されており、このスルーホール４０を介して下層のシートに形成されているコイル導体パターン３０又は引出導体パターン３１と接続する。また、コイル導体パターン３０の他端部は、上層のシートに形成されたスルーホール４０又は４１を介して当該上層のシートに形成されたコイル導体パターン３０又は引出導体パターン３１と接続する。隣り合うフェライトシート２０に形成された各コイル導体パターン３０は、コ字形状の開口方向が相対的に９０°回転するように形成されている。これにより、コイル導体パターン３０は、外部電極１３を結ぶ方向を軸として螺旋状に導通接続し、内部電極１２のコイル部を形成する。
【００１９】
引出導体パターン３１は、図２に示すように、ランド形状のパターンに形成されている。この引出導体パターン３１の中心には、スルーホール４１が形成されている。これにより、コイルを積層体１１の端面に引き出す内部電極１２の引出部を形成する。
【００２０】
スルーホール４０は、図３に示すように、前記コイル導体パターン３０に被覆されるように当該コイル導体パターン３０よりも小さい幅の長孔形状に穿孔されている。この長孔形状としては、例えば長方形や楕円形や長円形である。このスルーホール４０は、長手方向がコイル導体パターン３０の長さ方向に沿うように形成されている。このスルーホール４０には、コイル導体パターン３０の形成時に充填された当該パターンと同一物質が充填されている。これにより、コイル導体パターン３０と下層に配置されたフェライトシート２０のコイル導体パターン３０又は引出導体パターン３１が接続される。なお、図３において、点線は下層のフェライトシート２０に形成されたコイル導体パターン３０を表し、また、ハッチング部はスルーホール４０による接続部を表している。
【００２１】
スルーホール４１は、ランド形状の前記引出導体パターン３１のほぼ中心位置に穿孔されている。スルーホール４１は、引出導体パターン３１の約半分の直径を有するように形成されている。このスルーホール４１にも、前記スルーホール４０と同様に、引出導体パターン３１の形成時に充填された当該パターンと同一物質が充填されている。
【００２２】
外部電極１３は、積層体１１の端面に露出する内部電極１２と接続している。具体的には、積層体１１の一端側は、最上層のフェライトシート２０に形成された引出導体パターン３１と接続し、他端側は最下層のフェライトシート２０に形成されたスルーホール４１と接続している。
【００２３】
次に、この積層インダクタ１０の製造方法について説明する。なお、ここでは多数の積層インダクタ１０をまとめて製造する場合について説明する。
【００２４】
まず、フェライトシートを作成する。具体的には、ＦｅＯ２，ＣｕＯ，ＺｎＯ，ＮｉＯからなる仮焼粉砕後のフェライト微粉末に、エチルセルロース、テルピネオールを加え、これを混練してフェライトペーストを得る。このフェライトペーストをドクターブレード法等を用いてシート化してフェライトシートを得る。
【００２５】
次に、このフェライトシートに金型による打ち抜きやレーザ加工などの手段を用いて前述したスルーホール４０又は４１を形成する。次いで、このフェライトシートに導電性ペーストを所定パターンで印刷する。ここで、導電性ペーストの印刷パターンは、スルーホール４０を形成したシートには前記コイル導体パターンとなるように形成し、スルーホール４１を形成したシートには前記引出導体パターンとなるように形成する。ここで、導電性ペーストとしては、例えばＡｇを主成分とした金属ペーストを用いる。
【００２６】
次に、これらフェライトシートをシート間の導体パターンが互いにスルーホール４０又は４１で接続されるように積層圧着してシート積層体を得る。次いで、このシート積層体を単位形状にカットする。
【００２７】
次に、これを空気中にて約４００℃で２時間加熱してバインダ成分を除去し、さらに空気中にて約８５０〜９００℃で２時間焼成することにより、内部電極１２が埋設された積層体１１を得る。
【００２８】
次いで、この積層体１１の両端部にディップ法などを用いて導電性ペーストを塗布し、これを空気中にて約８００℃で２時間焼成することにより、外部電極１３を形成する。ここで、導電性ペーストとしては、内部電極形成用のものと同じ組成のものを用いた。最後に、外部電極１３にメッキ処理を施し積層インダクタ１０が得られる。
【００２９】
このような積層インダクタ１０は、スルーホール４０が線状のコイル導体パターン３０上にその長さ方向に沿って長孔形状に形成されているので、スルーホール接続用のランドを形成することなく、接触面積を大きく維持したままコイル導体パターン３０又は引出導体パターン３１間の導通接続が確実なものとなる。これにより、ランド形成により生じる浮遊容量の増加や自己共振周波数の低下を防止できる。
【００３０】
また、スルーホール４０が長孔形状に形成されているので、図４（ａ）に示すように、フェライトシート２０の積層がスルーホール４０の長手方向に多少ずれても導体パターンの接続を十分に確保できる。ここで、図４は積層体の断面図である。また、図中においてハッチング部が接続部を表している。
【００３１】
さらに、スルーホール４０による接続において接続対象となる下層のシートに形成されたコイル導体パターン３０は、スルーホール４０の長手方向に直交する方向を長さ方向とする線状に形成されているので、図４（ｂ）に示すように、フェライトシート２０の積層がスルーホール４０の短手方向に多少ずれても導体パターンの接続を十分に確保できる。
【００３２】
因みに積層インダクタ１０の具体例として、外形寸法が２．１ｍｍｘ２．１ｘｍｍｘ２．５ｍｍ、コイル導体パターン３０の線幅が２００μｍ、ターン数が５、スルーホール４０の形状が１６０μｍｘ３００μｍの長円である積層インダクタ１０を２００個作成して各種電気特性を測定して表１を得た。なお、比較対照として、図８及び図９を参照して前述した従来の積層インダクタ１００を同数作成した。この積層インダクタ１００は、ランド径を２６０μｍ、スルーホール径２２０μｍとした。寸法、ターン数、材質等は前記積層インダクタ１０と同一とした。
【００３３】
【表１】
この表１から読みとれるように、本実施の形態にかかる積層インダクタでは、生産性を落とすことなく、低い直流抵抗値を有し、導通不良が少なく、高耐電流性を有し、高い自己共振周波数を有する積層インダクタを得ることができた。
【００３５】
なお、本実施の形態では、コイル導体パターン３０を略コ字形状のパターンに形成したが、本発明はこれに限定されることはない。例えば図５及び図６に示すように、コイル導体パターン３０のスルーホール４０が形成されていない端部を、さらに屈曲して形成してもよい。この場合には、上層のシートに形成したスルーホール４０との接触面積がさらに向上するので、積層ずれが生じても導通不良を起こすことがない。また、図７に示すように、導体パターン３０を曲線状のパターンに形成するとともに、スルーホール４０をこれに沿うように曲線状に形成してもよい。なお、この場合には、スルーホール４０の作成はレーザ穿孔が適している。
【００３６】
また、本実施の形態では、コイルの磁束の方向が外部電極１３を結ぶ方向となるように内部電極１２を形成したが、本発明はこれに限定されるものではない。すなわち、図８に示すような積層インダクタ１０’であってもよい。図８は、他の例にかかる積層インダクタの一部分解斜視図である。図８に示すように、この積層インダクタ１０’は、コイルの磁束の方向が外部電極１３を結ぶ方向と直交するようにコイル導体パターン３０’を形成している。また、最上層のコイル導体パターン３０’の端部は積層体１１の一方の端部に露出して引出導体パターン３１’を形成している。この引出導体パターン３１が一方の外部電極１３に接続する。同様に、最下層のコイル導体パターンの端部は積層体１１の他方の端部に露出し、他方の外部電極１３に接続する。なお、コイル導体パターン３０’及びスルーホール４０の形成については前述した積層インダクタ１０と同様である。
【００３７】
さらに、本実施の形態では、積層電子部品の一例として積層インダクタを例示したが、本発明はこれに限定されることはない。例えば、積層フィルタやインダクタアレイなどスルーホールを介して層間が接続されている積層電子部品であれば本発明を実施することができる。特に、本実施の形態のように、積層方向と磁束の方向が同一方向となるような積層電子部品では、積層数が大きくなることから本発明は有効である。
【００３８】
【発明の効果】
以上詳述したように、請求項１の発明によれば、スルーホールが線状の導体パターン上にその長さ方向に沿って導体パターンより小さい幅の長孔形状に形成されているので、スルーホール接続用のランドを形成することなく、接触面積を大きく維持したまま導体パターン間の導通接続が確実なものとなる。これにより、ランド形成により生じる浮遊容量の増加や自己共振周波数の低下を防止できる。また、スルーホールが長孔形状に形成されているので、絶縁シートの積層がスルーホールの長手方向に多少ずれても、導体パターンの接続を十分に確保できる。さらに、絶縁シートの積層がスルーホールの短手方向に多少ずれても、導体パターンの接続を十分に確保できる。したがって、電気的特性を維持しつつ内部電極の導通を確実にすることができる。
【図面の簡単な説明】
【図１】積層インダクタの積層体の外観斜視図
【図２】積層インダクタにおける積層体の分解斜視図
【図３】フェライトシートの平面図
【図４】積層体の断面図
【図５】他の例にかかる積層インダクタにおける積層体の分解斜視図
【図６】他の例にかかる積層インダクタにおけるフェライトシートの平面図
【図７】他の例にかかる積層インダクタにおけるフェライトシートの平面図
【図８】他の例にかかる積層インダクタの一部分解斜視図
【図９】従来の積層インダクタにおける積層体の分解斜視図
【図１０】従来のフェライトシートの平面図
【符号の説明】
１０…積層インダクタ、１１…積層体、１２…内部電極、１３…外部電極、２０…フェライトシート、３０…コイル導体パターン、３１…引出導体パターン、４０，４１…スルーホール
Claims (2)
- 内部電極を形成する導体パターンが印刷された複数の絶縁シートを積層して形成される積層電子部品において、
互いに異なる層の導体パターン間が、線状の導体パターン上にその長さ方向に沿って形成された長孔形状のスルーホールを介して接続され、
前記スルーホールは、導体パターンより幅が小さく、
前記スルーホールによる接続において接続対象となる導体パターンは、スルーホールの長手方向に直交する方向を長さ方向とする線状に形成されている
ことを特徴とする積層電子部品。 - 積層体には、コイルの磁束方向の両端部に、内部電極と導通接続する外部電極が形成されている
ことを特徴とする請求項１記載の積層電子部品。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09290499A JP3571247B2 (ja) | 1999-03-31 | 1999-03-31 | 積層電子部品 |
| US09/541,734 US6580350B1 (en) | 1999-03-31 | 2000-04-03 | Laminated electronic component |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09290499A JP3571247B2 (ja) | 1999-03-31 | 1999-03-31 | 積層電子部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000286125A JP2000286125A (ja) | 2000-10-13 |
| JP3571247B2 true JP3571247B2 (ja) | 2004-09-29 |
Family
ID=14067480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09290499A Expired - Fee Related JP3571247B2 (ja) | 1999-03-31 | 1999-03-31 | 積層電子部品 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6580350B1 (ja) |
| JP (1) | JP3571247B2 (ja) |
Families Citing this family (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4010920B2 (ja) * | 2002-09-30 | 2007-11-21 | Ｔｄｋ株式会社 | インダクティブ素子の製造方法 |
| US7161089B2 (en) | 2002-12-04 | 2007-01-09 | Tdk Corporation | Electronic component |
| JP4651930B2 (ja) * | 2002-12-04 | 2011-03-16 | Ｔｄｋ株式会社 | 電子部品 |
| CN100382207C (zh) * | 2003-09-01 | 2008-04-16 | 株式会社村田制作所 | 层叠线圈及其生产方法 |
| JP4211591B2 (ja) | 2003-12-05 | 2009-01-21 | 株式会社村田製作所 | 積層型電子部品の製造方法および積層型電子部品 |
| US8378777B2 (en) * | 2008-07-29 | 2013-02-19 | Cooper Technologies Company | Magnetic electrical device |
| WO2009016937A1 (ja) | 2007-07-30 | 2009-02-05 | Murata Manufacturing Co., Ltd. | チップ型コイル部品 |
| JP2009212255A (ja) * | 2008-03-04 | 2009-09-17 | Tdk Corp | コイル部品及びその製造方法 |
| JP5193845B2 (ja) * | 2008-12-25 | 2013-05-08 | Ｆｄｋ株式会社 | 積層インダクタ |
| JP5193844B2 (ja) * | 2008-12-25 | 2013-05-08 | Ｆｄｋ株式会社 | 積層インダクタ |
| WO2010087220A1 (ja) * | 2009-01-30 | 2010-08-05 | 株式会社村田製作所 | 電子部品及びその製造方法 |
| US20100225436A1 (en) * | 2009-03-05 | 2010-09-09 | Teledyne Scientific & Imaging, Llc | Microfabricated inductors with through-wafer vias |
| JP5223821B2 (ja) * | 2009-08-28 | 2013-06-26 | Ｔｄｋ株式会社 | 積層型電子部品 |
| CN103069514A (zh) * | 2010-08-18 | 2013-04-24 | 株式会社村田制作所 | 电子部件及其制造方法 |
| WO2013005482A1 (ja) * | 2011-07-06 | 2013-01-10 | 株式会社村田製作所 | 電子部品 |
| KR101396649B1 (ko) * | 2012-05-22 | 2014-05-16 | 삼성전기주식회사 | 칩 인덕터 및 이의 제조방법 |
| US9196410B2 (en) | 2012-05-22 | 2015-11-24 | Samsung Electro-Mechanics Co., Ltd. | Chip inductor and method of manufacturing the same |
| US9431473B2 (en) | 2012-11-21 | 2016-08-30 | Qualcomm Incorporated | Hybrid transformer structure on semiconductor devices |
| US10002700B2 (en) | 2013-02-27 | 2018-06-19 | Qualcomm Incorporated | Vertical-coupling transformer with an air-gap structure |
| US9634645B2 (en) | 2013-03-14 | 2017-04-25 | Qualcomm Incorporated | Integration of a replica circuit and a transformer above a dielectric substrate |
| JP5741615B2 (ja) | 2013-03-14 | 2015-07-01 | Tdk株式会社 | 電子部品及びその製造方法 |
| JP5761248B2 (ja) | 2013-04-11 | 2015-08-12 | 株式会社村田製作所 | 電子部品 |
| US20140327510A1 (en) * | 2013-05-06 | 2014-11-06 | Qualcomm Incorporated | Electronic device having asymmetrical through glass vias |
| US9449753B2 (en) | 2013-08-30 | 2016-09-20 | Qualcomm Incorporated | Varying thickness inductor |
| KR20150058869A (ko) * | 2013-11-21 | 2015-05-29 | 삼성전기주식회사 | 적층형 인덕터 |
| US9906318B2 (en) | 2014-04-18 | 2018-02-27 | Qualcomm Incorporated | Frequency multiplexer |
| KR102004793B1 (ko) * | 2014-06-24 | 2019-07-29 | 삼성전기주식회사 | 적층 전자부품 및 그 실장기판 |
| KR20160004090A (ko) * | 2014-07-02 | 2016-01-12 | 삼성전기주식회사 | 박막 인덕터용 코일 유닛, 박막 인덕터용 코일 유닛의 제조방법, 박막 인덕터 및 박막 인덕터의 제조방법 |
| US11024454B2 (en) * | 2015-10-16 | 2021-06-01 | Qualcomm Incorporated | High performance inductors |
| KR101883043B1 (ko) * | 2016-02-19 | 2018-07-27 | 삼성전기주식회사 | 코일 부품 |
| JP6477608B2 (ja) * | 2016-06-16 | 2019-03-06 | 株式会社村田製作所 | 電子部品 |
| US10490348B2 (en) * | 2016-06-24 | 2019-11-26 | Qualcomm Incorporated | Two-dimensional structure to form an embedded three-dimensional structure |
| KR20180068570A (ko) * | 2016-12-14 | 2018-06-22 | 삼성전기주식회사 | 인덕터 |
| JP6575537B2 (ja) * | 2017-01-10 | 2019-09-18 | 株式会社村田製作所 | インダクタ部品 |
| JP6780589B2 (ja) * | 2017-06-02 | 2020-11-04 | 株式会社村田製作所 | 電子部品 |
| KR102442385B1 (ko) * | 2017-07-05 | 2022-09-14 | 삼성전기주식회사 | 박막형 인덕터 |
| JP2019096818A (ja) | 2017-11-27 | 2019-06-20 | 株式会社村田製作所 | 積層型コイル部品 |
| JP7234552B2 (ja) | 2018-09-21 | 2023-03-08 | Tdk株式会社 | 積層コイル部品 |
| JP7475809B2 (ja) * | 2018-12-20 | 2024-04-30 | Tdk株式会社 | 積層コイル部品 |
| JP7493419B2 (ja) * | 2020-09-09 | 2024-05-31 | 株式会社村田製作所 | 光通信モジュール及び積層型コイル部品 |
| JP7409334B2 (ja) * | 2021-02-17 | 2024-01-09 | 株式会社村田製作所 | 積層型コイル部品 |
| JP7452507B2 (ja) | 2021-09-25 | 2024-03-19 | 株式会社村田製作所 | インダクタ |
| JP7517293B2 (ja) | 2021-09-25 | 2024-07-17 | 株式会社村田製作所 | インダクタ |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3812442A (en) * | 1972-02-29 | 1974-05-21 | W Muckelroy | Ceramic inductor |
| JPS59189212U (ja) * | 1983-05-18 | 1984-12-15 | 株式会社村田製作所 | チツプ型インダクタ |
| JP2967843B2 (ja) * | 1991-11-14 | 1999-10-25 | 太陽誘電株式会社 | 積層チップインダクタおよびその製造方法 |
| JPH0653050A (ja) * | 1992-07-28 | 1994-02-25 | Taiyo Yuden Co Ltd | 積層チップインダクタおよびその製造方法 |
| JP3132786B2 (ja) * | 1992-08-19 | 2001-02-05 | 太陽誘電株式会社 | 積層チップインダクタおよびその製造方法 |
-
1999
- 1999-03-31 JP JP09290499A patent/JP3571247B2/ja not_active Expired - Fee Related
-
2000
- 2000-04-03 US US09/541,734 patent/US6580350B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6580350B1 (en) | 2003-06-17 |
| JP2000286125A (ja) | 2000-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3571247B2 (ja) | 積層電子部品 | |
| JP3686908B2 (ja) | 積層型コイル部品及びその製造方法 | |
| JP4019071B2 (ja) | コイル部品 | |
| JP3164000B2 (ja) | 積層型インダクタ | |
| JP2002246231A (ja) | 積層型インダクタ | |
| JP3201309B2 (ja) | 積層型コイル及びその製造方法 | |
| WO2007043309A1 (ja) | 積層コイル部品 | |
| JP2001044035A (ja) | 積層インダクタ | |
| JP2001044038A (ja) | 積層電子部品 | |
| JP3132786B2 (ja) | 積層チップインダクタおよびその製造方法 | |
| JP2002093623A (ja) | 積層インダクタ | |
| JPH11265823A (ja) | 積層型インダクタ及びその製造方法 | |
| JPH1197256A (ja) | 積層型チップインダクタ | |
| JP2002343649A (ja) | 積層セラミックチップ部品 | |
| JP4400430B2 (ja) | 積層型インダクタ | |
| JPH0732908U (ja) | 電磁石 | |
| JP4317179B2 (ja) | 積層型フィルタ | |
| JP2001060518A (ja) | 積層電子部品 | |
| JP2021125648A (ja) | コイル部品 | |
| JP3208842B2 (ja) | Ｌｃ複合電子部品 | |
| US20120161914A1 (en) | Transformer | |
| JPH05205944A (ja) | 積層型インダクタおよび積層セラミック部品 | |
| JP4960583B2 (ja) | 積層型ｌｃ複合部品 | |
| JPH0447950Y2 (ja) | ||
| JP2005229219A (ja) | 積層型フィルタ及び積層型フィルタアレイ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040409 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040615 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040623 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090702 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |