JP3570837B2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージ Download PDFInfo
- Publication number
- JP3570837B2 JP3570837B2 JP00875097A JP875097A JP3570837B2 JP 3570837 B2 JP3570837 B2 JP 3570837B2 JP 00875097 A JP00875097 A JP 00875097A JP 875097 A JP875097 A JP 875097A JP 3570837 B2 JP3570837 B2 JP 3570837B2
- Authority
- JP
- Japan
- Prior art keywords
- weight
- insulating base
- semiconductor element
- copper
- less
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子を収容するための半導体素子収納用パッケージに関するものである。
【０００２】
【従来の技術】
従来、半導体素子を収容するための半導体素子収納用パッケージは、一般に酸化アルミニウム質焼結体等の電気絶縁材料から成り、その上面の略中央部に半導体素子を収容するための凹部及び該凹部周辺から周縁部にかけて導出されたタングステン、モリブデン、マンガン等の高融点金属材料から成る配線層を有する絶縁基体と、半導体素子を外部電気回路に電気的に接続するために前記配線層に銀ロウ材等のロウ材を介してロウ付けされた外部リード端子と、蓋体とから構成されており、絶縁基体の凹部底面に半導体素子を接着剤を介して接着固定するとともに該半導体素子の各電極をボンディングワイヤを介して配線層に接続し、しかる後、絶縁基体上面に蓋体をガラス、樹脂、ロウ材等から成る封止材を介して接合させ、絶縁基体と蓋体とから成る容器内部に半導体素子を気密に収容することによって製品としての半導体装置となる。
【０００３】
また、前記半導体素子収納用パッケージは、絶縁基体の下面にタングステン、モリブデン、マンガン等の高融点金属材料から成る金属層が被着されており、該金属層に銅等の熱伝導性に優れた金属材料から成る放熱板を銀ロウ材（ＢＡｇ−８等）を介しロウ付けしておくことによって半導体素子が作動時に発する熱を放熱板を介し外部（大気中）に良好に放散されるようになっている。
【０００４】
【発明が解決しようとする課題】
しかしながら、この従来の半導体素子収納用パッケージにおいては絶縁基体を形成する酸化アルミニウム質焼結体の比誘電率が９〜１０（室温１ＭＨｚ）と高いことから絶縁基体に設けた配線層を伝わる電気信号の伝搬速度が遅く、そのため信号の高速伝搬を要求する半導体素子は収容が不可となる欠点を有していた。
【０００５】
また絶縁基体に形成されている配線層はタングステンやモリブデン、マンガン等の高融点金属材料により形成されており、該タングステン等はその電気抵抗率が５．４μΩ・ｃｍ（２０℃）以上と高いことから配線層に電気信号を伝搬させた場合、電気信号に大きな減衰を生じ、電気信号を正確、かつ確実に伝搬させることができないという欠点も有していた。
【０００６】
そこで上記欠点を解消するために絶縁基体を比誘電率が低く、且つ低温焼成ができ配線層として銅や銀、金等の電気抵抗率が低い金属材料で形成することができるガラスセラミックス焼結体で形成することが提案されている。
【０００７】
かかる絶縁基体をガラスセラミックス焼結体で形成した半導体素子収納用パッケージは、ガラスセラミックス焼結体の比誘電率が７以下（室温１ＭＨｚ）と低いことから絶縁基体に設けた配線層を伝わる電気信号の伝搬速度を速いものとして信号の高速伝搬を要求する半導体素子の収容が可能となる。
【０００８】
また前記ガラスセラミックス焼結体は低温焼成（約８００℃〜９００℃）が可能であることから配線層に電気抵抗率が低い銅や銀、金を使用することができ、その結果、配線層に電気信号を伝搬させた場合、電気信号に大きな減衰を生じることなく、電気信号を正確、かつ確実に伝搬させることが可能となる。
【０００９】
しかしながら、前記絶縁基体をガラスセラミックス焼結体で形成した半導体素子収納用パッケージは、ガラスセラミックス焼結体の熱膨張係数伝導率が約２．５Ｗ／ｍ・Ｋ程度と低いため、半導体素子が作動時に大量の熱を発生した場合、該熱を外部に良好に放散させることができず、その結果、半導体素子が該半導体素子自身の発する熱によって高温となり、半導体素子に熱破壊を招来させたり、特性に熱変化を来し、正常に作動させることができなくなるという欠点が誘発されてしまう。
【００１０】
またこの半導体素子が発する熱の問題に対し、従来の半導体素子収納用パッケージと同様、ガラスセラミックス焼結体から成る絶縁基体の下面に銅や銀、金等の金属材料から成る金属層を被着させておき、該金属層に銅等の熱伝導性に優れた金属材料から成る放熱板を銀ロウ材（ＢＡｇ−８等）を介しロウ付けすることが考えられる。
【００１１】
しかしながら、放熱体を形成する銅はその熱膨張係数が１７×１０−６／℃であり、絶縁基体を形成するガラスセラミックス焼結体の熱膨張係数（５×１０−６／℃〜６×１０−６／℃）と大きく相違することから絶縁基体と放熱体の両者に半導体素子が作動時に発生した熱が印加されると両者間に大きな熱応力が発生し、該熱応力によって絶縁基体に割れやクラックが発生し、その結果、絶縁基体と蓋体とから成る容器の気密封止が破れ、内部に収容する半導体素子を長期間にわたり正常、且つ安定に作動させることができないという欠点が誘発されてしまう。 また放熱体を銀ロウ材で絶縁基体の下面に被着させた銅や銀、金等から成る金属層にロウ付けした場合、銀ロウ材のロウ付け処理温度が９００℃前後と高いことからロウ付け時に金属層の一部が銀ロウ材に吸収されてしまい、その結果、放熱体を金属基体に強固にロウ付けすることができないという欠点も誘発されてしまう。
【００１２】
本発明は上記諸欠点に鑑み案出されたもので、その目的は内部に高速駆動を行う半導体素子を収容することができ、かつ収容する半導体素子を長期間にわたり正常、かつ安定に作動させることができる半導体素子収納用パッケージを提供することにある。
【００１３】
【課題を対決するための手段】
本発明は、複数の配線層を有するとともに上面に半導体素子が搭載される搭載部が形成され、かつ下面に放熱体がロウ材を介しロウ付けされている絶縁基体と、蓋体とから成り、内部に半導体素子を収容する半導体素子収納用パッケージであって、前記絶縁基体は比誘電率が７以下、熱膨張係数が４×１０-6／℃〜８×１０-6／℃の８００〜９００℃で低温焼成された、ムライト系結晶化ガラスにアルミナ（Ａｌ2Ｏ3）もしくはムライト（３Ａｌ2Ｏ3・２ＳｉＯ2）を添加して成る原料粉末より製作されたガラスセラミックス焼結体で、配線層は該ガラスセラミックス焼結体と同時焼成される電気抵抗率が２．５μΩ・ｃｍ以下の金属材料で、放熱体は熱伝導率が１００Ｗ／ｍ・Ｋ以上、熱膨張係数が４×１０-6／℃乃至８×１０-6／℃の金属材料で形成されており、かつロウ材の融点が５００℃以下であり、前記ロウ材は、１０重量％乃至５０重量％のインジウムまたは錫と、１０重量％乃至７０重量％の銀と、１０重量％乃至７５重量％のアンチモンと、１０重量％以下の銅とから成る合金により形成されていることを特徴とするものである。
【００１４】
また本発明は、前記配線層が銅、銀、金の少なくとも１種より形成されていることを特徴とするものである。
【００１５】
更に本発明は、前記放熱体を、１０重量％乃至２０重量％の銅と、８０重量％乃至９０重量％のタングステンとの合金、或いはモリブデン板の上下両面に、該モリブデン板と同じ厚みの銅板を張り合わせたもの、または２９重量％乃至３３重量％のニッケルと、１３重量％乃至１７重量％のコバルトと、残部が鉄から成る鉄−ニッケル−コバルト合金板の上下両面に、該鉄−ニッケル−コバルト合金板の厚さに対し１／３の厚みの銅板を張り合わせたもので形成することを特徴とするものである。
【００１７】
更にまた本発明は、前記放熱体の面積が２０ｍｍＳＱ以下であり、少なくとも１つの放熱体が絶縁基体の下面にロウ付けされていることを特徴とするものである。
【００１８】
本発明の半導体素子収納用パッケージによれば、絶縁基体を比誘電率が７以下（室温１ＭＨｚ）のガラスセラミックス焼結体で形成したことから、絶縁基体に設けた配線層を伝わる電気信号の伝搬速度を速いものとして信号の高速伝搬を要求する半導体素子の収容が可能となる。
【００１９】
また本発明の半導体素子収納用パッケージによれば、絶縁基体を低温焼成（約８００℃〜９００℃）が可能なガラスセラミックス焼結体で形成したことから、絶縁基体と同時焼成により形成される配線層を電気抵抗率が低い銅や銀、金で形成することができ、その結果、配線層に電気信号を伝搬させた場合、電気信号に大きな減衰を生じることなく、電気信号を正確、かつ確実に伝搬させることも可能となる。
【００２０】
更に本発明の半導体素子収納用パッケージによれば、絶縁基体の下面に、１０重量％乃至２０重量％の銅と、８０重量％乃至９０重量％のタングステンとの合金、或いはモリブデン板の上下両面に、該モリブデン板と同じ厚みの銅板を張り合わせたもの、または２９重量％乃至３３重量％のニッケルと、１３重量％乃至１７重量％のコバルトと、残部が鉄から成る鉄−ニッケル−コバルト合金板の上下両面に、該鉄−ニッケル−コバルト合金板の厚さに対し１／３の厚みの銅板を張り合わせたもの等から成る熱伝導率が１００Ｗ／ｍ・Ｋ以上の放熱体をロウ付けしたことから半導体素子が作動時に大量の熱を発生したとしてもその熱は放熱体を介して外部に良好に放散され、その結果、半導体素子を常に適温として半導体素子を長期間にわたり正常、かつ安定に作動させることができる。
【００２１】
また更に本発明の半導体素子収納用パッケージによれば、放熱体を絶縁基体にロウ付けするロウ材として、１０重量％乃至５０重量％のインジウムまたは錫と、１０重量％乃至７０重量％の銀と、１０重量％乃至７５重量％のアンチモンと、１０重量％以下の銅とから成る合金から成る融点が５００℃以下のものを使用したことから絶縁基体に被着されている金属層に放熱体をロウ付けする際、ロウ材が金属層を吸収することはなく、また絶縁基体に変形等を発生させることも有効に防止されて放熱体を絶縁基体に強固にロウ付けすることができる。
【００２２】
また更に本発明の半導体素子収納用パッケージによれば、一つの放熱体の面積を２０ｍｍＳＱ以下としたことから放熱体と絶縁基体の熱膨張係数が多少相違していたとしても両者のロウ付け面積が狭いことから両者間に大きな熱応力が発生することはなく、該熱応力によって絶縁基体にクラックや割れ等が発生することもない。
【００２３】
【発明の実施の形態】
次に、本発明を添付図面に基づき詳細に説明する。
図１は、本発明の半導体素子収納用パッケージの一実施例を示し、１は絶縁基体、２は蓋体である。この絶縁基体１と蓋体２とで半導体素子３を収容するための容器４が構成される。
【００２４】
前記絶縁基体１は、その上面中央部に半導体素子３が搭載収容される凹部１ａが設けてあり、該凹部１ａ底面には半導体素子３がロウ材、ガラス、樹脂等の接着剤を介して搭載される。
【００２５】
前記絶縁基体１は、ムライト系結晶化ガラスにアルミナ（Ａｌ2Ｏ3）もしくはムライト（３Ａｌ2Ｏ3・２ＳｉＯ2）を添加して成る原料粉末より製作されたガラスセラミックス焼結体（比誘電率５〜６）で形成されている。
【００２７】
また前記絶縁基体１は凹部１ａ周辺から外周縁にかけて複数の配線層５が被着形成されおり、該配線層５は内部に収容する半導体素子３の各電極を外部電気回路に電気的に接続する作用をなし、配線層５の凹部１ａ周辺部には半導体素子３の各電極がボンディングワイヤ６を介して電気的に接続され、また外周縁に導出された部材には外部電気回路と接続される外部リード端子７がロウ材を介して取着されている。
【００２８】
前記配線層５は銅、銀、金等の電気抵抗率が２．５μΩ・ｃｍ以下の金属材料から成り、例えば、銅等の粉末に適当な有機溶剤、溶媒を添加混合して得た銅ペーストを絶縁基体１となるグリーンシートに予め従来周知のスクリーン印刷法により所定パターンに印刷塗布しておくことよって絶縁基体１の凹部１ａ周辺から外周縁にかけて被着形成される。
【００２９】
前記配線層５を形成する銅、銀、金等の金属材料はその融点が約１０００℃と低いものの絶縁基体１を構成するガラスセラミックス焼結体の焼成温度が低いことから絶縁基体１に所定パターンに被着形成することが可能となる。
【００３０】
また前記配線層５はその電気抵抗率が２．５μΩ・ｃｍ以下と低いことから配線層５を介して容器４内部に収容する半導体素子３と外部電気回路との間に電気信号の出し入れをしたとしても、配線層５において電気信号が大きく減衰することはなく、その結果、半導体素子３に正確、かつ確実な駆動を行わせることができる。
【００３１】
更に前記配線層５は、該配線層５の被着形成されている絶縁基体１の比誘電率が７以下（室温１ＭＨｚ）、好適には５．５〜６と低いことから配線層５を伝わる電気信号の伝搬速度が速いものとなり、その結果、配線層５を介して容器４内部に収容する半導体素子３と外部電気回路との間に電気信号の出し入れをしたとしても、電気信号の伝搬に遅延を生じることなく、半導体素子３に正確、かつ確実に電気信号を出し入れすることができる。
【００３２】
なお、前記配線層５は銅や銀から成る場合、その露出表面に耐蝕性に優れる金等をメッキ法により１．０μｍ〜２０μｍの厚みに被着させておくと配線層２の酸化腐食を有効に防止することができるとともに配線層５とボンディングワイヤ６との接続及び配線層５への外部リード端子７の取着強固となすことができる。
【００３３】
従って、前記配線層５は銅や銀から成る場合、配線層５の酸化腐食を防止し、配線層５とボンディングワイヤ６及び外部リード端子７との取着を強固とするには配線層５の露出表面に金等の耐蝕性に優れる金属を１．０μｍ〜２０μｍの厚みに被着させておくことが好ましい。
【００３４】
また前記絶縁基体１に被着した配線層５にロウ付けされる外部リード端子７は鉄−ニッケル−コバルト合金や鉄−ニッケル合金等の金属材料から成り、半導体素子３の各電極を外部電気回路に電気的に接続する作用をなす。
【００３５】
前記外部リード端子７は鉄−ニッケル−コバルト合金等のインゴット（塊）を圧延加工法や打ち抜き加工法等、従来周知の金属加工法を採用し、所定の形状に形成することによって製作される。
【００３６】
前記外部リード端子７は融点が５００℃以下の金属材料からなるロウ材、具体的には、１０重量％乃至５０重量％のインジウムまたは錫と、１０重量％乃至７０重量％の銀と、１０重量％乃至７５重量％のアンチモンと、１０重量％以下の銅とから成る合金、あるいは８８重量％の金と、１２重量％のゲルマニウムとの共晶合金が好適に使用される。
【００３７】
前記ロウ材はその融点が５００℃以下と低いことから絶縁基体１に被着させた配線層５に外部リード端子７をロウ付けする際、ロウ材を加熱溶融させる熱によって絶縁基体１が大きく変形することはなく、その結果、絶縁基体１に被着させた配線層５に断線等を招来することもない。
更に前記絶縁基体１はその下面に金属層８が被着形成されており、該金属層８にはロウ材９を介して放熱体１０がロウ付けされている。
【００３８】
前記絶縁基体１の下面に被着形成されている金属層８は放熱体１０を絶縁基体１にロウ付けするための下地金属層として作用し、銅、銀、金等の金属材料から成り、前述の配線層５と同様の方法によって絶縁基体１の下面に被着形成される。
【００３９】
また前記金属層８にロウ付けされる放熱体１０は、半導体素子３が作動時に発生する熱を吸収するとともに、該吸収した熱を外部（大気中）に放散させ、これによって半導体素子３を常に適温とする作用をなし、熱伝導率が１００Ｗ／ｍ・Ｋ以上で、かつ熱膨張係数が４×１０-6／℃乃至８×１０-6／℃の金属材料、具体的には、１０重量％乃至２０重量％の銅と、８０重量％乃至９０重量％のタングステンとの合金、或いはモリブデン板の上下両面に、該モリブデン板と同じ厚みの銅板を張り合わせたもの、または２９重量％乃至３３重量％のニッケルと、１３重量％乃至１７重量％のコバルトと、残部が鉄から成る鉄−ニッケル−コバルト合金板の上下両面に、該鉄−ニッケル−コバルト合金板の厚さに対し１／３の厚みの銅板を張り合わせたものが好適に使用される。
【００４０】
前記放熱体１０はその熱伝導率が１００Ｗ／ｍ・Ｋ以上で熱を極めて伝え易いものであるため、半導体素子３が作動時に発生した熱は放熱体１０に良好に吸収されるとともに外部（大気中）に効率良く放散されることとなる。
【００４１】
なお、前記放熱体１０はその熱伝導率が１００Ｗ／ｍ・Ｋ未満であると半導体素子３が作動時に多量の熱を発生した際、その熱を外部に効率良く放散させることができず、半導体素子３を高温として熱破壊や特性に熱劣化を招来させてしまう。従って、前記放熱体１０はその熱伝導率が１００Ｗ／ｍ・Ｋ以上のものに特定される。
【００４２】
また前記放熱体１０はその熱膨張係数が４×１０−６／℃乃至８×１０−６／℃であり、絶縁基体１を構成するガラスセラミックス焼結体の熱膨張係数（４×１０−６／℃乃至８×１０−６／℃） と同じ、または近似することから放熱体１０と絶縁基体１の両者に熱が印加されても両者間に大きな熱応力が発生することはなく、該熱応力によって絶縁基体１にクラックや割れ等が発生するのが有効に防止される。
【００４３】
前記放熱体１０はその熱膨張係数が４×１０−６／℃未満、或いは８×１０−６／℃を超えると放熱体１０と絶縁基体１との熱膨張係数の差が大きくなり、熱が印加された際、両者間に大きな熱応力が発生して絶縁基体１にクラックや割れ等が発生してしまう。従って、前記放熱体１０はその熱膨張係数が４×１０−６／℃乃至８×１０−６／℃の範囲に特定される。
【００４４】
更に前記放熱体１０はその面積を２０ｍｍＳＱ以下としておくと絶縁基体１と放熱体１０との間に両者の熱膨張係数の差に起因して発生する熱応力が極めて小さなものとなり、これによって絶縁基体１にクラックや割れ等が発生するのをより有効に防止することができる。従って、前記放熱体１０はその面積を２０ｍｍＳＱ以下としておくことが好ましい。なお、前記絶縁基体１の下面面積が広く、２０ｍｍＳＱ以上の放熱体１０をロウ付けする必要がある場合、広面積（２０ｍｍＳＱ以上）の１枚の放熱体１０をロウ付けするのではなく、面積が２０ｍｍＳＱ以下の放熱体１０を複数個ロウ付けすることが好ましい。
【００４５】
また更に前記放熱体１０は絶縁基体１の下面に被着させた金属層８にロウ材９を介してロウ付けされており、かかるロウ材９はその融点が５００℃以下の材料により形成されている。
【００４６】
前記融点が５００℃以下のロウ材９としては、１０重量％乃至５０重量％のインジウムまたは錫と、１０重量％乃至７０重量％の銀と、１０重量％乃至７５重量％のアンチモンと、１０重量％以下の銅とから成る合金（融点：４００℃）が使用される。
【００４７】
前記ロウ材９の融点を５００℃以下の温度に特定するのは、絶漢基体１に被着させた金属層８に放熱体１０をロウ付けする際、ロウ材９が金属層８を吸収するのを有効に防止するとともにロウ材を加熱溶融させる熱によって絶縁基体１が大きく変形し、絶縁基体１に被着させた配線層５に断線等が招来するのを有効に防止するためであり、かかる融点が５００℃以下のロウ材を使用するとロウ付け時、絶縁基体１に大きな変形を発生することはなく、絶縁基体１に被着させた配線層５に断線等を招来することもない。
【００４８】
なお、前記ロウ材９はそれを１０重量％乃至５０重量％のインジウムまたは錫と、１０重量％乃至７０重量％の銀と、１０重量％乃至７５重量％のアンチモンと、１０重量％以下の銅とから成る合金で形成した場合、インジウムまたは錫はロウ材９の融点を下げるとともにロウ材９と金属層８及び放熱体１０との濡れ性を向上させる作用をなし、その量が１０重量％未満となるとロウ付け時に溶け分かれが生じるとともに多数のピンホールやボイド、巣が形成されてしまい、また５０重量％を超えるとロウ材９の融点が高くなってしまう。従って、前記インジウムまたは錫は１０重量％乃至５０重量％の範囲としておくことが好ましい。
【００４９】
また銀はロウ材９の硬さを調整するとともにロウ材９の耐蝕性を向上させる作用をなし、その量が１０重量％未満となるとロウ付け時に溶け分かれが生じるとともに多数のピンホールやボイド、巣が形成されてしまい、また７０重量％を超えるとロウ材９の融点が高くなってしまう。従って、前記銀は１０重量％乃至７０重量％の範囲としておくことが好ましい。
【００５０】
また前記アンチモンはロウ材９と金属層８及び放熱体１０との濡れ性を向上させる作用をなし、その量が１０重量％未満、あるいは７５重量％を越えるとロウ材９の融点が高くなってしまう。従って、前記アンチモン１０重量％乃至７５重量％の範囲としておくことが好ましい。
【００５１】
また銅はロウ材９と金属層８及び放熱体１０との濡れ性を向上させる作用をなし、その量が１０重量％を越えるとロウ材９の融点が高くなってしまう。従って、前記銅は１０重量％以下の範囲としておくことが好ましい。
【００５２】
かくして、本発明の半導体素子収納用パッケージによれば、絶縁基体１の凹部１ａ底面に半導体素子３をガラス、樹脂、ロウ材等の接着剤を介して搭載固定するとともに半導体素子３の各電極を配線層５にボンディングワイヤ６を介して電気的に接続し、しかる後、絶縁基体１の上面に蓋体２をガラス、樹脂、ロウ材等の封止材を介して接合させ、絶縁基体１と蓋体２とから成る容器４内部に半導体素子３を気密に収容することによって製品としての半導体装置が完成する。
【００５３】
なお、本発明は上述の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。
【００５４】
【発明の効果】
本発明の半導体素子収納用パッケージによれば、絶縁基体を比誘電率が７以下（室温１ＭＨｚ）のガラスセラミックス焼結体で形成したことから、絶縁基体に設けた配線層を伝わる電気信号の伝搬速度を速いものとして信号の高速伝搬を要求する半導体素子の収容が可能となる。
【００５５】
また本発明の半導体素子収納用パッケージによれば、絶縁基体を低温焼成（約８００℃〜９００℃）が可能なガラスセラミックス焼結体で形成したことから、絶縁基体と同時焼成により形成される配線層を電気抵抗率が低い銅や銀、金で形成することができ、その結果、配線層に電気信号を伝搬させた場合、電気信号に大きな減衰を生じることなく、電気信号を正確、かつ確実に伝搬させることも可能となる。
【００５６】
更に本発明の半導体素子収納用パッケージによれば、絶縁基体の下面に、１０重量％乃至２０重量％の銅と、８０重量％乃至９０重量％のタングステンとの合金、或いはモリブデン板の上下両面に、該モリブデン板と同じ厚みの銅板を張り合わせたもの、または２９重量％乃至３３重量％のニッケルと、１３重量％乃至１７重量％のコバルトと、残部が鉄から成る鉄ーニッケルーコバルト合金板の上下両面に、該鉄ーニッケルーコバルト合金板の厚さに対し１／３の厚みの銅板を張り合わせたもの等から成る熱伝導率が１００Ｗ／ｍ・Ｋ以上の放熱体をロウ付けしたことから半導体素子が作動時に大量の熱を発生したとしてもその熱は放熱体を介して外部に良好に放散され、その結果、半導体素子を常に適温として半導体素子を長期間にわたり正常、かつ安定に作動させることができる。
【００５７】
また更に本発明の半導体素子収納用パッケージによれば、放熱体を絶縁基体にロウ付けするロウ材として、１０重量％乃至５０重量％のインジウムまたは錫と、１０重量％乃至７０重量％の銀と、１０重量％乃至７５重量％のアンチモンと、１０重量％以下の銅とから成る合金である融点が５００℃以下のものを使用したことから絶縁基体に被着されている金属層をロウ材が吸収することなく、また絶縁基体に変形等を発生させることなく放熱体を絶縁基体に強固にロウ付けすることができる。
【００５８】
また更に本発明の半導体素子収納用パッケージによれば、一つの放熱体の面積を２０ｍｍＳＱ以下としたことから放熱体と絶縁基体の熱膨張係数が多少相違していたとしても両者のロウ付け面積が狭いことから両者間に大きな熱応力が発生することはなく、該熱応力によって絶縁基体にクラックや割れ等が発生することもない。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージの一実施例を示す断面図である。
【符号の説明】
１・・・・・・・・・絶縁基体
１ａ・・・・・・・・半導体素子搭載部
２・・・・・・・・・蓋体
３・・・・・・・・・半導体素子
４・・・・・・・・・容器
５・・・・・・・・・配線層
８・・・・・・・・・金属層
９・・・・・・・・・ロウ材
１０・・・・・・・・放熱体
【発明の属する技術分野】
本発明は、半導体素子を収容するための半導体素子収納用パッケージに関するものである。
【０００２】
【従来の技術】
従来、半導体素子を収容するための半導体素子収納用パッケージは、一般に酸化アルミニウム質焼結体等の電気絶縁材料から成り、その上面の略中央部に半導体素子を収容するための凹部及び該凹部周辺から周縁部にかけて導出されたタングステン、モリブデン、マンガン等の高融点金属材料から成る配線層を有する絶縁基体と、半導体素子を外部電気回路に電気的に接続するために前記配線層に銀ロウ材等のロウ材を介してロウ付けされた外部リード端子と、蓋体とから構成されており、絶縁基体の凹部底面に半導体素子を接着剤を介して接着固定するとともに該半導体素子の各電極をボンディングワイヤを介して配線層に接続し、しかる後、絶縁基体上面に蓋体をガラス、樹脂、ロウ材等から成る封止材を介して接合させ、絶縁基体と蓋体とから成る容器内部に半導体素子を気密に収容することによって製品としての半導体装置となる。
【０００３】
また、前記半導体素子収納用パッケージは、絶縁基体の下面にタングステン、モリブデン、マンガン等の高融点金属材料から成る金属層が被着されており、該金属層に銅等の熱伝導性に優れた金属材料から成る放熱板を銀ロウ材（ＢＡｇ−８等）を介しロウ付けしておくことによって半導体素子が作動時に発する熱を放熱板を介し外部（大気中）に良好に放散されるようになっている。
【０００４】
【発明が解決しようとする課題】
しかしながら、この従来の半導体素子収納用パッケージにおいては絶縁基体を形成する酸化アルミニウム質焼結体の比誘電率が９〜１０（室温１ＭＨｚ）と高いことから絶縁基体に設けた配線層を伝わる電気信号の伝搬速度が遅く、そのため信号の高速伝搬を要求する半導体素子は収容が不可となる欠点を有していた。
【０００５】
また絶縁基体に形成されている配線層はタングステンやモリブデン、マンガン等の高融点金属材料により形成されており、該タングステン等はその電気抵抗率が５．４μΩ・ｃｍ（２０℃）以上と高いことから配線層に電気信号を伝搬させた場合、電気信号に大きな減衰を生じ、電気信号を正確、かつ確実に伝搬させることができないという欠点も有していた。
【０００６】
そこで上記欠点を解消するために絶縁基体を比誘電率が低く、且つ低温焼成ができ配線層として銅や銀、金等の電気抵抗率が低い金属材料で形成することができるガラスセラミックス焼結体で形成することが提案されている。
【０００７】
かかる絶縁基体をガラスセラミックス焼結体で形成した半導体素子収納用パッケージは、ガラスセラミックス焼結体の比誘電率が７以下（室温１ＭＨｚ）と低いことから絶縁基体に設けた配線層を伝わる電気信号の伝搬速度を速いものとして信号の高速伝搬を要求する半導体素子の収容が可能となる。
【０００８】
また前記ガラスセラミックス焼結体は低温焼成（約８００℃〜９００℃）が可能であることから配線層に電気抵抗率が低い銅や銀、金を使用することができ、その結果、配線層に電気信号を伝搬させた場合、電気信号に大きな減衰を生じることなく、電気信号を正確、かつ確実に伝搬させることが可能となる。
【０００９】
しかしながら、前記絶縁基体をガラスセラミックス焼結体で形成した半導体素子収納用パッケージは、ガラスセラミックス焼結体の熱膨張係数伝導率が約２．５Ｗ／ｍ・Ｋ程度と低いため、半導体素子が作動時に大量の熱を発生した場合、該熱を外部に良好に放散させることができず、その結果、半導体素子が該半導体素子自身の発する熱によって高温となり、半導体素子に熱破壊を招来させたり、特性に熱変化を来し、正常に作動させることができなくなるという欠点が誘発されてしまう。
【００１０】
またこの半導体素子が発する熱の問題に対し、従来の半導体素子収納用パッケージと同様、ガラスセラミックス焼結体から成る絶縁基体の下面に銅や銀、金等の金属材料から成る金属層を被着させておき、該金属層に銅等の熱伝導性に優れた金属材料から成る放熱板を銀ロウ材（ＢＡｇ−８等）を介しロウ付けすることが考えられる。
【００１１】
しかしながら、放熱体を形成する銅はその熱膨張係数が１７×１０−６／℃であり、絶縁基体を形成するガラスセラミックス焼結体の熱膨張係数（５×１０−６／℃〜６×１０−６／℃）と大きく相違することから絶縁基体と放熱体の両者に半導体素子が作動時に発生した熱が印加されると両者間に大きな熱応力が発生し、該熱応力によって絶縁基体に割れやクラックが発生し、その結果、絶縁基体と蓋体とから成る容器の気密封止が破れ、内部に収容する半導体素子を長期間にわたり正常、且つ安定に作動させることができないという欠点が誘発されてしまう。 また放熱体を銀ロウ材で絶縁基体の下面に被着させた銅や銀、金等から成る金属層にロウ付けした場合、銀ロウ材のロウ付け処理温度が９００℃前後と高いことからロウ付け時に金属層の一部が銀ロウ材に吸収されてしまい、その結果、放熱体を金属基体に強固にロウ付けすることができないという欠点も誘発されてしまう。
【００１２】
本発明は上記諸欠点に鑑み案出されたもので、その目的は内部に高速駆動を行う半導体素子を収容することができ、かつ収容する半導体素子を長期間にわたり正常、かつ安定に作動させることができる半導体素子収納用パッケージを提供することにある。
【００１３】
【課題を対決するための手段】
本発明は、複数の配線層を有するとともに上面に半導体素子が搭載される搭載部が形成され、かつ下面に放熱体がロウ材を介しロウ付けされている絶縁基体と、蓋体とから成り、内部に半導体素子を収容する半導体素子収納用パッケージであって、前記絶縁基体は比誘電率が７以下、熱膨張係数が４×１０-6／℃〜８×１０-6／℃の８００〜９００℃で低温焼成された、ムライト系結晶化ガラスにアルミナ（Ａｌ2Ｏ3）もしくはムライト（３Ａｌ2Ｏ3・２ＳｉＯ2）を添加して成る原料粉末より製作されたガラスセラミックス焼結体で、配線層は該ガラスセラミックス焼結体と同時焼成される電気抵抗率が２．５μΩ・ｃｍ以下の金属材料で、放熱体は熱伝導率が１００Ｗ／ｍ・Ｋ以上、熱膨張係数が４×１０-6／℃乃至８×１０-6／℃の金属材料で形成されており、かつロウ材の融点が５００℃以下であり、前記ロウ材は、１０重量％乃至５０重量％のインジウムまたは錫と、１０重量％乃至７０重量％の銀と、１０重量％乃至７５重量％のアンチモンと、１０重量％以下の銅とから成る合金により形成されていることを特徴とするものである。
【００１４】
また本発明は、前記配線層が銅、銀、金の少なくとも１種より形成されていることを特徴とするものである。
【００１５】
更に本発明は、前記放熱体を、１０重量％乃至２０重量％の銅と、８０重量％乃至９０重量％のタングステンとの合金、或いはモリブデン板の上下両面に、該モリブデン板と同じ厚みの銅板を張り合わせたもの、または２９重量％乃至３３重量％のニッケルと、１３重量％乃至１７重量％のコバルトと、残部が鉄から成る鉄−ニッケル−コバルト合金板の上下両面に、該鉄−ニッケル−コバルト合金板の厚さに対し１／３の厚みの銅板を張り合わせたもので形成することを特徴とするものである。
【００１７】
更にまた本発明は、前記放熱体の面積が２０ｍｍＳＱ以下であり、少なくとも１つの放熱体が絶縁基体の下面にロウ付けされていることを特徴とするものである。
【００１８】
本発明の半導体素子収納用パッケージによれば、絶縁基体を比誘電率が７以下（室温１ＭＨｚ）のガラスセラミックス焼結体で形成したことから、絶縁基体に設けた配線層を伝わる電気信号の伝搬速度を速いものとして信号の高速伝搬を要求する半導体素子の収容が可能となる。
【００１９】
また本発明の半導体素子収納用パッケージによれば、絶縁基体を低温焼成（約８００℃〜９００℃）が可能なガラスセラミックス焼結体で形成したことから、絶縁基体と同時焼成により形成される配線層を電気抵抗率が低い銅や銀、金で形成することができ、その結果、配線層に電気信号を伝搬させた場合、電気信号に大きな減衰を生じることなく、電気信号を正確、かつ確実に伝搬させることも可能となる。
【００２０】
更に本発明の半導体素子収納用パッケージによれば、絶縁基体の下面に、１０重量％乃至２０重量％の銅と、８０重量％乃至９０重量％のタングステンとの合金、或いはモリブデン板の上下両面に、該モリブデン板と同じ厚みの銅板を張り合わせたもの、または２９重量％乃至３３重量％のニッケルと、１３重量％乃至１７重量％のコバルトと、残部が鉄から成る鉄−ニッケル−コバルト合金板の上下両面に、該鉄−ニッケル−コバルト合金板の厚さに対し１／３の厚みの銅板を張り合わせたもの等から成る熱伝導率が１００Ｗ／ｍ・Ｋ以上の放熱体をロウ付けしたことから半導体素子が作動時に大量の熱を発生したとしてもその熱は放熱体を介して外部に良好に放散され、その結果、半導体素子を常に適温として半導体素子を長期間にわたり正常、かつ安定に作動させることができる。
【００２１】
また更に本発明の半導体素子収納用パッケージによれば、放熱体を絶縁基体にロウ付けするロウ材として、１０重量％乃至５０重量％のインジウムまたは錫と、１０重量％乃至７０重量％の銀と、１０重量％乃至７５重量％のアンチモンと、１０重量％以下の銅とから成る合金から成る融点が５００℃以下のものを使用したことから絶縁基体に被着されている金属層に放熱体をロウ付けする際、ロウ材が金属層を吸収することはなく、また絶縁基体に変形等を発生させることも有効に防止されて放熱体を絶縁基体に強固にロウ付けすることができる。
【００２２】
また更に本発明の半導体素子収納用パッケージによれば、一つの放熱体の面積を２０ｍｍＳＱ以下としたことから放熱体と絶縁基体の熱膨張係数が多少相違していたとしても両者のロウ付け面積が狭いことから両者間に大きな熱応力が発生することはなく、該熱応力によって絶縁基体にクラックや割れ等が発生することもない。
【００２３】
【発明の実施の形態】
次に、本発明を添付図面に基づき詳細に説明する。
図１は、本発明の半導体素子収納用パッケージの一実施例を示し、１は絶縁基体、２は蓋体である。この絶縁基体１と蓋体２とで半導体素子３を収容するための容器４が構成される。
【００２４】
前記絶縁基体１は、その上面中央部に半導体素子３が搭載収容される凹部１ａが設けてあり、該凹部１ａ底面には半導体素子３がロウ材、ガラス、樹脂等の接着剤を介して搭載される。
【００２５】
前記絶縁基体１は、ムライト系結晶化ガラスにアルミナ（Ａｌ2Ｏ3）もしくはムライト（３Ａｌ2Ｏ3・２ＳｉＯ2）を添加して成る原料粉末より製作されたガラスセラミックス焼結体（比誘電率５〜６）で形成されている。
【００２７】
また前記絶縁基体１は凹部１ａ周辺から外周縁にかけて複数の配線層５が被着形成されおり、該配線層５は内部に収容する半導体素子３の各電極を外部電気回路に電気的に接続する作用をなし、配線層５の凹部１ａ周辺部には半導体素子３の各電極がボンディングワイヤ６を介して電気的に接続され、また外周縁に導出された部材には外部電気回路と接続される外部リード端子７がロウ材を介して取着されている。
【００２８】
前記配線層５は銅、銀、金等の電気抵抗率が２．５μΩ・ｃｍ以下の金属材料から成り、例えば、銅等の粉末に適当な有機溶剤、溶媒を添加混合して得た銅ペーストを絶縁基体１となるグリーンシートに予め従来周知のスクリーン印刷法により所定パターンに印刷塗布しておくことよって絶縁基体１の凹部１ａ周辺から外周縁にかけて被着形成される。
【００２９】
前記配線層５を形成する銅、銀、金等の金属材料はその融点が約１０００℃と低いものの絶縁基体１を構成するガラスセラミックス焼結体の焼成温度が低いことから絶縁基体１に所定パターンに被着形成することが可能となる。
【００３０】
また前記配線層５はその電気抵抗率が２．５μΩ・ｃｍ以下と低いことから配線層５を介して容器４内部に収容する半導体素子３と外部電気回路との間に電気信号の出し入れをしたとしても、配線層５において電気信号が大きく減衰することはなく、その結果、半導体素子３に正確、かつ確実な駆動を行わせることができる。
【００３１】
更に前記配線層５は、該配線層５の被着形成されている絶縁基体１の比誘電率が７以下（室温１ＭＨｚ）、好適には５．５〜６と低いことから配線層５を伝わる電気信号の伝搬速度が速いものとなり、その結果、配線層５を介して容器４内部に収容する半導体素子３と外部電気回路との間に電気信号の出し入れをしたとしても、電気信号の伝搬に遅延を生じることなく、半導体素子３に正確、かつ確実に電気信号を出し入れすることができる。
【００３２】
なお、前記配線層５は銅や銀から成る場合、その露出表面に耐蝕性に優れる金等をメッキ法により１．０μｍ〜２０μｍの厚みに被着させておくと配線層２の酸化腐食を有効に防止することができるとともに配線層５とボンディングワイヤ６との接続及び配線層５への外部リード端子７の取着強固となすことができる。
【００３３】
従って、前記配線層５は銅や銀から成る場合、配線層５の酸化腐食を防止し、配線層５とボンディングワイヤ６及び外部リード端子７との取着を強固とするには配線層５の露出表面に金等の耐蝕性に優れる金属を１．０μｍ〜２０μｍの厚みに被着させておくことが好ましい。
【００３４】
また前記絶縁基体１に被着した配線層５にロウ付けされる外部リード端子７は鉄−ニッケル−コバルト合金や鉄−ニッケル合金等の金属材料から成り、半導体素子３の各電極を外部電気回路に電気的に接続する作用をなす。
【００３５】
前記外部リード端子７は鉄−ニッケル−コバルト合金等のインゴット（塊）を圧延加工法や打ち抜き加工法等、従来周知の金属加工法を採用し、所定の形状に形成することによって製作される。
【００３６】
前記外部リード端子７は融点が５００℃以下の金属材料からなるロウ材、具体的には、１０重量％乃至５０重量％のインジウムまたは錫と、１０重量％乃至７０重量％の銀と、１０重量％乃至７５重量％のアンチモンと、１０重量％以下の銅とから成る合金、あるいは８８重量％の金と、１２重量％のゲルマニウムとの共晶合金が好適に使用される。
【００３７】
前記ロウ材はその融点が５００℃以下と低いことから絶縁基体１に被着させた配線層５に外部リード端子７をロウ付けする際、ロウ材を加熱溶融させる熱によって絶縁基体１が大きく変形することはなく、その結果、絶縁基体１に被着させた配線層５に断線等を招来することもない。
更に前記絶縁基体１はその下面に金属層８が被着形成されており、該金属層８にはロウ材９を介して放熱体１０がロウ付けされている。
【００３８】
前記絶縁基体１の下面に被着形成されている金属層８は放熱体１０を絶縁基体１にロウ付けするための下地金属層として作用し、銅、銀、金等の金属材料から成り、前述の配線層５と同様の方法によって絶縁基体１の下面に被着形成される。
【００３９】
また前記金属層８にロウ付けされる放熱体１０は、半導体素子３が作動時に発生する熱を吸収するとともに、該吸収した熱を外部（大気中）に放散させ、これによって半導体素子３を常に適温とする作用をなし、熱伝導率が１００Ｗ／ｍ・Ｋ以上で、かつ熱膨張係数が４×１０-6／℃乃至８×１０-6／℃の金属材料、具体的には、１０重量％乃至２０重量％の銅と、８０重量％乃至９０重量％のタングステンとの合金、或いはモリブデン板の上下両面に、該モリブデン板と同じ厚みの銅板を張り合わせたもの、または２９重量％乃至３３重量％のニッケルと、１３重量％乃至１７重量％のコバルトと、残部が鉄から成る鉄−ニッケル−コバルト合金板の上下両面に、該鉄−ニッケル−コバルト合金板の厚さに対し１／３の厚みの銅板を張り合わせたものが好適に使用される。
【００４０】
前記放熱体１０はその熱伝導率が１００Ｗ／ｍ・Ｋ以上で熱を極めて伝え易いものであるため、半導体素子３が作動時に発生した熱は放熱体１０に良好に吸収されるとともに外部（大気中）に効率良く放散されることとなる。
【００４１】
なお、前記放熱体１０はその熱伝導率が１００Ｗ／ｍ・Ｋ未満であると半導体素子３が作動時に多量の熱を発生した際、その熱を外部に効率良く放散させることができず、半導体素子３を高温として熱破壊や特性に熱劣化を招来させてしまう。従って、前記放熱体１０はその熱伝導率が１００Ｗ／ｍ・Ｋ以上のものに特定される。
【００４２】
また前記放熱体１０はその熱膨張係数が４×１０−６／℃乃至８×１０−６／℃であり、絶縁基体１を構成するガラスセラミックス焼結体の熱膨張係数（４×１０−６／℃乃至８×１０−６／℃） と同じ、または近似することから放熱体１０と絶縁基体１の両者に熱が印加されても両者間に大きな熱応力が発生することはなく、該熱応力によって絶縁基体１にクラックや割れ等が発生するのが有効に防止される。
【００４３】
前記放熱体１０はその熱膨張係数が４×１０−６／℃未満、或いは８×１０−６／℃を超えると放熱体１０と絶縁基体１との熱膨張係数の差が大きくなり、熱が印加された際、両者間に大きな熱応力が発生して絶縁基体１にクラックや割れ等が発生してしまう。従って、前記放熱体１０はその熱膨張係数が４×１０−６／℃乃至８×１０−６／℃の範囲に特定される。
【００４４】
更に前記放熱体１０はその面積を２０ｍｍＳＱ以下としておくと絶縁基体１と放熱体１０との間に両者の熱膨張係数の差に起因して発生する熱応力が極めて小さなものとなり、これによって絶縁基体１にクラックや割れ等が発生するのをより有効に防止することができる。従って、前記放熱体１０はその面積を２０ｍｍＳＱ以下としておくことが好ましい。なお、前記絶縁基体１の下面面積が広く、２０ｍｍＳＱ以上の放熱体１０をロウ付けする必要がある場合、広面積（２０ｍｍＳＱ以上）の１枚の放熱体１０をロウ付けするのではなく、面積が２０ｍｍＳＱ以下の放熱体１０を複数個ロウ付けすることが好ましい。
【００４５】
また更に前記放熱体１０は絶縁基体１の下面に被着させた金属層８にロウ材９を介してロウ付けされており、かかるロウ材９はその融点が５００℃以下の材料により形成されている。
【００４６】
前記融点が５００℃以下のロウ材９としては、１０重量％乃至５０重量％のインジウムまたは錫と、１０重量％乃至７０重量％の銀と、１０重量％乃至７５重量％のアンチモンと、１０重量％以下の銅とから成る合金（融点：４００℃）が使用される。
【００４７】
前記ロウ材９の融点を５００℃以下の温度に特定するのは、絶漢基体１に被着させた金属層８に放熱体１０をロウ付けする際、ロウ材９が金属層８を吸収するのを有効に防止するとともにロウ材を加熱溶融させる熱によって絶縁基体１が大きく変形し、絶縁基体１に被着させた配線層５に断線等が招来するのを有効に防止するためであり、かかる融点が５００℃以下のロウ材を使用するとロウ付け時、絶縁基体１に大きな変形を発生することはなく、絶縁基体１に被着させた配線層５に断線等を招来することもない。
【００４８】
なお、前記ロウ材９はそれを１０重量％乃至５０重量％のインジウムまたは錫と、１０重量％乃至７０重量％の銀と、１０重量％乃至７５重量％のアンチモンと、１０重量％以下の銅とから成る合金で形成した場合、インジウムまたは錫はロウ材９の融点を下げるとともにロウ材９と金属層８及び放熱体１０との濡れ性を向上させる作用をなし、その量が１０重量％未満となるとロウ付け時に溶け分かれが生じるとともに多数のピンホールやボイド、巣が形成されてしまい、また５０重量％を超えるとロウ材９の融点が高くなってしまう。従って、前記インジウムまたは錫は１０重量％乃至５０重量％の範囲としておくことが好ましい。
【００４９】
また銀はロウ材９の硬さを調整するとともにロウ材９の耐蝕性を向上させる作用をなし、その量が１０重量％未満となるとロウ付け時に溶け分かれが生じるとともに多数のピンホールやボイド、巣が形成されてしまい、また７０重量％を超えるとロウ材９の融点が高くなってしまう。従って、前記銀は１０重量％乃至７０重量％の範囲としておくことが好ましい。
【００５０】
また前記アンチモンはロウ材９と金属層８及び放熱体１０との濡れ性を向上させる作用をなし、その量が１０重量％未満、あるいは７５重量％を越えるとロウ材９の融点が高くなってしまう。従って、前記アンチモン１０重量％乃至７５重量％の範囲としておくことが好ましい。
【００５１】
また銅はロウ材９と金属層８及び放熱体１０との濡れ性を向上させる作用をなし、その量が１０重量％を越えるとロウ材９の融点が高くなってしまう。従って、前記銅は１０重量％以下の範囲としておくことが好ましい。
【００５２】
かくして、本発明の半導体素子収納用パッケージによれば、絶縁基体１の凹部１ａ底面に半導体素子３をガラス、樹脂、ロウ材等の接着剤を介して搭載固定するとともに半導体素子３の各電極を配線層５にボンディングワイヤ６を介して電気的に接続し、しかる後、絶縁基体１の上面に蓋体２をガラス、樹脂、ロウ材等の封止材を介して接合させ、絶縁基体１と蓋体２とから成る容器４内部に半導体素子３を気密に収容することによって製品としての半導体装置が完成する。
【００５３】
なお、本発明は上述の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。
【００５４】
【発明の効果】
本発明の半導体素子収納用パッケージによれば、絶縁基体を比誘電率が７以下（室温１ＭＨｚ）のガラスセラミックス焼結体で形成したことから、絶縁基体に設けた配線層を伝わる電気信号の伝搬速度を速いものとして信号の高速伝搬を要求する半導体素子の収容が可能となる。
【００５５】
また本発明の半導体素子収納用パッケージによれば、絶縁基体を低温焼成（約８００℃〜９００℃）が可能なガラスセラミックス焼結体で形成したことから、絶縁基体と同時焼成により形成される配線層を電気抵抗率が低い銅や銀、金で形成することができ、その結果、配線層に電気信号を伝搬させた場合、電気信号に大きな減衰を生じることなく、電気信号を正確、かつ確実に伝搬させることも可能となる。
【００５６】
更に本発明の半導体素子収納用パッケージによれば、絶縁基体の下面に、１０重量％乃至２０重量％の銅と、８０重量％乃至９０重量％のタングステンとの合金、或いはモリブデン板の上下両面に、該モリブデン板と同じ厚みの銅板を張り合わせたもの、または２９重量％乃至３３重量％のニッケルと、１３重量％乃至１７重量％のコバルトと、残部が鉄から成る鉄ーニッケルーコバルト合金板の上下両面に、該鉄ーニッケルーコバルト合金板の厚さに対し１／３の厚みの銅板を張り合わせたもの等から成る熱伝導率が１００Ｗ／ｍ・Ｋ以上の放熱体をロウ付けしたことから半導体素子が作動時に大量の熱を発生したとしてもその熱は放熱体を介して外部に良好に放散され、その結果、半導体素子を常に適温として半導体素子を長期間にわたり正常、かつ安定に作動させることができる。
【００５７】
また更に本発明の半導体素子収納用パッケージによれば、放熱体を絶縁基体にロウ付けするロウ材として、１０重量％乃至５０重量％のインジウムまたは錫と、１０重量％乃至７０重量％の銀と、１０重量％乃至７５重量％のアンチモンと、１０重量％以下の銅とから成る合金である融点が５００℃以下のものを使用したことから絶縁基体に被着されている金属層をロウ材が吸収することなく、また絶縁基体に変形等を発生させることなく放熱体を絶縁基体に強固にロウ付けすることができる。
【００５８】
また更に本発明の半導体素子収納用パッケージによれば、一つの放熱体の面積を２０ｍｍＳＱ以下としたことから放熱体と絶縁基体の熱膨張係数が多少相違していたとしても両者のロウ付け面積が狭いことから両者間に大きな熱応力が発生することはなく、該熱応力によって絶縁基体にクラックや割れ等が発生することもない。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージの一実施例を示す断面図である。
【符号の説明】
１・・・・・・・・・絶縁基体
１ａ・・・・・・・・半導体素子搭載部
２・・・・・・・・・蓋体
３・・・・・・・・・半導体素子
４・・・・・・・・・容器
５・・・・・・・・・配線層
８・・・・・・・・・金属層
９・・・・・・・・・ロウ材
１０・・・・・・・・放熱体
Claims (6)
- 複数の配線層を有するとともに上面に半導体素子が搭載される搭載部が形成され、かつ下面に放熱体がロウ材を介しロウ付けされている絶縁基体と、蓋体とから成り、内部に半導体素子を収容する半導体素子収納用パッケージであって、前記絶縁基体は比誘電率が７以下、熱膨張係数が４×１０-6／℃〜８×１０-6／℃の８００〜９００℃で低温焼成された、ムライト系結晶化ガラスにアルミナ（Ａｌ 2 Ｏ 3 ）もしくはムライト（３Ａｌ 2 Ｏ 3 ・２ＳｉＯ 2 ）を添加して成る原料粉末より製作されたガラスセラミックス焼結体で、配線層は該ガラスセラミックス焼結体と同時焼成される電気抵抗率が２．５μΩ・ｃｍ以下の金属材料で、放熱体は熱伝導率が１００Ｗ／ｍ・Ｋ以上、熱膨張係数が４×１０-6／℃乃至８×１０-6／℃の金属材料で形成されており、かつロウ材の融点が５００℃以下であり、前記ロウ材は、１０重量％乃至５０重量％のインジウムまたは錫と、１０重量％乃至７０重量％の銀と、１０重量％乃至７５重量％のアンチモンと、１０重量％以下の銅とから成る合金により形成されていることを特徴とする半導体素子収納用パッケージ。
- 前記配線層が銅、銀、金の少なくとも１種より形成されていることを特徴とする請求項１記載の半導体素子収納用パッケージ。
- 前記放熱体は、１０重量％乃至２０重量％の銅と、８０重量％乃至９０重量％のタングステンとの合金より形成されていることを特徴とする請求項１記載の半導体素子収納用パッケージ。
- 前記放熱体は、モリブデン板の上下両面に、該モリブデン板と同じ厚みの銅板を張り合わせて形成されていることを特徴とする請求項１記載の半導体素子収納用パッケージ。
- 前記放熱体は、２９重量％乃至３３重量％のニッケルと、１３重量％乃至１７重量％のコバルトと、残部が鉄から成る鉄−ニッケル−コバルト合金板の上下両面に、該鉄−ニッケル−コバルト合金板の厚さに対し１／３の厚みの銅板を張り合わせて形成されていることを特徴とする請求項１記載の半導体素子収納用パッケージ。
- 前記放熱体の面積が２０ｍｍＳＱ以下であり、少なくとも１つの放熱体が絶縁基体の下面にロウ付けされていることを特徴とする請求項１記載の半導体素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00875097A JP3570837B2 (ja) | 1997-01-21 | 1997-01-21 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00875097A JP3570837B2 (ja) | 1997-01-21 | 1997-01-21 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10209336A JPH10209336A (ja) | 1998-08-07 |
| JP3570837B2 true JP3570837B2 (ja) | 2004-09-29 |
Family
ID=11701614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00875097A Expired - Fee Related JP3570837B2 (ja) | 1997-01-21 | 1997-01-21 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3570837B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3231266A4 (en) * | 2014-12-09 | 2018-08-15 | Intel Corporation | Microelectronic substrates having copper alloy conductive route structures |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003007885A (ja) * | 2001-06-26 | 2003-01-10 | Kyocera Corp | 半導体素子収納用パッケージ |
| KR20100014769A (ko) * | 2007-01-10 | 2010-02-11 | 오스람 게젤샤프트 미트 베쉬랭크터 하프퉁 | 전자 부품 모듈 및 이의 생산 방법 |
| KR102396096B1 (ko) * | 2020-04-29 | 2022-05-10 | 알에프에이치아이씨 주식회사 | 고주파 반도체 소자 패키지 및 그 제조 방법 |
-
1997
- 1997-01-21 JP JP00875097A patent/JP3570837B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3231266A4 (en) * | 2014-12-09 | 2018-08-15 | Intel Corporation | Microelectronic substrates having copper alloy conductive route structures |
| US10494700B2 (en) | 2014-12-09 | 2019-12-03 | Intel Corporation | Method of fabricating a microelectronic substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10209336A (ja) | 1998-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3873145B2 (ja) | 半導体素子収納用パッケージ | |
| JP3570837B2 (ja) | 半導体素子収納用パッケージ | |
| JP2003100924A (ja) | 半導体装置 | |
| JP3404277B2 (ja) | 半導体素子収納用パッケージ | |
| JP2001102475A (ja) | 半導体素子用パッケージおよびその実装構造 | |
| JP3570852B2 (ja) | 半導体素子収納用パッケージ | |
| JP3398294B2 (ja) | 電子部品収納用パッケージ | |
| JP2000183253A (ja) | 半導体素子収納用パッケージ | |
| JP4377769B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
| JP3987649B2 (ja) | 半導体素子収納用パッケージ | |
| JP2000252392A (ja) | 半導体素子搭載配線基板およびその実装構造 | |
| JP2740608B2 (ja) | 半導体素子収納用パッケージ | |
| JP2997374B2 (ja) | 半導体素子収納用パッケージ | |
| JPH07211822A (ja) | 半導体素子収納用パッケージ | |
| JP3526526B2 (ja) | 半導体素子収納用パッケージ | |
| JP2002076213A (ja) | 半導体素子モジュール | |
| JP2515671Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2710893B2 (ja) | リード付き電子部品 | |
| JP2514908Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2515672Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH09162341A (ja) | 半導体素子収納用パッケージ | |
| JP2001237336A (ja) | 半導体素子収納用パッケージ | |
| JP3420362B2 (ja) | 半導体装置の実装構造 | |
| JP3792561B2 (ja) | 半導体素子収納用パッケージ | |
| JP3748399B2 (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040615 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040622 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |