JP3418672B2 - 同期整流回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、所望の出力に応じ
た比率で入力される電力を断続した後、平滑化して出力
するスイッチング電源回路のうち、同期整流方式を用い
た同期整流回路に関し、特に、軽負荷時にも効率が低下
しない同期整流回路に関するものである。

【０００２】

【従来の技術】スイッチング電源回路は、小型かつ高効
率な電源回路として、従来から広く用いられている。当
該スイッチング電源回路は、入力電力を断続した後、平
滑化して出力するものであって、出力電圧や出力電流に
基づいて、断続する際の比率を調整することによって、
負荷の変動に拘わらず、一定の値の電圧や電流を負荷へ
供給できる。

【０００３】近年では、スイッチング電源回路の効率を
さらに改善するために、種々の方法が提案されており、
例えば、特開平９−２６１９５０号公報では、同期整流
方式を採用したスイッチング電源回路（同期整流回路）
が開示されている。

【０００４】図２０に示すように、従来の同期整流回路
１０１において、第１スイッチ１１１が導通している
間、入力端子ＩＮに入力された入力電圧Ｖｉｎは、誘導
素子１１２および第１スイッチ１１１を介して、出力端
子ＯＵＴに印加される。また、出力電圧Ｖｏｕｔを一定
に保つために、出力端子ＯＵＴは、平滑コンデンサ１１
３を介して接地されている。

【０００５】この状態では、誘導素子１１２には、エネ
ルギが蓄積され、誘導素子１１２にて、出力端子ＯＵＴ
への方向に流れる電流Ｉ_L は、図２１に示すように、
（Ｖｉｎ−Ｖｏｕｔ）／Ｌの傾きで増加する（図２１の
ｔａからｔｂまでの期間）。

【０００６】一方、上記誘導素子１１２および平滑コン
デンサ１１３の直列回路には、転流ダイオード１１４お
よび第２スイッチ１１５が、それぞれ並列に設けられて
おり、第１スイッチ１１１が遮断されると（ｔｂの時
点）、誘導素子１１２を流れる電流Ｉ_L は、当該転流ダ
イオード１１４と、導通した第２スイッチ１１５とによ
って維持される。この状態では、誘導素子１１２に蓄積
されたエネルギは、放出され、電流Ｉ_L は、−Ｖｏｕｔ
／Ｌの傾きで減少する（ｔｂからｔｅまでの期間）。ｔ
ｅの時点になると、上記第１スイッチ１１１が再び導通
して、誘導素子１１２へエネルギを蓄積しはじめる。

【０００７】上記第１および第２スイッチ１１１・１１
５は、コントロール回路１２１によって制御されてお
り、コントロール回路１２１は、出力電圧Ｖｏｕｔを監
視して、一定の値になるように、第１スイッチ１１１の
導通期間と遮断期間との割合を制御する。ここで、上記
両スイッチ１１１・１１５が同時に導通すると、入力端
子ＩＮは、両スイッチ１１１・１１５を介して接地さ
れ、非常に大きな貫通電流が流れてしまう。したがっ
て、コントロール回路１２１は、第１スイッチ１１１の
切り換えタイミングと、第２スイッチ１１５の切り換え
タイミングとの間に、所定のデッドタイムＴｄｅｔを設
け、両スイッチ１１１・１１５が同時に導通しないよう
に制御している。

【０００８】上記構成では、第２スイッチ１１５が導通
している間、誘導素子１１２を流れる電流Ｉ_L は、主と
して、第２スイッチ１１５を流れ、転流ダイオード１１
４には、殆ど電流が流れない。したがって、出力負荷電
流Ｉｏｕｔが大きい重負荷時であっても、転流ダイオー
ド１１４による順方向電圧損失は発生せず、極めて効率
のよい同期整流回路１０１を実現できる。

【０００９】

【発明が解決しようとする課題】しかしながら、上記構
成の同期整流回路１０１は、軽負荷時において、効率が
低下しやすいという問題を有している。具体的には、軽
負荷時には、負荷電流Ｉｏｕｔが極めて少なく、コント
ロール回路１２１は、第１スイッチ１１１の遮断期間を
長く設定する。この結果、第１スイッチ１１１の導通期
間に誘導素子１１２へ蓄積されたエネルギが全て放出さ
れた時点（ｔｘ）を過ぎても、第１スイッチ１１１が導
通しないことがある。この状態では、通常とは、逆に、
出力端子ＯＵＴから、誘導素子１１２および第２スイッ
チ１１５を介してＧＮＤへ電流が流れる。この結果、同
期整流回路１０１の変換効率が５０％以下にまで低下し
てしまう。

【００１０】なお、第２スイッチ１１５が極性を有して
いれば、逆方向の電流を防止できるが、第２スイッチ１
１５として、ＭＯＳＦＥＴを利用すると、ＭＯＳＦＥＴ
内に形成されたボディダイオードによって、極性と反対
の方向にも電流が流れてしまう。ここで、逆方向電流を
除去するために、例えば、ダイオードなどの整流素子を
ＭＯＳＦＥＴに直列に接続すれば、当該ダイオードの順
方向電圧によって、重負荷時の効率が低下してしまう。

【００１１】本発明は、上記の問題点を鑑みてなされた
ものであり、その目的は、負荷が小さいときにも、変換
効率の高いスイッチング電源回路を実現することにあ
る。

【００１２】

【課題を解決するための手段】請求項１の発明に係る同
期整流回路は、上記課題を解決するために、入出力端子
間に設けられた誘導素子と、当該誘導素子と入力端子と
の間に設けられた第１スイッチと、上記第１スイッチと
誘導素子との間に一端が接続され、当該誘導素子に流れ
る第１電流を維持する極性を有する整流素子と、当該整
流素子へ並列に接続され、上記第１スイッチの導通期間
と重ならないように導通する第２スイッチとを有する同
期整流回路において、上記第２のスイッチを導通／遮断
するコントロール回路と、電圧電流変換部、当該電圧電
流変換部の出力に第１端部が接続された蓄積コンデンサ
および制御部を有する第２の制御手段とを備え、上記電
圧電流変換部は、上記第１スイッチが導通している間、
入力端子電圧Ｖｉｎおよび出力端子電圧Ｖｏｕｔに基づ
いて、Ｖｉｎ−Ｖｏｕｔに比例した電流を生成し、 上記
蓄積コンデンサの第１端部へ流し込むと共に、上記第１
スイッチが遮断されている間は、出力端子電圧Ｖｏｕｔ
に上記第１スイッチが導通している間と同じ比例定数で
比例した電流を上記蓄積コンデンサの第１端部から引き
抜くことによって、上記蓄積コンデンサの両端電圧を上
記第１電流に比例して変化させ、上記制御部は、上記蓄
積コンデンサの両端電圧と基準電圧とを比較して、両端
電圧が０〔Ｖ〕になる前に、上記第２スイッチの遮断を
コントロール回路へ指示することにより、上記誘導素子
に逆方向電流が流れる前に、上記第２スイッチを遮断さ
せることを特徴としている。

【００１３】ここで、実際に第１電流の向きが反転する
時点と、第１電流の推定結果に基づいて、第２スイッチ
を遮断する時点とが一致していない場合は、同期整流回
路の効率を低下させてしまう。

【００１４】一方、上記構成において、電圧電流変換部
は、入出力端子電圧に基づいて算出された当該第１電流
の変動量を算出し、当該変動量に応じた量の電流を生成
する。当該電流は、蓄積コンデンサに蓄積されるので、
蓄積コンデンサの第１端部の電圧は、上記変動量を積分
した値、すなわち、第１電流の量に応じて変化する。こ
の結果、極めて正確に第１電流を推定でき、向きが逆転
しようとする時点を高い精度で推定できる。したがっ
て、誘導素子に逆方向電流が流れることを確実に防止で
き、同期整流回路の変換効率をさらに向上できる。

【００１５】さらに、上記構成では、誘導素子電流検出
手段を用いて第１電流を直接監視する代わりに、第２の
制御手段が、入力端子電圧と出力端子電圧とに基づいて
上記第１電流を推定している。したがって、電流を検出
するために第１電流の流路上に抵抗を設けたり、磁気セ
ンサなどによって、第１電流を検出する場合とは異な
り、電圧を増幅するアンプなどを用いて第２の制御手段
を構成できる。したがって、ステップダウン型のスイッ
チング電源回路として動作可能で、より小型で高効率の
同期整流回路を実現できる。

【００１６】加えて、上記電流電圧変換部や制御部は、
アンプなどのアナログ回路で実現できるので、例えば、
第１スイッチの導通期間を決定する回路など、同期整流
回路の他の部材と比較的容易に集積できる。また、デジ
タル回路で実現する場合に比べて、回路規模や消費電力
を削減できる。したがって、小型かつ低消費電力の同期
整流回路を実現できる。

【００１７】また、請求項２の発明に係る同期整流回路
は、上記課題を解決するために、入出力端子間に設けら
れた誘導素子と、当該誘導素子と出力端子との間に設け
られ、当該誘導素子に流れる第１電流を維持する極性を
有する整流素子と、上記誘導素子と整流素子との間に一
端が接続された第１スイッチと、上記整流素子へ並列に
接続され、上記第１スイッチの導通期間と重ならないよ
うに導通する第２スイッチとを有する同期整流回路にお
いて、上記第２のスイッチを導通／遮断するコントロー
ル回路と、電圧電流変換部、当該電圧電流変換部の出力
に第１端部が接続された蓄積コンデンサおよび制御部を
有する第２の制御手段とを備え、上記電圧電流変換部
は、上記第１スイッチが導通している間、入力端子電圧
Ｖｉｎに比例した電流を生成し、上記蓄積コンデンサの
第１端部へ流し込むと共に、上記第１スイッチが遮断さ
れている間は、入力端子電圧Ｖｉｎおよび出力端子電圧
Ｖｏｕｔに基づいて、Ｖｏｕｔ−Ｖｉｎに上記第１スイ
ッチが導通している間と同じ比例定数で比例した電流を
上記蓄積コンデンサの第１端部から引き抜くことによっ
て、上記蓄積コンデンサの両端電圧を上記第１電流に比
例して変化させ、上記制御部は、上記蓄積コンデンサの
両端電圧と基準電圧とを比較して、両端電圧が０〔Ｖ〕
になる前に、上記第２スイッチの遮断をコントロール回
路へ指示することにより、上記誘導素子に逆方向電流が
流れる前に、上記第２スイッチを遮断させることを特徴
としている。

【００１８】上記構成では、電圧電流変換部は、入出力
端子電圧に基づいて算出された当該第１電流の変動量を
算出し、当該変動量に応じた量の電流を生成する。当該
電流は、蓄積コンデンサに蓄積されるので、蓄積コンデ
ンサの第１端部の電圧は、上記変動量を積分した値、す
なわち、第１電流の量に応じて変化する。この結果、極
めて正確に第１電流を推定でき、向きが逆転しようとす
る時点を高い精度で推定できる。したがって、誘導素子
に逆方向電流が流れることを確実に防止でき、同期整流
回路の変換効率をさらに向上できる。

【００１９】さらに、上記構成では、請求項１の発明に
係る同期整流回路と同様に、第２の制御手段が、入力端
子電圧と出力端子電圧とに基づいて上記第１電流を推定
している。したがって、ステップアップ型のスイッチン
グ電源回路として動作可能で、より小型で高効率の同期
整流回路を実現できる。

【００２０】加えて、上記電流電圧変換部や制御部は、
アンプなどのアナログ回路で実現できるので、例えば、
第１スイッチの導通期間を決定する回路など、同期整流
回路の他の部材と比較的容易に集積できる。また、デジ
タル回路で実現する場合に比べて、回路規模や消費電力
を削減できる。したがって、小型かつ低消費電力の同期
整流回路を実現できる。

【００２１】さらに、請求項３の発明に係る同期整流回
路は、上記課題を解決するために、入出力端子間に設け
られた第１スイッチと、上記第１スイッチと出力端子と
の間に設けられ、上記出力端子から入力端子への方向の
極性を有する整流素子と、当該整流素子と第１スイッチ
との間に一端が接続された誘導素子と、上記整流素子へ
並列に接続され、上記第１スイッチの導通期間と重なら
ないように導通する第２スイッチとを有する同期整流回
路において、上記第２のスイッチを導通／遮断するコン
トロール回路と、電圧電流変換部、当該電圧電流変換部
の出力に第１端部が接続された蓄積コンデンサおよび制
御部を有する第２の制御手段とを備え、上記電圧電流変
換部は、上記第１スイッチが導通している間、入力端子
電圧Ｖｉｎに比例した電流を生成し、上記蓄積コンデン
サの第１端部へ流し込むと共に、上記第１スイッチが遮
断されている間は、上記出力端子電圧Ｖｏｕｔに基づい
て、−Ｖｏｕｔに上記第１スイッチが導通している間と
同じ比例定数で比例した電流を上記蓄積コンデンサの第
１端部から引き抜くことによって、上記蓄積コンデンサ
の両端電圧を上記第１電流に比例して変化させ、上記制
御部は、上記蓄積コ ンデンサの両端電圧と基準電圧とを
比較して、両端電圧が０〔Ｖ〕になる前に、上記第２ス
イッチの遮断をコントロール回路へ指示することによ
り、上記誘導素子に逆方向電流が流れる前に、上記第２
スイッチを遮断させることを特徴としている。

【００２２】上記構成において、電圧電流変換部は、入
出力端子電圧に基づいて算出された当該第１電流の変動
量を算出し、当該変動量に応じた量の電流を生成する。
当該電流は、蓄積コンデンサに蓄積されるので、蓄積コ
ンデンサの第１端部の電圧は、上記変動量を積分した
値、すなわち、第１電流の量に応じて変化する。この結
果、極めて正確に第１電流を推定でき、向きが逆転しよ
うとする時点を高い精度で推定できる。したがって、誘
導素子に逆方向電流が流れることを確実に防止でき、同
期整流回路の変換効率をさらに向上できる。

【００２３】さらに、上記構成では、請求項１の発明に
係る同期整流回路と同様に、第２の制御手段が、入力端
子電圧と出力端子電圧とに基づいて上記第１電流を推定
している。したがって、反転型のスイッチング電源回路
として動作可能で、より小型で高効率の同期整流回路を
実現できる。

【００２４】加えて、上記電流電圧変換部や制御部は、
アンプなどのアナログ回路で実現できるので、例えば、
第１スイッチの導通期間を決定する回路など、同期整流
回路の他の部材と比較的容易に集積できる。また、デジ
タル回路で実現する場合に比べて、回路規模や消費電力
を削減できる。したがって、小型かつ低消費電力の同期
整流回路を実現できる。

【００２５】加えて、請求項４の発明に係る同期整流回
路は、入出力端子間に設けられた誘導素子と、当該誘導
素子と出力端子との間に設けられ、当該誘導素子に流れ
る第１電流を維持する極性を有する整流素子と、上記誘
導素子と整流素子との間に一端が接続された第１スイッ
チと、上記整流素子へ並列に接続され、上記第１スイッ
チの導通期間と重ならないように導通する第２スイッチ
とを有する同期整流回 路において、上記第１スイッチお
よび誘導素子の接続点と、上記整流素子との間に設けら
れたコンデンサと、当該コンデンサと整流素子との間に
一端が接続された短絡用誘導素子または短絡用抵抗と、
上記第２のスイッチを導通／遮断するコントロール回路
と、電圧電流変換部、当該電圧電流変換部の出力に第１
端部が接続された蓄積コンデンサおよび制御部を有する
第２の制御手段とを備え、上記電圧電流変換部は、上記
第１スイッチが導通している間、入力端子電圧Ｖｉｎに
基づいて、Ｖｉｎに比例した電流を生成し、上記蓄積コ
ンデンサの第１端部へ流し込むと共に、上記第１スイッ
チが遮断されている間は、上記出力端子電圧Ｖｏｕｔに
基づいて、Ｖｏｕｔに上記第１スイッチが導通している
間と同じ比例定数で比例した電流を上記蓄積コンデンサ
の第１端部から引き抜くことによって、上記蓄積コンデ
ンサの両端電圧を上記第１電流に比例して変化させ、上
記制御部は、上記蓄積コンデンサの両端電圧と基準電圧
とを比較して、両端電圧が０〔Ｖ〕になる前に、上記第
２スイッチの遮断をコントロール回路へ指示することに
より、上記誘導素子に逆方向電流が流れる前に、上記第
２スイッチを遮断させることを特徴としている。

【００２６】当該構成では、第１スイッチの導通時に、
誘導素子に蓄積されたエネルギは、コンデンサを介して
出力される。したがって、アップダウン型のスイッチン
グ電源回路として動作可能で、より小型で高効率の同期
整流回路を実現できる。

【００２７】

【発明の実施の形態】〔第１の参考例〕 本発明の一参考例について図１および図２に基づいて説
明すると以下の通りである。すなわち、本参考例に係る
スイッチング電源回路は、同期整流方式を用いたステッ
プダウン型のＤＣ／ＤＣコンバータであって、例えば、
電圧が変動する直流電源から、所望の値の定電圧を生成
するためなどに好適に用いられている。

【００２８】具体的には、図１に示すように、上記スイ
ッチング電源回路１には、入力端子ＩＮと出力端子ＯＵ
Ｔとの間に、第１スイッチ１１と誘導素子１２とからな
る直列回路が設けられている。上記誘導素子１２と出力
端子ＯＵＴとの接続点は、平滑コンデンサ１３を介して
接地されており、第１スイッチ１１と誘導素子１２との
接続点は、誘導素子１２の電流を維持する極性に接続さ
れた転流ダイオード（整流素子）１４を介して接地され
ている。また、当該転流ダイオード１４に並列に第２ス
イッチ１５が設けられている。

【００２９】上記スイッチング電源回路１は、上記両ス
イッチ１１・１５の導通／遮断を制御するコントロール
回路（第１および第２制御手段）２１を備えており、両
スイッチ１１・１５は、導通期間が互いに重ならないよ
うに制御されている。また、当該コントロール回路２１
は、出力端子ＯＵＴの出力電圧Ｖｏｕｔを監視して、当
該出力電圧Ｖｏｕｔが一定になるように、第１スイッチ
１１の導通期間と遮断期間との割合を制御する。

【００３０】さらに、本参考例に係るスイッチング電源
回路１は、誘導素子１２と出力端子ＯＵＴとの接続点に
おける電流の向きを検出する誘導素子電流検出回路（誘
導素子電流検出手段）２２を備えている。上記誘導素子
電流検出回路２２は、例えば、誘導素子１２に直列に接
続された抵抗などであり、この場合は、当該抵抗の両端
の電位を比較することで、誘導素子１２に流れる電流の
向きを検出できる。なお、本参考例では、抵抗として、
配線の抵抗成分を用いるなどして、当該抵抗の電圧降下
に起因する効率低下を防止している。

【００３１】上記構成のスイッチング電源回路１では、
図２に示すように、コントロール回路２１は、第２スイ
ッチ１５が遮断されている状態で、第１スイッチ１１を
導通させる（ｔ１の時点）。これにより、入力端子ＩＮ
に印加される入力電圧Ｖｉｎは、第１スイッチ１１およ
び誘導素子１２を介して、出力端子ＯＵＴへ出力され
る。この状態では、誘導素子１２に流れる電流Ｉ_L は、
以下の式（１）に示す傾きｄＩ_L ／ｄｔで増加する。

【００３２】 ｄＩ_L ／ｄｔ＝（Ｖｉｎ−Ｖｏｕｔ）／Ｌ …（１） なお、上式（１）において、誘導電流Ｉ_L の方向は、入
力端子ＩＮから出力端子ＯＵＴへの方向を正としてお
り、Ｌは、誘導素子１２のリアクタンスを示している。
この状態では、誘導素子１２の入力側に、入力電圧Ｖｉ
ｎが印加されているので、転流ダイオード１４は、逆極
性となって遮断されている。また、第２スイッチ１５も
遮断されている。

【００３３】ｔ２の時点になると、第１スイッチ１１は
遮断され、コントロール回路２１は、所定のデッドタイ
ムＴｄｅｔが経過した後、第２スイッチ１５を導通させ
る（ｔ３の時点）。さらに、コントロール回路２１は、
ｔ４の時点で第２スイッチ１５を導通した後、所定のデ
ッドタイムＴｄｅｔが経過してから、第１スイッチ１１
を導通させる（ｔ５の時点）。このように、コントロー
ル回路２１は、第１スイッチ１１の遮断時点と第２スイ
ッチ１５の導通時点との間と、第２スイッチ１５の遮断
時点と第１スイッチ１１の導通時点との間との双方に所
定のデッドタイムＴｄｅｔを設けている。したがって、
両スイッチ１１・１５が同時に導通した際に流れる貫通
電流は、発生しない。

【００３４】ここで、第１スイッチ１１が遮断されてい
る期間（ｔ２からｔ５までの期間）では、誘導素子１２
に流れる電流Ｉ_L は、転流ダイオード１４およ第２スイ
ッチ１５によって維持されており、電流Ｉ_L の傾きｄＩ
_L ／ｄｔは、以下の式（２）に示すように、 ｄＩ_L ／ｄｔ＝−（Ｖｏｕｔ／Ｌ） …（２） となる。

【００３５】また、上記ｔ２からｔ５までの期間のう
ち、ｔ３からｔ４までの期間は、第２スイッチ１５が導
通しており、上記電流Ｉ_L は、転流ダイオード１４では
なく、第２スイッチ１５を流れる。したがって、第２ス
イッチ１５が導通している期間は、転流ダイオード１４
の順方向電圧に起因する損失が発生しない。この結果、
出力負荷電流Ｉｏｕｔが大きく、誘導素子１２を流れる
電流Ｉ_L が大きい場合であっても、スイッチング電源回
路１の変換効率は、例えば、８０％以上と、高い値に保
つことができる。

【００３６】このように、第１スイッチ１１の導通期間
中に、誘導電流Ｉ_L として誘導素子１２へ蓄積されたエ
ネルギは、第１スイッチ１１の遮断期間中に放出され、
平滑コンデンサ１３で平滑化された後、出力端子ＯＵＴ
から出力される。ここで、コントロール回路２１は、出
力電圧Ｖｏｕｔを監視して、出力電圧Ｖｏｕｔが一定と
なるように、第１スイッチ１１の導通期間と遮断期間と
の割合を帰還制御する。これにより、スイッチング電源
回路１は、負荷の変動に拘わらず、一定の値の電圧を出
力し続けることができる。

【００３７】例えば、出力負荷電流Ｉｏｕｔが増大する
などして、出力電圧Ｖｏｕｔが所望の値Ｖｃｏｎよりも
減少しようとすると、コントロール回路２１は、第１ス
イッチ１１の導通期間を延長する。一方、出力負荷電流
Ｉｏｕｔが減少するなどして、出力電圧Ｖｏｕｔが所望
の値Ｖｃｏｎよりも増大しようとすると、第１スイッチ
１１の導通期間は、短縮される。

【００３８】ここで、上述の式（２）に示すように、誘
導素子１２を流れる電流Ｉ_L は、第１スイッチ１１が遮
断されている間、減少しつづけるので、第１スイッチ１
１の遮断期間が長くなるに従って、誘導電流Ｉ_L は、０
に近づいていく。したがって、出力負荷電流Ｉｏｕｔが
極端に少ない場合など、第１スイッチ１１の遮断期間が
極めて長い場合（ｔ１１以降）には、第２スイッチ１５
を導通させ続けると、誘導電流Ｉ_L が０以下となり、誘
導電流Ｉ_L の向きが反転することがある。この場合は、
出力端子ＯＵＴから、誘導素子１２および第２スイッチ
１５を介して、ＧＮＤへ電流が流れるので、スイッチン
グ電源回路１の変換効率が５０％以下に低下してしま
う。

【００３９】ところが、本参考例では、誘導素子電流検
出回路２２が誘導電流Ｉ_L の向きを常に監視しており、
誘導素子１２の順方向電流が０に近づき、向きが反転し
ようとした時点（ｔ１４の時点）で、第２スイッチ１５
を遮断するための信号をコントロール回路２１へ送出す
る。コントロール回路２１は、当該信号を受けた場合、
第１スイッチ１１の導通／遮断に拘わらず、第２スイッ
チ１５を遮断させる。これにより、誘導素子１２には、
出力負荷が少ないときでも、逆方向電流が流れない。し
たがって、出力負荷が少ないときでも高い変換効率を維
持できる。この結果、常に、変換効率を高い値（例え
ば、８０％以上）に保つことができるステップダウン型
のスイッチング電源回路１を実現できる。

【００４０】このように、上記同期整流回路は、入出力
端子間に設けられた誘導素子と、当該誘導素子と入力端
子との間に設けられた第１スイッチと、上記第１スイッ
チと誘導素子との間に一端が接続され、当該誘導素子に
流れる第１電流を維持する極性を有する整流素子と、当
該整流素子へ並列に接続され、上記第１スイッチの導通
期間と重ならないように導通する第２スイッチとを有す
る同期整流回路において、上記第１電流を監視する誘導
素子電流検出手段と、上記誘導素子電流検出手段の指示
に基づいて、上記第２スイッチを遮断する第１の制御手
段とを備えていることを特徴としている。

【００４１】上記構成の同期整流回路では、通常時にお
いて、第１スイッチの導通時に、誘導素子に流れる第１
電流として誘導素子へ蓄積されたエネルギは、第１スイ
ッチの遮断時にて放出される。したがって、同期整流回
路は、ステップダウン型のスイッチング電源回路とな
り、第１スイッチの導通期間と遮断期間との割合を制御
することによって、出力電圧や出力電流などの出力を所
定の値に保つことができる。

【００４２】上記構成では、第１スイッチが遮断されて
いる間、上記第１電流は、整流素子および第２スイッチ
の並列回路によって維持される。ここで、第２スイッチ
が導通している間、第１電流は、第２スイッチを経由し
て流れるので、整流素子の順方向電圧損失など、第１電
流が整流素子を流れた場合に発生する損失は発生しな
い。したがって、出力負荷電流が大きい場合であって
も、極めて効率良く同期整流できる。

【００４３】ところで、第２スイッチは、整流素子に順
方向電流が流れる期間を短くするために、第１スイッチ
の導通期間と重ならない範囲で、できるだけ長く設定す
ることが望まれる。したがって、多くの場合、例えば、
所定のデッドタイムの間だけ、第１および第２スイッチ
の双方を遮断し、残余の期間では、第１スイッチおよび
第２スイッチのうちの一方のみが導通するように制御さ
れる。なお、第１および第２スイッチの導通期間が重な
れば、両スイッチを介して貫通電流が流れ、同期整流回
路の効率を大幅に低下させる。

【００４４】一方、出力負荷電流が極めて少ない軽負荷
時には、第１スイッチの導通期間の割合は、通常時に比
べて極めて短くなる。この状態では、上記第１電流が０
に近づき、反転しようとした時点になっても、第１スイ
ッチが導通しない場合がある。この状態を放置して、第
２スイッチを導通させ続けていると、上記第１電流の向
きは逆転し、出力端子は、誘導素子を介して接地レベル
に短絡されてしまうので、同期整流回路の効率を大幅に
低下させる。

【００４５】ところが、上記構成では、誘導素子電流検
出手段が、第１電流を監視しており、第１電流が０に近
づき、逆転しようとしていることを検出する。第１の制
御手段は、この検出結果に基づいて、第１電流が逆転し
ようした場合、第１スイッチが導通しているか否かに拘
わらず、第２スイッチを遮断する。これにより、軽負荷
時であっても、誘導素子には、逆方向の電流が流れな
い。したがって、軽負荷時であっても、変換効率の高い
同期整流回路を実現できる。

【００４６】なお、通常時には、誘導素子電流検出手段
が第２スイッチの遮断を指示しないので、従来の同期整
流回路と同様に、第２スイッチの導通期間を十分長く設
定できる。したがって、常に、同期整流回路の変換効率
を高いレベルに維持できる。

【００４７】〔第２の参考例〕 上記第１の参考例では、ステップダウン型のスイッチン
グ電源回路１について説明したが、本参考例では、他の
型のスイッチング電源回路の例として、ステップアップ
型の場合について説明する。

【００４８】すなわち、図３に示すように、ステップア
ップ型のスイッチング電源回路１ａでは、誘導素子１２
の一端は、入力端子ＩＮに接続されており、他端は、第
１スイッチ１１を介して接地されている。誘導素子１２
と第１スイッチ１１との接続点は、転流ダイオード１４
および第２スイッチ１５からなる並列回路を介して、出
力端子ＯＵＴに接続されている。当該転流ダイオード１
４の極性は、誘導素子１２の電流Ｉ_Laを維持する方向、
すなわち、誘導素子１２から出力端子ＯＵＴへの方向に
設定されている。また、出力端子ＯＵＴとＧＮＤとの間
には、平滑コンデンサ１３が設けられている。一方、本
参考例に係る誘導素子電流検出回路２２は、誘導素子１
２と入力端子ＩＮとの接続点の電流Ｉ_Laを監視してい
る。これにより、本参考例に係るコントロール回路２１
は、第１の参考例と同様に、出力電圧Ｖｏｕｔに応じ
て、第１スイッチ１１の導通期間と遮断期間との割合を
調整し、導通期間が互いに重ならないように、第１およ
び第２スイッチ１１・１５を制御すると共に、誘導素子
１２の順方向電流が０に近づき、逆方向電流が流れよう
とした場合に、第２スイッチ１５を遮断できる。

【００４９】上記構成では、図２に示すように、誘導電
流Ｉ_Laは、第１スイッチ１１が導通している期間（ｔ１
からｔ２までの期間）に増加し、遮断されている期間
（ｔ２からｔ５までの期間）に減少する。ここで、増加
時および減少時における傾きｄＩ_La／ｄｔは、以下の式
（３）および（４）に示すように、 ｄＩ_La／ｄｔ＝Ｖｉｎ／Ｌ …（３） ｄＩ_La／ｄｔ＝（Ｖｉｎ−Ｖｏｕｔ）／Ｌ …（４） となる。

【００５０】当該構成では、第１スイッチ１１の導通期
間において、誘導素子１２に蓄積されたエネルギは、第
１スイッチ１１の遮断期間において、入力電圧Ｖｉｎに
重畳されて出力される。この結果、スイッチング電源回
路１ａは、入力電圧Ｖｉｎよりも大きな出力電圧Ｖｏｕ
ｔを負荷に供給できる。また、第１の参考例と同様に、
第１スイッチ１１の導通期間と遮断期間との割合を出力
電圧Ｖｏｕｔに応じて帰還制御することによって、当該
出力電圧Ｖｏｕｔを一定の値Ｖｃｏｎに保つことができ
る。

【００５１】ここで、当該構成においても、誘導素子１
２を流れる電流Ｉ_Laは、上述の式（４）に示すように、
第１スイッチ１１が遮断されている間、減少しつづけ
る。したがって、第１スイッチ１１の遮断期間が極めて
長い場合（ｔ１１以降）には、第１の参考例と同様に、
第２スイッチ１５を導通させ続けると、誘導電流Ｉ_Laが
０以下となり、誘導電流Ｉ_Laの向きが反転することがあ
る。この場合は、出力端子ＯＵＴから、第２スイッチ１
５および誘導素子１２を介して、入力端子ＩＮへ電流が
流れるので、スイッチング電源回路１ａの変換効率が５
０％以下に低下してしまう。

【００５２】ところが、本参考例では、誘導素子電流検
出回路２２が誘導電流Ｉ_Laの向きを常に監視しており、
誘導素子１２の順方向電流が０に近づき、向きが反転し
ようとした時点（ｔ１４の時点）で、第２スイッチ１５
を遮断するための信号をコントロール回路２１へ送出す
る。コントロール回路２１は、当該信号を受けた場合、
第１スイッチ１１の導通／遮断に拘わらず、第２スイッ
チ１５を遮断させる。これにより、誘導素子１２には、
出力負荷が少ないときでも、逆方向電流が流れない。し
たがって、出力負荷が少ないときでも高い変換効率を維
持できる。この結果、常に、変換効率を高い値（例え
ば、８０％以上）に保つことができるステップアップ型
のスイッチング電源回路１ａを実現できる。

【００５３】このように、上記同期整流回路は、入出力
端子間に設けられた誘導素子と、当該誘導素子と出力端
子との間に設けられ、当該誘導素子に流れる第１電流を
維持する極性を有する整流素子と、上記誘導素子と整流
素子との間に一端が接続された第１スイッチと、上記整
流素子へ並列に接続され、上記第１スイッチの導通期間
と重ならないように導通する第２スイッチとを有する同
期整流回路において、上記第１電流を監視する誘導素子
電流検出手段と、上記誘導素子電流検出手段の指示に基
づいて、上記第２スイッチを遮断する第１の制御手段と
を備えていることを特徴としている。

【００５４】上記構成によれば、第１スイッチの導通時
に、誘導素子に蓄積されたエネルギは、第１スイッチの
遮断時に、入力端子に印加される電圧に重畳されて出力
される。これにより、同期整流回路は、ステップアップ
型のスイッチング電源回路となり、第１スイッチの導通
期間と遮断期間との割合を制御することによって、出力
電圧や出力電流などの出力を所定の値に保つことができ
る。

【００５５】上記構成においても、第１の参考例の構成
と同様に、誘導素子電流検出手段が、第１電流を監視し
ており、第１の制御手段は、第１電流が０に近づき、逆
転しようとしている場合、第１スイッチが導通している
か否かに拘わらず、第２を遮断する。これにより、軽負
荷時であっても、誘導素子には、逆方向の電流が流れな
い。したがって、軽負荷時であっても、変換効率の高い
同期整流回路を実現できる。

【００５６】〔第３の参考例〕 本参考例では、他の例として、反転型の場合について、
図４および図２に基づいて説明する。すなわち、図４に
示すように、反転型のスイッチング電源回路１ｂにおい
て、誘導素子１２の一端は、接地されており、他端は、
第１スイッチ１１を介して入力端子ＩＮに接続されてい
る。誘導素子１２と第１スイッチ１１との接続点は、転
流ダイオード１４と第２スイッチ１５とからなる並列回
路を介して、出力端子ＯＵＴに接続されている。当該転
流ダイオード１４の極性は、誘導素子１２の電流Ｉ_Lbを
維持する方向、すなわち、出力端子ＯＵＴから誘導素子
１２への方向に設定されている。また、出力端子ＯＵＴ
とＧＮＤとの間には、平滑コンデンサ１３が設けられて
いる。一方、本参考例に係る誘導素子電流検出回路２２
は、誘導素子１２からＧＮＤへ流れる電流Ｉ_Lbを監視し
ている。これにより、本参考例に係るコントロール回路
２１は、第１の参考例と同様に、出力電圧Ｖｏｕｔに応
じて、第１スイッチ１１の導通期間と遮断期間との割合
を調整し、導通期間が互いに重ならないように、第１お
よび第２スイッチ１１・１５を制御すると共に、誘導素
子１２の順方向電流が０に近づき、逆方向電流が流れよ
うとした場合に、第２スイッチ１５を遮断できる。

【００５７】上記構成では、図２に示すように、誘導電
流Ｉ_Lbは、第１スイッチ１１が導通している期間（ｔ１
からｔ２までの期間）に増加し、遮断されている期間
（ｔ２からｔ５までの期間）に減少する。ここで、増加
時および減少時における傾きｄＩ_Lb／ｄｔは、以下の式
（５）および（６）に示すように、 ｄＩ_Lb／ｄｔ＝Ｖｉｎ／Ｌ …（５） ｄＩ_Lb／ｄｔ＝Ｖｏｕｔ／Ｌ …（６） となる。

【００５８】当該構成では、第１スイッチ１１の導通期
間にて、誘導素子１２に蓄積されたエネルギは、第１ス
イッチ１１の遮断期間にて、入力電圧Ｖｉｎとは逆の極
性で出力される。この結果、入力電圧Ｖｉｎに対して逆
極性の出力電圧Ｖｏｕｔを負荷に供給できる。また、第
１の参考例と同様に、第１スイッチ１１の導通期間と遮
断期間との割合を出力電圧Ｖｏｕｔに応じて帰還制御す
ることによって、当該出力電圧Ｖｏｕｔを一定の値Ｖｃ
ｏｎに保つことができる。

【００５９】ここで、上述の式（５）に示すように、当
該構成においても、誘導素子１２を流れる電流Ｉ_Lbは、
第１スイッチ１１が遮断されている間、減少しつづけ
る。ところが、第１の参考例と同様に、誘導素子電流検
出回路２２が誘導電流Ｉ_Lbの向きを常に監視しており、
コントロール回路２１は、誘導素子電流検出回路２２の
指示に基づいて、誘導素子１２の順方向電流が０に近づ
き、向きが反転しようとした時点（ｔ１４の時点）で第
２スイッチ１５を遮断する。これにより、誘導素子１２
には、出力負荷が少ないときでも、逆方向電流が流れな
い。したがって、出力負荷が少ないときでも高い変換効
率を維持できる。この結果、常に、変換効率を高い値
（例えば、８０％以上）に保つことができる反転型のス
イッチング電源回路１ｂを実現できる。

【００６０】このように、上記同期整流回路は、入出力
端子間に設けられた第１スイッチと、上記第１スイッチ
と出力端子との間に設けられ、上記出力端子から入力端
子への方向の極性を有する整流素子と、当該整流素子と
第１スイッチとの間に一端が接続された誘導素子と、上
記整流素子へ並列に接続され、上記第１スイッチの導通
期間と重ならないように導通する第２スイッチとを有す
る同期整流回路において、上記第１電流を監視する誘導
素子電流検出手段と、上記誘導素子電流検出手段の指示
に基づいて、上記第２スイッチを遮断する第１の制御手
段とを備えていることを特徴としている。

【００６１】上記構成によれば、第１スイッチの導通時
に、誘導素子に蓄積されたエネルギは、第１スイッチの
遮断時に、極性が反転されて出力される。これにより、
同期整流回路は、反転型のスイッチング電源回路とな
り、第１スイッチの導通期間と遮断期間との割合を制御
することによって、出力電圧や出力電流などの出力を所
定の値に保つことができる。

【００６２】上記構成においても、第１の参考例の構成
と同様に、誘導素子電流検出手段が、第１電流を監視し
ており、第１の制御手段は、第１電流が０に近づき、逆
転しようとしている場合、第１スイッチが導通している
か否かに拘わらず、第２を遮断する。これにより、軽負
荷時であっても、誘導素子には、逆方向の電流が流れな
い。したがって、軽負荷時であっても、変換効率の高い
同期整流回路を実現できる。

【００６３】〔第４の参考例〕 本参考例では、他の例として、アップダウン型の場合に
ついて、図５および図２に基づいて説明する。すなわ
ち、図５に示すように、アップダウン型のスイッチング
電源回路１ｃは、図３に示すスイッチング電源回路１ａ
と略同様であるが、誘導素子１２と第１スイッチ１１と
の接続点と、転流ダイオード１４との間に、コンデンサ
１６が設けられており、コンデンサ１６と転流ダイオー
ド１４との接続点は、短絡用の誘導素子、または、短絡
用の抵抗からなるインピーダンス素子（図中では、Ｚと
表記する）１７を介して接地されている。なお、残余の
構成は、上記スイッチング電源回路１ａと同様であるた
め、同じ機能を有する部材には、同じ符号を付して説明
を省略する。

【００６４】上記構成では、図２に示すように、誘導素
子１２に流れる誘導電流Ｉ_Lcは、第１スイッチ１１が導
通している期間（ｔ１からｔ２までの期間）に増加し、
遮断されている期間（ｔ２からｔ５までの期間）に減少
する。ここで、増加時および減少時における傾きｄＩ_Lc
／ｄｔは、以下の式（７）および（８）に示すように、 ｄＩ_Lc／ｄｔ＝Ｖｉｎ／Ｌ …（７） ｄＩ_Lc／ｄｔ＝−（Ｖｏｕｔ／Ｌ） …（８） となる。

【００６５】当該構成では、第１スイッチ１１の導通期
間にて、誘導素子１２に蓄積されたエネルギは、第１ス
イッチ１１の遮断期間に、コンデンサ１６を介して出力
される。したがって、第１の参考例と同様に、第１スイ
ッチ１１の導通期間と遮断期間との割合を出力電圧Ｖｏ
ｕｔに応じて帰還制御することによって、当該出力電圧
Ｖｏｕｔを一定の値Ｖｃｏｎに保つことができる。本参
考例では、コンデンサ１６およびインピーダンス素子１
７によって、誘導素子１２を流れる電流Ｉ_Lcと出力負荷
電流Ｉｏｕｔとの間に位相差が生ずる。この結果、入力
電圧Ｖｉｎと出力電圧Ｖｏｕｔとの大小関係が変化する
場合であっても、当該出力電圧Ｖｏｕｔを一定の値Ｖｃ
ｏｎに維持可能なアップダウン型のスイッチング電源回
路１ｃを実現できる。

【００６６】ここで、上述の式（７）に示すように、当
該構成においても、誘導素子１２を流れる電流Ｉ_Lcは、
第１スイッチ１１が遮断されている間、減少しつづけ
る。ところが、第１の参考例と同様に、誘導素子電流検
出回路２２が誘導電流Ｉ_Lcの向きを常に監視しており、
コントロール回路２１は、誘導素子電流検出回路２２ｂ
からの指示に基づいて、誘導素子１２の順方向電流が０
に近づき、向きが反転しようとした時点（ｔ１４の時
点）で第２スイッチ１５を遮断する。これにより、誘導
素子１２には、出力負荷が少ないときでも、逆方向電流
が流れない。したがって、出力負荷が少ないときでも高
い変換効率を維持できる。この結果、常に、変換効率を
高い値（例えば、８０％以上）に保つことができるアッ
プダウン型のスイッチング電源回路１ｃを実現できる。

【００６７】このように、上記同期整流回路は、第２ま
たは第３の参考例の構成において、上記第１スイッチお
よび誘導素子の接続点と、上記整流素子との間に設けら
れたコンデンサと、当該コンデンサと整流素子との間に
一端が接続された短絡用誘導素子または短絡用抵抗とを
備えていることを特徴としている。

【００６８】当該構成では、第１スイッチの導通時に、
誘導素子に蓄積されたエネルギは、コンデンサを介して
出力される。これにより、同期整流回路は、アップダウ
ン型のスイッチング電源回路となり、第１スイッチの導
通期間と遮断期間との割合を制御することによって、出
力電圧や出力電流などの出力を所定の値に保つことがで
きる。

【００６９】上記構成においても、第１の参考例の構成
と同様に、誘導素子電流検出手段が、第１電流を監視し
ており、第１の制御手段は、第１電流が０に近づき、逆
転しようとしている場合、第１スイッチが導通している
か否かに拘わらず、第２を遮断する。これにより、軽負
荷時であっても、誘導素子には、逆方向の電流が流れな
い。したがって、軽負荷時であっても、変換効率の高い
同期整流回路を実現できる。

【００７０】〔第５の参考例〕 ところで、上記第１ないし第４の参考例では、誘導素子
電流検出回路２２を用いて誘導素子１２を流れる電流の
向きを直接検出することによって、第２スイッチ１５を
遮断している。当該誘導素子電流検出回路２２は、例え
ば、誘導素子１２に直列に接続された抵抗の両端間電圧
を測定したり、ホール素子などを用いて、磁界の強さを
測定したりして、上記電流の向きを検出できる。

【００７１】ところが、磁界を測定する素子は、集積が
難しいため、スイッチング電源回路が大型化しやすい。
一方、抵抗を用いて検出する場合は、抵抗の電圧降下に
よって、スイッチング電源回路全体の効率が低下する虞
れがある。なお、測定用の抵抗として、配線の抵抗成分
を利用すれば、効率の低下を削減できる。また、抵抗値
を小さくすれば、抵抗に起因する損失を抑制できる。と
ころが、いずれの場合であっても、測定用抵抗の抵抗値
が小さくなるので、電流の向きを測定するために必要な
精度やゲインは、極めて高くなる。一方、第１スイッチ
１１のスイッチング周波数は、変換効率を向上させるた
めに、年々向上しているので、より速い検出速度が必要
とされる。したがって、測定精度と動作速度との双方が
所望のレベルを満足するように誘導素子電流検出回路２
２を形成する必要があり、小型で、低損失のスイッチン
グ電源回路を実現することは難しい。

【００７２】これに対して、以下の参考例では、入力電
圧Ｖｉｎおよび出力電圧Ｖｏｕｔに基づいて、誘導素子
１２を流れる電流の向きが反転する時点を予測して、第
２スイッチ１５を遮断する構成について説明する。

【００７３】すなわち、図６に示すスイッチング電源回
路２は、ステップダウン型のスイッチング電源回路であ
って、図１に示すスイッチング電源回路１と略同様の構
成である。ただし、誘導素子電流検出回路２２に代え
て、電圧積分コントロール回路（第２の制御手段）２３
が設けられている点が異なっている。

【００７４】上記電圧積分コントロール回路２３は、入
力電圧Ｖｉｎと出力電圧Ｖｏｕｔとを検知して、誘導素
子１２に流れる電流Ｉ_L を計算し、電流Ｉ_L が反転する
時点で、第２スイッチ１５を遮断するための信号をコン
トロール回路２１へ送出する。具体的には、両スイッチ
１１・１５の導通時における両端間電圧を０Ｖ、第１ス
イッチ１１の導通時間をＴ_ONとすると、第１スイッチ１
１の導通時に誘導素子１２へ蓄積されたエネルギが放出
されるまでの時間ｘは、上述の式（１）および式（２）
から、以下の式（９）に示すように、 ｘ ＝Ｔ_ON・（Ｖｉｎ−Ｖｏｕｔ）／Ｖｏｕｔ …（９） となる。したがって、電圧積分コントロール回路２３が
上記時間ｘを算出し、第１スイッチ１１の遮断時点から
時間ｘが経過するまでの間に、コントロール回路２１が
第２スイッチ１５を遮断すれば、誘導素子１２に逆方向
電流が流れない。また、第１スイッチ１１の遮断時間Ｔ
_OFF が、上記時間ｘ以下になるように、第２スイッチ１
５の導通／遮断を制御しても、逆方向電流の発生を防止
できる。

【００７５】なお、第２スイッチ１５の遮断時点が、逆
方向電流が流れ始める時点よりも前の場合、順方向電流
が転流ダイオード１４を介して流れる。この結果、第２
スイッチ１５を遮断するまでの間に、転流ダイオード１
４による順方向電圧損失が発生し、スイッチング電源回
路２の効率を低下させる。一方、逆方向電流が流れ始め
る時点よりも後に、第２スイッチ１５を遮断した場合
は、第２スイッチ１５を遮断するまでの間に、逆方向電
流が流れるので、逆方向電流に起因する損失が発生す
る。したがって、逆方向電流が流れ始める時点と一致す
るように、第２スイッチ１５の遮断時点を制御すること
が最も好ましい。ただし、ここで、逆方向電流に起因す
る損失は、転流ダイオード１４の順方向電圧に起因する
損失よりも大きいので、逆方向電流が流れ始める時点を
正確に予測できない場合は、第２スイッチ１５を早めに
遮断して、逆方向電流が流れないように制御する方がよ
い。

【００７６】これにより、誘導電流Ｉ_L を直接測定せず
に、確実に、逆方向電流を防止できる。この結果、第１
の参考例と同様に、出力負荷が少ないときでも、変換効
率を維持でき、常に変換効率を高い値（例えば、８０％
以上）に保つことのできるステップダウン型のスイッチ
ング電源回路２を実現できる。

【００７７】また、本参考例に係る電圧積分コントロー
ル回路２３は、入力電圧Ｖｉｎおよび出力電圧Ｖｏｕｔ
に基づいて、第２スイッチ１５の遮断タイミングを決定
している。したがって、誘導素子１２に直列に抵抗を配
さずに、遮断タイミングを決定できる。この結果、第１
の参考例のスイッチング電源回路１の場合、すなわち、
誘導素子電流検出回路２２にて、遮断タイミングを決定
する場合に比べて、小型かつ低損失のスイッチング電源
回路を比較的容易に実現できる。

【００７８】〔第６の参考例〕 上記第５の参考例では、ステップダウン型のスイッチン
グ電源回路に、電圧積分コントロール回路を設ける場合
について説明したが、本発明は、これに限らず、他の型
のスイッチング電源回路にも適用できる。例えば、図３
に示すステップアップ型のスイッチング電源回路１ａに
おいて、誘導素子電流検出回路２２の代わりに電圧積分
コントロール回路２３ａを設けると、図７に示すスイッ
チング電源回路２ａが構成される。

【００７９】上記構成では、第１スイッチ１１の導通時
における誘導電流Ｉ_Laは、上述の式（３）および式
（４）に示すように変化するので、第１スイッチ１１の
導通時に誘導素子１２へ蓄積されたエネルギが放出され
るまでの時間ｘ_a は、以下の式（10）に示すように、 ｘ_a ＝Ｔ_ON・Ｖｉｎ／（Ｖｏｕｔ−Ｖｉｎ） …（10） となる。したがって、第５の参考例と同様に、電圧積分
コントロール回路２３ａが上記時間ｘ_a を算出し、第１
スイッチ１１の遮断時点から時間ｘ_a が経過するまでの
間に、コントロール回路２１が第２スイッチ１５を遮断
すれば、誘導素子１２に逆方向電流が流れない。また、
第１スイッチ１１の遮断時間Ｔ_OFF が、上記時間ｘ_a 以
下になるように、第２スイッチ１５の導通／遮断を制御
しても、逆方向電流の発生を防止できる。

【００８０】この結果、第２の参考例と同様に、出力負
荷が少ないときでも変換効率を維持でき、常に変換効率
を高い値（例えば、８０％以上）に維持可能なステップ
アップ型のスイッチング電源回路２ａを実現できる。ま
た、本参考例では、第５の参考例と同様に、誘導電流Ｉ
_Laを直接測定せずに、第２スイッチ１５の遮断時間を決
定している。したがって、第２の参考例よりも、さらに
小型で高効率のスイッチング電源回路２ａを比較的容易
に実現できる。

【００８１】〔第７の参考例〕 また、図４に示す反転型のスイッチング電源回路１ｂに
おいて、誘導素子電流検出回路２２の代わりに、電圧積
分コントロール回路２３ｂを設けると、図８に示すスイ
ッチング電源回路２ｂが構成される。

【００８２】上記構成では、第１スイッチ１１の導通時
における誘導電流Ｉ_Lbは、上述の式（５）および式
（６）に示すように変化するので、第１スイッチ１１の
導通時に誘導素子１２へ蓄積されたエネルギが放出され
るまでの時間ｘ_b は、以下の式（11）に示すように、 ｘ_b ＝Ｔ_ON・Ｖｉｎ／（−Ｖｏｕｔ） …（11） となる。したがって、第５の参考例と同様に、電圧積分
コントロール回路２３ｂが上記時間ｘ_b を算出し、第１
スイッチ１１の遮断時点から時間ｘ_b が経過するまでの
間に、コントロール回路２１が第２スイッチ１５を遮断
すれば、誘導素子１２に逆方向電流が流れない。また、
第１スイッチ１１の遮断時間Ｔ_OFF が、上記時間ｘ_b 以
下になるように、第２スイッチ１５の導通／遮断を制御
しても、逆方向電流の発生を防止できる。この結果、第
３の参考例と同様に、出力負荷が少ないときでも変換効
率を保つことができ、常に変換効率を高い値（８０％以
上）に維持可能な反転型のスイッチング電源回路２ｂを
実現できる。また、本参考例では、第５の参考例と同様
に、誘導電流Ｉ_Lbを直接測定せずに、第２スイッチ１５
の遮断時間を決定しているので、第３の参考例よりも、
さらに小型で高効率のスイッチング電源回路２ｂを比較
的容易に実現できる。

【００８３】〔第８の参考例〕 さらに、図５に示すアップダウン型のスイッチング電源
回路１ｃにおいて、誘導素子電流検出回路２２の代わり
に、電圧積分コントロール回路２３ｃを設けると、図９
に示すスイッチング電源回路２ｃが構成される。

【００８４】上記構成では、第１スイッチ１１の導通時
における誘導電流Ｉ_Lcは、上述の式（７）および式
（８）に示すように変化するので、第１スイッチ１１の
導通時に誘導素子１２へ蓄積されたエネルギが放出され
るまでの時間ｘ_c は、以下の式（12）に示すように、 ｘ_c ＝Ｔ_ON・Ｖｉｎ／Ｖｏｕｔ …（12） となる。したがって、第５の参考例と同様に、電圧積分
コントロール回路２３ｃが上記時間ｘ_c を算出し、第１
スイッチ１１の遮断時点から時間ｘ_c が経過するまでの
間に、コントロール回路２１が第２スイッチ１５を遮断
すれば、誘導素子１２に逆方向電流が流れない。また、
第１スイッチ１１の遮断時間Ｔ_OFF が、上記時間ｘ_c 以
下になるように、第２スイッチ１５の導通／遮断を制御
しても、逆方向電流の発生を防止できる。

【００８５】この結果、第４の参考例と同様に、出力負
荷が少ないときでも変換効率を保つことができ、常に変
換効率を高い値（例えば、８０％以上）に維持可能なア
ップダウン型のスイッチング電源回路２ｃを実現でき
る。また、本参考例では、第５の参考例と同様に、誘導
電流Ｉ_Lcを直接測定せずに、第２スイッチ１５の遮断時
間を決定しているので、第４の参考例よりも、さらに小
型で高効率のスイッチング電源回路２ｂを比較的容易に
実現できる。

【００８６】〔第１の実施形態〕 ところで、上記第５ないし第８の参考例に係る電圧積分
コントロール回路２３は、例えば、デジタル回路によっ
て実現してもよいし、アナログ回路を用いて実現しても
よい。また、上述の演算式（９）ないし式（12）を簡略
化して、ある時点における入出力電圧Ｖｉｎ・Ｖｏｕｔ
に基づいて、逆方向電流が流れ始める時点を推測するこ
ともできる。

【００８７】ただし、上述の演算式（９）ないし式（1
2）の場合、デジタル回路で実現すると、回路規模や消
費電力が、アナログ回路の場合に比べて増大しがちであ
る。一方、上述したように、実際に逆方向電流が流れ始
める時点が推測した時点とズレていると、スイッチング
電源回路の変換効率が低下するので、近似式を用いて推
測すると、スイッチング電源回路の変換効率を向上する
ことが難しい。

【００８８】以下では、電圧積分コントロール回路２３
の好適な構成例として、アナログの積分器を用いた場合
について説明する。具体的には、本実施形態に係るスイ
ッチング電源回路３は、ステップダウン型の回路であっ
て、図１０に示すように、電圧積分コントロール回路２
３は、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとを検知し
て、両電圧Ｖｉｎ、Ｖｏｕｔをそのまま、または、加減
算処理した電圧を電流へ変換することによって、誘導電
流Ｉ_L の変化量ｄＩ_L ／ｄｔに応じた電流を生成する電
圧電流変換回路（電圧電流変換部）３１と、電圧電流変
換回路３１の出力電流を蓄積して電圧へと変換する電流
電圧変換コンデンサ３２と、電流電圧変換コンデンサ
（蓄積コンデンサ）３２の出力電圧Ｖｃを所定の値の基
準電圧Ｖｒｅｆ１と比較するコンパレータ（制御部）３
３と、上記基準電圧Ｖｒｅｆ１を生成してコンパレータ
３３へ入力する電源３４とを備えている。なお、残余の
構成は、図６と同様であるため、同じ機能を有する部材
には、同じ参照符号を付して説明を省略する。

【００８９】上記電圧電流変換回路３１は、第１スイッ
チ１１が導通している間、入力電圧Ｖｉｎおよび出力電
圧Ｖｏｕｔに基づいて、Ｖｉｎ−Ｖｏｕｔに比例した電
流を生成し、上記電流電圧変換コンデンサ３２へ流し込
む。一方、第１スイッチ１１が遮断されている間、電圧
電流変換回路３１は、出力電圧Ｖｏｕｔに比例した電流
を上記電流電圧変換コンデンサ３２から引き抜く。な
お、電流生成時の比例定数は、導通期間と遮断期間とで
共通である。

【００９０】これにより、図１１に示すように、電流電
圧変換コンデンサ３２の両端電圧Ｖｃは、誘導素子１２
に流れる順方向電流Ｉ_L に比例して変化する。したがっ
て、誘導素子１２に逆電流が流れ始める時点を、両端電
圧Ｖｃが０Ｖになる時点として正確に検出できる。この
結果、コンパレータ３３が、両端電圧Ｖｃと、基準電圧
Ｖｒｅｆ１とを比較して、両端電圧Ｖｃが０〔Ｖ〕にな
る前に、第２スイッチ１５の遮断をコントロール回路２
１へ指示すれば、誘導素子１２に逆方向電流が流れる前
に、第２スイッチ１５を遮断できる。したがって、出力
負荷が少ないときであっても、誘導素子１２に逆方向電
流が流れることがなく、常に変換効率を高い値（例え
ば、８０％以上）に維持可能なステップダウン型のスイ
ッチング電源回路３を実現できる。

【００９１】〔第２の実施形態〕 本実施形態では、図１２を参照して、図７と同様のステ
ップアップ型のスイッチング電源回路３ａにおいて、ア
ナログの積分器を用いて、電圧積分コントロール回路２
３ａを構成した場合について説明する。

【００９２】本実施形態に係る電圧積分コントロール回
路２３ａは、図１０に示す電圧積分コントロール回路２
３と略同様であるが、電圧電流変換回路３１に代えて、
誘導電流Ｉ_Laを算出するための電圧電流変換回路３１ａ
が設けられている。具体的には、上記電圧電流変換回路
３１ａは、第１スイッチ１１が導通している間、入力電
圧Ｖｉｎに比例した電流を生成し、上記電流電圧変換コ
ンデンサ３２へ流し込む。一方、第１スイッチ１１が遮
断されている間、電圧電流変換回路３１ａは、入力電圧
Ｖｉｎおよび出力電圧Ｖｏｕｔに基づいて、Ｖｏｕｔ−
Ｖｉｎに比例した電流を上記電流電圧変換コンデンサ３
２から引き抜く。なお、電流生成時の比例定数は、導通
期間と遮断期間とで共通である。

【００９３】これにより、図１３に示すように、電流電
圧変換コンデンサ３２の両端電圧Ｖｃ_a は、誘導素子１
２に流れる順方向電流Ｉ_Laに比例して変化する。したが
って、誘導素子１２に逆電流が流れ始める時点を、両端
電圧Ｖｃ_a が０Ｖになる時点として正確に検出できる。
この結果、コンパレータ３３が、両端電圧Ｖｃ_a と、基
準電圧Ｖｒｅｆ１とを比較して、両端電圧Ｖｃ_a が０
〔Ｖ〕になる前に、第２スイッチ１５の遮断をコントロ
ール回路２１へ指示すれば、誘導素子１２に逆方向電流
が流れる前に、第２スイッチ１５を遮断できる。したが
って、出力負荷が少ないときであっても、誘導素子１２
に逆方向電流が流れることがなく、常に変換効率を高い
値（例えば、８０％以上）に維持可能なステップダウン
型のスイッチング電源回路３ａを実現できる。

【００９４】〔第３の実施形態〕 また、本実施形態では、図１４を参照しながら、図８と
同様の反転型のスイッチング電源回路３ｂにおいて、ア
ナログの積分器を用いて、電圧積分コントロール回路２
３ｂを構成した場合について説明する。

【００９５】本実施形態に係る電圧積分コントロール回
路２３ｂは、図１０に示す電圧積分コントロール回路２
３と略同様であるが、電圧電流変換回路３１に代えて、
誘導電流Ｉ_Lbを算出するための電圧電流変換回路３１ｂ
が設けられている。具体的には、上記電圧電流変換回路
３１ｂは、第１スイッチ１１が導通している間、入力電
圧Ｖｉｎに比例した電流を生成し、上記電流電圧変換コ
ンデンサ３２へ流し込む。一方、第１スイッチ１１が遮
断されている間、電圧電流変換回路３１ｂは、出力電圧
Ｖｏｕｔに基づいて、−Ｖｏｕｔに比例した電流を上記
電流電圧変換コンデンサ３２から引き抜く。なお、電流
生成時の比例定数は、導通期間と遮断期間とで共通であ
る。

【００９６】これにより、図１５に示すように、電流電
圧変換コンデンサ３２の両端電圧Ｖｃ_b は、誘導素子１
２に流れる順方向電流Ｉ_Lbに比例して変化する。したが
って、誘導素子１２に逆電流が流れ始める時点を、両端
電圧Ｖｃ_b が０Ｖになる時点として正確に検出できる。
この結果、コンパレータ３３が、両端電圧Ｖｃ_b と、基
準電圧Ｖｒｅｆ１とを比較して、両端電圧Ｖｃ_b が０
〔Ｖ〕になる前に、第２スイッチ１５の遮断をコントロ
ール回路２１へ指示すれば、誘導素子１２に逆方向電流
が流れる前に、第２スイッチ１５を遮断できる。したが
って、出力負荷が少ないときであっても、誘導素子１２
に逆方向電流が流れることがなく、常に変換効率を高い
値（例えば、８０％以上）に維持可能な反転型のスイッ
チング電源回路３ｂを実現できる。

【００９７】〔第４の実施形態〕 さらに、本実施形態では、図１６を参照しながら、図９
と同様のアップダウン型のスイッチング電源回路３ｃに
おいて、アナログの積分器を用いて、電圧積分コントロ
ール回路２３ｃを構成した場合について説明する。

【００９８】本実施形態に係る電圧積分コントロール回
路２３ｃは、図１０に示す電圧積分コントロール回路２
３と略同様であるが、電圧電流変換回路３１に代えて、
誘導電流Ｉ_Lcを算出するための電圧電流変換回路３１ｃ
が設けられている。具体的には、上記電圧電流変換回路
３１ｃは、第１スイッチ１１が導通している間、入力電
圧Ｖｉｎに基づいて、Ｖｉｎに比例した電流を生成し、
上記電流電圧変換コンデンサ３２へ流し込む。一方、第
１スイッチ１１が遮断されている間、電圧電流変換回路
３１ｃは、出力電圧Ｖｏｕｔに基づいて、Ｖｏｕｔに比
例した電流を上記電流電圧変換コンデンサ３２から引き
抜く。なお、電流生成時の比例定数は、導通期間と遮断
期間とで共通である。

【００９９】これにより、図１７に示すように、電流電
圧変換コンデンサ３２の両端電圧Ｖｃ_c は、誘導素子１
２に流れる順方向電流Ｉ_Lcに比例して変化する。したが
って、誘導素子１２に逆電流が流れ始める時点を、両端
電圧Ｖｃ_c が０Ｖになる時点として正確に検出できる。
この結果、コンパレータ３３が、両端電圧Ｖｃ_c と、基
準電圧Ｖｒｅｆ１とを比較して、両端電圧Ｖｃ_c が０
〔Ｖ〕になる前に、第２スイッチ１５の遮断をコントロ
ール回路２１へ指示すれば、誘導素子１２に逆方向電流
が流れる前に、第２スイッチ１５を遮断できる。したが
って、出力負荷が少ないときであっても、誘導素子１２
に逆方向電流が流れることがなく、常に変換効率を高い
値（例えば、８０％以上）に維持可能な高いアップダウ
ン型のスイッチング電源回路３ｃを実現できる。

【０１００】〔第５の実施形態〕 ところで、上記第１ないし第４の各実施形態は、誘導素
子１２に流れる電流を直接検出せず、入力電圧Ｖｉｎと
出力電圧Ｖｏｕｔとに基づいて、誘導素子１２に逆方向
電流が流れ始める時点を検出しているため、ＩＣ（ Int
egrated Circuit ）などに集積化しやすい。本実施形態
では、図１８を参照しながら、集積が容易なスイッチン
グ電源回路の構成例について、さらに詳細に説明する。
なお、以下では、第４の実施形態と同様のアップダウン
型のスイッチング電源回路４ｃを例にして説明するが、
他の実施形態でも同様に、集積が容易な回路を実現でき
る。

【０１０１】すなわち、本実施形態では、第１スイッチ
１１は、ＮチャネルのＭＯＳトランジスタＮ１で構成さ
れており、第２スイッチ１５は、ＰチャネルのＭＯＳト
ランジスタＰ１で構成されている。また、インピーダン
ス素子１７は、誘導素子Ｌ１にて形成される。

【０１０２】一方、本実施形態に係るコントロール回路
２１ｃは、出力電圧Ｖｏｕｔを分圧する抵抗４１・４２
と、所定の値の基準電圧Ｖｒｅｆ２を生成する電源４３
と、上記両抵抗４１・４２の接続点の電圧Ｖａｄｊが正
入力端子に、上記基準電圧Ｖｒｅｆ２が負入力端子に印
加された誤差検出用のコンパレータ４４とを備えてい
る。さらに、コントロール回路２１ｃには、所定の周期
の三角波を生成する三角波発生器４５と、所定の値の基
準圧Ｖｒｅｆ３を生成する電源４６と、上記コンパレー
タ４４の出力と上記基準電圧Ｖｒｅｆ３とを正入力と
し、上記三角波発生器４５からの三角波を負入力とする
ＰＷＭ（ Pulse Width Modulation ）用のコンパレータ
４７とが設けられている。当該コンパレータ４７の出力
は、インバータ４８を介して、上記ＭＯＳトランジスタ
Ｎ１のゲートに印加されると共に、２入力ＮＡＮＤ回路
４９を介して、ＭＯＳトランジスタＰ１のゲートに印加
される。

【０１０３】上記構成において、出力電圧Ｖｏｕｔは、
抵抗４１・４２にて分圧され、帰還電圧Ｖａｄｊとし
て、誤差検出用のコンパレータ４４に印加される。当該
コンパレータ４４は、基準電圧Ｖｒｅｆ２と、帰還電圧
Ｖａｄｊとを比較して、両者の誤差に応じた電圧を出力
する。一方、ＰＷＭ用のコンパレータ４７は、上記コン
パレータ４４の出力電圧と基準電圧Ｖｒｅｆ３とのうち
で高い方の電圧と、三角波発生器４５で生成した三角波
とを比較してパルス信号を生成する。ここで、コンパレ
ータ４４の出力は、帰還電圧Ｖａｄｊが基準電圧Ｖｒｅ
ｆ２よりも大きい場合、パルス幅が減少する方向に変化
し、帰還電圧Ｖａｄｊの方が小さい場合に、パルス幅が
増加する方向に変化するように設定されている。したが
って、上記パルス信号のパルス幅は、帰還電圧Ｖａｄｊ
と、基準電圧Ｖｒｅｆ２とが一致するように制御され
る。

【０１０４】上記パルス信号は、インバータ４８で反転
された後、ＮチャネルのＭＯＳトランジスタＮ１のゲー
トへ印加される。また、当該パルス信号は、電圧積分コ
ントロール回路２３ｃから第２スイッチ１５の遮断が指
示されていない間、ＮＡＮＤ回路４９で反転された後、
ＰチャネルのＭＯＳトランジスタＰ１のゲートへ印加さ
れる。したがって、第１スイッチ１１の導通時には、第
２スイッチ１５が遮断され、第１スイッチ１１の遮断時
には、第２スイッチ１５が導通するように制御される。
この結果、両スイッチ１１・１５のオン／オフは、出力
電圧Ｖｏｕｔが所望の値Ｖｃｏｎになるように制御され
る。

【０１０５】上記インバータ４８とＭＯＳトランジスタ
Ｎ１との間、並びに、上記ＮＡＮＤ回路４９とＭＯＳト
ランジスタＰ１との間には、図示しないプリバッファが
それぞれ設けられており、各プリバッファの遅延時間
は、オン時の方がオフ時よりも長く設定されている。こ
れにより、両ＭＯＳトランジスタＮ１・Ｐ１の一方は、
他方が遮断してから所定のデッドタイムＴｄｅｔが経過
するまでの間、導通しないように制御される。

【０１０６】また、コンパレータ４７は、コンパレータ
の出力電圧が基準電圧Ｖｒｅｆ３よりも低い場合、基準
電圧Ｖｒｅｆ３と三角波とを比較してパルス信号を生成
する。したがって、パルス幅の最大値が制限され、スイ
ッチング電源回路４ｃの起動時など、出力電圧Ｖｏｕｔ
が極めて低い場合であっても、第１スイッチ１１の導通
期間を制限して、第１スイッチ１１の損傷を防止でき
る。

【０１０７】なお、両ＭＯＳトランジスタＮ１・Ｐ１の
切り換えタイミングをズラす方法は、上記構成に限るも
のではなく、例えば、図１９に示すように、上記インバ
ータ４８およびＮＡＮＤ回路４９と、両ＭＯＳトランジ
スタＮ１・Ｐ１との間にタイミング制御部５０を設けて
制御してもよい。当該タイミング制御部５０では、イン
バータ４８の出力は、ＡＮＤ回路５０ａおよびバッファ
５０ｂを介して、上記ＭＯＳトランジスタＮ１のゲート
に印加される。同様に、ＮＡＮＤ回路４９の出力は、Ｏ
Ｒ回路５０ｃおよびバッファ５０ｄを介して、上記ＭＯ
ＳトランジスタＰ１のゲートに印加される。また、上記
バッファ５０ｂの出力は、上記ＯＲ回路５０ｃへ入力さ
れており、バッファ５０ｄの出力は、上記ＡＮＤ回路５
０ａへ入力される。

【０１０８】当該構成では、ＡＮＤ回路５０ａは、イン
バータ４８からＭＯＳトランジスタＮ１の導通が指示さ
れても、バッファ５０ｄがＭＯＳトランジスタＰ１の遮
断を指示するまで、出力をローレベルに保ってＭＯＳト
ランジスタＮ１の導通を阻止している。そして、ＡＮＤ
回路５０ａの出力は、バッファ５０ｄが遮断を指示した
後、ハイレベルとなり、バッファ５０ｂを介して、ＭＯ
ＳトランジスタＮ１のゲートに印加される。したがっ
て、ＡＮＤ回路５０ａおよびバッファ５０ｂの遅延時間
によって、ＭＯＳトランジスタＮ１の導通タイミング
は、ＭＯＳトランジスタＰ１の遮断タイミングよりも遅
く設定される。

【０１０９】同様に、ＯＲ回路５０ｃは、ＮＡＮＤ回路
４９からＭＯＳトランジスタＰ１の導通が指示されて
も、バッファ５０ｂがＭＯＳトランジスタＮ１の遮断を
指示するまで、出力をハイレベルに保って、ＭＯＳトラ
ンジスタＰ１の導通を阻止している。この結果、ＭＯＳ
トランジスタＰ１の導通タイミングは、ＭＯＳトランジ
スタＮ１の遮断タイミングよりも遅く設定される。

【０１１０】一方、図１８に示すように、本実施形態に
係る電圧電流変換回路３１ｃは、第１スイッチ１１の導
通時に入力電圧Ｖｉｎに比例した電流を出力するため
に、入力電圧Ｖｉｎを分圧する抵抗５１・５２と、両抵
抗５１・５２の接続点が正入力端子に接続されたアンプ
５３と、アンプ５３の出力にベースが接続され、エミッ
タが抵抗５４を介して接地されたＮＰＮ型のトランジス
タ５５と、上記コントロール回路２１ｃから、第１スイ
ッチ１１の導通を示す信号Ｓ_ONを受け取った場合に、当
該トランジスタ５５のコレクタ電流と同じ値の電流を折
り返して出力するスイッチ付きのカレントミラー回路５
６とを備えている。また、上記トランジスタ５５と抵抗
５４との接続点は、アンプ５３の負入力端子に負帰還さ
れており、アンプ５３は、上記抵抗５４の両端電圧が、
上記抵抗５１・５２の接続点の電圧になるように、トラ
ンジスタ５５のベース電圧を制御できる。なお、上記ア
ンプ５３が、特許請求の範囲に記載の第１アンプ回路に
対応し、上記カレントミラー回路５６が、第１のカレン
トミラー回路に対応している。

【０１１１】上記構成において、入力電圧Ｖｉｎを抵抗
５１・５２で分圧して生成された電圧は、アンプ５３に
よって、抵抗５４に流れる電流へ変換される。当該電流
は、上記信号Ｓ_ONが導通を示している場合、カレントミ
ラー回路５６によって折り返される。これにより、電圧
電流変換回路３１ｃは、第１スイッチ１１の導通してい
る間、入力電圧Ｖｉｎに比例した電流を、電流電圧変換
コンデンサ３２へ出力できる。なお、信号Ｓ_ONが導通を
示していない場合は、カレントミラー回路５６は、動作
停止している。したがって、後述するカレントミラー回
路６７の出力電流のみが、電流電圧変換コンデンサ３２
から引き込まれる。

【０１１２】また、本実施形態に係る電圧電流変換回路
３１ｃは、第１スイッチ１１の遮断時に出力電圧Ｖｏｕ
ｔに比例した電流を出力するために、出力電圧Ｖｏｕｔ
を分圧する抵抗６１・６２と、両抵抗６１・６２の接続
点が正入力端子に接続されたアンプ６３と、アンプ６３
の出力にベースが接続され、エミッタが抵抗６４を介し
て接地されたＮＰＮ型のトランジスタ６５と、上記コン
トロール回路２１ｃから、第１スイッチ１１の遮断を示
す信号Ｓ_OFF を受け取った場合に、当該トランジスタ６
５のコレクタ電流と同じ値の電流を折り返して出力する
スイッチ付きのカレントミラー回路６６と、当該カレン
トミラー回路６６の出力電流を再度折り返すカレントミ
ラー回路６７とを備えている。また、上記トランジスタ
６５と抵抗６４との接続点は、アンプ６３の負入力端子
に負帰還されており、アンプ６３は、上記抵抗６４の両
端電圧が、上記抵抗５１・６２の接続点の電圧になるよ
うに、トランジスタ６５のベース電圧を制御できる。な
お、上記アンプ６３が特許請求の範囲に記載の第２アン
プ回路に対応し、カレントミラー回路６６および６７
が、第２のカレントミラー回路に対応している。

【０１１３】上記構成において、出力電圧Ｖｏｕｔを抵
抗６１・６２で分圧して生成された電圧は、アンプ６３
によって、抵抗６４に流れる電流へ変換される。当該電
流は、上記信号Ｓ_OFF が遮断を示している場合、カレン
トミラー回路６６によって折り返され、さらに、カレン
トミラー回路６７によって、電流電圧変換コンデンサ３
２から電圧電流変換回路３１ｃへの方向へと折り返され
る。これにより、電圧電流変換回路３１ｃは、第１スイ
ッチ１１の導通している間、出力電圧Ｖｏｕｔ比例した
電流を、電流電圧変換コンデンサ３２から引き込むこと
ができる。なお、上記信号Ｓ_OFF が導通を示している場
合、上記カレントミラー回路６６は、動作しない。した
がって、上述のカレントミラー回路５６の出力電流のみ
が、電流電圧変換コンデンサ３２へ供給される。

【０１１４】これにより、電圧電流変換回路３１ｃは、
第１スイッチ１１が導通している間、入力電圧Ｖｉｎに
比例した電流を供給して、電流電圧変換コンデンサ３２
に電荷を蓄積できる。一方、第１スイッチ１１が遮断さ
れている間、電圧電流変換回路３１ｃは、出力電圧Ｖｏ
ｕｔに比例した電流を引き抜いて、電流電圧変換コンデ
ンサ３２の電荷を放出できる。この結果、電流電圧変換
コンデンサ３２の両端電圧Ｖｃ_c は、誘導電流Ｉ_Lcに比
例して変動する。

【０１１５】さらに、コンパレータ３３は、両端電圧Ｖ
ｃ_c が、所定の値の基準電圧Ｖｒｅｆ１を下回った場
合、誘導電流Ｉ_Lcが０に近づき、逆方向に流れようとし
ていると判定し、ＮＡＮＤ回路４９へ出力する電圧を低
下させる。この結果、コントロール回路２１ｃにおい
て、ＮＡＮＤ回路４９は、コンパレータ４７の出力に拘
わらず、ＰチャネルのＭＯＳトランジスタＰ１のゲート
へ、常にハイレベルの出力を印加する。これにより、電
圧積分コントロール回路２３ｃは、誘導電流Ｉ_Lcが逆方
向に流れようとした時点を正確に判定し、コントロール
回路２１ｃに第２スイッチ１５を遮断させることができ
る。

【０１１６】このように、本実施形態に係る同期整流回
路において、上記電圧電流変換部は、上記入力端子電圧
および出力端子電圧のうち、少なくとも一方に基づい
て、第１スイッチの導通時における上記第１電流の変動
量に比例した電流を生成する第１アンプ回路（５３）
と、上記第１スイッチの導通時にのみ、上記第１アンプ
回路の出力電流と同じ量の電流を上記蓄積コンデンサの
第１端部へ流し込む第１のカレントミラー回路（５６）
と、上記入力端子電圧および出力端子電圧のうち、少な
くとも一方に基づいて、第１スイッチの遮断時における
上記第１電流の変動量に比例した電流を生成する第２ア
ンプ回路（６３）と、上記第１スイッチの遮断時にの
み、上記第２アンプ回路の出力電流と同じ量の電流を上
記蓄積コンデンサの第１端部から引き抜く第２のカレン
トミラー回路（６７・６７）とを備えている。

【０１１７】上記構成では、第１スイッチの導通時に
は、第１アンプ回路と、第１のカレントミラー回路とが
動作して、上記蓄積コンデンサの第１端部に電荷を蓄積
する。一方、第１スイッチの遮断時には、第２アンプ回
路と、第２のカレントミラー回路とが動作して、上記蓄
積コンデンサの第１端部から電荷を放出する。これによ
り、電圧電流変換回路は、第１スイッチの導通と遮断時
との双方において、上記第１電流の変動量に応じた電流
を高い精度で生成できる。

【０１１８】また、上記構成のコントロール回路２１ｃ
および電圧積分コントロール回路２３ｃは、アンプや抵
抗およびトランジスタなど、集積が容易な回路で構成さ
れている。したがって、コントロール回路２１ｃおよび
電圧積分コントロール回路２３ｃをＩＣとして集積した
場合、第１スイッチ１１、誘導素子１２、平滑コンデン
サ１３、転流ダイオード１４、第２スイッチ１５、コン
デンサ１６およびインピーダンス素子１７を当該ＩＣに
外付けするだけで、高精度で高効率なスイッチング電源
回路４ｃを構成できる。上記コントロール回路２１ｃ
は、例えば、誤差検出用のコンパレータ４４や三角波発
生器４５など、高い周波数で動作し、かつ、高い精度が
要求される回路を含んでいる。一方、電圧積分コントロ
ール回路２３ｃにおいて、電圧電流変換回路３１ｃの演
算精度が低いと、誘導電流Ｉ_Lcを正しく算出できず、第
２スイッチ１５の導通／遮断のタイミングがズレるの
で、スイッチング電源回路４ｃの効率が低下する。した
がって、コントロール回路２１ｃおよび電圧積分コント
ロール回路２３を集積すれば、それぞれの演算精度を容
易に向上できるので、高精度で高効率なスイッチング電
源回路４ｃを実現できる。なお、第１スイッチ１１、転
流ダイオード１４、および第２スイッチ１５を集積する
ことで、さらに部品点数を削減できる。また、基準電圧
Ｖｒｅｆ２の値が一定であっても、両抵抗４１・４２の
分圧比を変更すれば、出力電圧Ｖｏｕｔの目標値Ｖｃｏ
ｎを変更できる。したがって、両抵抗４１・４２を外付
けした場合は、異なる目標値Ｖｏｕｔを有するスイッチ
ング電源回路間で、上記集積回路を共用できる。

【０１１９】

【発明の効果】請求項１の発明に係る同期整流回路は、
以上のように、上記ステップダウン型の同期整流回路に
おいて、第２のスイッチを導通／遮断するコントロール
回路と、電圧電流変換部、当該電圧電流変換部の出力に
第１端部が接続された蓄積コンデンサおよび制御部を有
する第２の制御手段とを備え、上記電圧電流変換部は、
第１スイッチが導通している間、入力端子電圧Ｖｉｎお
よび出力端子電圧Ｖｏｕｔに基づいて、Ｖｉｎ−Ｖｏｕ
ｔに比例した電流を生成し、上記蓄積コンデンサの第１
端部へ流し込むと共に、上記第１スイッチが遮断されて
いる間は、出力端子電圧Ｖｏｕｔに上記第１スイッチが
導通している間と同じ比例定数で比例した電流を上記蓄
積コンデンサの第１端部から引き抜くことによって、上
記蓄積コンデンサの両端電圧を上記第１電流に比例して
変化させ、上記制御部は、上記蓄積コンデンサの両端電
圧と基準電圧とを比較して、両端電圧が０〔Ｖ〕になる
前に 、上記第２スイッチの遮断をコントロール回路へ指
示することにより、上記誘導素子に逆方向電流が流れる
前に、上記第２スイッチを遮断させる構成である。

【０１２０】上記構成では、入出力端子電圧に基づいて
算出された当該第１電流の変動量を積分して算出するの
で、極めて高精度に第１電流を推定できる。この結果、
誘導素子に逆方向電流が流れることを確実に防止でき、
同期整流回路の変換効率をさらに向上できる。

【０１２１】さらに、上記構成では、誘導素子電流検出
手段を用いて第１電流を直接監視する代わりに、第２の
制御手段が、入力端子電圧と出力端子電圧とに基づいて
上記第１電流を推定している。したがって、ステップダ
ウン型のスイッチング電源回路として動作可能で、より
小型で高効率の同期整流回路を実現できるという効果を
奏する。

【０１２２】加えて、上記電流電圧変換部や制御部は、
アンプなどのアナログ回路で実現できるので集積化が容
易で、かつ、デジタル回路で実現する場合に比べて消費
電力や回路規模を削減できる。この結果、小型かつ低消
費電力の同期整流回路を実現できるという効果を併せて
奏する。

【０１２３】請求項２の発明に係る同期整流回路は、以
上のように、上記ステップアップ型の同期整流回路にお
いて、上記第２のスイッチを導通／遮断するコントロー
ル回路と、電圧電流変換部、当該電圧電流変換部の出力
に第１端部が接続された蓄積コンデンサおよび制御部を
有する第２の制御手段とを備え、上記電圧電流変換部
は、上記第１スイッチが導通している間、入力端子電圧
Ｖｉｎに比例した電流を生成し、上記蓄積コンデンサの
第１端部へ流し込むと共に、上記第１スイッチが遮断さ
れている間は、入力端子電圧Ｖｉｎおよび出力端子電圧
Ｖｏｕｔに基づいて、Ｖｏｕｔ−Ｖｉｎに上記第１スイ
ッチが導通している間と同じ比例定数で比例した電流を
上記蓄積コンデンサの第１端部から引き抜くことによっ
て、上記蓄積コンデンサの両端電圧を上記第１電流に比
例して変化させ、上記制御部は、上 記蓄積コンデンサの
両端電圧と基準電圧とを比較して、両端電圧が０〔Ｖ〕
になる前に、上記第２スイッチの遮断をコントロール回
路へ指示することにより、上記誘導素子に逆方向電流が
流れる前に、上記第２スイッチを遮断させる構成であ
る。

【０１２４】上記構成では、入出力端子電圧に基づいて
算出された当該第１電流の変動量を積分して算出するの
で、極めて高精度に第１電流を推定できる。この結果、
誘導素子に逆方向電流が流れることを確実に防止でき、
同期整流回路の変換効率をさらに向上できる。

【０１２５】さらに、上記構成では、誘導素子電流検出
手段を用いて第１電流を直接監視する代わりに、第２の
制御手段が、入力端子電圧と出力端子電圧とに基づいて
上記第１電流を推定している。したがって、ステップア
ップ型のスイッチング電源回路として動作可能で、より
小型で高効率の同期整流回路を実現できるという効果を
奏する。

【０１２６】加えて、上記電流電圧変換部や制御部は、
アンプなどのアナログ回路で実現できるので集積化が容
易で、かつ、デジタル回路で実現する場合に比べて消費
電力や回路規模を削減できる。この結果、小型かつ低消
費電力の同期整流回路を実現できるという効果を併せて
奏する。

【０１２７】請求項３の発明に係る同期整流回路は、以
上のように、上記反転型の同期整流回路において、上記
第２のスイッチを導通／遮断するコントロール回路と、
電圧電流変換部、当該電圧電流変換部の出力に第１端部
が接続された蓄積コンデンサおよび制御部を有する第２
の制御手段とを備え、上記電圧電流変換部は、上記第１
スイッチが導通している間、入力端子電圧Ｖｉｎに比例
した電流を生成し、上記蓄積コンデンサの第１端部へ流
し込むと共に、上記第１スイッチが遮断されている間
は、上記出力端子電圧Ｖｏｕｔに基づいて、−Ｖｏｕｔ
に上記第１スイッチが導通している間と同じ比例定数で
比例した電流を上記蓄積コンデンサの第１ 端部から引き
抜くことによって、上記蓄積コンデンサの両端電圧を上
記第１電流に比例して変化させ、上記制御部は、上記蓄
積コンデンサの両端電圧と基準電圧とを比較して、両端
電圧が０〔Ｖ〕になる前に、上記第２スイッチの遮断を
コントロール回路へ指示することにより、上記誘導素子
に逆方向電流が流れる前に、上記第２スイッチを遮断さ
せる構成である。

【０１２８】上記構成では、入出力端子電圧に基づいて
算出された当該第１電流の変動量を積分して算出するの
で、極めて高精度に第１電流を推定できる。この結果、
誘導素子に逆方向電流が流れることを確実に防止でき、
同期整流回路の変換効率をさらに向上できる。

【０１２９】さらに、上記構成では、誘導素子電流検出
手段を用いて第１電流を直接監視する代わりに、第２の
制御手段が、入力端子電圧と出力端子電圧とに基づいて
上記第１電流を推定している。したがって、反転型のス
イッチング電源回路として動作可能で、より小型で高効
率の同期整流回路を実現できるという効果を奏する。

【０１３０】加えて、上記電流電圧変換部や制御部は、
アンプなどのアナログ回路で実現できるので集積化が容
易で、かつ、デジタル回路で実現する場合に比べて消費
電力や回路規模を削減できる。この結果、小型かつ低消
費電力の同期整流回路を実現できるという効果を併せて
奏する。

【０１３１】請求項４の発明に係る同期整流回路は、以
上のように、入出力端子間に設けられた誘導素子と、当
該誘導素子と出力端子との間に設けられ、当該誘導素子
に流れる第１電流を維持する極性を有する整流素子と、
上記誘導素子と整流素子との間に一端が接続された第１
スイッチと、上記整流素子へ並列に接続され、上記第１
スイッチの導通期間と重ならないように導通する第２ス
イッチとを有する同期整流回路において、上記第１スイ
ッチおよび誘導素子の接続点と、上記整流素子との間に
設けられたコンデンサと、当該コンデンサと整流素子と
の間に一端が接続された短絡用誘導素子または短絡用抵
抗と、上記第２のスイッチを導通／遮断 するコントロー
ル回路と、電圧電流変換部、当該電圧電流変換部の出力
に第１端部が接続された蓄積コンデンサおよび制御部を
有する第２の制御手段とを備え、上記電圧電流変換部
は、上記第１スイッチが導通している間、入力端子電圧
Ｖｉｎに基づいて、Ｖｉｎに比例した電流を生成し、上
記蓄積コンデンサの第１端部へ流し込むと共に、上記第
１スイッチが遮断されている間は、上記出力端子電圧Ｖ
ｏｕｔに基づいて、Ｖｏｕｔに上記第１スイッチが導通
している間と同じ比例定数で比例した電流を上記蓄積コ
ンデンサの第１端部から引き抜くことによって、上記蓄
積コンデンサの両端電圧を上記第１電流に比例して変化
させ、上記制御部は、上記蓄積コンデンサの両端電圧と
基準電圧とを比較して、両端電圧が０〔Ｖ〕になる前
に、上記第２スイッチの遮断をコントロール回路へ指示
することにより、上記誘導素子に逆方向電流が流れる前
に、上記第２スイッチを遮断させる構成である。

【０１３２】当該構成では、第１スイッチの導通時に、
誘導素子に蓄積されたエネルギは、コンデンサを介して
出力される。したがって、アップダウン型ののスイッチ
ング電源回路として動作可能で、より小型で高効率の同
期整流回路を実現できるという効果を奏する。

【図面の簡単な説明】

【図１】本発明の一参考例を示すものであり、同期整流
方式を用いたステップダウン型のスイッチング電源回路
の要部を示すブロック図である。

【図２】上記スイッチング電源回路の動作を示す波形図
である。

【図３】本発明の他の参考例を示すものであり、同期整
流方式を用いたステップアップ型のスイッチング電源回
路の要部を示すブロック図である。

【図４】本発明のさらに他の参考例を示すものであり、
同期整流方式を用いた反転型のスイッチング電源回路の
要部を示すブロック図である。

【図５】本発明のさらに他の参考例を示すものであり、
同期整流方式を用いたアップダウン型のスイッチング電
源回路の要部を示すブロック図である。

【図６】本発明の参考例を示すものであり、同期整流方
式を用いたステップダウン型のスイッチング電源回路の
要部を示すブロック図である。

【図７】本発明のさらに他の参考例を示すものであり、
同期整流方式を用いたステップアップ型のスイッチング
電源回路の要部を示すブロック図である。

【図８】本発明のさらに他の参考例を示すものであり、
同期整流方式を用いた反転型のスイッチング電源回路の
要部を示すブロック図である。

【図９】本発明のさらに他の参考例を示すものであり、
同期整流方式を用いたアップダウン型のスイッチング電
源回路の要部を示すブロック図である。

【図１０】本発明の実施形態を示すものであり、同期整
流方式を用いたステップダウン型のスイッチング電源回
路の要部を示すブロック図である。

【図１１】上記スイッチング電源回路の動作を示す波形
図である。

【図１２】本発明のさらに他の実施形態を示すものであ
り、同期整流方式を用いたステップアップ型のスイッチ
ング電源回路の要部を示すブロック図である。

【図１３】上記スイッチング電源回路の動作を示す波形
図である。

【図１４】本発明のさらに他の実施形態を示すものであ
り、同期整流方式を用いた反転型のスイッチング電源回
路の要部を示すブロック図である。

【図１５】上記スイッチング電源回路の動作を示す波形
図である。

【図１６】本発明のさらに他の実施形態を示すものであ
り、同期整流方式を用いたアップダウン型のスイッチン
グ電源回路の要部を示すブロック図である。

【図１７】上記スイッチング電源回路の動作を示す波形
図である。

【図１８】本発明のさらに他の実施形態を示すものであ
り、同期整流方式を用いたアップダウン型のスイッチン
グ電源回路の要部を詳細に示す回路図である。

【図１９】本発明の一変形例を示すものであり、上記ス
イッチング電源回路に設けられるスイッチ切り換えタイ
ミング制御回路を示す回路図である。

【図２０】従来例を示すものであり、同期整流回路の要
部構成を示すブロック図である。

【図２１】上記スイッチング電源回路の動作を示す波形
図である。

【符号の説明】

１１ 第１スイッチ １２ 誘導素子 １４ 転流ダイオード（整流素子） １５ 第２スイッチ １６ コンデンサ １７ インピーダンス素子（短絡用抵抗、短絡用誘導
素子） ２１ コントロール回路（第１の制御手段、第２の制
御手段） ２２ 誘導素子電流検出回路 ２３・２３ａ〜２３ｃ 電圧積分コントロール回路
（第２の制御手段） ３１・３１ａ〜３１ｃ 電圧電流変換回路（電圧電流
変換部） ３２ 電流電圧変換コンデンサ（蓄積コンデンサ） ３３ コンパレータ（制御部） ５３ アンプ ５６ カレントミラー回路 ６３ アンプ ６６ カレントミラー回路 ６７ カレントミラー回路 ＩＮ 入力端子 ＯＵＴ 出力端子

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】入出力端子間に設けられた誘導素子と、 当該誘導素子と入力端子との間に設けられた第１スイッ
   チと、 上記第１スイッチと誘導素子との間に一端が接続され、
   当該誘導素子に流れる第１電流を維持する極性を有する
   整流素子と、 当該整流素子へ並列に接続され、上記第１スイッチの導
   通期間と重ならないように導通する第２スイッチとを有
   する同期整流回路において、上記第２のスイッチを導通／遮断するコントロール回路
   と、 電圧電流変換部、 当該電圧電流変換部の出力に第１端部
   が接続された蓄積コンデンサおよび制御部を有する第２
   の制御手段とを備え、 上記電圧電流変換部は、上記第１スイッチが導通してい
   る間、入力端子電圧Ｖｉｎおよび出力端子電圧Ｖｏｕｔ
   に基づいて、Ｖｉｎ−Ｖｏｕｔに比例した電流を生成
   し、上記蓄積コンデンサの第１端部へ流し込むと共に、
   上記第１スイッチが遮断されている間は、出力端子電圧
   Ｖｏｕｔに上記第１スイッチが導通している間と同じ比
   例定数で比例した電流を上記蓄積コンデンサの第１端部
   から引き抜くことによって、上記蓄積コンデンサの両端
   電圧を上記第１電流に比例して変化させ、 上記制御部は、上記蓄積コンデンサの両端電圧と基準電
   圧とを比較して、両端電圧が０〔Ｖ〕になる前に、上記
   第２スイッチの遮断をコントロール回路へ指示すること
   により、上記誘導素子に逆方向電流が流れる前に、上記
   第２スイッチを遮断させる ことを特徴とする同期整流回
   路。
2. 【請求項２】入出力端子間に設けられた誘導素子と、 当該誘導素子と出力端子との間に設けられ、当該誘導素
   子に流れる第１電流を維持する極性を有する整流素子
   と、 上記誘導素子と整流素子との間に一端が接続された第１
   スイッチと、 上記整流素子へ並列に接続され、上記第１スイッチの導
   通期間と重ならないように導通する第２スイッチとを有
   する同期整流回路において、 上記第２のスイッチを導通／遮断するコントロール回路
   と、 電圧電流変換部、当該電圧電流変換部の出力に第１端部
   が接続された蓄積コンデンサおよび制御部を有する第２
   の制御手段とを備え、 上記電圧電流変換部は、上記第１スイッチが導通してい
   る間、入力端子電圧Ｖｉｎに比例した電流を生成し、上
   記蓄積コンデンサの第１端部へ流し込むと共に、上記第
   １スイッチが遮断されている間は、入力端子電圧Ｖｉｎ
   および出力端子電圧Ｖｏｕｔに基づいて、Ｖｏｕｔ−Ｖ
   ｉｎに上記第１スイッチが導通している間と同じ比例定
   数で比例した電流を上記蓄積コンデンサの第１端部から
   引き抜くことによって、上記蓄積コンデンサの両端電圧
   を上記第１電流に比例して変化させ、 上記制御部は、上記蓄積コンデンサの両端電圧と基準電
   圧とを比較して、両端電圧が０〔Ｖ〕になる前に、上記
   第２スイッチの遮断をコントロール回路へ指示すること
   により、上記誘導素子に逆方向電流が流れる前に、上記
   第２スイッチを遮断させることを特徴とする同期整流回
   路。
3. 【請求項３】入出力端子間に設けられた第１スイッチ
   と、 上記第１スイッチと出力端子との間に設けられ、上記出
   力端子から入力端子への方向の極性を有する整流素子
   と、 当該整流素子と第１スイッチとの間に一端が接続された
   誘導素子と、 上記整流素子へ並列に接続され、上記第１スイッチの導
   通期間と重ならないように導通する第２スイッチとを有
   する同期整流回路において、 上記第２のスイッチを導通／遮断するコントロール回路
   と、 電圧電流変換部、当該電圧電流変換部の出力に第１端部
   が接続された蓄積コンデンサおよび制御部を有する第２
   の制御手段とを備え、 上記電圧電流変換部は、上記第１スイッチが導通してい
   る間、入力端子電圧Ｖｉｎに比例した電流を生成し、上
   記蓄積コンデンサの第１端部へ流し込むと共に、上記第
   １スイッチが遮断されている間は、上記出力端子電圧Ｖ
   ｏｕｔに基づい て、−Ｖｏｕｔに上記第１スイッチが導
   通している間と同じ比例定数で比例した電流を上記蓄積
   コンデンサの第１端部から引き抜くことによって、上記
   蓄積コンデンサの両端電圧を上記第１電流に比例して変
   化させ、 上記制御部は、上記蓄積コンデンサの両端電圧と基準電
   圧とを比較して、両端電圧が０〔Ｖ〕になる前に、上記
   第２スイッチの遮断をコントロール回路へ指示すること
   により、上記誘導素子に逆方向電流が流れる前に、上記
   第２スイッチを遮断させることを特徴とする同期整流回
   路。
4. 【請求項４】入出力端子間に設けられた誘導素子と、 当該誘導素子と出力端子との間に設けられ、当該誘導素
   子に流れる第１電流を維持する極性を有する整流素子
   と、 上記誘導素子と整流素子との間に一端が接続された第１
   スイッチと、 上記整流素子へ並列に接続され、上記第１スイッチの導
   通期間と重ならないように導通する第２スイッチとを有
   する同期整流回路において、 上記第１スイッチおよび誘導素子の接続点と、上記整流
   素子との間に設けられたコンデンサと、 当該コンデンサと整流素子との間に一端が接続された短
   絡用誘導素子または短絡用抵抗と、 上記第２のスイッチを導通／遮断するコントロール回路
   と、 電圧電流変換部、当該電圧電流変換部の出力に第１端部
   が接続された蓄積コンデンサおよび制御部を有する第２
   の制御手段とを備え、 上記電圧電流変換部は、上記第１スイッチが導通してい
   る間、入力端子電圧Ｖｉｎに基づいて、Ｖｉｎに比例し
   た電流を生成し、上記蓄積コンデンサの第１端部へ流し
   込むと共に、上記第１スイッチが遮断されている間は、
   上記出力端子電圧Ｖｏｕｔに基づいて、Ｖｏｕｔに上記
   第１スイッチが導通している間と同じ比例定数で比例し
   た電流を上記蓄積コンデンサの第１端部から引き抜くこ
   とによって、上記蓄積コンデンサの両端電圧を上記第１
   電流に比例して変化させ、 上記制御部は、上記蓄積コンデンサの両端電圧と基準電
   圧とを比較して、両端電圧が０〔Ｖ〕になる前に、上記
   第２スイッチの遮断をコントロール回路へ指示 すること
   により、上記誘導素子に逆方向電流が流れる前に、上記
   第２スイッチを遮断させることを特徴とする同期整流回
   路。