Nothing Special   »   [go: up one dir, main page]

JP3401014B2 - 半導体ダイをテストするための方法及び装置 - Google Patents

半導体ダイをテストするための方法及び装置

Info

Publication number
JP3401014B2
JP3401014B2 JP53342396A JP53342396A JP3401014B2 JP 3401014 B2 JP3401014 B2 JP 3401014B2 JP 53342396 A JP53342396 A JP 53342396A JP 53342396 A JP53342396 A JP 53342396A JP 3401014 B2 JP3401014 B2 JP 3401014B2
Authority
JP
Japan
Prior art keywords
board
preformed
interconnect
semiconductor die
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP53342396A
Other languages
English (en)
Other versions
JPH11504712A (ja
Inventor
ジー． ウッド、アラン
エム． ファーンワース、ウォーレン
アクラム、サルマン
アール． ヘンブレー、デビッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of JPH11504712A publication Critical patent/JPH11504712A/ja
Application granted granted Critical
Publication of JP3401014B2 publication Critical patent/JP3401014B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0483—Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0133—Elastomeric or compliant polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0067—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto an inorganic, non-metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】 発明の分野 本発明は、半導体製造に関し、より詳細にはパッケー
ジ化されていない半導体ダイをテストするための改良さ
れた方法及び装置に関する。
発明の背景 「マルチチップモジュール」又は「ハイブリッド」と
呼ばれるマイクロエレクトロニクスパッケージは、パッ
ケージ化されていない半導体ダイを用いて組立てられ
る。組立て手順に先立って、パッケージ化されていない
各々のダイは、その品質及び信頼性を測定するためテス
トされなければならない。こうして、パッケージ化され
ていない半導体のダイをテストするのに適した試験手順
の開発へと導かれた。既知の良質ダイ（KGD）というの
は、同等のパッケージ化されたダイと同じ品質及び信頼
性を有するパッケージ化されていないダイのことであ
る。
試験には、集積回路が電気的にバイアスされている間
にダイを加熱するバーンイン試験が含まれる。更に、ダ
イは、その上に形成される集積回路及びデバイスの性能
をチェックするため速度及び機能性テストに付される。
テストされるパラメータとして、入力及び出力電圧、キ
ャパシタンス及び電流仕様がある。メモリーチップも同
様に論理試験に付され、ここではデータ記憶、検索能力
及び応答時間が測定される。
パッケージ化されていないダイをテストするととも
に、バーンインするためには、従来の単一チップパッケ
ージの代りに製造プロセスにおいて、一時的なキャリヤ
が使用されてきた。このタイプのキャリヤには一般に、
単一のダイを保持し、かつ収納するためのベースが含ま
れる。また、キャリヤには個々のダイと外部テスト回路
との間で一時的な電気的接続を行うことができるように
する相互接続も含まれる。パッケージ化されていないダ
イをテストするためのキャリヤについては、コルベット
（Corbett）他の米国特許第4,899,107号、及びウッド
（Wood）他の米国特許第5,302,891号に開示されてお
り、これらの特許は本出願と共に譲渡されている。
このタイプのキャリヤは、ダイを損傷することなく、
パッケージ化されていないダイ上で試験を行うことを可
能にする。ダイのボンドパッドは、試験手順の間に特に
損傷を受けやすい。これらのタイプのキャリヤは、単一
化された、パッケージ化されていないダイをテストする
のに適しているものの、同時に多数のダイをテストでき
ることが有利であろう。こうして、取扱い及び試験の手
順は単純化され、各ダイについての個別のキャリヤなし
で試験を進めることが可能となる。その上、共通の試験
用固定具を用いて、バーンイン試験及び速度と機能性の
試験の両方を実施することも有利であろう。
以上のことから、本発明の目的は、パッケージ化され
ていないダイの試験及びバーンインのための改良型の方
法及び装置を提供することにある。
本発明の更なる目的は、同時に多数のダイをテストで
きるような、パッケージ化されていないダイをテストす
るための改良型の方法及び装置を提供することにある。
本発明の更なる目的は、大量生産用プロセス及び機器
と相容性があり単純かつ廉価なものである、パッケージ
化されていないダイをテストするための改良型の方法及
び装置を提供することにある。
本発明の更に別の目的は、単一の試験用固定具を用い
て多数のダイの速度及び機能性試験並びにバーンイン試
験を行うための方法及び装置を提供することにある。
本発明のその他の目的、利点及び可能性については、
以下の記述を読み進むことにより更に明確になるであろ
う。
発明の概要 本発明に基づき、パッケージ化されていない半導体ダ
イをテストするための改良型の方法及び装置が提供され
ている。この方法は、一般的に言うと、マザーボードを
複数の相互接続で形成し；試験のために一時的な電気的
接続を確立するため多数のダイを相互接続で組立てて；
そして、次にマザーボード及び相互接続を通してダイに
信号を印加することによってダイをテストすることを内
含する。マザーボードは、ダイの速度及び機能性試験を
個別に行うため、並びに標準的なバーンインオーブンを
用いてダイをバーンイン試験に付すためのバーンインボ
ードとしても使用することができる。
マザーボードは各ダイのための個別の相互接続を含ん
でいる。マザーボード全体のための外部電気コネクタ及
び導電性トレースと電気的導通状態で、多数の相互接続
がマザーボードに取り付けられている。マザーボード上
の導電性トレースは、相互接続と組立てられたダイのテ
ストを可能にする各相互接続への回路経路を形成する。
更に、標準的バーンインオーブンを用いたバーンイン試
験を可能にするため多数のダイを並列接続する導電性ス
トリップに、導電性トレースを電気的接続することが可
能である。ダイを相互接続に固定するとともに、２つの
構成要素を共にバイアスするために、力分配機構は各相
互接続と連携する。
別の実施形態においては、多数のダイが、マザーボー
ドに取り付け可能なドーターボードに取り付けられてい
る。各々のダイは、ドーターボード上に形成された相互
接続と接触した状態でドーターボード上に保持される。
マザーボード及びドーターボードは、それらの間に電気
的接続を確立するための手段及び、ドーターボードをマ
ザーボードに固定するための手段を内含する。この配置
により、ダイの速度及び機能性をテストするためにドー
ターボードを用いることが可能となる。ドーターボード
上の各々のダイは、速度及び機能性のため電気的に絶縁
され得る。次に標準的なバーンインオーブンを用いての
バーンイン試験のためマザーボード上にドーターボード
を取り付けることができる。
いずれの実施形態においても、相互接続は、ダイとか
み合い係合するようにサイズ決定されたシリコン又はセ
ラミックのような基板と共に形成される。基板には、ダ
イ上のボンドパッドに対する一時的な電気的接続を確立
するための隆起した接点部材が含まれている。隆起した
接点部材は、シリコンで形成された基板にエッチングさ
れるとともに、その後、導電性トレースを形成するため
にパターン化された導電性層が重ねられる。あるいは、
金属製の導電性トレースでパターン化された絶縁フィル
ム上にマイクロバンプ接点部材として、隆起した接点部
材を形成することができる。このようなマイクロバンプ
相互接続を、テープ自動ボンディング（TAB）内で使用
される技術に類似した技術を用いてマザーボードに電気
的に取り付けることが可能である。
広義に記述すると、本発明の方法は、マザーボードを
形成する工程；外部コネクタと電気的に導通した状態で
マザーボード上に導電性トレースを形成する工程；半導
体ダイ上の接触位置と接触するための隆起した接点部材
を有する相互接続を形成する工程；マザーボード上の導
電性トレースと電気的に連結した状態で相互接続上の隆
起した接点部材とマザーボード上の多数の相互接続を組
立てる工程；各ダイを１つの相互接続にバイアスするた
めの力分配機構を形成する工程；ダイ上の接触場所と電
気的導通状態にある相互接続上の隆起した接点部材と共
にダイ、相互接続及び力分配機構を組立てる工程；及び
マザーボードを用いてダイをテストする工程を含んでな
る。
図面の簡単な説明 図１は、本発明に従って作られたマザーボードの概略
的平面図である。
図２は、マザーボード上に形成された導電性トレース
にボンディングされた相互接続ワイヤを示す図１の一部
分の拡大平面図である。
図３は、テストのため相互接続に対しダイを固定する
ための力分配機構と共に、マザーボード及び相互接続を
示す横断面図である。
図3Aは、マザーボードに差し込まれるベース上に相互
接続が取り付けられている別の実施形態を示す、部品を
除去した横断面図である。
図４は、半導体ダイのボンドパッドを電気的に係合す
る相互接続の隆起した接点部材を示す横断面図である。
図５は、マザーボードに対し相互接続を取り付けるた
めの電気クリップ及びソケットを伴って形成された１つ
の別の実施形態のマザーボードの部分断面図である。
図６及び6Aは、マイクロバンプ接点部材で形成された
別の実施形態の相互接続の横断面図である。
図７は、半導体ダイ上のボンドパッドと電気的に係合
するマイクロバンプ接点部材を示す横断面図である。
図８は、標準的なバーンインオーブンを用いたバーン
イン試験のため多数の相互接続を並列に電気的接続する
ための導電ストリップを示すマザーボードの概略的平面
図である。
図９は、多数の半導体ダイをテストするためドーター
ボードと共に使用するように適合された別の実施形態の
マザーボードの概略的平面図である。
好ましい実施形態の詳細な説明 図１を参照すると、本発明の方法を実施するのに適し
たマザーボード10が示されている。マザーボード10は、
プリント回路板を形成するのに用いられるものに類似の
電気的絶縁材料で形成される。マザーボード10のための
適切な材料としては、高温ガラス充てんプラスチック、
セラミック及びポリイミドがある。
マザーボード10は、多数の相互接続12が取り付けられ
る。各々の相互接続12は、半導体ダイ14と電気的な接続
を確立するように適合されている（図３）。
図４に示されているように、このタイプの相互接続12
は、シリコン又はセラミックのような材料で形成された
基板20を含む。これらの材料は、半導体ダイ14に対する
熱膨張率（CTE）を近似するCTEを有する。相互接続12
は、エッチングプロセスを用いて基板20と一体で形成さ
れた隆起した接点部材16を含む。隆起した接点部材16
は、ダイ14上のボンドパッド22のサイズ及び間隔どりと
一致するサイズ及び間隔どりで形成される。更に、隆起
した接点部材16は、ボンドパッド22内に貫入するように
適合されているが、貫入深度を自己規制するような突起
18を伴って形成されている。突部18は、オーム接触を形
成するために、ボンドパッド22を被覆するあらゆる天然
酸化物を貫通する。
隆起した接点部材16上を含む相互接続12の基板20上
に、SiO2のような絶縁層24が形成される。きわめて導電
性の高い金属で形成された導電性層26は、隆起した接点
部材16の上で、絶縁層24上に形成される。導電性層26
は、基板20の表面上に形成された導電性トレース28と電
気的に導通した状態に置かれる。図２に示されているよ
うに、導電性トレース28は、相互接続12の縁部まで延
び、ボンド部材30を伴って形成される。マザーボード10
に対する電気的経路を確立するため、ボンド部位30にボ
ンドワイヤ32がワイヤボンディングされる。例として
は、アルミニウム又は銅のようなきわめて導電性の高い
金属を被着しパターン化することによって、相互接続12
のための導電性層26及び導電性トレース28を形成するこ
とができる。
ボンドワイヤ32は、同マザーボード10上に形成された
導電性トレース34（図２）に対し反対側の端部でワイヤ
ボンディングされる。マザーボード10は、マザーボード
10に取り付けられた各々の相互接続12への導電性トレー
ス34のパターンを含む。相互接続12上の導電性トレース
34は、マザーボード10上に形成された外部コネクタ36
（図１）で終結する。外部コネクタ36は、対応する雄又
は雌部材（例えばプラグ／ソケット）とか係合するよう
に適合された雄又は雌部材として形成される。
この配置により、ダイ14上のボンドパッド22から相互
接続12上の隆起した接点部材16を通り、相互接続12上の
導電性トレース28を通り、ボンドワイヤ32を通り、マザ
ーボード10上の導電性トレース34を通り、外部テスト回
路までの１本の電気的経路が確立される。あるいは、ワ
イヤボンディングの代わりに、この電気経路を、バネク
リップのような機械的接続38（図４）を用いて確立する
こともできる。
ボンドワイヤ32は、相互接続12とマザーボード10との
間の電気的接続を確立するばかりでなく、相互接続12を
マザーボード10に固定するのを補助する。相互接続12を
マザーボード10に固定するために接着剤40を使用するこ
とも可能である。
ここで図３を参照すると、試験手順の間、相互接続12
に固定された状態のダイ14が示されている。ダイ14と相
互接続12とを共にバイアスするために、力分配機構42が
各々の相互接続12と結びつけられている。力分配機構42
は、マザーボード10上に形成された一対の開口部50の取
り外し可能な形で取り付けられる。力分配機構42は、均
等に分配されたバイアス力で相互接続12に対してダイ14
をバイアスするために、圧力板44、バネ46及びブリッジ
クランプ58を含む。
圧力板44は、バネ46により加えられた荷重を均等に分
配するように機能する。更に、圧力板44は、試験手順の
間ダイ14から熱を分散させるために機能する。しかしな
がら、力分配機構は同様に、圧力板44なしで機能するよ
うに構成することもできる。
力分配機能42のバネ46は、バネ鋼のような弾性的に反
発力のある材料で形成されている。バネ46は、圧力板44
上に予め定められたバネ力を及ぼすようにサイズ及び形
状が決定されている。この力は、ダイ14の背面上で圧力
板44によって均等に分配され、相互接続12に対しダイ14
をバイアスする。バネ46及び圧力板44は、組立て用の工
具が出入りできるようにする開口部51を伴って形成され
る。
なおも図３を参照すると、ブリッジクランプ58は、鋼
のような弾性材料で形成された可とう性構造である。ブ
リッジクランプ58は、取り付け用タブ52を含む。組立て
手順中、取り付け用タブ52は、開口部50を通してマザー
ボード10の中に置かれる。バネ46からのテンションが付
加された状態で、取り付け用タブ52の構造及びブリッジ
クランプ58は連動してブリッジクランプ58をマザーボー
ド10に固定する。ブリッジクランプ58の下向きの動きを
制限するため、ブリッジクランプ58の上にもう１つのタ
ブセット54を形成してもよい。この配置は、マザーボー
ド10にダイ14を固定し、予め定められた力でダイ14と相
互接続12を合わせてバイアスするように機能する。
ブリッジクランプ58は同様に、スポット溶接のような
物理的接触又は締め付け機構によってブリッジクランプ
58にバネ46を取り付けるための下向きに延びたタブも含
んでいる。ブリッジクランプ58の長手方向上縁部は、両
側で補剛部材58を形成するため90度の角度で曲げられて
いる。更に、組立て用工具の出入り用開口部として、中
央開口部60がブリッジクランプ48内で形成されている。
組立て手順中、相互接続12上の隆起した接点部材16
（図４）は、アライナ・ボンダ工具を用いてダイ14上の
ボンドパッド22と位置合わせされる。同時に、ブリッジ
クランプ48をマザーボード10に固定するために組立て用
工具が用いられる。
ここで図3Aを参照すると、別の実施形態のマザーボー
ド10Aが示されている。別の実施形態のマザーボード10A
においては、相互接続12Aは、マザーボード10Aに固定さ
れたベース62内に取り付けられている。相互接続12A
は、接着剤を用いてベース62内に形成されたリセス66に
固定される。ベース62は、マザーボード10Aの中の対応
する穴にはまる電気ピン64を含んでいる。ベース62は、
ピン64が相互接続12Aからのボンドワイヤ32と電気的導
通状態となるように形成されている。
更に、マザーボード10Aは、差込みピン64が、マザー
ボード10A上に形成された導電性トレース34と電気的導
通状態になるように形成されている。別の実施形態のマ
ザーボード10Aは、実質的に前述のマザーボード10と同
じように機能する。ベース42は、マザーボード10Aでは
なくベース64に力分配機構42を固定できるようにする。
図５を参照すると、もう１つの別の実施形態のマザー
ボード10Bが示されている。マザーボード10Bは、相互接
続12Bを保持し取り付けるためマザーボード10Bと一体で
形成されたソケット68を含んでいる。各々のソケット68
は、相互接続12Bの周囲形状と一致するものの、わずか
に大きい周囲形状を有する。各ソケット68は、相互接続
12Bを固定し相互接続12B上の導電性トレース28Bと電気
的接続を確立するための複数の電気クリップ70を含んで
いる。相互接続12B上に形成された各々の導電性トレー
ス28Bは、付随する電気クリップ70を有することにな
る。電気クリップ70は、前述のマザーボード10のための
外部コネクタ36（図１）と同等の外部コネクタ（図示せ
ず）と電気的導通状態にある。
電気クリップ70は、マザーボード10について前述し、
かつ図２に示されているワイヤボンディング配置に対す
る一つの代替案を提供する。電気クリップ70は、金属の
ような導電性弾性材料で形成されている。電気クリップ
70は電気的経路を確立することに加え、マザーボード10
Bに相互接続12Bをクランプするようにも機能する。電気
クリップ70は、相互接続12Bを解放するため指向性矢印
で示されているように回動するように適合される。電気
クリップ70は、射出成形を用いてマザーボード10Bと一
体で形成することができる。あるいは、ラミネーション
プロセスを用いることもできる。マザーボード10Bは、
前述のように力分配機構42（図３）と共に使用するよう
に適合されている。
ここで図６、6A及び７を参照すると、もう１つの別の
実施形態のマザーボード10Cが示されている。この別の
実施形態においては、マザーボード10Cのマイクロバン
プ接点部材16Cが相互接続12C上に形成されている。マイ
クロバンプ接点技術は、テープ自動ボンディング（TA
B）のために使用される。マイクロバンプ接点は、ニッ
コデンコアメリカインコーポレイテッド（Nitto Denko
America,Inc.）からASMSATMという商標のもとで市販さ
れている。マイクロバンプ接点は、カリフォルニア州の
アーヴィンに所在するパッカードヒューインターコネク
ト（Packard−Hughes Interconnect,Irvine,Californi
a）からGold DotTMという商標のもとで市販されてい
る。杉本他の米国特許第5,072,289号は、マイクロバン
プ接点部材を形成する方法について記述している。永久
接続を提供するために使用されるのではなく、マイクロ
接点部材16Cは、ここでは図７に示されているとおり、
ダイ14に対するボンディングされていない一時的電気的
接続を確立するために用いられる。
マイクロバンプ相互接続12Cは、シリコン又はセラミ
ックのような剛性材料からなる絶縁用基板を含む。接着
剤76を用いて相互接続12Cに対し、非導電性の電気絶縁
フィルム74（例えばポリイミド）が取り付けられる（図
７）。絶縁フィルム74は、それに取り付けられた金属の
箔（例えばCu）を有する、箔は、導電性トレース28Cを
形成するためパターン化されエッチングされる。導電性
トレース28Cと接触状態にある絶縁フィルム74を通して
穴がエッチングされる。マイクロバンプ接点部材16C
は、導電性トレース28Cと接触状態にある金属バンプ
（例えばNi、Au、ハンダ、Cu）として形成される。
マイクロバンプ相互接続12C上の導電性トレース28C
は、相互接続12について前述した導電性トレース28と等
価のものである（図２）。図６に例示されている実施形
態においては、導電性トレース28Cは、前述のマザーボ
ード10上の導電性トレース34（図２）の一部分にとって
代わる。マザーボード10C上の導電性トレース34にマイ
クロバンプ相互接続12C上の導電性トレース28C（図７）
を結合するために、前述のボンドワイヤ32又はテープ自
動ボンディングを用いることができる。テープ自動ボン
ディングは、熱、圧力又は超音波エネルギーを使用して
かみ合い接続点にハンダ付け又はその他の形で結合でき
る可融接点であってよい。Ｚ軸異方性接着剤のような導
電性接着剤を使用して電気的接続を得ることもできる。
マザーボード10Cの使用中、前述したように、ダイ14
上のボンドパッド22に対してマイクロバンプ接点部材16
Cをバイアスするために、力分配機構を使用することが
できる。接着剤76は、コンプライアンスを提供し、ボン
ドパッド22とマイクロバンプ接点部材16Cの間の高さ変
動を吸収するための圧縮部材として機能する。
図6Aは、絶縁フィルム74が相互接続12Dに巻きつき、
テープ自動ボンディング又は導電性接着剤を用いて相互
接続12Dとマザーボード10Dとの間に電気的接続を確立す
る１つの実施形態を示す。この実施形態において、マザ
ーボード10Dは、マザーボード10について前述した導電
性トレース34（図２）に類似した導電性トレース（図示
せず）を含む。マザーボード10D上に形成された導電性
トレースに絶縁フィルム72上に形成されたマイクロバン
プ接点部材を溶融するために、熱及び圧力を用いること
ができる。Ｚ軸異方性接着剤のような導電性接着剤を用
いて、マザーボード10D上の導電性トレース及びマイク
ロバンプ接点部材16Cの間に電気的経路を形成すること
も可能である。その他の点では、マザーボード10Dの機
能はマザーボード10Cと同じである。
ここで図８を参照すると、最初に記述したマザーボー
ド10（図１）のもう１つの形態が例示されている。既知
の良質ダイ（KGD）の製造中、機能性及び信頼性を認証
するため各々のダイをテストすることが必要である。全
機能性及び信頼性試験には、バーンイン及び速度の両方
の試験が含まれる。バーンイン試験のために使用される
機器が速度及び機能性試験に適していないことから、問
題が発生する。一例として、ミクロンシステムインテグ
レーション（Micron Systems Integration）がAMBYXと
いう商標のもとで製造しているバーンインオーブンに
は、一度に多数のパッケージ化されたダイをテストする
ためのバーンインボードが含まれている。パッケージ化
されたダイ上のリード線は、バーンインボード上の対応
する電気コネクタに接続されるか又は差し込まれてい
る。バーンインボードは、一度に多数のダイに一時的な
電気的接続を確立するようなパワーグリッドを含む（例
えば64）。このようにして、バーンインオーブンは、多
数のダイをテストするため「共用資源」を使用する。し
かしながら、多数のダイを相互接続することにより導入
される時間変数のため、速度及び機能性試験のために同
じ資源を使用することはできない。
本発明に従って構成されたマザーボード10は、速度及
び機能性試験にも、バーンイン試験にも使用することが
できる。マザーボード10は、前述したとおりに形成され
た相互接続12を含むことができる。更に、マザーボード
10は、各相互接続12の周りでドットにより表された接続
パッド78を含む。接続パッド78により、別々のポゴピン
コネクタを用いた速度及び機能性試験について別々に各
々のダイにアクセスすることができる。ポゴピンコネク
タは、カンザス州のカンザスシティに所在するポゴイン
ストルメンツインコーポレイテッド（Pogo Instrument
s,Inc.,Kansas City,Kansas）によって接続されてい
る。
バーンイン試験については、マザーボード10上の相互
接続12のすべてを並列に相互接続するため、マザーボー
ド10に取り外し可能な導電ストリップ80が取り付けられ
る。このような並列接続配置は、共用資源バーンインオ
ーブンを用いてダイをバーンイン試験するために使用で
きる。このようにして、同じマザーボード10を、全機能
試験及びバーンイン試験の両方のために使用することが
できる。
ここで図９を参照すると、もう１つの別の実施形態の
マザーボード10Eが示されている。マザーボード10Eは、
複数のドーターボード82を取り付けるように適合されて
いる。各々のドーターボード82は、ワイヤボンディン
グ、電気クリップ又はマイクロバンプ接続を用いて前述
のように取り付けられた複数の相互接続12を含む。この
実施形態においては、ドーターボード82を前述のマザー
ボード10と実質的に同様に形成することができる。ドー
ターボード82は各々、マザーボード10E上のかみ合いコ
ネクタに差し込む電気コネクタ84を含んでいる。こうし
て、ドーターボード82とマザーボード10Eの間に電気的
接続が確立される。
マザーボード10E/ドーターボード82配置を用いると、
複数のダイをドーターボード82上に装荷し、全機能性に
ついてテストすることができる。その後、標準的バーン
イン機器を用いたバーンイン試験のためマザーボード10
E上に複数のドーターボードを実装することができる。
本発明について、いくつかの好ましい実施形態に関し
て記述してきたが、当業者にとっては明らかであるよう
に、以下の請求の範囲で規定されているような本発明の
範囲から逸脱することなく、いくつかの変更及び修正を
加えることが可能である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ファーンワース、ウォーレン エム. アメリカ合衆国 83686 アイダホ州 ナンパ エス．バナー 2004 (72)発明者 アクラム、サルマン アメリカ合衆国 83706 アイダホ州 ボイシ ギーケラー レーン 3713 ウ ッドバイン ナンバー33 (72)発明者 ヘンブレー、デビッド アール. アメリカ合衆国 83709 アイダホ州 ボイシ スモーク ランチ ドライブ 10855 (56)参考文献 特開 平６−310576（ＪＰ，Ａ) 特開 平７−77556（ＪＰ，Ａ) 特開 平６−5669（ＪＰ，Ａ) 特開 平３−68163（ＪＰ，Ａ) 特開 平５−340995（ＪＰ，Ａ) 特開 平３−218043（ＪＰ，Ａ) 実開 平４−117448（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 31/26 H01L 21/66

Claims (41)

    (57)【特許請求の範囲】
  1. 【請求項１】パッケージ化されていない複数の半導体ダ
    イをテストする方法において、 各々がその第１の表面に複数の接触場所を有し、前記第
    １の表面に並行で且つ対向する第２の表面を含むパッケ
    ージ化されていない複数の半導体ダイを提供し； 第１のボードを形成し； 第１のボード上に、半導体ダイの接触場所と直接接触す
    るために設けられた複数の接点部材を有する複数の予め
    形成された個別相互接続を、前記複数の接点部材が上向
    きとなるように配置し； 前記予め形成された個別相互接続を第１のボードに固定
    し、前記複数の接点部材を第１のボード上に形成された
    導電性トレースに電気的に接続し、 前記パッケージ化されていない各半導体ダイを、前記複
    数の接触場所を含むその表面が予め形成された個別相互
    接続の接点部材と位置合せされるように設置し； 前記パッケージ化されていない各半導体ダイの接触場所
    がそれぞれの前記予め形成された個別相互接続の接点部
    材と一時的に、バイアスされ且つボンディングされてい
    ない電気的導通状態に配置され且つ固定されている状態
    で、１つのアセンブリを形成するように、予め形成され
    た各個別相互接続の対向するサイドにおいて第１のボー
    ドと直接且つ一時的に係合する個別のバイアス構造によ
    って前記各半導体ダイの第２の表面の大部分に個別で分
    配された力を加えることにより、それぞれの予め形成さ
    れた個別相互接続に対して各パッケージ化されていない
    半導体ダイを個別にバイアスし；そして、 第１のボードと予め形成された個別相互接続とを通じて
    半導体ダイに信号を印加することによりパッケージ化さ
    れていない複数の半導体ダイをテストすることを含んで
    なる方法。
  2. 【請求項２】第１のボード上で各々のダイを電気的に絶
    縁し、そしてこの電気絶縁された半導体ダイの機能性試
    験を行うことを更に含んでなる請求項１に記載の方法。
  3. 【請求項３】第１のボード上で第１の複数の半導体ダイ
    を並列に接続し、そして高温で前記第１の複数の半導体
    ダイのバーンイン試験を行うことを更に含んでなる請求
    項１又は２に記載の方法。
  4. 【請求項４】シリコン基板上に形成され、導電性材料で
    被覆された隆起したシリコン突部を含む接点部材を含む
    前記予め形成された個別相互接続を形成することを更に
    含む請求項１に記載の方法。
  5. 【請求項５】予め形成された個別相互接続は、基板と、
    同基板に接着剤で取り付けられた絶縁フィルムと、接点
    部材を形成するために絶縁フィルムに取り付けられた金
    属製マイクロバンプとを含むように形成されている請求
    項１に記載の方法。
  6. 【請求項６】絶縁フィルム上に導電性トレースを形成
    し、絶縁フィルム上の導電性トレースと第１のボード上
    に形成された導電性トレースをテープ自動ボンディング
    により電気的に接続することによって、マイクロバンプ
    と第１のボードの間に電気的経路を確立することを更に
    含む請求項５に記載の方法。
  7. 【請求項７】絶縁フィルム上に導電性トレースを形成
    し、絶縁フィルム上の導電性トレースと第１のボード上
    に形成された導電性トレースを導電性接着剤を用いて電
    気的接続することによって、マイクロバンプと第１のボ
    ードの間に電気的経路を確立することを更に含む請求項
    ５に記載の方法。
  8. 【請求項８】予め形成された個別相互接続上に形成され
    た導電性トレースを第１のボード上に形成された導電性
    トレースにワイヤボンディングすることにより、予め形
    成された個別相互接続と第１のボードの間に電気的経路
    を確立することを更に含む請求項１に記載の方法。
  9. 【請求項９】第１のボードに取り付けられたそれぞれの
    ベース内の予め形成された個別相互接続を位置づけする
    ことを更に含む請求項１に記載の方法。
  10. 【請求項１０】第１のボードに取り外し可能な形で取り
    付けられた導電ストリップを用いて予め形成された個別
    相互接続を並列に電気的接続することを更に含んでなる
    請求項３に記載の方法。
  11. 【請求項１１】電気的接続を確立するために第１のボー
    ド上に形成された導電性トレースに接点部材をワイヤボ
    ンディングすることを更に含む請求項１に記載の方法。
  12. 【請求項１２】電気クリップを用いて導電性トレースに
    接点部材を予め形成された個別相互接続することを更に
    含む請求項１に記載の方法。
  13. 【請求項１３】前記個別のバイアス構造を、対応する予
    め形成された個別相互接続に各々の半導体ダイを固定す
    るための複数の力分配機構として形成し；そして、 半導体ダイをそれぞれの予め形成された個別相互接続に
    対してバイアスするために、複数の半導体ダイ、予め形
    成された個別相互接続及び力分配機構を一緒に組立て、
    且つ取り外し可能に各々の力分配機構を第１のボードに
    固定することを更に含む請求項１に記載の方法。
  14. 【請求項１４】第１のボードに取り付け可能なブリッジ
    クランプ及び半導体ダイをバイアスさせるためのバネを
    含むように各々の力分配機構を形成することを更に含む
    請求項13に記載の方法。
  15. 【請求項１５】シリコン基板上に隆起した接点部材が各
    々の予め形成された個別相互接続を形成することを更に
    含む請求項１に記載の方法。
  16. 【請求項１６】基板と、同基板に接着剤で取り付けられ
    た絶縁フィルムと、絶縁フィルム上に形成されたマイク
    ロバンプ接点部材と、同接点部材と電気的導通状態にあ
    る導電性トレースとを備えるに、各予め形成された個別
    相互接続を形成することを含む請求項１に記載の方法。
  17. 【請求項１７】複数のアセンブリを形成して前記アセン
    ブリを複製し； 第２のボードを提供し； 前記複数のアセンブリを前記第２のボード上に取り付
    け； 前記アセンブリの各々の予め形成された個別相互接続上
    の接点部材と第２ボード上の外部コネクタの間に導電性
    経路を形成し；そして、 半導体ダイに第２のボードを通して電気信号を付加する
    ことにより半導体ダイをテストすることを更に含む請求
    項１に記載の方法。
  18. 【請求項１８】導電性材料で被覆された隆起したシリコ
    ン突部を含んでなる前記接点部材を形成することを更に
    含んでなる請求項17に記載の方法。
  19. 【請求項１９】第１のボード上に形成された導電性トレ
    ースに対し予め形成された個別相互接続上に形成された
    導電性トレースをワイヤボンディングすることにより予
    め形成された個別相互接続と第１のボードの間に電気的
    経路を確立することを更に含む、請求項17に記載の方
    法。
  20. 【請求項２０】絶縁フィルムに取り付けられた金属マイ
    クロバンプを含むように予め形成された個別相互接続上
    に接点部材を形成することを更に含んでなる請求項17に
    記載の方法。
  21. 【請求項２１】テープ自動ボンディングを用いて第１の
    ボード上に形成された導電性トレースにマイクロバンプ
    を接続することを更に含む請求項20に記載の方法。
  22. 【請求項２２】アセンブリを個別に用いて半導体ダイ上
    で全機能性試験を行うことを更に含む請求項17に記載の
    方法。
  23. 【請求項２３】第２のボードに載置された前記アセンブ
    リを用いて半導体ダイ上でバーンイン試験を行うことを
    更に含む請求項17又は22に記載の方法。
  24. 【請求項２４】それぞれの第１のボードに取り付け可能
    なブリッジクランプ及び予め定められたバイアス力を及
    ぼすためのバネを含む力分配機構を用いて、それぞれの
    予め形成された個別相互接続に対して直接半導体ダイを
    バイアスすることを更に含む請求項17に記載の方法。
  25. 【請求項２５】前記一時的電気導通を作用させるために
    前記半導体ダイ及び前記予め形成された個別相互接続を
    合わせてバイアスすることを更に含む請求項１に記載の
    方法。
  26. 【請求項２６】前記バイアスは、半導体ダイを伴う前記
    第１のボード及び間に配置されたそのそれぞれの予め形
    成された個別相互接続に対して複数の力分配機構を付加
    することにより提供されている請求項25に記載の方法。
  27. 【請求項２７】パッケージ化されていない複数の半導体
    ダイをテストするための装置において、 外部電気コネクタを含む第１のボードと； 第１のボードに取り付けられた複数の予め形成された個
    別相互接続と； 各予め形成された個別相互接続はそれぞれのパッケージ
    化されていない半導体ダイの表面上の接触場所と直接接
    触するために設けられた複数の接点部材を含み、前記接
    点部材は第１のボード上に形成され、外部電気コネクタ
    への導電性経路と電気的導通状態にあり、 第１のボードを用いてパッケージ化されていない半導体
    ダイをテストするため、各予め形成された個別相互接続
    上の接点部材がパッケージ化されていない半導体ダイの
    表面上の接触場所と直接接触してその間に一時的電気的
    接続を確立している状態で、パッケージ化されていない
    半導体ダイの大部分に分散された力を与えることによっ
    て対応する予め形成された個別相互接続に対して各々の
    パッケージ化されていない半導体ダイを個別にバイアス
    するための、第１のボードに取り付けられた予め形成さ
    れた各々の個別相互接続の対向するサイドにおいて第１
    のボードと直接且つ一時的に係合するように構成される
    分離した力分配機構と； を含んでなり、前記第１のボード、複数の予め形成され
    た個別相互接続及び力分配機構が第１のアセンブリを形
    成している装置。
  28. 【請求項２８】予め形成された個別相互接続上の接点部
    材は、シリコン基板上に形成され、導電性材料で被覆さ
    れた隆起したシリコン突部を含んでなる請求項27に記載
    の装置。
  29. 【請求項２９】各々の予め形成された個別相互接続は、
    基板と、同基板に接着剤で取り付けられた絶縁フィルム
    と、接点部材を形成するように絶縁フィルムに取り付け
    られた金属製マイクロバンプとを含んでなる請求項27に
    記載の装置。
  30. 【請求項３０】テープ自動ボンディングを用いて第１の
    ボード上の導電性経路に結合された絶縁フィルム上の導
    電性トレースを更に含む請求項29に記載の装置。
  31. 【請求項３１】導電性接着剤を用いて第１のボード上で
    導電性経路に電気的に接続された絶縁フィルム上の導電
    性トレースを更に含んでなる請求項29に記載の装置。
  32. 【請求項３２】予め形成された個別相互接続上に形成さ
    れ、第１のボード上の導電性経路にワイヤボンディング
    された導電性トレースを更に含んでなる請求項27に記載
    の装置。
  33. 【請求項３３】予め形成された個別相互接続が、第１の
    ボードに取り付けられたベースを含む請求項27に記載の
    装置。
  34. 【請求項３４】予め形成された個別相互接続を並列に電
    気的接続するため第１のボードに取り外し可能に取り付
    けられた導電ストリップを更に含む請求項27に記載の装
    置。
  35. 【請求項３５】力分配機構は、各々、予め定められたバ
    イアス力でそれぞれの半導体ダイ及び予め形成された個
    別相互接続をバイアスするためのバネを含む請求項27に
    記載の装置。
  36. 【請求項３６】力分配機構は、各々、半導体ダイを横断
    してバイアス力を均等に分配する圧力板を含む請求項35
    に記載の装置。
  37. 【請求項３７】第１のボードがソケットを含み、予め形
    成された個別相互接続が電気クリップにより第１のボー
    ドのソケット内に保持されている請求項27に記載の装
    置。
  38. 【請求項３８】外部主要電気コネクタを含む第２のボー
    ドと； 各第２のアセンブリは、構造的に第１のアセンブリと同
    一であるとともに、第２のボードに取り外し可能に取り
    付けられ、外部主要電気コネクタと電気的導通状態にあ
    る導電性経路を含む複数の第２のアセンブリと； を更に含み、前記各アセンブリの前記接点部材は、アセ
    ンブリ上に形成された導電性経路及び第２のボード上の
    外部主要電気コネクタと電気的導通状態にある請求項27
    に記載の装置。
  39. 【請求項３９】第２のボード上の導電性経路が、各半導
    体ダイを電気的に絶縁する手段を含む請求項38に記載の
    装置。
  40. 【請求項４０】第１のボードの各々の上の導電性経路
    が、前記第１のボード上に置かれたパッケージ化されて
    いない半導体ダイを並列に電気的に接続する手段を含む
    請求項38に記載の装置。
  41. 【請求項４１】選択された予め形成された個別相互接続
    上の接点部材と少なくとも１つのパッケージ化されてい
    ない半導体ダイ上の接触場所とを視覚的に一列に整列さ
    せた後に、選択された予め形成された個別相互接続上の
    接点部材に前記少なくとも１つのパッケージ化されてい
    ない半導体ダイ上の接触場所を直接接触させて配置する
    ことを更に含む請求項１〜26の何れか１項に記載の方
    法。
JP53342396A 1995-05-01 1996-04-30 半導体ダイをテストするための方法及び装置 Expired - Fee Related JP3401014B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/432,111 US5578934A (en) 1991-06-04 1995-05-01 Method and apparatus for testing unpackaged semiconductor dice
US432,111 1995-05-01
PCT/US1996/006002 WO1996035129A1 (en) 1995-05-01 1996-04-30 Method and apparatus for testing semiconductor dice

Publications (2)

Publication Number Publication Date
JPH11504712A JPH11504712A (ja) 1999-04-27
JP3401014B2 true JP3401014B2 (ja) 2003-04-28

Family

ID=23714820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53342396A Expired - Fee Related JP3401014B2 (ja) 1995-05-01 1996-04-30 半導体ダイをテストするための方法及び装置

Country Status (6)

Country Link
US (2) US5578934A (ja)
EP (2) EP0826152B1 (ja)
JP (1) JP3401014B2 (ja)
KR (1) KR100390595B1 (ja)
DE (1) DE69636701T2 (ja)
WO (1) WO1996035129A1 (ja)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6094058A (en) * 1991-06-04 2000-07-25 Micron Technology, Inc. Temporary semiconductor package having dense array external contacts
US5815000A (en) 1991-06-04 1998-09-29 Micron Technology, Inc. Method for testing semiconductor dice with conventionally sized temporary packages
US5302891A (en) * 1991-06-04 1994-04-12 Micron Technology, Inc. Discrete die burn-in for non-packaged die
US6828812B2 (en) * 1991-06-04 2004-12-07 Micron Technology, Inc. Test apparatus for testing semiconductor dice including substrate with penetration limiting contacts for making electrical connections
US5578934A (en) * 1991-06-04 1996-11-26 Micron Technology, Inc. Method and apparatus for testing unpackaged semiconductor dice
US5495179A (en) * 1991-06-04 1996-02-27 Micron Technology, Inc. Carrier having interchangeable substrate used for testing of semiconductor dies
US6998860B1 (en) 1991-06-04 2006-02-14 Micron Technology, Inc. Method for burn-in testing semiconductor dice
JP2877011B2 (ja) * 1994-12-20 1999-03-31 日本電気株式会社 ベアチップテストキャリア
US20020004320A1 (en) * 1995-05-26 2002-01-10 David V. Pedersen Attaratus for socketably receiving interconnection elements of an electronic component
US5600257A (en) * 1995-08-09 1997-02-04 International Business Machines Corporation Semiconductor wafer test and burn-in
US5739050A (en) * 1996-01-26 1998-04-14 Micron Technology, Inc. Method and apparatus for assembling a semiconductor package for testing
US6639416B1 (en) 1996-07-02 2003-10-28 Micron Technology, Inc. Method and apparatus for testing semiconductor dice
US6255833B1 (en) 1997-03-04 2001-07-03 Micron Technology, Inc. Method for testing semiconductor dice and chip scale packages
US6258609B1 (en) 1996-09-30 2001-07-10 Micron Technology, Inc. Method and system for making known good semiconductor dice
US6037786A (en) * 1996-12-13 2000-03-14 International Business Machines Corporation Testing integrated circuit chips
US5834945A (en) * 1996-12-31 1998-11-10 Micron Technology, Inc. High speed temporary package and interconnect for testing semiconductor dice and method of fabrication
JPH10260223A (ja) 1997-03-19 1998-09-29 Fujitsu Ltd 半導体検査装置及びこれを用いた検査方法
US6040702A (en) 1997-07-03 2000-03-21 Micron Technology, Inc. Carrier and system for testing bumped semiconductor components
US6072326A (en) 1997-08-22 2000-06-06 Micron Technology, Inc. System for testing semiconductor components
US6427222B1 (en) * 1997-09-30 2002-07-30 Jeng-Jye Shau Inter-dice wafer level signal transfer methods for integrated circuits
US20060081971A1 (en) * 1997-09-30 2006-04-20 Jeng Jye Shau Signal transfer methods for integrated circuits
US6018249A (en) 1997-12-11 2000-01-25 Micron Technolgoy, Inc. Test system with mechanical alignment for semiconductor chip scale packages and dice
US6426636B1 (en) * 1998-02-11 2002-07-30 International Business Machines Corporation Wafer probe interface arrangement with nonresilient probe elements and support structure
US6175812B1 (en) 1998-02-26 2001-01-16 Micron Technology, Inc. Method and system for dynamic duration burn-in
US6217232B1 (en) 1998-03-24 2001-04-17 Micron Technology, Inc. Method and apparatus for aligning an optic fiber with an opto-electronic device
US20010024127A1 (en) 1998-03-30 2001-09-27 William E. Bernier Semiconductor testing using electrically conductive adhesives
US6107119A (en) * 1998-07-06 2000-08-22 Micron Technology, Inc. Method for fabricating semiconductor components
US6369600B2 (en) 1998-07-06 2002-04-09 Micron Technology, Inc. Test carrier for testing semiconductor components including interconnect with support members for preventing component flexure
US6777965B1 (en) 1998-07-28 2004-08-17 Micron Technology, Inc. Interposer for electrically coupling a semiconductive device to an electrical apparatus
US6353326B2 (en) 1998-08-28 2002-03-05 Micron Technology, Inc. Test carrier with molded interconnect for testing semiconductor components
US6208156B1 (en) 1998-09-03 2001-03-27 Micron Technology, Inc. Test carrier for packaging semiconductor components having contact balls and calibration carrier for calibrating semiconductor test systems
DE19843435C2 (de) * 1998-09-22 2000-08-10 Siemens Ag Burn-In-Testvorrichtung
US6887723B1 (en) * 1998-12-04 2005-05-03 Formfactor, Inc. Method for processing an integrated circuit including placing dice into a carrier and testing
US6392427B1 (en) 1998-12-21 2002-05-21 Kaitech Engineering, Inc. Testing electronic devices
US6307394B1 (en) 1999-01-13 2001-10-23 Micron Technology, Inc. Test carrier with variable force applying mechanism for testing semiconductor components
US6376054B1 (en) 1999-02-10 2002-04-23 International Business Machines Corporation Surface metallization structure for multiple chip test and burn-in
US6819127B1 (en) 1999-02-19 2004-11-16 Micron Technology, Inc. Method for testing semiconductor components using interposer
US6242932B1 (en) 1999-02-19 2001-06-05 Micron Technology, Inc. Interposer for semiconductor components having contact balls
US6285202B1 (en) 1999-02-19 2001-09-04 Micron Technology, Inc. Test carrier with force applying mechanism guide and terminal contact protector
US6175241B1 (en) 1999-02-19 2001-01-16 Micron Technology, Inc. Test carrier with decoupling capacitors for testing semiconductor components
JP2000243795A (ja) * 1999-02-22 2000-09-08 Ando Electric Co Ltd バーンインテスタにおける電源電流測定回路
DE69900351T2 (de) * 1999-03-19 2002-10-17 Agilent Technologies, Inc. (N.D.Ges.D.Staates Delaware) Prüfkopfanordnung
US6396291B1 (en) 1999-04-23 2002-05-28 Micron Technology, Inc. Method for testing semiconductor components
US6285203B1 (en) 1999-06-14 2001-09-04 Micron Technology, Inc. Test system having alignment member for aligning semiconductor components
US6297653B1 (en) 1999-06-28 2001-10-02 Micron Technology, Inc. Interconnect and carrier with resistivity measuring contacts for testing semiconductor components
US6697978B1 (en) * 1999-10-25 2004-02-24 Bae Systems Information And Electronic Systems Integration Inc. Method for testing of known good die
DE10024875B4 (de) * 2000-05-16 2004-07-01 Infineon Technologies Ag Bauteilhaltersystem zur Verwendung mit Testvorrichtungen zum Testen elektronischer Bauteile
US6462575B1 (en) 2000-08-28 2002-10-08 Micron Technology, Inc. Method and system for wafer level testing and burning-in semiconductor components
KR20020044852A (ko) * 2000-12-07 2002-06-19 허완 화상전달시스템
US6703853B1 (en) 2001-03-19 2004-03-09 Advanced Micro Devices, Inc. Test contact mechanism
US7303929B2 (en) * 2004-09-13 2007-12-04 Aehr Test Systems Reloading of die carriers without removal of die carriers from sockets on test boards
US7151388B2 (en) * 2004-09-30 2006-12-19 Kes Systems, Inc. Method for testing semiconductor devices and an apparatus therefor
US20070020964A1 (en) * 2005-07-22 2007-01-25 Domintech Co., Ltd. Memory module with chip hold-down fixture
US20080059687A1 (en) * 2006-08-31 2008-03-06 Peter Mayer System and method of connecting a processing unit with a memory unit
US8300423B1 (en) * 2010-05-25 2012-10-30 Amkor Technology, Inc. Stackable treated via package and method
US8482134B1 (en) 2010-11-01 2013-07-09 Amkor Technology, Inc. Stackable package and method
US8399265B2 (en) 2011-03-14 2013-03-19 Infineon Technologies Ag Device for releasably receiving a semiconductor chip
US8633598B1 (en) 2011-09-20 2014-01-21 Amkor Technology, Inc. Underfill contacting stacking balls package fabrication method and structure
US9029962B1 (en) 2011-10-12 2015-05-12 Amkor Technology, Inc. Molded cavity substrate MEMS package fabrication method and structure
CN111751710B (zh) * 2020-06-29 2023-02-28 武汉天马微电子有限公司 柔性电路板母板及其检测方法

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4145620A (en) * 1977-10-05 1979-03-20 Serel Corporation Modular dynamic burn-in apparatus
US4542341A (en) * 1982-01-04 1985-09-17 Artronics Corporation Electronic burn-in system
US4585991A (en) * 1982-06-03 1986-04-29 Texas Instruments Incorporated Solid state multiprobe testing apparatus
US4766371A (en) * 1982-07-24 1988-08-23 Risho Kogyo Co., Ltd. Test board for semiconductor packages
US4597617A (en) * 1984-03-19 1986-07-01 Tektronix, Inc. Pressure interconnect package for integrated circuits
US4783719A (en) * 1987-01-20 1988-11-08 Hughes Aircraft Company Test connector for electrical devices
JPH07107647B2 (ja) * 1988-02-12 1995-11-15 三菱電機株式会社 複数系統制御の干渉チェック方法
JPH0817192B2 (ja) * 1988-05-30 1996-02-21 株式会社日立製作所 半導体ｌｓｉ検査装置用プローブヘッドの製造方法
US4937653A (en) * 1988-07-21 1990-06-26 American Telephone And Telegraph Company Semiconductor integrated circuit chip-to-chip interconnection scheme
US5408190A (en) * 1991-06-04 1995-04-18 Micron Technology, Inc. Testing apparatus having substrate interconnect for discrete die burn-in for nonpackaged die
US5440240A (en) * 1991-06-04 1995-08-08 Micron Technology, Inc. Z-axis interconnect for discrete die burn-in for nonpackaged die
US4899107A (en) * 1988-09-30 1990-02-06 Micron Technology, Inc. Discrete die burn-in for nonpackaged die
US5634267A (en) * 1991-06-04 1997-06-03 Micron Technology, Inc. Method and apparatus for manufacturing known good semiconductor die
SG49842A1 (en) * 1988-11-09 1998-06-15 Nitto Denko Corp Wiring substrate film carrier semiconductor device made by using the film carrier and mounting structure comprising the semiconductor
US5073117A (en) * 1989-03-30 1991-12-17 Texas Instruments Incorporated Flip-chip test socket adaptor and method
US5471151A (en) * 1990-02-14 1995-11-28 Particle Interconnect, Inc. Electrical interconnect using particle enhanced joining of metal surfaces
US5123850A (en) * 1990-04-06 1992-06-23 Texas Instruments Incorporated Non-destructive burn-in test socket for integrated circuit die
US5007163A (en) * 1990-04-18 1991-04-16 International Business Machines Corporation Non-destructure method of performing electrical burn-in testing of semiconductor chips
US5090118A (en) * 1990-07-31 1992-02-25 Texas Instruments Incorporated High performance test head and method of making
US5088190A (en) * 1990-08-30 1992-02-18 Texas Instruments Incorporated Method of forming an apparatus for burn in testing of integrated circuit chip
JP2746763B2 (ja) * 1991-02-18 1998-05-06 シャープ株式会社 バーンイン装置およびこれを用いるバーンイン方法
US5225037A (en) * 1991-06-04 1993-07-06 Texas Instruments Incorporated Method for fabrication of probe card for testing of semiconductor devices
US5686317A (en) * 1991-06-04 1997-11-11 Micron Technology, Inc. Method for forming an interconnect having a penetration limited contact structure for establishing a temporary electrical connection with a semiconductor die
US5578934A (en) * 1991-06-04 1996-11-26 Micron Technology, Inc. Method and apparatus for testing unpackaged semiconductor dice
US5495179A (en) * 1991-06-04 1996-02-27 Micron Technology, Inc. Carrier having interchangeable substrate used for testing of semiconductor dies
US5541525A (en) * 1991-06-04 1996-07-30 Micron Technology, Inc. Carrier for testing an unpackaged semiconductor die
US5367253A (en) * 1991-06-04 1994-11-22 Micron Semiconductor, Inc. Clamped carrier for testing of semiconductor dies
US5519332A (en) * 1991-06-04 1996-05-21 Micron Technology, Inc. Carrier for testing an unpackaged semiconductor die
US5302891A (en) * 1991-06-04 1994-04-12 Micron Technology, Inc. Discrete die burn-in for non-packaged die
CA2073886A1 (en) * 1991-07-19 1993-01-20 Tatsuya Hashinaga Burn-in apparatus and method
US5177439A (en) * 1991-08-30 1993-01-05 U.S. Philips Corporation Probe card for testing unencapsulated semiconductor devices
US5483174A (en) * 1992-06-10 1996-01-09 Micron Technology, Inc. Temporary connection of semiconductor die using optical alignment techniques
JP3203817B2 (ja) * 1992-10-20 2001-08-27 富士通株式会社 キャリア及びこれを用いた半導体チップの試験方法
EP0600604A1 (en) * 1992-10-30 1994-06-08 Texas Instruments Incorporated Apparatus and process for bare chip test and burn-in
WO1994019699A1 (en) * 1993-02-17 1994-09-01 Vlsi Technology, Inc. Method and apparatus for bare die burn-in and test using z-axis electrically conductive material
KR960000793B1 (ko) * 1993-04-07 1996-01-12 삼성전자주식회사 노운 굳 다이 어레이 및 그 제조방법
US5420520A (en) * 1993-06-11 1995-05-30 International Business Machines Corporation Method and apparatus for testing of integrated circuit chips
US5517125A (en) * 1993-07-09 1996-05-14 Aehr Test Systems, Inc. Reusable die carrier for burn-in and burn-in process
KR960008514B1 (ko) * 1993-07-23 1996-06-26 삼성전자 주식회사 테스트 소켓 및 그를 이용한 노운 굳 다이 제조방법
US5326428A (en) * 1993-09-03 1994-07-05 Micron Semiconductor, Inc. Method for testing semiconductor circuitry for operability and method of forming apparatus for testing semiconductor circuitry for operability
US5483741A (en) * 1993-09-03 1996-01-16 Micron Technology, Inc. Method for fabricating a self limiting silicon based interconnect for testing bare semiconductor dice

Also Published As

Publication number Publication date
KR19990008207A (ko) 1999-01-25
DE69636701D1 (de) 2006-12-28
KR100390595B1 (ko) 2003-10-04
EP0826152B1 (en) 2006-11-15
EP1691206A2 (en) 2006-08-16
DE69636701T2 (de) 2007-09-13
EP0826152A1 (en) 1998-03-04
US5949242A (en) 1999-09-07
JPH11504712A (ja) 1999-04-27
EP1691206A3 (en) 2006-08-30
EP0826152A4 (en) 1998-12-23
WO1996035129A1 (en) 1996-11-07
US5578934A (en) 1996-11-26

Similar Documents

Publication Publication Date Title
JP3401014B2 (ja) 半導体ダイをテストするための方法及び装置
US6072323A (en) Temporary package, and method system for testing semiconductor dice having backside electrodes
US7049840B1 (en) Hybrid interconnect and system for testing semiconductor dice
US6016060A (en) Method, apparatus and system for testing bumped semiconductor components
US5123850A (en) Non-destructive burn-in test socket for integrated circuit die
US5663654A (en) Universal wafer carrier for wafer level die burn-in
US7043831B1 (en) Method for fabricating a test interconnect for bumped semiconductor components by forming recesses and cantilevered leads on a substrate
US6320397B1 (en) Molded plastic carrier for testing semiconductor dice
US5440240A (en) Z-axis interconnect for discrete die burn-in for nonpackaged die
JP2000512065A (ja) 超小型電子素子のコネクタ
US6255833B1 (en) Method for testing semiconductor dice and chip scale packages
JPH07221146A (ja) 半導体デバイス用非破壊相互接続システム
JP2005505923A (ja) マルチダイ相互接続システム
JPH10185947A (ja) プローブ・アダプタ
US5977784A (en) Method of performing an operation on an integrated circuit
US6340894B1 (en) Semiconductor testing apparatus including substrate with contact members and conductive polymer interconnect
US20030035276A1 (en) Self-adhering chip
US6639416B1 (en) Method and apparatus for testing semiconductor dice
US5581195A (en) Semiconductor chip holding device
US20070285115A1 (en) Universal wafer carrier for wafer level die burn-in
US5455518A (en) Test apparatus for integrated circuit die
KR19990021993A (ko) 칩 상호접속 캐리어와, 스프링 접촉자를 반도체 장치에 장착하는방법
JPH0823015A (ja) ソルダーバンプを有するノウングッドダイの製造方法
JP2979289B2 (ja) 高密度アレイ外部コンタクトを有する半導体試験用パッケージ
JP3072591B2 (ja) 半導体ダイをパッケージし試験する方法及び装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090221

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100221

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100221

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110221

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120221

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120221

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130221

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees