JP3486349B2 - Manufacturing method of bipolar transistor - Google Patents
Manufacturing method of bipolar transistorInfo
- Publication number
- JP3486349B2 JP3486349B2 JP24566698A JP24566698A JP3486349B2 JP 3486349 B2 JP3486349 B2 JP 3486349B2 JP 24566698 A JP24566698 A JP 24566698A JP 24566698 A JP24566698 A JP 24566698A JP 3486349 B2 JP3486349 B2 JP 3486349B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- type
- bipolar transistor
- substrate
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明はバイポーラトランジ
スタの製造方法に関し、特に第2導電型,第1導電型の
Si膜膜形成するときの基板温度に改良を施したバイポ
ーラトランジスタの製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a bipolar transistor, and more particularly to a method for manufacturing a bipolar transistor in which a substrate temperature is improved when forming a second conductivity type and a first conductivity type Si film film.
【0002】[0002]
【従来の技術】従来、npn型の三層構造のバイポーラ
トランジスタとしては、図3に示す構成のものが知られ
ている。2. Description of the Related Art Conventionally, an npn-type three-layer bipolar transistor having a structure shown in FIG. 3 is known.
【0003】図中の符番1はn型のSi基板(コレク
タ)である。このSi基板1上にはp型のSi膜(ベー
ス)2,n型のSi膜(エミッタ)3が順次成膜されて
いる。前記エミッタ3,ベース2、Si基板1には、R
IEにより適宜エッチングされて、開口部4が形成され
ている。前記エミッタ3にはエミッタ電極5が形成さ
れ、開口部4から露出するベース2にはベース電極6が
形成され、Si基板1にはコレクタ電極7が形成されて
いる。Reference numeral 1 in the figure is an n-type Si substrate (collector). On the Si substrate 1, a p-type Si film (base) 2 and an n-type Si film (emitter) 3 are sequentially formed. The emitter 3, the base 2, and the Si substrate 1 are R
The opening 4 is formed by being appropriately etched by IE. An emitter electrode 5 is formed on the emitter 3, a base electrode 6 is formed on the base 2 exposed from the opening 4, and a collector electrode 7 is formed on the Si substrate 1.
【0004】ところで、こうした構成のバイポーラトラ
ンジスタは、例えば気相成長法により製作されている。
この方法は、図4に示すようにガス導入口11,ガス排出
口12を有する真空容器13の中にSi基板1を配置し、S
i基板1を加熱しながら、原料となるガスであるシラン
(SiH4 )やジシラン(Si2 H6 )などのSi水素
化物ガスとドーピング用の材料ガスであるフォスフィン
(PH3 ),ジボラン(B2 H6 )を導入して成膜を行
う。By the way, the bipolar transistor having such a structure is manufactured by, for example, a vapor phase growth method.
In this method, as shown in FIG. 4, the Si substrate 1 is placed in a vacuum container 13 having a gas inlet 11 and a gas outlet 12, and S
While heating the i substrate 1, Si hydride gas such as silane (SiH 4 ) or disilane (Si 2 H 6 ) which is a raw material gas and phosphine (PH 3 ) or diborane (B) which is a material gas for doping. 2 H 6 ) is introduced to form a film.
【0005】npn型バイポーラトランジスタを形成す
る場合は、n型のSi基板上にp型のSi膜或いはSi
Ge膜を積層させ、その後n型のSi膜を積層させる。
これら成膜は導入ガス種を切り替えることで、同一真空
容器内でnpn型3層構造を形成する。更に、この3層
構造にエッチング加工を施して夫々の層に電極を形成す
ることで、基板をコレクタ、p層をベース、n型のSi
膜をエミッタとして機能するバイポーラトランジスタを
形成する。こうしたトランジスタの電流増幅率を上げる
ためには、エミッタのドーピング濃度を1019/cm3
以上にし、ベースのドーピング濃度を1017/cm3 以
下にする必要がある。When forming an npn type bipolar transistor, a p type Si film or Si is formed on an n type Si substrate.
A Ge film is laminated, and then an n-type Si film is laminated.
These film formations form an npn-type three-layer structure in the same vacuum container by switching the introduced gas species. Further, by etching the three-layer structure to form electrodes on the respective layers, the substrate is a collector, the p-layer is a base, and an n-type Si is formed.
A bipolar transistor is formed that functions as an emitter with the film. In order to increase the current amplification factor of such a transistor, the doping concentration of the emitter should be 10 19 / cm 3.
In this way, the doping concentration of the base needs to be 10 17 / cm 3 or less.
【0006】[0006]
【発明が解決しようとする課題】ところで、上述したバ
イポーラトランジスタの製造においては、ドーピング用
の材料ガスとしてフォスフィンを用いている。このフォ
スフィンは、真空容器の内壁や配管への吸着係数が高
く、これがガス放出となって真空容器内に残留する。こ
れによりp型層を形成する際にフォスフィンを導入しな
くても、自動的にある一定レベルは膜に混入するという
現象が起こる(オートドーピング現象)。By the way, in manufacturing the above-mentioned bipolar transistor, phosphine is used as a material gas for doping. This phosphine has a high adsorption coefficient to the inner wall of the vacuum container and the pipe, and this remains as a gas release in the vacuum container. As a result, even if phosphine is not introduced when forming the p-type layer, a phenomenon occurs in which a certain level is automatically mixed into the film (autodoping phenomenon).
【0007】とりわけ、フォスフィン(PH3 )及びそ
れの分解種(PHx 、x=0〜2)が真空分圧として1
0-10 Torr台で真空容器内に存在すると、1017/
cm 3 台で成長した膜に混入してしまい、その場合、そ
れ以下の濃度でドーピングを行っているベース層はオー
トドーピングのためn型化してしまい、トランジスタの
機能が損なわれる。In particular, phosphine (PH3) And so
The decomposed species (PHx, x = 0 to 2) has a vacuum partial pressure of 1
0-TenIf there is a Torr stand in a vacuum vessel, 1017/
cm 3If it mixes with the film grown on the table, in that case,
The base layer doped at a concentration below
N-type due to doping,
Function is impaired.
【0008】こうしたことから、成膜の前に十分な真空
排気を行い、リン関係の分子種の分圧を十分下げること
が必要となるが、これがスループットの低下を招いてい
た。また、p型層とn型層用で別の真空容器を用意し、
両者間を搬送させてnpnの3層構造を作る方法もある
が、この場合装置のコスト高を招く。For this reason, it is necessary to sufficiently evacuate the film before film formation to sufficiently lower the partial pressure of the molecular species related to phosphorus, but this has led to a decrease in throughput. In addition, another vacuum container is prepared for the p-type layer and the n-type layer,
There is also a method of transporting the two between them to form an npn three-layer structure, but in this case, the cost of the apparatus increases.
【0009】本発明はこうした事情を考慮してなされた
もので、第2導電型のSi膜或いはSiGe膜を形成す
るときは基板温度を高くし、かつ前記第1導電型のSi
膜を形成するときは基板温度をより低くすることによ
り、オートドーピングによる第2導電型のSi膜の導電
型の変化を回避しえるバイポーラトランジスタの製造方
法を提供することを目的とする。The present invention has been made in consideration of the above circumstances. When the second conductivity type Si film or the SiGe film is formed, the substrate temperature is raised and the first conductivity type Si film is formed.
It is an object of the present invention to provide a method for manufacturing a bipolar transistor which can avoid a change in conductivity type of a second conductivity type Si film due to autodoping by lowering the substrate temperature when forming a film.
【0010】[0010]
【課題を解決するための手段】本発明は、第1導電型の
Si基板上に第2導電型のSi膜或いはSiGe膜、第
1導電型のSi膜を順次積層し、更に前記各Si膜をエ
ッチングした後、前記各Si膜、及びSi基板上に夫々
電極を形成するバイポーラトランジスタの製造方法にお
いて、前記第2導電型のSi膜或いはSiGe膜を形成
するときは基板温度を高くし、かつ前記第1導電型のS
i膜を形成するときは基板温度をより低くすることを特
徴とするバイポーラトランジスタの製造方法である。According to the present invention, a second-conductivity-type Si film or SiGe film and a first-conductivity-type Si film are sequentially laminated on a first-conductivity-type Si substrate. In the method of manufacturing a bipolar transistor in which electrodes are respectively formed on the Si film and the Si substrate after etching, the substrate temperature is raised when the second conductivity type Si film or SiGe film is formed, and The first conductivity type S
A method of manufacturing a bipolar transistor is characterized in that the substrate temperature is lowered when forming the i film.
【0011】本発明において、P(リン)のオートドー
ピング抑制の機構は、次の通りである。n型Si膜を成
膜するときはガス導入口からSi2 H6 とPH3 の混合
ガスを導入し、p型Si膜を成膜するときはガス導入口
からSi2 H6 とB2 H6 の混合ガスを導入する。この
とき、基板が600℃以上に熱せられている場合、化学
反応により基板上にあるリンあるいはボロンを含んだS
i膜が成長する。In the present invention, the mechanism for suppressing P (phosphorus) autodoping is as follows. When depositing an n-type Si film, a mixed gas of Si 2 H 6 and PH 3 is introduced from a gas inlet, and when depositing a p-type Si film, Si 2 H 6 and B 2 H are introduced from a gas inlet. Introduce mixed gas of 6 . At this time, if the substrate is heated to 600 ° C. or higher, S containing phosphorus or boron present on the substrate due to a chemical reaction.
The i-film grows.
【0012】リンの膜に混入する濃度CP (atom/
cm3 )は、PH3 の真空容器の分圧をPp (Tor
r)、Siの成膜速度をA(nm/s)としたとき、以
下の式で表される。Concentration C P (atom /
cm 3 ) is the partial pressure of the PH 3 vacuum container P p (Tor)
r), when the film forming rate of Si is A (nm / s), it is expressed by the following formula.
【0013】Cp =Pp ×4.1×1020×0.135
/A×Sp ÷6.8×1014×4.99×1022
但し、4.1×1020は換算係数、0.135は原子層
−層の厚み、6.8×1014は原子層−層の原子密度、
4.99×1022は1cm3 中の原子数、SpはPH3
−分子がSi表面にやってきたときに反応を起こして膜
へ取り込まれる確率である。この式は、基板がSiで
(100)面上の結晶成長を前提にしている。C p = P p × 4.1 × 10 20 × 0.135
/ A × S p ÷ 6.8 × 10 14 × 4.99 × 10 22 where 4.1 × 10 20 is a conversion coefficient, 0.135 is an atomic layer-layer thickness, and 6.8 × 10 14 is an atom. Layer-layer atomic density,
4.99 × 10 22 is the number of atoms in 1 cm 3 , S p is PH 3
-The probability that a molecule will react and come into the film when it comes to the Si surface. This formula is based on the assumption that the substrate is Si and the crystal growth is on the (100) plane.
【0014】ボロンの膜へ混入するの濃度はCB は、上
式と同様で、B2 H6 の真空容器内での分圧をPB とし
たときに、
CB =PB ×4.1×1020×0.135/A×SB ÷
6.8×1014×4.99×1022
で表される。The concentration of boron mixed in the film is C B, which is the same as in the above equation. When the partial pressure of B 2 H 6 in the vacuum container is P B , C B = P B × 4. 1 × 10 20 × 0.135 / A × S B ÷
It is represented by 6.8 × 10 14 × 4.99 × 10 22 .
【0015】そして、Si成膜におけるB,Pの取り込
まれる確率と成膜温度は、ある一定の関係にある。一例
として、Siの成長速度を0.5nm/sとして、B2
H6の真空容器内の分圧を4.4×10-9Torr、成
膜時の基板温度を750℃と仮定した場合、上の式から
2.5×1017/cm3 でボロンが混入したSi膜が成
長できる。The probability of incorporation of B and P in the Si film formation and the film formation temperature have a certain relationship. As an example, when the growth rate of Si is 0.5 nm / s, B 2
Assuming that the partial pressure of H 6 in the vacuum container is 4.4 × 10 -9 Torr and the substrate temperature during film formation is 750 ° C., boron is mixed at 2.5 × 10 17 / cm 3 from the above formula. The grown Si film can grow.
【0016】オートドーピングは、真空容器にPH3 が
残留することによって発生する。仮に、トランジスタの
ベースに1×1017/cm3 のボロンをドーピングした
場合、750℃成膜でPH3 の残留分圧が2.4×10
-9Torrあるとすれば、リンの混入量がボロンと等し
くなることになる。つまり、トランジスタとして十分正
常に機能させるには、この場合PH3 の分圧を2.4×
10-9Torr以下にしなければならない。Autodoping occurs when PH 3 remains in the vacuum container. If the base of the transistor is doped with 1 × 10 17 / cm 3 of boron, the residual partial pressure of PH 3 is 2.4 × 10 4 at 750 ° C.
If there is -9 Torr, the amount of phosphorus mixed will be equal to that of boron. In other words, in order to make the transistor function properly normally, in this case, the partial pressure of PH 3 is 2.4 ×
It must be below 10 -9 Torr.
【0017】本発明では、このPH3 の残留分圧を下げ
ることなく、成膜の温度を上げることでリンの混入率を
下げることを行っている。仮に基板温度を780℃にし
た場合、残留分圧が不変でリンの混入濃度を30%低減
することができる。In the present invention, the mixing ratio of phosphorus is lowered by raising the film forming temperature without lowering the residual partial pressure of PH 3 . If the substrate temperature is 780 ° C., the residual partial pressure does not change, and the phosphorus concentration can be reduced by 30%.
【0018】[0018]
【発明の実施の形態】以下、本発明の一実施例に係るn
pn型バイポーラトランジスタの製造方法について図1
(A)〜(C)及び図2を参照して説明する。但し、図
2は図1(C)の平面図を示す。なお、トランジスタの
製造に際しては図3に示すような真空容器を用いた。BEST MODE FOR CARRYING OUT THE INVENTION n according to an embodiment of the present invention will now be described.
Manufacturing method of pn-type bipolar transistor
This will be described with reference to (A) to (C) and FIG. However, FIG. 2 shows a plan view of FIG. A vacuum container as shown in FIG. 3 was used for manufacturing the transistor.
【0019】まず、n型のSi基板21上にp型のSi膜
(ベース)22を成膜した。この際、ガス導入口11からは
Si2 H6 とB2 H6 の混合ガスを導入し、基板温度は
780℃とした。つづいて、前記ベース22の上にn型の
Si膜(エミッタ)23を成膜した(図1(A)参照)。
この際、ガス導入口11からはSi2 H6 とPH3 の混合
ガスを導入し、基板温度は750℃とした。次に、前記
各Si膜23、22を、反応性イオンエッチング(RIE)
法によりSi膜23,膜22のpn接合面が露出するまでエ
ッチングして、開口部24を形成した(図1(B)参
照)。なお、ベース22,エミッタ23作製において、真空
容器13のリン関係種の分圧は10-10 Tor台で、ベー
ス22にドープされているリンの濃度は1×1017/cm
3 であった。更に、全面にAlを常着した後、常法によ
りパターニングしてp型のSi膜23上,開口部24から露
出するn型のSi22上,及びSi基板21上に、櫛形状の
エミッタ電極25,ベース電極26及びコレクタ電極27を夫
々形成し、npn型のバイポーラトランジスタを製造し
た(図1(C)及び図2参照)。First, a p-type Si film (base) 22 was formed on an n-type Si substrate 21. At this time, a mixed gas of Si 2 H 6 and B 2 H 6 was introduced from the gas inlet 11 and the substrate temperature was 780 ° C. Subsequently, an n-type Si film (emitter) 23 was formed on the base 22 (see FIG. 1A).
At this time, a mixed gas of Si 2 H 6 and PH 3 was introduced from the gas inlet 11 and the substrate temperature was 750 ° C. Next, the respective Si films 23 and 22 are subjected to reactive ion etching (RIE).
By the method, etching was performed until the pn junction surfaces of the Si film 23 and the film 22 were exposed to form an opening 24 (see FIG. 1B). In the production of the base 22 and the emitter 23, the partial pressure of the phosphorus-related species in the vacuum chamber 13 is on the order of 10 −10 Tor, and the concentration of phosphorus doped in the base 22 is 1 × 10 17 / cm 3.
Was 3 . Further, Al is constantly deposited on the entire surface, and then patterned by a conventional method to form a comb-shaped emitter electrode 25 on the p-type Si film 23, the n-type Si 22 exposed from the opening 24, and the Si substrate 21. , The base electrode 26 and the collector electrode 27 are respectively formed to manufacture an npn-type bipolar transistor (see FIGS. 1C and 2).
【0020】上記実施例によれば、p型のSi膜(ベー
ス)22を成膜するときは基板温度を780℃とし、n型
のSi膜(エミッタ)23を成膜するときは基板温度を7
50℃と、温度差をつけて成膜するため、ベース22にオ
ートドープされたリンの濃度は5×1016/cm3 以下
に抑えられ、ベース22のn型化を回避できる。According to the above embodiment, the substrate temperature is set to 780 ° C. when the p-type Si film (base) 22 is formed, and the substrate temperature is set to the n-type Si film (emitter) 23. 7
Since the film is formed with a temperature difference of 50 ° C., the concentration of phosphorus auto-doped in the base 22 can be suppressed to 5 × 10 16 / cm 3 or less, and the base 22 can be prevented from becoming an n-type.
【0021】なお、上記実施例では、ベースを成膜する
ときは基板温度を780℃とし、エミッタを成膜すると
きは基板温度を750℃としたが、この数値に限定され
ず、両者の温度差は大体30℃程度であればよい。In the above embodiment, the substrate temperature was set to 780 ° C. when forming the base film and the substrate temperature was set to 750 ° C. when forming the emitter film. However, the temperature is not limited to these values. The difference may be about 30 ° C.
【0022】また、上記実施例では、npn型のバイポ
ーラトランジスタの場合に適用した場合について述べた
が、これに限定されず、pnp型のバイポーラトランジ
スタの場合にも同様に適用できる。In the above embodiment, the case where the invention is applied to the case of the npn type bipolar transistor has been described, but the present invention is not limited to this, and the same can be applied to the case of the pnp type bipolar transistor.
【0023】[0023]
【発明の効果】以上詳述したように本発明によれば、第
2導電型のSi膜或いはSiGe膜を形成するときは基
板温度を高くし、かつ前記第1導電型のSi膜を形成す
るときは基板温度をより低くすることにより、オートド
ーピングによる第2導電型のSi膜或いはSiGe膜の
導電型の変化を回避しえるバイポーラトランジスタの製
造方法を提供できる。As described above in detail, according to the present invention, the substrate temperature is raised when forming the second conductivity type Si film or SiGe film, and the first conductivity type Si film is formed. At this time, by lowering the substrate temperature, it is possible to provide a method for manufacturing a bipolar transistor capable of avoiding a change in the conductivity type of the second conductivity type Si film or SiGe film due to autodoping.
【図1】本発明の一実施例に係るバイポーラトランジス
タの製造方法を工程順に示す断面図。FIG. 1 is a sectional view showing a method of manufacturing a bipolar transistor according to an embodiment of the present invention in the order of steps.
【図2】図1(C)の平面図。FIG. 2 is a plan view of FIG.
【図3】従来のnpn型の三層構造のバイポーラトラン
ジスタの断面図。FIG. 3 is a cross-sectional view of a conventional npn-type three-layer bipolar transistor.
【図4】基板を真空処理するときに使用される真空容器
の原理の説明図。FIG. 4 is an explanatory view of the principle of a vacuum container used when vacuum processing a substrate.
21…n型のSi基板(コレクタ)、 22…p型のSi膜(ベース)、 23…n型のSi膜(エミッタ)、 24…エミッタ電極、 25…ベース電極、 26…コレクタ電極。 21 ... n-type Si substrate (collector), 22 ... p-type Si film (base), 23 ... n-type Si film (emitter), 24 ... Emitter electrode, 25 ... Base electrode, 26 ... Collector electrode.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 坂本 仁志 神奈川県横浜市金沢区幸浦一丁目8番地 1 三菱重工業株式会社基盤技術研究所 内 (56)参考文献 特開 平9−186172(JP,A) 特開 平9−181091(JP,A) 特開 平5−347313(JP,A) 特開 平4−230037(JP,A) 特開 平4−102334(JP,A) 特開 平7−130978(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 29/73 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Hitoshi Sakamoto, 8-chome, 1-chome, Koura, Kanazawa-ku, Yokohama-shi, Kanagawa 1 Mitsubishi Heavy Industries, Ltd. Basic Technology Research Institute (56) Reference Japanese Patent Laid-Open No. 9-186172 (JP, A) ) JP-A-9-181091 (JP, A) JP-A-5-347313 (JP, A) JP-A-4-230037 (JP, A) JP-A-4-102334 (JP, A) JP-A-7- 130978 (JP, A) (58) Fields surveyed (Int.Cl. 7 , DB name) H01L 29/73
Claims (2)
Si膜或いはSiGe膜、第1導電型のSi膜を順次積
層し、更に前記各Si膜をエッチングした後、前記各S
i膜、及びSi基板上に夫々電極を形成するバイポーラ
トランジスタの製造方法において、 前記第2導電型のSi膜或いはSiGe膜を形成すると
きは基板温度を高くし、かつ前記第1導電型のSi膜を
形成するときは基板温度をより低くすることを特徴とす
るバイポーラトランジスタの製造方法。1. A second conductivity type Si film or SiGe film and a first conductivity type Si film are sequentially laminated on a first conductivity type Si substrate, and the respective Si films are further etched, and then the respective S
In a method of manufacturing a bipolar transistor in which electrodes are respectively formed on an i film and a Si substrate, when forming the second conductive type Si film or SiGe film, a substrate temperature is raised and the first conductive type Si film is formed. A method for manufacturing a bipolar transistor, which comprises lowering a substrate temperature when forming a film.
膜を形成するときは基板温度を780℃以上とし、前記
第1導電型のSi膜を形成するときは基板温度を第2導
電型のSi膜形成時の基板温度よりも30℃以上低くし
たことを特徴とする請求項1記載のバイポーラトランジ
スタの製造方法。2. The second conductivity type Si film or SiGe
The substrate temperature is set to 780 ° C. or more when forming the film, and the substrate temperature is set to 30 ° C. or more lower than the substrate temperature when forming the second conductivity type Si film when forming the first conductivity type Si film. The method for manufacturing a bipolar transistor according to claim 1, wherein
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24566698A JP3486349B2 (en) | 1998-08-31 | 1998-08-31 | Manufacturing method of bipolar transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24566698A JP3486349B2 (en) | 1998-08-31 | 1998-08-31 | Manufacturing method of bipolar transistor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000077421A JP2000077421A (en) | 2000-03-14 |
JP3486349B2 true JP3486349B2 (en) | 2004-01-13 |
Family
ID=17137018
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24566698A Expired - Fee Related JP3486349B2 (en) | 1998-08-31 | 1998-08-31 | Manufacturing method of bipolar transistor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3486349B2 (en) |
-
1998
- 1998-08-31 JP JP24566698A patent/JP3486349B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000077421A (en) | 2000-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5296258A (en) | Method of forming silicon carbide | |
KR100991480B1 (en) | Method for manufacturing semiconductor device | |
JPH0744189B2 (en) | In-situ doped n-type silicon layer deposition method and NPN transistor | |
JP2003168689A (en) | Heterojunction bipolar transistor and method of manufacturing the same | |
JP2000031155A (en) | Low noise vertical bipolar transistor and method of manufacturing the same | |
JP6702268B2 (en) | Epitaxial wafer manufacturing method | |
US20060163625A1 (en) | Semiconductor layer and forming method thereof, and semiconductor device and manufacturing method thereof technical field | |
US7507642B2 (en) | Vapor-phase growth method, semiconductor manufacturing method and semiconductor device manufacturing method | |
JP2911694B2 (en) | Semiconductor substrate and method of manufacturing the same | |
JP3486349B2 (en) | Manufacturing method of bipolar transistor | |
JP3843884B2 (en) | Bipolar transistor manufacturing method | |
JPH1041321A (en) | Manufacture of bipolar transistor | |
JP3493175B2 (en) | Manufacturing method of vertical bipolar transistor | |
JP3214109B2 (en) | Method for manufacturing silicon oxide film | |
US5473172A (en) | Hetero junction bipolar transistor | |
Donahue et al. | Low Temperature Silicon Epitaxy Deposited by Very Low Pressure Chemical Vapor Deposition: II. Autodoping | |
JP3080806B2 (en) | Epitaxial film growth method | |
JP2707641B2 (en) | Semiconductor device | |
JPH0344937A (en) | Bipolar transistor and manufacture thereof | |
JP2936620B2 (en) | Vapor phase growth of compound semiconductor crystals | |
Sivaram | CVD of Semiconductors | |
CN117352371A (en) | Epitaxial growth method and P-type silicon epitaxial structure | |
JP2003017499A (en) | Semiconductor device and method for manufacturing the same | |
JPH031541A (en) | Semiconductor device and manufacture thereof | |
JPH11283993A (en) | Manufacture of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030924 |
|
LAPS | Cancellation because of no payment of annual fees |