JP3449960B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3449960B2 JP3449960B2 JP2000049715A JP2000049715A JP3449960B2 JP 3449960 B2 JP3449960 B2 JP 3449960B2 JP 2000049715 A JP2000049715 A JP 2000049715A JP 2000049715 A JP2000049715 A JP 2000049715A JP 3449960 B2 JP3449960 B2 JP 3449960B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- wiring material
- groove
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
- H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
- H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、絶縁層に形成された溝に埋め込み配
線を形成する技術に関する。
方法に関し、特に、絶縁層に形成された溝に埋め込み配
線を形成する技術に関する。
【０００２】
【従来の技術】従来、半導体素子の微細化に伴い、素子
の信号遅延に占める配線抵抗や配線容量による遅延が無
視できなくなってきている。そのため、配線材料の観点
からはアルミニウム合金よりも比抵抗が小さい銅の使用
が検討されている。
の信号遅延に占める配線抵抗や配線容量による遅延が無
視できなくなってきている。そのため、配線材料の観点
からはアルミニウム合金よりも比抵抗が小さい銅の使用
が検討されている。
【０００３】銅による配線は一般に以下の方法により形
成される。
成される。
【０００４】まず、半導体基板に絶縁層を形成する。こ
の絶縁層に対して公知のフォトリソエッチング技術を用
いて、配線形状に対応する溝を形成する。溝を形成した
後、全面に密着層として、例えばチタンを形成する。こ
のチタン上に、拡散防止層として窒化チタンを形成す
る。窒化チタンを形成した後に、チタンをスパッタ法に
より形成し、続いて銅の薄膜をスパッタ法で形成する。
次にスパッタ法で形成された銅の薄膜上にメッキ法で銅
を堆積させることにより溝を完全に埋め込む。その後、
スパッタ法により形成された銅の薄膜と下地金属のチタ
ンとを熱処理により反応させる。反応後、絶縁膜上の金
属をＣＭＰ法（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａ
ｌ Ｐｏｌｉｓｈｉｎｇ法）で除去し、溝内にのみ配線
となる金属を残す。
の絶縁層に対して公知のフォトリソエッチング技術を用
いて、配線形状に対応する溝を形成する。溝を形成した
後、全面に密着層として、例えばチタンを形成する。こ
のチタン上に、拡散防止層として窒化チタンを形成す
る。窒化チタンを形成した後に、チタンをスパッタ法に
より形成し、続いて銅の薄膜をスパッタ法で形成する。
次にスパッタ法で形成された銅の薄膜上にメッキ法で銅
を堆積させることにより溝を完全に埋め込む。その後、
スパッタ法により形成された銅の薄膜と下地金属のチタ
ンとを熱処理により反応させる。反応後、絶縁膜上の金
属をＣＭＰ法（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａ
ｌ Ｐｏｌｉｓｈｉｎｇ法）で除去し、溝内にのみ配線
となる金属を残す。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
銅配線の形成方法では、銅とチタンとの高い反応性のた
めに、熱処理時に銅の部分が大きく減少し、銅配線の抵
抗が増加するという課題があった。
銅配線の形成方法では、銅とチタンとの高い反応性のた
めに、熱処理時に銅の部分が大きく減少し、銅配線の抵
抗が増加するという課題があった。
【０００６】本発明では、熱処理時における銅などの配
線材料とチタンなどの下地金属材料との反応を抑制し、
配線材料の断面積の減少を抑制することのできる埋め込
み配線の形成方法を提供することを目的とする。
線材料とチタンなどの下地金属材料との反応を抑制し、
配線材料の断面積の減少を抑制することのできる埋め込
み配線の形成方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】本願発明では、上記課題
を解決するために、基板上に絶縁膜を形成する工程と、
この絶縁膜表面に溝を形成する工程と、溝内を含む絶縁
膜表面に拡散防止層を形成する工程と、拡散防止層上に
反応層を形成する工程と、反応層表面に酸化物層を形成
する工程と、酸化物の形成された反応層上に配線材料を
形成し溝を埋め込む工程と、熱処理を施すことにより反
応層と配線材料との化合物層を形成する工程と、溝内の
拡散防止層、化合物層、および配線材料を残して、絶縁
層表面の拡散防止層、化合物層、および配線材料を除去
する工程とを施すことにより半導体装置を製造する。
を解決するために、基板上に絶縁膜を形成する工程と、
この絶縁膜表面に溝を形成する工程と、溝内を含む絶縁
膜表面に拡散防止層を形成する工程と、拡散防止層上に
反応層を形成する工程と、反応層表面に酸化物層を形成
する工程と、酸化物の形成された反応層上に配線材料を
形成し溝を埋め込む工程と、熱処理を施すことにより反
応層と配線材料との化合物層を形成する工程と、溝内の
拡散防止層、化合物層、および配線材料を残して、絶縁
層表面の拡散防止層、化合物層、および配線材料を除去
する工程とを施すことにより半導体装置を製造する。
【０００８】
【発明の実施の形態】以下、図１〜図３を参照して本発
明の第１の実施形態を詳細に説明する。
明の第１の実施形態を詳細に説明する。
【０００９】図１（ａ）において、半導体基板１は、例
えばシリコンからなり、この半導体基板１上には絶縁層
２が形成される。この絶縁層２は、例えば酸化シリコン
などからなる。
えばシリコンからなり、この半導体基板１上には絶縁層
２が形成される。この絶縁層２は、例えば酸化シリコン
などからなる。
【００１０】次に、図１（ｂ）に示されるように、公知
のフォトリソグラフィ技術およびエッチング技術を用い
て、絶縁層２に溝３が形成される。この溝３は、絶縁層
２内に形成される配線パターンに対応する領域に設けら
れている。この溝は、例えば、深さ０．５μｍ、幅０．
３６μｍで形成される。
のフォトリソグラフィ技術およびエッチング技術を用い
て、絶縁層２に溝３が形成される。この溝３は、絶縁層
２内に形成される配線パターンに対応する領域に設けら
れている。この溝は、例えば、深さ０．５μｍ、幅０．
３６μｍで形成される。
【００１１】次に、図１（ｃ）および図１（ｄ）に示さ
れるように、チタン薄膜４、窒化チタン薄膜５が形成さ
れる。チタン薄膜４は、窒化チタン薄膜５と絶縁層２と
の密着性を向上させる機能を有する。また、窒化チタン
薄膜５は、窒化チタン薄膜５上に形成される金属が絶縁
層２に拡散することを防ぐ拡散防止層としての機能を有
する。
れるように、チタン薄膜４、窒化チタン薄膜５が形成さ
れる。チタン薄膜４は、窒化チタン薄膜５と絶縁層２と
の密着性を向上させる機能を有する。また、窒化チタン
薄膜５は、窒化チタン薄膜５上に形成される金属が絶縁
層２に拡散することを防ぐ拡散防止層としての機能を有
する。
【００１２】本実施例では、チタン薄膜４、窒化チタン
薄膜５は、それぞれ１０ｎｍ、４０ｎｍの膜厚に形成さ
れる。これらチタン薄膜４および窒化チタン薄膜５は指
向性を高めたスパッタ法で真空中で連続して形成され
る。
薄膜５は、それぞれ１０ｎｍ、４０ｎｍの膜厚に形成さ
れる。これらチタン薄膜４および窒化チタン薄膜５は指
向性を高めたスパッタ法で真空中で連続して形成され
る。
【００１３】ここで、指向性を高めたスパッタリング法
とは、ターゲットと基板との距離を例えば１０ｃｍ以上
離すことにより基板に対して垂直なスパッタ原子のみを
利用して堆積を行うものである。このような指向性の高
いスパッタリングを行うことにより通常のスパッタリン
グ法よりも段差被覆性が良好になる。
とは、ターゲットと基板との距離を例えば１０ｃｍ以上
離すことにより基板に対して垂直なスパッタ原子のみを
利用して堆積を行うものである。このような指向性の高
いスパッタリングを行うことにより通常のスパッタリン
グ法よりも段差被覆性が良好になる。
【００１４】密着層としてはチタン薄膜を用いたが、例
えば、タンタル（Ｔａ）、ジルコニウム（Ｚｒ）などの
銅と反応する他の金属膜を用いることも可能である。ま
た、形成方法としても、スパッタリング法に限らず、Ｃ
ＶＤ法を用いることも可能である。
えば、タンタル（Ｔａ）、ジルコニウム（Ｚｒ）などの
銅と反応する他の金属膜を用いることも可能である。ま
た、形成方法としても、スパッタリング法に限らず、Ｃ
ＶＤ法を用いることも可能である。
【００１５】また、拡散防止層としては、窒化チタン以
外にも、例えば、窒化タンタル（ＴａＮｘ）、窒化ジル
コニウム（ＺｒＮｘ）、窒化タングステン（ＷＮｘ）等
の、金属窒化物を用いることも可能である。また、形成
方法としても、スパッタリング法以外にもＣＶＤ法など
を用いることも可能である。
外にも、例えば、窒化タンタル（ＴａＮｘ）、窒化ジル
コニウム（ＺｒＮｘ）、窒化タングステン（ＷＮｘ）等
の、金属窒化物を用いることも可能である。また、形成
方法としても、スパッタリング法以外にもＣＶＤ法など
を用いることも可能である。
【００１６】次に、図２（ａ）に示されるように、拡散
防止層としての窒化チタン薄膜５上に反応層としてのチ
タン薄膜６が形成される。反応層としてのチタン薄膜６
は、指向性を高めたスパッタ法により、２０ｎｍの膜厚
に形成される。この反応層としては、チタン以外にも、
ジルコニウム（Ｚｒ）、マグネシウム（Ｍｇ）、アルミ
ニウム（Ａｌ）、ボロン（Ｂ）、シリコン（Ｓｉ）等の
薄膜を用いることも可能である。
防止層としての窒化チタン薄膜５上に反応層としてのチ
タン薄膜６が形成される。反応層としてのチタン薄膜６
は、指向性を高めたスパッタ法により、２０ｎｍの膜厚
に形成される。この反応層としては、チタン以外にも、
ジルコニウム（Ｚｒ）、マグネシウム（Ｍｇ）、アルミ
ニウム（Ａｌ）、ボロン（Ｂ）、シリコン（Ｓｉ）等の
薄膜を用いることも可能である。
【００１７】また、この反応層としてのチタン薄膜６
は、密着層としてのチタン薄膜４、拡散防止層としての
窒化チタン薄膜５に続いて真空中で連続して形成され
る。
は、密着層としてのチタン薄膜４、拡散防止層としての
窒化チタン薄膜５に続いて真空中で連続して形成され
る。
【００１８】次に、図２（ｂ）に示されるように、反応
層としてのチタン薄膜６表面を２４時間程度大気中に曝
す。それにより、チタン薄膜６表面が酸化され、チタン
薄膜６表面にはチタンの酸化物層７が形成される。この
酸化物層７はチタン薄膜６表面が連続的に覆われる程度
の膜厚に形成される。
層としてのチタン薄膜６表面を２４時間程度大気中に曝
す。それにより、チタン薄膜６表面が酸化され、チタン
薄膜６表面にはチタンの酸化物層７が形成される。この
酸化物層７はチタン薄膜６表面が連続的に覆われる程度
の膜厚に形成される。
【００１９】次に、図２（ｃ）に示されるように、酸化
物層７の形成されたチタン薄膜６上に銅の薄膜８が１２
０ｎｍの膜厚に形成される。この銅の薄膜８は、電気め
っきのためのシード層として用いられる。シード層とし
ての銅の薄膜８は、指向性を高めたスパッタ法により形
成される。
物層７の形成されたチタン薄膜６上に銅の薄膜８が１２
０ｎｍの膜厚に形成される。この銅の薄膜８は、電気め
っきのためのシード層として用いられる。シード層とし
ての銅の薄膜８は、指向性を高めたスパッタ法により形
成される。
【００２０】次に、図３（ａ）に示されるように、銅の
薄膜８上に、電気めっき法により銅の薄膜９が形成され
る。この銅の薄膜９は、溝３が完全に埋め込まれるまで
形成される。
薄膜８上に、電気めっき法により銅の薄膜９が形成され
る。この銅の薄膜９は、溝３が完全に埋め込まれるまで
形成される。
【００２１】次に、図３（ｂ）に示されるように、銅の
薄膜９が形成された基板に対して、４５０℃、３０分の
熱処理を水素と窒素との混合雰囲気中で行う。この熱処
理により、シード層としての銅の薄膜８と反応層として
のチタン薄膜６とが反応し、銅、チタン、酸素の混合層
１０が形成される。
薄膜９が形成された基板に対して、４５０℃、３０分の
熱処理を水素と窒素との混合雰囲気中で行う。この熱処
理により、シード層としての銅の薄膜８と反応層として
のチタン薄膜６とが反応し、銅、チタン、酸素の混合層
１０が形成される。
【００２２】本実施形態においては、チタン薄膜６と銅
の薄膜８との間にチタンの酸化物７が形成されているた
め、熱処理時にチタン薄膜６と銅の薄膜８との反応が抑
制され、必要以上に銅の薄膜９の断面積が減少すること
を抑制できる。
の薄膜８との間にチタンの酸化物７が形成されているた
め、熱処理時にチタン薄膜６と銅の薄膜８との反応が抑
制され、必要以上に銅の薄膜９の断面積が減少すること
を抑制できる。
【００２３】また、図３（ｂ）においては、シード層と
しての銅の薄膜８のみがチタン薄膜６と反応する例を示
しているが、必ずしもそうとは限らず、電気めっきによ
り形成された銅の薄膜９の一部が反応しても構わない。
しての銅の薄膜８のみがチタン薄膜６と反応する例を示
しているが、必ずしもそうとは限らず、電気めっきによ
り形成された銅の薄膜９の一部が反応しても構わない。
【００２４】次に、図３（ｃ）に示されるように、絶縁
層２の表面の金属がＣＭＰ法を用いて研磨されることに
より絶縁層２の表面が露出される。これにより、溝３内
にのみ導電層１１が残り、この導電層１１が配線として
用いられることができる。本実施形態におけるＣＭＰ法
では、使用するスラリーはＡｌ2Ｏ3ベースであり、Ｈ 2
Ｏ2を酸化剤として上記スラリーに混合する。キャリア
のダウンフォースは３［ｐｓｉ］、キャリアおよびプラ
テンの回転スピードはそれぞれ１００、１００「ｒｐ
ｍ］とする。基板１は、キャリアにより保持され、研磨
布であるプラテンに押し付けられて研磨される。この時
の圧力をダウンフォースという。また、キャリアとプラ
テンはともに回転して研磨する。 第１の実施形態で
は、反応層としてのチタン薄膜６を大気中に曝すことに
より酸化物層７を形成する例を説明したが、酸化物層を
形成する方法として、チタン薄膜６を１〜２分程度水洗
スクラブすることにより酸化物層を形成することも可能
である。この場合は、大気中に曝すよりも短時間で酸化
物層を形成することが可能となる。
層２の表面の金属がＣＭＰ法を用いて研磨されることに
より絶縁層２の表面が露出される。これにより、溝３内
にのみ導電層１１が残り、この導電層１１が配線として
用いられることができる。本実施形態におけるＣＭＰ法
では、使用するスラリーはＡｌ2Ｏ3ベースであり、Ｈ 2
Ｏ2を酸化剤として上記スラリーに混合する。キャリア
のダウンフォースは３［ｐｓｉ］、キャリアおよびプラ
テンの回転スピードはそれぞれ１００、１００「ｒｐ
ｍ］とする。基板１は、キャリアにより保持され、研磨
布であるプラテンに押し付けられて研磨される。この時
の圧力をダウンフォースという。また、キャリアとプラ
テンはともに回転して研磨する。 第１の実施形態で
は、反応層としてのチタン薄膜６を大気中に曝すことに
より酸化物層７を形成する例を説明したが、酸化物層を
形成する方法として、チタン薄膜６を１〜２分程度水洗
スクラブすることにより酸化物層を形成することも可能
である。この場合は、大気中に曝すよりも短時間で酸化
物層を形成することが可能となる。
【００２５】水洗スクラブの場合は、スクラバーを用い
てウエハー表面をブラシでこすりながら表面に水を流
す。このスクラバーは通常ウエハー表面のパーティクル
除去に用いられる装置を使用することができる。
てウエハー表面をブラシでこすりながら表面に水を流
す。このスクラバーは通常ウエハー表面のパーティクル
除去に用いられる装置を使用することができる。
【００２６】次に、図４〜図５を用いて本発明の第２の
実施形態を説明する。
実施形態を説明する。
【００２７】図４〜図５において、第１の実施形態と同
一構成には同一符号が付けられ、その詳細な説明は省略
される。
一構成には同一符号が付けられ、その詳細な説明は省略
される。
【００２８】図４（ａ）には、半導体基板上に絶縁層
２、溝３、密着層としてのチタン薄膜４、拡散防止層と
しての窒化チタン層５が形成された後に、銅とチタンと
の合金薄膜（ＣｕＴｉ合金薄膜）２０が形成された状態
が示されている。
２、溝３、密着層としてのチタン薄膜４、拡散防止層と
しての窒化チタン層５が形成された後に、銅とチタンと
の合金薄膜（ＣｕＴｉ合金薄膜）２０が形成された状態
が示されている。
【００２９】このＣｕＴｉ合金薄膜２０は、ＣｕＴｉ
０．５ｗｔ％ターゲットを用いたスパッタリング法によ
り窒化チタン薄膜５上に堆積される。
０．５ｗｔ％ターゲットを用いたスパッタリング法によ
り窒化チタン薄膜５上に堆積される。
【００３０】第２の実施形態ではＣｕＴｉ合金薄膜が反
応層として用いられている例が説明されるが、反応層の
材料はこれに限られず、ＣｕＺｒ，ＣｕＮｉ，ＣｕＡ
ｌ，ＣｕＭｇ，ＣｕＳｉなどの他の２元系化合物や、Ｃ
ｕＴｉＳｉ，ＣｕＺｒＳｉなどの銅と反応が起こりやす
い材料を組み合わせた３元系化合物を用いることも可能
である。
応層として用いられている例が説明されるが、反応層の
材料はこれに限られず、ＣｕＺｒ，ＣｕＮｉ，ＣｕＡ
ｌ，ＣｕＭｇ，ＣｕＳｉなどの他の２元系化合物や、Ｃ
ｕＴｉＳｉ，ＣｕＺｒＳｉなどの銅と反応が起こりやす
い材料を組み合わせた３元系化合物を用いることも可能
である。
【００３１】次に、図４（ｂ）、図４（ｃ）に示される
ように、ＣｕＴｉ合金薄膜２０上に銅の薄膜８および９
が形成される。
ように、ＣｕＴｉ合金薄膜２０上に銅の薄膜８および９
が形成される。
【００３２】次に、図５（ａ）に示されるように、銅の
薄膜９が形成された基板に対して、４５０℃、３０分の
熱処理を水素と窒素との混合雰囲気中で行う。この熱処
理により、シード層としての銅の薄膜８と反応層として
のＣｕＴｉ合金薄膜２０とが反応し、ＣｕＴｉ合金薄膜
の膜厚が増加する。図中ではＣｕＴｉ合金薄膜２１とな
る。
薄膜９が形成された基板に対して、４５０℃、３０分の
熱処理を水素と窒素との混合雰囲気中で行う。この熱処
理により、シード層としての銅の薄膜８と反応層として
のＣｕＴｉ合金薄膜２０とが反応し、ＣｕＴｉ合金薄膜
の膜厚が増加する。図中ではＣｕＴｉ合金薄膜２１とな
る。
【００３３】その後、図５（ｂ）に示されるように、絶
縁層２の表面の金属がＣＭＰ法を用いて研磨されること
により絶縁層２の表面が露出される。これにより、溝３
内にのみ導電層２２が残り、この導電層２２が配線とし
て用いられることができる。本実施形態におけるＣＭＰ
法の条件は第１の実施形態における条件と同様である。
縁層２の表面の金属がＣＭＰ法を用いて研磨されること
により絶縁層２の表面が露出される。これにより、溝３
内にのみ導電層２２が残り、この導電層２２が配線とし
て用いられることができる。本実施形態におけるＣＭＰ
法の条件は第１の実施形態における条件と同様である。
【００３４】このように、反応層としてＣｕＴｉ合金薄
膜を用いることにより、銅の薄膜８あるいは銅の薄膜９
と反応するチタンの量が少なくなるので、これらの層が
熱処理により反応する際に、銅の消費量が減少する。し
たがって、導電層２２における銅の断面積の減少を抑制
することが可能となる。
膜を用いることにより、銅の薄膜８あるいは銅の薄膜９
と反応するチタンの量が少なくなるので、これらの層が
熱処理により反応する際に、銅の消費量が減少する。し
たがって、導電層２２における銅の断面積の減少を抑制
することが可能となる。
【００３５】また、本実施形態において、銅の薄膜８を
形成する前に、ＣｕＴｉ薄膜２０上に図示しない酸化物
層を形成してもよい。酸化物層を形成する場合は、第１
の実施形態と同様に、ＣｕＴｉ薄膜２０の形成された半
導体基板を２４時間程度大気中に曝す、あるいは、水洗
スクラブを行うことにより形成する。
形成する前に、ＣｕＴｉ薄膜２０上に図示しない酸化物
層を形成してもよい。酸化物層を形成する場合は、第１
の実施形態と同様に、ＣｕＴｉ薄膜２０の形成された半
導体基板を２４時間程度大気中に曝す、あるいは、水洗
スクラブを行うことにより形成する。
【００３６】この場合、酸化物層により銅の薄膜とＣｕ
Ｔｉ合金薄膜２０との反応が抑制され、熱処理による銅
の断面積の減少をさらに抑えることができる。
Ｔｉ合金薄膜２０との反応が抑制され、熱処理による銅
の断面積の減少をさらに抑えることができる。
【００３７】次に、図６〜図８を用いて本発明の第３の
実施形態を説明する。
実施形態を説明する。
【００３８】図６〜図８において、第１の実施形態と同
一構成には同一符号が付けられ、その詳細な説明は省略
される。
一構成には同一符号が付けられ、その詳細な説明は省略
される。
【００３９】図６（ａ）において、半導体基板１は、例
えばシリコンからなり、この半導体基板１上には絶縁層
として有機低誘電率膜３０が形成される。有機低誘電率
膜としては、例えばＢＣＢ（ベンゾシクロブテン）を用
いることができる。
えばシリコンからなり、この半導体基板１上には絶縁層
として有機低誘電率膜３０が形成される。有機低誘電率
膜としては、例えばＢＣＢ（ベンゾシクロブテン）を用
いることができる。
【００４０】低誘電率膜３０は、半導体基板１上にスピ
ンコート法により成膜される。
ンコート法により成膜される。
【００４１】次に、図６（ｂ）に示されるように、公知
のフォトリソグラフィ技術およびエッチング技術を用い
て、有機低誘電率膜３０に溝３３が形成される。この溝
３３は、有機低誘電率層３０内に形成される配線パター
ンに対応する領域に設けられている。この溝は、例え
ば、深さ０．５μｍ、幅０．３６μｍで形成される。
のフォトリソグラフィ技術およびエッチング技術を用い
て、有機低誘電率膜３０に溝３３が形成される。この溝
３３は、有機低誘電率層３０内に形成される配線パター
ンに対応する領域に設けられている。この溝は、例え
ば、深さ０．５μｍ、幅０．３６μｍで形成される。
【００４２】次に、図６（ｃ）に示されるように、反応
層としてのチタン薄膜３４が形成される。
層としてのチタン薄膜３４が形成される。
【００４３】本実施例では、チタン薄膜３４は２０ｎｍ
の膜厚に形成される。チタン薄膜３４は指向性を高めた
スパッタ法で形成される。この反応層としては、チタン
以外にも、ジルコニウム（Ｚｒ）、マグネシウム（Ｍ
ｇ）、アルミニウム（Ａｌ）、ボロン（Ｂ）、シリコン
（Ｓｉ）等の薄膜を用いることも可能である。
の膜厚に形成される。チタン薄膜３４は指向性を高めた
スパッタ法で形成される。この反応層としては、チタン
以外にも、ジルコニウム（Ｚｒ）、マグネシウム（Ｍ
ｇ）、アルミニウム（Ａｌ）、ボロン（Ｂ）、シリコン
（Ｓｉ）等の薄膜を用いることも可能である。
【００４４】次に、図６（ｄ）に示されるように、反応
層としてのチタン薄膜３４表面にチタンの酸化物層３５
が形成される。この酸化物層３５は、チタン薄膜３４表
面を２４時間程度大気中に曝すことにより形成される。
この酸化物層３５はチタン薄膜３４が連続的に覆われる
程度の膜厚に形成される。
層としてのチタン薄膜３４表面にチタンの酸化物層３５
が形成される。この酸化物層３５は、チタン薄膜３４表
面を２４時間程度大気中に曝すことにより形成される。
この酸化物層３５はチタン薄膜３４が連続的に覆われる
程度の膜厚に形成される。
【００４５】次に、図７（ａ）に示されるように、酸化
物層３５の形成されたチタン薄膜３４上に銅の薄膜３６
が１２０ｎｍの膜厚に形成される。この銅の薄膜３６
は、電気めっきのためのシード層として用いられる。シ
ード層としての銅の薄膜３６は指向性を高めたスパッタ
法により形成される。
物層３５の形成されたチタン薄膜３４上に銅の薄膜３６
が１２０ｎｍの膜厚に形成される。この銅の薄膜３６
は、電気めっきのためのシード層として用いられる。シ
ード層としての銅の薄膜３６は指向性を高めたスパッタ
法により形成される。
【００４６】次に、図７（ｂ）に示されるように、銅の
薄膜３６上に、電気めっき法により銅の薄膜３７が形成
される。この銅の薄膜３７は、溝３３が完全に埋め込ま
れるまで形成される。
薄膜３６上に、電気めっき法により銅の薄膜３７が形成
される。この銅の薄膜３７は、溝３３が完全に埋め込ま
れるまで形成される。
【００４７】次に、図７（ｃ）に示されるように、銅の
薄膜３７が形成された基板に対して、４５０℃、３０分
の熱処理を水素と窒素との混合雰囲気中で行う。この熱
処理により、シード層としての銅の薄膜３６と反応層と
してのチタン薄膜３４とが反応し、銅、チタン、酸素と
を含む混合層３８が形成される。
薄膜３７が形成された基板に対して、４５０℃、３０分
の熱処理を水素と窒素との混合雰囲気中で行う。この熱
処理により、シード層としての銅の薄膜３６と反応層と
してのチタン薄膜３４とが反応し、銅、チタン、酸素と
を含む混合層３８が形成される。
【００４８】本実施形態においては、チタン薄膜３４と
銅の薄膜３６との間にチタンの酸化物３５が形成されて
いるため、熱処理時にチタン薄膜３４と銅の薄膜３６と
の反応が抑制され、必要以上に銅の薄膜３７の断面積が
減少することを抑制できる。
銅の薄膜３６との間にチタンの酸化物３５が形成されて
いるため、熱処理時にチタン薄膜３４と銅の薄膜３６と
の反応が抑制され、必要以上に銅の薄膜３７の断面積が
減少することを抑制できる。
【００４９】また、図７（ｃ）においては、シード層と
しての銅の薄膜３６のみがチタン薄膜３４と反応する例
を示しているが、必ずしもそうとは限らず、電気めっき
により形成された銅の薄膜３７の一部が反応しても構わ
ない。
しての銅の薄膜３６のみがチタン薄膜３４と反応する例
を示しているが、必ずしもそうとは限らず、電気めっき
により形成された銅の薄膜３７の一部が反応しても構わ
ない。
【００５０】次に、図８（ａ）に示されるように、絶縁
層３０の表面の金属がＣＭＰ法を用いて研磨されること
により絶縁層２の表面が露出される。これにより、溝３
３内にのみ導電層３９が残り、この導電層１１が配線と
して用いられることができる。本実施形態におけるＣＭ
Ｐ法では、使用するスラリーはＡｌ2Ｏ3ベースであり、
Ｈ2Ｏ2を酸化剤として上記スラリーに混合する。キャリ
アのダウンフォースは３［ｐｓｉ］、キャリアおよびプ
ラテンの回転スピードはそれぞれ１００、１００「ｒｐ
ｍ］とする。
層３０の表面の金属がＣＭＰ法を用いて研磨されること
により絶縁層２の表面が露出される。これにより、溝３
３内にのみ導電層３９が残り、この導電層１１が配線と
して用いられることができる。本実施形態におけるＣＭ
Ｐ法では、使用するスラリーはＡｌ2Ｏ3ベースであり、
Ｈ2Ｏ2を酸化剤として上記スラリーに混合する。キャリ
アのダウンフォースは３［ｐｓｉ］、キャリアおよびプ
ラテンの回転スピードはそれぞれ１００、１００「ｒｐ
ｍ］とする。
【００５１】第３の実施形態では、反応層としてのチタ
ン薄膜３４を大気中に曝すことにより酸化物層３５を形
成する例を説明したが、酸化物層を形成する方法とし
て、チタン薄膜３４を水洗スクラブすることにより酸化
物層を形成することも可能である。この場合は、大気中
に曝すよりも短時間で酸化物層を形成することが可能と
なる。
ン薄膜３４を大気中に曝すことにより酸化物層３５を形
成する例を説明したが、酸化物層を形成する方法とし
て、チタン薄膜３４を水洗スクラブすることにより酸化
物層を形成することも可能である。この場合は、大気中
に曝すよりも短時間で酸化物層を形成することが可能と
なる。
【００５２】次に、図９〜図１０を用いて本発明の第４
の実施形態を説明する。
の実施形態を説明する。
【００５３】図９〜図１０において、第３の実施形態と
同一構成には同一符号が付けられ、その詳細な説明は省
略される。
同一構成には同一符号が付けられ、その詳細な説明は省
略される。
【００５４】図９（ａ）には、半導体基板上に有機低誘
電率膜３０、溝３３、銅とチタンとの合金薄膜（ＣｕＴ
ｉ合金薄膜）２０が形成された状態が示されている。
電率膜３０、溝３３、銅とチタンとの合金薄膜（ＣｕＴ
ｉ合金薄膜）２０が形成された状態が示されている。
【００５５】このＣｕＴｉ合金薄膜２０は、ＣｕＴｉ
０．５ｗｔ％ターゲットを用いたスパッタリング法によ
り有機低誘電率膜３０上に堆積される。
０．５ｗｔ％ターゲットを用いたスパッタリング法によ
り有機低誘電率膜３０上に堆積される。
【００５６】第４の実施形態ではＣｕＴｉ合金薄膜が反
応層として用いられている例が説明されるが、反応層の
材料はこれに限られず、ＣｕＺｒ，ＣｕＮｉ，ＣｕＡ
ｌ，ＣｕＭｇ，ＣｕＳｉなどの他の２元系化合物や、Ｃ
ｕＴｉＳｉ，ＣｕＺｒＳｉなどの３元系化合物を用いる
ことも可能である。
応層として用いられている例が説明されるが、反応層の
材料はこれに限られず、ＣｕＺｒ，ＣｕＮｉ，ＣｕＡ
ｌ，ＣｕＭｇ，ＣｕＳｉなどの他の２元系化合物や、Ｃ
ｕＴｉＳｉ，ＣｕＺｒＳｉなどの３元系化合物を用いる
ことも可能である。
【００５７】次に、図９（ｂ）、図９（ｃ）に示される
ように、ＣｕＴｉ合金薄膜４０上に銅の薄膜４１および
４２が形成される。
ように、ＣｕＴｉ合金薄膜４０上に銅の薄膜４１および
４２が形成される。
【００５８】次に、図１０（ａ）に示されるように、銅
の薄膜４２が形成された基板に対して、４５０℃、３０
分の熱処理を水素と窒素との混合雰囲気中で行う。この
熱処理により、シード層としての銅の薄膜４１と反応層
としてのＣｕＴｉ合金薄膜４０とが反応し、ＣｕＴｉ合
金薄膜の膜厚が増加する。図中ではＣｕＴｉ合金薄膜４
３となる。
の薄膜４２が形成された基板に対して、４５０℃、３０
分の熱処理を水素と窒素との混合雰囲気中で行う。この
熱処理により、シード層としての銅の薄膜４１と反応層
としてのＣｕＴｉ合金薄膜４０とが反応し、ＣｕＴｉ合
金薄膜の膜厚が増加する。図中ではＣｕＴｉ合金薄膜４
３となる。
【００５９】その後、図１０（ｂ）に示されるように、
有機低誘電率膜３０の表面の金属がＣＭＰ法を用いて研
磨されることにより有機低誘電率膜の表面が露出され
る。これにより、溝３３内にのみ導電層４４が残り、こ
の導電層４４が配線として用いられることができる。本
実施形態におけるＣＭＰ法の条件は第１の実施形態にお
ける条件と同様である。
有機低誘電率膜３０の表面の金属がＣＭＰ法を用いて研
磨されることにより有機低誘電率膜の表面が露出され
る。これにより、溝３３内にのみ導電層４４が残り、こ
の導電層４４が配線として用いられることができる。本
実施形態におけるＣＭＰ法の条件は第１の実施形態にお
ける条件と同様である。
【００６０】このように、反応層としてＣｕＴｉ合金薄
膜を用いることにより、銅の薄膜４１あるいは銅の薄膜
４２と反応するチタンの量が少なくなるので、これらの
層が熱処理により反応する際に、銅の消費量が減少す
る。したがって、導電層４４における銅の断面積の減少
を抑制することが可能となる。
膜を用いることにより、銅の薄膜４１あるいは銅の薄膜
４２と反応するチタンの量が少なくなるので、これらの
層が熱処理により反応する際に、銅の消費量が減少す
る。したがって、導電層４４における銅の断面積の減少
を抑制することが可能となる。
【００６１】また、本実施形態において、銅の薄膜４１
を形成する前に、ＣｕＴｉ薄膜４０上に図示しない酸化
物層を形成してもよい。酸化物層を形成する場合は、第
１の実施形態と同様に、ＣｕＴｉ薄膜４０の形成された
半導体基板を２４時間程度大気中に曝す、あるいは、水
洗スクラブを行うことにより形成する。
を形成する前に、ＣｕＴｉ薄膜４０上に図示しない酸化
物層を形成してもよい。酸化物層を形成する場合は、第
１の実施形態と同様に、ＣｕＴｉ薄膜４０の形成された
半導体基板を２４時間程度大気中に曝す、あるいは、水
洗スクラブを行うことにより形成する。
【００６２】この場合、酸化物層により銅の薄膜とＣｕ
Ｔｉ合金薄膜４０との反応が抑制され、熱処理による銅
の断面積の減少をさらに抑えることができる。
Ｔｉ合金薄膜４０との反応が抑制され、熱処理による銅
の断面積の減少をさらに抑えることができる。
【００６３】次に、図１１〜図１３を用いて本発明の第
５の実施形態を説明する。
５の実施形態を説明する。
【００６４】図１１〜図１３において、第１乃至第４の
実施形態と同一構成には同一符号が付けられ、その詳細
な説明は省略される。
実施形態と同一構成には同一符号が付けられ、その詳細
な説明は省略される。
【００６５】図１１（ａ）〜図１１（ｃ）には、半導体
基板１上に、絶縁層２、溝３、チタン薄膜４が形成され
るまでが示される。これらの形成方法は第１の実施形態
と同様であるためその詳細は省略される。
基板１上に、絶縁層２、溝３、チタン薄膜４が形成され
るまでが示される。これらの形成方法は第１の実施形態
と同様であるためその詳細は省略される。
【００６６】チタン薄膜４が形成された後、図１１
（ｄ）に示されるように、チタン薄膜４上に窒化チタン
薄膜５０が形成される。この窒化チタン薄膜５０は、Ｃ
ＶＤ法により２０ｎｍの膜厚に形成される。
（ｄ）に示されるように、チタン薄膜４上に窒化チタン
薄膜５０が形成される。この窒化チタン薄膜５０は、Ｃ
ＶＤ法により２０ｎｍの膜厚に形成される。
【００６７】以下に本実施例における窒化チタン薄膜５
０の具体的な形成方法を説明する。この窒化チタン薄膜
５０は、ＴＤＭＡＴ（Ｔｅｔｒａ Ｄｉ Ｍｅｔｈｙｌ
Ａｍｉｄｏ Ｔｉｔａｎｉｕｍ）を原料として、基板温
度４２０℃、チャンバー圧力０．５ｍＴｏｒｒにて成膜
される。ＴＤＭＡＴは気化器を用いて気化されたた後
に、Ｈｅ（ヘリウム）キャリアガスを用いてチャンバま
で供給される。成膜時の希釈ガスとしてはＮ2（窒素）
が使用される。ただし、窒化チタン膜厚が５ｎｍに達し
たところで、Ｎ2＋Ｈ2プラズマ処理、あるいはＮＨ3プ
ラズマ処理が行われる。
０の具体的な形成方法を説明する。この窒化チタン薄膜
５０は、ＴＤＭＡＴ（Ｔｅｔｒａ Ｄｉ Ｍｅｔｈｙｌ
Ａｍｉｄｏ Ｔｉｔａｎｉｕｍ）を原料として、基板温
度４２０℃、チャンバー圧力０．５ｍＴｏｒｒにて成膜
される。ＴＤＭＡＴは気化器を用いて気化されたた後
に、Ｈｅ（ヘリウム）キャリアガスを用いてチャンバま
で供給される。成膜時の希釈ガスとしてはＮ2（窒素）
が使用される。ただし、窒化チタン膜厚が５ｎｍに達し
たところで、Ｎ2＋Ｈ2プラズマ処理、あるいはＮＨ3プ
ラズマ処理が行われる。
【００６８】そして、このプラズマ処理からさらに窒化
チタン薄膜を５ｎｍ形成したところで再度上記のプラズ
マ処理を行う。このプラズマ処理はＣＶＤ窒化チタン薄
膜を安定化させる目的で行われる。これが窒化チタン薄
膜の膜厚が２０ｎｍになるまで繰り返す。ただし、窒化
チタン薄膜の膜厚が２０ｎｍに達したところでは上述の
プラズマ処理は行わない。
チタン薄膜を５ｎｍ形成したところで再度上記のプラズ
マ処理を行う。このプラズマ処理はＣＶＤ窒化チタン薄
膜を安定化させる目的で行われる。これが窒化チタン薄
膜の膜厚が２０ｎｍになるまで繰り返す。ただし、窒化
チタン薄膜の膜厚が２０ｎｍに達したところでは上述の
プラズマ処理は行わない。
【００６９】プラズマ処理の条件としては、ＲＦパワ
ー：５００Ｗ、周波数：１３．５６ＭＨｚ、時間：１
分、流量：Ｎ2＋Ｈ2場合はＮ2を５００ｓｃｃｍ＋Ｈ2を
１５００ｓｃｃｍ、ＮＨ3の場合は１０００ｓｃｃｍを
適用することが可能である。
ー：５００Ｗ、周波数：１３．５６ＭＨｚ、時間：１
分、流量：Ｎ2＋Ｈ2場合はＮ2を５００ｓｃｃｍ＋Ｈ2を
１５００ｓｃｃｍ、ＮＨ3の場合は１０００ｓｃｃｍを
適用することが可能である。
【００７０】次に、図１２（ａ）に示されるように、窒
化チタン薄膜５０の表面にチタンの酸化物層５１が形成
される。この酸化物層５１は、スパッタ装置の成膜室か
ら窒化チタン薄膜５０の形成が済んだ基板１を取出し、
窒化チタン薄膜表面を大気暴露することにより形成され
る。ＴＤＭＡＴを原料として成膜した窒化チタン薄膜表
面は疎な膜であるため、室温であっても大気暴露するこ
とにより、窒化チタン表面の酸化が生じる。窒化チタン
のトータル膜厚が２０ｎｍに達したところ、すなわち、
最上層の窒化チタンが形成された後にプラズマ処理を行
わないのはこのためである。
化チタン薄膜５０の表面にチタンの酸化物層５１が形成
される。この酸化物層５１は、スパッタ装置の成膜室か
ら窒化チタン薄膜５０の形成が済んだ基板１を取出し、
窒化チタン薄膜表面を大気暴露することにより形成され
る。ＴＤＭＡＴを原料として成膜した窒化チタン薄膜表
面は疎な膜であるため、室温であっても大気暴露するこ
とにより、窒化チタン表面の酸化が生じる。窒化チタン
のトータル膜厚が２０ｎｍに達したところ、すなわち、
最上層の窒化チタンが形成された後にプラズマ処理を行
わないのはこのためである。
【００７１】次に、図１２（ｂ）に示されるように、酸
化物層５１の形成された窒化チタン薄膜５０上に銅の薄
膜５２が１２０ｎｍの膜厚に形成される。この銅の薄膜
５２は、電気めっきのためのシード層として用いられ
る。シード層としての銅の薄膜５２は、指向性を高めた
スパッタ法により形成される。
化物層５１の形成された窒化チタン薄膜５０上に銅の薄
膜５２が１２０ｎｍの膜厚に形成される。この銅の薄膜
５２は、電気めっきのためのシード層として用いられ
る。シード層としての銅の薄膜５２は、指向性を高めた
スパッタ法により形成される。
【００７２】次に、図１２（ｃ）に示されるように、銅
の薄膜５２上に、電気めっき法により銅の薄膜５３が形
成される。この銅の薄膜５３は、溝３が完全に埋め込ま
れるまで形成される。
の薄膜５２上に、電気めっき法により銅の薄膜５３が形
成される。この銅の薄膜５３は、溝３が完全に埋め込ま
れるまで形成される。
【００７３】次に、図１３（ａ）に示されるように、銅
の薄膜５３が形成された基板に対して、４５０℃、３０
分の熱処理を水素と窒素との混合雰囲気中で行う。この
熱処理により、シード層としての銅の薄膜５１と窒化チ
タンの酸化物層５１とが反応し、銅、チタン、酸素の化
合物層５５が形成される。
の薄膜５３が形成された基板に対して、４５０℃、３０
分の熱処理を水素と窒素との混合雰囲気中で行う。この
熱処理により、シード層としての銅の薄膜５１と窒化チ
タンの酸化物層５１とが反応し、銅、チタン、酸素の化
合物層５５が形成される。
【００７４】本実施形態においては、ＴＤＭＡＴを原料
とした窒化チタン膜を拡散防止層として用いている。こ
のＴＤＭＡＴを原料とした窒化チタン膜は膜質が疎であ
るため、短時間大気中に曝すだけで表面に酸化物層を形
成することが可能となる。また、この酸化物層を形成す
ることで上層の銅との反応層としての役割も果たし、銅
と窒化チタンとの界面における密着性を向上させること
が可能となる。
とした窒化チタン膜を拡散防止層として用いている。こ
のＴＤＭＡＴを原料とした窒化チタン膜は膜質が疎であ
るため、短時間大気中に曝すだけで表面に酸化物層を形
成することが可能となる。また、この酸化物層を形成す
ることで上層の銅との反応層としての役割も果たし、銅
と窒化チタンとの界面における密着性を向上させること
が可能となる。
【００７５】また、図１３（ａ）においては、シード層
としての銅の薄膜５２のみが酸化物層５１と反応する例
を示しているが、必ずしもそうとは限らず、電気めっき
により形成された銅の薄膜５３の一部が反応しても構わ
ない。
としての銅の薄膜５２のみが酸化物層５１と反応する例
を示しているが、必ずしもそうとは限らず、電気めっき
により形成された銅の薄膜５３の一部が反応しても構わ
ない。
【００７６】次に、図１３（ｂ）に示されるように、絶
縁層２の表面の金属がＣＭＰ法を用いて研磨されること
により絶縁層２の表面が露出される。これにより、溝３
内にのみ導電層５６が残り、この導電層５６が配線とし
て用いられることができる。本実施形態におけるＣＭＰ
法では、使用するスラリーはＡｌ2Ｏ3ベースであり、Ｈ
2Ｏ2を酸化剤として上記スラリーに混合する。
縁層２の表面の金属がＣＭＰ法を用いて研磨されること
により絶縁層２の表面が露出される。これにより、溝３
内にのみ導電層５６が残り、この導電層５６が配線とし
て用いられることができる。本実施形態におけるＣＭＰ
法では、使用するスラリーはＡｌ2Ｏ3ベースであり、Ｈ
2Ｏ2を酸化剤として上記スラリーに混合する。
【００７７】
【発明の効果】本発明に係る半導体装置によれば、反応
層としてのチタン薄膜とシード層としての銅の薄膜との
間にチタンの酸化物層が形成されている。このため、チ
タン薄膜と銅の薄膜とを反応させるための熱処理時に、
必要以上に銅が消費されず、配線における銅の断面積の
低下を抑制できる。
層としてのチタン薄膜とシード層としての銅の薄膜との
間にチタンの酸化物層が形成されている。このため、チ
タン薄膜と銅の薄膜とを反応させるための熱処理時に、
必要以上に銅が消費されず、配線における銅の断面積の
低下を抑制できる。
【図１】本発明の第１の実施形態における製造工程を示
す断面図である。
す断面図である。
【図２】本発明の第１の実施形態における製造工程を示
す断面図である。
す断面図である。
【図３】本発明の第１の実施形態における製造工程を示
す断面図である。
す断面図である。
【図４】本発明の第２の実施形態における製造工程を示
す断面図である。
す断面図である。
【図５】本発明の第２の実施形態における製造工程を示
す断面図である。
す断面図である。
【図６】本発明の第３の実施形態における製造工程を示
す断面図である。
す断面図である。
【図７】本発明の第３の実施形態における製造工程を示
す断面図である。
す断面図である。
【図８】本発明の第３の実施形態における製造工程を示
す断面図である。
す断面図である。
【図９】本発明の第４の実施形態における製造工程を示
す断面図である。
す断面図である。
【図１０】本発明の第４の実施形態における製造工程を
示す断面図である。
示す断面図である。
【図１１】本発明の第５の実施形態における製造工程を
示す断面図である。
示す断面図である。
【図１２】本発明の第５の実施形態における製造工程を
示す断面図である。
示す断面図である。
【図１３】本発明の第５の実施形態における製造工程を
示す断面図である。
示す断面図である。
１ 半導体基板
２ 絶縁層
３ 溝
４ チタン薄膜
５ 窒化チタン薄膜
６ チタン薄膜
７ 酸化物層
８ 銅の薄膜
９ 銅の薄膜
１０ 化合物層
１１ 導電層
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/3205
H01L 21/28 301
H01L 21/285
H01L 21/285 301
H01L 21/768
Claims (14)
- 【請求項１】 基板上に絶縁膜を形成する工程と、 前記絶縁膜表面に溝を形成する工程と、 前記溝内を含む前記絶縁膜表面に拡散防止層を形成する
工程と、 前記拡散防止層上に反応層を形成する工程と、 前記反応層表面に酸化物層を形成する工程と、 前記酸化物層上に配線材料を形成し溝を埋め込む工程
と、 熱処理を施すことにより前記反応層と前記配線材料と前
記酸化物層との混合層を形成する工程と、 前記溝内の前記拡散防止層、前記混合層、および前記配
線材料を残して、前記絶縁層表面の前記拡散防止層、前
記混合層、および前記配線材料を除去する工程と、 を有することを特徴とする半導体装置の製造方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、さらに前記絶縁層と前記拡散防止層との密着性
を向上させる密着層を形成する工程を含み、前記拡散防
止層は前記密着層上に形成されることを特徴とする半導
体装置の製造方法。 - 【請求項３】 請求項１記載の半導体装置の製造方法に
おいて、前記配線材料を形成する工程は、前記酸化物層
上に、スパッタ法により第１の配線材料を形成する工程
と、前記第１の配線材料上にメッキ法により第２の配線
材料を形成する工程とを含むことを特徴とする半導体装
置の製造方法。 - 【請求項４】 請求項１記載の半導体装置の製造方法に
おいて、前記反応層は、Ｔｉ，Ｚｒ，Ａｌ，Ｍｇ，Ｓ
ｉ，Ｂから選ばれる少なくとも１種類の材料で構成され
ることを特徴とする半導体装置の製造方法。 - 【請求項５】 前記溝内の前記拡散防止層、前記混合
層、および前記配線材料を残して、前記絶縁層表面の前
記拡散防止層、前記混合層、および前記配線材料を除去
する工程は、化学機械研磨により行うことを特徴とする
請求項１記載の半導体装置の製造方法。 - 【請求項６】 請求項１記載の半導体装置の製造方法に
おいて、前記酸化物層は、前記反応層の形成された前記
基板を大気中に曝すことにより形成することを特徴とす
る半導体装置の製造方法。 - 【請求項７】 請求項１記載の半導体装置の製造方法に
おいて、前記酸化物層は、前記反応層を水洗スクラブす
ることにより形成されることを特徴とする半導体装置の
製造方法。 - 【請求項８】 基板上に絶縁膜を形成する工程と、 前記絶縁膜表面に溝を形成する工程と、 前記溝内を含む前記絶縁膜表面に拡散防止層を形成する
工程と、 前記拡散防止層上に配線材料を含む合金層を形成する工
程と、 前記合金層上に前記配線材料を形成し溝を埋め込む工程
と、 熱処理を施すことにより前記合金層と前記配線材料とを
反応させる工程と、 前記溝内の前記拡散防止層および前記配線材料を残し
て、前記絶縁層表面の前記拡散防止層および前記配線材
料を除去する工程とを含み、 前記合金層は、ＣｕＴｉＳｉあるいはＣｕＺｒＳｉであ
ることを特徴とする半導体装置の製造方法。 - 【請求項９】 基板上に絶縁膜を形成する工程と、 前記絶縁膜表面に溝を形成する工程と、 前記溝内を含む前記絶縁膜表面に拡散防止層を形成する
工程と、 前記拡散防止層上に配線材料を含む合金層を形成する工
程と、 前記合金層上に酸化膜を形成する工程と、 前記酸化膜上に前記配線材料を形成し溝を埋め込む工程
と、 熱処理を施すことにより前記合金層と前記配線材料とを
反応させる工程と、 前記溝内の前記拡散防止層および前記配線材料を残し
て、前記絶縁層表面の前記拡散防止層および前記配線材
料を除去する工程と、 を有することを特徴とする半導体装置の製造方法。 - 【請求項１０】 基板上に有機低誘電率膜を形成する工
程と、 前記有機低誘電率膜表面に溝を形成する工程と、 前記溝内を含む前記有機低誘電率膜表面に反応層を形成
する工程と、 前記反応層表面に酸化物層を形成する工程と、 前記酸化物の形成された前記反応層上に配線材料を形成
し溝を埋め込む工程と、 熱処理を施すことにより前記配線材料と前記反応層との
混合層を形成する工程と、 前記溝内の前記混合層、および前記配線材料を残して、
前記絶縁層表面の前記混合層、および前記配線材料を除
去する工程と、 を有することを特徴とする半導体装置の製造方法。 - 【請求項１１】 基板上に有機低誘電率膜を形成する工
程と、 前記有機低誘電率膜表面に溝を形成する工程と、 前記溝内を含む前記有機低誘電率膜表面に配線材料を含
む合金層を形成する工程と、前記合金層上に酸化物を形成する工程と、 前記酸化物の形成された合金層表面に配線材料を形成し
溝を埋め込む工程と、 熱処理を施すことにより前記合金層と前記配線材料層と
を反応させる工程と、 前記溝内の前記合金層、および前記配線材料を残して、
前記絶縁層表面の前記合金層、および前記配線材料を除
去する工程と、 を有することを特徴とする半導体装置の製造方法。 - 【請求項１２】 基板上に絶縁膜を形成する工程と、 前記絶縁膜表面に溝を形成する工程と、 前記溝内を含む前記絶縁膜表面に安定化した窒化チタン
層を形成する工程と、 前記安定化した窒化チタン層上に疎な窒化チタン層を形
成する工程と、 前記疎な窒化チタン層表面を酸化する工程と、 前記酸化物の形成された前記疎な窒化チタン層上に配線
材料を形成し溝を埋め込む工程と、 熱処理を施すことにより前記酸化物層と前記配線材料と
の混合層を形成する工程と、 前記溝内の前記窒化チタン層、前記混合層、および前記
配線材料を残して、前記絶縁層表面の前記窒化チタン
層、前記混合層、および前記配線材料を除去する工程
と、 を有することを特徴とする半導体装置の製造方法。 - 【請求項１３】 請求項１２記載の半導体装置の製造方
法において、前記安定化した窒化チタン層は、ＣＶＤ法
により所定の厚さの窒化チタン層を形成する工程と、前
記ＣＶＤ法により形成された窒化チタン層の表面をプラ
ズマ処理する工程とを複数回繰り返して形成され、前記
疎な窒化チタン層はＣＶＤ法により形成されることを特
徴とする半導体装置の製造方法。 - 【請求項１４】 請求項１３記載の半導体装置の製造方
法において、前記窒化チタン層はＴｅｔｒａ Ｄｉ Ｍ
ｅｔｈｙｌ Ａｍｉｄｏ Ｔｉｔａｎｉｕｍを原料とす
るＣＶＤ法により形成されることを特徴とする半導体装
置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000049715A JP3449960B2 (ja) | 2000-02-25 | 2000-02-25 | 半導体装置の製造方法 |
| US09/625,505 US6498098B1 (en) | 2000-02-25 | 2000-07-26 | Method of forming embedded wiring in a groove in an insulating layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000049715A JP3449960B2 (ja) | 2000-02-25 | 2000-02-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001244265A JP2001244265A (ja) | 2001-09-07 |
| JP3449960B2 true JP3449960B2 (ja) | 2003-09-22 |
Family
ID=18571612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000049715A Expired - Fee Related JP3449960B2 (ja) | 2000-02-25 | 2000-02-25 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6498098B1 (ja) |
| JP (1) | JP3449960B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030118798A1 (en) * | 2001-12-25 | 2003-06-26 | Nec Electronics Corporation | Copper interconnection and the method for fabricating the same |
| US6693356B2 (en) * | 2002-03-27 | 2004-02-17 | Texas Instruments Incorporated | Copper transition layer for improving copper interconnection reliability |
| US6958290B2 (en) | 2002-05-03 | 2005-10-25 | Texas Instruments Incorporated | Method and apparatus for improving adhesion between layers in integrated devices |
| US6990729B2 (en) * | 2003-09-05 | 2006-01-31 | Harris Corporation | Method for forming an inductor |
| KR100558002B1 (ko) * | 2003-09-26 | 2006-03-06 | 삼성전자주식회사 | 선택적 전기도금 공정을 이용한 금속패턴 형성방법 |
| JP2005244178A (ja) * | 2004-01-26 | 2005-09-08 | Toshiba Corp | 半導体装置の製造方法 |
| CN100372098C (zh) * | 2004-06-04 | 2008-02-27 | 株式会社东芝 | 半导体器件的制造方法及半导体器件 |
| US7306988B1 (en) * | 2005-02-22 | 2007-12-11 | Advanced Micro Devices, Inc. | Memory cell and method of making the memory cell |
| DE102005052001B4 (de) * | 2005-10-31 | 2015-04-30 | Advanced Micro Devices, Inc. | Halbleiterbauelement mit einem Kontaktpfropfen auf Kupferbasis und ein Verfahren zur Herstellung desselben |
| JP2008013848A (ja) * | 2006-06-08 | 2008-01-24 | Tokyo Electron Ltd | 成膜装置及び成膜方法 |
| JP2008021807A (ja) * | 2006-07-12 | 2008-01-31 | Kobe Steel Ltd | 半導体配線の製造方法 |
| US20090218692A1 (en) * | 2008-02-29 | 2009-09-03 | Roland Hampp | Barrier for Copper Integration in the FEOL |
| US8653663B2 (en) * | 2009-10-29 | 2014-02-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Barrier layer for copper interconnect |
| DE102019219184A1 (de) * | 2019-12-09 | 2021-06-10 | Robert Bosch Gmbh | Elektrischer Leiter aus Graphen und/oder Kohlenstoffnanoröhren mit beschichteten Fügestellen |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH056865A (ja) * | 1991-06-27 | 1993-01-14 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| KR0164149B1 (ko) * | 1995-03-28 | 1999-02-01 | 김주용 | 타이타늄 카보 나이트라이드층의 개질 방법 |
| US6069068A (en) * | 1997-05-30 | 2000-05-30 | International Business Machines Corporation | Sub-quarter-micron copper interconnections with improved electromigration resistance and reduced defect sensitivity |
| US6126806A (en) * | 1998-12-02 | 2000-10-03 | International Business Machines Corporation | Enhancing copper electromigration resistance with indium and oxygen lamination |
-
2000
- 2000-02-25 JP JP2000049715A patent/JP3449960B2/ja not_active Expired - Fee Related
- 2000-07-26 US US09/625,505 patent/US6498098B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6498098B1 (en) | 2002-12-24 |
| JP2001244265A (ja) | 2001-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2516307B2 (ja) | 耐熱金属でキャップした低抵抗率の導体構造およびその形成方法 | |
| US6969675B2 (en) | Method of forming multilayer diffusion barrier for copper interconnections | |
| US5063175A (en) | Method for manufacturing a planar electrical interconnection utilizing isotropic deposition of conductive material | |
| US7262505B2 (en) | Selective electroless-plated copper metallization | |
| US6169024B1 (en) | Process to manufacture continuous metal interconnects | |
| US6686662B2 (en) | Semiconductor device barrier layer | |
| US6153522A (en) | Semiconductor device manufacturing method | |
| US20080128907A1 (en) | Semiconductor structure with liner | |
| JP3449960B2 (ja) | 半導体装置の製造方法 | |
| US6225223B1 (en) | Method to eliminate dishing of copper interconnects | |
| US6522013B1 (en) | Punch-through via with conformal barrier liner | |
| US7666782B2 (en) | Wire structure and forming method of the same | |
| US20030022480A1 (en) | Method of doping copper metallization | |
| US6274932B1 (en) | Semiconductor device having metal interconnection comprising metal silicide and four conductive layers | |
| JP4850354B2 (ja) | 半導体素子の金属配線形成方法 | |
| JP2000156406A (ja) | 半導体装置およびその製造方法 | |
| EP0262719A2 (en) | Method for manufacturing a planar electrical interconnection utilizing isotropic deposition of conductive material | |
| US5763324A (en) | Method of manufacturing a semiconductor device with improved uniformity of buried conductor in contact holes | |
| JP3231981B2 (ja) | 半導体装置の配線層形成方法 | |
| JPH09232313A (ja) | 埋め込み導電層の形成方法 | |
| US20050142854A1 (en) | Methods for preventing copper oxidation in a dual damascene process | |
| JP4006720B2 (ja) | 半導体装置及びその製造方法 | |
| JPH1154507A (ja) | 半導体装置の製造方法 | |
| US20040155348A1 (en) | Barrier structure for copper metallization and method for the manufacture thereof | |
| JP2001338924A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030311 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030624 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130711 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |