Nothing Special   »   [go: up one dir, main page]

JP3443589B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3443589B2
JP3443589B2 JP05239699A JP5239699A JP3443589B2 JP 3443589 B2 JP3443589 B2 JP 3443589B2 JP 05239699 A JP05239699 A JP 05239699A JP 5239699 A JP5239699 A JP 5239699A JP 3443589 B2 JP3443589 B2 JP 3443589B2
Authority
JP
Japan
Prior art keywords
hydrogen
oxide film
silicon carbide
film
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP05239699A
Other languages
English (en)
Other versions
JP2000252461A (ja
Inventor
和雄 荒井
貞史 吉田
清子 永井
敏弘 関川
憲司 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP05239699A priority Critical patent/JP3443589B2/ja
Publication of JP2000252461A publication Critical patent/JP2000252461A/ja
Application granted granted Critical
Publication of JP3443589B2 publication Critical patent/JP3443589B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048Making electrodes
    • H01L21/049Conductor-insulator-semiconductor electrodes, e.g. MIS contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、半導体として炭化珪
素を用いた、金属−酸化膜−半導体(MOS)構造、或
はMOS電界効果型トランジスタを搭載した半導体装
置、半導体集積回路等において、界面準位密度の低い良
好なゲート絶縁膜と炭化珪素界面を形成するようにした
半導体装置の製造方法に関するものである。
【0002】
【従来の技術】ワイドギャップ半導体である、炭化珪素
基板(SiC基板)上に形成されたゲート絶縁膜/炭化珪素
界面に発生する界面準位密度は、シリコン基板を熱的に
酸化して形成された、ゲート酸化膜/シリコン界面に発
生する界面準位密度より1桁以上高く、低チャネル移動
度の原因の一つとなっている。
【0003】また、通常シリコン基板を用いて作製され
たMOSキャパシタでは、400℃で水素アニールをし
て、ダングリングボンドを終端することによりゲート酸
化膜/シリコン界面に発生する界面準位密度を低減して
良好な界面を形成するようにしているが、炭化珪素基板
を用いて作製されたMOSキャパシタでは、400℃でア
ニールをしてもゲート絶縁膜/炭化珪素界面に発生する
界面準位密度を低減するような際立った効果がない。
【0004】
【発明が解決しようとする課題】そこで、この発明にお
いては炭化珪素基板を用いて作製されたMOSキャパシ
タ界面においける、シリコン或は炭素の未結合手を終端
して、界面準位密度の低い良好な界面を形成することを
目的とする。
【0005】以上の課題を解決するため、本願発明者ら
は鋭意研究の結果、炭化珪素基板を用いて作製されたM
OSキャパシタを、高温下の水素を含んだ雰囲気でアニ
ールすることにより、界面準位密度のMOSキャパシタ
が得られることを見出したのである。
【0006】
【課題を解決するための手段】この発明は、上記知見に
基づいて少なくとも最上層に炭化珪素を有する半導体基
板上に、ゲート絶縁膜として酸化珪素を形成した後、6
00〜1000℃の範囲で水素を含み、且つ水素圧力を
0.1Pa〜1.01×10 Paにした雰囲気で10秒〜3時間
ニールしてゲート絶縁膜と炭化珪素との界面準位密度を
低減するようにした半導体装置の製造方法を提案するも
のである。
【0007】なお、炭化珪素(SiC)には、3C-SiC、4
H-SiC、6H-SiC、15R-SiCなど非常に多くのポリタイプ
があるが、この発明において半導体基板として使用する
炭化珪素はSiCであれば、何れのタイプのものでもよ
い。
【0008】また、半導体基板の構造は最上層がSiCで
あれば、Si上に3C-SiCがある構造、6H-SiCや4H-SiC
の上に3C-SiCがある構造でもよい。
【0009】酸化膜乃至窒化膜としては、シリコン酸化
膜乃至シリコン窒化膜が一般的であるが、これに限定さ
れることなく、アルミニウム酸化膜、タンタル酸化膜、
別の条件で作製した窒化アルミニウム膜、ガリウム窒化
膜など何れの酸化膜乃至窒化膜でもよい。
【0010】炭化珪素基板上に酸化膜を積層する方法と
しては、炭化珪素基板上に成膜法により酸化膜を形成し
てもよいが、炭化珪素基板を熱的に酸化して酸化膜を形
成してもよい。
【0011】成膜法により炭化珪素基板上にシリコン酸
化膜を形成する場合にも、例えばシリコンをMBE法(Mol
ecular beam epitaxy法)やCVD法(化学気相法)で炭化
珪素基板上に形成した後に、熱酸化して形成してもよ
く、またシリコン酸化膜をCVD法や、SOG法(spin on
glass法)で形成してもよい。
【0012】一方、炭化珪素基板上に窒化膜を積層する
方法としては、LPCVD法(低圧化学気相法)やプラズマ
窒化法を採用することができる。
【0013】
【作用】即ち、炭化珪素(SiC)基板上に酸化膜或は
窒化膜からなるゲート絶縁膜を形成した後、600℃〜160
0℃の水素を含んだ雰囲気でアニールすることにより、
絶縁膜/炭化珪素界面に存在するシリコン或は炭素のダ
ングリングボンドが終端され、界面準位密度を低減して
良好な界面を形成することができる。
【0014】なお、ゲート絶縁膜としてシリコン酸化膜
を使用する場合には、シリコン酸化膜の融点が1600℃で
あるため、アニールは600℃〜1600℃の範囲で可能であ
るが、後述する本願発明者らの実験結果に依れば、最適
アニール温度は600℃〜1000℃である。
【0015】また、水素アニールの際の水素圧力は0.1P
a以下では、水素圧力が低すぎてダングリングボンドが
終端する効果がなく、また水素圧力が常圧(1.01×105P
a)以上であると、水素圧力が高すぎて例えばゲート絶
縁膜として使用されるシリコン酸化膜から酸素を還元し
て、酸化膜の膜質を低下させて、絶縁破壊電圧の低下を
招くので、水素圧力を0.1Pa〜1.01×105Paの範囲とし
た。
【0016】また、この発明による水素アニールは、水
素ガス中の他、水素と不活性ガス、特に窒素、アルゴ
ン、ヘリウム等の不活性ガスとの混合ガス雰囲気中で行
うことができる。
【0017】この場合ガス雰囲気の圧力を常圧(1.01×
105Pa)に固定して、混合ガスにおける水素濃度(水素流
量/(水素流量+不活性ガス流量))が0.5 %以下で
あると、水素濃度が低すぎて、ダングリングボンドが終
端する効果がなく、水素濃度を0.5%〜100%の範囲とし
た。
【0018】更に、水素アニール時間が10秒以下である
と、アニール時間が短すぎてダングリングボンドが十分
に終端できず、またアニール時間が3時間以上である
と、アニール時間が長すぎてゲート絶縁膜として使用さ
れるシリコン酸化膜の酸素が還元され、酸化膜の膜質が
低下し、絶縁破壊電圧の低下を招くので、アニール時間
を10秒〜3時間の範囲とした。
【0019】
【実施例】以下、この発明の実施例を示す。 実施例1 8゜オフ4H-SiCエピ基板((0001)Si面、n型、Nd−Na
=1×1016/cm3)を通常のRCA洗浄後、犠牲酸化膜を形成
し、HFで除去した。次いで、1100℃でドライ酸化により
36nm〜50nmの酸化膜を形成した後、1100℃から室温まで
急冷した。その後、水素アニールを、温度を400℃〜100
0℃まで変えて30分間行った。水素圧力は1000℃で5.6×
103Paだった。最終的にAlをゲート電極とオーミックコ
ンタクトに用いてMOSキャパシタが作製された。
【0020】図1は、実施例1で得られたMOSキャパシ
タを模式的に示す断面図であり、図2はこのMOSキャ
パシタを用いて測定した高周波(f=100kHz)CV
特性における水素アニール温度効果を示すものである。
【0021】CV、IV特性は、シールドされた金属の
箱の中で、暗闇の条件で測定され、図2中左側の破線
は、25Vでの酸化膜容量とNd-Na=1×1016/cm3から計算さ
れた理想曲線であり、右側の破線は水素アニールをしな
い場合のCV特性曲線であり、右側の破線と左側の破線
で挟まれた実線は右側より400℃、500℃、600℃、700
℃、1000℃で夫々水素アニールした場合のCV特性曲線
である。
【0022】図中、ゲート電圧が−5Vより低い場合
に、計算された値より、実際に測定された値が低いの
は、4H-SiCのワイドギャップのために、室温で発生す
る少数キャリアが非常に少なく、平衡状態にならないた
めである。
【0023】また、水素アニールをしない場合のCV特
性曲線(右側の破線)において、フラットバンド電圧シ
フトは、15.7Vと非常に大きく、ゲート電圧の行きと帰
りで約1Vのヒステリシスを示しており、これは、界面
準位密度が非常に多いことを意味している。
【0024】右側の破線と左側の破線で挟まれた実線の
CV特性曲線においては、400℃〜500℃で水素アニール
した場合にはフラットバンド電圧シフトが減少するが、
依然としてその値は大きく、且つヒステリシスも大きい
ので、実際には使用できない。
【0025】一方、600℃で水素アニールした場合に
は、ほぼヒステリシスが消失し、実際に使用できる状態
にあり、1000℃で水素アニールした場合にはヒステリシ
スは消失して理想曲線に近づく。
【0026】なお、1000℃以上で水素アニールした場合
にはヒステリシスが完全に消失して理想曲線に更に近づ
くことが予想されるが、一般にゲート絶縁膜として使用
されているシリコン酸化膜の融点は1600℃であるので、
アニール温度の範囲を600℃〜1600℃とした。
【0027】
【発明の効果】以上要するに、この発明によればゲート
絶縁膜/炭化珪素界面に存在するシリコン或は炭素のタ
ングリングボンドを水素で終端することにより、界面準
位密度を十分に減らして、実際の使用に十分に耐える良
好な絶縁膜/炭化珪素界面を得ることができる。
【図面の簡単な説明】
【図1】容量−電圧特性の評価に使用したMOS構造の
断面模式図
【図2】高周波CV特性に対する水素アニールの温度効果
を示す図
───────────────────────────────────────────────────── フロントページの続き 特許法第30条第1項適用申請有り (3)1998年9月15 日〜18日,広島大学にて開催された第59回応用物理学 会,において発表 (72)発明者 荒井 和雄 茨城県つくば市梅園1丁目1番4 工業 技術院電子技術総合研究所内 (72)発明者 吉田 貞史 茨城県つくば市梅園1丁目1番4 工業 技術院電子技術総合研究所内 (72)発明者 永井 清子 茨城県つくば市梅園1丁目1番4 工業 技術院電子技術総合研究所内 (72)発明者 関川 敏弘 茨城県つくば市梅園1丁目1番4 工業 技術院電子技術総合研究所内 (72)発明者 福田 憲司 茨城県つくば市梅園1丁目1番4 工業 技術院電子技術総合研究所内 (56)参考文献 特開 平9−199497(JP,A) 特開 平10−112460(JP,A) 特開 平11−31691(JP,A) Electron.Lett.34[7 ],(1998−4),pp.698−700

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】少なくとも最上層に炭化珪素を有する半導
    体基板上に、ゲート絶縁膜として酸化膜及び/或は窒化
    膜の1層又は2層以上を形成した後、水素濃度が0.5%以
    上含まれる水素と不活性ガスとの混合ガス中で、ガス雰
    囲気の圧力を常圧(1.01×10 Pa)に固定して600
    〜1000℃の範囲でアニールすることを特徴とする半
    導体装置の製造方法。
  2. 【請求項2】不活性ガスとして、窒素、アルゴン、ヘリ
    ウムを使用する請求項1記載の方法。
JP05239699A 1999-03-01 1999-03-01 半導体装置の製造方法 Expired - Lifetime JP3443589B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05239699A JP3443589B2 (ja) 1999-03-01 1999-03-01 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05239699A JP3443589B2 (ja) 1999-03-01 1999-03-01 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000252461A JP2000252461A (ja) 2000-09-14
JP3443589B2 true JP3443589B2 (ja) 2003-09-02

Family

ID=12913656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05239699A Expired - Lifetime JP3443589B2 (ja) 1999-03-01 1999-03-01 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3443589B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1965430A2 (en) 2007-02-28 2008-09-03 Denso Corporation Sic semiconductor device and method for manufacturing the same
WO2010024243A1 (ja) 2008-08-26 2010-03-04 本田技研工業株式会社 バイポーラ型半導体装置およびその製造方法
JP2012256774A (ja) * 2011-06-10 2012-12-27 Kyushu Univ 半導体装置の製造方法

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6972436B2 (en) 1998-08-28 2005-12-06 Cree, Inc. High voltage, high temperature capacitor and interconnection structures
JP2001196579A (ja) * 2000-01-07 2001-07-19 Japan Atom Energy Res Inst ゲート酸化膜の水素処理による炭化ケイ素半導体素子を用いた炭化ケイ素半導体の金属−酸化膜−半導体電界効果トランジスタの作製方法
ATE518238T1 (de) * 2000-10-03 2011-08-15 Cree Inc Verfahren zur herstellung von einer oxydschicht auf einem siliziumkarbidschicht mittels n2o
US6610366B2 (en) 2000-10-03 2003-08-26 Cree, Inc. Method of N2O annealing an oxide layer on a silicon carbide layer
US6956238B2 (en) 2000-10-03 2005-10-18 Cree, Inc. Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel
US7067176B2 (en) * 2000-10-03 2006-06-27 Cree, Inc. Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment
US6831339B2 (en) 2001-01-08 2004-12-14 International Business Machines Corporation Aluminum nitride and aluminum oxide/aluminum nitride heterostructure gate dielectric stack based field effect transistors and method for forming same
JP4525958B2 (ja) * 2001-08-27 2010-08-18 独立行政法人産業技術総合研究所 半導体装置の製造方法
JP4029595B2 (ja) 2001-10-15 2008-01-09 株式会社デンソー SiC半導体装置の製造方法
US7880173B2 (en) 2002-06-28 2011-02-01 National Institute Of Advanced Industrial Science And Technology Semiconductor device and method of manufacturing same
DE10394374B4 (de) 2002-06-28 2013-02-21 National Institute Of Advanced Industrial Science And Technology Halbleitervorrichtung und Verfahren zur Herstellung derselben
US7022378B2 (en) 2002-08-30 2006-04-04 Cree, Inc. Nitrogen passivation of interface states in SiO2/SiC structures
US7709403B2 (en) 2003-10-09 2010-05-04 Panasonic Corporation Silicon carbide-oxide layered structure, production method thereof, and semiconductor device
JP2005277253A (ja) * 2004-03-26 2005-10-06 National Institute Of Advanced Industrial & Technology 半導体装置の作製方法及び水素処理装置
JP2006196713A (ja) * 2005-01-13 2006-07-27 National Institute Of Advanced Industrial & Technology 半導体装置及びその作製方法並びに重水素処理装置
JP2007096263A (ja) * 2005-08-31 2007-04-12 Denso Corp 炭化珪素半導体装置およびその製造方法。
US7727904B2 (en) 2005-09-16 2010-06-01 Cree, Inc. Methods of forming SiC MOSFETs with high inversion layer mobility
JP5229845B2 (ja) 2006-03-07 2013-07-03 独立行政法人産業技術総合研究所 炭化ケイ素mosfetの製造方法および炭化ケイ素mosfet
JP5151076B2 (ja) * 2006-06-21 2013-02-27 日産自動車株式会社 半導体装置及び半導体装置の製造方法
US8710510B2 (en) 2006-08-17 2014-04-29 Cree, Inc. High power insulated gate bipolar transistors
JP5283147B2 (ja) * 2006-12-08 2013-09-04 国立大学法人東北大学 半導体装置および半導体装置の製造方法
US8835987B2 (en) 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
JP2008244456A (ja) 2007-02-28 2008-10-09 Denso Corp 炭化珪素半導体装置およびその製造方法
JP5292968B2 (ja) * 2008-07-23 2013-09-18 住友電気工業株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP4844609B2 (ja) * 2008-09-25 2011-12-28 富士電機株式会社 炭化けい素半導体基板の酸化膜形成方法
US8288220B2 (en) 2009-03-27 2012-10-16 Cree, Inc. Methods of forming semiconductor devices including epitaxial layers and related structures
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US9142662B2 (en) 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance
US9029945B2 (en) 2011-05-06 2015-05-12 Cree, Inc. Field effect transistor devices with low source resistance
US9984894B2 (en) 2011-08-03 2018-05-29 Cree, Inc. Forming SiC MOSFETs with high channel mobility by treating the oxide interface with cesium ions
EP2754177A1 (en) 2011-09-11 2014-07-16 Cree, Inc. High current density power module comprising transistors with improved layout
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
JP2012186490A (ja) * 2012-05-07 2012-09-27 National Institute Of Advanced Industrial & Technology 半導体装置及び半導体基板の重水素処理装置
JP6432232B2 (ja) * 2014-09-11 2018-12-05 富士電機株式会社 炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法
JP6667809B2 (ja) 2016-05-30 2020-03-18 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
CN111415866A (zh) * 2020-03-31 2020-07-14 中国科学院微电子研究所 一种碳化硅mos电容器件及其制作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Electron.Lett.34[7],(1998−4),pp.698−700

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1965430A2 (en) 2007-02-28 2008-09-03 Denso Corporation Sic semiconductor device and method for manufacturing the same
WO2010024243A1 (ja) 2008-08-26 2010-03-04 本田技研工業株式会社 バイポーラ型半導体装置およびその製造方法
JP2012256774A (ja) * 2011-06-10 2012-12-27 Kyushu Univ 半導体装置の製造方法
US9947527B2 (en) 2011-06-10 2018-04-17 Fuji Electric Co., Ltd. Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
JP2000252461A (ja) 2000-09-14

Similar Documents

Publication Publication Date Title
JP3443589B2 (ja) 半導体装置の製造方法
JP4781610B2 (ja) 水素環境中のアニールにより炭化珪素層上に酸化物層を作製する方法
US6136727A (en) Method for forming thermal oxide film of silicon carbide semiconductor device
EP1523032B1 (en) Method of production of a silicon carbide-oxide layered structure
US7811874B2 (en) Method for manufacturing silicon carbide semiconductor device, and silicon carbide semiconductor device
JPH11505073A (ja) 炭化ケイ素上の酸化物層の欠陥を少なくするための方法
JP3930561B2 (ja) オーム接触体およびこのようなオーム接触体を備えた半導体デバイスを製造する方法
WO1998005063A1 (fr) Plaquette epitaxiale en silicium et son procede de fabrication
JP2003243653A (ja) 炭化珪素半導体装置の製造方法
JP3491050B2 (ja) 炭化けい素半導体装置の熱酸化膜形成方法
JP3148982B2 (ja) 半導体装置及びその製造方法
JP2005136386A5 (ja)
US4584205A (en) Method for growing an oxide layer on a silicon surface
JP2001035838A (ja) 炭化珪素半導体素子の製造方法
US20110309376A1 (en) Method of cleaning silicon carbide semiconductor, silicon carbide semiconductor, and silicon carbide semiconductor device
JP3956487B2 (ja) 炭化けい素半導体素子の製造方法
JP3915252B2 (ja) 炭化けい素半導体基板の製造方法
JP3372528B2 (ja) 半導体装置の製造方法
JP5581464B2 (ja) ゲルマニウム層上に酸化ゲルマニウムを含む膜を備える半導体構造およびその製造方法
JP3313344B2 (ja) SiC/Siヘテロ構造半導体スイッチ及びその製造方法
Mukhopadhyay et al. Ultrathin oxides using N2O on strained Si1− x Ge x layers
Chakraborty et al. Interface properties of N/sub 2/O-annealed SiO/sub 2//SiC system
JP3525150B2 (ja) 炭化けい素半導体基板の製造方法
US20030235957A1 (en) Method and structure for graded gate oxides on vertical and non-planar surfaces
JP4036075B2 (ja) p型SiC用電極の製造方法

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080627

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090627

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100627

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100627

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100627

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100627

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100627

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110627

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120627

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120627

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120627

Year of fee payment: 9

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term