Nothing Special   »   [go: up one dir, main page]

JP3441961B2 - Semiconductor pressure sensor - Google Patents

Semiconductor pressure sensor

Info

Publication number
JP3441961B2
JP3441961B2 JP08544498A JP8544498A JP3441961B2 JP 3441961 B2 JP3441961 B2 JP 3441961B2 JP 08544498 A JP08544498 A JP 08544498A JP 8544498 A JP8544498 A JP 8544498A JP 3441961 B2 JP3441961 B2 JP 3441961B2
Authority
JP
Japan
Prior art keywords
diaphragm
pressure sensor
semiconductor substrate
oxide film
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP08544498A
Other languages
Japanese (ja)
Other versions
JPH11284204A (en
Inventor
潤一 堀江
保夫 小野瀬
範男 市川
誠司 栗生
嶋田  智
明彦 斉藤
恵二 半沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Automotive Systems Engineering Co Ltd
Original Assignee
Hitachi Ltd
Hitachi Car Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Car Engineering Co Ltd filed Critical Hitachi Ltd
Priority to JP08544498A priority Critical patent/JP3441961B2/en
Priority to US09/103,612 priority patent/US6167761B1/en
Priority claimed from US09/103,612 external-priority patent/US6167761B1/en
Priority to DE69922727T priority patent/DE69922727T2/en
Priority to EP99105163A priority patent/EP0947816B1/en
Publication of JPH11284204A publication Critical patent/JPH11284204A/en
Priority to US10/247,637 priority patent/US6877383B2/en
Application granted granted Critical
Publication of JP3441961B2 publication Critical patent/JP3441961B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Measuring Fluid Pressure (AREA)
  • Pressure Sensors (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は流体の圧力を検出す
る圧力センサ、特に自動車のエンジン制御等に使用され
る圧力センサの構造、及び上記センサの半導体微細加工
技術を利用した製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pressure sensor for detecting a pressure of a fluid, particularly to a structure of a pressure sensor used for controlling an engine of an automobile, etc., and a manufacturing method of the sensor using a semiconductor fine processing technique. is there.

【0002】[0002]

【従来の技術】従来の圧力センサとしては、例えば特公
昭62−502645号および特公平6− 252420号に記載の
圧力センサがある。
2. Description of the Related Art As a conventional pressure sensor, for example, there are pressure sensors described in JP-B-62-502645 and JP-B-6-252420.

【0003】特公昭62−502645号に記載の圧力センサ
は、半導体基板,基板上に空隙を介して変形可能な中央
部分と基板に接合される周囲部分と周囲部分を通じて中
央部分にのびるエッチチャンネル部分とを有する固体材
料,エッチチャンネルを封止する材料、から構成された
圧力センサの構造と製造方法を提案している。
The pressure sensor disclosed in Japanese Patent Publication No. 62-502645 is a semiconductor substrate, a central portion which is deformable through a gap on the substrate, a peripheral portion which is joined to the substrate, and an etch channel portion which extends to the central portion through the peripheral portion. We propose a structure and manufacturing method of a pressure sensor that is composed of a solid material having and a material that seals the etch channel.

【0004】特公平6−252420 号に記載の圧力センサ
は、半導体基板表面をドーピングして形成した第1の電
極、この第1の電極の上方に配したドーピングして導電
化した多結晶シリコンダイアフラムによる第2の電極,
第1,第2電極間に形成されたキャビティー、およびダ
イアフラム層を貫通して形成した開口部に選択的に堆積
されたキャビティー封止用のプラグを有し、ダイアフラ
ムキャビティーと外界圧力の差によりダイアフラムであ
る第2の電極が変位しこの容量変化を検出する構成とな
っている。
The pressure sensor described in Japanese Patent Publication No. 6-252420 is a first electrode formed by doping the surface of a semiconductor substrate, and a doped and conductive polycrystalline silicon diaphragm disposed above the first electrode. The second electrode by
It has a cavity formed between the first and second electrodes, and a cavity sealing plug selectively deposited in an opening formed through the diaphragm layer. The second electrode, which is a diaphragm, is displaced due to the difference, and this capacitance change is detected.

【0005】[0005]

【発明が解決しようとする課題】しかし、半導体式の圧
力センサを半導体基板表面に製作する際の課題として、
ダイアフラムの封止方法が複雑であるため安価に製造で
きないこと、圧力に応じて変位するダイアフラムが自身
の残留応力により弾性変形するため、空隙量または歪み
量が設計値から変化して所定の性能が得られないことが
挙げられる。
However, as a problem when manufacturing a semiconductor type pressure sensor on the surface of a semiconductor substrate,
Since the diaphragm sealing method is complicated, it cannot be manufactured at low cost, and the diaphragm that displaces in response to pressure elastically deforms due to its own residual stress. There are things that cannot be obtained.

【0006】本発明の目的は、ダイヤフラムを少ない工
程で安価に封止できる圧力センサの提供にある。
An object of the present invention is to provide a pressure sensor which can inexpensively seal a diaphragm with a small number of steps.

【0007】[0007]

【課題を解決するための手段】上記目的は、半導体基板
と、前記半導体基板表面に固定する足場部分を有し、圧
力の変化に応じて変位するダイアフラムと、を備えた半
導体式圧力センサにおいて、前記半導体基板表面と前記
ダイアフラムとの間を0.1ないし1.3μmのほぼ一定
の空隙とし、LPCVD法により堆積された厚さが1.
9μm より小の酸化シリコン膜によって、前記空隙を
気密封止したことにより達成される。 また、上記目的
は、半導体基板と、前記半導体基板表面に固定する足場
部分を有し、圧力の変化に応じて変位するダイアフラム
とを備え、前記半導体基板表面と前記ダイアフラムとの
間を0.1ないし1.3μmのほぼ一定の空隙とし、LP
CVD法により堆積された酸化シリコン膜によって、前
記空隙を気密封止し、更に、前記ダイアフラムに段差構
造を備えた半導体式圧力センサであって、前記段差構造
をほぼ前記ダイアフラムの外周に向かって放射状に配し
たことにより達成される。 また、上記目的は、半導体基
板と、前記半導体基板表面に固定する足場部分を有し、
圧力の変化に応じて変位するダイアフラムとを備え、前
記半導体基板表面と前記ダイアフラムとの間を0.1な
いし1.3μmのほぼ一定の空隙とし、LPCVD法に
より堆積された酸化シリコン膜によって、前記空隙を気
密封止し、更に、前記ダイアフラムに段差構造を備えた
半導体式圧力センサであって、前記段差構造をほぼ前記
ダイアフラムの外周に平行に配したことにより達成され
る。
The above object is to provide a semiconductor substrate.
And a scaffolding portion fixed to the surface of the semiconductor substrate,
With a diaphragm that displaces in response to changes in force
In the conductor type pressure sensor, the semiconductor substrate surface and the
Almost constant between 0.1 and 1.3 μm between the diaphragm
And the thickness deposited by the LPCVD method is 1.
With the silicon oxide film smaller than 9 μm,
This is achieved by hermetically sealing. Also, the above purpose
Is a semiconductor substrate and a scaffold that is fixed to the surface of the semiconductor substrate.
A diaphragm that has a portion and that displaces in response to changes in pressure
Of the semiconductor substrate surface and the diaphragm
The space between them is 0.1 to 1.3 μm, which is almost constant.
With the silicon oxide film deposited by the CVD method,
The air gap is hermetically sealed, and a step structure is formed on the diaphragm.
A semiconductor pressure sensor having a structure, the step structure
Are arranged radially toward the outer periphery of the diaphragm.
Will be achieved. Moreover, the above-mentioned purpose is a semiconductor substrate.
A plate, and a scaffold portion fixed to the semiconductor substrate surface,
With a diaphragm that displaces in response to changes in pressure,
There is no 0.1 between the surface of the semiconductor substrate and the diaphragm.
The LPCVD method has an approximately constant 1.3 μm void.
The deposited silicon oxide film is used to clean the voids.
Tightly sealed, and the diaphragm was provided with a step structure.
A semiconductor pressure sensor, wherein the step structure is substantially
Achieved by arranging parallel to the outer circumference of the diaphragm
It

【0008】[0008]

【発明の実施の形態】本発明を静電容量式圧力センサに
適用にした第1実施例の断面図を図1に、平面図を図2
に示す。
1 is a sectional view of a first embodiment in which the present invention is applied to a capacitance type pressure sensor, and FIG.
Shown in.

【0009】本実施例は足場10,ダイアフラム封止部
20,接続部30,空隙50,半導体基板110,誘電
体120,固定電極130,ダイアフラム配線130
c,バリア層140,ダイアフラム構造150,LPC
VDシリコン酸化膜160からなる。
In this embodiment, the scaffold 10, the diaphragm sealing portion 20, the connecting portion 30, the void 50, the semiconductor substrate 110, the dielectric 120, the fixed electrode 130, the diaphragm wiring 130.
c, barrier layer 140, diaphragm structure 150, LPC
The VD silicon oxide film 160 is used.

【0010】被測定媒体、たとえば空気はLPCVDシ
リコン酸化膜160を介しダイアフラム構造150に圧
力を加えその圧力の大きさに応じてダイアフラム構造1
50は変位する。その変位の大きさは空隙50の圧力と
空気の圧力の差に比例する。空隙50はLPCVDシリ
コン酸化膜160を堆積する際に真空にほぼ等しい30
Paから120Pa程度の真空状態で封止されるため、
本センサは絶対圧センサとして用いることが出来る。図
示していないがダイアフラム構造150の少なくとも固
定電極130側表面ないしダイアフラム構造150全体
は不純物ドープにより導電化されている。このため固定
電極130とダイアフラム構造150の間の静電容量は
空気の圧力に応じて変化し圧力検出が可能である。
A medium to be measured, such as air, applies a pressure to the diaphragm structure 150 through the LPCVD silicon oxide film 160, and the diaphragm structure 1 is adjusted according to the magnitude of the pressure.
50 is displaced. The magnitude of the displacement is proportional to the difference between the pressure in the air gap 50 and the pressure in the air. The air gap 50 is approximately equal to a vacuum when depositing the LPCVD silicon oxide film 30.
Since it is sealed in a vacuum state of Pa to 120 Pa,
This sensor can be used as an absolute pressure sensor. Although not shown, at least the surface of the diaphragm structure 150 on the fixed electrode 130 side or the entire diaphragm structure 150 is made conductive by impurity doping. Therefore, the electrostatic capacitance between the fixed electrode 130 and the diaphragm structure 150 changes according to the pressure of air, and the pressure can be detected.

【0011】半導体基板110は半導体に一般的に用い
られている単結晶シリコン基板、SOI(Silicon on I
nsulator)基板,エピタキシャル基板等を用いることが
出来る。安価に高集積化できることで知られているC−
MOSデバイスと本発明の圧力センサを同一基板上に形
成する場合には、抵抗率8〜12Ωcm程度のn型または
p型単結晶CZ基板を用いる。
The semiconductor substrate 110 is a single crystal silicon substrate generally used for semiconductors, that is, SOI (Silicon on I).
nsulator) substrate, an epitaxial substrate, etc. can be used. C- which is known to be highly integrated at low cost
When the MOS device and the pressure sensor of the present invention are formed on the same substrate, an n-type or p-type single crystal CZ substrate having a resistivity of about 8 to 12 Ωcm is used.

【0012】誘電体120は半導体基板110上に熱酸
化膜、CVD(Chemical VaporDeposition)酸化膜,C
VD窒化膜等で形成することが出来る。酸化シリコン膜
の比誘電率は3〜4程度、CVD窒化膜は7程度である
ことを考慮すると、固定電極130と半導体基板110
間の浮遊容量は酸化シリコン膜の方が少ないため有利で
ある。C−MOSデバイスと同時形成する際には、誘電
体120として熱酸化膜(フィールド酸化膜)を用いる
ことが可能であり、工程数の低減につながるためより安
価な圧力センサを提供することが出来る。
The dielectric 120 is a thermal oxide film, a CVD (Chemical Vapor Deposition) oxide film, and C on the semiconductor substrate 110.
It can be formed of a VD nitride film or the like. Considering that the relative permittivity of the silicon oxide film is about 3 to 4 and the CVD nitride film is about 7, the fixed electrode 130 and the semiconductor substrate 110.
The stray capacitance between them is less for the silicon oxide film, which is advantageous. A thermal oxide film (field oxide film) can be used as the dielectric 120 when it is simultaneously formed with a C-MOS device, which leads to a reduction in the number of steps, and thus a more inexpensive pressure sensor can be provided. .

【0013】固定電極130は半導体基板110上に形
成しているため、圧力により変位しない構造である。固
定電極130は不純物ドープにより導電化した多結晶シ
リコン膜が最適であり、特にCMOSデバイスのゲート
配線と同一部材で一括加工すると安価である。同様に、
ダイアフラム配線130cも固定電極130と同一部材
から形成され、ダイアフラム構造150からの配線引き
出しの役割を為している。固定電極130,固定電極配
線130aとも導電性の膜であれば代用は可能であり、
シリサイド薄膜も適している。
Since the fixed electrode 130 is formed on the semiconductor substrate 110, it has a structure in which it is not displaced by pressure. The fixed electrode 130 is most preferably a polycrystalline silicon film made conductive by impurity doping, and it is inexpensive to process the fixed electrode 130 together with the gate wiring of the CMOS device by the same member. Similarly,
The diaphragm wiring 130c is also formed of the same member as the fixed electrode 130, and plays a role of drawing a wiring from the diaphragm structure 150. If both the fixed electrode 130 and the fixed electrode wiring 130a are conductive films, they can be substituted.
A silicide thin film is also suitable.

【0014】接続部30はダイアフラム配線130c上
のバリア層140を一部除去することによりダイアフラ
ム構造150とダイアフラム配線130c間の電気的な
コンタクトを得る構造である。
The connecting portion 30 has a structure in which the barrier layer 140 on the diaphragm wiring 130c is partially removed to obtain an electrical contact between the diaphragm structure 150 and the diaphragm wiring 130c.

【0015】バリア層140はダイアフラム構造150
に過負荷がかかったときに固定電極130と接触し、電
気的にショートすることを防止するとともに、ダイアフ
ラム構造150と固定電極130間の表面リーク電流を
低減している。またバリア層140は空隙50を分離層
170の犠牲層エッチングにより除去し形成する際のエ
ッチングバリアの役割も担っている。
The barrier layer 140 is a diaphragm structure 150.
When it is overloaded, it is prevented from coming into contact with the fixed electrode 130 and electrically short-circuiting, and reducing the surface leak current between the diaphragm structure 150 and the fixed electrode 130. Further, the barrier layer 140 also plays a role of an etching barrier when the void 50 is removed and formed by etching the sacrifice layer of the separation layer 170.

【0016】空隙50は固定電極130とダイアフラム
構造150間の容量間隔を決定しており、0.1〜1.3
μmのほぼ均一な厚さで堆積された分離層170をエッ
チング除去することにより得られる。このため空隙50
は、ほぼ0.1〜1.3μmの一定な間隔に保たれる。
The void 50 determines the capacitance interval between the fixed electrode 130 and the diaphragm structure 150, and is 0.1 to 1.3.
It is obtained by etching away the separation layer 170 deposited with a substantially uniform thickness of μm. Therefore, the void 50
Are kept at a constant interval of approximately 0.1 to 1.3 μm.

【0017】なお、本図にはエッチングにより除去され
るため図示されていないが、分離層170の一例として
は、PSG等のシリコン酸化膜を用いることが可能であ
る。足場10はダイアフラム構造150を半導体基板1
10に機械的に固定する部分である。足場10は分離層
170をホトリソグラフィによるマスク形成後、部分的
にエッチングし、その後ダイアフラム構造150を形成
することにより得られる。
Although not shown in the drawing because it is removed by etching, a silicon oxide film such as PSG can be used as an example of the separation layer 170. The scaffold 10 has a diaphragm structure 150 and a semiconductor substrate 1
It is a part that is mechanically fixed to 10. The scaffold 10 is obtained by photolithographically masking the isolation layer 170, followed by partial etching and subsequent formation of the diaphragm structure 150.

【0018】ダイアフラム構造150は本実施例では多
結晶シリコンが最適であるが、他の素材から成る導電性
ないし絶縁性の膜によっても気密封止されたダイアフラ
ム構造150を有する圧力センサを得ることが出来る。
ダイアフラム構造150は0.1〜1.3μmのほぼ均一
な厚さで堆積された分離層170上に堆積するため、分
離層170のエッチング後の下地とはほぼ均一な間隔で
形成される。
Polycrystalline silicon is most suitable for the diaphragm structure 150 in this embodiment, but a pressure sensor having the diaphragm structure 150 hermetically sealed by a conductive or insulating film made of another material can be obtained. I can.
Since the diaphragm structure 150 is deposited on the separation layer 170 deposited with a substantially uniform thickness of 0.1 to 1.3 μm, the diaphragm structure 150 is formed at a substantially uniform distance from the underlying layer after the separation layer 170 is etched.

【0019】ダイアフラム封止部20はダイアフラム構
造150の端部であり、LPCVDシリコン酸化膜16
0を用いてダイアフラム構造150を密封封止する部分
である。ダイアフラム封止部20の形状はLPCVDシ
リコン酸化膜160の製造条件と空隙50の量に依存す
る。
The diaphragm sealing portion 20 is an end portion of the diaphragm structure 150, and the LPCVD silicon oxide film 16 is formed.
It is a part for hermetically sealing the diaphragm structure 150 by using 0. The shape of the diaphragm sealing portion 20 depends on the manufacturing conditions of the LPCVD silicon oxide film 160 and the amount of the void 50.

【0020】本発明の圧力センサに関し空隙50を気密
封止する際に考慮する封止材料の条件は、空隙50の気
密性を長期間保つため緻密な膜質であること、ダイアフ
ラム構造150の圧力による変形を実質的に妨げない空
隙50を固定電極130およびダイアフラム構造150
間に有すること、圧力センサの基準圧力とするため空隙
50内が真空であること、ダイアフラム構造150の電
荷蓄積や電流リークを防止するため絶縁性を有すること
である。本発明では、これらの条件をすべて満足する材
料としてLPCVD(Low Pressure Chemical Vapor De
position)シリコン酸化膜を採用した。LPCVDシリ
コン酸化膜は高温(700から800℃程度)で熱エネ
ルギーによりシリコン酸化膜を堆積するため、他の製法
例えば400℃程度で形成するプラズマCVD法で堆積
した膜と比較して緻密な膜質を有する。また半導体基板
表面はセンサ構造体による段差面を有するため、基板表
面と基板に垂直な面に対する膜の付き具合であるステッ
プカバレッジを考慮する必要がある。LPCVDシリコ
ン酸化膜では表面部の厚さに対して側面部には80%以
上の厚さの堆積膜を形成することが出来る。他の材料と
してLPCVD窒化膜が考えられるが、堆積時の膜の残
留応力(実測値1.5Gpa 程度)がシリコン酸化膜
(実測値0.15Gpa)と比較して非常に大きいため約
2500Å以上堆積すると膜自身の残留応力でクラック
が発生する欠点がある。
Regarding the pressure sensor of the present invention, the condition of the sealing material to be considered when hermetically sealing the void 50 is to have a dense film quality in order to maintain the hermeticity of the void 50 for a long time, and the pressure of the diaphragm structure 150. The void 50 that does not substantially prevent the deformation is formed in the fixed electrode 130 and the diaphragm structure 150.
That is, it has a space between them, is a vacuum in the void 50 to serve as a reference pressure of the pressure sensor, and has an insulating property to prevent charge accumulation and current leakage of the diaphragm structure 150. In the present invention, LPCVD (Low Pressure Chemical Vapor Deposition) is used as a material satisfying all of these conditions.
position) Silicon oxide film is adopted. Since the LPCVD silicon oxide film is deposited at a high temperature (about 700 to 800 ° C.) by thermal energy, the silicon oxide film has a dense film quality as compared with another film formed by the plasma CVD method formed at about 400 ° C. Have. Further, since the surface of the semiconductor substrate has a stepped surface due to the sensor structure, it is necessary to consider step coverage, which is the degree of attachment of the film to the surface of the substrate and the surface perpendicular to the substrate. With the LPCVD silicon oxide film, a deposited film having a thickness of 80% or more can be formed on the side surface portion with respect to the thickness of the surface portion. Another possible material is LPCVD nitride film, but the residual stress of the film during deposition (measured value of about 1.5 Gpa) is much larger than that of silicon oxide film (measured value of 0.15 Gpa), so about 2500 Å or more is deposited. Then, there is a defect that cracks occur due to the residual stress of the film itself.

【0021】LPCVDシリコン酸化膜160の本実施
例での製造条件は、デポ温度720〜780℃,デポ圧
30〜120Pa,デポガスはケイ酸エチル(TEO
S:Tetraethylorthosilicate)+酸素(O2)を採用し
た。
In the present embodiment, the LPCVD silicon oxide film 160 is manufactured under the following conditions: deposition temperature 720-780 ° C., deposition pressure 30-120 Pa, deposition gas ethyl silicate (TEO).
S: Tetraethylorthosilicate) + oxygen (O 2 ) was adopted.

【0022】上記製造条件のLPCVDシリコン酸化膜
160で空隙50の気密封止が可能な領域の実験結果を
図8に示した。空隙量dが0.3〜2.0μmの試料を空
隙50が気密封止されるまでLPCVDシリコン酸化膜
160を堆積する。次に上記試料の断面をSEM(Scan
ning Electron Microscopy)で観察し、空隙の気密封止
に必要な最低膜厚さa,有効空隙量gを測定した。空隙
の気密封止に必要な最低膜厚さaはダイアフラム構造1
50の端面部近傍で空隙50が完全に封止される場所に
おける半導体基板110からの厚みである。有効空隙量
gはaの測定点から10μm内側の点における空隙の間
隔である。空隙の気密封止に必要な最低膜厚さaは空隙
量dが大きくなるにつれてa線で図示するごとく増大し
た。また有効空隙量gも空隙量dが大きくなるにつれて
g線で図示するごとく増大する。
FIG. 8 shows an experimental result of a region where the LPCVD silicon oxide film 160 under the above manufacturing conditions can hermetically seal the void 50. A LPCVD silicon oxide film 160 is deposited on a sample having a void amount d of 0.3 to 2.0 μm until the void 50 is hermetically sealed. Next, a cross section of the above sample is taken by SEM (Scan
The minimum film thickness a and the amount of effective voids g required for hermetically sealing the voids were measured by observing with an electron scanning electron microscope. The minimum film thickness a required for hermetically sealing the void is the diaphragm structure 1
It is the thickness from the semiconductor substrate 110 at the place where the void 50 is completely sealed near the end face portion of 50. The effective void amount g is the interval of voids at a point 10 μm inside from the measurement point of a. The minimum film thickness a required for hermetically sealing the voids increased as the void amount d increased as shown by the line a. The effective void amount g also increases as the void amount d increases, as shown by the g line.

【0023】LPCVDシリコン酸化膜160を膜厚さ
1.9〜2.0μm以上堆積するとクラックが発生する。
この原因は、LPCVDシリコン酸化膜160の堆積時
に発生する残留応力(熱応力+真正応力)がLPCVD
シリコン酸化膜160自身の破壊強度を上回るからであ
ると言われている。このようなクラックは塵埃の元とな
り半導体の歩留まりを低下する原因である。このため、
実質的に有効な最大の空隙量dは1.3μm以下に制限
される。また、空隙量dが0.1μm以下の場合、LP
CVDシリコン酸化160が空隙50内に入り込み実質
的に有効な空隙量がほとんどなくなるためダイアフラム
構造150の変位を妨げるため圧力センサとして機能し
ない。このため実質的に有効な空隙量dは0.1μm 以
上である。以上の様な構成にすることによって、0.1
〜1.3μmの空隙50をより少ない工程で30Paか
ら120Pa程度のほぼ真空状態に気密封止でき安価
で、浮遊容量が小さいため良好な特性で、自動車用とし
ても安定した信頼度の高い圧力センサを提供できる。
When the LPCVD silicon oxide film 160 is deposited to a film thickness of 1.9 to 2.0 μm or more, cracks occur.
This is because the residual stress (thermal stress + true stress) generated when the LPCVD silicon oxide film 160 is deposited is LPCVD.
It is said that this is because the breaking strength of the silicon oxide film 160 itself is exceeded. Such cracks cause dust and reduce the yield of semiconductors. For this reason,
The substantially effective maximum void amount d is limited to 1.3 μm or less. When the void amount d is 0.1 μm or less, LP
The CVD silicon oxide 160 penetrates into the void 50, and the effective void amount is substantially eliminated, which hinders the displacement of the diaphragm structure 150 and thus does not function as a pressure sensor. Therefore, the effective void amount d is 0.1 μm or more. With the above configuration, 0.1
A pressure sensor that can be airtightly sealed in a vacuum state of about 30 Pa to about 120 Pa in a smaller number of steps with a void 50 of ~ 1.3 μm in a smaller number of steps, is inexpensive, has good characteristics because of a small stray capacitance, and is stable and highly reliable for automobiles Can be provided.

【0024】更に、一般的なIC製造プロセスを用いて
製造できるため、回路部との1チップ化が可能となり、
小型化,低価格化が可能となる。
Further, since it can be manufactured by using a general IC manufacturing process, it becomes possible to form one chip with the circuit section.
It enables downsizing and price reduction.

【0025】図2(a)は円形状のダイアフラム構造1
50と足場10配置、図2(b)は四角状のダイアフラ
ム構造150,分割した固定電極130,分割した足場
10の配置を平面的に示した図である。
FIG. 2A shows a circular diaphragm structure 1
50 and scaffold 10 arrangement, FIG. 2B is a plan view showing the arrangement of the rectangular diaphragm structure 150, the divided fixed electrode 130, and the divided scaffold 10.

【0026】図2(a)はダイアフラム構造150の圧
力および残留応力による弾性変形に不均一が生じないよ
う、ダイアフラム構造150および固定電極130を真
円状とし、足場10はダイアフラム構造150の外周部
に同心円上に分割して配置した例である。足場10間の
間隔および個数は分離層170のエッチングに影響を及
ぼさないように配置する必要がある。
In FIG. 2A, the diaphragm structure 150 and the fixed electrode 130 have a perfect circular shape so that the elastic deformation due to the pressure and the residual stress of the diaphragm structure 150 does not occur, and the scaffold 10 has an outer peripheral portion of the diaphragm structure 150. It is an example of dividing and arranging on a concentric circle. The spacing and the number of the scaffolds 10 need to be arranged so as not to affect the etching of the separation layer 170.

【0027】固定電極配線130aは固定電極130の
配線をダイアフラム構造150外に引き出している。ダ
ミー配線130bは固定電極配線130aにより生じる
ダイアフラム構造150構造の非対称を打ち消すため、
固定電極配線130aと点対称に配置する。
The fixed electrode wiring 130a leads the wiring of the fixed electrode 130 to the outside of the diaphragm structure 150. The dummy wiring 130b cancels out the asymmetry of the diaphragm structure 150 caused by the fixed electrode wiring 130a.
The fixed electrode wiring 130a is arranged in point symmetry.

【0028】図2(b)はダイアフラム構造150に加
わる圧力ないしダイアフラム構造150自身の残留応力
による弾性変形に不均一が生じないよう、ダイアフラム
構造150および固定電極130を正方形に分割して配
置した例である。足場10はダイアフラム構造150を
等分するように配置している。この場合も図2(a)と同
様に、ダミー配線130bを配しダイアフラム構造15
0の対称性を保つことができる。
FIG. 2B shows an example in which the diaphragm structure 150 and the fixed electrode 130 are divided into squares so as to prevent unevenness in elastic deformation due to pressure applied to the diaphragm structure 150 or residual stress of the diaphragm structure 150 itself. Is. The scaffold 10 is arranged so as to equally divide the diaphragm structure 150. Also in this case, as in the case of FIG. 2A, the dummy wiring 130b is arranged and the diaphragm structure 15 is formed.
The symmetry of 0 can be maintained.

【0029】以上の様な構成にすることによって、ダイ
アフラム構造150変形の不均一性を低減できるため圧
力センサの測定誤差を低減できる。
With the above-described structure, the nonuniformity of the deformation of the diaphragm structure 150 can be reduced, so that the measurement error of the pressure sensor can be reduced.

【0030】本発明を静電容量式圧力センサに適用した
第2実施例の断面図を図3に、平面図を図4に示す。
A sectional view of a second embodiment in which the present invention is applied to a capacitance type pressure sensor is shown in FIG. 3, and a plan view thereof is shown in FIG.

【0031】本実施例は足場10,ダイアフラム封止部
20,接続部30,段差構造40,空隙50,半導体基
板110,誘電体120,固定電極130,バリア層1
40,ダイアフラム構造150,LPCVDシリコン酸
化膜160からなる。
In this embodiment, the scaffold 10, the diaphragm sealing portion 20, the connecting portion 30, the step structure 40, the void 50, the semiconductor substrate 110, the dielectric 120, the fixed electrode 130, the barrier layer 1 are used.
40, a diaphragm structure 150, and an LPCVD silicon oxide film 160.

【0032】図3と図1の相違点は誘電体120に段差
を設けることにより、ダイアフラム構造150に段差構
造40を形成した点にある。誘電体120の段差形成後
CVDにより堆積するバリア層140,分離層170はほ
ぼ均一な厚さであるため、段差構造40を形成しても空
隙50はダイアフラム構造150を通じてほぼ一定に保
たれる。ダイアフラム構造150に生じた残留応力はダ
イアフラム構造150自身を湾曲変形させるが、この段
差構造40の湾曲変形の低減効果により、ダイアフラム
構造150自身の変位量を少なくすることができる。
The difference between FIG. 3 and FIG. 1 is that the step structure 40 is formed in the diaphragm structure 150 by providing a step in the dielectric material 120. After forming the step of the dielectric 120
Since the barrier layer 140 and the separation layer 170 deposited by CVD have almost uniform thickness, the void 50 is kept substantially constant through the diaphragm structure 150 even if the step structure 40 is formed. Although the residual stress generated in the diaphragm structure 150 causes the diaphragm structure 150 itself to be curved and deformed, the displacement amount of the diaphragm structure 150 itself can be reduced due to the effect of reducing the curved deformation of the step structure 40.

【0033】ダイアフラム構造150が多結晶シリコン
の場合、560℃から680℃程度でLPCVD法によ
り堆積する。この場合、残留応力は堆積温度から室温に
戻す際に発生する熱応力と、膜自身に内在する真正応力
によって発生することが知られている。熱応力は半導体
基板110と多結晶シリコンとの熱膨張係数差による。
真正応力は多結晶シリコンの製造条件により大きく変化
するが、結晶化の度合いの違いにより発生し、膜の厚さ
方向に対して応力分布を持つことが知られている。段差
構造40はリブの働きをするためこの残留応力によるダ
イアフラム構造150の変形を防止している。また同様
な効果は凹状の段差構造40のみでなく、固定電極13
0による凸状の構造によって達成することができる。こ
の段差構造のもう一つの利点はダイアフラム構造150
が残留応力によって変形する方向を制限することが可能
な点にある。リブを凹状に形成した場合には下側に、凸
状の場合には上側に変形を制限できる。
When the diaphragm structure 150 is polycrystalline silicon, it is deposited by LPCVD at about 560 ° C. to 680 ° C. In this case, it is known that the residual stress is generated by the thermal stress generated when the deposition temperature is returned to room temperature and the true stress inherent in the film itself. The thermal stress is due to the difference in thermal expansion coefficient between the semiconductor substrate 110 and polycrystalline silicon.
It is known that the true stress varies greatly depending on the manufacturing conditions of polycrystalline silicon, but it occurs due to the difference in the degree of crystallization, and has a stress distribution in the film thickness direction. Since the step structure 40 functions as a rib, the diaphragm structure 150 is prevented from being deformed by this residual stress. The same effect is obtained not only by the concave step structure 40 but also by the fixed electrode 13
It can be achieved by a convex structure with zeros. Another advantage of this step structure is the diaphragm structure 150.
Is that it is possible to limit the direction of deformation due to residual stress. When the rib is formed in a concave shape, the deformation can be limited to the lower side, and when the rib is convex, the deformation can be limited to the upper side.

【0034】以上の様な構成にすることによって、残留
応力による変形の低減手段である段差構造40をダイア
フラム構造150が有するため、初期変位が所定の値か
らずれることを防止できかつ変形の方向を制御すること
が可能となるため圧力センサの誤差を低減できる。
With the above structure, since the diaphragm structure 150 has the step structure 40 as a means for reducing the deformation due to the residual stress, it is possible to prevent the initial displacement from deviating from a predetermined value and to change the deformation direction. Since it becomes possible to control, the error of the pressure sensor can be reduced.

【0035】図4に段差構造の平面配置を示した。図4
(a)は円形ダイアフラム構造150に段差構造40を
同心円上に配置した様子を示し、図4(b)は円形ダイ
アフラム構造150において、段差構造40を半径方向
に配置した様子を示している。図4(a)はダイアフラ
ム構造150における残留応力が厚み方向に分布をもつ
ため曲げモーメントが存在する場合に有効な構造であ
り、図4(b)はダイアフラム構造150に平面方向の
残留応力を有する場合に有効な構造である。
FIG. 4 shows the plane arrangement of the step structure. Figure 4
FIG. 4A shows a state in which the step structure 40 is concentrically arranged in the circular diaphragm structure 150, and FIG. 4B shows a state in which the step structure 40 is arranged in the radial direction in the circular diaphragm structure 150. 4A shows a structure effective in the presence of a bending moment because the residual stress in the diaphragm structure 150 has a distribution in the thickness direction, and FIG. 4B shows the diaphragm structure 150 having a residual stress in the planar direction. This is an effective structure in some cases.

【0036】以上の様な構成にすることによって、残留
応力による変形低減手段である段差構造をダイアフラム
構造が有するため測定誤差を低減でき自動車用としても
良好な特性の圧力センサを提供できる。
With the above-mentioned structure, since the diaphragm structure has the step structure which is the means for reducing the deformation due to the residual stress, the measurement error can be reduced and the pressure sensor having the excellent characteristics for the automobile can be provided.

【0037】本発明の圧力センサの製造工程を図5に示
す。
The manufacturing process of the pressure sensor of the present invention is shown in FIG.

【0038】IC製造用の半導体基板110に誘電体1
20を半導体基板110の熱酸化により形成する(図5
(a))。次に誘電体120に段差構造40をホトリソ
グラフィによるマスキング後に所定の部分をドライエッ
チングにすることにより得る(図5(b))。第1実施
例は図5(b)を削除した他は、共通の工程で製造でき
る。図5(c)は導電性の多結晶シリコン等から固定電
極130とダイアフラム配線130cをホト・エッチ工
程により一括加工した様子を示す。
The dielectric 1 is formed on the semiconductor substrate 110 for IC manufacture.
20 is formed by thermal oxidation of the semiconductor substrate 110 (FIG. 5).
(A)). Next, the step structure 40 is obtained on the dielectric 120 by masking it by photolithography and then performing dry etching on a predetermined portion (FIG. 5B). The first embodiment can be manufactured by a common process except that FIG. 5B is deleted. FIG. 5C shows a state in which the fixed electrode 130 and the diaphragm wiring 130c are collectively processed from conductive polycrystalline silicon or the like by a photo-etching process.

【0039】図5(a)〜(c)工程までの絶好の代替
案として、MOSデバイスのフィールド酸化膜と誘電体
120,ゲート配線と固定電極130を共通化して工程
の簡略化を計る方法がある。この場合図5(a)〜
(c)は下記に述べる、よく知られている工程と置き換
えることが可能である。まず、半導体基板110に窒化
膜を形成し、窒化膜にフィールド酸化膜を形成したい部
分だけ除去する。次に熱酸化を行いフィールド酸化膜を
選択的に形成した後、窒化膜を除去する。ゲート配線は
ドーピングした多結晶シリコン膜またはシリサイド膜等
より形成されるが、同時にフィールド酸化膜上に固定電
極130およびダイアフラム配線130cも一括加工す
る。
As a perfect alternative to the steps of FIGS. 5A to 5C, there is a method of simplifying the steps by making the field oxide film of the MOS device and the dielectric 120, the gate wiring and the fixed electrode 130 common. is there. In this case, FIG.
(C) can be replaced with the well-known steps described below. First, a nitride film is formed on the semiconductor substrate 110, and only a portion of the nitride film where a field oxide film is desired to be formed is removed. Next, thermal oxidation is performed to selectively form a field oxide film, and then the nitride film is removed. The gate wiring is formed of a doped polycrystalline silicon film, a silicide film, or the like, and at the same time, the fixed electrode 130 and the diaphragm wiring 130c are collectively processed on the field oxide film.

【0040】図5(d)はLPCVD窒化膜のバリア層
140を堆積した後、ホト・エッチ工程によりダイアフ
ラム配線130cとダイアフラム構造150の接続部3
0を加工した様子を示す。図6(e)は分離層170を
堆積した後、ホト・エッチ工程によりダイアフラム構造
150の半導体基板110との足場10を加工した様子
を示す。分離層170の厚みは、0.1〜1.3μmに
規定される。分離層170はシリコン酸化膜が用いられる
ことが多く、本実施例ではHF系のエッチング液でエッ
チ速度の速いPSGを用いる。
In FIG. 5D, after the barrier layer 140 of the LPCVD nitride film is deposited, the connection 3 between the diaphragm wiring 130c and the diaphragm structure 150 is formed by a photo-etching process.
It shows how 0 is processed. FIG. 6E shows a state in which the scaffold 10 with the semiconductor substrate 110 of the diaphragm structure 150 is processed by a photo-etching process after depositing the separation layer 170. The thickness of the separation layer 170 is specified to be 0.1 to 1.3 μm. A silicon oxide film is often used for the separation layer 170, and PSG having a high etching rate is used with an HF-based etching solution in this embodiment.

【0041】図6(f)は足場10を加工した分離層1
70上に堆積した後、分離層170を下地としてホト・
エッチ加工によりダイアフラム構造150を形成したも
のである。ダイアフラム構造150を導電化するにはダ
イアフラム構造150に不純物ドープする方法がある。
不純物ドープの方法はダイアフラム構造150としての
多結晶シリコン堆積後に固層拡散であるリン処理やイオ
ン注入する方法がある。もしくは多結晶シリコンを堆積
中に不純物を混ぜドープド多結晶シリコンを堆積する方
法がある。また分離層170にp型ないしn型の不純物
を高濃度に含むPSGを用いた場合、多結晶シリコン堆
積後のアニールによりPSG中の不純物が多結晶シリコ
ン中に固層拡散し多結晶シリコンを導電化する方法もあ
る。
FIG. 6F shows a separation layer 1 obtained by processing the scaffold 10.
After being deposited on 70, the separation layer 170 is used as a base for photo
The diaphragm structure 150 is formed by etching. In order to make the diaphragm structure 150 conductive, there is a method of doping the diaphragm structure 150 with impurities.
As a method of impurity doping, there is a method of performing phosphorus treatment which is solid phase diffusion or ion implantation after depositing polycrystalline silicon as the diaphragm structure 150. Alternatively, there is a method of depositing doped polycrystalline silicon by mixing impurities during the deposition of polycrystalline silicon. When PSG containing a high concentration of p-type or n-type impurities is used for the separation layer 170, the impurities in the PSG are diffused in the solid layer into the polycrystalline silicon by annealing after the deposition of the polycrystalline silicon to conduct the polycrystalline silicon. There is also a way to make it.

【0042】図6(g)は形成した分離層170をエッ
チングにより除去した様子を示す。LPCVD窒化膜の
バリア層140とPSGの分離層170の組み合わせの
場合、HF系エッチング溶液でウエットエッチングする
ことができるが、分離層170のサイドエッチ量とバリア
層140の選択比により本実施例ではダイアフラム構造
150の直径は最大400μm程度まで可能である。
FIG. 6G shows a state where the formed separation layer 170 is removed by etching. In the case of the combination of the barrier layer 140 of LPCVD nitride film and the separation layer 170 of PSG, wet etching can be performed with an HF-based etching solution, but in the present embodiment, depending on the side etching amount of the separation layer 170 and the selection ratio of the barrier layer 140. The diameter of the diaphragm structure 150 can be up to about 400 μm.

【0043】図6(h)はLPCVDシリコン酸化膜1
60によりダイアフラム構造150を気密封止した様子
を示す。
FIG. 6H shows the LPCVD silicon oxide film 1.
A state in which the diaphragm structure 150 is hermetically sealed by 60 is shown.

【0044】LPCVDシリコン酸化膜160の本実施
例での製造条件は、デポ温度720〜780℃、デポ圧
30〜120Pa、デポガスはケイ酸エチル(TEO
S:Tetraethylorthosilicate)+酸素(O2)を採用し
た。このため、空隙50をLPCVDシリコン酸化膜1
60の堆積時の圧力である30Paから120Pa程度
のほぼ真空状態に気密封止することが可能である。
The manufacturing conditions of the LPCVD silicon oxide film 160 in this embodiment are as follows: the deposition temperature is 720 to 780 ° C., the deposition pressure is 30 to 120 Pa, and the deposition gas is ethyl silicate (TEO).
S: Tetraethylorthosilicate) + oxygen (O 2 ) was adopted. Therefore, the void 50 is formed in the LPCVD silicon oxide film 1.
It is possible to hermetically seal in a substantially vacuum state of about 30 Pa to about 120 Pa, which is the pressure at the time of deposition of 60.

【0045】本製造プロセスによってCMOS回路と同
一基板上に一体化した半導体式圧力センサを製造でき、
かつ、小型で安価な、ダイアフラム構造150の残留応
力の影響を受けにくい圧力センサが提供できる。
By this manufacturing process, a semiconductor type pressure sensor integrated with the CMOS circuit on the same substrate can be manufactured,
Further, it is possible to provide a small-sized and inexpensive pressure sensor that is not easily affected by the residual stress of the diaphragm structure 150.

【0046】以上は本発明を静電容量式圧力センサに適
用した実施例を示したが、本発明は検出原理の異なるピ
エゾ抵抗式圧力センサに適用することも可能である。
Although the embodiment in which the present invention is applied to the capacitance type pressure sensor has been described above, the present invention can also be applied to a piezoresistive type pressure sensor having a different detection principle.

【0047】本発明をピエゾ抵抗式圧力センサに適用し
た第3実施例の断面図を図7に示す。
FIG. 7 shows a sectional view of a third embodiment in which the present invention is applied to a piezoresistive pressure sensor.

【0048】本実施例は足場10,ダイアフラム封止部
20,接続部30,空隙50,半導体基板110,誘電
体120,ダイアフラム配線130c,バリア層14
0,ダイアフラム構造150,LPCVDシリコン酸化
膜160,ピエゾ抵抗素子200,導電体210からなる。
In this embodiment, the scaffold 10, the diaphragm sealing portion 20, the connecting portion 30, the void 50, the semiconductor substrate 110, the dielectric 120, the diaphragm wiring 130c, and the barrier layer 14 are used.
0, diaphragm structure 150, LPCVD silicon oxide film 160, piezoresistive element 200, and conductor 210.

【0049】被測定媒体である空気等の圧力はLPCV
Dシリコン酸化膜160を介してダイアフラム構造15
0を歪ませる。ダイアフラム構造150の歪みが最大に
なる場所に設置されたピエゾ抵抗素子200は、この歪
みに応じて抵抗値を変化する。歪み抵抗の変化は導電体
210,接続部30,ダイアフラム配線130cを介し
検出回路に接続する。従って空気の圧力に応じてピエゾ
抵抗値が変化し圧力検出が可能である。本実施例におい
ても第1実施例と同様に0.1〜1.3μmの空隙50を
真空封止できるため、絶対圧センサとして利用できる。
The pressure of air, which is the medium to be measured, is LPCV.
Diaphragm structure 15 via D silicon oxide film 160
Distort 0. The piezoresistive element 200 installed at the place where the strain of the diaphragm structure 150 is maximum changes its resistance value according to this strain. The change in strain resistance is connected to the detection circuit via the conductor 210, the connecting portion 30, and the diaphragm wiring 130c. Therefore, the piezo resistance value changes according to the pressure of the air, and the pressure can be detected. In this embodiment as well, as in the first embodiment, the void 50 of 0.1 to 1.3 μm can be vacuum-sealed, so that it can be used as an absolute pressure sensor.

【0050】ピエゾ抵抗素子200はよく知られるよう
に、歪みにより比抵抗が変化する効果を有する素子であ
る。ダイアフラム構造150を多結晶シリコンで形成し
た場合は、ダイアフラム構造150自体の一部をp型な
いしn型の不純物層にすることでピエゾ抵抗素子とする
ことが可能である。
As is well known, the piezoresistive element 200 is an element having the effect of changing the specific resistance due to strain. When the diaphragm structure 150 is formed of polycrystalline silicon, it is possible to form a piezoresistive element by forming a part of the diaphragm structure 150 itself into a p-type or n-type impurity layer.

【0051】導電体210はピエゾ抵抗素子200とダ
イアフラム配線130cを電気的に接続している。
The conductor 210 electrically connects the piezoresistive element 200 and the diaphragm wiring 130c.

【0052】以上ような構成にすることにより、0.1
〜1.3μmの空隙50をより少ない工程で30Paか
ら120Pa程度のほぼ真空状態に気密封止でき、ダイ
アフラムをLPCVD法により堆積した酸化シリコン膜
で完全に被覆したため、浮遊容量やリーク電流が少なく
自動車用としても良好な特性で安定した信頼度の高い圧
力センサを提供できる。さらに、残留応力による変形の
低減手段である段差構造40をダイアフラム構造150
が有するため、初期変位が所定の値からずれることを防
止できかつ変形の方向を制御することが可能となり圧力
センサの誤差を低減できる。
With the above structure, 0.1
A void 50 of ~ 1.3 μm can be hermetically sealed in a vacuum state of about 30 Pa to 120 Pa in a smaller number of steps, and the diaphragm is completely covered with a silicon oxide film deposited by the LPCVD method. It is possible to provide a stable and highly reliable pressure sensor with good characteristics even for use. Further, the step structure 40, which is a means for reducing the deformation due to residual stress, is attached to the diaphragm structure 150.
Since the initial displacement can be prevented from deviating from a predetermined value and the direction of deformation can be controlled, the error of the pressure sensor can be reduced.

【0053】また、CMOS回路と同一基板上に一体化
した半導体式圧力センサを製造できるため、回路部との
1チップ化が可能となり、小型化,低価格化が可能とな
る。
Further, since the semiconductor type pressure sensor integrated with the CMOS circuit on the same substrate can be manufactured, it is possible to form one chip with the circuit portion, and it is possible to reduce the size and cost.

【0054】[0054]

【発明の効果】本発明によれば、ダイヤフラムを少ない
工程で安価に封止できる。
According to the present invention, the diaphragm can be sealed at a low cost with a small number of steps.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1実施例の断面形状。FIG. 1 is a sectional view of a first embodiment of the present invention.

【図2】本発明の第1実施例の平面図。FIG. 2 is a plan view of the first embodiment of the present invention.

【図3】本発明の第2実施例の断面形状。FIG. 3 is a sectional view of a second embodiment of the present invention.

【図4】本発明の第2実施例の平面形状。FIG. 4 is a plan view of a second embodiment of the present invention.

【図5】本発明の製造工程図。FIG. 5 is a manufacturing process diagram of the present invention.

【図6】本発明の製造工程図。FIG. 6 is a manufacturing process diagram of the present invention.

【図7】本発明の第3実施例の断面形状。FIG. 7 is a sectional view of the third embodiment of the present invention.

【図8】本発明の圧力センサで気密封止が可能な条件。FIG. 8 shows conditions under which the pressure sensor of the present invention can be hermetically sealed.

【符号の説明】[Explanation of symbols]

10…足場、20…ダイアフラム封止部、30…接続
部、40…段差構造、50…空隙、110…半導体基
板、120…誘電体、130…固定電極、130a…固定電
極配線、130b…ダミー配線、130c…ダイアフラ
ム配線、140…バリア層、150…ダイアフラム構
造、160…LPCVDシリコン酸化膜、170…分離
層、200…ピエゾ抵抗素子、210…導電体、a…空
隙の気密封止に必要な最低膜厚さ、d…空隙量、g…有
効空隙量。
10 ... Scaffold, 20 ... Diaphragm sealing part, 30 ... Connection part, 40 ... Step structure, 50 ... Void, 110 ... Semiconductor substrate, 120 ... Dielectric material, 130 ... Fixed electrode, 130a ... Fixed electrode wiring, 130b ... Dummy wiring , 130c ... Diaphragm wiring, 140 ... Barrier layer, 150 ... Diaphragm structure, 160 ... LPCVD silicon oxide film, 170 ... Separation layer, 200 ... Piezoresistive element, 210 ... Conductor, a ... Minimum required for airtight sealing of voids. Film thickness, d ... void amount, g ... effective void amount.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 市川 範男 茨城県ひたちなか市高場2477番地 株式 会社 日立カーエンジニアリング内 (72)発明者 栗生 誠司 茨城県ひたちなか市高場2477番地 株式 会社 日立カーエンジニアリング内 (72)発明者 嶋田 智 茨城県日立市大みか町七丁目1番1号 株式会社 日立製作所 日立研究所内 (72)発明者 斉藤 明彦 茨城県日立市大みか町七丁目1番1号 株式会社 日立製作所 日立研究所内 (72)発明者 半沢 恵二 茨城県ひたちなか市高場2477番地 株式 会社 日立カーエンジニアリング内 (56)参考文献 特開 平6−252420(JP,A) 特開 平4−278464(JP,A) 特開 平6−50986(JP,A) 特開 昭64−13773(JP,A) 特開 昭63−25982(JP,A) 特開 昭62−232171(JP,A) 特開 平10−70287(JP,A) 特表 昭62−502645(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 29/84 G01L 9/04 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Norio Ichikawa 2477 Takaba, Hitachinaka City, Ibaraki Prefecture Hitachi Car Engineering Co., Ltd. (72) Inventor Seiji Kurio 2477 Takaba, Hitachinaka City, Ibaraki Hitachi Car Engineering Co., Ltd. 72) Inventor Satoshi Shimada 7-1, 1-1 Omika-cho, Hitachi City, Ibaraki Hitachi, Ltd. Hitachi Research Laboratory (72) Inventor Akihiko Saito 7-1 Omika-cho, Hitachi City, Ibaraki Hitachi Research Co., Ltd. Hitachi, Ltd. In-house (72) Inventor Keiji Hanzawa 2477 Takaba, Hitachinaka City, Ibaraki Hitachi Car Engineering Co., Ltd. (56) References JP-A-6-252420 (JP, A) JP-A-4-278464 (JP, A) Special Kaihei 6-50986 (JP, A) JP 64-13773 (JP, A) JP 63 -25982 (JP, A) JP 62-232171 (JP, A) JP 10-70287 (JP, A) Special table 62-502645 (JP, A) (58) Fields investigated (Int.Cl) . 7 , DB name) H01L 29/84 G01L 9/04

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】半導体基板と、 前記半導体基板表面に固定する足場部分を有し、圧力の
変化に応じて変位するダイアフラムと、 を備えた半導体式圧力センサにおいて、 前記半導体基板表面と前記ダイアフラムとの間を0.1
ないし1.3μmのほぼ一定の空隙とし、 LPCVD法により堆積された厚さが1.9μm より小
酸化シリコン膜によって、前記空隙を気密封止したこ
とを特徴とする半導体式圧力センサ。
1. A semiconductor pressure sensor, comprising: a semiconductor substrate; and a diaphragm having a scaffolding portion fixed to the surface of the semiconductor substrate, the diaphragm being displaced according to a change in pressure, the semiconductor substrate surface and the diaphragm. Between 0.1
To 1.3 μm, and the thickness deposited by LPCVD is less than 1.9 μm.
The semiconductor type pressure sensor, wherein the void is hermetically sealed by the silicon oxide film.
【請求項2】請求項1において、 前記ダイアフラムに段差構造を備えたことを特徴とする
半導体式圧力センサ。
2. The semiconductor pressure sensor according to claim 1, wherein the diaphragm has a step structure.
【請求項3】半導体基板と、 前記半導体基板表面に固定する足場部分を有し、圧力の
変化に応じて変位するダイアフラムとを備え、 前記半導体基板表面と前記ダイアフラムとの間を0.1
ないし1.3μmのほぼ一定の空隙とし、 LPCVD法により堆積された酸化シリコン膜によっ
て、前記空隙を気密封止し、 更に、前記ダイアフラムに段差構造を備えた半導体式圧
力センサであって、 前記段差構造をほぼ前記ダイアフラムの外周に向かって
放射状に配したことを特徴とする半導体式圧力センサ。
3. A semiconductor substrate and a scaffolding portion fixed to the surface of the semiconductor substrate,
A diaphragm that is displaced according to a change, and a distance between the surface of the semiconductor substrate and the diaphragm is 0.1.
To 1.3 μm, and a silicon oxide film deposited by the LPCVD method is used.
To hermetically seal the gap, and further to provide a semiconductor type pressure sensor having a step structure on the diaphragm.
A force sensor, wherein the step structure is arranged radially toward substantially the outer circumference of the diaphragm.
【請求項4】半導体基板と、 前記半導体基板表面に固定する足場部分を有し、圧力の
変化に応じて変位するダイアフラムとを備え、 前記半導体基板表面と前記ダイアフラムとの間を0.1
ないし1.3μmのほぼ 一定の空隙とし、 LPCVD法により堆積された酸化シリコン膜によっ
て、前記空隙を気密封止し、 更に、前記ダイアフラムに段差構造を備えた半導体式圧
力センサであって、 前記段差構造をほぼ前記ダイアフラムの外周に平行に配
したことを特徴とする半導体式圧力センサ。
4. A semiconductor substrate having a scaffold portion fixed to the semiconductor substrate surface, the pressure
A diaphragm that is displaced according to a change, and a distance between the surface of the semiconductor substrate and the diaphragm is 0.1.
To 1.3 μm, and a silicon oxide film deposited by the LPCVD method is used.
To hermetically seal the gap, and further to provide a semiconductor type pressure sensor having a step structure on the diaphragm.
A semiconductor pressure sensor , wherein the step structure is arranged substantially parallel to the outer circumference of the diaphragm.
【請求項5】請求項1〜のいずれかにおいて、 静電容量式であることを特徴とする半導体式圧力セン
サ。
5. The claim 1-4, semiconductor pressure sensor, which is a capacitance type
Sa.
【請求項6】請求項1〜のいずれかにおいて、 ピエゾ抵抗式であることを特徴とする半導体式圧力セン
サ。
6. The claim 1-4, semiconductor pressure sensor, which is a piezoresistive
Sa.
JP08544498A 1998-03-31 1998-03-31 Semiconductor pressure sensor Expired - Lifetime JP3441961B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP08544498A JP3441961B2 (en) 1998-03-31 1998-03-31 Semiconductor pressure sensor
US09/103,612 US6167761B1 (en) 1998-03-31 1998-06-24 Capacitance type pressure sensor with capacitive elements actuated by a diaphragm
DE69922727T DE69922727T2 (en) 1998-03-31 1999-03-30 Capacitive pressure transducer
EP99105163A EP0947816B1 (en) 1998-03-31 1999-03-30 Capacitive type pressure sensor
US10/247,637 US6877383B2 (en) 1998-03-31 2002-09-20 Capacitive type pressure sensor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP08544498A JP3441961B2 (en) 1998-03-31 1998-03-31 Semiconductor pressure sensor
US09/103,612 US6167761B1 (en) 1998-03-31 1998-06-24 Capacitance type pressure sensor with capacitive elements actuated by a diaphragm

Publications (2)

Publication Number Publication Date
JPH11284204A JPH11284204A (en) 1999-10-15
JP3441961B2 true JP3441961B2 (en) 2003-09-02

Family

ID=26426447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08544498A Expired - Lifetime JP3441961B2 (en) 1998-03-31 1998-03-31 Semiconductor pressure sensor

Country Status (1)

Country Link
JP (1) JP3441961B2 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002257616A (en) * 2001-03-06 2002-09-11 Seiko Epson Corp Sensor and method of manufacturing the same
JP2005201818A (en) * 2004-01-16 2005-07-28 Alps Electric Co Ltd Pressure sensor
KR100759253B1 (en) * 2004-12-31 2007-09-17 매그나칩 반도체 유한회사 Method for menufacturing pressure sensor
ATE511633T1 (en) * 2006-01-18 2011-06-15 Inficon Gmbh VACUUM MEASURING CELL WITH MEMBRANE
JP4737140B2 (en) 2006-10-20 2011-07-27 セイコーエプソン株式会社 MEMS device and manufacturing method thereof
JP2009257916A (en) * 2008-04-16 2009-11-05 Oki Semiconductor Co Ltd Capacitive pressure sensor and method of providing capacitance compensation signal
JP5247605B2 (en) * 2009-06-23 2013-07-24 京セラ株式会社 Base for pressure detection device and pressure detection device
JP2013156066A (en) 2012-01-27 2013-08-15 Wacom Co Ltd Electrical capacitance pressure sensing semiconductor device
JP5892595B2 (en) 2012-02-06 2016-03-23 株式会社ワコム Position indicator
JP6511368B2 (en) * 2015-09-01 2019-05-15 アズビル株式会社 Micro mechanical device

Also Published As

Publication number Publication date
JPH11284204A (en) 1999-10-15

Similar Documents

Publication Publication Date Title
EP0947816B1 (en) Capacitive type pressure sensor
US6877383B2 (en) Capacitive type pressure sensor
US6109113A (en) Silicon micromachined capacitive pressure sensor and method of manufacture
US5929497A (en) Batch processed multi-lead vacuum packaging for integrated sensors and circuits
JP4376322B2 (en) Method for manufacturing a semiconductor member
JP3114570B2 (en) Capacitive pressure sensor
US20110108932A1 (en) Micromechanical Capacitive Sensor Element
CN102121856B (en) Semiconductor pressure sensor and method for manufacturing the same
US5589810A (en) Semiconductor pressure sensor and related methodology with polysilicon diaphragm and single-crystal gage elements
JPH0750789B2 (en) Method for manufacturing semiconductor pressure converter
WO2001014842A1 (en) Semiconductor pressure sensor and pressure sensing device
JP3441961B2 (en) Semiconductor pressure sensor
US5095349A (en) Semiconductor pressure sensor and method of manufacturing same
KR100528553B1 (en) Optical semiconductor device and its manufacturing method
US5317922A (en) Capacitance transducer article and method of fabrication
USRE34893E (en) Semiconductor pressure sensor and method of manufacturing same
US8471346B2 (en) Semiconductor device including a cavity
JP2000230875A (en) Circuit built-in type sensor and pressure-detecting device using it
JP3359871B2 (en) Capacitive pressure sensor and method of manufacturing the same
JP3629185B2 (en) Semiconductor sensor and manufacturing method thereof
JPH06213747A (en) Capacitive semiconductor sensor
JP2001099734A (en) Semiconductor capacity type pressure sensor
JPH06196721A (en) Semiconductor accelerometer and manufacture thereof
JP3638469B2 (en) Semiconductor acceleration sensor
JPS6176961A (en) Semiconductor acceleration sensor

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080620

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080620

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090620

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100620

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100620

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100620

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120620

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120620

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130620

Year of fee payment: 10

EXPY Cancellation because of completion of term