JP3441097B2 - プログラムファイル更新方式 - Google Patents
プログラムファイル更新方式Info
- Publication number
- JP3441097B2 JP3441097B2 JP26962492A JP26962492A JP3441097B2 JP 3441097 B2 JP3441097 B2 JP 3441097B2 JP 26962492 A JP26962492 A JP 26962492A JP 26962492 A JP26962492 A JP 26962492A JP 3441097 B2 JP3441097 B2 JP 3441097B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- program
- memory area
- communication
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Information Transfer Between Computers (AREA)
- Computer And Data Communications (AREA)
- Stored Programmes (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、外部との通信処理を行
う通信Ｉ／Ｏ装置を有し蓄積プログラム方式の情報処理
を行う情報通信処理装置における、プログラムファイル
更新方式に関する。
う通信Ｉ／Ｏ装置を有し蓄積プログラム方式の情報処理
を行う情報通信処理装置における、プログラムファイル
更新方式に関する。
【０００２】
【従来の技術】従来、情報通信処理装置でのサービス無
中断のファイル更新は、情報通信処理装置全体を２重化
構成とし、ＡＣＴ系の情報通信処理装置によりサービス
中に、ＳＢＹ系の情報通信処理装置を切り離して新ファ
イルをロードした後、ＡＣＴ系からＳＢＹ系へ装置全体
を切り替えることにより実現されてきた（参考資料「電
子交換機の運転と保全［改定版］」：山田、大庭 昭和
５７年 オーム社）。
中断のファイル更新は、情報通信処理装置全体を２重化
構成とし、ＡＣＴ系の情報通信処理装置によりサービス
中に、ＳＢＹ系の情報通信処理装置を切り離して新ファ
イルをロードした後、ＡＣＴ系からＳＢＹ系へ装置全体
を切り替えることにより実現されてきた（参考資料「電
子交換機の運転と保全［改定版］」：山田、大庭 昭和
５７年 オーム社）。
【０００３】
【発明が解決しようとする課題】従来方式では情報通信
処理装置の２重化を前提とするため、装置コストが高く
なる上、切り替え対象の系がプロセッサのみでなく通信
Ｉ／Ｏ装置を含んでいるため、通信Ｉ／Ｏ装置の切り替
えにより外部との通信が切断されるという問題点があっ
た。
処理装置の２重化を前提とするため、装置コストが高く
なる上、切り替え対象の系がプロセッサのみでなく通信
Ｉ／Ｏ装置を含んでいるため、通信Ｉ／Ｏ装置の切り替
えにより外部との通信が切断されるという問題点があっ
た。
【０００４】本発明は、従来の問題点を解決し、情報通
信処理装置において、外部から見た通信処理を切断せず
に、内部で情報通信処理を実行中のプログラムを新たな
プログラムに更新し、処理を継続するプログラムファイ
ル更新方式を提供することを目的とする。
信処理装置において、外部から見た通信処理を切断せず
に、内部で情報通信処理を実行中のプログラムを新たな
プログラムに更新し、処理を継続するプログラムファイ
ル更新方式を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明は上記目的を達成
するため、その一態様は、プロセッサ（１２）、メモ
リ、及び外部と通信を行う１つ又は複数の通信Ｉ／Ｏ装
置（１３）から構成され、前記プロセッサ（１２）が前
記メモリ上にロードしたプログラムに従って前記通信Ｉ
／Ｏ装置（１３）を制御して外部と通信処理を行うと共
に、内部で情報処理を行う情報通信処理装置（１１）に
おいて、プログラムをロードするためのメモリエリアを
複数面化し、前記複数メモリエリアのうち少なくとも１
つを共通メモリエリア（１４）とし、前記共通メモリエ
リア（１４）以外の前記複数メモリエリア（１５１，１
５２，…，１５ｎ）は任意の２つのメモリエリアのアド
レスを入れ替えるアドレス変換機構（１６）を備えたメ
モリエリアとし、前記プロセッサ（１２）は、前記共通
メモリエリア（１４）と前記入れ替え可能な複数面のメ
モリエリア（１５１，１５２，…，１５ｎ）のうちの１
つまたは複数にロードされたプログラムに従ってオンラ
イン処理中に、並行して前記通信Ｉ／Ｏ装置（１３）の
１つを経由して、新プログラムファイルを外部から受信
し、利用していない前記入れ替え可能なメモリエリア
（１５１，１５２，…，１５ｎ ）にロードした後、該新
プログラムと交換すべき旧プログラムの処理を特定の中
断点で停止し、該旧プログラムをロードしている前記入
れ替え可能なメモリエリア（１５１，１５２，…，１５
ｎ）から再開に必要な引き継ぎ情報を前記共通メモリエ
リア（１４）内に引き継ぎ、前記アドレス変換機構（１
６）を起動して前記新プログラムファイルをロードした
メモリエリア（１５１，１５２，…，１５ｎ）のアドレ
スが実行メモリエリアアドレスとなるよう入れ替え、前
記引き継ぎ情報を読み出した際と同一のアドレスに書き
込むことで、旧プログラムでの処理状態を引き継いで新
プログラムファイルにより処理を再開することを特徴と
する。
するため、その一態様は、プロセッサ（１２）、メモ
リ、及び外部と通信を行う１つ又は複数の通信Ｉ／Ｏ装
置（１３）から構成され、前記プロセッサ（１２）が前
記メモリ上にロードしたプログラムに従って前記通信Ｉ
／Ｏ装置（１３）を制御して外部と通信処理を行うと共
に、内部で情報処理を行う情報通信処理装置（１１）に
おいて、プログラムをロードするためのメモリエリアを
複数面化し、前記複数メモリエリアのうち少なくとも１
つを共通メモリエリア（１４）とし、前記共通メモリエ
リア（１４）以外の前記複数メモリエリア（１５１，１
５２，…，１５ｎ）は任意の２つのメモリエリアのアド
レスを入れ替えるアドレス変換機構（１６）を備えたメ
モリエリアとし、前記プロセッサ（１２）は、前記共通
メモリエリア（１４）と前記入れ替え可能な複数面のメ
モリエリア（１５１，１５２，…，１５ｎ）のうちの１
つまたは複数にロードされたプログラムに従ってオンラ
イン処理中に、並行して前記通信Ｉ／Ｏ装置（１３）の
１つを経由して、新プログラムファイルを外部から受信
し、利用していない前記入れ替え可能なメモリエリア
（１５１，１５２，…，１５ｎ ）にロードした後、該新
プログラムと交換すべき旧プログラムの処理を特定の中
断点で停止し、該旧プログラムをロードしている前記入
れ替え可能なメモリエリア（１５１，１５２，…，１５
ｎ）から再開に必要な引き継ぎ情報を前記共通メモリエ
リア（１４）内に引き継ぎ、前記アドレス変換機構（１
６）を起動して前記新プログラムファイルをロードした
メモリエリア（１５１，１５２，…，１５ｎ）のアドレ
スが実行メモリエリアアドレスとなるよう入れ替え、前
記引き継ぎ情報を読み出した際と同一のアドレスに書き
込むことで、旧プログラムでの処理状態を引き継いで新
プログラムファイルにより処理を再開することを特徴と
する。
【０００６】また他の態様として、プログラムをロード
するための物理メモリ（２４）を仮想記憶方式で利用す
るためのメモリ管理機構（２５）を備え、前記メモリ管
理機構（２５）は前記物理メモリ（２４）上に固有の識
別番号で識別される論理メモリ空間を複数面設け、すべ
ての前記複数の論理メモリ空間内の特定のアドレス領域
は同一の物理メモリ（２４）領域にマッピングされる共
通メモリエリアとし、前記複数の論理メモリ空間内の前
記共通メモリエリア以外のアドレス領域は各メモリ空間
内でのみ利用可能な物理メモリ（２４）領域にマッピン
グされる専用メモリエリアとし、前記プロセッサ（２
２）からの指示で任意の２つの論理メモリ空間の識別番
号を入れ替える論理メモリ空間入れ替え機能を有し、前
記プロセッサ（２２）は、前記論理メモリ空間の１つま
たは複数にロードされたプログラムに従ってオンライン
処理中に、並行して前記通信Ｉ／Ｏ装置（２３）の１つ
を経由して、新プログラムファイルを外部から受信し、
利用していない前記論理メモリ空間にロードした後、該
新プログラムと交換すべき旧プログラムの処理を特定の
中断点で停止し、該旧プログラムをロードしている前記
論理メモリ空間内で再開に必要な引き継ぎ情報を共通メ
モリエリア内に引き継ぎ、前記論理メモリ空間入れ替え
機能を起動して前記新プログラムファイルをロードした
論理メモリ空間が実行論理メモリ空間となるよう入れ替
え、前記共通メモリエリア内の前記引き継ぎ情報を読み
出した際と同一のアドレスに書き込むことで、旧プログ
ラムでの処理状態を引き継いで新プログラムファイルに
より処理を再開することを特徴とする。
するための物理メモリ（２４）を仮想記憶方式で利用す
るためのメモリ管理機構（２５）を備え、前記メモリ管
理機構（２５）は前記物理メモリ（２４）上に固有の識
別番号で識別される論理メモリ空間を複数面設け、すべ
ての前記複数の論理メモリ空間内の特定のアドレス領域
は同一の物理メモリ（２４）領域にマッピングされる共
通メモリエリアとし、前記複数の論理メモリ空間内の前
記共通メモリエリア以外のアドレス領域は各メモリ空間
内でのみ利用可能な物理メモリ（２４）領域にマッピン
グされる専用メモリエリアとし、前記プロセッサ（２
２）からの指示で任意の２つの論理メモリ空間の識別番
号を入れ替える論理メモリ空間入れ替え機能を有し、前
記プロセッサ（２２）は、前記論理メモリ空間の１つま
たは複数にロードされたプログラムに従ってオンライン
処理中に、並行して前記通信Ｉ／Ｏ装置（２３）の１つ
を経由して、新プログラムファイルを外部から受信し、
利用していない前記論理メモリ空間にロードした後、該
新プログラムと交換すべき旧プログラムの処理を特定の
中断点で停止し、該旧プログラムをロードしている前記
論理メモリ空間内で再開に必要な引き継ぎ情報を共通メ
モリエリア内に引き継ぎ、前記論理メモリ空間入れ替え
機能を起動して前記新プログラムファイルをロードした
論理メモリ空間が実行論理メモリ空間となるよう入れ替
え、前記共通メモリエリア内の前記引き継ぎ情報を読み
出した際と同一のアドレスに書き込むことで、旧プログ
ラムでの処理状態を引き継いで新プログラムファイルに
より処理を再開することを特徴とする。
【０００７】
【作用】本発明では、情報通信処理装置（１１）内部に
プログラムをロードするためのメモリエリア（１５１，
１５２，…，１５ｎ）を複数面化する機構を持たせ、プ
ロセッサ（１２）からの指示で当該メモリエリア（１５
１，１５２，…，１５ｎ）を入れ替える機構と入れ替え
の影響を受けずに常にアクセス可能な共通メモリエリア
（１４）を備えることにより、上記プロセッサ（１２）
が、上記入れ替え可能な複数面のメモリエリア（１５
１，１５２，…，１５ｎ）のうち、１つの面にロードさ
れたプログラムに従ってオンライン処理中に、上記通信
Ｉ／Ｏ装置（１３）の１つを経由して、新プログラムフ
ァイルを外部から受信し、オンライン処理に使用されて
いない入れ替え可能なメモリエリア（１５１，１５２，
…，１５ｎ）に新プログラムをロードした後、上記プロ
セッサ（１２）がファイル更新対象のプログラムの実行
を特定の中断点で停止して、前記共通メモリエリア（１
４）に再開に必要な引き継ぎ情報を転送し、メモリエリ
ア（１５１，１５２，…，１５ｎ）を入れ替える機構を
起動して、プログラム実行メモリエリアを旧プログラム
をロードしたメモリエリアから新プログラムをロードし
たメモリエリアに入れ替え、前記共通メモリエリア（１
４）内の引き継ぎ情報を利用して新プログラムにより処
理を再開することを特徴とする。
プログラムをロードするためのメモリエリア（１５１，
１５２，…，１５ｎ）を複数面化する機構を持たせ、プ
ロセッサ（１２）からの指示で当該メモリエリア（１５
１，１５２，…，１５ｎ）を入れ替える機構と入れ替え
の影響を受けずに常にアクセス可能な共通メモリエリア
（１４）を備えることにより、上記プロセッサ（１２）
が、上記入れ替え可能な複数面のメモリエリア（１５
１，１５２，…，１５ｎ）のうち、１つの面にロードさ
れたプログラムに従ってオンライン処理中に、上記通信
Ｉ／Ｏ装置（１３）の１つを経由して、新プログラムフ
ァイルを外部から受信し、オンライン処理に使用されて
いない入れ替え可能なメモリエリア（１５１，１５２，
…，１５ｎ）に新プログラムをロードした後、上記プロ
セッサ（１２）がファイル更新対象のプログラムの実行
を特定の中断点で停止して、前記共通メモリエリア（１
４）に再開に必要な引き継ぎ情報を転送し、メモリエリ
ア（１５１，１５２，…，１５ｎ）を入れ替える機構を
起動して、プログラム実行メモリエリアを旧プログラム
をロードしたメモリエリアから新プログラムをロードし
たメモリエリアに入れ替え、前記共通メモリエリア（１
４）内の引き継ぎ情報を利用して新プログラムにより処
理を再開することを特徴とする。
【０００８】以上に説明したように、本発明では情報通
信処理装置（１１）内のメモリを使用してプログラムフ
ァイル更新を実現するため、情報通信処理装置（１１）
全体の２重化を必要としないため簡易な装置構成で実現
可能であると共に、情報通信処理装置（１１）内の通信
Ｉ／Ｏ装置（１３，２３）はファイル更新の前後を通じ
て全く切り替えの影響を受けないので外部装置との通信
を継続可能であるという利点を有している。
信処理装置（１１）内のメモリを使用してプログラムフ
ァイル更新を実現するため、情報通信処理装置（１１）
全体の２重化を必要としないため簡易な装置構成で実現
可能であると共に、情報通信処理装置（１１）内の通信
Ｉ／Ｏ装置（１３，２３）はファイル更新の前後を通じ
て全く切り替えの影響を受けないので外部装置との通信
を継続可能であるという利点を有している。
【０００９】
【実施例】（実施例１）
図１は、本発明の第１の実施例としての物理的に複数面
のメモリを備える場合のプログラムファイル更新方式の
模式的ブロック構成図である。
のメモリを備える場合のプログラムファイル更新方式の
模式的ブロック構成図である。
【００１０】図１において、１１は情報通信処理装置、
１２はプロセッサ、１３は外部装置と通信を行う通信Ｉ
／Ｏ装置、１４は共通メモリエリア、１５１〜１５ｎは
入れ替え可能なメモリエリア、１６はメモリアクセス用
アドレスの一部（例えば上位ビット）をハードウェア的
に操作することにより物理的にメモリエリア１５１〜１
５ｎのアドレスを入れ替えるアドレス変換機構である。
１２はプロセッサ、１３は外部装置と通信を行う通信Ｉ
／Ｏ装置、１４は共通メモリエリア、１５１〜１５ｎは
入れ替え可能なメモリエリア、１６はメモリアクセス用
アドレスの一部（例えば上位ビット）をハードウェア的
に操作することにより物理的にメモリエリア１５１〜１
５ｎのアドレスを入れ替えるアドレス変換機構である。
【００１１】通常動作時にはプロセッサ１２は、共通メ
モリエリア１４と入れ替え可能なメモリエリアの一部を
使用して処理を実行する。
モリエリア１４と入れ替え可能なメモリエリアの一部を
使用して処理を実行する。
【００１２】ファイル更新時には、プロセッサ１２は通
信Ｉ／Ｏ装置１３を介して外部から新ファイルを受信
し、未使用の入れ替え可能なメモリエリアにロードす
る。
信Ｉ／Ｏ装置１３を介して外部から新ファイルを受信
し、未使用の入れ替え可能なメモリエリアにロードす
る。
【００１３】ファイルロード完了後、新ファイルに対応
する旧ファイルをロードしているメモリエリアでの処理
を特定の中断点で停止し、再開に必要な引き継ぎ情報を
共通メモリエリア１４内の特定領域に転送し、プロセッ
サ１２からのアドレス変換指示コマンド等でアドレス変
換機構１６を操作して前記の２つのメモリエリアのプロ
セッサ１２に対するアドレスを入れ替え、新ファイルの
メモリエリアがあたかも旧ファイルのメモリエリアであ
るかのように処理を再開することにより、ファイル更新
を実現する。
する旧ファイルをロードしているメモリエリアでの処理
を特定の中断点で停止し、再開に必要な引き継ぎ情報を
共通メモリエリア１４内の特定領域に転送し、プロセッ
サ１２からのアドレス変換指示コマンド等でアドレス変
換機構１６を操作して前記の２つのメモリエリアのプロ
セッサ１２に対するアドレスを入れ替え、新ファイルの
メモリエリアがあたかも旧ファイルのメモリエリアであ
るかのように処理を再開することにより、ファイル更新
を実現する。
【００１４】例えば、メモリエリアと物理アドレスの関
係は、図２のようになる。
係は、図２のようになる。
【００１５】この例では、アドレス空間を４ブロックに
分け、それぞれにメモリエリアを割付ける。
分け、それぞれにメモリエリアを割付ける。
【００１６】アドレス変換機構１６では、例えば、メモ
リエリア２を旧プログラムを格納したエリア、メモリエ
リア３を新プログラムを格納したエリアとすると、旧プ
ログラム実行中は、プロセッサ１２が送出したアドレス
をそのまま用いるが、プロセッサ１２からアドレス変換
指示があった場合には、プロセッサ１２が送出したアド
レスの上記２ビット“１０”を“１１”に自動的に変換
して、メモリエリアにアクセスする。
リエリア２を旧プログラムを格納したエリア、メモリエ
リア３を新プログラムを格納したエリアとすると、旧プ
ログラム実行中は、プロセッサ１２が送出したアドレス
をそのまま用いるが、プロセッサ１２からアドレス変換
指示があった場合には、プロセッサ１２が送出したアド
レスの上記２ビット“１０”を“１１”に自動的に変換
して、メモリエリアにアクセスする。
【００１７】アドレス変換機構１６の具体的な構成は、
ここでは省略するが、周知の技術で容易に構成できるも
のである。
ここでは省略するが、周知の技術で容易に構成できるも
のである。
【００１８】（実施例２）
図３及び図４は、本発明の第２の実施例としての仮想記
憶機能を利用する場合のプログラムファイル更新方式の
模式的ブロック構成図及びメモリ利用の概要図である。
憶機能を利用する場合のプログラムファイル更新方式の
模式的ブロック構成図及びメモリ利用の概要図である。
【００１９】図３において、２１は情報通信処理装置、
２２はメインプロセッサ、２３は外部装置と通信を行う
通信Ｉ／Ｏ装置、２４が物理メモリ、２５がメモリ管理
機構であり、物理メモリ２４はメモリ管理機構２５とＯ
Ｓの処理によって図４の例に示すような複数の論理メモ
リ空間として利用される。
２２はメインプロセッサ、２３は外部装置と通信を行う
通信Ｉ／Ｏ装置、２４が物理メモリ、２５がメモリ管理
機構であり、物理メモリ２４はメモリ管理機構２５とＯ
Ｓの処理によって図４の例に示すような複数の論理メモ
リ空間として利用される。
【００２０】該各論理メモリ空間はＯＳによって論理番
号で識別管理され、各論理メモリ空間内の特定アドレス
領域は、共通メモリエリアとしてどの論理メモリ空間で
も同一の物理メモリ２４にマッピングすることにより、
同一の内容にアクセス可能である。
号で識別管理され、各論理メモリ空間内の特定アドレス
領域は、共通メモリエリアとしてどの論理メモリ空間で
も同一の物理メモリ２４にマッピングすることにより、
同一の内容にアクセス可能である。
【００２１】通常動作時にはプロセッサ２２は、ＯＳの
制御下で１つ以上の論理メモリ空間にプログラムをロー
ドして各処理を実行する。
制御下で１つ以上の論理メモリ空間にプログラムをロー
ドして各処理を実行する。
【００２２】ファイル更新時には、プロセッサ２２は通
信Ｉ／Ｏ装置２３を介して外部から新ファイルを受信
し、未使用の論理メモリ空間へ当該新ファイルをロード
する。
信Ｉ／Ｏ装置２３を介して外部から新ファイルを受信
し、未使用の論理メモリ空間へ当該新ファイルをロード
する。
【００２３】ファイルロード完了後、新ファイルで置き
換えるべき旧ファイルをロードしているメモリエリアで
の処理を特定の中断点で停止し、再開に必要な引き継ぎ
情報を前記共通メモリエリア内の特定領域に転送し、メ
モリ管理機構２５を操作して前記の２つの論理メモリ空
間の論理番号を入れ替え、新ファイルの論理メモリ空間
があたかも旧ファイルの論理メモリ空間であるかのよう
に処理を再開することにより、ファイル更新を実現す
る。
換えるべき旧ファイルをロードしているメモリエリアで
の処理を特定の中断点で停止し、再開に必要な引き継ぎ
情報を前記共通メモリエリア内の特定領域に転送し、メ
モリ管理機構２５を操作して前記の２つの論理メモリ空
間の論理番号を入れ替え、新ファイルの論理メモリ空間
があたかも旧ファイルの論理メモリ空間であるかのよう
に処理を再開することにより、ファイル更新を実現す
る。
【００２４】
【発明の効果】本発明は以上に説明したとおり、アドレ
ス変換機構、もしくは仮想記憶方式でのメモリ管理機構
を利用して処理状態を引き継いでプログラムファイル更
新を実現することができる。
ス変換機構、もしくは仮想記憶方式でのメモリ管理機構
を利用して処理状態を引き継いでプログラムファイル更
新を実現することができる。
【００２５】本発明は、情報通信処理装置全体を２重化
する必要がないため、単純な装置構成で、通信Ｉ／Ｏ装
置の切り替えもしくはリセットも行わず、外部から見て
通信処理および情報処理を中断すること無しで、新規プ
ログラムへのファイル更新を実現することが可能とな
る。
する必要がないため、単純な装置構成で、通信Ｉ／Ｏ装
置の切り替えもしくはリセットも行わず、外部から見て
通信処理および情報処理を中断すること無しで、新規プ
ログラムへのファイル更新を実現することが可能とな
る。
【図１】本発明の第１の実施例としてのプログラムファ
イル更新方式を説明する模式的ブロック構成図
イル更新方式を説明する模式的ブロック構成図
【図２】本発明の第１の実施例としてのプログラムファ
イル更新方式におけるメモリエリアと物理アドレスの関
係を説明する図
イル更新方式におけるメモリエリアと物理アドレスの関
係を説明する図
【図３】本発明の第２の実施例としてのプログラムファ
イル更新方式を説明する模式的ブロック構成図
イル更新方式を説明する模式的ブロック構成図
【図４】本発明の第２の実施例としてのプログラムファ
イル更新方式におけるメモリ利用の概要図であって、メ
モリ管理機構２５によるマッピング例を説明する図
イル更新方式におけるメモリ利用の概要図であって、メ
モリ管理機構２５によるマッピング例を説明する図
１１，２１ 情報通信処理装置１２ プロセッサ
１３，２３ 通信Ｉ／Ｏ装置
１４ 共通メモリエリア
１５１〜１５ｎ メモリエリア
１６ アドレス変換機構２２ メインプロセッサ
２４ 物理メモリ
２５ メモリ管理機構
フロントページの続き
(72)発明者 鈴木 寿和
東京都千代田区内幸町一丁目１番６号
日本電信電話株式会社内
(72)発明者 市川 弘幸
東京都千代田区内幸町一丁目１番６号
日本電信電話株式会社内
(72)発明者 藤田 克孝
東京都千代田区内幸町一丁目１番６号
日本電信電話株式会社内
(72)発明者 東 勲
東京都千代田区内幸町一丁目１番６号
日本電信電話株式会社内
(72)発明者 薄井 正
東京都千代田区内幸町一丁目１番６号
日本電信電話株式会社内
(72)発明者 土橋 光則
神奈川県川崎市中原区上小田中1015番地
富士通株式会社内
(72)発明者 河合 淳夫
神奈川県横浜市戸塚区戸塚町216番地
株式会社日立製作所情報通信事業部内
(56)参考文献 特開 昭62−115558（ＪＰ，Ａ)
特開 平４−23154（ＪＰ，Ａ)
特開 平４−37938（ＪＰ，Ａ)
特開 平４−184553（ＪＰ，Ａ)
特開 平３−102426（ＪＰ，Ａ)
Claims (2)
- 【請求項１】 プロセッサ、メモリ、及び外部と通信を
行う１つ又は複数の通信Ｉ／Ｏ装置から構成され、前記
プロセッサが前記メモリ上にロードしたプログラムに従
って前記通信Ｉ／Ｏ装置を制御して外部と通信処理を行
うと共に、内部で情報処理を行う情報通信処理装置にお
いて、 プログラムをロードするためのメモリエリアを複数面化
し、前記複数メモリエリアのうち少なくとも１つを共通
メモリエリアとし、前記共通メモリエリア以外の前記複
数メモリエリアは任意の２つのメモリエリアのアドレス
を入れ替えるアドレス変換機構を備えたメモリエリアと
し、 前記プロセッサは、前記共通メモリエリアと前記入れ替
え可能な複数面のメモリエリアのうちの１つまたは複数
にロードされたプログラムに従ってオンライン処理中
に、並行して前記通信Ｉ／Ｏ装置の１つを経由して、新
プログラムファイルを外部から受信し、利用していない
前記入れ替え可能なメモリエリアにロードした後、該新
プログラムと交換すべき旧プログラムの処理を特定の中
断点で停止し、該旧プログラムをロードしている前記入
れ替え可能なメモリエリアから再開に必要な引き継ぎ情
報を前記共通メモリエリア内に引き継ぎ、前記アドレス
変換機構を起動して前記新プログラムファイルをロード
したメモリエリアのアドレスが実行メモリエリアアドレ
スとなるよう入れ替え、前記引き継ぎ情報を読み出した
際と同一のアドレスに書き込むことで、旧プログラムで
の処理状態を引き継いで新プログラムファイルにより処
理を再開することを特徴とするプログラムファイル更新
方式。 - 【請求項２】 プロセッサ、メモリ、及び外部と通信を
行う１つ又は複数の通信Ｉ／Ｏ装置から構成され、前記
プロセッサが前記メモリ上にロードしたプログラムに従
って前記通信Ｉ／Ｏ装置を制御して外部と通信処理を行
うと共に、内部で情報処理を行う情報通信処理装置にお
いて、 プログラムをロードするための物理メモリを仮想記憶方
式で利用するためのメモリ管理機構を備え、前記メモリ
管理機構は前記物理メモリ上に固有の識別番号で識別さ
れる論理メモリ空間を複数面設け、すべての前記複数の
論理メモリ空間内の特定のアドレス領域は同一の物理メ
モリ領域にマッピングされる共通メモリエリアとし、前
記複数の論理メモリ空間内の前記共通メモリエリア以外
のアドレス領域は各メモリ空間内でのみ利用可能な物理
メモリ領域にマッピングされる専用メモリエリアとし、
前記プロセッサからの指示で任意の２つの論理メモリ空
間の識別番号を入れ替える論理メモリ空間入れ替え機能
を有し、前記プロセッサは、前記論理メモリ空間の１つ
または複数にロードされたプログラムに従ってオンライ
ン処理中に、並行して前記通信Ｉ／Ｏ装置の１つを経由
して、新プログラムファイルを外部から受信し、利用し
ていない前記論理メモリ空間にロードした後、該新プロ
グラムと交換すべき旧プログラムの処理を特定の中断点
で停止し、該旧プログラムをロードしている前記論理メ
モリ空間内で再開に必要な引き継ぎ情報を共通メモリエ
リア内に引き継ぎ、前記論理メモリ空間入れ替え機能を
起動して前記新プログラムファイルをロードした論理メ
モリ空間が実行論理メモリ空間となるよう入れ替え、前
記共通メモリエリア内の前記引き継ぎ情報を読み出した
際と同一のアドレスに書き込むことで、旧プログラムで
の処理状態を引き継いで新プログラムファイルにより処
理を再開することを特徴とする、プログラムファイル更
新方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26962492A JP3441097B2 (ja) | 1992-09-11 | 1992-09-11 | プログラムファイル更新方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26962492A JP3441097B2 (ja) | 1992-09-11 | 1992-09-11 | プログラムファイル更新方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0695988A JPH0695988A (ja) | 1994-04-08 |
| JP3441097B2 true JP3441097B2 (ja) | 2003-08-25 |
Family
ID=17474947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26962492A Expired - Fee Related JP3441097B2 (ja) | 1992-09-11 | 1992-09-11 | プログラムファイル更新方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3441097B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4654711B2 (ja) * | 2005-02-25 | 2011-03-23 | パナソニック株式会社 | Ｉｐネットワーク通信装置およびブートプログラム更新方法 |
| JP2006268172A (ja) * | 2005-03-22 | 2006-10-05 | Nec Corp | サーバシステムおよびオンラインソフトウェア更新方法 |
| KR101538553B1 (ko) * | 2013-11-21 | 2015-07-29 | 주식회사 엘지유플러스 | 자원 배분 판단 서버 및 그 제어방법과, 그 자원 배분 판단 서버와 통신하는 통신 단말기 및 그 제어방법 |
-
1992
- 1992-09-11 JP JP26962492A patent/JP3441097B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0695988A (ja) | 1994-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7107411B2 (en) | Apparatus method and system for fault tolerant virtual memory management | |
| US6687849B1 (en) | Method and apparatus for implementing fault-tolerant processing without duplicating working process | |
| US20010001870A1 (en) | System and method for on-line, real time, data migration | |
| US20040260919A1 (en) | Computer system and method therefor to bootup the system quickly after initialization | |
| EP3761564B1 (en) | Master/standby container system switch | |
| US6654880B1 (en) | Method and apparatus for reducing system down time by restarting system using a primary memory before dumping contents of a standby memory to external storage | |
| JP2003345528A (ja) | 記憶システム | |
| JPH11259285A (ja) | オペレーティングシステムのモジュール入れ替え方法及びモジュールの入れ替えを作う処理装置 | |
| JP3441097B2 (ja) | プログラムファイル更新方式 | |
| US11789613B2 (en) | Storage system and data processing method | |
| US7296179B2 (en) | Node removal using remote back-up system memory | |
| JPH0430231A (ja) | 主記憶アドレッシング方式 | |
| US20050097208A1 (en) | Node removal using remote back-up system memory | |
| JP2010079837A (ja) | プログラム更新方法及びプログラム更新装置 | |
| JP2007264976A (ja) | コンピュータシステム、データ退避方法、及び、プログラム | |
| JP2022511405A (ja) | 持続性メモリクリーニング | |
| JP2001100930A (ja) | ミラーディスク制御装置 | |
| JP2006260141A (ja) | 記憶システムの制御方法、記憶システム、記憶制御装置、記憶システムの制御プログラム、情報処理システム | |
| CN116841733A (zh) | 一种内存访问方法、设备及存储介质 | |
| JPH10340215A (ja) | データバックアップ方式 | |
| JPS59148492A (ja) | 二重化構成電子交換機の再開処理方式 | |
| JPH0954690A (ja) | ファイル入替方式 | |
| JPH04111639A (ja) | 通信システムのサービス無中断運転方式 | |
| JPH07319717A (ja) | 情報処理装置のプログラム切替方法 | |
| KR100560563B1 (ko) | 이동통신 교환기에서의 프로세서간 액티브/스탠드바이 이중화장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010220 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |