Nothing Special   »   [go: up one dir, main page]

JP3336095B2 - 半導体モジュールの製造方法 - Google Patents

半導体モジュールの製造方法

Info

Publication number
JP3336095B2
JP3336095B2 JP29249793A JP29249793A JP3336095B2 JP 3336095 B2 JP3336095 B2 JP 3336095B2 JP 29249793 A JP29249793 A JP 29249793A JP 29249793 A JP29249793 A JP 29249793A JP 3336095 B2 JP3336095 B2 JP 3336095B2
Authority
JP
Japan
Prior art keywords
bottom plate
press die
ceramic substrate
semiconductor module
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP29249793A
Other languages
English (en)
Other versions
JPH07169781A (ja
Inventor
クーネルト ラインホルト
シユワルツバウエル ヘルベルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE4233073A priority Critical patent/DE4233073A1/de
Priority to EP93117215A priority patent/EP0650189B1/de
Application filed by Siemens AG filed Critical Siemens AG
Priority to JP29249793A priority patent/JP3336095B2/ja
Priority to US08/157,915 priority patent/US5379942A/en
Publication of JPH07169781A publication Critical patent/JPH07169781A/ja
Application granted granted Critical
Publication of JP3336095B2 publication Critical patent/JP3336095B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B30—PRESSES
    • B30B—PRESSES IN GENERAL
    • B30B5/00—Presses characterised by the use of pressing means other than those mentioned in the preceding groups
    • B30B5/02—Presses characterised by the use of pressing means other than those mentioned in the preceding groups wherein the pressing means is in the form of a flexible element, e.g. diaphragm, urged by fluid pressure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/002—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating specially adapted for particular articles or work
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B30—PRESSES
    • B30B—PRESSES IN GENERAL
    • B30B15/00—Details of, or accessories for, presses; Auxiliary measures in connection with pressing
    • B30B15/02—Dies; Inserts therefor; Mounting thereof; Moulds
    • B30B15/022—Moulds for compacting material in powder, granular of pasta form
    • B30B15/024—Moulds for compacting material in powder, granular of pasta form using elastic mould parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4878—Mechanical treatment, e.g. deforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0014—Shaping of the substrate, e.g. by moulding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75315—Elastomer inlay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/8383—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09018—Rigid curved substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/302—Bending a rigid substrate; Breaking rigid substrates by bending

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Fluid Mechanics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Press Drives And Press Lines (AREA)
  • Die Bonding (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、金属底板と、この底板
と材料的に結合されメタライジングを設けられているセ
ラミックス基板と、メタライジングと材料的に結合され
ている半導体ブロックとを有し、底板がプレスダイスに
より凸面状に変形される半導体モジュールの製造方法に
関する。
【０００２】
【従来の技術】この形式の方法はたとえばドイツ特許出
願公開第 3940933号明細書に記載されている。ここでは
既にろう付けされた底板を有する半導体モジュールが底
板に対して凹面状のプレス型の上に置かれる。次いで型
がろうの溶融温度のごく近くまで加熱され、また金属底
板がプレス型に合わされた形状を有するプレスダイスに
より変形される。その際にプレスダイスが底板の縦縁の
上に載せられる。底板の変形により、セラミックス基板
と底板との材料的な結合から生ずるバイメタル効果が補
償される。その際にろう層の塑性変形により基板と底板
との間の機械的応力は解消する。この補償により、底板
は冷却ブロックに対して凸面状に成形され、またねじに
より平面的に冷却ブロックに取り付けられることにな
る。
【０００３】
【発明が解決しようとする課題】本発明の課題は、冒頭
に記載した種類の方法を、底板の湾曲および底板とセラ
ミックス基板との間の結合層が単一の作業工程で達成さ
れ得るように改良することにある。
【０００４】
【課題を解決するための手段】この課題は、半導体ブロ
ック、セラミックス基板および底板がエラストマープレ
ス型のなかに入れられ、底板の上に底板に対して凹面状
の表面を有する加熱可能なプレスダイスが載せられ、ま
た少なくとも底板およびセラミックス基板が室温以上の
温度のもとにプレスダイスの圧力により変形かつ結合さ
れることにより解決される。
【０００５】
【実施例】以下、図１ないし図４を参照して本発明の実
施例を詳細に説明する。
【０００６】図１による半導体モジュールは金属底板
１、セラミックス基板２および複数の半導体ブロック４
を含んでいる。セラミックス基板２は両面に、たとえば
ＤＣＢ（直接銅ボンディング）法により被覆された銅導
体帯であってよいメタライジング３を設けられている。
しかしメタライジング３は他の金属から成っていてもよ
く、またＤＣＢ（直接銅ボンディング）法により被覆さ
れる金属層より薄くてもよい。しかし、一方のメタライ
ジング３は間接的または直接的に金属底板１と材料的に
結合可能である。他方のメタライジング３はセラミック
ス基板２と半導体ブロック４との間に位置している。こ
のメタライジングは半導体ブロック４に対し直接的また
は間接的に材料結合的な固定が可能でなければならな
い。
【０００７】半導体モジュールの各部は、半導体ブロッ
ク４が最も下に位置し、その上にセラミックス基板２が
位置し、またこの上に底板１が位置するようにエラスト
マー型プレス５のなかに入れられる。エラストマープレ
ス型５は弾性変形可能な材料、たとえばシリコンゴムか
ら成っている。エラストマープレス型５はこの型を側部
および下部で間隙なしに囲む受け型６のなかに入れられ
る。底板１の上に、底板１に対して凹面状に湾曲した表
面８を有する加熱可能なプレスダイス７が載せられる。
プレスダイス７はさらにエラストマープレス型５を上方
に閉じている。
【０００８】加熱されたプレスダイス７が次いで底板１
に押し付けられる。エラストマーは弾性的に変形し、ま
た圧力を準流体静力学的に半導体モジュール全体に伝達
する。その際に底板１および少なくともセラミックス基
板２がプレスダイス７の表面８の形状に相応して変形す
る。プレスダイス７の圧力および温度がどのように大き
くなければならないかは、一方では底板１とセラミック
ス基板２との間、他方ではセラミックス基板２と半導体
ブロック４との間の材料的な結合の形式に関係する。各
部分はたとえばろう付け、圧縮焼結または拡散溶接によ
り結合され得る。その実施例は図３および図４と関連し
て後で説明する。
【０００９】結合かつ変形された半導体モジュールは図
２に概要を示されている。変形はここでは誇張して強く
示されている。半導体モジュールが、それが載せられる
べき冷却ブロック１０に対して凸面に変形されているこ
とは図２から明らかである。
【００１０】半導体モジュールは次いで、底板１に設け
られている孔を通してはめられているねじにより平面的
に冷却ブロック１０に当てられる。凸面状の変形は、凹
面形状が半導体モジュールの作動状態でも維持されてい
るように強くなければならない。図１によるプレス型に
含まれている凸面性はその際に常に室温または作動状態
での凸面性よりも大きい。変形の大きさは金属底板１の
長さおよび厚み、セラミックス基板２の長さおよび厚み
および両部分の熱膨張係数に応じて選ばれる。たとえば
長さ９０ｍｍ、厚み３ないし４ｍｍの銅から成る底板
１、厚み６３０μｍのセラミックス基板２、２００℃と
２４０℃との間の結合温度では、底の中心と底の端との
間で測って６００μｍの凸面性が適当であることが実証
されている。残留凸面性はその場合に室温でなお２００
μｍであった。
【００１１】一部分が既にろう付けにより互いに結合さ
れている半導体モジュールをプレス型のなかに入れるこ
とも可能である。その場合、変形の際の温度はろうの溶
融温度よりも低く、かつろうが良好に塑性変形可能であ
るように高くなければならない。しかし、半導体モジュ
ールの変形およびその個別部分の結合を同時に行うこと
は推奨される。そのために半導体ブロック、セラミック
ス基板および底板はそれぞれ上記の圧縮焼結または拡散
溶接を可能にする適当な金属層を設けられている。
【００１２】図３には、圧縮焼結に適している層列を有
する半導体モジュールが示されている。図１および図２
中と等しい部分には等しい符号が付されている。シリコ
ンから成る半導体ブロック４は下面に金属層１２を有す
る。この層はセラミックス基板２への接触を形成する。
金属層１２は公知のように、シリコンから始まってアル
ミニウム、チタン、ニッケル、銀の層列を有する多層構
成を有し得る。半導体ブロック４のほうを向いたセラミ
ックス基板２の上側のメタライジング３は銀層１３を有
する。金属層１２の銀層と銀層１３との間には、主とし
て銀から成る焼結ペースト１４が挿入される。相応に底
板１のほうを向いたセラミックス基板２のメタライジン
グ３は銀層１５を有する。底板１は別の銀層１６を支持
する。両銀層１５、１６の間には同様に焼結ペースト１
４が挿入される。
【００１３】焼結ペースト１４は主として、溶剤のなか
に懸濁している小粒の銀粉末から成っている。焼結ペー
スト１４の挿入および各部分の接合の後に焼結ペースト
１４が先ず乾燥される。その後に、単に緩く接合されて
いる図３による半導体モジュールが、図１に関連して説
明したように、エラストマープレス型のなかに入れら
れ、また次いでたとえば２３０℃の温度および９００Ｎ
／ｃｍ2 以上、たとえば３０００〜４０００Ｎ／ｃｍ2
の圧力において一緒に圧縮される。圧縮焼結の詳細な工
程および焼結ペースト１４の詳細な組成は本発明の対象
ではない。重要なパラメータはたとえばヨーロッパ特許
出願公開第 0330895号明細書に示されている。
【００１４】拡散溶接のために必要な層列は図４に示さ
れている。半導体ブロック４はセラミックス基板２のメ
タライジング３のほうを向いた側に金属層２０を設けら
れている。これは図３による実施例の場合のようにセラ
ミックス基板２のほうを向いた外側の層が銀から成る多
重層であってよい。底板１のほうを向いたセラミックス
基板２のメタライジング３は同じく銀層２１を設けられ
ている。相応にメタライジング３は底板１のほうを向い
た側に、底板１の上に設けられている銀層２３に境を接
する別の銀層２２を有する。図４による半導体モジュー
ルは次いで、図１と関連して説明した方法により互いに
結合される。結合温度は１５０℃と２５０℃との間、ま
た圧縮圧力は５０００ないし２５０００Ｎ／ｃｍ2 の範
囲内であってよい。図４による半導体モジュールの製造
の際の詳細な層厚みおよび詳細なその他のパラメータは
本発明の対象ではない。それらはたとえばヨーロッパ特
許出願公開第 0330896号明細書に詳細に記載されてい
る。
【図面の簡単な説明】
【図１】半導体モジュールが入れられているプレス型の
断面図。
【図２】図１の装置により変形された半導体モジュール
の側面図。
【図３】本発明の方法に適した半導体モジュールの層
列。
【図４】本発明の方法に適した半導体モジュールの別の
層列。
【符号の説明】
１ 底板 ２ セラミックス基板 ３ メタライジング ４ 半導体ブロック ５ エラストマープレス型 ６ 受け型 ７ プレスダイス ８ 表面 １２、２０ 金属層 １３、１５、１６、２１、２２、２３ 銀層
フロントページの続き (56)参考文献 特開 昭55−53432（ＪＰ，Ａ) 特開 平１−255231（ＪＰ，Ａ) 特開 平４−96355（ＪＰ，Ａ) 特開 平６−90099（ＪＰ，Ａ) 特開 平６−315925（ＪＰ，Ａ) 独国特許出願公開3917765（ＤＥ，Ａ １) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/52 H01L 23/40 H01L 25/00

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 金属底板と、この底板と材料的に結合さ
    れメタライジングを設けられているセラミックス基板
    と、メタライジングと材料的に結合されている半導体ブ
    ロックとを有し、底板がプレスダイスにより凸面に変形
    される半導体モジュールの製造方法において、半導体ブ
    ロック（４）、セラミックス基板（２）および底板
    （１）がエラストマープレス型（５）のなかに入れら
    れ、底板（１）の上に底板（１）に対して凹面状の表面
    を有する加熱可能なプレスダイス（７）が載せられ、ま
    た少なくとも底板（１）およびセラミックス基板（２）
    が室温以上の温度のもとにプレスダイス（７）の圧力に
    より変形かつ結合されることを特徴とする半導体モジュ
    ールの製造方法。
  2. 【請求項２】 半導体ブロック（４）、メタライジング
    （３）および底板（１）の間に、上記部分を圧縮焼結に
    より互いに結合する金属層（１２、１３；１５、１６）
    が設けられていることを特徴とする請求項１記載の方
    法。
  3. 【請求項３】 半導体ブロック（４）、メタライジング
    （３）および底板（１）の間に、上記部分を拡散溶接に
    より互いに結合する金属層（２０、２１；２２、２３）
    が設けられていることを特徴とする請求項１記載の方
    法。
  4. 【請求項４】 半導体ブロック（４）、メタライジング
    （３）および底板（１）がプレス型（５）に入れられる
    前にろう付けされ、また変形の際の温度がろうの溶融温
    度よりも低いことを特徴とする請求項１記載の方法。
JP29249793A 1992-10-01 1993-10-29 半導体モジュールの製造方法 Expired - Lifetime JP3336095B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE4233073A DE4233073A1 (de) 1992-10-01 1992-10-01 Verfahren zum Herstellen eines Halbleiter-Modulaufbaus
EP93117215A EP0650189B1 (de) 1992-10-01 1993-10-22 Verfahren zum Herstellen eines Halbleiter-Modulaufbaus
JP29249793A JP3336095B2 (ja) 1992-10-01 1993-10-29 半導体モジュールの製造方法
US08/157,915 US5379942A (en) 1992-10-01 1993-11-24 Method for producing a semiconductor modular structure

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE4233073A DE4233073A1 (de) 1992-10-01 1992-10-01 Verfahren zum Herstellen eines Halbleiter-Modulaufbaus
EP93117215A EP0650189B1 (de) 1992-10-01 1993-10-22 Verfahren zum Herstellen eines Halbleiter-Modulaufbaus
JP29249793A JP3336095B2 (ja) 1992-10-01 1993-10-29 半導体モジュールの製造方法
US08/157,915 US5379942A (en) 1992-10-01 1993-11-24 Method for producing a semiconductor modular structure

Publications (2)

Publication Number Publication Date
JPH07169781A JPH07169781A (ja) 1995-07-04
JP3336095B2 true JP3336095B2 (ja) 2002-10-21

Family

ID=27435587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29249793A Expired - Lifetime JP3336095B2 (ja) 1992-10-01 1993-10-29 半導体モジュールの製造方法

Country Status (4)

Country Link
US (1) US5379942A (ja)
EP (1) EP0650189B1 (ja)
JP (1) JP3336095B2 (ja)
DE (1) DE4233073A1 (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4338107C1 (de) * 1993-11-08 1995-03-09 Eupec Gmbh & Co Kg Halbleiter-Modul
DE19615481C5 (de) * 1996-04-03 2013-03-14 Curamik Electronics Gmbh Gewölbtes Metall-Keramik-Substrat
EP0805492B1 (de) * 1996-04-03 2004-06-30 Jürgen Dr.-Ing. Schulz-Harder Gewölbtes Metall-Keramik-Substrat
DE19715540C2 (de) * 1997-04-15 2002-02-07 Curamik Electronics Gmbh Verfahren zum Herstellen eines gewölbten Metall-Keramik-Substrates
DE19914815A1 (de) * 1999-03-31 2000-10-05 Abb Research Ltd Halbleitermodul
JP3919398B2 (ja) * 1999-10-27 2007-05-23 三菱電機株式会社 半導体モジュール
EP1613448B1 (en) * 2003-03-31 2011-06-29 L-3 Communications Corporation Method of diffusion bonding a microchannel plate to a multi-layer ceramic body ; diffusion bonded microchannel plate body assembly
US7482638B2 (en) * 2003-08-29 2009-01-27 Philips Lumileds Lighting Company, Llc Package for a semiconductor light emitting device
DE102004021633B4 (de) * 2004-05-03 2006-04-06 Infineon Technologies Ag Verfahren zum Verbinden eines Halbleiterchips mit einem Chipträger und Anordnung mit einem Halbleiterchip und einem Chipträger
DE102004057421B4 (de) * 2004-11-27 2009-07-09 Semikron Elektronik Gmbh & Co. Kg Druckkontaktiertes Leistungshalbleitermodul für hohe Umgebungstemperaturen und Verfahren zu seiner Herstellung
KR101253794B1 (ko) 2005-02-02 2013-04-12 데쿠세리아루즈 가부시키가이샤 전기 부품의 실장 장치
DE102005061773B3 (de) * 2005-12-23 2007-05-16 Danfoss Silicon Power Gmbh Verfahren zum Herstellen eines Leistungshalbleitermoduls und Leistungshalbleitermodul
JP4925669B2 (ja) * 2006-01-13 2012-05-09 ソニーケミカル＆インフォメーションデバイス株式会社 圧着装置及び実装方法
DE102007022337A1 (de) * 2007-05-12 2008-11-20 Semikron Elektronik Gmbh & Co. Kg Gesintertes Leistungshalbleitersubstrat sowie Herstellungsverfahren hierzu
DE102007022336A1 (de) * 2007-05-12 2008-11-20 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitersubstrat mit Metallkontaktschicht sowie Herstellungsverfahren hierzu
DE102007022338B4 (de) 2007-07-26 2013-12-05 Semikron Elektronik Gmbh & Co. Kg Herstellungsverfahren für ein Leistungshalbleiterbauelement mit Metallkontaktschicht
DE102008009510B3 (de) * 2008-02-15 2009-07-16 Danfoss Silicon Power Gmbh Verfahren zum Niedertemperatur-Drucksintern
DE102008048869A1 (de) * 2008-09-25 2010-04-22 Infineon Technologies Ag Vorrichtung und Verfahren zum Verbinden zweier Verbindungspartner
DE102008050798A1 (de) 2008-10-08 2010-04-15 Infineon Technologies Ag Verfahren zum Positionieren und Fixieren eines Bauteils auf einem anderen Bauteil sowie eine Anordnung zum Positionieren und Vorfixieren
US9583413B2 (en) * 2009-02-13 2017-02-28 Infineon Technologies Ag Semiconductor device
DE102009024371B4 (de) * 2009-06-09 2013-09-19 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung einer Stromrichteranordnung mit Kühleinrichtung und Stromrichteranordnung
WO2012108073A1 (ja) * 2011-02-08 2012-08-16 富士電機株式会社 半導体モジュール用放熱板の製造方法、その放熱板およびその放熱板を用いた半導体モジュール
US10104812B2 (en) 2011-09-01 2018-10-16 Infineon Technologies Ag Elastic mounting of power modules
JP5871076B2 (ja) 2012-09-13 2016-03-01 富士電機株式会社 半導体装置、半導体装置に対する放熱部材の取り付け方法及び半導体装置の製造方法
JP6213291B2 (ja) * 2014-02-17 2017-10-18 三菱マテリアル株式会社 ヒートシンク付パワーモジュール用基板の製造方法
DE102014115319A1 (de) 2014-10-21 2016-04-21 Osram Opto Semiconductors Gmbh Elektronische Vorrichtung und Verfahren zur Herstellung einer elektronischen Vorrichtung
WO2017183222A1 (ja) * 2016-04-21 2017-10-26 三菱電機株式会社 半導体装置およびその製造方法
CN109417057B (zh) 2016-07-14 2022-08-02 株式会社东芝 陶瓷电路基板及半导体模块
WO2018146933A1 (ja) * 2017-02-13 2018-08-16 富士電機株式会社 半導体装置及び半導体装置の製造方法
EP3422394B1 (en) * 2017-06-29 2021-09-01 Infineon Technologies AG Method for processing a semiconductor substrate
WO2019117987A1 (en) 2017-12-15 2019-06-20 Didrew Technology (Bvi) Limited System and method of embedding driver ic (emdic) in lcd display substrate
US10209597B1 (en) 2018-01-04 2019-02-19 Didrew Technology (Bvi) Limited System and method of manufacturing frameless LCD display
US10347509B1 (en) 2018-02-09 2019-07-09 Didrew Technology (Bvi) Limited Molded cavity fanout package without using a carrier and method of manufacturing the same
WO2019160566A1 (en) 2018-02-15 2019-08-22 Didrew Technology (Bvi) Limited Method of simultaneously fabricating multiple wafers on large carrier with warpage control stiffener
CN112005369B (zh) 2018-02-15 2024-05-28 成都奕成集成电路有限公司 制造半导体器件的方法及半导体器件
JP7334464B2 (ja) 2019-05-15 2023-08-29 富士電機株式会社 半導体モジュール、半導体モジュールの製造方法および段差冶具
EP4086030A1 (en) * 2021-05-07 2022-11-09 Infineon Technologies AG Method for separating substrates
CN113301723B (zh) * 2021-05-19 2022-04-22 英拓自动化机械（深圳）有限公司 一种用于pcb板的方向检测矫正设备
DE102022134916B4 (de) 2022-12-28 2024-10-10 Infineon Technologies Ag Gehäuse mit verzugsarmem Träger

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0330896A3 (de) * 1988-03-03 1991-01-09 Siemens Aktiengesellschaft Verfahren zum Befestigen von Halbleiterbauelementen auf Substraten und Anordnungen zur Durchführung desselben
DE58908749D1 (de) * 1988-03-03 1995-01-26 Siemens Ag Verfahren zum Befestigen von elektronischen Bauelementen auf Substraten und Anordnung zur Durchführung desselben.
DE3917765C2 (de) * 1989-05-31 1996-05-30 Siemens Ag Verfahren zum Verbinden von zwei scheibenförmigen Körpern aus Materialien unterschiedlicher thermischer Ausdehnungskoeffizienten und dessen Verwendung
DE3940933C2 (de) * 1989-12-12 1996-08-01 Eupec Gmbh & Co Kg Verfahren zum Verformen einer Basisplatte für Halbleitermodule und Vorrichtung zum Durchführen des Verfahrens
EP0460286A3 (en) * 1990-06-06 1992-02-26 Siemens Aktiengesellschaft Method and arrangement for bonding a semiconductor component to a substrate or for finishing a semiconductor/substrate connection by contactless pressing
EP0520294B1 (de) * 1991-06-24 1998-08-26 Siemens Aktiengesellschaft Halbleiterbauelement und Verfahren zu seiner Herstellung

Also Published As

Publication number Publication date
JPH07169781A (ja) 1995-07-04
DE4233073A1 (de) 1994-04-07
EP0650189B1 (de) 1996-08-21
EP0650189A1 (de) 1995-04-26
US5379942A (en) 1995-01-10

Similar Documents

Publication Publication Date Title
JP3336095B2 (ja) 半導体モジュールの製造方法
US4654966A (en) Method of making a dimensionally stable semiconductor device
KR101015749B1 (ko) 비-세라믹 기반 윈도우 프레임을 갖는 반도체 패키지
JPH01256140A (ja) 基板に半導体デバイスを固着する方法及び装置
JPH0676790B2 (ja) イグナイタ
JP2019508250A (ja) 熱拡散板の製造方法、熱拡散板、半導体モジュールの製造方法及び半導体モジュール
CN102931123A (zh) 在干燥和压力支撑组装过程中固定半导体管芯
JP2000183222A (ja) 半導体装置およびその製造方法
US20080079109A1 (en) Thermoelectric device and method for making the same
JPH0491458A (ja) 半導体装置
US5055909A (en) System for achieving desired bondlength of adhesive between a semiconductor chip package and a heatsink
US5200365A (en) System for achieving desired bondlength of adhesive between a semiconductor chip package and a heatsink
JP4380442B2 (ja) 半導体装置の製造方法
JP3022910B2 (ja) 半導体装置の製造方法
JPS6313337A (ja) 半導体素子の実装方法
WO2023032462A1 (ja) 半導体装置およびその製造方法
JP3049410B2 (ja) 半導体パッケージ
JPS5965458A (ja) 半導体装置の製造方法
JP3036484B2 (ja) 半導体装置とその製造方法
JPS63229843A (ja) 複合セラミツクス基板
JPS62198140A (ja) 半導体装置
GB2247348A (en) Peltier devices
JPH0744190B2 (ja) パワ−ｉｃ装置の製造方法
JP3548671B2 (ja) 半導体装置およびその製造方法
JPH0412682Y2 (ja)

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020627

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080802

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080802

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090802

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100802

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110802

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110802

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120802

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120802

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130802

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term