JP3328039B2 - 静止形無効電力補償装置 - Google Patents
静止形無効電力補償装置Info
- Publication number
- JP3328039B2 JP3328039B2 JP31095593A JP31095593A JP3328039B2 JP 3328039 B2 JP3328039 B2 JP 3328039B2 JP 31095593 A JP31095593 A JP 31095593A JP 31095593 A JP31095593 A JP 31095593A JP 3328039 B2 JP3328039 B2 JP 3328039B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output signal
- thyristor
- reactive power
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
- Y02E40/30—Reactive power compensation
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Control Of Electrical Variables (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、無効電力の変動を生ず
る負荷が接続された電力系統において、サイリスタ回路
を制御することにより前記負荷の運転にともなって生ず
る無効電力の変動を補償する静止形無効電力補償装置に
関するものである。
る負荷が接続された電力系統において、サイリスタ回路
を制御することにより前記負荷の運転にともなって生ず
る無効電力の変動を補償する静止形無効電力補償装置に
関するものである。
【０００２】
【従来の技術】一般に無効電力が大きく変動する負荷が
接続されている電力系統において、その負荷の接続点の
電圧は、負荷に流れる無効電流に応じて変動するので、
同じ電力系統に接続されている他の電力需要家に悪影響
を与える可能性がある。このような電圧変動を抑制する
ために設置されるのが静止形無効電力補償装置である。
接続されている電力系統において、その負荷の接続点の
電圧は、負荷に流れる無効電流に応じて変動するので、
同じ電力系統に接続されている他の電力需要家に悪影響
を与える可能性がある。このような電圧変動を抑制する
ために設置されるのが静止形無効電力補償装置である。
【０００３】図６に従来の静止形無効電力補償装置の接
続図を示す。１は第１のリアクトル、２は第２のリアク
トル、３はコンデンサ、４はサイリスタ一つまたは複数
個の逆並列回路よりなる導通角が調整可能なサイリスタ
回路、５はサイリスタのゲート信号を出力するサイリス
タ駆動回路、６は静止形無効電力補償装置が接続されて
いる配電線または送電線、７は配電線または送電線６の
電圧を検出する変圧器（以下ＰＴと称す）、８は全波整
流回路、９は配電線または送電線６の相間電圧のゼロク
ロスのタイミングを検出するタイミング検出回路、１０
は演算回路である。
続図を示す。１は第１のリアクトル、２は第２のリアク
トル、３はコンデンサ、４はサイリスタ一つまたは複数
個の逆並列回路よりなる導通角が調整可能なサイリスタ
回路、５はサイリスタのゲート信号を出力するサイリス
タ駆動回路、６は静止形無効電力補償装置が接続されて
いる配電線または送電線、７は配電線または送電線６の
電圧を検出する変圧器（以下ＰＴと称す）、８は全波整
流回路、９は配電線または送電線６の相間電圧のゼロク
ロスのタイミングを検出するタイミング検出回路、１０
は演算回路である。
【０００４】次に上記構成要素からなる静止形無効電力
補償装置の主回路動作について説明する。図６におい
て、サイリスタ回路４の停止時には主回路はリアクトル
１，２とコンデンサ３の単純な直列回路であるのでコン
デンサ３の端子電圧ＶC が最大となり、第１のリアクト
ル１の端子電圧ＶR1および第２のリアクトル２の端子電
圧ＶR2が最小となるので、進み無効電力は最大となる。
一方、サイリスタ駆動回路５によってサイリスタ回路４
を各相間電圧のゼロクロス点から時間進みの方向のある
制御角で導通させると、その期間だけ第２のリアクトル
２とコンデンサ３が短絡された形となり第１のリアクト
ル１の端子電圧ＶR1は上昇するので、コンデンサ３の供
給する進み無効電力は小さくなるとともに、第１のリア
クトル１による遅れ無効電力は増大する。また、サイリ
スタ回路４の導通によって、コンデンサ３の電荷は第２
のリアクトル２とサイリスタ回路４を通じて反転充電さ
れるが、この反転電荷は、サイリスタ回路４のオフ後、
遅相電流として配電線または送電線６に流入し、遅れ無
効電力を発生させる。サイリスタ回路４の遅れ制御角を
さらに進めれば、全体として進み無効電力は減少し、遅
れ無効電力は増大する。このように、サイリスタ回路４
を位相制御することにより進み無効電力から遅れ無効電
力まで連続的に制御できることになる。
補償装置の主回路動作について説明する。図６におい
て、サイリスタ回路４の停止時には主回路はリアクトル
１，２とコンデンサ３の単純な直列回路であるのでコン
デンサ３の端子電圧ＶC が最大となり、第１のリアクト
ル１の端子電圧ＶR1および第２のリアクトル２の端子電
圧ＶR2が最小となるので、進み無効電力は最大となる。
一方、サイリスタ駆動回路５によってサイリスタ回路４
を各相間電圧のゼロクロス点から時間進みの方向のある
制御角で導通させると、その期間だけ第２のリアクトル
２とコンデンサ３が短絡された形となり第１のリアクト
ル１の端子電圧ＶR1は上昇するので、コンデンサ３の供
給する進み無効電力は小さくなるとともに、第１のリア
クトル１による遅れ無効電力は増大する。また、サイリ
スタ回路４の導通によって、コンデンサ３の電荷は第２
のリアクトル２とサイリスタ回路４を通じて反転充電さ
れるが、この反転電荷は、サイリスタ回路４のオフ後、
遅相電流として配電線または送電線６に流入し、遅れ無
効電力を発生させる。サイリスタ回路４の遅れ制御角を
さらに進めれば、全体として進み無効電力は減少し、遅
れ無効電力は増大する。このように、サイリスタ回路４
を位相制御することにより進み無効電力から遅れ無効電
力まで連続的に制御できることになる。
【０００５】次にこのような主回路を制御することによ
る配電線または送電線の相間電圧一定制御の動作につい
て説明する。配電線または送電線６の相間電圧はＰＴ７
により検出され全波整流回路８で相間電圧のフィードバ
ック信号に変換される。この相間電圧のフィードバック
信号と電圧指令値との誤差信号を演算回路１０で処理し
てサイリスタ駆動回路５の点弧タイミング指令値を得
る。サイリスタ駆動回路５では演算回路１０の点弧タイ
ミング指令値により、たとえば相間電圧が電圧指令値よ
り高い場合は相間電圧のゼロクロス点から前の方にサイ
リスタの点弧タイミングをずらして静止形無効電力補償
装置の動作点が遅れ側にシフトするように制御し、相間
電圧が下がって電圧指令値に一致するようにフィードバ
ック制御を行う。逆に相間電圧の方が低い場合はサイリ
スタの点弧タイミングを相間電圧のゼロクロス点に近づ
けて静止形無効電力補償装置の動作点が進み側にシフト
するように制御し、相間電圧が上がって電圧指令値に一
致するようにフィードバック制御を行う。
る配電線または送電線の相間電圧一定制御の動作につい
て説明する。配電線または送電線６の相間電圧はＰＴ７
により検出され全波整流回路８で相間電圧のフィードバ
ック信号に変換される。この相間電圧のフィードバック
信号と電圧指令値との誤差信号を演算回路１０で処理し
てサイリスタ駆動回路５の点弧タイミング指令値を得
る。サイリスタ駆動回路５では演算回路１０の点弧タイ
ミング指令値により、たとえば相間電圧が電圧指令値よ
り高い場合は相間電圧のゼロクロス点から前の方にサイ
リスタの点弧タイミングをずらして静止形無効電力補償
装置の動作点が遅れ側にシフトするように制御し、相間
電圧が下がって電圧指令値に一致するようにフィードバ
ック制御を行う。逆に相間電圧の方が低い場合はサイリ
スタの点弧タイミングを相間電圧のゼロクロス点に近づ
けて静止形無効電力補償装置の動作点が進み側にシフト
するように制御し、相間電圧が上がって電圧指令値に一
致するようにフィードバック制御を行う。
【０００６】以上述べたように、配電線または送電線の
相間電圧をフィードバック信号とし、電圧指令値が相間
電圧のフィードバック信号と一致するようにサイリスタ
回路４を位相制御して静止形無効電力補償装置の無効電
力を遅れから進みまで連続に制御することにより、静止
形無効電力補償装置の設置点の配電線または送電線の相
間電圧を一定に保つことができる。
相間電圧をフィードバック信号とし、電圧指令値が相間
電圧のフィードバック信号と一致するようにサイリスタ
回路４を位相制御して静止形無効電力補償装置の無効電
力を遅れから進みまで連続に制御することにより、静止
形無効電力補償装置の設置点の配電線または送電線の相
間電圧を一定に保つことができる。
【０００７】
【発明が解決しようとする課題】従来の静止形無効電力
補償装置は以上のような構成であり、まず第１に配電線
または送電線の相間電圧を全波整流してフィードバック
信号としているので、相間電圧が歪み波を含んでいる場
合に電圧一定制御に誤差が発生してしまう。
補償装置は以上のような構成であり、まず第１に配電線
または送電線の相間電圧を全波整流してフィードバック
信号としているので、相間電圧が歪み波を含んでいる場
合に電圧一定制御に誤差が発生してしまう。
【０００８】第２に従来例の制御回路は相間電圧のフィ
ードバックループしかないので、相間電圧が大きく変動
して電圧の誤差信号が大きくなった場合に大きなサイリ
スタ電流が流れサイリスタを破壊してしまう恐れがあ
る。
ードバックループしかないので、相間電圧が大きく変動
して電圧の誤差信号が大きくなった場合に大きなサイリ
スタ電流が流れサイリスタを破壊してしまう恐れがあ
る。
【０００９】第３に従来例では電源が立上がった直後は
制御回路が振り切れている可能性が有り、その場合静止
形無効電力補償装置が進みまたは遅れ１００％で立上が
る。そうすると配電線または送電線の相間電圧異常に上
昇または下降してしまう恐れが有る。
制御回路が振り切れている可能性が有り、その場合静止
形無効電力補償装置が進みまたは遅れ１００％で立上が
る。そうすると配電線または送電線の相間電圧異常に上
昇または下降してしまう恐れが有る。
【００１０】第４に従来例では電圧フィードバック制御
を基本にしているので、相間電圧の急変に対する応答性
に限界がある。本発明は上記それぞれの問題点を解決す
るためになされたもので、応答性を改善でき、制御性能
を向上でき、さらに高信頼性を確保できる静止形無効電
力補償装置を提供することを目的とする。
を基本にしているので、相間電圧の急変に対する応答性
に限界がある。本発明は上記それぞれの問題点を解決す
るためになされたもので、応答性を改善でき、制御性能
を向上でき、さらに高信頼性を確保できる静止形無効電
力補償装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】上記の課題を解決するた
めに本発明の静止形無効電力補償装置は、配電線または
送電線に接続された複数のリアクトルと複数のコンデン
サと複数のサイリスタの逆並列回路よりなるサイリスタ
回路とで構成され前記サイリスタの導通角を制御するこ
とにより進みから遅れの無効電力を発生させる主回路
と、前記配電線または送電線に取り付けられた変圧器
（以下ＰＴと称す）と、前記ＰＴの出力の実効値を検出
する実効値検出回路と、前記ＰＴの出力を入力とし前記
配電線または送電線の相間電圧のゼロクロスのタイミン
グを検出するタイミング検出回路と、前記第１のリアク
トルと前記配電線または送電線の間に設置され前記主回
路の入力電流を検出する変流器（以下ＣＴと称す）と、
前記ＰＴと前記ＣＴの出力信号を入力とし前記主回路に
流れ込む無効電力を検出する無効電力検出回路と、前記
電圧実効値検出回路の出力信号とあらかじめ設定された
電圧指令値との誤差信号を入力とする第１の演算回路
と、前記第１の演算回路の出力信号を無効電力指令値と
して入力するリミッタと、前記リミッタの出力と前記無
効電力検出回路の出力信号との誤差信号を入力とする第
２の演算回路と、前記第２の演算回路の出力信号と前記
タイミング検出回路の出力信号を入力とし前記サイリス
タ回路の導通角を制御するゲート信号を出力するサイリ
スタ駆動回路とを備え、前記リミッタで無効電力指令値
の上下限値を設定すことで前記主回路への過電流を防止
するようにし、前記サイリスタ回路の導通角を制御し前
記主回路に流れる無効電力を連続に制御して前記配電線
または送電線の電圧一定制御を行うようにしたものであ
る。
めに本発明の静止形無効電力補償装置は、配電線または
送電線に接続された複数のリアクトルと複数のコンデン
サと複数のサイリスタの逆並列回路よりなるサイリスタ
回路とで構成され前記サイリスタの導通角を制御するこ
とにより進みから遅れの無効電力を発生させる主回路
と、前記配電線または送電線に取り付けられた変圧器
（以下ＰＴと称す）と、前記ＰＴの出力の実効値を検出
する実効値検出回路と、前記ＰＴの出力を入力とし前記
配電線または送電線の相間電圧のゼロクロスのタイミン
グを検出するタイミング検出回路と、前記第１のリアク
トルと前記配電線または送電線の間に設置され前記主回
路の入力電流を検出する変流器（以下ＣＴと称す）と、
前記ＰＴと前記ＣＴの出力信号を入力とし前記主回路に
流れ込む無効電力を検出する無効電力検出回路と、前記
電圧実効値検出回路の出力信号とあらかじめ設定された
電圧指令値との誤差信号を入力とする第１の演算回路
と、前記第１の演算回路の出力信号を無効電力指令値と
して入力するリミッタと、前記リミッタの出力と前記無
効電力検出回路の出力信号との誤差信号を入力とする第
２の演算回路と、前記第２の演算回路の出力信号と前記
タイミング検出回路の出力信号を入力とし前記サイリス
タ回路の導通角を制御するゲート信号を出力するサイリ
スタ駆動回路とを備え、前記リミッタで無効電力指令値
の上下限値を設定すことで前記主回路への過電流を防止
するようにし、前記サイリスタ回路の導通角を制御し前
記主回路に流れる無効電力を連続に制御して前記配電線
または送電線の電圧一定制御を行うようにしたものであ
る。
【００１２】また、本発明の静止形無効電力補償装置
は、配電線または送電線に接続された複数のリアクトル
と複数のコンデンサと複数のサイリスタの逆並列回路よ
りなるサイリスタ回路とで構成され前記サイリスタの導
通角を制御することにより進みから遅れの無効電力を発
生させる主回路と、前記配電線または送電線に取り付け
られたＰＴと、前記ＰＴの出力の実効値を検出する実効
値検出回路と、前記ＰＴの出力を入力とし前記配電線ま
たは送電線の相間電圧のゼロクロスのタイミングを検出
するタイミング検出回路と、前記サイリスタ回路に直列
に取り付けられたＣＴと、前記ＣＴの出力信号を入力と
し前記サイリスタ回路に流れる電流値を検出するサイリ
スタ電流検出回路と、前記電圧実効値検出回路の出力信
号とあらかじめ設定された電圧指令値との誤差信号を入
力とする第１の演算回路と、前記第１の演算回路の出力
信号をサイリスタ電流指令値として入力するリミッタ
と、前記リミッタの出力信号と前記サイリスタ電流検出
回路の出力信号との誤差信号を入力とする第２の演算回
路と、前記第２の演算回路の出力信号と前記タイミング
検出回路の出力信号を入力とし前記サイリスタ回路の導
通角を制御するゲート信号を出力するサイリスタ駆動回
路とを備え、前記リミッタでサイリスタ電流指令値の上
下限値を設定することで前記主回路への過電流を防止す
るようにし、前記サイリスタ回路の導通角を制御し前記
主回路に流れる無効電力を連続に制御して前記配電線ま
たは送電線の電圧一定制御を行うようにしたものであ
る。
は、配電線または送電線に接続された複数のリアクトル
と複数のコンデンサと複数のサイリスタの逆並列回路よ
りなるサイリスタ回路とで構成され前記サイリスタの導
通角を制御することにより進みから遅れの無効電力を発
生させる主回路と、前記配電線または送電線に取り付け
られたＰＴと、前記ＰＴの出力の実効値を検出する実効
値検出回路と、前記ＰＴの出力を入力とし前記配電線ま
たは送電線の相間電圧のゼロクロスのタイミングを検出
するタイミング検出回路と、前記サイリスタ回路に直列
に取り付けられたＣＴと、前記ＣＴの出力信号を入力と
し前記サイリスタ回路に流れる電流値を検出するサイリ
スタ電流検出回路と、前記電圧実効値検出回路の出力信
号とあらかじめ設定された電圧指令値との誤差信号を入
力とする第１の演算回路と、前記第１の演算回路の出力
信号をサイリスタ電流指令値として入力するリミッタ
と、前記リミッタの出力信号と前記サイリスタ電流検出
回路の出力信号との誤差信号を入力とする第２の演算回
路と、前記第２の演算回路の出力信号と前記タイミング
検出回路の出力信号を入力とし前記サイリスタ回路の導
通角を制御するゲート信号を出力するサイリスタ駆動回
路とを備え、前記リミッタでサイリスタ電流指令値の上
下限値を設定することで前記主回路への過電流を防止す
るようにし、前記サイリスタ回路の導通角を制御し前記
主回路に流れる無効電力を連続に制御して前記配電線ま
たは送電線の電圧一定制御を行うようにしたものであ
る。
【００１３】また、本発明の静止形無効電力補償装置
は、配電線または送電線に接続された複数のリアクトル
と複数のコンデンサと複数のサイリスタの逆並列回路よ
りなるサイリスタ回路とで構成され前記サイリスタの導
通角を制御することにより進みから遅れの無効電力を発
生させる主回路と、前記配電線または送電線に取り付け
られたＰＴと、前記ＰＴの出力の実効値を検出する実効
値検出回路と、前記ＰＴの出力を入力とし前記配電線ま
たは送電線の相間電圧のゼロクロスのタイミングを検出
するタイミング検出回路と、前記第１のリアクトルと前
記配電線または送電線の間に設置され前記主回路の入力
電流を検出するＣＴと、前記ＰＴと前記ＣＴの出力信号
を入力とし前記主回路に流れ込む無効電力を検出する無
効電力検出回路と、前記電圧実効値検出回路の出力信号
とあらかじめ設定された電圧指令値との誤差信号を入力
とする第１の演算回路と、前記第１の演算回路の出力信
号と前記無効電力検出回路の出力信号との誤差信号を入
力とする第２の演算回路と、前記第２の演算回路の出力
信号と前記タイミング検出回路の出力信号を入力とし前
記サイリスタ回路の導通角を制御するゲート信号を出力
するサイリスタ駆動回路と、電源立上がり検出回路と、
前記電源立上がり検出回路の出力信号を入力とし電源立
上がり後ある一定時間を一回だけカウントするタイマ
と、前記タイマの出力と前記サイリスタ駆動回路の入力
信号と前記無効電力検出回路の出力信号とを入力とし前
記タイマのタイムアップ後の通常運転状態で無効電力が
０Ｖａｒ近傍のときの前記サイリスタ駆動回路の入力信
号を記憶し電源が切れた状態でも記憶内容を保持する記
憶回路とを備え、前記第２の演算回路は、前記第１の演
算回路の出力信号と前記無効電力検出回路の出力信号と
の前記誤差信号以外に前記記憶装置の出力信号と前記タ
イマの出力信号とが入力されて、電源立上がり後前記タ
イマのタイムアップまでは前記記憶回路の記憶内容であ
る無効電力が０Ｖａｒ近傍となる出力信号を出力し、前
記タイマのタイムアップ後は通常の演算処理を行うよう
にすることで停電から復電時に過渡的な異常電圧を防ぐ
ように構成し、前記サイリスタ駆動回路により前記サイ
リスタ回路の導通角を制御し、前記主回路に流れる無効
電力を連続に制御して前記配電線または送電線の電圧一
定制御を行うようにしたものである。
は、配電線または送電線に接続された複数のリアクトル
と複数のコンデンサと複数のサイリスタの逆並列回路よ
りなるサイリスタ回路とで構成され前記サイリスタの導
通角を制御することにより進みから遅れの無効電力を発
生させる主回路と、前記配電線または送電線に取り付け
られたＰＴと、前記ＰＴの出力の実効値を検出する実効
値検出回路と、前記ＰＴの出力を入力とし前記配電線ま
たは送電線の相間電圧のゼロクロスのタイミングを検出
するタイミング検出回路と、前記第１のリアクトルと前
記配電線または送電線の間に設置され前記主回路の入力
電流を検出するＣＴと、前記ＰＴと前記ＣＴの出力信号
を入力とし前記主回路に流れ込む無効電力を検出する無
効電力検出回路と、前記電圧実効値検出回路の出力信号
とあらかじめ設定された電圧指令値との誤差信号を入力
とする第１の演算回路と、前記第１の演算回路の出力信
号と前記無効電力検出回路の出力信号との誤差信号を入
力とする第２の演算回路と、前記第２の演算回路の出力
信号と前記タイミング検出回路の出力信号を入力とし前
記サイリスタ回路の導通角を制御するゲート信号を出力
するサイリスタ駆動回路と、電源立上がり検出回路と、
前記電源立上がり検出回路の出力信号を入力とし電源立
上がり後ある一定時間を一回だけカウントするタイマ
と、前記タイマの出力と前記サイリスタ駆動回路の入力
信号と前記無効電力検出回路の出力信号とを入力とし前
記タイマのタイムアップ後の通常運転状態で無効電力が
０Ｖａｒ近傍のときの前記サイリスタ駆動回路の入力信
号を記憶し電源が切れた状態でも記憶内容を保持する記
憶回路とを備え、前記第２の演算回路は、前記第１の演
算回路の出力信号と前記無効電力検出回路の出力信号と
の前記誤差信号以外に前記記憶装置の出力信号と前記タ
イマの出力信号とが入力されて、電源立上がり後前記タ
イマのタイムアップまでは前記記憶回路の記憶内容であ
る無効電力が０Ｖａｒ近傍となる出力信号を出力し、前
記タイマのタイムアップ後は通常の演算処理を行うよう
にすることで停電から復電時に過渡的な異常電圧を防ぐ
ように構成し、前記サイリスタ駆動回路により前記サイ
リスタ回路の導通角を制御し、前記主回路に流れる無効
電力を連続に制御して前記配電線または送電線の電圧一
定制御を行うようにしたものである。
【００１４】また、本発明の静止形無効電力補償装置
は、配電線または送電線に接続された複数のリアクトル
と複数のコンデンサと複数のサイリスタの逆並列回路よ
りなるサイリスタ回路とで構成され前記サイリスタの導
通角を制御することにより進みから遅れの無効電力を発
生させる主回路と、前記配電線または送電線に取り付け
られたＰＴと、前記ＰＴの出力の実効値を検出する実効
値検出回路と、前記ＰＴの出力を入力とし前記配電線ま
たは送電線の相間電圧のゼロクロスのタイミングを検出
するタイミング検出回路と、前記第１のリアクトルと前
記配電線または送電線の間に設置され前記主回路の入力
電流を検出する第１のＣＴと、前記ＰＴと前記第１のＣ
Ｔの出力信号を入力とし前記主回路に流れ込む無効電力
を検出する無効電力検出回路と、前記配電線または送電
線に前記ＣＴよりも負荷側に取り付けられた第２のＣＴ
と、前記ＰＴの出力信号と前記第２のＣＴの出力信号を
入力とし前記配電線または送電線に流れる有効電力の変
化分を検出する有効電力変化分検出回路と、前記ＰＴの
出力信号と前記第２のＣＴの出力信号を入力とし前記配
電線または送電線に流れる無効電力の変化分を検出する
無効電力変化分検出回路と、現地点までの前記配電線ま
たは送電線の線路定数を記憶する線路定数記憶回路と、
前記有効電力変化分検出回路と前記無効電力変化分検出
回路と前記線路定数記憶回路の出力信号を入力とする第
３の演算回路と、前記電圧実効値検出回路の出力信号と
あらかじめ設定された電圧指令値との誤差信号を入力と
する第１の演算回路と、前記第３の演算回路の出力信号
と前記第１の演算回路の出力信号を入力とする加算回路
と、前記加算回路から無効電力指令信号として出力する
出力信号と前記無効電力検出回路の出力信号との誤差信
号を入力とする第２の演算回路と、前記第２の演算回路
の出力信号と前記タイミング検出回路の出力信号を入力
とし前記サイリスタ回路の導通角を制御するゲート信号
を出力するサイリスタ駆動回路とを備え、前記加算回路
から出力する無効電力指令信号は、前記第３の演算回路
の出力信号と前記第１の演算回路の出力信号を加算して
得ることで高速に電圧変動を抑えるようにし、前記サイ
リスタ回路の導通角を制御し前記主回路に流れる無効電
力を連続に制御して前記配電線または送電線の電圧一定
制御を行うようにしたものである。
は、配電線または送電線に接続された複数のリアクトル
と複数のコンデンサと複数のサイリスタの逆並列回路よ
りなるサイリスタ回路とで構成され前記サイリスタの導
通角を制御することにより進みから遅れの無効電力を発
生させる主回路と、前記配電線または送電線に取り付け
られたＰＴと、前記ＰＴの出力の実効値を検出する実効
値検出回路と、前記ＰＴの出力を入力とし前記配電線ま
たは送電線の相間電圧のゼロクロスのタイミングを検出
するタイミング検出回路と、前記第１のリアクトルと前
記配電線または送電線の間に設置され前記主回路の入力
電流を検出する第１のＣＴと、前記ＰＴと前記第１のＣ
Ｔの出力信号を入力とし前記主回路に流れ込む無効電力
を検出する無効電力検出回路と、前記配電線または送電
線に前記ＣＴよりも負荷側に取り付けられた第２のＣＴ
と、前記ＰＴの出力信号と前記第２のＣＴの出力信号を
入力とし前記配電線または送電線に流れる有効電力の変
化分を検出する有効電力変化分検出回路と、前記ＰＴの
出力信号と前記第２のＣＴの出力信号を入力とし前記配
電線または送電線に流れる無効電力の変化分を検出する
無効電力変化分検出回路と、現地点までの前記配電線ま
たは送電線の線路定数を記憶する線路定数記憶回路と、
前記有効電力変化分検出回路と前記無効電力変化分検出
回路と前記線路定数記憶回路の出力信号を入力とする第
３の演算回路と、前記電圧実効値検出回路の出力信号と
あらかじめ設定された電圧指令値との誤差信号を入力と
する第１の演算回路と、前記第３の演算回路の出力信号
と前記第１の演算回路の出力信号を入力とする加算回路
と、前記加算回路から無効電力指令信号として出力する
出力信号と前記無効電力検出回路の出力信号との誤差信
号を入力とする第２の演算回路と、前記第２の演算回路
の出力信号と前記タイミング検出回路の出力信号を入力
とし前記サイリスタ回路の導通角を制御するゲート信号
を出力するサイリスタ駆動回路とを備え、前記加算回路
から出力する無効電力指令信号は、前記第３の演算回路
の出力信号と前記第１の演算回路の出力信号を加算して
得ることで高速に電圧変動を抑えるようにし、前記サイ
リスタ回路の導通角を制御し前記主回路に流れる無効電
力を連続に制御して前記配電線または送電線の電圧一定
制御を行うようにしたものである。
【００１５】
【００１６】
【作用】本発明は上記した構成により、以下の作用が有
る。第１は配電線または送電線の電圧一定制御が相間電
圧の歪みに関わらず正確に行える。第２にサイリスタ電
流あるいは無効電力のフィードバックループを設け、主
回路の電流に上限値を設定することでサイリスタの破壊
を防止することができる。第３に停電から復電時に０Ｖ
ａｒの運転点から静止形無効電力補償装置を起動し、過
渡的な異常電圧を防ぐことができる。第４に配電線また
は送電線の電圧急変時にその電圧急変を抑える無効電力
を発生させて高速に電圧変動を補正することができる。
る。第１は配電線または送電線の電圧一定制御が相間電
圧の歪みに関わらず正確に行える。第２にサイリスタ電
流あるいは無効電力のフィードバックループを設け、主
回路の電流に上限値を設定することでサイリスタの破壊
を防止することができる。第３に停電から復電時に０Ｖ
ａｒの運転点から静止形無効電力補償装置を起動し、過
渡的な異常電圧を防ぐことができる。第４に配電線また
は送電線の電圧急変時にその電圧急変を抑える無効電力
を発生させて高速に電圧変動を補正することができる。
【００１７】
【実施例】以下、本発明の一実施例について図面に基づ
いて説明する。図１は本発明による静止形無効電力補償
装置の第１の実施例の構成を示す接続図である。１は第
１のリアクトル、２は第２のリアクトル、３はコンデン
サであり、それらが直列に接続された直列回路はＹ形に
結線されて三相の配電線または送電線６に接続されてお
り、第１のリアクトルと第２のリアクトルの接続点にΔ
形に接続された３つのサイリスタ回路４とともに静止形
無効電力補償装置の主回路を構成している。７は配電線
または送電線６の相間電圧を検出する変圧器（以下ＰＴ
と称す）、１１はＰＴ７出力を入力とし実効値出力を得
る実効値検出回路である。１０は電圧指令値と実効値検
出回路の実効値出力との誤差信号を入力としサイリスタ
駆動の指令信号を出力する演算回路、５はサイリスタ駆
動の指令信号を入力とし、９のタイミング検出回路で検
出した各相間電圧のゼロクロス点を基準にしてサイリス
タ回路４の点弧信号を出力するサイリスタ駆動回路であ
る。サイリスタ駆動回路５により、静止形無効電力補償
装置の動作点を遅れ側に移動するときは各相間電圧のゼ
ロクロス点を起点として時間的に前の方にサイリスタ回
路４の点弧信号をシフトし、進み側に移動するときは相
間電圧のゼロクロス点の方に戻す。
いて説明する。図１は本発明による静止形無効電力補償
装置の第１の実施例の構成を示す接続図である。１は第
１のリアクトル、２は第２のリアクトル、３はコンデン
サであり、それらが直列に接続された直列回路はＹ形に
結線されて三相の配電線または送電線６に接続されてお
り、第１のリアクトルと第２のリアクトルの接続点にΔ
形に接続された３つのサイリスタ回路４とともに静止形
無効電力補償装置の主回路を構成している。７は配電線
または送電線６の相間電圧を検出する変圧器（以下ＰＴ
と称す）、１１はＰＴ７出力を入力とし実効値出力を得
る実効値検出回路である。１０は電圧指令値と実効値検
出回路の実効値出力との誤差信号を入力としサイリスタ
駆動の指令信号を出力する演算回路、５はサイリスタ駆
動の指令信号を入力とし、９のタイミング検出回路で検
出した各相間電圧のゼロクロス点を基準にしてサイリス
タ回路４の点弧信号を出力するサイリスタ駆動回路であ
る。サイリスタ駆動回路５により、静止形無効電力補償
装置の動作点を遅れ側に移動するときは各相間電圧のゼ
ロクロス点を起点として時間的に前の方にサイリスタ回
路４の点弧信号をシフトし、進み側に移動するときは相
間電圧のゼロクロス点の方に戻す。
【００１８】ところで、変電所または発電所から静止形
無効電力補償装置の設置点までの間には長い配電線また
は送電線６があり、インダクタンス分が存在する。した
がって静止形無効電力補償装置が進み側で動作すると設
置点の電圧は上昇し、逆に遅れ側で動作すると設置点の
電圧は下降する。
無効電力補償装置の設置点までの間には長い配電線また
は送電線６があり、インダクタンス分が存在する。した
がって静止形無効電力補償装置が進み側で動作すると設
置点の電圧は上昇し、逆に遅れ側で動作すると設置点の
電圧は下降する。
【００１９】そこで、電圧指令値と配電線または送電線
の相間電圧のフィードバック値との誤差信号がゼロにな
るように静止形無効電力補償装置の動作点を制御すれ
ば、設置点の配電線または送電線の相間電圧の一定制御
が可能となる。
の相間電圧のフィードバック値との誤差信号がゼロにな
るように静止形無効電力補償装置の動作点を制御すれ
ば、設置点の配電線または送電線の相間電圧の一定制御
が可能となる。
【００２０】ここで、従来はフィードバック電圧の検出
を全波整流で行っていたが、配電線または送電線の相間
電圧に歪み波が重畳されている場合は電圧一定制御に誤
差が発生していた。しかし、本実施例では実効値電圧を
フィードバックすることにより波形歪みによる誤差を低
減することができた。
を全波整流で行っていたが、配電線または送電線の相間
電圧に歪み波が重畳されている場合は電圧一定制御に誤
差が発生していた。しかし、本実施例では実効値電圧を
フィードバックすることにより波形歪みによる誤差を低
減することができた。
【００２１】なお、本実施例では信号処理を電子回路で
行った例をブロック図で提示したがフィードバック制御
の信号処理をマイクロコンピュータのソフトウェア処理
で行っても実現できる。
行った例をブロック図で提示したがフィードバック制御
の信号処理をマイクロコンピュータのソフトウェア処理
で行っても実現できる。
【００２２】次に本発明の静止形無効電力補償装置の第
２の実施例について図２に基づいて説明する。主回路に
ついては第１の実施例と同様であるので説明は省略す
る。ただし、静止形無効電力補償装置の入力電流検出用
に変流器（以下ＣＴと称す）１６を静止形無効電力補償
装置と配電線または送電線６の接続点に設置する。この
ＣＴの出力信号とＰＴ７の出力信号より無効電力検出回
路１５で静止形無効電力補償装置の無効電力を検出す
る。一方、電圧指令値と配電線または送電線６の相間電
圧のフィードバック値との誤差信号を第１の演算回路１
３に入力して静止形無効電力補償装置の無効電力指令値
を得る。この無効電力指令値をリミッタ１４を通して上
下限値を設定し、無効電力検出回路１５からの無効電力
フィードバック信号と比較してその誤差信号を第２の演
算回路１２に入力し、その出力信号でサイリスタ駆動回
路５を介してサイリスタ回路４の点弧角の制御を行う。
無効電力指令値にはリミッタ１４で上下限値を設定され
ているので結果的には静止形無効電力補償装置の入力電
流やサイリスタ電流も上下限値が設定でき、主回路構成
部品の過電流を防止できる。電圧一定制御の機能につい
ては無効電力フィードバックループの外側に電圧フィー
ドバックループが有るので、第１の実施例と同じ動作原
理で電圧一定制御が実現できる。
２の実施例について図２に基づいて説明する。主回路に
ついては第１の実施例と同様であるので説明は省略す
る。ただし、静止形無効電力補償装置の入力電流検出用
に変流器（以下ＣＴと称す）１６を静止形無効電力補償
装置と配電線または送電線６の接続点に設置する。この
ＣＴの出力信号とＰＴ７の出力信号より無効電力検出回
路１５で静止形無効電力補償装置の無効電力を検出す
る。一方、電圧指令値と配電線または送電線６の相間電
圧のフィードバック値との誤差信号を第１の演算回路１
３に入力して静止形無効電力補償装置の無効電力指令値
を得る。この無効電力指令値をリミッタ１４を通して上
下限値を設定し、無効電力検出回路１５からの無効電力
フィードバック信号と比較してその誤差信号を第２の演
算回路１２に入力し、その出力信号でサイリスタ駆動回
路５を介してサイリスタ回路４の点弧角の制御を行う。
無効電力指令値にはリミッタ１４で上下限値を設定され
ているので結果的には静止形無効電力補償装置の入力電
流やサイリスタ電流も上下限値が設定でき、主回路構成
部品の過電流を防止できる。電圧一定制御の機能につい
ては無効電力フィードバックループの外側に電圧フィー
ドバックループが有るので、第１の実施例と同じ動作原
理で電圧一定制御が実現できる。
【００２３】なお、本実施例では信号処理を電子回路で
行った例をブロック図で提示したが、フィードバック制
御の信号処理をマイクロコンピュータのソフトウェア処
理で行っても実現できる。
行った例をブロック図で提示したが、フィードバック制
御の信号処理をマイクロコンピュータのソフトウェア処
理で行っても実現できる。
【００２４】次に本発明の静止形無効電力補償装置の第
３の実施例について図３に基づいて説明する。これは第
２の実施例とほぼ同じ構成であり、相違点はＣＴ１７の
設置箇所をサイリスタ回路４に直列に設置し、このＣＴ
１７とサイリスタ電流検出回路１８でサイリスタ電流を
検出し、サイリスタ電流のフィードバック値とする。一
方、電圧指令値と配電線または送電線６の相間電圧のフ
ィードバック値との誤差信号を第１の演算回路１３に入
力して静止形無効電力補償装置のサイリスタ電流指令値
を得る。このサイリスタ電流指令値をリミッタ１４を通
して上下限値を設定し、サイリスタ電流検出回路１８か
らのサイリスタ電流フィードバック信号と比較した誤差
信号を第２の演算回路１２に入力し、その出力信号でサ
イリスタ駆動回路５を介してサイリスタ回路４の点弧角
の制御を行う。サイリスタ指令値にはリミッタ１４で上
下限値を設定されているので結果的には静止形無効電力
補償装置のサイリスタ電流の上下限値が設定でき、間接
的には主回路構成部品の過電流も防止できる。電圧一定
制御の機能についてはサイリスタ電流フィードバックル
ープの外側に電圧フィードバックループが有るので、第
１の実施例と同じ動作原理で電圧一定制御が実現でき
る。
３の実施例について図３に基づいて説明する。これは第
２の実施例とほぼ同じ構成であり、相違点はＣＴ１７の
設置箇所をサイリスタ回路４に直列に設置し、このＣＴ
１７とサイリスタ電流検出回路１８でサイリスタ電流を
検出し、サイリスタ電流のフィードバック値とする。一
方、電圧指令値と配電線または送電線６の相間電圧のフ
ィードバック値との誤差信号を第１の演算回路１３に入
力して静止形無効電力補償装置のサイリスタ電流指令値
を得る。このサイリスタ電流指令値をリミッタ１４を通
して上下限値を設定し、サイリスタ電流検出回路１８か
らのサイリスタ電流フィードバック信号と比較した誤差
信号を第２の演算回路１２に入力し、その出力信号でサ
イリスタ駆動回路５を介してサイリスタ回路４の点弧角
の制御を行う。サイリスタ指令値にはリミッタ１４で上
下限値を設定されているので結果的には静止形無効電力
補償装置のサイリスタ電流の上下限値が設定でき、間接
的には主回路構成部品の過電流も防止できる。電圧一定
制御の機能についてはサイリスタ電流フィードバックル
ープの外側に電圧フィードバックループが有るので、第
１の実施例と同じ動作原理で電圧一定制御が実現でき
る。
【００２５】なお、本実施例では信号処理を電子回路て
行った例をブロック図で提示したが、フィードバック制
御の信号処理をマイクロコンピュータのソフトウェア処
理で行っても実現できる。
行った例をブロック図で提示したが、フィードバック制
御の信号処理をマイクロコンピュータのソフトウェア処
理で行っても実現できる。
【００２６】次に本発明の静止形無効電力補償装置の第
４の実施例について図４に基づいて説明する。これは第
２の実施例とほぼ同じ構成であり、相違点は電源の立ち
上がり検出回路２１と、電源立ち上がり後からある時間
を計時するタイマ２０と、無効電力検出回路１５の出力
信号、タイマ２０の出力信号、第２の演算回路１２の出
力信号を入力とし第２の演算回路に出力信号を送る記憶
回路１９とが新構成要素としてあることである。タイマ
２０は電源立ち上がりからある時間経過したか否かを判
断するものである。すなわち静止形無効電力補償装置の
制御回路が電源立ち上がり直後の過渡状態にあるのか、
定常状態にあるのか判断し、定常状態であるときに記憶
回路１９は無効電力が０Ｖａｒ時のサイリスタ駆動回路
５への指令信号レベルを記憶しておく。記憶回路１９は
不揮発性メモリを採用するかバッテリバックアップを行
って電源がＯＦＦ状態でも記憶内容が失われないように
する。そして電源復電直後の静止形無効電力補償装置の
制御回路が過渡状態にあるときは記憶回路１９にあらか
じめ記憶している静止形無効電力補償装置の運転点が０
Ｖａｒとなるようなサイリスタ駆動回路への指令値を第
２の演算回路１２を通して出力し、静止形無効電力補償
装置が振り切れずに０Ｖａｒ運転をするようにする。そ
の後静止形無効電力補償装置の制御回路が定常状態にな
ったら通常のフィードバック制御に切り替える。定常状
態での無効電力フィードバックループおよび電圧フィー
ドバックループについては第１、第２の実施例の説明と
全く同じなので省略する。
４の実施例について図４に基づいて説明する。これは第
２の実施例とほぼ同じ構成であり、相違点は電源の立ち
上がり検出回路２１と、電源立ち上がり後からある時間
を計時するタイマ２０と、無効電力検出回路１５の出力
信号、タイマ２０の出力信号、第２の演算回路１２の出
力信号を入力とし第２の演算回路に出力信号を送る記憶
回路１９とが新構成要素としてあることである。タイマ
２０は電源立ち上がりからある時間経過したか否かを判
断するものである。すなわち静止形無効電力補償装置の
制御回路が電源立ち上がり直後の過渡状態にあるのか、
定常状態にあるのか判断し、定常状態であるときに記憶
回路１９は無効電力が０Ｖａｒ時のサイリスタ駆動回路
５への指令信号レベルを記憶しておく。記憶回路１９は
不揮発性メモリを採用するかバッテリバックアップを行
って電源がＯＦＦ状態でも記憶内容が失われないように
する。そして電源復電直後の静止形無効電力補償装置の
制御回路が過渡状態にあるときは記憶回路１９にあらか
じめ記憶している静止形無効電力補償装置の運転点が０
Ｖａｒとなるようなサイリスタ駆動回路への指令値を第
２の演算回路１２を通して出力し、静止形無効電力補償
装置が振り切れずに０Ｖａｒ運転をするようにする。そ
の後静止形無効電力補償装置の制御回路が定常状態にな
ったら通常のフィードバック制御に切り替える。定常状
態での無効電力フィードバックループおよび電圧フィー
ドバックループについては第１、第２の実施例の説明と
全く同じなので省略する。
【００２７】なお、本実施例では信号処理を電子回路で
行った場合を想定してブロック図で提示したが、各制御
の信号処理をマイクロコンピュータのソフトウェア処理
で行っても実現できる。
行った場合を想定してブロック図で提示したが、各制御
の信号処理をマイクロコンピュータのソフトウェア処理
で行っても実現できる。
【００２８】次に本発明の静止形無効電力補償装置の第
５の実施例について図５に基づいて説明する。これは第
２の実施例とほぼ同じ構成であり、相違点は配電線また
は送電線電源の負荷側に設置された第２のＣＴ２２と、
負荷の有効電力と無効電力の変化分をそれぞれ検出する
有効電力変化分検出回路２３と無効電力変化分検出回路
２４と、線路定数記憶回路２５と、第３の演算回路２６
と、加算回路２７を追加したことである。第２のＣＴ２
２とＰＴ７の出力から有効電力変化分検出回路２３と無
効電力変化分検出回路２４とで検出された有効電力と無
効電力の変化分をそれぞれΔＰ，ΔＱとし配電線または
送電線６の抵抗分とインダクタンス分をそれぞれＲ，Ｌ
とすると、静止形無効電力補償装置の設置点の相間電圧
の変動を抑えるための静止形無効電力補償装置の無効電
力Ｑｓは式（１）で与えられる。
５の実施例について図５に基づいて説明する。これは第
２の実施例とほぼ同じ構成であり、相違点は配電線また
は送電線電源の負荷側に設置された第２のＣＴ２２と、
負荷の有効電力と無効電力の変化分をそれぞれ検出する
有効電力変化分検出回路２３と無効電力変化分検出回路
２４と、線路定数記憶回路２５と、第３の演算回路２６
と、加算回路２７を追加したことである。第２のＣＴ２
２とＰＴ７の出力から有効電力変化分検出回路２３と無
効電力変化分検出回路２４とで検出された有効電力と無
効電力の変化分をそれぞれΔＰ，ΔＱとし配電線または
送電線６の抵抗分とインダクタンス分をそれぞれＲ，Ｌ
とすると、静止形無効電力補償装置の設置点の相間電圧
の変動を抑えるための静止形無効電力補償装置の無効電
力Ｑｓは式（１）で与えられる。
【００２９】 Ｑｓ＝ΔＱ＋ΔＰ×（Ｒ／Ｌ） （１） したがって、変電所または発電所から現地点までの配電
線または送電線６の抵抗分とインダクタンス分を線路定
数記憶回路２５に記憶して置き、第３の演算回路２６で
式（１）の演算を行い、負荷の急変による静止形無効電
力補償装置の設置点の相間電圧の変動を補償する無効電
力の指令値を演算し、加算回路２７で第１の演算回路１
３からの無効電力指令値とＱs との加算を行うことによ
り、負荷の急変にも対応できる無効電力指令信号を得
る。このように本実施例によると負荷の急変を検知し、
配電線または送電線の定数を考慮して電圧変動を補償す
るのに必要な静止形無効電力補償装置の出力を演算で求
めてオープンループ的な制御を行うので、より高速に電
圧変動を抑えることができる。定常状態での無効電力フ
ィードバックループおよび電圧フィードバックループに
ついては第１、第２の実施例の説明と全く同じなので省
略する。
線または送電線６の抵抗分とインダクタンス分を線路定
数記憶回路２５に記憶して置き、第３の演算回路２６で
式（１）の演算を行い、負荷の急変による静止形無効電
力補償装置の設置点の相間電圧の変動を補償する無効電
力の指令値を演算し、加算回路２７で第１の演算回路１
３からの無効電力指令値とＱs との加算を行うことによ
り、負荷の急変にも対応できる無効電力指令信号を得
る。このように本実施例によると負荷の急変を検知し、
配電線または送電線の定数を考慮して電圧変動を補償す
るのに必要な静止形無効電力補償装置の出力を演算で求
めてオープンループ的な制御を行うので、より高速に電
圧変動を抑えることができる。定常状態での無効電力フ
ィードバックループおよび電圧フィードバックループに
ついては第１、第２の実施例の説明と全く同じなので省
略する。
【００３０】なお、本実施例では信号処理を電子回路で
行った場合を想定しブロック図で提示したが、各制御の
信号処理をマイクロコンピュータのソフトウェア処理で
行っても実現できる。
行った場合を想定しブロック図で提示したが、各制御の
信号処理をマイクロコンピュータのソフトウェア処理で
行っても実現できる。
【００３１】また、各実施例の説明において、静止形無
効電力補償装置の主回路の第２のリアクトル２とコンデ
ンサ３はＹ形結線の例で説明してきたが、このリアクト
ルとコンデンサはΔ結線にしても構わない。また、本実
施例は三相回路にて説明してきたが単相回路に適用でき
ることは言うまでもない。
効電力補償装置の主回路の第２のリアクトル２とコンデ
ンサ３はＹ形結線の例で説明してきたが、このリアクト
ルとコンデンサはΔ結線にしても構わない。また、本実
施例は三相回路にて説明してきたが単相回路に適用でき
ることは言うまでもない。
【００３２】
【発明の効果】以上の説明から明らかなように、本発明
によれば、次のような効果を得ることができる。まず、
第１は配電線または送電線の電圧一定制御が相間電圧の
歪みに関わらず正確に行える。したがって今日のように
配電線または送電線の高調波が増加し、電圧歪みが無視
できない状況にあって、電圧安定化に非常に効果的であ
る。第２にサイリスタ電流或いは無効電力のフィードバ
ックループを設け、主回路の電流に上限値を設定するこ
とでサイリスタの破壊を防止することができる。これに
より配電系統または送電系統の設備機器として要求され
る高信頼性を確保できる。第３に停電から復電時に０Ｖ
ａｒの運転点から静止形無効電力補償装置を起動し、過
渡的な異常電圧を防ぐことができる。第４に配電線また
は送電線の電圧急変時にその電圧急変を抑える無効電力
を発生させて高速に電圧変動を補正することができる。
によれば、次のような効果を得ることができる。まず、
第１は配電線または送電線の電圧一定制御が相間電圧の
歪みに関わらず正確に行える。したがって今日のように
配電線または送電線の高調波が増加し、電圧歪みが無視
できない状況にあって、電圧安定化に非常に効果的であ
る。第２にサイリスタ電流或いは無効電力のフィードバ
ックループを設け、主回路の電流に上限値を設定するこ
とでサイリスタの破壊を防止することができる。これに
より配電系統または送電系統の設備機器として要求され
る高信頼性を確保できる。第３に停電から復電時に０Ｖ
ａｒの運転点から静止形無効電力補償装置を起動し、過
渡的な異常電圧を防ぐことができる。第４に配電線また
は送電線の電圧急変時にその電圧急変を抑える無効電力
を発生させて高速に電圧変動を補正することができる。
【図１】本発明の第１の実施例の静止形無効電力補償装
置の接続図
置の接続図
【図２】本発明の第２の実施例の静止形無効電力補償装
置の接続図
置の接続図
【図３】本発明の第３の実施例の静止形無効電力補償装
置の接続図
置の接続図
【図４】本発明の第４の実施例の静止形無効電力補償装
置の接続図
置の接続図
【図５】本発明の第５の実施例の静止形無効電力補償装
置の接続図
置の接続図
【図６】従来例の静止形無効電力補償装置の接続図
１ 第１のリアクトル ２ 第２のリアクトル ３ コンデンサ ４ サイリスタ回路 ５ サイリスタ駆動回路 ６ 配電線または送電線 ７ 計器用変圧器 ８ 全波整流回路 ９ タイミング検出回路 １０ 演算回路 １１ 実効値検出回路 １２ 第２の演算回路 １３ 第１の演算回路 １４ リミッタ １５ 無効電力検出回路 １６，１７ 変流器 １８ サイリスタ電流検出回路 １９ 記憶回路 ２０ タイマ ２１ 電源立ち上がり検出回路 ２２ 第２の変流器 ２３ 有効電力変化分検出回路 ２４ 無効電力変化分検出回路 ２５ 線路定数記憶回路 ２６ 第３の演算回路 ２７ 加算回路
Claims (4)
- 【請求項１】 配電線または送電線に接続された複数の
リアクトルと複数のコンデンサと複数のサイリスタの逆
並列回路よりなるサイリスタ回路とで構成され前記サイ
リスタの導通角を制御することにより進みから遅れの無
効電力を発生させる主回路と、 前記配電線または送電線に取り付けられた変圧器（以下
ＰＴと称す）と、 前記ＰＴの出力の実効値を検出する実効値検出回路と、 前記ＰＴの出力を入力とし前記配電線または送電線の相
間電圧のゼロクロスのタイミングを検出するタイミング
検出回路と、 前記第１のリアクトルと前記配電線または送電線の間に
設置され前記主回路の入力電流を検出する変流器（以下
ＣＴと称す）と、 前記ＰＴと前記ＣＴの出力信号を入力とし前記主回路に
流れ込む無効電力を検出する無効電力検出回路と、 前記電圧実効値検出回路の出力信号とあらかじめ設定さ
れた電圧指令値との誤差信号を入力とする第１の演算回
路と、 前記第１の演算回路の出力信号を無効電力指令値として
入力するリミッタと、 前記リミッタの出力と前記無効電力検出回路の出力信号
との誤差信号を入力とする第２の演算回路と、 前記第２の演算回路の出力信号と前記タイミング検出回
路の出力信号を入力とし前記サイリスタ回路の導通角を
制御するゲート信号を出力するサイリスタ駆動回路とを
備え、前記リミッタで無効電力指令値の上下限値を設定すこと
で前記主回路への過電流を防止するようにし、 前記サイリスタ回路の導通角を制御し前記主回路に流れ
る無効電力を連続に制御して前記配電線または送電線の
電圧一定制御を行うようにした静止形無効電力補償装
置。 - 【請求項２】 配電線または送電線に接続された複数の
リアクトルと複数のコンデンサと複数のサイリスタの逆
並列回路よりなるサイリスタ回路とで構成され前記サイ
リスタの導通角を制御することにより進みから遅れの無
効電力を発生させる主回路と、 前記配電線または送電線に取り付けられたＰＴと、 前記ＰＴの出力の実効値を検出する実効値検出回路と、 前記ＰＴの出力を入力とし前記配電線または送電線の相
間電圧のゼロクロスのタイミングを検出するタイミング
検出回路と、 前記サイリスタ回路に直列に取り付けられたＣＴと、 前記ＣＴの出力信号を入力とし前記サイリスタ回路に流
れる電流値を検出するサイリスタ電流検出回路と、 前記電圧実効値検出回路の出力信号とあらかじめ設定さ
れた電圧指令値との誤差信号を入力とする第１の演算回
路と、 前記第１の演算回路の出力信号をサイリスタ電流指令値
として入力するリミッタと、 前記リミッタの出力信号と前記サイリスタ電流検出回路
の出力信号との誤差信号を入力とする第２の演算回路
と、 前記第２の演算回路の出力信号と前記タイミング検出回
路の出力信号を入力とし前記サイリスタ回路の導通角を
制御するゲート信号を出力するサイリスタ駆動回路とを
備え、前記リミッタでサイリスタ電流指令値の上下限値を設定
することで前記主回路への過電流を防止するようにし、 前記サイリスタ回路の導通角を制御し前記主回路に流れ
る無効電力を連続に制御して前記配電線または送電線の
電圧一定制御を行うようにした静止形無効電力補償装
置。 - 【請求項３】 配電線または送電線に接続された複数の
リアクトルと複数のコンデンサと複数のサイリスタの逆
並列回路よりなるサイリスタ回路とで構成され前記サイ
リスタの導通角を制御することにより進みから遅れの無
効電力を発生させる主回路と、 前記配電線または送電線に取り付けられたＰＴと、 前記ＰＴの出力の実効値を検出する実効値検出回路と、 前記ＰＴの出力を入力とし前記配電線または送電線の相
間電圧のゼロクロスのタイミングを検出するタイミング
検出回路と、 前記第１のリアクトルと前記配電線または送電線の間に
設置され前記主回路の入力電流を検出するＣＴと、 前記ＰＴと前記ＣＴの出力信号を入力とし前記主回路に
流れ込む無効電力を検出する無効電力検出回路と、 前記電圧実効値検出回路の出力信号とあらかじめ設定さ
れた電圧指令値との誤差信号を入力とする第１の演算回
路と、 前記第１の演算回路の出力信号と前記無効電力検出回路
の出力信号との誤差信号を入力とする第２の演算回路
と、 前記第２の演算回路の出力信号と前記タイミング検出回
路の出力信号を入力とし前記サイリスタ回路の導通角を
制御するゲート信号を出力するサイリスタ駆動回路と、 電源立上がり検出回路と、 前記電源立上がり検出回路の出力信号を入力とし電源立
上がり後ある一定時間を一回だけカウントするタイマ
と、 前記タイマの出力と前記サイリスタ駆動回路の入力信号
と前記無効電力検出回路の出力信号とを入力とし前記タ
イマのタイムアップ後の通常運転状態で無効電力が０Ｖ
ａｒ近傍のときの前記サイリスタ駆動回路の入力信号を
記憶し電源が切れた状態でも記憶内容を保持する記憶回
路とを備え、 前記第２の演算回路は、前記第１の演算回路の出力信号
と前記無効電力検出回路の出力信号との前記誤差信号以
外に前記記憶装置の出力信号と前記タイマの出力信号と
が入力されて、電源立上がり後前記タイマのタイムアッ
プまでは前記記憶回路の記憶内容である無効電力が０Ｖ
ａｒ近傍となる出力信号を出力し、前記タイマのタイム
アップ後は通常の演算処理を行うようにすることで停電
から復電時に過渡的な異常電圧を防ぐように構成し、 前記サイリスタ駆動回路により前記サイリスタ回路の導
通角を制御し、前記主回路に流れる無効電力を連続に制
御して前記配電線または送電線の電圧一定制御を行うよ
うにした静止形無効電力補償装置。 - 【請求項４】 配電線または送電線に接続された複数の
リアクトルと複数のコンデンサと複数のサイリスタの逆
並列回路よりなるサイリスタ回路とで構成され前記サイ
リスタの導通角を制御することにより進みから遅れの無
効電力を発生させる主回路と、 前記配電線または送電線に取り付けられたＰＴと、 前記ＰＴの出力の実効値を検出する実効値検出回路と、 前記ＰＴの出力を入力とし前記配電線または送電線の相
間電圧のゼロクロスのタイミングを検出するタイミング
検出回路と、 前記第１のリアクトルと前記配電線または送電線の間に
設置され前記主回路の入力電流を検出する第１のＣＴ
と、 前記ＰＴと前記第１のＣＴの出力信号を入力とし前記主
回路に流れ込む無効電力を検出する無効電力検出回路
と、 前記配電線または送電線に前記ＣＴよりも負荷側に取り
付けられた第２のＣＴと、 前記ＰＴの出力信号と前記第２のＣＴの出力信号を入力
とし前記配電線または送電線に流れる有効電力の変化分
を検出する有効電力変化分検出回路と、 前記ＰＴの出力信号と前記第２のＣＴの出力信号を入力
とし前記配電線または送電線に流れる無効電力の変化分
を検出する無効電力変化分検出回路と、 現地点までの前記配電線または送電線の線路定数を記憶
する線路定数記憶回路と、 前記有効電力変化分検出回路と前記無効電力変化分検出
回路と前記線路定数記憶回路の出力信号を入力とする第
３の演算回路と、 前記電圧実効値検出回路の出力信号とあらかじめ設定さ
れた電圧指令値との誤差信号を入力とする第１の演算回
路と、 前記第３の演算回路の出力信号と前記第１の演算回路の
出力信号を入力とする加算回路と、 前記加算回路から無効電力指令信号として出力する出力
信号と前記無効電力検出回路の出力信号との誤差信号を
入力とする第２の演算回路と、 前記第２の演算回路の出力信号と前記タイミング検出回
路の出力信号を入力とし前記サイリスタ回路の導通角を
制御するゲート信号を出力するサイリスタ駆動回路とを
備え、前記加算回路から出力する無効電力指令信号は、前記第
３の演算回路の出力信号と前記第１の演算回路の出力信
号を加算して得ることで高速に電圧変動を抑えるように
し、 前記サイリスタ回路の導通角を制御し前記主回路に流れ
る無効電力を連続に制御して前記配電線または送電線の
電圧一定制御を行うようにした静止形無効電力補償装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31095593A JP3328039B2 (ja) | 1993-12-13 | 1993-12-13 | 静止形無効電力補償装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31095593A JP3328039B2 (ja) | 1993-12-13 | 1993-12-13 | 静止形無効電力補償装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07160346A JPH07160346A (ja) | 1995-06-23 |
| JP3328039B2 true JP3328039B2 (ja) | 2002-09-24 |
Family
ID=18011416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31095593A Expired - Fee Related JP3328039B2 (ja) | 1993-12-13 | 1993-12-13 | 静止形無効電力補償装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3328039B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101245169B1 (ko) * | 2011-02-25 | 2013-03-19 | (주)파워닉스 | 정지형 무효 전력 보상 장치 및 상기 정지형 무효 전력 보상 장치의 제어 방법 |
| KR101717367B1 (ko) | 2015-08-19 | 2017-03-16 | 엘에스산전 주식회사 | 정적 무효전력 보상 장치 및 그 동작 방법 |
| KR101698275B1 (ko) | 2015-09-08 | 2017-01-19 | 엘에스산전 주식회사 | 정적 무효전력 보상 장치 및 그의 동작 방법 |
-
1993
- 1993-12-13 JP JP31095593A patent/JP3328039B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07160346A (ja) | 1995-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10826378B2 (en) | Power conversion apparatus for interconnection with a three-phrase ac power supply | |
| US20020008982A1 (en) | Method and control system for voltage control at a converter station | |
| JPS6056388B2 (ja) | 制御形電流インバ−タ装置 | |
| US4878208A (en) | Voltage-phase responsive, inverter disable circuit for system interconnection | |
| JPS6212749B2 (ja) | ||
| JP7079407B2 (ja) | 無効電力補償装置及びその制御回路 | |
| US8552696B2 (en) | Self-excited reactive power compensation apparatus | |
| US7345379B2 (en) | Power converter with voltage and current fault setting | |
| JP3328039B2 (ja) | 静止形無効電力補償装置 | |
| JP7275839B2 (ja) | 無効電力補償装置の制御方法及び制御回路 | |
| JP4034458B2 (ja) | 自励式交直変換器制御装置および遮断器回路制御装置 | |
| JPH0919065A (ja) | インバータの同期切り換え回路 | |
| JP3343711B2 (ja) | 静止型無効電力補償装置 | |
| JP3570913B2 (ja) | 半導体スイッチの制御装置 | |
| JPH0698469A (ja) | 電圧検出形無効電力補償装置の制御方式 | |
| Awad | Control of static series compensator for mitigation of power quality problems | |
| JP6981260B2 (ja) | 無効電力補償装置及びその制御回路 | |
| JPH06113460A (ja) | アクティブフィルタの過電流制限法 | |
| Elserougi et al. | Investigation of inter-line dynamic voltage restorer with virtual impedance injection | |
| JPH0432621B2 (ja) | ||
| JP2001025171A (ja) | 自励式交直変換器の制御装置及び位相検出回路 | |
| JP2008312370A (ja) | 無効電力補償装置及びその制御方法 | |
| JPH06245388A (ja) | 系統連系インバータの逆充電保護装置 | |
| JP3405076B2 (ja) | Ｐｗｍコンバータ装置 | |
| JPH07212979A (ja) | フリッカ対策装置の制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070712 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080712 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090712 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |