JP3314748B2 - Manufacturing method of nonvolatile semiconductor memory device - Google Patents
Manufacturing method of nonvolatile semiconductor memory deviceInfo
- Publication number
- JP3314748B2 JP3314748B2 JP03202199A JP3202199A JP3314748B2 JP 3314748 B2 JP3314748 B2 JP 3314748B2 JP 03202199 A JP03202199 A JP 03202199A JP 3202199 A JP3202199 A JP 3202199A JP 3314748 B2 JP3314748 B2 JP 3314748B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- floating gate
- silicon
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 77
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 229910052710 silicon Inorganic materials 0.000 claims description 40
- 239000010703 silicon Substances 0.000 claims description 40
- 229910052751 metal Inorganic materials 0.000 claims description 29
- 239000002184 metal Substances 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 14
- 239000012535 impurity Substances 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 238000005121 nitriding Methods 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 39
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 25
- 229920005591 polysilicon Polymers 0.000 description 19
- 238000001459 lithography Methods 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- -1 arsenic ions Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
Landscapes
- Element Separation (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は不揮発性半導体記憶
装置及びその製造方法に関し、特に、工程数を低減する
ことができる不揮発性半導体記憶装置及びその製造方法
に関する。BACKGROUND OF THE INVENTION The present invention relates to a nonvolatile semiconductor Symbol 憶 <br/> device and a manufacturing method thereof, particularly, to a nonvolatile semiconductor Symbol 憶 device and a manufacturing method thereof capable of reducing the number of steps.
【0002】[0002]
【従来の技術】不揮発性半導体記憶装置として半導体基
板上に第1のゲート絶縁膜を介して形成されたフローテ
ィングゲート電極と、このフローティングゲート電極に
第2のゲート絶縁膜(容量絶縁膜)を介して容量接合さ
れたコントロールゲート電極とが設けられたフローティ
ングゲート型不揮発性半導体記憶装置がある。フローテ
ィングゲート型不揮発性半導体記憶装置における情報の
書込及び消去特性は第1のゲート絶縁膜による半導体基
板のチャネル領域とフローティングゲート電極との間の
容量接合、及び第2のゲート絶縁膜である容量絶縁膜に
よるフローティングゲート電極とコントロールゲート電
極との間の容量接合の容量分割により定まっている。低
電圧で高速動作を行うためにはフローティングゲート電
極とチャネル領域との間に実効的に印加される電圧を大
きくすることが有効であり、そのために容量絶縁膜によ
るフローティングゲート電極とコントロールゲート電極
との間の容量接合を大きくする必要がある。A floating gate electrode formed via a first gate insulating film on a semiconductor substrate of the Related Art Nonvolatile semiconductor Symbol 憶 device, the floating gate electrode and the second gate insulating film (capacitor insulating film) there is a floating gate type nonvolatile semiconductor Symbol 憶 device and a control gate electrode capacitively joined provided through. Write and erase characteristics of information in the floating gate type nonvolatile semiconductor Symbol 憶 device is a capacitive junction, and the second gate insulating film between the first semiconductor substrate by a gate insulating film of the channel region and the floating gate electrode It is determined by the capacitance division of the capacitance junction between the floating gate electrode and the control gate electrode by the capacitance insulating film. In order to perform high-speed operation at a low voltage, it is effective to increase the voltage effectively applied between the floating gate electrode and the channel region. It is necessary to increase the capacitance junction between the two.
【0003】そのため、素子分離のためのSTI(シャ
ロウ トレンチ アイソレーション:Shallow
Trench Isolation)といわれる埋め込
み絶縁膜の側壁形状を利用しフローティングゲート電極
の形状を凹状に形成して、フローティングゲート電極と
コントロールゲート電極との間の容量接合を大きくする
手法が考案されている。For this reason, STI (Shallow Trench Isolation: Shallow) for element isolation is required.
A technique called Trench Isolation has been devised in which the shape of the floating gate electrode is formed in a concave shape using the side wall shape of the buried insulating film to increase the capacitance junction between the floating gate electrode and the control gate electrode.
【0004】従来の第1の不揮発性半導体記憶装置の製
造方法として、1998年に開催されたシンポジウム・
オン・VLSI・テクノロジー(Symposium
onVLSI Technology)のダイジェスト
・オブ・テクニカル・ペーパー(Digest of
Technical Paper)の102及び103
頁に記載されたものがある。図6及び図7は従来の第1
の不揮発性半導体記憶装置の製造方法を工程順に示す断
面図である。As a method of manufacturing the first conventional nonvolatile semiconductor memory device, a symposium held in 1998
On-VLSI Technology (Symposium)
onVLSI Technology's Digest of Technical Paper (Digest of Technical Paper)
Technical Paper) 102 and 103
Some are listed on the page. FIG. 6 and FIG.
FIG. 7 is a cross-sectional view showing a method of manufacturing the nonvolatile semiconductor memory device in the order of steps.
【0005】先ず、図6(a)に示すように、P型のシ
リコン半導体基板100上にトンネル酸化膜(第1のゲ
ート絶縁膜)104、フローティングゲート用第1のポ
リシリコン膜113及びストッパ用シリコン窒化膜10
2を堆積する。First, as shown in FIG. 6A, a tunnel oxide film (first gate insulating film) 104, a first polysilicon film 113 for a floating gate and a stopper are formed on a P-type silicon semiconductor substrate 100. Silicon nitride film 10
2 is deposited.
【0006】次に、図6(b)に示すように、リソグラ
フィ技術及びエッチング技術により、ストッパ用シリコ
ン窒化膜102、フローティングゲート用第1のポリシ
リコン膜113及び第1のゲート絶縁膜104を同時に
選択的に除去した後、更にシリコン半導体基板100を
エッチングにより選択的に除去する。そして、その除去
部分を埋めるように全面にHDP(ハイ・デンシティー
・プラズマ:HighDensity Plasma)
CVD法によりシリコン酸化膜を堆積する。次に、CM
P技術によりストッパ用シリコン窒化膜102が露出す
るまで表面の平坦化を行い、埋め込み絶縁膜103を得
る。Next, as shown in FIG. 6B, the silicon nitride film 102 for the stopper, the first polysilicon film 113 for the floating gate, and the first gate insulating film 104 are simultaneously formed by lithography and etching. After the selective removal, the silicon semiconductor substrate 100 is further selectively removed by etching. Then, HDP (High Density Plasma: High Density Plasma) is applied to the entire surface so as to fill the removed portion.
A silicon oxide film is deposited by a CVD method. Next, CM
The surface is flattened by the P technique until the stopper silicon nitride film 102 is exposed, and a buried insulating film 103 is obtained.
【0007】その後、図6(c)に示すように、ストッ
パ用シリコン窒化膜102を選択的に除去し、全面にフ
ローティングゲート用第2のポリシリコン膜114を堆
積する。そして、隣接するメモリセル同士を分離するた
めにリソグラフィ技術及びドライエッチング技術により
第2のポリシリコン膜114を埋め込み絶縁膜103の
上面が露出するように選択的に除去する。このようにし
て、第1のポリシリコン膜113及び第2のポリシリコ
ン膜114からなるフローティングゲート電極105が
形成される。そして、全面にONO膜(シリコン酸化
膜、シリコン窒化膜及びシリコン酸化膜が積層された
膜)からなる第2のゲート絶縁膜106を形成する。After that, as shown in FIG. 6C, the silicon nitride film 102 for stopper is selectively removed, and a second polysilicon film 114 for floating gate is deposited on the entire surface. Then, in order to separate adjacent memory cells, the second polysilicon film 114 is selectively removed by lithography and dry etching so that the upper surface of the buried insulating film 103 is exposed. Thus, the floating gate electrode 105 including the first polysilicon film 113 and the second polysilicon film 114 is formed. Then, a second gate insulating film 106 made of an ONO film (a film in which a silicon oxide film, a silicon nitride film, and a silicon oxide film are stacked) is formed on the entire surface.
【0008】次いで、図7に示すように、全面にWSi
ポリサイドを堆積し、コントロールゲート電極110を
形成する。[0008] Next, as shown in FIG.
Polycide is deposited to form a control gate electrode 110.
【0009】次に、フォトリソグラフィ技術及びドライ
エッチングによりストライプ状に第1の絶縁膜104が
露出する迄コントロールゲート電極110、第2のゲー
ト絶縁膜106及びフローティングゲート電極105を
エッチング加工により選択的に除去し、これによりワー
ド線に相当するコントロールゲート電極パターンを得
る。更に、このコントロールゲート電極パターンをマス
クにして砒素のイオン注入を行い、シリコン半導体基板
100にソース拡散層及びドレイン拡散層(図示せず)
を形成する。このようにして、フローティングゲート型
不揮発性半導体記憶装置を得ることができる。Next, the control gate electrode 110, the second gate insulating film 106, and the floating gate electrode 105 are selectively etched by a photolithography technique and dry etching until the first insulating film 104 is exposed in a stripe shape. Then, a control gate electrode pattern corresponding to the word line is obtained. Further, arsenic ions are implanted using the control gate electrode pattern as a mask, and a source diffusion layer and a drain diffusion layer (not shown) are formed in the silicon semiconductor substrate 100.
To form In this way, it is possible to obtain a floating gate type nonvolatile semiconductor Symbol 憶 device.
【0010】また、従来の第2の不揮発性半導体記憶装
置の製造方法として、特開平3−64972号公報に開
示されたものがある。図8乃至10は従来の第2の不揮
発性半導体記憶装置の製造方法を工程順に示す断面図で
ある。As a second conventional method for manufacturing a nonvolatile semiconductor memory device, there is one disclosed in Japanese Patent Application Laid-Open No. 3-64972. 8 to 10 are sectional views showing a method of manufacturing a second conventional nonvolatile semiconductor memory device in the order of steps.
【0011】先ず、図8(a)に示すように、シリコン
からなる半導体基板上201上に絶縁膜202を形成
し、その上にエッチング阻止膜203を形成する。First, as shown in FIG. 8A, an insulating film 202 is formed on a semiconductor substrate 201 made of silicon, and an etching stopper film 203 is formed thereon.
【0012】次に、図8(b)に示すように、全面にフ
ォトレジスト膜204を形成し、公知のフォトリソグラ
フィ技術を使用して所定の領域のエッチング阻止膜20
3、絶縁膜202及び半導体基板201の一部を順次エ
ッチングにより除去して溝を形成する。Next, as shown in FIG. 8B, a photoresist film 204 is formed on the entire surface, and a predetermined region of the etching stopper film 20 is formed by using a known photolithography technique.
3. The insulating film 202 and a part of the semiconductor substrate 201 are sequentially removed by etching to form a groove.
【0013】その後、図8(c)に示すように、全面に
第1の埋込み絶縁膜205を形成し、そして、全面に第
2の埋込み絶縁膜206を形成する。After that, as shown in FIG. 8C, a first buried insulating film 205 is formed on the entire surface, and a second buried insulating film 206 is formed on the entire surface.
【0014】次いで、図9(a)に示すように、全面の
第2の埋込み絶縁膜206を第1の埋込み絶縁膜205
の表面が露出する迄エッチバックにより除去し、続い
て、第1の埋込み絶縁膜205のみを選択的にエッチン
グ阻止膜203の表面が露出する迄エッチングにより除
去する。Next, as shown in FIG. 9A, the entire surface of the second buried insulating film 206 is changed to the first buried insulating film 205.
Then, only the first embedded insulating film 205 is selectively removed by etching until the surface of the etching stopper film 203 is exposed.
【0015】次に、図9(b)に示すように、エッチン
グ阻止膜203及び絶縁膜202を除去した後、ゲート
酸化膜207を形成する。Next, as shown in FIG. 9B, after removing the etching stopper film 203 and the insulating film 202, a gate oxide film 207 is formed.
【0016】その後、図9(c)に示すように、全面に
第1の多結晶シリコン膜208を形成し、そして、全面
にフォトレジスト209を形成してその表面を平坦化す
る。Thereafter, as shown in FIG. 9C, a first polycrystalline silicon film 208 is formed on the entire surface, and a photoresist 209 is formed on the entire surface to planarize the surface.
【0017】次いで、図10(a)に示すように、全面
の第2の埋込み絶縁膜206の表面が露出する迄エッチ
バックを行い、第1の多結晶シリコン膜208を第2の
埋込み絶縁膜206で分離する。Next, as shown in FIG. 10A, etch back is performed until the entire surface of the second buried insulating film 206 is exposed, and the first polycrystalline silicon film 208 is replaced with the second buried insulating film. Separated at 206.
【0018】その後、図10(b)に示すように、フォ
トレジスト209を除去した後、第1の多結晶シリコン
膜208上に他の絶縁膜210を形成し、そして、全面
に第2の多結晶シリコン膜211を形成する。このよう
にして、フローティングゲート型不揮発性半導体記憶装
置を得ることができる。Thereafter, as shown in FIG. 10B, after removing the photoresist 209, another insulating film 210 is formed on the first polycrystalline silicon film 208, and a second polycrystalline silicon film is formed on the entire surface. A crystalline silicon film 211 is formed. In this way, it is possible to obtain a floating gate type nonvolatile semiconductor Symbol 憶 instrumentation <br/> location.
【0019】[0019]
【発明が解決しようとする課題】しかしながら、上述の
如く、従来の第1の不揮発性半導体記憶装置の製造方法
においては、リソグラフィ技術によりフローティングゲ
ート用第2のポリシリコン膜114を分離しているた
め、ミスアライメントのマージンが狭い。また、このリ
ソグラフィ工程が必要になるため工程数が増える。更
に、フローティングゲート電極形成に2層のポリシリコ
ン膜を積層して形成しており、また、リソグラフィ技術
により隣接するメモリセルを分離しているため、フロー
ティングゲート用第1のポリシリコン膜113の加工寸
法が、第2のポリシリコン膜114の加工寸法より大き
く、メモリセルの面積が増大するという問題点がある。[SUMMARY OF THE INVENTION However, as described above, in the manufacturing method of the first conventional nonvolatile semiconductor Symbol 憶 device separates the second polysilicon film 114 for a floating gate by lithography Therefore, the margin of misalignment is narrow. Further, since this lithography step is required, the number of steps increases. Further, since the floating gate electrode is formed by laminating two polysilicon films, and the adjacent memory cells are separated by lithography, the processing of the first polysilicon film 113 for the floating gate is performed. The size is larger than the processing size of the second polysilicon film 114, and there is a problem that the area of the memory cell increases.
【0020】一方、従来の第2の不揮発性半導体記憶装
置の製造方法においては、埋め込み絶縁膜が第1の埋込
み絶縁膜205及び第2の埋込み絶縁膜206の2層か
ら構成されているため、その工程数が多いという欠点が
ある。Meanwhile, in the manufacturing method of the second conventional nonvolatile semiconductor Symbol 憶 instrumentation <br/> location, the buried insulating film is two layers of the first buried insulating film 205 and the second buried insulating film 206 Since it is configured, there is a drawback that the number of steps is large.
【0021】本発明はかかる問題点に鑑みてなされたも
のであって、工程数を低減することができる不揮発性半
導体記憶装置及びその製造方法を提供することを目的と
する。The present invention was made in view of the above problems, and an object thereof is to provide a nonvolatile semiconductor Symbol 憶 device and a manufacturing method thereof capable of reducing the number of steps.
【0022】[0022]
【0023】[0023]
【0024】[0024]
【課題を解決するための手段】 本発明に係る不揮発性半
導体記憶装置の製造方法は、下部が半導体基板に埋め込
まれると共に上部が前記半導体基板から突出した埋め込
み絶縁膜を選択的に形成する工程と、前記半導体基板の
表面に選択的に第1のゲート絶縁膜を形成する工程と、
フローティングゲート用金属膜を全面に形成する工程
と、第1の絶縁膜を全面に形成する工程と、コントロー
ルゲート用第1の金属膜を全面に形成する工程と、前記
埋め込み絶縁膜の上面が露出する迄表面を平坦化する工
程と、前記フローティングゲート用金属膜及び前記コン
トロールゲート用第1の金属膜の表面に夫々第2の絶縁
膜及び第3の絶縁膜を第2の絶縁膜の方が第3の絶縁膜
より膜厚が厚くなるように形成する工程と、前記第3の
絶縁膜のみを完全に除去するように表面を平坦化する工
程と、コントロールゲート用第2の金属膜を全面に形成
する工程と、を有することを特徴とする。 A method of manufacturing a nonvolatile semiconductor memory device according to the present invention comprises the steps of selectively forming a buried insulating film having a lower portion embedded in a semiconductor substrate and an upper portion projecting from the semiconductor substrate. Selectively forming a first gate insulating film on a surface of the semiconductor substrate;
Forming a floating gate metal film over the entire surface, forming a first insulating film over the entire surface, forming a control gate first metal film over the entire surface, exposing an upper surface of the buried insulating film; A second insulating film and a second insulating film on the surfaces of the floating gate metal film and the control gate first metal film, respectively. A step of forming the film so as to be thicker than the third insulating film; a step of flattening the surface so as to completely remove only the third insulating film; And a step of forming the same.
【0025】また、前記フローティングゲート用金属膜
及びコントロールゲート用第1の金属膜は半導体から構
成することができる。更に、前記第2の絶縁膜及び第3
の絶縁膜は、夫々前記フローティングゲート用金属膜及
びコントロールゲート用第1の金属膜を熱処理により酸
化又は窒化させて得られる酸化膜又は窒化膜であっても
よい。Further, the metal film for the floating gate and the first metal film for the control gate can be made of a semiconductor. Further, the second insulating film and the third
The insulating film may be an oxide film or a nitride film obtained by oxidizing or nitriding the floating gate metal film and the control gate first metal film by heat treatment, respectively.
【0026】更に、本発明に係る半導体不揮発性記憶装
置の製造方法においては、前記フローティングゲート用
金属膜及びコントロールゲート用第1の金属膜の不純物
濃度は相互に異なるように構成されていることが好まし
い。また、前記半導体はシリコンであってもよく、前記
埋め込み絶縁膜の上面が露出する迄表面を平坦化する工
程及び/又は前記第3の絶縁膜のみが完全に除去される
ように表面を平坦化する工程はCMP法又は異方性エッ
チング法によるものであってよい。Further, in the method of manufacturing a semiconductor nonvolatile memory device according to the present invention, the impurity concentration of the floating gate metal film and the control gate first metal film may be different from each other. It is preferred that The semiconductor may be silicon, and a step of flattening the surface until the upper surface of the buried insulating film is exposed and / or flattening the surface such that only the third insulating film is completely removed. This step may be performed by a CMP method or an anisotropic etching method.
【0027】本発明においては、容量絶縁膜第1部及び
容量絶縁膜第2部から容量絶縁膜が構成され、コントロ
ールゲート電極第1部及びコントロールゲート電極第2
部からコントロールゲート電極が構成される。そして、
フローティングゲート電極が1層で形成されているた
め、従来の第1の半導体装置と比較して、メモリセルの
面積が不必要に増加することはない。また、コントロー
ルゲート電極第2部の下地は実質的に平坦であるので、
コントロールゲート電極第2部はその上面を平坦にして
形成される。このため、従来の第2の半導体装置と比較
して、上面が平坦なコントロールゲート電極が得られ
る。In the present invention, a first portion of the capacitor insulating film and a second portion of the capacitor insulating film constitute a capacitor insulating film, and the first portion of the control gate electrode and the second portion of the control gate electrode.
A control gate electrode is formed from the portion. And
Since the floating gate electrode is formed in one layer, the area of the memory cell does not increase unnecessarily as compared with the conventional first semiconductor device. In addition, since the base of the second part of the control gate electrode is substantially flat,
The second part of the control gate electrode is formed with its upper surface flat. Therefore, a control gate electrode having a flat upper surface can be obtained as compared with the conventional second semiconductor device.
【0028】また、本発明方法においては、従来の第1
の不揮発性半導体記憶装置の製造方法と比較して、リソ
グラフィ技術を使用することなく平坦化処理により第1
の絶縁膜及び第2の絶縁膜から構成される容量絶縁膜を
形成し、フローティングゲート用金属膜を分離すること
ができるため、ミスアライメントのマージンが広い。ま
た、そのリソグラフィ工程も不要となり工程数を低減で
きる。また、従来の第2の不揮発性半導体記憶装置の製
造方法と比較して、埋め込み絶縁膜が1層から構成され
ているので、その工程数を少なくすることができる。In the method of the present invention, the first
Compared to the method of manufacturing the nonvolatile semiconductor memory device of the first embodiment, the first process is performed by the flattening process without using the lithography technology.
Since the capacitor insulating film composed of the first insulating film and the second insulating film can be formed and the floating gate metal film can be separated, the margin of misalignment is wide. Further, the lithography step is not required, and the number of steps can be reduced. Further, as compared with the second conventional method for manufacturing a nonvolatile semiconductor memory device, the number of steps can be reduced because the buried insulating film is composed of one layer.
【0029】また、例えば、フローティングゲート用金
属膜及びコントロールゲート用第1の金属膜が共にシリ
コン膜であって、フローティングゲート用金属膜の方が
コントロールゲート用第1の金属膜より不純物濃度が高
いものであると、熱処理により形成される第2の絶縁膜
及び第3の絶縁膜を膜厚に関して比較すると、第2の絶
縁膜の方が膜厚が厚い。このように、容易に第2の絶縁
膜の膜厚を第3の絶縁膜を膜厚より厚くすることができ
る。Also, for example, the floating gate metal film and the control gate first metal film are both silicon films, and the floating gate metal film has a higher impurity concentration than the control gate first metal film. If the second insulating film formed by the heat treatment is compared with the third insulating film with respect to the film thickness, the second insulating film is thicker. Thus, the thickness of the second insulating film can be easily made larger than the thickness of the third insulating film.
【0030】[0030]
【発明の実施の形態】以下、本発明の実施例に係る不揮
発性半導体記憶装置の製造方法について、添付の図面を
参照して具体的に説明する。図1は本発明の実施例に係
る不揮発性半導体記憶装置を示す断面図である。また、
図2乃至5は本発明の実施例に係る不揮発性半導体記憶
装置の製造方法を工程順に示す断面図である。DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the method for fabricating the nonvolatile semiconductor Symbol 憶 device according to an embodiment of the present invention will be specifically described with reference to the accompanying drawings. Figure 1 is a sectional view showing a nonvolatile semiconductor Symbol 憶 device according to an embodiment of the present invention. Also,
2 to 5 are sectional views sequentially showing the steps of producing the nonvolatile semiconductor Symbol 憶 <br/> apparatus according to an embodiment of the present invention.
【0031】図1に示すように、P型のシリコン半導体
基板30に下部がシリコン半導体基板30に埋め込まれ
ると共に、上部がシリコン半導体基板30から突出した
埋め込み絶縁膜3が形成されている。また、シリコン酸
化膜からなる第1のゲート絶縁膜(トンネル酸化膜)4
が形成されている。更に、DOPOS(ドープト・アモ
ルファス・シリコン:DOPed amOrphous
Silicon)からなるフローティングゲート用シ
リコン膜5が第1のゲート絶縁膜4の表面及び埋め込み
絶縁膜3の側壁の形状を反映して凹状に形成されてお
り、この凹部の内面上にONO膜からなる絶縁膜6が形
成されている。更にまた、この凹部に埋め込まれてコン
トロールゲート用シリコン膜7が形成されている。ま
た、フローティングゲート用シリコン膜5の上端上には
SiO2からなる絶縁膜8が形成されている。なお、埋
め込み絶縁膜3、絶縁膜8、絶縁膜6及びコントロール
ゲート用シリコン膜7の上面高さは実質的に等しくなっ
ている。そして、これらの上にコントロールゲート用ポ
リシリコン膜10が形成されている。即ち、フローティ
ングゲート用ポリシリコン膜5をフローティングゲート
電極、絶縁膜6及び8を第2のゲート絶縁膜(容量絶縁
膜)、コントロールゲート用シリコン膜7及びコントロ
ールゲート用ポリシリコン膜10をコントロールゲート
電極としたフローティング電極型不揮発性半導体記憶装
置となっている。As shown in FIG. 1, a P-type silicon semiconductor substrate 30 has a lower portion embedded in the silicon semiconductor substrate 30 and an upper portion formed with a buried insulating film 3 projecting from the silicon semiconductor substrate 30. A first gate insulating film (tunnel oxide film) 4 made of a silicon oxide film
Are formed. Furthermore, DOPOS (doped amorphous silicon: DOped amOrphous)
A floating gate silicon film 5 made of Silicon is formed in a concave shape reflecting the surface of the first gate insulating film 4 and the side wall of the buried insulating film 3, and an ONO film is formed on the inner surface of the concave portion. An insulating film 6 is formed. Further, a control gate silicon film 7 is formed so as to be buried in the recess. On the upper end of the silicon film 5 for the floating gate, an insulating film 8 made of SiO 2 is formed. The upper surface heights of the buried insulating film 3, the insulating film 8, the insulating film 6, and the control gate silicon film 7 are substantially equal. The control gate polysilicon film 10 is formed thereon. That is, the floating gate polysilicon film 5 is used as a floating gate electrode, the insulating films 6 and 8 are used as second gate insulating films (capacitive insulating films), and the control gate silicon film 7 and the control gate polysilicon film 10 are used as control gate electrodes. Floating electrode type nonvolatile semiconductor memory device.
【0032】次に、本発明の実施例に係る不揮発性半導
体記憶装置の製造方法を工程順に説明する。先ず、図2
(a)に示すように、シリコン半導体基板30の表面に
SiO2からなり膜厚が300Åのパッドシリコン酸化
膜1及びSi3N4からなり膜厚が5000Åのストッパ
用シリコン窒化膜2を順に堆積し、リソグラフィ技術及
びドライエッチング技術によりストッパ用シリコン窒化
膜2及びパッドシリコン酸化膜1をストライプ状に同時
に除去した後、更にシリコン半導体基板30をエッチン
グにより深さが5000Åになるように選択的に除去し
凹部を形成する。Next, explaining the manufacturing method of the nonvolatile semiconductor Symbol 憶 device according to an embodiment of the present invention in order of steps. First, FIG.
As shown in (a), a pad silicon oxide film 1 made of SiO 2 and having a thickness of 300 ° and a stopper silicon nitride film 2 made of Si 3 N 4 and having a thickness of 5000 ° are sequentially deposited on the surface of a silicon semiconductor substrate 30. Then, after the stopper silicon nitride film 2 and the pad silicon oxide film 1 are simultaneously removed in the form of stripes by the lithography technique and the dry etching technique, the silicon semiconductor substrate 30 is selectively removed by etching so that the depth becomes 5000 °. Then, a concave portion is formed.
【0033】次に、図2(b)に示すように、前工程で
使用したレジストを剥離し、凹部を埋めるように全面に
HDP・CVD法によりシリコン酸化膜を堆積する。そ
して、CMP技術によりストッパ用シリコン窒化膜2が
露出するまで平坦化を行う。これにより、埋め込み絶縁
膜3が得られる。Next, as shown in FIG. 2B, the resist used in the previous step is peeled off, and a silicon oxide film is deposited on the entire surface by HDP / CVD so as to fill the recess. Then, planarization is performed by the CMP technique until the silicon nitride film for stopper 2 is exposed. Thereby, the buried insulating film 3 is obtained.
【0034】その後、図2(c)に示すように、ストッ
パ用シリコン窒化膜2及びパッドシリコン酸化膜1を選
択的に除去し、熱酸化法により膜厚が80Åのシリコン
酸化膜からなる第1のゲート絶縁膜(トンネルゲート酸
化膜)4を形成する。Thereafter, as shown in FIG. 2C, the silicon nitride film for stopper 2 and the pad silicon oxide film 1 are selectively removed, and a first silicon oxide film having a thickness of 80 ° is formed by a thermal oxidation method. A gate insulating film (tunnel gate oxide film) 4 is formed.
【0035】次いで、図3(a)に示すように、膜厚が
1500ÅのDOPOSからなるフローティングゲート
用シリコン膜5及びONO膜からなる絶縁膜6を第1の
ゲート絶縁膜4の表面及び埋め込み絶縁膜3の側壁の形
状を反映させてストライプ状に形成する。これにより、
絶縁膜6で覆われた凹部が形成される。そして、この凹
部を埋め込むように、全面にDOPOSからなるコント
ロールゲート用シリコン膜7を堆積する。なお、コント
ロールゲート用シリコン膜7の不純物濃度はフローティ
ングゲート用シリコン膜5の不純物濃度より低くなって
いる。Next, as shown in FIG. 3A, a floating gate silicon film 5 made of DOPOS having a thickness of 1500 ° and an insulating film 6 made of an ONO film are formed on the surface of the first gate insulating film 4 and the buried insulating film. The film 3 is formed in a stripe shape reflecting the shape of the side wall. This allows
A recess covered with the insulating film 6 is formed. Then, a control gate silicon film 7 made of DOPOS is deposited on the entire surface so as to fill the recess. The impurity concentration of the control gate silicon film 7 is lower than that of the floating gate silicon film 5.
【0036】次に、図3(b)に示すように、埋め込み
絶縁膜3の上面が露出する迄CMP法により表面の平坦
化を行うことにより、埋め込み絶縁膜3の側面を利用し
て分離されたフローティングゲート用シリコン膜5が形
成される。Next, as shown in FIG. 3B, the surface of the buried insulating film 3 is flattened by a CMP method until the upper surface of the buried insulating film 3 is exposed. The floating gate silicon film 5 is formed.
【0037】その後、図3(c)に示すように、熱酸化
処理を行い、フローティングゲート用シリコン膜5の露
出面及びコントロールゲート用シリコン膜7の露出面を
酸化し、夫々シリコン酸化膜からなる絶縁膜膜8及び9
を形成する。コントロールゲート用シリコン膜7の不純
物濃度はフローティングゲート用シリコン膜5の不純物
濃度より低いため、コントロールゲート用シリコン膜7
の露出面に形成された絶縁膜9は、フローティングゲー
ト用シリコン膜5の露出面に形成された絶縁膜8より薄
く形成される。Thereafter, as shown in FIG. 3C, a thermal oxidation process is performed to oxidize the exposed surface of the silicon film 5 for the floating gate and the exposed surface of the silicon film 7 for the control gate. Insulating film 8 and 9
To form Since the impurity concentration of the control gate silicon film 7 is lower than the impurity concentration of the floating gate silicon film 5, the control gate silicon film 7
Insulating film 9 formed on the exposed surface of the are thinner than the insulating film 8 formed on the exposed surface of the silicon for the floating gate layer 5.
【0038】次いで、図4(a)に示すように、エッチ
ングによりコントロールゲート用シリコン膜7の表面が
露出する迄絶縁膜8及び9を除去する。このとき、絶縁
膜9は絶縁膜8より薄いため、コントロールゲート用シ
リコン膜7の表面に形成された絶縁膜9は完全に除去さ
れるが、フローティングゲート用シリコン膜5の表面に
形成された絶縁膜8は残留する。Next, as shown in FIG. 4A, the insulating films 8 and 9 are removed by etching until the surface of the control gate silicon film 7 is exposed. At this time, since the insulating film 9 is thinner than the insulating film 8, the insulating film 9 formed on the surface of the control gate silicon film 7 is completely removed, but the insulating film 9 formed on the surface of the floating gate silicon film 5 is removed. The film 8 remains.
【0039】次に、図4(b)に示すように、全面にコ
ントロールゲート用ポリシリコン膜10を成膜する。そ
して、フォトリソグラフィ技術及びドライエッチングに
よりストライプ状のフローティングゲート用シリコン膜
5と直交するパターン状に第1のゲート絶縁膜4が露出
する迄ポリシリコン膜10、シリコン膜7、絶縁膜6及
びシリコン膜5をエッチング加工により選択的に除去
し、これにより、ワード線に相当するコントロールゲー
ト電極パターンを得る。Next, as shown in FIG. 4B, a control gate polysilicon film 10 is formed on the entire surface. Then, the polysilicon film 10, the silicon film 7, the insulating film 6, and the silicon film are exposed by the photolithography technique and the dry etching until the first gate insulating film 4 is exposed in a pattern orthogonal to the stripe-shaped floating gate silicon film 5. 5 is selectively removed by etching to obtain a control gate electrode pattern corresponding to a word line.
【0040】その後、図5に示すように(図5は図4以
前の図面に対し直交する方向に切断した断面図であ
る)、コントロールゲート電極パターンをマスクにして
砒素のイオン注入を行い、シリコン半導体基板30にソ
ース拡散層11及びドレイン拡散層12を形成する。こ
のようにして、フローティングゲート型不揮発性半導体
記憶装置を得ることができる。Thereafter, as shown in FIG. 5 (FIG. 5 is a cross-sectional view cut in a direction orthogonal to the drawing before FIG. 4), arsenic ions are implanted using the control gate electrode pattern as a mask, and silicon is implanted. The source diffusion layer 11 and the drain diffusion layer 12 are formed on the semiconductor substrate 30. In this way, it is possible to obtain a floating gate type nonvolatile semiconductor <br/> Symbol 憶 device.
【0041】このように構成された本実施例の不揮発性
半導体記憶装置においては、従来の第1の不揮発性半導
体記憶装置と比較して、フローティングゲート電極が1
層で形成されているため、メモリセルの面積が不必要に
増加することはない。また、従来の第2の不揮発性半導
体記憶装置と比較して、平坦化処理された面に金属膜
(コントロールゲート電極用ポリシリコン膜10)を成
膜してコントロールゲート電極を形成しているため、上
面が平坦なコントロールゲート電極が得られる。[0041] In the nonvolatile semiconductor Symbol 憶 device of the present embodiment having such a configuration, as compared with the first conventional nonvolatile semiconductor Symbol 憶 device, the floating gate electrode 1
Since the memory cells are formed in layers, the area of the memory cell does not needlessly increase. Further, as compared with the second conventional nonvolatile semiconductor Symbol 憶 device forms the control gate electrode by forming a metal film (control gate electrode polysilicon layer 10) to the planarized surface Therefore, a control gate electrode having a flat top surface can be obtained.
【0042】また、本実施例の不揮発性半導体記憶装置
の製造方法においては、従来の第1の不揮発性半導体記
憶装置の製造方法と比較して、リソグラフィ技術を使用
することなくフローティングゲート用の膜を分離するこ
とができるため、ミスアライメントのマージンが広い。
また、そのリソグラフィ工程も不要となり工程数を低減
できる。また、従来の第2の不揮発性半導体記憶装置の
製造方法と比較して、埋め込み絶縁膜が1層から構成す
るので、その工程数を少なくすることができる。Further, in the manufacturing method of the nonvolatile semiconductor Symbol 憶 device of the present embodiment, the first conventional nonvolatile semiconductor Symbol
Compared with the memory device manufacturing method, the floating gate film can be separated without using a lithography technique, so that the misalignment margin is wide.
Further, the lithography step is not required, and the number of steps can be reduced. Further, as compared with the conventional method of manufacturing a second nonvolatile semiconductor Symbol 憶 device, since the buried insulating film is composed of one layer, it is possible to reduce the number of steps.
【0043】なお、本実施例においては、半導体膜とし
てシリコン膜が使用され、絶縁膜としてシリコン酸化膜
又はONO膜が使用されているが、本発明においてはこ
れに限らず、他の半導体膜を使用したり、窒化膜等の他
の絶縁膜を使用することができる。In this embodiment, a silicon film is used as a semiconductor film, and a silicon oxide film or an ONO film is used as an insulating film. However, the present invention is not limited to this. Or another insulating film such as a nitride film.
【0044】[0044]
【発明の効果】以上詳述したように、本発明によれば、
従来の第1の半導体装置と比較してメモリセルの面積が
不必要に増加することがないと共に、従来の第2の半導
体装置と比較して上面が平坦なコントロールゲート電極
が得られる。また、本発明方法によれば、従来の第1の
不揮発性半導体記憶装置の製造方法と比較して、リソグ
ラフィ技術を使用することなくフローティングゲート用
金属膜を分離することができるため、ミスアライメント
のマージンが広い。また、そのリソグラフィ工程も不要
となり工程数を低減できる。また、従来の第2の不揮発
性半導体記憶装置の製造方法と比較して、埋め込み絶縁
膜が1層から構成されているので、その工程数を少なく
することができる。As described in detail above, according to the present invention,
The control gate electrode can be obtained in which the area of the memory cell is not unnecessarily increased as compared with the conventional first semiconductor device and the upper surface is flatter as compared with the conventional second semiconductor device. According to the method of the present invention, the floating gate metal film can be separated without using a lithography technique, as compared with the first conventional method for manufacturing a nonvolatile semiconductor memory device. The margin is wide. Further, the lithography step is not required, and the number of steps can be reduced. Further, as compared with the second conventional method for manufacturing a nonvolatile semiconductor memory device, the number of steps can be reduced because the buried insulating film is composed of one layer.
【図1】本発明の実施例に係る不揮発性半導体記憶装置
を示す断面図である。1 is a cross-sectional view showing a nonvolatile semiconductor Symbol 憶 device according to an embodiment of the present invention.
【図2】本発明の実施例に係る不揮発性半導体記憶装置
の製造方法を工程順に示す断面図である。2 is a cross-sectional view sequentially showing the steps of producing a nonvolatile semiconductor Symbol 憶 device according to an embodiment of the present invention.
【図3】本発明の実施例に係る不揮発性半導体記憶装置
の製造方法を工程順に示す断面図である。3 is a cross-sectional view sequentially showing the steps of producing a nonvolatile semiconductor Symbol 憶 device according to an embodiment of the present invention.
【図4】本発明の実施例に係る不揮発性半導体記憶装置
の製造方法を工程順に示す断面図である。Is a cross-sectional view sequentially showing the steps of producing a nonvolatile semiconductor Symbol 憶 device according to an embodiment of the present invention; FIG.
【図5】本発明の実施例に係る不揮発性半導体記憶装置
の製造方法を工程順に示す断面図である。5 is a cross-sectional view sequentially showing the steps of producing a nonvolatile semiconductor Symbol 憶 device according to an embodiment of the present invention.
【図6】従来の第1の不揮発性半導体記憶装置の製造方
法を工程順に示す断面図である。FIG. 6 is a cross-sectional view illustrating a method of manufacturing the first conventional nonvolatile semiconductor memory device in the order of steps;
【図7】従来の第1の不揮発性半導体記憶装置の製造方
法を工程順に示す断面図である。FIG. 7 is a sectional view illustrating a method of manufacturing the first conventional nonvolatile semiconductor memory device in the order of steps;
【図8】従来の第2の不揮発性半導体記憶装置の製造方
法を工程順に示す断面図である。FIG. 8 is a cross-sectional view illustrating a method of manufacturing the second conventional nonvolatile semiconductor memory device in the order of steps.
【図9】従来の第2の不揮発性半導体記憶装置の製造方
法を工程順に示す断面図である。FIG. 9 is a cross-sectional view showing a method of manufacturing the second conventional nonvolatile semiconductor memory device in the order of steps.
【図10】従来の第2の不揮発性半導体記憶装置の製造
方法を工程順に示す断面図である。FIG. 10 is a sectional view illustrating a method of manufacturing the second conventional nonvolatile semiconductor memory device in the order of steps.
1;パッドシリコン酸化膜 2、102;ストッパ用シリコン窒化膜 3、103;埋め込み絶縁膜 4、104;第1のゲート絶縁膜 5;フローティングゲート用シリコン膜 6、8、9、202;絶縁膜 7;コントロールゲート用シリコン膜 10;コントロールゲート用ポリシリコン膜 11;ソース拡散層 12;ドレイン拡散層 30、100;シリコン半導体基板 105;フローティングゲート電極 106;第2のゲート絶縁膜 110;コントロールゲート電極 113;フローティングゲート用第1のポリシリコン膜 114;フローティングゲート用第2のポリシリコン膜 201;半導体基板 203;エッチング阻止膜 205;第1の埋込み絶縁膜 206;第2の埋込み絶縁膜 207;ゲート酸化膜 208;第1の多結晶シリコン膜 209;フォトレジスト 210;他の絶縁膜 211;第2の多結晶シリコン膜 1; pad silicon oxide film 2, 102; stopper silicon nitride film 3, 103; buried insulating film 4, 104; first gate insulating film 5; floating gate silicon film 6, 8, 9, 202; insulating film 7 Control gate silicon film 10; control gate polysilicon film 11; source diffusion layer 12; drain diffusion layers 30, 100; silicon semiconductor substrate 105; floating gate electrode 106; second gate insulating film 110; First polysilicon film for floating gate 114; second polysilicon film for floating gate 201; semiconductor substrate 203; etching stopper film 205; first buried insulating film 206; second buried insulating film 207; Film 208; first polycrystalline silicon 209; photoresist 210; other insulating film 211; the second polycrystalline silicon film
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/8247 H01L 21/762 H01L 27/115 H01L 29/788 H01L 29/792 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 21/8247 H01L 21/762 H01L 27/115 H01L 29/788 H01L 29/792
Claims (6)
上部が前記半導体基板から突出した埋め込み絶縁膜を選
択的に形成する工程と、前記半導体基板の表面に選択的
に第1のゲート絶縁膜を形成する工程と、フローティン
グゲート用金属膜を全面に形成する工程と、第1の絶縁
膜を全面に形成する工程と、コントロールゲート用第1
の金属膜を全面に形成する工程と、前記埋め込み絶縁膜
の上面が露出する迄表面を平坦化する工程と、前記フロ
ーティングゲート用金属膜及び前記コントロールゲート
用第1の金属膜の表面に夫々第2の絶縁膜及び第3の絶
縁膜を第2の絶縁膜の方が第3の絶縁膜より膜厚が厚く
なるように形成する工程と、前記第3の絶縁膜のみを完
全に除去するように表面を平坦化する工程と、コントロ
ールゲート用第2の金属膜を全面に形成する工程と、を
有することを特徴とする不揮発性半導体記憶装置の製造
方法。A step of selectively forming a buried insulating film having a lower portion embedded in the semiconductor substrate and an upper portion projecting from the semiconductor substrate; and selectively forming a first gate insulating film on a surface of the semiconductor substrate. Forming a floating gate metal film over the entire surface; forming a first insulating film over the entire surface;
Forming a metal film on the entire surface, flattening the surface until the upper surface of the buried insulating film is exposed, and forming a first metal film on the surface of the floating gate metal film and the first metal film for the control gate respectively. Forming the second insulating film and the third insulating film so that the second insulating film is thicker than the third insulating film; and completely removing only the third insulating film. A process of flattening the surface and a step of forming a second metal film for a control gate over the entire surface.
コントロールゲート用第1の金属膜は半導体からなるこ
とを特徴とする請求項1に記載の不揮発性半導体記憶装
置の製造方法。2. A non-volatile method of manufacturing a semiconductor memory device according to claim 1 wherein the floating gate metal film and a control first metal film for the gate is characterized by comprising a semiconductor.
夫々前記フローティングゲート用金属膜及びコントロー
ルゲート用第1の金属膜を熱処理により酸化又は窒化さ
せて得られる酸化膜又は窒化膜であることを特徴とする
請求項1又は2に記載の不揮発性半導体記憶装置の製造
方法。3. The second insulating film and the third insulating film,
The nonvolatile semiconductor memory according to claim 1 or 2, characterized in that each of said oxide film or a nitride film obtained by oxidizing or nitriding by heat treatment of the first metal film for a floating gate metal film and a control gate Device manufacturing method.
コントロールゲート用第1の金属膜の不純物濃度は相互
に異なることを特徴とする請求項1乃至3のいずれか1
項に記載の不揮発性半導体記憶装置の製造方法。Wherein any of claims 1 to 3 impurity concentration of the first metal film for the floating gate metal layer and the control gate is characterized by mutually different 1
13. The method for manufacturing a nonvolatile semiconductor memory device according to item 9.
とする請求項2乃至4のいずれか1項に記載の不揮発性
半導体記憶装置の製造方法。Wherein said semiconductor nonvolatile method of manufacturing a semiconductor memory device according to any one of claims 2 to 4, characterized in that a silicon.
表面を平坦化する工程及び/又は前記第3の絶縁膜のみ
が完全に除去されるように表面を平坦化する工程はCM
P法又は異方性エッチング法によるものであることを特
徴とする請求項1乃至5のいずれか1項に記載の不揮発
性半導体記憶装置の製造方法。6. A step of flattening the surface until the upper surface of the buried insulating film is exposed and / or a step of flattening the surface so that only the third insulating film is completely removed,
The method according to any one of claims 1 to 5 , wherein the method is performed by a P method or an anisotropic etching method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03202199A JP3314748B2 (en) | 1999-02-09 | 1999-02-09 | Manufacturing method of nonvolatile semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03202199A JP3314748B2 (en) | 1999-02-09 | 1999-02-09 | Manufacturing method of nonvolatile semiconductor memory device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000232169A JP2000232169A (en) | 2000-08-22 |
JP3314748B2 true JP3314748B2 (en) | 2002-08-12 |
Family
ID=12347219
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03202199A Expired - Fee Related JP3314748B2 (en) | 1999-02-09 | 1999-02-09 | Manufacturing method of nonvolatile semiconductor memory device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3314748B2 (en) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3984020B2 (en) | 2000-10-30 | 2007-09-26 | 株式会社東芝 | Nonvolatile semiconductor memory device |
KR100426484B1 (en) * | 2001-12-22 | 2004-04-14 | 주식회사 하이닉스반도체 | Flash memory cell and method of manufacturing the same |
KR100436290B1 (en) * | 2002-07-18 | 2004-06-16 | 주식회사 하이닉스반도체 | Method for manufacturing a flash memory device |
JP2005285289A (en) * | 2004-03-31 | 2005-10-13 | Nec Electronics Corp | Test method and test device for semiconductor device |
KR100673206B1 (en) | 2004-12-28 | 2007-01-22 | 주식회사 하이닉스반도체 | Method of manufacturing a flash memory device |
JP4799196B2 (en) * | 2006-01-31 | 2011-10-26 | 株式会社東芝 | Nonvolatile semiconductor memory device |
JP2008300703A (en) * | 2007-06-01 | 2008-12-11 | Sharp Corp | Method of manufacturing semiconductor device |
KR100885383B1 (en) * | 2007-09-27 | 2009-02-23 | 주식회사 동부하이텍 | Semiconductor device and method for fabricating the same |
-
1999
- 1999-02-09 JP JP03202199A patent/JP3314748B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000232169A (en) | 2000-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4463463B2 (en) | SONOS flash memory device formation method | |
TW560044B (en) | Semiconductor memory device having floating gate and manufacturing method of the same | |
JP4074674B2 (en) | Method for manufacturing DRAM | |
KR0135803B1 (en) | Semiconductor memory device and manufacture therefor | |
US6562681B2 (en) | Nonvolatile memories with floating gate spacers, and methods of fabrication | |
US6372617B1 (en) | Method of manufacturing non-volatile memory | |
JP3683829B2 (en) | Method for forming an oxide layer on a trench sidewall | |
JP4027446B2 (en) | Nonvolatile memory manufacturing method | |
JP2007329501A (en) | Self-aligned contact formation method for semiconductor device | |
KR100532352B1 (en) | Semiconductor device and method for the same | |
US7375016B2 (en) | Method for fabricating semiconductor device | |
KR100602081B1 (en) | Non-volatile memory device having high coupling ratio and method for fabricating the same | |
KR100454135B1 (en) | Method of forming non-volatile memory device | |
JP3314748B2 (en) | Manufacturing method of nonvolatile semiconductor memory device | |
JP3963629B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4122181B2 (en) | Method for manufacturing semiconductor device having double gate oxide film | |
KR100538075B1 (en) | Method of manufacturing a flash memory device | |
US6953973B2 (en) | Self-aligned trench isolation method and semiconductor device fabricated using the same | |
JP2000031305A (en) | And type nonvolatile semiconductor storage device and its manufacture | |
KR100330948B1 (en) | Non-volatile semiconductor memory device and method for manufacturing same | |
JP3645156B2 (en) | Nonvolatile semiconductor memory device and manufacturing method thereof | |
JP4820978B2 (en) | Manufacturing method of semiconductor integrated circuit device | |
KR100823694B1 (en) | Method of forming a structure of floating gate in a non-volatile memory device | |
KR100293715B1 (en) | Manufacturing method of highly integrated semiconductor memory device | |
TW492142B (en) | Fabrication method of novel type of isolation on a nonvolatile memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |