JP3310316B2 - 演算装置 - Google Patents
演算装置Info
- Publication number
- JP3310316B2 JP3310316B2 JP34570391A JP34570391A JP3310316B2 JP 3310316 B2 JP3310316 B2 JP 3310316B2 JP 34570391 A JP34570391 A JP 34570391A JP 34570391 A JP34570391 A JP 34570391A JP 3310316 B2 JP3310316 B2 JP 3310316B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- value
- output
- input
- selector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000010586 diagram Methods 0.000 description 18
- 238000001514 detection method Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30021—Compare instructions, e.g. Greater-Than, Equal-To, MINMAX
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
- G06F9/30038—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations using a mask
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Complex Calculations (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、演算装置に係り、詳し
くは、例えば、スーパーコンピュータ、スーパーＥＷＳ
（Engineering Work Station）等の分野に用いて好適
な、ベクトル処理を高速に行う演算装置に関する。近
年、科学計算等においては、例えば、ＦＯＲＴＲＡＮ言
語でのＤＯループ、すなわち、 DO 10 I=0,100 C(I)=A(I)*B(I) F(I)=D(I)+E(I) 10 CONTINUE で表されるような繰り返し演算のように、特定のループ
処理内に大量の演算が集中している場合が多い。
くは、例えば、スーパーコンピュータ、スーパーＥＷＳ
（Engineering Work Station）等の分野に用いて好適
な、ベクトル処理を高速に行う演算装置に関する。近
年、科学計算等においては、例えば、ＦＯＲＴＲＡＮ言
語でのＤＯループ、すなわち、 DO 10 I=0,100 C(I)=A(I)*B(I) F(I)=D(I)+E(I) 10 CONTINUE で表されるような繰り返し演算のように、特定のループ
処理内に大量の演算が集中している場合が多い。
【０００２】一定の演算を複数のデータに対して繰り返
すような処理をベクトル処理といい、大量の科学計算を
実行する、例えば、ベクトルプロセッサ等の演算装置で
は、ベクトル処理を高速に実行することが要求される。
すような処理をベクトル処理といい、大量の科学計算を
実行する、例えば、ベクトルプロセッサ等の演算装置で
は、ベクトル処理を高速に実行することが要求される。
【０００３】
【従来の技術】従来のこの種の演算装置としては、例え
ば、図５に示すようなベクトルプロセッサがある。図
中、１はベクトルプロセッサ、２は命令制御部、３は命
令レジスタ、４は乗算器、５は加算器、６はベクトルレ
ジスタ、７はマスクレジスタ、８は入出力制御部であ
り、９はＣＰＵ（Central Processing Unit ）、１０は
主記憶である。
ば、図５に示すようなベクトルプロセッサがある。図
中、１はベクトルプロセッサ、２は命令制御部、３は命
令レジスタ、４は乗算器、５は加算器、６はベクトルレ
ジスタ、７はマスクレジスタ、８は入出力制御部であ
り、９はＣＰＵ（Central Processing Unit ）、１０は
主記憶である。
【０００４】以上の構成において、ベクトル処理の動作
概要を説明する。まず、ＣＰＵ９により主記憶１０上の
所定の命令列と演算データとがベクトルプロセッサ１に
転送され、命令列は命令レジスタ３に、また演算データ
はベクトルレジスタ６に格納される。次に、ＣＰＵ９に
よってベクトルプロセッサ１が起動されると、ベクトル
プロセッサ１内の命令制御部２により命令レジスタ３か
ら１つずつ命令が取り出され、実行に必要な制御信号が
出力される。
概要を説明する。まず、ＣＰＵ９により主記憶１０上の
所定の命令列と演算データとがベクトルプロセッサ１に
転送され、命令列は命令レジスタ３に、また演算データ
はベクトルレジスタ６に格納される。次に、ＣＰＵ９に
よってベクトルプロセッサ１が起動されると、ベクトル
プロセッサ１内の命令制御部２により命令レジスタ３か
ら１つずつ命令が取り出され、実行に必要な制御信号が
出力される。
【０００５】各ユニットではそれらの制御信号に従って
データの入出力や演算が実行され、例えば、乗算を実行
する場合、ベクトルレジスタ６から演算データが読み出
されて乗算器４に転送され、乗算器４によってそれらの
演算データに対する乗算が行われる。乗算器４による乗
算結果はベクトルレジスタ６に転送され、ベクトルレジ
スタ６に乗算結果が格納される。なお、前述の制御信号
にはこれらの動作に必要な読み出し・書き込みタイミン
グ等も含まれている。
データの入出力や演算が実行され、例えば、乗算を実行
する場合、ベクトルレジスタ６から演算データが読み出
されて乗算器４に転送され、乗算器４によってそれらの
演算データに対する乗算が行われる。乗算器４による乗
算結果はベクトルレジスタ６に転送され、ベクトルレジ
スタ６に乗算結果が格納される。なお、前述の制御信号
にはこれらの動作に必要な読み出し・書き込みタイミン
グ等も含まれている。
【０００６】最後に、命令レジスタ３から取り出された
命令が終了命令であったら動作が中断され、ベクトルプ
ロセッサ１は待機状態となる。ここで、マスク付き演算
について考えてみる。マスク付き演算とは、ベクトルデ
ータの各要素に対してマスクデータというものを設定
し、マスクされているデータに関しては演算を行わない
というものである。
命令が終了命令であったら動作が中断され、ベクトルプ
ロセッサ１は待機状態となる。ここで、マスク付き演算
について考えてみる。マスク付き演算とは、ベクトルデ
ータの各要素に対してマスクデータというものを設定
し、マスクされているデータに関しては演算を行わない
というものである。
【０００７】すなわち、Ａ（Ｉ）は被演算数、Ｂ（Ｉ）
は演算数、Ｍ（Ｉ）はマスクデータとすると、図６に示
すように、Ａ（Ｉ）×Ｂ（Ｉ）の値をＣ（Ｉ）に格納す
る際、Ｍ（Ｉ）の値を参照し、“Ｍ（Ｉ）＝１”のとき
にはＣ（Ｉ）に結果を書き込まないようにするというの
がマスク付き演算である。通常、乗算や加算等の演算を
行う場合、演算データ、被演算データ、マスクデータが
処理サイクル毎にベクトルレジスタ６及びマスクレジス
タ７から乗算器４及び加算器５よりなる演算器に転送さ
れ、演算器によって演算された結果が処理サイクル毎に
ベクトルレジスタ６に転送されるというパイプライン処
理がなされている。
は演算数、Ｍ（Ｉ）はマスクデータとすると、図６に示
すように、Ａ（Ｉ）×Ｂ（Ｉ）の値をＣ（Ｉ）に格納す
る際、Ｍ（Ｉ）の値を参照し、“Ｍ（Ｉ）＝１”のとき
にはＣ（Ｉ）に結果を書き込まないようにするというの
がマスク付き演算である。通常、乗算や加算等の演算を
行う場合、演算データ、被演算データ、マスクデータが
処理サイクル毎にベクトルレジスタ６及びマスクレジス
タ７から乗算器４及び加算器５よりなる演算器に転送さ
れ、演算器によって演算された結果が処理サイクル毎に
ベクトルレジスタ６に転送されるというパイプライン処
理がなされている。
【０００８】ここで、ベクトル処理で扱うデータはイン
デックス、すなわち、前述の式中におけるＩの値により
区別された関連のあるデータであることから、その中の
最大値、または最小値を算出することが考えられる。こ
のような処理においても前述したベクトル処理と同様
に、処理サイクル毎のデータが大小の比較を行う演算器
に転送され、この演算器で２つのデータが同時に受け取
られ、それらの比較を行うことにより大小が判断され
る。
デックス、すなわち、前述の式中におけるＩの値により
区別された関連のあるデータであることから、その中の
最大値、または最小値を算出することが考えられる。こ
のような処理においても前述したベクトル処理と同様
に、処理サイクル毎のデータが大小の比較を行う演算器
に転送され、この演算器で２つのデータが同時に受け取
られ、それらの比較を行うことにより大小が判断され
る。
【０００９】この最大値、または最小値の算出における
マスク付き演算の概念を図７に示す。但し、全てのデー
タがマスクされていた場合は、最大値検出のときは最小
値を、一方最小値検出のときは最大値を結果として出力
するものとする。図８はベクトルデータの最大値、また
は最小値を求める演算回路を示すブロック図である。
マスク付き演算の概念を図７に示す。但し、全てのデー
タがマスクされていた場合は、最大値検出のときは最小
値を、一方最小値検出のときは最大値を結果として出力
するものとする。図８はベクトルデータの最大値、また
は最小値を求める演算回路を示すブロック図である。
【００１０】この演算回路は、入力ラッチ１１，１２，
１３、固定値発生器１４、大小比較器１５、第１セレク
タ１６、第２セレクタ１７、一時ラッチ１８、出力ラッ
チ１９から構成されている。なお、図中、Ｄ’は入力ラ
ッチ１１の出力信号、Ｍ’は入力ラッチ１２の出力信
号、Ｃ２’は入力ラッチ１３の出力信号、Ｋは固定値発
生器１４の出力信号、Ｓは大小比較器１５の出力信号、
Ｑは第１セレクタ１６の出力信号，Ｒは第２セレクタ１
７の出力信号、Ｔは一時ラッチ１８の出力信号、Ｏは出
力ラッチ１９の出力信号を示す。
１３、固定値発生器１４、大小比較器１５、第１セレク
タ１６、第２セレクタ１７、一時ラッチ１８、出力ラッ
チ１９から構成されている。なお、図中、Ｄ’は入力ラ
ッチ１１の出力信号、Ｍ’は入力ラッチ１２の出力信
号、Ｃ２’は入力ラッチ１３の出力信号、Ｋは固定値発
生器１４の出力信号、Ｓは大小比較器１５の出力信号、
Ｑは第１セレクタ１６の出力信号，Ｒは第２セレクタ１
７の出力信号、Ｔは一時ラッチ１８の出力信号、Ｏは出
力ラッチ１９の出力信号を示す。
【００１１】入力ラッチ１１は、演算対象となるベクト
ルデータＤを一時保持するラッチ回路であり、１サイク
ルに１要素分のデータがベクトルデータＤとしてベクト
ルレジスタ６から転送される。入力ラッチ１２は、ベク
トルデータＤに対するマスク情報Ｍを一時保持するラッ
チ回路であり、マスク情報ＭはベクトルデータＤと同期
してマスクレジスタ７から転送され、値が“１”のとき
にマスクが有効であるとする。
ルデータＤを一時保持するラッチ回路であり、１サイク
ルに１要素分のデータがベクトルデータＤとしてベクト
ルレジスタ６から転送される。入力ラッチ１２は、ベク
トルデータＤに対するマスク情報Ｍを一時保持するラッ
チ回路であり、マスク情報ＭはベクトルデータＤと同期
してマスクレジスタ７から転送され、値が“１”のとき
にマスクが有効であるとする。
【００１２】入力ラッチ１３は、転送されたベクトルデ
ータＤが第１要素であることを示す信号Ｃ２を一時保持
するラッチ回路であり、信号Ｃ２は第１要素のベクトル
データＤと同期して“１”が命令制御部２から転送され
る。固定値発生器１４は、入力されたベクトルデータＤ
がマスクされていた場合、最大値あるいは最小値のいず
れを検出するのかを示す信号Ｃ１に基づいて、演算回路
で使用されるデータの最大値、または最小値を発生する
回路である。
ータＤが第１要素であることを示す信号Ｃ２を一時保持
するラッチ回路であり、信号Ｃ２は第１要素のベクトル
データＤと同期して“１”が命令制御部２から転送され
る。固定値発生器１４は、入力されたベクトルデータＤ
がマスクされていた場合、最大値あるいは最小値のいず
れを検出するのかを示す信号Ｃ１に基づいて、演算回路
で使用されるデータの最大値、または最小値を発生する
回路である。
【００１３】図９（ａ）は固定値発生器１４の要部構成
を示すブロック図であり、本演算で使用するデータを４
ビットの２の補数表現の整数としてその動作を説明す
る。すなわち、図９（ｂ）に示すように、Ｃ１＝“０”
の場合は最大値検出であるとしてセレクタによって“１
０００”（最小値）が選択され、一方、Ｃ１＝“１”の
場合は最小値検出であるとしてセレクタによって“０１
１１”（最大値）が選択されて信号Ｋとして出力され
る。
を示すブロック図であり、本演算で使用するデータを４
ビットの２の補数表現の整数としてその動作を説明す
る。すなわち、図９（ｂ）に示すように、Ｃ１＝“０”
の場合は最大値検出であるとしてセレクタによって“１
０００”（最小値）が選択され、一方、Ｃ１＝“１”の
場合は最小値検出であるとしてセレクタによって“０１
１１”（最大値）が選択されて信号Ｋとして出力され
る。
【００１４】大小比較器１５は、図１０（ａ）に示すよ
うに、２つの入力Ａ，Ｂの大小を比較し、その比較結果
を出力する回路であり、その動作を図１０（ｂ）に基づ
いて説明する。Ｃ２’＝“１”、つまり入力データが第
１番目の要素である場合は信号Ｃ１の値に関係なく信号
Ｓの出力はＳ＝“０”となる。
うに、２つの入力Ａ，Ｂの大小を比較し、その比較結果
を出力する回路であり、その動作を図１０（ｂ）に基づ
いて説明する。Ｃ２’＝“１”、つまり入力データが第
１番目の要素である場合は信号Ｃ１の値に関係なく信号
Ｓの出力はＳ＝“０”となる。
【００１５】一方、Ｃ２’＝“０”、つまり入力データ
が第２番目以降の要素である場合、最大値検出（Ｃ１＝
“０”）の状態ならばＡ−Ｂ≧０のときＳ＝“０”、Ａ
−Ｂ＜０のときＳ＝“１”となり、最小値検出（Ｃ１＝
“１”）の状態ならばＡ−Ｂ≧０のときＳ＝“１”、Ａ
−Ｂ＜０のときＳ＝“０”となる。第１セレクタ１６
は、図１１（ａ）に示すように、大小比較器１５の出力
信号Ｓ、入力ラッチ１２の出力信号Ｍ’（現在のデータ
に対するマスク信号）、及び一時ラッチ１８の出力信号
Ｔ（以前のデータに対するマスク信号）に基づいて、入
力ラッチ１１の出力信号Ｄ’、出力ラッチ１９の出力信
号Ｏ、固定値発生器１４の出力信号Ｋのいずれかを選択
するものである。
が第２番目以降の要素である場合、最大値検出（Ｃ１＝
“０”）の状態ならばＡ−Ｂ≧０のときＳ＝“０”、Ａ
−Ｂ＜０のときＳ＝“１”となり、最小値検出（Ｃ１＝
“１”）の状態ならばＡ−Ｂ≧０のときＳ＝“１”、Ａ
−Ｂ＜０のときＳ＝“０”となる。第１セレクタ１６
は、図１１（ａ）に示すように、大小比較器１５の出力
信号Ｓ、入力ラッチ１２の出力信号Ｍ’（現在のデータ
に対するマスク信号）、及び一時ラッチ１８の出力信号
Ｔ（以前のデータに対するマスク信号）に基づいて、入
力ラッチ１１の出力信号Ｄ’、出力ラッチ１９の出力信
号Ｏ、固定値発生器１４の出力信号Ｋのいずれかを選択
するものである。
【００１６】すなわち、図１１（ｂ）に示すように、現
在の入力のみがマスクされていた場合はそれ以前に選ば
れていた最大値もしくは最小値が選択され、以前のデー
タのみがマスクされていた場合は現在の入力が選択され
る。また、現在及び以前のデータが共に選択されていた
場合は固定値が選択され、いずれのデータもマスクされ
ていない場合は大小比較器１５の出力信号Ｓに基づいて
信号Ｄ’もしくは信号Ｏが選択される。
在の入力のみがマスクされていた場合はそれ以前に選ば
れていた最大値もしくは最小値が選択され、以前のデー
タのみがマスクされていた場合は現在の入力が選択され
る。また、現在及び以前のデータが共に選択されていた
場合は固定値が選択され、いずれのデータもマスクされ
ていない場合は大小比較器１５の出力信号Ｓに基づいて
信号Ｄ’もしくは信号Ｏが選択される。
【００１７】第２セレクタ１７は、図１２（ａ）に示す
ように、大小比較器１５の出力信号Ｓに基づいて、信号
Ｍ’と信号Ｔのいずれかを選択する回路であり、図１２
（ｂ）に示すように、Ｓ＝“０”の場合はＲ＝Ｍ’、Ｓ
＝“１”の場合はＲ＝Ｔが選択される。一時ラッチ１８
は、第２セレクタ１７からの出力信号Ｒを以前のデータ
のマスク信号として使用するために一時保持するラッチ
回路である。
ように、大小比較器１５の出力信号Ｓに基づいて、信号
Ｍ’と信号Ｔのいずれかを選択する回路であり、図１２
（ｂ）に示すように、Ｓ＝“０”の場合はＲ＝Ｍ’、Ｓ
＝“１”の場合はＲ＝Ｔが選択される。一時ラッチ１８
は、第２セレクタ１７からの出力信号Ｒを以前のデータ
のマスク信号として使用するために一時保持するラッチ
回路である。
【００１８】出力ラッチ１９は、第１セレクタ１６から
の出力信号Ｑを以前のデータとして使用するために一時
保持するラッチ回路であり、その出力信号である信号Ｏ
を大小比較器１５、及び第１セレクタ１６にフィードバ
ックしている。
の出力信号Ｑを以前のデータとして使用するために一時
保持するラッチ回路であり、その出力信号である信号Ｏ
を大小比較器１５、及び第１セレクタ１６にフィードバ
ックしている。
【００１９】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の演算装置にあっては、以前に入力されたデー
タに対するマスク情報までもラッチするという構成とな
っていたため、マスク情報の保持のためのラッチ回路が
２つ必要であるという問題点があった。また、２種類の
マスク情報に基づいて第１セレクタ１６、第２セレクタ
１７を動作させるようになっていたため、セレクタの構
成が複雑になるという問題点があった。
うな従来の演算装置にあっては、以前に入力されたデー
タに対するマスク情報までもラッチするという構成とな
っていたため、マスク情報の保持のためのラッチ回路が
２つ必要であるという問題点があった。また、２種類の
マスク情報に基づいて第１セレクタ１６、第２セレクタ
１７を動作させるようになっていたため、セレクタの構
成が複雑になるという問題点があった。
【００２０】［目的］そこで本発明は、マスク付きベク
トルデータの最大値、及び最小値の検出部分の回路構成
を簡素化する演算装置を提供することを目的としてい
る。
トルデータの最大値、及び最小値の検出部分の回路構成
を簡素化する演算装置を提供することを目的としてい
る。
【００２１】
【課題を解決するための手段】本発明による演算装置は
上記目的達成のため、その原理図を図１に示すように、
複数の入力データ及び該複数の入力データに対するマス
クデータに基づいて該複数の入力データ中の最大値また
は最小値を演算する演算装置であって、前記マスクデー
タに基づいて、最大値または最小値のいずれを演算する
のかにより設定される固定値データと、前記入力データ
とのいずれか一方を選択して出力する選択手段２０と、
前記選択手段２０からの出力値が前記複数の入力データ
の内の最初の入力データ（第１番目の要素）である場合
は該出力値をそのまま出力し、前記選択手段２０からの
出力値が該最初の入力データ以外の入力データ（第１番
目以外の要素）である場合は、最大値または最小値のい
ずれを演算するのかに基づいて、該出力値と以前に出力
した出力値とのどちらが大きい、もしくは小さいかを判
定する判定手段２１とを備えるように構成している。
上記目的達成のため、その原理図を図１に示すように、
複数の入力データ及び該複数の入力データに対するマス
クデータに基づいて該複数の入力データ中の最大値また
は最小値を演算する演算装置であって、前記マスクデー
タに基づいて、最大値または最小値のいずれを演算する
のかにより設定される固定値データと、前記入力データ
とのいずれか一方を選択して出力する選択手段２０と、
前記選択手段２０からの出力値が前記複数の入力データ
の内の最初の入力データ（第１番目の要素）である場合
は該出力値をそのまま出力し、前記選択手段２０からの
出力値が該最初の入力データ以外の入力データ（第１番
目以外の要素）である場合は、最大値または最小値のい
ずれを演算するのかに基づいて、該出力値と以前に出力
した出力値とのどちらが大きい、もしくは小さいかを判
定する判定手段２１とを備えるように構成している。
【００２２】
【作用】本発明では、現在入力される所定データに対し
てのみマスクデータが適用されることによりマスク情報
の保持のためのラッチ回路が削減され、これによって、
このマスク情報に基づいて動作するセレクタ等の構成が
複雑になることが防止される。
てのみマスクデータが適用されることによりマスク情報
の保持のためのラッチ回路が削減され、これによって、
このマスク情報に基づいて動作するセレクタ等の構成が
複雑になることが防止される。
【００２３】すなわち、マスク付きベクトルデータの最
大値、及び最小値の検出部分の回路構成が簡素化され
る。
大値、及び最小値の検出部分の回路構成が簡素化され
る。
【００２４】
【実施例】以下、本発明を図面に基づいて説明する。図
２は本発明に係る演算装置の一実施例を示す図であり、
本実施例の演算装置の概略構成を示すブロック図であ
る。まず、構成を説明する。
２は本発明に係る演算装置の一実施例を示す図であり、
本実施例の演算装置の概略構成を示すブロック図であ
る。まず、構成を説明する。
【００２５】なお、図２において、図１に示した原理
図、及び図８〜図１０に示した従来例に付された番号と
同一番号は同一部分を示す。本実施例の演算装置は、入
力ラッチ１１，１２、固定値発生器１４、第３セレクタ
２２から選択手段２０、判定手段２１からなる選択手段
２０と、入力ラッチ１３、大小比較器１５、第４セレク
タ２３、出力ラッチ１９からなる判定手段２１とから構
成されている。
図、及び図８〜図１０に示した従来例に付された番号と
同一番号は同一部分を示す。本実施例の演算装置は、入
力ラッチ１１，１２、固定値発生器１４、第３セレクタ
２２から選択手段２０、判定手段２１からなる選択手段
２０と、入力ラッチ１３、大小比較器１５、第４セレク
タ２３、出力ラッチ１９からなる判定手段２１とから構
成されている。
【００２６】なお、図中、Ｐは第３セレクタ２２の出力
信号，Ｑ’は第４セレクタ２３の出力信号を示す。第３
セレクタ２２は、図３（ａ）に示すように、入力ラッチ
１２の出力信号Ｍ’（現在のデータに対するマスク信
号）に基づいて、入力ラッチ１１の出力信号Ｄ’、及び
固定値発生器１４の出力信号Ｋのいずれかを選択するも
のであり、詳しくは、図３（ｂ）に示すように、Ｍ’＝
“０”、すなわち、現在の入力がマスクされていない場
合は現在の入力であるＤ’がそのまま出力信号Ｐとして
選択されて出力され、一方、マスクされていた場合
（Ｍ’＝“１”）は、固定値発生器１４の出力Ｋが出力
信号Ｐとして選択されて出力される。
信号，Ｑ’は第４セレクタ２３の出力信号を示す。第３
セレクタ２２は、図３（ａ）に示すように、入力ラッチ
１２の出力信号Ｍ’（現在のデータに対するマスク信
号）に基づいて、入力ラッチ１１の出力信号Ｄ’、及び
固定値発生器１４の出力信号Ｋのいずれかを選択するも
のであり、詳しくは、図３（ｂ）に示すように、Ｍ’＝
“０”、すなわち、現在の入力がマスクされていない場
合は現在の入力であるＤ’がそのまま出力信号Ｐとして
選択されて出力され、一方、マスクされていた場合
（Ｍ’＝“１”）は、固定値発生器１４の出力Ｋが出力
信号Ｐとして選択されて出力される。
【００２７】第４セレクタ２３は、図４（ａ）に示すよ
うに、大小比較器１５の出力信号Ｓに基づいて、第３セ
レクタ２２の出力信号Ｐ（現在のデータに対応）と、出
力ラッチ１９の出力信号Ｏ（以前のデータに対応）との
いずれかを選択する回路であり、図４（ｂ）に示すよう
に、Ｓ＝“０”の場合はＱ＝Ｐ、Ｓ＝“１”の場合はＱ
＝Ｏが選択される。
うに、大小比較器１５の出力信号Ｓに基づいて、第３セ
レクタ２２の出力信号Ｐ（現在のデータに対応）と、出
力ラッチ１９の出力信号Ｏ（以前のデータに対応）との
いずれかを選択する回路であり、図４（ｂ）に示すよう
に、Ｓ＝“０”の場合はＱ＝Ｐ、Ｓ＝“１”の場合はＱ
＝Ｏが選択される。
【００２８】次に作用を説明する。まず、命令制御部２
の指示によりベクトルレジスタ６からベクトルデータ
が、また、マスクレジスタ７からマスクデータが読みだ
され、それぞれ信号Ｄ，Ｍとして本実施例における演算
回路に転送され、入力ラッチ１１，１２でそれぞれラッ
チされる。
の指示によりベクトルレジスタ６からベクトルデータ
が、また、マスクレジスタ７からマスクデータが読みだ
され、それぞれ信号Ｄ，Ｍとして本実施例における演算
回路に転送され、入力ラッチ１１，１２でそれぞれラッ
チされる。
【００２９】そして、入力ラッチ１２からの出力信号
Ｍ’の値に基づいて第３セレクタ２２により、入力デー
タと固定値とが選択される。ここで、最大値を検出する
場合、入力データであるベクトルデータがマスクされて
いたら、その値を最小値として大小比較されるので、入
力値が大きくても無視することが可能である。
Ｍ’の値に基づいて第３セレクタ２２により、入力デー
タと固定値とが選択される。ここで、最大値を検出する
場合、入力データであるベクトルデータがマスクされて
いたら、その値を最小値として大小比較されるので、入
力値が大きくても無視することが可能である。
【００３０】次に、大小比較器１５の出力信号Ｓに基づ
いて、第４セレクタ２３により入力データ（マスクされ
ていた場合は固定値）と以前までの最大値あるいは最小
値とのいずれかが選択されることにより、それまでに入
力された全てのベクトルデータの最大値あるいは最小値
が選択される。第４セレクタ２３の出力Ｑ’は出力ラッ
チ１９によってラッチされ、出力Ｏとして大小比較器１
５、及び外部に転送される。
いて、第４セレクタ２３により入力データ（マスクされ
ていた場合は固定値）と以前までの最大値あるいは最小
値とのいずれかが選択されることにより、それまでに入
力された全てのベクトルデータの最大値あるいは最小値
が選択される。第４セレクタ２３の出力Ｑ’は出力ラッ
チ１９によってラッチされ、出力Ｏとして大小比較器１
５、及び外部に転送される。
【００３１】このように本実施例では、マスク情報の保
持のための余計なラッチ回路を省くことができ、回路全
体における素子量を削減できる。したがって、マスク付
きベクトルデータの最大値または最小値を演算する演算
回路の回路規模を縮小することができる。なお、上記実
施例は演算で使用するデータを４ビットの２の補数で表
されるデータとして説明しているが、これに限らず、実
際のデータとしては、例えば、浮動小数点データであっ
てもよく、また、ビット長も任意であることはいうまで
もない。
持のための余計なラッチ回路を省くことができ、回路全
体における素子量を削減できる。したがって、マスク付
きベクトルデータの最大値または最小値を演算する演算
回路の回路規模を縮小することができる。なお、上記実
施例は演算で使用するデータを４ビットの２の補数で表
されるデータとして説明しているが、これに限らず、実
際のデータとしては、例えば、浮動小数点データであっ
てもよく、また、ビット長も任意であることはいうまで
もない。
【００３２】
【発明の効果】本発明では、現在入力される所定データ
に対してのみマスクデータを適用することで、マスク情
報の保持のためのラッチ回路を削減することができ、こ
のマスク情報に基づいて動作するセレクタ等の構成が複
雑化することを防止できる。したがって、マスク付きベ
クトルデータの最大値、及び最小値の検出部分の回路構
成を簡素化できる。
に対してのみマスクデータを適用することで、マスク情
報の保持のためのラッチ回路を削減することができ、こ
のマスク情報に基づいて動作するセレクタ等の構成が複
雑化することを防止できる。したがって、マスク付きベ
クトルデータの最大値、及び最小値の検出部分の回路構
成を簡素化できる。
【図１】本発明の演算装置の原理図である。
【図２】本実施例の演算装置の概略構成を示すブロック
図である。
図である。
【図３】第３セレクタの構成、及び動作を説明するため
の図である。
の図である。
【図４】第４セレクタの構成、及び動作を説明するため
の図である。
の図である。
【図５】ベクトルプロセッサの概略図である。
【図６】マスク付き演算を説明するための図である。
【図７】最大値、最小値検出のマスク付き演算を説明す
るための図である。
るための図である。
【図８】従来の演算装置の概略構成を示すブロック図で
ある。
ある。
【図９】固定値発生器の構成、及び動作を説明するため
の図である。
の図である。
【図１０】大小比較器の構成、及び動作を説明するため
の図である。
の図である。
【図１１】第１セレクタの構成、及び動作を説明するた
めの図である。
めの図である。
【図１２】第２セレクタの構成、及び動作を説明するた
めの図である。
めの図である。
１ ベクトルプロセッサ ２ 命令制御部 ３ 命令レジスタ ４ 乗算器 ５ 加算器 ６ ベクトルレジスタ ７ マスクレジスタ ８ 入出力制御部 ９ ＣＰＵ １０ 主記憶 １１ 入力ラッチ １２ 入力ラッチ １３ 入力ラッチ １４ 固定値発生器 １５ 大小比較器 １６ 第１セレクタ １７ 第２セレクタ １８ 一時ラッチ １９ 出力ラッチ ２０ 選択手段 ２１ 判定手段 ２２ 第３セレクタ ２３ 第４セレクタ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 7/02 G06F 17/16
Claims (1)
- 【請求項１】複数の入力データ及び該複数の入力データ
に対するマスクデータに基づいて該複数の入力データ中
の最大値または最小値を演算する演算装置であって、 前記マスクデータに基づいて、最大値または最小値のい
ずれを演算するのかにより設定される固定値データと、
前記入力データとのいずれか一方を選択して出力する選
択手段と、前記 選択手段からの出力値が前記複数の入力データの内
の最初の入力データである場合は該出力値をそのまま出
力し、前記選択手段からの出力値が該最初の入力データ
以外の入力データである場合は、最大値または最小値の
いずれを演算するのかに基づいて、該出力値と以前に出
力した出力値とのどちらが大きい、もしくは小さいかを
判定する判定手段と、 を備えることを特徴とする演算装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34570391A JP3310316B2 (ja) | 1991-12-27 | 1991-12-27 | 演算装置 |
| US08/586,483 US5822557A (en) | 1991-12-27 | 1996-01-16 | Pipelined data processing device having improved hardware control over an arithmetic operations unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34570391A JP3310316B2 (ja) | 1991-12-27 | 1991-12-27 | 演算装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05181642A JPH05181642A (ja) | 1993-07-23 |
| JP3310316B2 true JP3310316B2 (ja) | 2002-08-05 |
Family
ID=18378398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34570391A Expired - Fee Related JP3310316B2 (ja) | 1991-12-27 | 1991-12-27 | 演算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3310316B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8296548B2 (en) * | 2006-01-18 | 2012-10-23 | Freescale Semiconductor, Inc. | Device and method for finding extreme values in a data block |
| WO2007083198A1 (en) * | 2006-01-18 | 2007-07-26 | Freescale Semiconductor Inc. | Hardware accelerator based method and device for string searching |
-
1991
- 1991-12-27 JP JP34570391A patent/JP3310316B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05181642A (ja) | 1993-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5357237A (en) | In a data processor a method and apparatus for performing a floating-point comparison operation | |
| JP5647859B2 (ja) | 乗累算演算を実行するための装置および方法 | |
| US5859789A (en) | Arithmetic unit | |
| US5212662A (en) | Floating point arithmetic two cycle data flow | |
| TWI470545B (zh) | 用以執行範圍檢測之設備，處理器，系統，方法，指令，及邏輯 | |
| KR900011167A (ko) | 디지탈신호 처리장치 및 움직임 보상연산방법 | |
| US5341320A (en) | Method for rapidly processing floating-point operations which involve exceptions | |
| US4954947A (en) | Instruction processor for processing branch instruction at high speed | |
| JPH05250146A (ja) | 整数累乗処理を行なうための回路及び方法 | |
| JP3822568B2 (ja) | イベント処理 | |
| JP3310316B2 (ja) | 演算装置 | |
| JPS608933A (ja) | 演算処理装置 | |
| US5446909A (en) | Binary multiplication implemented by existing hardware with minor modifications to sequentially designate bits of the operand | |
| US4878193A (en) | Method and apparatus for accelerated addition of sliced addends | |
| KR100457040B1 (ko) | 곱셈 누산 명령을 이용한 데이터 처리 장치 및 방법 | |
| US6792442B1 (en) | Signal processor and product-sum operating device for use therein with rounding function | |
| US5313600A (en) | System for controlling the number of data pieces in a queue memory | |
| JP2553728B2 (ja) | 演算装置 | |
| JP3441847B2 (ja) | データメモリを有するプロセッサ | |
| JP2665067B2 (ja) | 浮動小数点加減算器 | |
| JP2998324B2 (ja) | 正規化シフト装置および正規化シフト方法 | |
| JPH04195629A (ja) | 演算フラグ生成装置 | |
| JP3110072B2 (ja) | 事前正規化回路 | |
| JP2908117B2 (ja) | ベクトル演算処理装置 | |
| JPH04184535A (ja) | 並列演算装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020507 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080524 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |