JP3383616B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3383616B2 JP3383616B2 JP23098899A JP23098899A JP3383616B2 JP 3383616 B2 JP3383616 B2 JP 3383616B2 JP 23098899 A JP23098899 A JP 23098899A JP 23098899 A JP23098899 A JP 23098899A JP 3383616 B2 JP3383616 B2 JP 3383616B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- silicon
- gate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
アクティブマトリクス型の液晶表示装置やEL型の表示
装置に代表されるフラットパネルディスプレイに利用す
ることができる構成に関する。また、薄膜トランジスタ
に代表される半導体装置の層間絶縁膜の構成に関する。
として、アクティブマトリクス型の液晶表示装置が知ら
れている。これは、マトリクス状に配置された多数の画
素のそれぞれにスイッチング用の薄膜トランジスタを配
置し、各画素電極に出入りする電荷をこの薄膜トランジ
スタでもって制御する構成を有している。
絶縁膜で覆い、水分や不純物、さらには半導体装置にと
って大敵の可動イオン(例えばナトリウムイオン)が進
入することを防ぐ構成が必要とされる。また、このよう
な構成には、画素電極や配線と薄膜トランジスタとの間
に形成される容量を軽減できるような構成が必要とされ
る。
れていることが要求される。しかし、通常層間絶縁膜と
して利用されている酸化珪素膜や窒化珪素膜では、この
要求を満たすことはできないのが現状である。
明は、上述したような層間絶縁膜に要求されている構成
を提供することを課題とする。即ち、水分や不純物の進
入を防止することができ、さらに薄膜トランジスタと画
素電極や配線との間に形成される容量の問題を抑制する
ことができ、さらに安価で高い生産性を有した層間絶縁
膜を有した半導体装置の構成を提供することを課題とす
る。
の一つは、半導体素子の上方に配置された樹脂材料でな
る層間絶縁膜を有し、前記層間絶縁膜が形成される下地
の全面は、酸化珪素膜または窒化珪素膜が形成されてい
ることを特徴とする。
に配置された樹脂材料でなる層間絶縁膜を有し、前記層
間絶縁膜が形成される下地の全面は、酸化珪素膜と窒化
珪素膜との積層膜が形成されていることを特徴とする。
膜との積層順序はどちらが先でもよい。なお、半導体素
子を覆う構成とする場合は、密着性や界面特性の良さか
ら窒化珪素膜下層とした方が好ましい。
置された樹脂材料でなる層間絶縁膜を有し、前記層間絶
縁膜が形成される下地の全面は、酸化窒化珪素膜が形成
されていることを特徴とする。
置された樹脂材料でなる層間絶縁膜を有し、前記半導体
素子と前記層間絶縁膜との間には、酸化珪素膜または窒
化珪素膜が形成されていることを特徴とする。
置された樹脂材料でなる層間絶縁膜を有し、前記半導体
素子と前記層間絶縁膜との間には、酸化窒化珪素膜が形
成されていることを特徴とする。
置された樹脂材料でなる層間絶縁膜を有し、前記半導体
素子と前記層間絶縁膜との間には、酸化珪素膜と窒化珪
素膜との積層膜が形成されていることを特徴とする。
間絶縁膜として、窒化珪素膜と樹脂膜との積層膜を用い
ることで、画素電極や配線と薄膜トランジスタとの間に
形成される容量を軽減できる。
で、配線の段差乗り越え部が形成されず、配線抵抗の局
所的な変化や断線を防止することができる。
れないように樹脂膜と薄膜トランジスタとの間に窒化珪
素膜を設けることで、樹脂膜中の水分が薄膜トランジス
タの動作に悪影響を与えることを抑制することができ
る。
アクティブマトリクス型の液晶表示装置の画素部分の作
製工程を示す。
01上に下地膜102として酸化珪素膜を3000Åの
厚さにプラズマCVD法で成膜する。この下地膜102
は、ガラス基板101から不純物が後に形成される半導
体層に拡散することを抑制する機能を有する。また、ガ
ラス基板101と後に形成される半導体層との間に働く
応力を緩和する機能を有する。
膜を用いることも有用である。酸化窒化珪素膜は、緻密
でまたガラス基板との密着性も高いので、下地膜102
として高い機能を有している。
N2 Oとの混合気体を用いたプラズマCVD法を用いて
成膜することができる。また、TEOSガスとN2 Oと
の混合ガスを用いたプラズマCVD法によって得ること
もできる。
3を構成する薄膜半導体の出発膜となる非晶質珪素膜を
下地膜102上に成膜する。ここでは減圧熱CVD法を
用いて、この非晶質珪素膜を500Åの厚さに成膜す
る。なお、非晶質珪素膜の成膜方法としては、プラズマ
CVD法を用いてもよい。
または加熱処理とレーザー光の照射とを組み合わせた方
法を用いてこの非晶質珪素膜を結晶化させる。こうし
て、図示しない結晶性珪素膜を得る。
ターニングして薄膜トランジスタの半導体層103を得
る。(図1(A))
3を覆ってゲイト絶縁膜として機能する酸化珪素膜10
4をプラズマCVD法で1000Åの厚さに成膜する。
こうして図1(A)に示す状態を得る。
は、酸化窒化珪素膜を用いることがより好ましい。
図示しないアルミニウム膜を4000Åの厚さにスパッ
タ法で成膜する。このアルミニウム膜は後にゲイト電極
105を構成する。
図示しない緻密な陽極酸化膜を100Åの厚さに成膜す
る。この陽極酸化は、3%の酒石酸を含んだエチレング
リコール溶液をアンモニア水で中和したものを電解溶液
とし、この電解溶液中においてアルミニウム膜を陽極と
して行われる。
て形成される陽極酸化膜の膜厚を制御することができ
る。
し、パターニングを行う。このパターニングを行うこと
によって、ゲイト電極105が形成される。
ジストマスクを残存させた状態で再び陽極酸化を行う。
この陽極酸化は、電解溶液として3%のシュウ酸水溶液
を電解溶液として用いることによって行われる。
スクが残存する関係でゲイト電極105の側面のみにお
いて選択的に陽極酸化が行われる。この工程で形成され
る陽極酸化膜106は、多孔質状の構造を有したものが
得られる。
状の膜質を有する陽極酸化膜106が形成される。
程度の厚さまで成長させることができる。この成長距離
の制御は陽極酸化時間によって制御することができる。
0Åとする。
リコール溶液をアンモニア水で中和したものを電解溶液
とて陽極酸化を行う。この陽極酸化工程においては、電
解溶液が多孔質状の陽極酸化膜106の内部にまで侵入
するので、ゲイト電極105の周囲に緻密な陽極酸化膜
107が形成される。
0Åとする。この緻密な陽極酸化膜107の主な役割
は、ゲイト電極106の表面を覆うことにより、後の工
程においてヒロックやウィスカーが発生しないようにす
るためにある。
除去する際にゲイト電極105が同時にエッチングされ
ないようにゲイト電極105を保護する役割も有してい
る。
て、オフセットゲイト領域の形成に寄与するという役割
もある。こうして図1(B)に示す状態を得る。
こでは、Nチャネル型の薄膜トランジスタを得るために
P(リン)イオンの注入を行う。
行うと、108と111の領域に不純物イオンが選択的
に注入される。この工程において、108と111の領
域が高濃度不純物領域となる。領域108はソース領域
であり、領域111はドレイン領域である。
極105直下の領域109はゲイト電極105がマスク
となり、不純物イオンが注入されない。そしてこの領域
109がチャネル形成領域となる。
膜105と緻密な陽極酸化膜107がマスクとなるの
で、やはり不純物イオンが注入されない。この110で
示される領域は、ソース/ドレイン領域としても機能せ
ず、またチャネル形成領域109としても機能しないオ
フセットゲイト領域となる。このオフセットゲイト領域
110の寸法は、緻密な陽極酸化膜107の膜厚と多孔
質状の陽極酸化膜106の膜厚によって決めることがで
きる。
ル形成領域109とドレイン領域111との間に形成さ
れる電界の強度を緩和させるために機能する。オフセッ
トゲイト領域110が存在することで、薄膜トランジス
タのOFF電流値を低減させ、さらに劣化を抑制するこ
とができる。
109で示されるチャネル形成領域、110で示される
オフセットゲイト領域、111で示されるドレイン領域
が自己整合的に形成される。
状の陽極酸化膜106を除去し、再度の不純物イオンの
注入をライトドープ条件で行う方法もある。この場合、
多孔質状の陽極酸化膜106の直下にライトドープ領域
を形成することができる。
LDD(ライトドープドレイン)領域と呼ばれるものと
なる。
状の陽極酸化膜106を選択的に除去する。ここでは、
燐酸と酢酸と硝酸とのを混合した混酸を用いて多孔質状
の陽極酸化膜106を選択的に除去する。
理を行う。この際、高濃度不純物領域とオフセットゲイ
ト領域との界面近傍に対してレーザー光を照射できるの
で、不純物イオンの注入によって損傷したジャンクショ
ン部分を十分にアニールすることができる。
外光の照射を行い、上記アニールを行ってもよい。ま
た、レーザー光や強光の照射に併用して加熱を行うこと
も有用である。
間絶縁膜として、酸化珪素膜112を2000Åの厚さ
に成膜する。この第1の層間絶縁膜としては、窒化珪素
膜や酸化珪素膜と窒化珪素膜との積層膜を用いてもよ
い。
ホールの形成を行い、薄膜トランジスタのソース領域1
08にコンタクトするソース電極113の形成を行う。
このソース電極113は、チタン膜とアルミニウム膜と
チタン膜との積層構造を有したものとして形成する。ま
たこのソース電極113は、ソース配線から延在ものと
して形成される。即ち、アクティブマトリクス領域に格
子状に配置されたソース線の形成と同時に形成される。
こうして図1(C)に示す状態を得る。
膜する。この窒化珪素膜は、その緻密な膜質(一般に窒
化珪素膜の膜質は緻密である)を利用して、薄膜トラン
ジスタとの界面に固定電荷が存在したりすることを抑制
する機能を有している。またその緻密な膜質を利用し
て、外部から水分や可動イオンが進入してくることを防
ぐ機能を有している。
モニアを用いたプラズマCVD法を用いて行う。窒化珪
素膜以外には、酸化窒化珪素膜を利用することができ
る。
さにプラズマCVD法でもって形成する。ここでは、信
頼性を高めるために酸化珪素膜115を成膜するが、特
に利用しなくてもよい。
脂を用いて層間絶縁膜116を形成する。この樹脂材料
でなる層間絶縁膜116の表面は平坦になるようにす
る。この樹脂材料でなる層間絶縁膜116の膜厚は2μ
mとする。こうして図1(D)に示す状態を得る。
することで、素子と層間絶縁膜116上に形成される電
極や配線との容量を小さくするとができる。また、作製
コストを大きく下げることができる。
は、その下地に酸化珪素膜115が形成されているの
で、下地との密着性を高くすることができる。また、下
地との間に水分が進入したりすることがない構成とする
ことができる。
に、窒化珪素膜114上に樹脂材料でなる層間絶縁膜1
16を形成した場合にも得ることができる。
スタの遮光膜とブラックマトリクスを兼ねるクロム膜を
成膜し、さらにそれをパターニングすることにより、遮
光膜兼ブラックマトリクス117を形成する。
材料は、その比誘電率として3以下のものを選択するこ
とができる。また、その膜厚を数μmと厚くすることが
できる。なお、樹脂材料の場合、その厚さを厚くしても
作製工程時間が長くなるようなことはないので、このよ
うな目的のためには有用なものとなる。
る遮光膜117とその下の薄膜トランジスタとの間の容
量の形成を抑制することができる。
した場合、その表面を平坦することが容易であるので、
凹凸に起因する光漏れの問題を抑制できる。
間絶縁膜として窒化珪素膜118を成膜する。さらに酸
化珪素膜119を成膜する。
118と酸化珪素膜119の2層構造としたが、いずれ
かの単層構造としてもよい。
形成する。材料は、116と同じでよい。
とにより、後に形成される画素電極と薄膜トランジスタ
との間で不要な容量が形成されてしまうことを抑制する
ことができる。またその表面が平坦化されるので、後に
形成される画素電極からの電界が乱れたりすることを抑
制することができる。
画素電極を構成するためのITO電極をスパッタ法で形
成し、さらにパターニングを行うことによって、画素電
極121を形成する。
る。図2(B)に示す構成は、薄膜トランジスタ(特に
ソース電極113)と遮光膜(および/またはブラック
マトリクス)117との間に配置された層間絶縁膜の比
誘電率を低くでき、またその厚さを厚くできるので、不
要な容量が形成されることを抑制することができる。
業的に容易なことであり、プロセス時間が増大すること
がないので、上述のような構成を容易に実現することが
できる。
構成をさらに改良し、より高い信頼性を有する構成とし
たことを特徴とする。
スとしては、クロム等の金属材料が利用される。しかし
長期の信頼性を考えた場合、この金属材料からの不純物
の拡散の問題や他の電極や配線との間に生じるショート
の問題が憂慮される。
施例1に示す構成において薄膜トランジスタを遮光する
遮光膜として陽極酸化可能な材料を用い、さらにその表
面に陽極酸化膜を形成する。
ムやタンタルを利用することができる。特にアルミニウ
ムを用いる場合には、アルミサッシ等の工業製品に利用
されている陽極酸化技術を利用することにより、陽極酸
化膜を黒またはそれに近い濃い色に着色することができ
るので、遮光膜として好適なものとなる。
なお図3において、図2と同じ部分は特に図示していな
い。
て、図1(D)に示す状態を得る。次に図3(A)に示
すように遮光膜301を形成する。ここでは、その材料
としてアルミニウムを用いて遮光膜301を形成する。
ことによって、図3(A)に示すように遮光膜301の
表面に陽極酸化膜302を形成する。
を遮光する遮光膜として記載されている。しかし、通常
はさらに延在してブラックマトリクスをも構成してい
る。
(B)に示すように窒化珪素膜118と酸化珪素膜11
9とでなる層間絶縁膜と樹脂材料でなる層間絶縁膜12
0を多層に成膜する。
成し図3(B)に示す状態を得る。
が化学的にも安定したものであるので、長期の信頼性を
考えた場合に、遮光膜301から不純物が周囲に拡散し
たりすることを抑制することができる。また、遮光膜3
01が他の配線間をショートしてしまうことを防ぐこと
ができる。
さらに高めた構成に関する。一般に画素の開口率は極力
高めた構成とすることが望まれている。この画素の開口
率を高くするには、画素電極をなるべく広い面積で配置
することが必要とされる。
線とが重なると、その間に容量が形成されてしまうので
一般にこの点で大きな制限が存在する。
問題を低減した構成を提供する。
構成においては、格子状に配置されたソース線やゲイト
線をブラックマトリクスとして機能させ、さらに画素電
極402の面積を極力大きくした構成に関する。
(およびソース線)を構成する金属材料によって、薄膜
トランジスタの主要部を覆う遮光膜401が配置されて
いる。
線と一部が重ねるように配置することで、ソース線やゲ
イト線の一部をブラックマトリクスとして利用すること
ができる。
素電極を広い面積に渡って配置することができるので、
画素の開口率を高くすることができる。
でなる層間絶縁膜116が存在するために、画素電極4
02と薄膜トランジスタとの間に形成される容量を小さ
なものとすることができる。
いることにより、画素電極402の形成後のラビング工
程やパネル組立工程において、薄膜トランジスタに不要
な圧力が加わることを緩和させることができる。
の下地の全面には酸化珪素膜115が形成されており、
さらにその下地には窒化珪素膜114が形成されてい
る。薄膜トランジスタは、この窒化珪素膜114によっ
て覆われているので、薄膜トランジスタの電気的な安定
性を確保することができる。
ら水分が薄膜トランジスタ部に拡散することを窒化珪素
膜114で防止することができ、薄膜トランジスタの電
気的安定性を高めることができる。
の薄膜トランジスタとPチャネル型の薄膜トランジスタ
とを相補型に構成する例を示す。本実施例に示す構成
は、例えば、絶縁表面上に集積化された各種薄膜集積回
路に利用することができる。また、例えばアクティブマ
トリクス型の液晶表示装置の周辺駆動回路に利用するこ
とができる。
01上に下地膜502として酸化珪素膜または酸化窒化
珪素膜を成膜する。さらに図示しない非晶質珪素膜をプ
ラズマCVD法または減圧熱CVD法でもって成膜す
る。さらにこの非晶質珪素膜に対してレーザー光の照
射、または加熱処理を加え、この非晶質珪素膜を結晶性
珪素膜に変成する。
グして、半導体層503と504を得る。こうして図5
(A)に示す状態を得る。
505を成膜する。そして後にゲイト電極を構成するた
めの図示しないアルミニウム膜を4000Åの厚さに成
膜する。アルミニウム膜以外には、陽極酸化可能な金属
(例えばタンタル)を利用することができる。
法により、その表面に極薄い緻密な陽極酸化膜を形成す
る。
トマスクを配置し、アルミニウム膜のパターニングし
て、ゲイト電極506、507を形成する。そして、得
られたゲイト電極506、507を陽極として陽極酸化
を行い、その側面に多孔質状の陽極酸化膜508と50
9を形成する。この多孔質状の陽極酸化膜508、50
9の膜厚は例えば5000Åとする。
件で陽極酸化を行い、緻密な陽極酸化膜510と511
を形成する。ここで緻密な陽極酸化膜510と511の
膜厚は800Åとする。こうして図5(B)に示す状態
を得る。
5をドライエッチングによって除去し、図5(C)に示
す状態を得る。
酸とリン酸を混合した混酸を用いて、多孔質状の陽極酸
化膜508と509を除去する。こうして図5(D)に
示す状態を得る。
て、左側の薄膜トランジスタの半導体層503にPイオ
ンが、右側の薄膜トランジスタの半導体層504にBイ
オンが注入されるようにする。
のN型を有するソース領域514とドレイン領域517
が自己整合的に形成される。
いN型を有する領域515が同時に形成される。また、
チャネル形成領域516が同時に形成される。
形成されるのは、残存したゲイト絶縁膜512が存在す
るからである。即ち、ゲイト絶縁膜512を透過したP
イオンがゲイト絶縁膜512によって一部遮蔽されるか
らである。
ソース領域521とドレイン領域518が自己整合的に
形成される。また、低濃度不純物領域520が同時に形
成される。また、チャネル形成領域519が同時に形成
される。
膜厚が2000Åというように厚い場合には、その厚さ
でチャネル形成領域519に接してオフセットゲイト領
域を形成することができる。
0と511の膜厚が1000Å以下と薄いので、その存
在は無視することができる。
い、不純物イオンが注入された領域のアニールを行う。
として窒化珪素膜522と酸化珪素膜523を成膜す
る。それぞれの膜厚は1000Åとする。なお、酸化珪
素膜523は成膜しなくてもよい。
トランジスタが覆われることになる。窒化珪素膜は緻密
であり、また界面特性がよいので、このような構成とす
ることで、薄膜トランジスタの信頼性を高めることがで
きる。
スピンコート法を用いて形成する。ここでは、層間絶縁
膜524の厚さは1μmとする。(図5(E))
側のNチャネル型の薄膜トランジスタのソース電極52
5とドレイン電極526を形成する。また同時に右側の
薄膜トランジスタのソース電極527とドレイン電極5
26を形成する。ここで、電極526は2つの薄膜トラ
ンジスタに共通に配置されたものとなる。
造を有する薄膜トランジスタ回路を構成することができ
る。
ンジスタを窒化膜で覆い、さらに樹脂材料によって覆っ
た構成が得られる。この構成は、可動イオンや水分の侵
入しにくい耐久性の高いものとすることができる。
合に、薄膜トランジスタと配線との間に容量が形成され
てしまうことを防ぐことができる。
層より基板側にあるボトムゲイト型と呼ばれる薄膜トラ
ンジスタの作製工程を示す。
6(A)に示すように、ガラス基板601上に下地膜と
して酸化珪素膜602をスパッタ法で成膜する。次に6
03で示されるゲイト電極をアルミニウムでもって形成
する。
0.18重量%含有させる。また、他の不純物はその濃度を
極力低減させるべく努める。これらの工夫は、後の工程
においてアルミニウムの異常成長により、ヒロックやウ
ィスカーと呼ばれる突起物が形成されることを抑制する
ためである。
にゲイト絶縁膜として機能する酸化珪素膜604をプラ
ズマCVD法により、500Åの厚さに成膜する。
する出発膜となる図示しない非晶質珪素膜(後に結晶性
珪素膜605となる)をプラズマCVD法で成膜する。
プラズマCVD法の他に減圧熱CVD法を用いるのでも
よい。
図示しない非晶質珪素膜を結晶化させる。こうして結晶
性珪素膜605を得る。
6(B)に示す状態を得たら、パターニングを施すこと
により、半導体層606を得る。
ト電極603を利用した基板601の裏面側からの露光
を行うことにより、窒化珪素膜でなるマスクパターン6
07を形成する。
のようにして行う。まずゲイト電極603のパターンを
利用して基板601の裏面側からの露光によりレジスト
マスクのパターンを形成する。さらにアッシングを行
い、このレジストマスクのパターンを後退させる。そし
てこの後退したレジストマスクのパターン(図示せず)
を利用して窒化珪素膜をパターニングすることにより、
607で示すパターンを得る。
にマスクパターン607を利用した不純物のドーピング
を行う。ここでは、ドーパントとしてP(リン)を用
い、ドーピングを行う手段としてプラズマドーピング法
を用いる。
にPがドーピングされる。また609の領域にはPはド
ーピングされない。
上面から行うことにより、被ドーピング領域の活性化と
ドーパントイオンの衝撃による損傷のアニールとを行
う。
て形成される。また、610がドレイン領域として形成
される。また、609がチャネル領域として画定する。
に窒化珪素膜でなる層間絶縁膜611をプラズマCVD
法により2000Åの厚さに成膜する。
窒化珪素膜が最も好ましい。これは、後にその上に形成
される樹脂層間膜612中に存在する水分の影響(半導
体層606への影響)を防止するには、窒化珪素膜がそ
の効果を最も強く発揮するからである。
酸化窒化珪素膜、または酸化珪素膜と窒化珪素膜の積層
膜(積層順序はどちらが先でもよい)を用いることがで
きる。
樹脂膜612を成膜する。成膜方法は、スピンコート法
を用いて行う。
ース電極613、ドレイン電極614を形成する。
は、樹脂材料中に存在する水分(特にOH基)の影響が
素子特性に及ぶことが問題となる。しかし、本実施例に
示すように、水分の移動を防止する窒化珪素膜を設ける
ことで、樹脂材料を層間絶縁膜に用いる場合に起きる上
記の問題を抑制することができる。
により、高い信頼性を有し、また薄膜トランジスタと画
素電極や配線との間に形成される容量の問題を抑制する
ことができ、さらに安価で高い生産性を有した構成を得
ることができる。本明細書に開示する発明は、アクティ
ブマトリクス型の液晶表示装置のみではなく、EL型の
表示装置やIC回路に利用することができる。
部分の作製工程図。
部分の作製工程図。
部分の作製工程図。
部分図。
スタの作製工程図。
珪素膜) 103 半導体層(結晶性珪素膜) 104 ゲイト絶縁膜(酸化珪素膜または酸
化窒化珪素膜) 105 ゲイト電極 106 多孔質状の陽極酸化膜 107 緻密な陽極酸化膜 108 ソース領域 109 チャネル形成領域 110 オフセットゲイト領域 111 ドレイン領域 112 層間絶縁膜(酸化珪素膜) 113 ソース電極 114 層間絶縁膜(窒化珪素膜) 115 層間絶縁膜(酸化珪素膜) 116 層間絶縁膜(樹脂材料) 117 遮光膜(クロム膜) 118 層間絶縁膜(窒化珪素膜) 119 層間絶縁膜(酸化珪素膜) 120 層間絶縁膜(樹脂材料) 121 画素電極(ITO電極)
Claims (4)
- 【請求項1】 基板と、 前記基板上に酸化珪素又は酸化窒化珪素からなる下地膜
と、 前記下地膜上に結晶性珪素膜と、 前記結晶性珪素膜上にゲート絶縁膜と、 前記ゲート絶縁膜上にゲート電極及びゲート線と、 前記ゲート電極上及び前記ゲート線上に酸化珪素、窒化
珪素、又は酸化珪素と窒化珪素との積層膜からなる第1
の絶縁膜と、 前記第1の絶縁膜上に金属からなるソース電極及びソー
ス線と、 前記第1の絶縁膜上に前記金属からなる遮光膜と、 前記ソース電極上、前記ソース線上及び前記遮光膜上に
窒化珪素からなる第2の絶縁膜と、 前記第2の絶縁膜上に樹脂材料からなる第3の絶縁膜
と、 前記第3の絶縁膜上に画素電極とを有し、 前記画素電極は前記ソース線及び前記ゲート線と一部重
ねて配置されていることを特徴とする半導体装置。 - 【請求項2】 基板と、 前記基板上に酸化珪素又は酸化窒化珪素からなる下地膜
と、 前記下地膜上に結晶性珪素膜と、 前記結晶性珪素膜上にゲート絶縁膜と、 前記ゲート絶縁膜上にゲート電極及びゲート線と、 前記ゲート電極上及び前記ゲート線上に酸化珪素からな
る第1の絶縁膜と、 前記第1の絶縁膜上に金属からなるソース電極及びソー
ス線と、 前記第1の絶縁膜上に前記金属からなる遮光膜と、 前記ソース電極上、前記ソース線上及び前記遮光膜上に
窒化珪素からなる第2の絶縁膜と、 前記第2の絶縁膜上に酸化珪素からなる第3の絶縁膜
と、 前記第3の絶縁膜上に樹脂材料からなる第4の絶縁膜
と、 前記第4の絶縁膜上に画素電極とを有し、 前記画素電極は前記ソース線及び前記ゲート線と一部重
ねて配置されていることを特徴とする半導体装置。 - 【請求項3】 基板と、 前記基板上に酸化珪素又は酸化窒化珪素からなる下地膜
と、 前記下地膜上に結晶性珪素膜と、 前記結晶性珪素膜上にゲート絶縁膜と、 前記ゲート絶縁膜上にゲート電極及びゲート線と、 前記ゲート電極上及び前記ゲート線上に酸化珪素、窒化
珪素、又は酸化珪素と窒化珪素との積層膜からなる第1
の絶縁膜と、 前記第1の絶縁膜上に金属からなるソース電極及びソー
ス線と、 前記第1の絶縁膜上に前記金属からなる遮光膜と、 前記ソース電極上、前記ソース線上及び前記遮光膜上に
酸化窒化珪素からなる第2の絶縁膜と、 前記第2の絶縁膜上に酸化珪素からなる第3の絶縁膜
と、 前記第3の絶縁膜上に樹脂材料からなる第4の絶縁膜
と、 前記第4の絶縁膜上に画素電極とを有し、 前記画素電極は前記ソース線及び前記ゲート線と一部重
ねて配置されていることを特徴とする半導体装置。 - 【請求項4】 基板と、 前記基板上に酸化窒化珪素からなる下地膜と、 前記下地膜上に結晶性珪素膜と、 前記結晶性珪素膜上にゲート絶縁膜と、 前記ゲート絶縁膜上にゲート電極及びゲート線と、 前記ゲート電極上及び前記ゲート線上に酸化珪素、窒化
珪素又は酸化珪素と窒化珪素との積層膜からなる第1の
絶縁膜と、 前記第1の絶縁膜上に金属からなるソース電極及びソー
ス線と、 前記第1の絶縁膜上に前記金属からなる遮光膜と、 前記ソース電極上、前記ソース線上及び前記遮光膜上に
窒化珪素からなる第2の絶縁膜と、 前記第2の絶縁膜上に酸化珪素からなる第3の絶縁膜
と、 前記第3の絶縁膜上に樹脂材料からなる第4の絶縁膜
と、 前記第4の絶縁膜上に画素電極とを有し、 前記画素電極は前記ソース線及び前記ゲート線と一部重
ねて配置されていることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23098899A JP3383616B2 (ja) | 1995-12-14 | 1999-08-18 | 半導体装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34775495 | 1995-12-14 | ||
JP7-347754 | 1995-12-14 | ||
JP23098899A JP3383616B2 (ja) | 1995-12-14 | 1999-08-18 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35296296A Division JP3383535B2 (ja) | 1995-12-14 | 1996-12-13 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000091592A JP2000091592A (ja) | 2000-03-31 |
JP3383616B2 true JP3383616B2 (ja) | 2003-03-04 |
Family
ID=26529639
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23098899A Expired - Fee Related JP3383616B2 (ja) | 1995-12-14 | 1999-08-18 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3383616B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6794229B2 (en) | 2000-04-28 | 2004-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method for semiconductor device |
JP4831885B2 (ja) | 2001-04-27 | 2011-12-07 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2015122538A (ja) * | 2015-03-09 | 2015-07-02 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
1999
- 1999-08-18 JP JP23098899A patent/JP3383616B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000091592A (ja) | 2000-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3383535B2 (ja) | 半導体装置 | |
US7202551B2 (en) | Display device having underlying insulating film and insulating films | |
US5952708A (en) | Display device | |
KR100448902B1 (ko) | 표시장치 | |
US7102164B2 (en) | Semiconductor device having a conductive layer with a light shielding part | |
US7361931B2 (en) | Active matrix electro-luminescent display with an organic leveling layer | |
JPH09197390A (ja) | 表示装置 | |
KR20020001733A (ko) | 박막 트랜지스터와 그 제조 방법 | |
JP2001125510A (ja) | アクティブマトリクス型el表示装置 | |
JP3383616B2 (ja) | 半導体装置 | |
JP3383617B2 (ja) | 液晶表示装置又はel型表示装置 | |
JP3431741B2 (ja) | 半導体装置 | |
KR100645036B1 (ko) | 액정표시장치의 박막트랜지스터측 판넬 및 그 형성방법 | |
JP2001060693A (ja) | アクティブマトリクス型表示装置 | |
JP2007298992A (ja) | 半導体装置 | |
JPH07153971A (ja) | 半導体装置およびその作製方法 | |
JP4479994B2 (ja) | 半導体装置の作製方法 | |
JP2001109402A (ja) | 表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071220 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081220 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091220 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091220 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091220 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101220 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101220 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111220 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111220 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121220 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121220 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131220 Year of fee payment: 11 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |