JP3372555B2 - 光電変換装置 - Google Patents
光電変換装置Info
- Publication number
- JP3372555B2 JP3372555B2 JP14914791A JP14914791A JP3372555B2 JP 3372555 B2 JP3372555 B2 JP 3372555B2 JP 14914791 A JP14914791 A JP 14914791A JP 14914791 A JP14914791 A JP 14914791A JP 3372555 B2 JP3372555 B2 JP 3372555B2
- Authority
- JP
- Japan
- Prior art keywords
- sensor
- sensor area
- output
- control
- light receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 18
- 238000009825 accumulation Methods 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 11
- 230000003071 parasitic effect Effects 0.000 description 7
- 239000000872 buffer Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/70—Circuitry for compensating brightness variation in the scene
- H04N23/71—Circuitry for evaluating the brightness variation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
- H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
- H04N25/677—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction for reducing the column or line fixed pattern noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Focusing (AREA)
- Automatic Focus Adjustment (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、被写体の照度に対応
して蓄積時間を変化させ、常に一定範囲内の出力電圧を
得ることのできる光電変換装置に関するものである。
して蓄積時間を変化させ、常に一定範囲内の出力電圧を
得ることのできる光電変換装置に関するものである。
【０００２】
【従来の技術】従来、カメラのＡＦ（オートフォーカ
ス）手段等に用いられる光電変換装置は、被写体の照度
の変化量が１０-3〜１０3ルクス程度と非常に広い範囲
にわたるため、一定の蓄積時間だけの制御では出力電圧
のダイナミックレンジが十分確保できず、被写体の照度
に対応して蓄積時間を変化させ、その時間に応じて出力
電圧に所定の増幅を行う、いわゆるＡＧＣ（オートゲイ
ンコントロール）によって被写体の照度に関わらず、常
に一定範囲内の出力電圧を取り出せるように構成されて
いる。
ス）手段等に用いられる光電変換装置は、被写体の照度
の変化量が１０-3〜１０3ルクス程度と非常に広い範囲
にわたるため、一定の蓄積時間だけの制御では出力電圧
のダイナミックレンジが十分確保できず、被写体の照度
に対応して蓄積時間を変化させ、その時間に応じて出力
電圧に所定の増幅を行う、いわゆるＡＧＣ（オートゲイ
ンコントロール）によって被写体の照度に関わらず、常
に一定範囲内の出力電圧を取り出せるように構成されて
いる。
【０００３】このようなコントラスト制御型の光電変換
装置においては被写体の照度をリアルタイムに検知し、
所定の入力値に達した時点で蓄積動作を終了させる制御
方法が、特開昭６１−１６７９１６号公報に開示されて
いる。
装置においては被写体の照度をリアルタイムに検知し、
所定の入力値に達した時点で蓄積動作を終了させる制御
方法が、特開昭６１−１６７９１６号公報に開示されて
いる。
【０００４】そして、上記制御方法の改良型として、被
写体の照度の最大値と最小値をリアルタイムで検出し、
その最大値と最小値との差、即ち被写体のコントラスト
成分に応じて蓄積時間を変化させ、コントラスト量に応
じて出力電圧に所定の増幅を行う構成が特開平１−２２
２５８３号公報に提案されている。
写体の照度の最大値と最小値をリアルタイムで検出し、
その最大値と最小値との差、即ち被写体のコントラスト
成分に応じて蓄積時間を変化させ、コントラスト量に応
じて出力電圧に所定の増幅を行う構成が特開平１−２２
２５８３号公報に提案されている。
【０００５】上記公報に記載の構成によれば、被写体の
条件如何に関わらず常に一定のコントラスト成分が取り
出せるため、いわゆる低コントラストに強い制御方式が
実現できる。
条件如何に関わらず常に一定のコントラスト成分が取り
出せるため、いわゆる低コントラストに強い制御方式が
実現できる。
【０００６】図５は、従来のコントラスト制御型の光電
変換装置の光電変換センサー部および制御部の構成を示
す回路ブロック図である。４０１〜４０１ｎは受光素子
であるＮＰＮ型トランジスタ、４０２〜４０２ｎはＮＰ
Ｎトランジスタ４０１〜４０１ｎのベース電極をリセッ
トするスイッチングトランジスタ、４０３〜４０３ｎは
同じくトランジスタ４０１〜４０１ｎのエミッタ電極を
リセットするスイッチングトランジスタ、４０４〜４０
４ｎはトランジスタ４０１〜４０１ｎの出力電圧を蓄積
する容量、４０５〜４０５ｎは受光素子であるトランジ
スタ４０１〜４０１ｎの出力を容量４０４〜４０４ｎへ
転送するためのスイッチングトランジスタであり、蓄積
時間を制御する。４０６〜４０６ｎは容量４０４〜４０
４ｎに蓄積された電圧を読み出すためのスイッチングト
ランジスタ、４０８は出力が読み出される共通出力ライ
ン、４０９は共通出力ライン４０８が持っている寄生容
量である。
変換装置の光電変換センサー部および制御部の構成を示
す回路ブロック図である。４０１〜４０１ｎは受光素子
であるＮＰＮ型トランジスタ、４０２〜４０２ｎはＮＰ
Ｎトランジスタ４０１〜４０１ｎのベース電極をリセッ
トするスイッチングトランジスタ、４０３〜４０３ｎは
同じくトランジスタ４０１〜４０１ｎのエミッタ電極を
リセットするスイッチングトランジスタ、４０４〜４０
４ｎはトランジスタ４０１〜４０１ｎの出力電圧を蓄積
する容量、４０５〜４０５ｎは受光素子であるトランジ
スタ４０１〜４０１ｎの出力を容量４０４〜４０４ｎへ
転送するためのスイッチングトランジスタであり、蓄積
時間を制御する。４０６〜４０６ｎは容量４０４〜４０
４ｎに蓄積された電圧を読み出すためのスイッチングト
ランジスタ、４０８は出力が読み出される共通出力ライ
ン、４０９は共通出力ライン４０８が持っている寄生容
量である。
【０００７】４１０は各ビットを走査するシフトレジス
タ、４１１は出力バッファ、４１２は受光素子トランジ
スタ４０１〜４０１ｎの出力の最大値をリアルタイムで
モニターするためのアンプ回路、４１３は受光素子トラ
ンジスタ４０１〜４０１ｎの出力の最小値をリアルタイ
ムでモニターするためのアンプ回路、４１４は出力バッ
ファ、４１５は差動アンプ回路、４１６，４１７，４１
８は所望の電圧を得るための抵抗、４１９，４２０，４
２１は比較器（コンパレータ）、４２２はコンパレータ
４１９，４２０，４２１からの出力を受けて、蓄積時間
制御用のスイッチングトランジスタ４０５〜４０５ｎを
駆動する制御回路、４２３はコンパレータの比較用基準
電圧を決定するための基準電圧端子、４２４は光電変換
センサー出力端子、４２５は蓄積時間制御パルス出力端
子、４２６はセンサーコレクタ電源端子、４２７はスイ
ッチングトランジスタ４０２〜４０２ｎの制御端子、４
２８は同ベースリセット電源端子、４２９はスイッチン
グトランジスタ４０３〜４０３ｎの制御端子、４３０は
同エミッタリセット電源端子である。
タ、４１１は出力バッファ、４１２は受光素子トランジ
スタ４０１〜４０１ｎの出力の最大値をリアルタイムで
モニターするためのアンプ回路、４１３は受光素子トラ
ンジスタ４０１〜４０１ｎの出力の最小値をリアルタイ
ムでモニターするためのアンプ回路、４１４は出力バッ
ファ、４１５は差動アンプ回路、４１６，４１７，４１
８は所望の電圧を得るための抵抗、４１９，４２０，４
２１は比較器（コンパレータ）、４２２はコンパレータ
４１９，４２０，４２１からの出力を受けて、蓄積時間
制御用のスイッチングトランジスタ４０５〜４０５ｎを
駆動する制御回路、４２３はコンパレータの比較用基準
電圧を決定するための基準電圧端子、４２４は光電変換
センサー出力端子、４２５は蓄積時間制御パルス出力端
子、４２６はセンサーコレクタ電源端子、４２７はスイ
ッチングトランジスタ４０２〜４０２ｎの制御端子、４
２８は同ベースリセット電源端子、４２９はスイッチン
グトランジスタ４０３〜４０３ｎの制御端子、４３０は
同エミッタリセット電源端子である。
【０００８】図６は、上記構成の従来例の受光センサー
リセット期間と蓄積期間のタイミングチャートである。
リセット期間と蓄積期間のタイミングチャートである。
【０００９】図６において、符号４２５，４２７，４２
９で示すそれぞれの端子に、図示のようにパルスが印加
されたとき、差動アンプ４１５の出力は、図示のよう
に、蓄積開始とともに被写体のコントラストに応じてリ
アルタイムに徐々に上昇する。この出力を比較するコン
パレータ４１９，４２０，４２１の基準電圧をそれぞれ
図７中のＡ，Ｂ，Ｃとして、この従来例の制御方法を以
下説明する。
９で示すそれぞれの端子に、図示のようにパルスが印加
されたとき、差動アンプ４１５の出力は、図示のよう
に、蓄積開始とともに被写体のコントラストに応じてリ
アルタイムに徐々に上昇する。この出力を比較するコン
パレータ４１９，４２０，４２１の基準電圧をそれぞれ
図７中のＡ，Ｂ，Ｃとして、この従来例の制御方法を以
下説明する。
【００１０】図７は、上記従来の光電変換装置の動作を
説明する出力電圧対蓄積時間の制御説明図である。
説明する出力電圧対蓄積時間の制御説明図である。
【００１１】図５に示す差動アンプ４１５の出力、即ち
リアルタイムコントラストモニター出力は、蓄積時間と
ともに上昇する。蓄積時間中のあるポイントにＴBとい
う時間を設定し、下記５通りの制御を行う。
リアルタイムコントラストモニター出力は、蓄積時間と
ともに上昇する。蓄積時間中のあるポイントにＴBとい
う時間を設定し、下記５通りの制御を行う。
【００１２】蓄積時間ＴBに至る前に出力がＡのレベ
ルを越えたときは、その時点ｔ1で蓄積を終了する。
ルを越えたときは、その時点ｔ1で蓄積を終了する。
【００１３】ＴBの時点で出力がＢレベルを越えてい
たときは、そのままＡレベルまで蓄積し、Ａレベルに達
したｔ2の時点で蓄積を終了する。
たときは、そのままＡレベルまで蓄積し、Ａレベルに達
したｔ2の時点で蓄積を終了する。
【００１４】ＴBの時点で出力がＣレベルを越えてい
たときは、そのままＢレベルまで蓄積し、Ｂレベルに達
したｔ3の時点で蓄積を終了する。
たときは、そのままＢレベルまで蓄積し、Ｂレベルに達
したｔ3の時点で蓄積を終了する。
【００１５】ＴBの時点で出力がＣレベル以下のとき
は、Ｃレベルに達するまで蓄積してＣレベルに達したｔ
4の時点で蓄積を終了する。
は、Ｃレベルに達するまで蓄積してＣレベルに達したｔ
4の時点で蓄積を終了する。
【００１６】あらかじめ設定した最長蓄積時間ＴMAX
までにＣレベルに出力が達しなかったときは、ＴMAXの
時点で蓄積を終了する。
までにＣレベルに出力が達しなかったときは、ＴMAXの
時点で蓄積を終了する。
【００１７】上記、Ａ，Ｂ，Ｃの各レベルに応じたゲイ
ンを光電変換センサー出力に乗ずることにより、適切な
ＡＧＣが行われ、被写体のコントラストに関わらず、常
に一定範囲の出力が得られることになる。
ンを光電変換センサー出力に乗ずることにより、適切な
ＡＧＣが行われ、被写体のコントラストに関わらず、常
に一定範囲の出力が得られることになる。
【００１８】なお、受光センサーであるトランジスタ４
０１〜４０１ｎの出力は蓄積終了とともにトランジスタ
４０５〜４０５ｎを介して蓄積容量４０４〜４０４ｎに
一時転送される。その後シフトレジスタ４１０を順次掃
査することにより、共通ライン４０８にトランジスタ４
０６〜４０６ｎを介して読み出される。この時、出力Ｖ
outは蓄積容量４０４の容量をＣT、共通ライン４０８の
寄生容量４０９をＣH、ＣTにおける電圧をＶEとする
と、 Ｖout＝ＡE・ＣT／（ＣT＋ＣH） という式で表わされる。
０１〜４０１ｎの出力は蓄積終了とともにトランジスタ
４０５〜４０５ｎを介して蓄積容量４０４〜４０４ｎに
一時転送される。その後シフトレジスタ４１０を順次掃
査することにより、共通ライン４０８にトランジスタ４
０６〜４０６ｎを介して読み出される。この時、出力Ｖ
outは蓄積容量４０４の容量をＣT、共通ライン４０８の
寄生容量４０９をＣH、ＣTにおける電圧をＶEとする
と、 Ｖout＝ＡE・ＣT／（ＣT＋ＣH） という式で表わされる。
【００１９】ＣHの主な構成要素としては、トランジス
タ４０６のドレイン容量、共通ライン４０８の配線容
量、出力バッファ４１１の入力容量などが挙げられる。
上記のＶoutに対して各コンパレータのレベルに応じた
利得が、後段の処理回路においてかけられる。
タ４０６のドレイン容量、共通ライン４０８の配線容
量、出力バッファ４１１の入力容量などが挙げられる。
上記のＶoutに対して各コンパレータのレベルに応じた
利得が、後段の処理回路においてかけられる。
【００２０】
【発明が解決しようとする課題】しかしながら、最近の
ＡＦシステムなどでは高機能化を図るために、受光素子
の複数列を同一チップ上に形成したり、画素数を違えた
り、配列方向を違えたりといった方法がしばしば用いら
れている。
ＡＦシステムなどでは高機能化を図るために、受光素子
の複数列を同一チップ上に形成したり、画素数を違えた
り、配列方向を違えたりといった方法がしばしば用いら
れている。
【００２１】複数の受光素子よりなるセンサー列を複数
配置した構成のときは、センサー列それぞれの画素数が
違っていると、上記従来例では読み出し用スイッチング
トランジスタ４０６の数が違っていることになり、寄生
容量４０９の容量値ＣHがそれぞれのセンサー列で異な
ることになる。
配置した構成のときは、センサー列それぞれの画素数が
違っていると、上記従来例では読み出し用スイッチング
トランジスタ４０６の数が違っていることになり、寄生
容量４０９の容量値ＣHがそれぞれのセンサー列で異な
ることになる。
【００２２】また受光素子の配置が同一の方向を向いて
いない場合などでは、共通ライン４０８の配線長がそれ
ぞれのセンサー列で違っていることになり、この場合も
ＣHの値が異なる要因となる。そしてＣHの値が各センサ
ー列で異なるということは、各センサー列の出力電圧が
それぞれ違うということになり、いわゆる感度ムラが発
生する。
いない場合などでは、共通ライン４０８の配線長がそれ
ぞれのセンサー列で違っていることになり、この場合も
ＣHの値が異なる要因となる。そしてＣHの値が各センサ
ー列で異なるということは、各センサー列の出力電圧が
それぞれ違うということになり、いわゆる感度ムラが発
生する。
【００２３】上記のような複数のセンサー列に対して従
来例のような同じコンパレータレベルによるＡＧＣを施
す構成ではＣHの差による感度ムラをそのまま増幅して
しまうという問題をもっていた。
来例のような同じコンパレータレベルによるＡＧＣを施
す構成ではＣHの差による感度ムラをそのまま増幅して
しまうという問題をもっていた。
【００２４】この発明は、上記従来技術の問題点を解消
するためになされたもので、複数のセンサ領域の出力レ
ベルを、常に一定に取り出すことができる光電変換装置
を提供することを目的とするものである。
するためになされたもので、複数のセンサ領域の出力レ
ベルを、常に一定に取り出すことができる光電変換装置
を提供することを目的とするものである。
【００２５】
【課題を解決するための手段】上記目的を達成するた
め、この発明では、光電変換装置を次のとおりに構成す
る。
め、この発明では、光電変換装置を次のとおりに構成す
る。
【００２６】複数の受光素子を含む第１のセンサ領域
と、前記第１のセンサ領域からの信号に基づいて、前記
第１のセンサ領域の蓄積時間を制御する第１の制御ブロ
ックと、複数の受光素子を含む第２のセンサ領域と、前
記第２のセンサ領域からの信号に基づいて、前記第２の
センサ領域の蓄積時間を制御する第２の制御ブロック
と、前記第１のセンサ領域と前記第２のセンサ領域の蓄
積時間を異ならせることにより、前記第１のセンサ領域
からの信号の信号レベルと前記第２のセンサ領域からの
信号の信号レベルとのレベル差が小さくなるように前記
第１及び第２の制御ブロックを調整する調整手段とを有
し、前記第１及び第２のセンサ領域は同一基板に形成さ
れている光電変換装置。
と、前記第１のセンサ領域からの信号に基づいて、前記
第１のセンサ領域の蓄積時間を制御する第１の制御ブロ
ックと、複数の受光素子を含む第２のセンサ領域と、前
記第２のセンサ領域からの信号に基づいて、前記第２の
センサ領域の蓄積時間を制御する第２の制御ブロック
と、前記第１のセンサ領域と前記第２のセンサ領域の蓄
積時間を異ならせることにより、前記第１のセンサ領域
からの信号の信号レベルと前記第２のセンサ領域からの
信号の信号レベルとのレベル差が小さくなるように前記
第１及び第２の制御ブロックを調整する調整手段とを有
し、前記第１及び第２のセンサ領域は同一基板に形成さ
れている光電変換装置。
【００２７】
【作用】以上の構成により、第１、第２のセンサ領域
は、各受光素子からの信号に基づいて第１、第２の制御
ブロックによる蓄積時間制御がなされる。
は、各受光素子からの信号に基づいて第１、第２の制御
ブロックによる蓄積時間制御がなされる。
【００２８】
【実施例】以下この発明に係る光電変換装置を実施例に
より説明する。図１は、この発明の実施例を示す回路ブ
ロック図である。１０１〜１０１ｎ，２０１〜２０１ｍ
は受光素子であるＮＰＮ型トランジスタ、１０２〜１０
２ｎ，２０２〜２０２ｍは各受光素子トランジスタのベ
ース電極をリセットするスイッチングトランジスタ、１
０３〜１０３ｎ，２０３〜２０３ｍは各受光素子トラン
ジスタのエミッタ電極をリセットするスイッチングトラ
ンジスタ、１０４〜１０４ｎ，２０４〜２０４ｍは受光
素子トランジスタの出力電圧を蓄積する蓄積容量、１０
５〜１０５ｎ，２０５〜２０５ｍは同蓄積容量の蓄積時
間を制御し、各受光素子の出力を各蓄積容量へ転送する
ための蓄積時間制御用スイッチングトランジスタ、１０
６〜１０６ｎ，２０６〜２０６ｍは各蓄積容量に蓄積さ
れた電圧を読み出すためのスイッチングトランジスタ、
１０８，２０８は出力が読み出される共通出力ライン、
１０９，２０９は共通出力ライン１０８，２０８が持っ
ている寄生容量、１１０，２１０は各ビットを走査する
シフトレジスタである。
より説明する。図１は、この発明の実施例を示す回路ブ
ロック図である。１０１〜１０１ｎ，２０１〜２０１ｍ
は受光素子であるＮＰＮ型トランジスタ、１０２〜１０
２ｎ，２０２〜２０２ｍは各受光素子トランジスタのベ
ース電極をリセットするスイッチングトランジスタ、１
０３〜１０３ｎ，２０３〜２０３ｍは各受光素子トラン
ジスタのエミッタ電極をリセットするスイッチングトラ
ンジスタ、１０４〜１０４ｎ，２０４〜２０４ｍは受光
素子トランジスタの出力電圧を蓄積する蓄積容量、１０
５〜１０５ｎ，２０５〜２０５ｍは同蓄積容量の蓄積時
間を制御し、各受光素子の出力を各蓄積容量へ転送する
ための蓄積時間制御用スイッチングトランジスタ、１０
６〜１０６ｎ，２０６〜２０６ｍは各蓄積容量に蓄積さ
れた電圧を読み出すためのスイッチングトランジスタ、
１０８，２０８は出力が読み出される共通出力ライン、
１０９，２０９は共通出力ライン１０８，２０８が持っ
ている寄生容量、１１０，２１０は各ビットを走査する
シフトレジスタである。
【００２９】１１１，２１１は出力バッファ、１１２〜
１１２ｎおよび２１２〜２１２ｍは１０１〜１０１ｎ，
２０１〜２０１ｍの出力の最大値をリアルタイムでモニ
ターするためのアンプ回路、１１３〜１１３ｎ，２１３
〜２１３ｍは受光素子トランジスタ１０１〜１０１ｎ，
２０１〜２０１ｍの出力の最小値をリアルタイムでモニ
ターするためのアンプ回路、１１４，２１４は出力バッ
ファ、１１５，２１５は差動型アンプ回路、Ａ１は制御
ブロック１、Ａ２は制御ブロック２、１１５，１１７，
１１８および２１６，２１７，２１８は所望の比較用基
準電圧を後段のコンパレータに供給するための抵抗群、
１５０，１５１はそれぞれのコンパレータの比較用基準
電圧を調整するための基準電圧調整抵抗であり、各セン
サー列間の出力の差を補正する基準電圧調整手段であ
る。１１９，１２０，１２１は制御ブロック１のコンパ
レータ、２１９，２２０，２２１は制御ブロック２のコ
ンパレータ、１２２，２２２は前記コンパレータからの
出力を受けて蓄積時間制御用スイッチングトランジスタ
１０５〜１０５ｎおよび２０５〜２０５ｍを駆動する蓄
積時間制御回路、１２３はコンパレータの比較用基準電
圧を生成するための基準電圧端子である。
１１２ｎおよび２１２〜２１２ｍは１０１〜１０１ｎ，
２０１〜２０１ｍの出力の最大値をリアルタイムでモニ
ターするためのアンプ回路、１１３〜１１３ｎ，２１３
〜２１３ｍは受光素子トランジスタ１０１〜１０１ｎ，
２０１〜２０１ｍの出力の最小値をリアルタイムでモニ
ターするためのアンプ回路、１１４，２１４は出力バッ
ファ、１１５，２１５は差動型アンプ回路、Ａ１は制御
ブロック１、Ａ２は制御ブロック２、１１５，１１７，
１１８および２１６，２１７，２１８は所望の比較用基
準電圧を後段のコンパレータに供給するための抵抗群、
１５０，１５１はそれぞれのコンパレータの比較用基準
電圧を調整するための基準電圧調整抵抗であり、各セン
サー列間の出力の差を補正する基準電圧調整手段であ
る。１１９，１２０，１２１は制御ブロック１のコンパ
レータ、２１９，２２０，２２１は制御ブロック２のコ
ンパレータ、１２２，２２２は前記コンパレータからの
出力を受けて蓄積時間制御用スイッチングトランジスタ
１０５〜１０５ｎおよび２０５〜２０５ｍを駆動する蓄
積時間制御回路、１２３はコンパレータの比較用基準電
圧を生成するための基準電圧端子である。
【００３０】１２４，２２４は光電変換センサー出力端
子、１２５，２２５は蓄積時間制御パルス出力端子、１
２６はセンサーコレクタ電源端子、１２７はスイッチン
グトランジスタ１０２〜１０２ｎ，２０２〜２０２ｍの
制御端子、１２８はベースリセット電源端子、１２９は
スイッチングトランジスタ１０３〜１０３ｎ，２０３〜
２０３ｍの制御端子、１３０はエミッタリセット電源端
子である。
子、１２５，２２５は蓄積時間制御パルス出力端子、１
２６はセンサーコレクタ電源端子、１２７はスイッチン
グトランジスタ１０２〜１０２ｎ，２０２〜２０２ｍの
制御端子、１２８はベースリセット電源端子、１２９は
スイッチングトランジスタ１０３〜１０３ｎ，２０３〜
２０３ｍの制御端子、１３０はエミッタリセット電源端
子である。
【００３１】そして、図１に示す回路構成よりなる２つ
のセンサー列が同一チップ上に形成され光電変換装置を
形成している。
のセンサー列が同一チップ上に形成され光電変換装置を
形成している。
【００３２】次に、この実施例の動作について説明す
る。
る。
【００３３】受光素子であるＮＰＮトランジスタ１０１
は被写体の照度に対応した電圧を蓄積容量１０４〜１０
４ｎ，２０４〜２０４ｍに転送する。なお受光素子トラ
ンジスタ１０１〜１０１ｎおよび２０１〜２０１ｍは、
それぞれ別の受光系である第１のセンサー列および第２
のセンサー列を形成しており、受光素子の数、即ち符号
に添えたｎとｍは同じ構成のことも、異なることもあり
得る、またセンサー列の方向が同じ構成のことも異なる
方向の構成となることもある。
は被写体の照度に対応した電圧を蓄積容量１０４〜１０
４ｎ，２０４〜２０４ｍに転送する。なお受光素子トラ
ンジスタ１０１〜１０１ｎおよび２０１〜２０１ｍは、
それぞれ別の受光系である第１のセンサー列および第２
のセンサー列を形成しており、受光素子の数、即ち符号
に添えたｎとｍは同じ構成のことも、異なることもあり
得る、またセンサー列の方向が同じ構成のことも異なる
方向の構成となることもある。
【００３４】次に、センサー列間の出力調整制御につい
て説明する。第１のセンサー列の共通読出しライン１０
８の寄生容量１０９の容量値をＣH1、第２のセンサー列
の共通読出しライン２０８の寄生容量の容量値をＣH2、
蓄積容量１０４，２０４の容量値をＣTとする。第１の
センサー列の受光素子の出力電圧、即ち蓄積容量に蓄え
られた電圧をＶE1、第２のセンサー列の受光素子の出力
電圧、即ち蓄積容量に蓄えられた電圧をＶE2とすれば、
各センサー列の出力端子１２４，２２４に出力される電
圧Ｖout1，Ｖout2は、 Ｖout1＝ＶE1・ＣT／（ＣT＋ＣH1） Ｖout2＝ＶE2・ＣT／（ＣT＋ＣH2） という式で表わすことができる。
て説明する。第１のセンサー列の共通読出しライン１０
８の寄生容量１０９の容量値をＣH1、第２のセンサー列
の共通読出しライン２０８の寄生容量の容量値をＣH2、
蓄積容量１０４，２０４の容量値をＣTとする。第１の
センサー列の受光素子の出力電圧、即ち蓄積容量に蓄え
られた電圧をＶE1、第２のセンサー列の受光素子の出力
電圧、即ち蓄積容量に蓄えられた電圧をＶE2とすれば、
各センサー列の出力端子１２４，２２４に出力される電
圧Ｖout1，Ｖout2は、 Ｖout1＝ＶE1・ＣT／（ＣT＋ＣH1） Ｖout2＝ＶE2・ＣT／（ＣT＋ＣH2） という式で表わすことができる。
【００３５】上記の各式で、ＶE1，ＶE2はリアルタイム
コントラストモニター１１５，２１５の出力をそれぞれ
図１に示す制御ブロック１，制御ブロック２の中のコン
パレータにより比較用基準電圧と比較して、適切な所定
値にコントロールされるので、ＶE1＝ＶE2ならば、ＣH1
とＣH2の値の違いによってＶout1とＶout2に差が生じる
ことになる。ＣH1およびＣH2はそれぞれのセンサー列の
画素数，配線長などによって決定されるため、従来技術
では完全に一致させることは不可能であった。従って、
同じコンパレータの構成により、ＶE1とＶE2を決定する
方式においては、Ｖout1とＶout2を同じ出力にすること
はできないことになる。
コントラストモニター１１５，２１５の出力をそれぞれ
図１に示す制御ブロック１，制御ブロック２の中のコン
パレータにより比較用基準電圧と比較して、適切な所定
値にコントロールされるので、ＶE1＝ＶE2ならば、ＣH1
とＣH2の値の違いによってＶout1とＶout2に差が生じる
ことになる。ＣH1およびＣH2はそれぞれのセンサー列の
画素数，配線長などによって決定されるため、従来技術
では完全に一致させることは不可能であった。従って、
同じコンパレータの構成により、ＶE1とＶE2を決定する
方式においては、Ｖout1とＶout2を同じ出力にすること
はできないことになる。
【００３６】そのため、この発明に係る実施例では、あ
らかじめ計算により求められるＣH1とＣH2の値をもと
に、制御ブロック１，制御ブロック２のコンパレータの
比較用基準電圧を変えることにより、Ｖout1＝Ｖout2と
なるようなＶE1，ＶE2を得られる構成としたことを特徴
としている。
らかじめ計算により求められるＣH1とＣH2の値をもと
に、制御ブロック１，制御ブロック２のコンパレータの
比較用基準電圧を変えることにより、Ｖout1＝Ｖout2と
なるようなＶE1，ＶE2を得られる構成としたことを特徴
としている。
【００３７】具体的には、制御ブロック１の抵抗群１１
６〜１１８の上に調整用抵抗１５０、抵抗群２１６〜２
１８の上に基準電圧調整抵抗１５１を付加して、上記条
件を満たすよう各コンパレータに供給する比較用基準電
圧を設定するようになっている。
６〜１１８の上に調整用抵抗１５０、抵抗群２１６〜２
１８の上に基準電圧調整抵抗１５１を付加して、上記条
件を満たすよう各コンパレータに供給する比較用基準電
圧を設定するようになっている。
【００３８】即ち、制御ブロック１の基準電圧調整抵抗
１５０の抵抗値をＲ１、制御ブロック２の基準電圧調整
抵抗１５１の抵抗値をＲ２とすれば、 ＣT・Ｒ2／（ＣT＋ＣH1）＝ＣT・Ｒ1／（ＣT＋ＣH2） の関係が成り立つＲ１，Ｒ２を選ぶことにより、Ｖout1
＝Ｖout2の関係を得ることができる。
１５０の抵抗値をＲ１、制御ブロック２の基準電圧調整
抵抗１５１の抵抗値をＲ２とすれば、 ＣT・Ｒ2／（ＣT＋ＣH1）＝ＣT・Ｒ1／（ＣT＋ＣH2） の関係が成り立つＲ１，Ｒ２を選ぶことにより、Ｖout1
＝Ｖout2の関係を得ることができる。
【００３９】図２および図３は上記制御の説明用図であ
る。
る。
【００４０】ＣH1＞ＣH2のときは、
ＣT／（ＣT＋ＣH1）＜ＣT／（ＣT＋ＣH2）
となるから、ＶE1＝ＶE2であればＶout1＜Ｖout2となっ
てしまう。そのため、制御ブロック１と制御ブロック２
の基準電圧調整抵抗をＲ１＜Ｒ２の関係にすることによ
り、比較用基準電圧がＡ１＞Ａ２という状態を作り、Ｖ
out1＝Ｖout2となるようなＶE1とＶE2を得る蓄積時間ｔ
１，ｔ２を選択するように構成してある。
てしまう。そのため、制御ブロック１と制御ブロック２
の基準電圧調整抵抗をＲ１＜Ｒ２の関係にすることによ
り、比較用基準電圧がＡ１＞Ａ２という状態を作り、Ｖ
out1＝Ｖout2となるようなＶE1とＶE2を得る蓄積時間ｔ
１，ｔ２を選択するように構成してある。
【００４１】上記の構成により、複数のセンサー列から
の出力レベルを同じにすることができる。
の出力レベルを同じにすることができる。
【００４２】図４は、この発明に係る他の実施例の制御
ブロック説明図である。
ブロック説明図である。
【００４３】図３における基準電圧調整抵抗Ｒ１，Ｒ２
を削除し、かわりに基準電圧調整手段として基準電圧発
生回路４０１および４０２を制御ブロック１および制御
ブロック２に付加し、外部から基準電圧の供給を受ける
ことなく共通読出しラインの寄生容量値ＣH1，ＣH2の差
を調整した基準電圧を直接内部で生成するものである。
その他の構成は前記実施例と同様である。
を削除し、かわりに基準電圧調整手段として基準電圧発
生回路４０１および４０２を制御ブロック１および制御
ブロック２に付加し、外部から基準電圧の供給を受ける
ことなく共通読出しラインの寄生容量値ＣH1，ＣH2の差
を調整した基準電圧を直接内部で生成するものである。
その他の構成は前記実施例と同様である。
【００４４】上記の構成によって、前記実施例と同様の
効果が得られ、また外部からの基準電圧の供給を受ける
必要がなくなる。
効果が得られ、また外部からの基準電圧の供給を受ける
必要がなくなる。
【００４５】なお、上記実施例は、２つの系統のセンサ
ー列で構成されている例について説明したが、更に多い
センサー列により構成されている場合も、前記説明のよ
うにして比較用基準電圧を補正した構成とすることによ
り同様の効果が得られる。
ー列で構成されている例について説明したが、更に多い
センサー列により構成されている場合も、前記説明のよ
うにして比較用基準電圧を補正した構成とすることによ
り同様の効果が得られる。
【００４６】また、制御ブロックについては、センサー
列と同一チップ上にある場合を例に説明したが、別チッ
プの構成としても同様の効果が得られることはいうまで
もない。
列と同一チップ上にある場合を例に説明したが、別チッ
プの構成としても同様の効果が得られることはいうまで
もない。
【００４７】
【発明の効果】以上説明したように、この発明によれ
ば、複数のセンサ領域は、各受光素子からの信号に基づ
いて各制御ブロックによる蓄積時間制御がなされるため
に、低コンストラストにも適応できる。
ば、複数のセンサ領域は、各受光素子からの信号に基づ
いて各制御ブロックによる蓄積時間制御がなされるため
に、低コンストラストにも適応できる。
【００４８】そして、調整手段は、各センサ領域からの
信号の信号レベル差が補正されるように、各制御ブロッ
クを調整することによって、複数のセンサ領域の特性の
違いに関わらず、複数のセンサ領域から同レベルの出力
が得られる光電変換装置を提供できる。
信号の信号レベル差が補正されるように、各制御ブロッ
クを調整することによって、複数のセンサ領域の特性の
違いに関わらず、複数のセンサ領域から同レベルの出力
が得られる光電変換装置を提供できる。
【図１】 実施例の回路ブロック図である。
【図２】 実施例の制御説明用図である。
【図３】 実施例の制御説明用図である。
【図４】 他の実施例の制御ブロック説明図である。
【図５】 従来例の回路ブロック図である。
【図６】 従来例のタイミングチャートである。
【図７】 従来例の制御説明図である。
Ａ１，Ａ２ 制御ブロック
Ｒ１，Ｒ２，１５０，１５１，４０１，４０２ 基準電
圧調整手段 １０１〜１０１ｎ，２０１〜２０１ｍ センサー列を構
成する受光素子（トランジスタ） １０５〜１０５ｎ，２０５〜２０５ｍ 蓄積時間制御用
スイッチング素子（トランジスタ） １１９，１２０，１２１，２１９，２２０，２２１ コ
ンパレータ １２２，２２２ 蓄積時間制御回路
圧調整手段 １０１〜１０１ｎ，２０１〜２０１ｍ センサー列を構
成する受光素子（トランジスタ） １０５〜１０５ｎ，２０５〜２０５ｍ 蓄積時間制御用
スイッチング素子（トランジスタ） １１９，１２０，１２１，２１９，２２０，２２１ コ
ンパレータ １２２，２２２ 蓄積時間制御回路
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04N 5/232
H04N 5/335
G02B 7/28
G03B 13/36
Claims (2)
- 【請求項１】 複数の受光素子を含む第１のセンサ領域
と、 前記第１のセンサ領域からの信号に基づいて、前記第１
のセンサ領域の蓄積時間を制御する第１の制御ブロック
と、 複数の受光素子を含む第２のセンサ領域と、 前記第２のセンサ領域からの信号に基づいて、前記第２
のセンサ領域の蓄積時間を制御する第２の制御ブロック
と、前記第１のセンサ領域と前記第２のセンサ領域の蓄積時
間を異ならせることにより、 前記第１のセンサ領域から
の信号の信号レベルと前記第２のセンサ領域からの信号
の信号レベルとのレベル差が小さくなるように前記第１
及び第２の制御ブロックを調整する調整手段とを有し、前記第１及び第２のセンサ領域は同一基板に形成されて
いる ことを特徴とする光電変換装置。 - 【請求項２】 前記第１及び第２の制御ブロックの各々
は、前記複数の受光素子からの信号を判別する複数のコ
ンパレータと、前記複数のコンパレータの出力によって
制御される蓄積時間制御回路を含み、前記調整手段は、
前記第１及び第２の制御ブロックの各々の前記複数のコ
ンパレータに入力する比較用基準電圧をそれぞれ調整す
ることを特徴とする請求項１に記載の光電変換装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14914791A JP3372555B2 (ja) | 1991-06-21 | 1991-06-21 | 光電変換装置 |
| EP92305664A EP0522732B1 (en) | 1991-06-21 | 1992-06-19 | Photo-electric converter |
| DE69223286T DE69223286T2 (de) | 1991-06-21 | 1992-06-19 | Photoelektrischer Umwandler |
| US07/901,170 US5272328A (en) | 1991-06-21 | 1992-06-19 | Photo-electric converter having variable accumulation time and a compensating circuit |
| US08/114,066 US5468954A (en) | 1991-06-21 | 1993-08-31 | Photo-electric converter having variable accumulation time |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14914791A JP3372555B2 (ja) | 1991-06-21 | 1991-06-21 | 光電変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04372288A JPH04372288A (ja) | 1992-12-25 |
| JP3372555B2 true JP3372555B2 (ja) | 2003-02-04 |
Family
ID=15468804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14914791A Expired - Fee Related JP3372555B2 (ja) | 1991-06-21 | 1991-06-21 | 光電変換装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5272328A (ja) |
| EP (1) | EP0522732B1 (ja) |
| JP (1) | JP3372555B2 (ja) |
| DE (1) | DE69223286T2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3372555B2 (ja) * | 1991-06-21 | 2003-02-04 | キヤノン株式会社 | 光電変換装置 |
| US5477260A (en) * | 1992-02-28 | 1995-12-19 | Canon Kabushiki Kaisha | Apparatus for reducing a level difference between image signals |
| US5541400A (en) * | 1992-10-29 | 1996-07-30 | Canon Kabushiki Kaisha | Accumulation control apparatus for photoelectric conversion element and visual axis detection apparatus using the element |
| JP2738899B2 (ja) * | 1993-03-19 | 1998-04-08 | 浜松ホトニクス株式会社 | 固体撮像装置 |
| EP0627847B1 (en) * | 1993-05-28 | 2001-04-11 | Canon Kabushiki Kaisha | Photoelectric conversion device |
| JP3278243B2 (ja) * | 1993-06-18 | 2002-04-30 | キヤノン株式会社 | 光電変換装置 |
| JPH0843716A (ja) | 1994-07-28 | 1996-02-16 | Canon Inc | 光電変換素子の蓄積制御装置、焦点検出装置、及びカメラ |
| US5670712A (en) * | 1994-08-15 | 1997-09-23 | The Regents Of The University Of California | Method and apparatus for magnetic force control of a scanning probe |
| JPH09129864A (ja) | 1995-10-30 | 1997-05-16 | Canon Inc | 半導体装置及びそれを用いた半導体回路、相関演算装置、信号処理システム |
| US6175383B1 (en) * | 1996-11-07 | 2001-01-16 | California Institute Of Technology | Method and apparatus of high dynamic range image sensor with individual pixel reset |
| US6587145B1 (en) * | 1998-08-20 | 2003-07-01 | Syscan Technology (Shenzhen) Co., Ltd. | Image sensors generating digital signals from light integration processes |
| US6590610B2 (en) * | 2001-12-10 | 2003-07-08 | Motorola, Inc. | Digital double sampling in time integrating pixel sensors |
| JP4624082B2 (ja) * | 2004-11-18 | 2011-02-02 | Ｈｏｙａ株式会社 | 焦点検出装置 |
| JP2007173926A (ja) * | 2005-12-19 | 2007-07-05 | Seiko Instruments Inc | イメージセンサ |
| US8716643B2 (en) * | 2010-09-06 | 2014-05-06 | King Abdulaziz City Science And Technology | Single photon counting image sensor and method |
| US9052497B2 (en) | 2011-03-10 | 2015-06-09 | King Abdulaziz City For Science And Technology | Computing imaging data using intensity correlation interferometry |
| US9099214B2 (en) | 2011-04-19 | 2015-08-04 | King Abdulaziz City For Science And Technology | Controlling microparticles through a light field having controllable intensity and periodicity of maxima thereof |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4479062A (en) * | 1981-02-06 | 1984-10-23 | Asahi Kogaku Kogyo Kabushiki Kaisha | Photo-electric conversion device with accumulation time control |
| JPS6074878A (ja) * | 1983-09-30 | 1985-04-27 | Canon Inc | 光電変換器の蓄積時間補正装置 |
| JPS61167916A (ja) * | 1985-01-21 | 1986-07-29 | Minolta Camera Co Ltd | 焦点検出装置 |
| US5121230A (en) * | 1987-01-19 | 1992-06-09 | Canon Kabushiki Kaisha | Image reading apparatus having adjusting circuits for matching the level of and compensating for fluctuation among a plurality of sensing elements |
| JPH01222583A (ja) * | 1988-03-02 | 1989-09-05 | Canon Inc | 光電変換装置並びに該装置の蓄積動作を制御する蓄積制御装置 |
| JPH0612879B2 (ja) * | 1988-03-08 | 1994-02-16 | ヤマハ株式会社 | 並列比較型アナログ・ディジタル変換器 |
| JPH01305672A (ja) * | 1988-06-02 | 1989-12-08 | Nec Corp | 電荷結合素子の信号処理装置 |
| JP2548809B2 (ja) * | 1989-11-22 | 1996-10-30 | キヤノン株式会社 | 光電変換装置 |
| JP3372555B2 (ja) * | 1991-06-21 | 2003-02-04 | キヤノン株式会社 | 光電変換装置 |
-
1991
- 1991-06-21 JP JP14914791A patent/JP3372555B2/ja not_active Expired - Fee Related
-
1992
- 1992-06-19 EP EP92305664A patent/EP0522732B1/en not_active Expired - Lifetime
- 1992-06-19 DE DE69223286T patent/DE69223286T2/de not_active Expired - Lifetime
- 1992-06-19 US US07/901,170 patent/US5272328A/en not_active Expired - Lifetime
-
1993
- 1993-08-31 US US08/114,066 patent/US5468954A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5468954A (en) | 1995-11-21 |
| EP0522732A3 (en) | 1993-07-14 |
| EP0522732B1 (en) | 1997-11-26 |
| EP0522732A2 (en) | 1993-01-13 |
| JPH04372288A (ja) | 1992-12-25 |
| DE69223286T2 (de) | 1998-04-02 |
| US5272328A (en) | 1993-12-21 |
| DE69223286D1 (de) | 1998-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3372555B2 (ja) | 光電変換装置 | |
| US7532243B2 (en) | Amplifying solid-state imaging device, and method for driving the same | |
| US4967067A (en) | Signal read-out circuit which lowers diffusion capacitance by limiting emitting current with resistive elements | |
| US8159573B2 (en) | Photoelectric conversion device and imaging system | |
| JP2000032350A (ja) | 画素毎のａ／ｄ変換器を備えるｃｍｏｓ撮像装置 | |
| US9549138B2 (en) | Imaging device, imaging system, and driving method of imaging device using comparator in analog-to-digital converter | |
| DE69121262T2 (de) | Photoelektrischer Umwandler | |
| EP1149487B1 (en) | Solid-state image pickup device, method of driving the same and camera system | |
| EP0630152B1 (en) | Photo-electric converter | |
| US4626916A (en) | Solid state image pickup device | |
| US6917029B2 (en) | Four-component pixel structure leading to improved image quality | |
| JP2548809B2 (ja) | 光電変換装置 | |
| US4829485A (en) | Method of reading signals in a charge-storage line sensor in which each storage device is sequentially read and then reset during a subsequent dead time interval | |
| EP1176813A2 (en) | Image sensor | |
| US6700611B1 (en) | Amplifying solid-state imaging device, and method for driving the same | |
| JP3444906B2 (ja) | 光電変換装置 | |
| JP2719058B2 (ja) | 固体撮像装置 | |
| JP2017011346A (ja) | 撮像装置及び撮像システム | |
| US6798452B1 (en) | Amplifying solid-state imaging device, method for driving the same and physical quantity distribution sensing semiconductor device | |
| US12120440B2 (en) | Image sensor | |
| JP2542413B2 (ja) | 光電変換装置 | |
| US6677997B1 (en) | Amplifying solid-state imaging device, and method for driving the same | |
| JPH07298145A (ja) | 光電変換装置 | |
| JPH08289204A (ja) | 固体撮像装置 | |
| JPH02171088A (ja) | 固体撮像素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021022 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091122 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |