JP3346334B2 - 半導体集積回路の製造方法 - Google Patents
半導体集積回路の製造方法Info
- Publication number
- JP3346334B2 JP3346334B2 JP11587799A JP11587799A JP3346334B2 JP 3346334 B2 JP3346334 B2 JP 3346334B2 JP 11587799 A JP11587799 A JP 11587799A JP 11587799 A JP11587799 A JP 11587799A JP 3346334 B2 JP3346334 B2 JP 3346334B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- clamp
- layer
- signal
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体集積回路に関
し、特に電源（ＶＤＤ）配線及び接地（ＧＮＤ）配線に
接続する回路素子をＶＤＤ、ＧＮＤ電位にクランプする
ためのクランプ配線を備える半導体集積回路の製造方法
に関するものである。
し、特に電源（ＶＤＤ）配線及び接地（ＧＮＤ）配線に
接続する回路素子をＶＤＤ、ＧＮＤ電位にクランプする
ためのクランプ配線を備える半導体集積回路の製造方法
に関するものである。
【０００２】
【従来の技術】半導体集積回路では、半導体基板に形成
される複数の素子に対してＶＤＤ、ＧＮＤの各配線を電
気接続し、当該素子をＶＤＤ、ＧＮＤの各電位にクラン
プしている。このような電位クランプを実現するため
に、前記素子とＶＤＤ、ＧＮＤとを電気配線接続するク
ランプ配線を形成している。図３はその一例を示す図で
あり、半導体集積回路の半導体基板２０１には素子とし
ての機能ブロック２０２が形成され、さらにＶＤＤ配線
２０３、ＧＮＤ配線２０４が形成されている。そして、
前記機能ブロック２０２に対してＶＤＤ電位を供給する
ためのクランプ配線２０５として、ここでは前記ＶＤＤ
配線２０３に直接的に接続されるクランプセル２０６を
形成しておき、このクランプセル２０６の内部配線２０
７に対して前記クランプ配線２０５を接続し、このクラ
ンプ配線２０５によって前記機能ブロック２０２をＶＤ
Ｄ配線２０３に接続している。このように、ＶＤＤやＧ
ＮＤのクランプ配線２０５を形成する場合、従来では、
クランプセル２０６を利用しているが、これは、前記ク
ランプ配線２０４を半導体集積回路における図外の信号
配線と同時にレイアウト設計しているためである。
される複数の素子に対してＶＤＤ、ＧＮＤの各配線を電
気接続し、当該素子をＶＤＤ、ＧＮＤの各電位にクラン
プしている。このような電位クランプを実現するため
に、前記素子とＶＤＤ、ＧＮＤとを電気配線接続するク
ランプ配線を形成している。図３はその一例を示す図で
あり、半導体集積回路の半導体基板２０１には素子とし
ての機能ブロック２０２が形成され、さらにＶＤＤ配線
２０３、ＧＮＤ配線２０４が形成されている。そして、
前記機能ブロック２０２に対してＶＤＤ電位を供給する
ためのクランプ配線２０５として、ここでは前記ＶＤＤ
配線２０３に直接的に接続されるクランプセル２０６を
形成しておき、このクランプセル２０６の内部配線２０
７に対して前記クランプ配線２０５を接続し、このクラ
ンプ配線２０５によって前記機能ブロック２０２をＶＤ
Ｄ配線２０３に接続している。このように、ＶＤＤやＧ
ＮＤのクランプ配線２０５を形成する場合、従来では、
クランプセル２０６を利用しているが、これは、前記ク
ランプ配線２０４を半導体集積回路における図外の信号
配線と同時にレイアウト設計しているためである。
【０００３】すなわち、図３に示したクランプ配線２０
５のように、図示の水平方向（Ｘ方向）部分２０８と、
上下方向（Ｙ方向）部分２０９のそれぞれに向けて延長
されるクランプ配線２０４では、Ｘ方向とＹ方向の各部
分２０８，２０９をそれぞれ異なる配線層として形成し
ている。例えば、この場合には、Ｘ方向の部分２０８を
１層配線で、Ｙ方向の部分２０９を２層配線で形成して
いる。このようにすれば、前記機能ブロック２０２、ク
ランプセル２０６に対してそれぞれ１層配線２０８をコ
ンタクト２１０，２１１で接続し、さらに前記１層配線
２０８にコンタクト２１２で接続する２層配線２０９を
形成すれば目的とするクランプ配線２０５を容易に形成
することが可能となる。この場合、図４に示すように、
クランプセル（２０６）を用いずに、クランプ配線２０
５を構成するＹ方向の２層配線２０９の一部を直接ＶＤ
Ｄ配線２０３に接続しようとすると、２層配線２０９に
は１層配線２０８と接続するためのコンタクト２１２と
は深さが異なるコンタクト２１３を新たに設ける必要が
あり、前記コンタクト２１２の他にこのようなＶＤＤ配
線用のコンタクト２１３を設けることは、半導体集積回
路の製造工程が複雑化し、製造が困難なものとなる。
５のように、図示の水平方向（Ｘ方向）部分２０８と、
上下方向（Ｙ方向）部分２０９のそれぞれに向けて延長
されるクランプ配線２０４では、Ｘ方向とＹ方向の各部
分２０８，２０９をそれぞれ異なる配線層として形成し
ている。例えば、この場合には、Ｘ方向の部分２０８を
１層配線で、Ｙ方向の部分２０９を２層配線で形成して
いる。このようにすれば、前記機能ブロック２０２、ク
ランプセル２０６に対してそれぞれ１層配線２０８をコ
ンタクト２１０，２１１で接続し、さらに前記１層配線
２０８にコンタクト２１２で接続する２層配線２０９を
形成すれば目的とするクランプ配線２０５を容易に形成
することが可能となる。この場合、図４に示すように、
クランプセル（２０６）を用いずに、クランプ配線２０
５を構成するＹ方向の２層配線２０９の一部を直接ＶＤ
Ｄ配線２０３に接続しようとすると、２層配線２０９に
は１層配線２０８と接続するためのコンタクト２１２と
は深さが異なるコンタクト２１３を新たに設ける必要が
あり、前記コンタクト２１２の他にこのようなＶＤＤ配
線用のコンタクト２１３を設けることは、半導体集積回
路の製造工程が複雑化し、製造が困難なものとなる。
【０００４】
【発明が解決しようとする課題】このように従来のクラ
ンプ配線では、そのレイアウト設計においては、半導体
集積回路における信号配線と同時に形成される１層配線
と２層配線を利用しており、しかもクランプセルを利用
して配線を形成することが行われている。そのため、素
子とクランプセルとが離れている場合には、クランプ配
線の長さが長くなり、クランプ配線が半導体集積回路上
で占める面積が大きくなって他の信号配線の配設スペー
スが制限され、他の信号配線の設計の自由度が低下され
る。また、他の信号線の配線リソースがクランプ配線に
よって消費されるため、信号配線の配線性を悪化させ、
半導体集積回路の集積度が低下される。さらに、クラン
プ配線と他の信号配線とを同時に形成しているため、ク
ランプ配線の配置に制限を受けすることになり、優先的
にクランプ配線を形成することができないこともある。
ンプ配線では、そのレイアウト設計においては、半導体
集積回路における信号配線と同時に形成される１層配線
と２層配線を利用しており、しかもクランプセルを利用
して配線を形成することが行われている。そのため、素
子とクランプセルとが離れている場合には、クランプ配
線の長さが長くなり、クランプ配線が半導体集積回路上
で占める面積が大きくなって他の信号配線の配設スペー
スが制限され、他の信号配線の設計の自由度が低下され
る。また、他の信号線の配線リソースがクランプ配線に
よって消費されるため、信号配線の配線性を悪化させ、
半導体集積回路の集積度が低下される。さらに、クラン
プ配線と他の信号配線とを同時に形成しているため、ク
ランプ配線の配置に制限を受けすることになり、優先的
にクランプ配線を形成することができないこともある。
【０００５】本発明の目的は、クランプ配線を優先配置
するとともに、他の信号配線の配線リソースを消費する
ことがなく、信号配線の配線性を改善し、かつ集積度を
向上することが可能な半導体集積回路の製造方法を提供
することにある。
するとともに、他の信号配線の配線リソースを消費する
ことがなく、信号配線の配線性を改善し、かつ集積度を
向上することが可能な半導体集積回路の製造方法を提供
することにある。
【０００６】
【課題を解決するための手段】本発明の製造方法は、半
導体基板に形成された素子に接続される１層配線の一部
を電源配線に接続するクランプ配線として構成し、前記
１層配線の他の部分を信号配線として構成する半導体集
積回路の製造に際し、半導体基板に素子を配置する工程
と、前記半導体基板上に電源配線を配置する工程と、前
記素子と前記電源配線を接続するクランプ配線を構成す
る１層配線の一部を他の部分に先立って優先的に配置す
る工程と、しかる後に前記素子に接続する信号配線を前
記クランプ配線と干渉しない領域に前記１層配線の他の
部分を配置する工程と、前記１層配線で構成される信号
配線に接続されて前記信号配線を形成する２層配線を配
置する工程とを含んでいる。
導体基板に形成された素子に接続される１層配線の一部
を電源配線に接続するクランプ配線として構成し、前記
１層配線の他の部分を信号配線として構成する半導体集
積回路の製造に際し、半導体基板に素子を配置する工程
と、前記半導体基板上に電源配線を配置する工程と、前
記素子と前記電源配線を接続するクランプ配線を構成す
る１層配線の一部を他の部分に先立って優先的に配置す
る工程と、しかる後に前記素子に接続する信号配線を前
記クランプ配線と干渉しない領域に前記１層配線の他の
部分を配置する工程と、前記１層配線で構成される信号
配線に接続されて前記信号配線を形成する２層配線を配
置する工程とを含んでいる。
【０００７】ここで、１層配線のうち他の部分と２層配
線とで素子に接続される信号配線を形成する。この場
合、１層配線を高融点金属で形成し、２層配線をアルミ
ニウムで形成してもよい。さらに、電源配線は、ＶＤＤ
配線及びＧＮＤ配線の少なくとも一方で構成される。
線とで素子に接続される信号配線を形成する。この場
合、１層配線を高融点金属で形成し、２層配線をアルミ
ニウムで形成してもよい。さらに、電源配線は、ＶＤＤ
配線及びＧＮＤ配線の少なくとも一方で構成される。
【０００８】本発明の半導体集積回路の製造方法では、
クランプ配線を１層配線で形成する際に、他の部分に先
立って優先的に形成し、しかる後に当該１層配線の他の
部分で信号配線を形成するため、クランプ配線を任意の
位置に配置することができ、クランプ配線は素子に近接
した電源配線に対して最短距離で接続を行うことがで
き、クランプ配線による信号配線の配置面積の低減や信
号配線の設計自由度が低下されることがなく、信号配線
の配線性を向上し、集積度を向上することが可能な半導
体装集積回路の製造が可能になる。また、クランプ配線
を１層配線のみで構成することにより、クランプ配線上
に２層配線を延設することも可能となり、集積度をさら
に向上することが可能となり、さらには、２層配線の全
てを信号配線として利用することができ、信号配線の配
線リソースを高め、前記した配線性を更に向上すること
も可能となる。また、クランプ配線を電源配線に直接に
接続する構造を採用した場合でも、クランプ配線と電源
配線を接続するコンタクトは、クランプ配線と素子を接
続するコンタクトと同時に形成することが可能となり、
製造工程の煩雑化、複雑化を生じることもない。
クランプ配線を１層配線で形成する際に、他の部分に先
立って優先的に形成し、しかる後に当該１層配線の他の
部分で信号配線を形成するため、クランプ配線を任意の
位置に配置することができ、クランプ配線は素子に近接
した電源配線に対して最短距離で接続を行うことがで
き、クランプ配線による信号配線の配置面積の低減や信
号配線の設計自由度が低下されることがなく、信号配線
の配線性を向上し、集積度を向上することが可能な半導
体装集積回路の製造が可能になる。また、クランプ配線
を１層配線のみで構成することにより、クランプ配線上
に２層配線を延設することも可能となり、集積度をさら
に向上することが可能となり、さらには、２層配線の全
てを信号配線として利用することができ、信号配線の配
線リソースを高め、前記した配線性を更に向上すること
も可能となる。また、クランプ配線を電源配線に直接に
接続する構造を採用した場合でも、クランプ配線と電源
配線を接続するコンタクトは、クランプ配線と素子を接
続するコンタクトと同時に形成することが可能となり、
製造工程の煩雑化、複雑化を生じることもない。
【０００９】
【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図１は本発明の半導体集積回路の要
部の平面レイアウト図、図２はそのＡＡ線断面図であ
る。半導体基板１０１には素子で構成される機能ブロッ
ク１０２が配置されるとともに、ＶＤＤ配線１０３とＧ
ＮＤ配線１０４がそれぞれＸ方向に延設されている。そ
して、前記機能ブロック１０２の内部配線１０５につな
がるＶＤＤ端子１０６をＶＤＤ電位にクランプするため
のクランプ配線として、前記機能ブロック１０２のＶＤ
Ｄ端子１０６と前記ＶＤＤ配線１０３とを直接に接続す
るＬ字型のクランプ配線１０７を形成している。ここ
で、前記クランプ配線１０７は、同一配線層、ここでは
下層配線層１１１上に形成されたタングステン（Ｗ）か
らなる１層配線で一体に形成されており、Ｘ方向に延長
される部分の一部において前記ＶＤＤ端子１０６にコン
タクト１０８を介して接続され、Ｙ方向に延長される部
分の一部において前記ＶＤＤ配線１０３にコンタクト１
０９を介して接続されている。
参照して説明する。図１は本発明の半導体集積回路の要
部の平面レイアウト図、図２はそのＡＡ線断面図であ
る。半導体基板１０１には素子で構成される機能ブロッ
ク１０２が配置されるとともに、ＶＤＤ配線１０３とＧ
ＮＤ配線１０４がそれぞれＸ方向に延設されている。そ
して、前記機能ブロック１０２の内部配線１０５につな
がるＶＤＤ端子１０６をＶＤＤ電位にクランプするため
のクランプ配線として、前記機能ブロック１０２のＶＤ
Ｄ端子１０６と前記ＶＤＤ配線１０３とを直接に接続す
るＬ字型のクランプ配線１０７を形成している。ここ
で、前記クランプ配線１０７は、同一配線層、ここでは
下層配線層１１１上に形成されたタングステン（Ｗ）か
らなる１層配線で一体に形成されており、Ｘ方向に延長
される部分の一部において前記ＶＤＤ端子１０６にコン
タクト１０８を介して接続され、Ｙ方向に延長される部
分の一部において前記ＶＤＤ配線１０３にコンタクト１
０９を介して接続されている。
【００１０】ここで、前記クランプ配線１０７を構成す
る１層配線は、その一部が信号配線１１０としても利用
されるものであり、前記半導体基板１０１上にＸ方向に
延長される。また、前記１層配線上には層間絶縁膜１１
２を介してアルミニウム（Ａｌ）からなる２層配線が信
号線１１３として形成されており、この信号配線（２層
配線）１１２は前記半導体基板１０１のＹ方向に延長さ
れ、かつその一部において前記１層配線の信号配線１１
０にコンタクト１１４を介して電気接続され、前記２層
配線と前記１層配線とで所要の回路の信号配線１１５が
構築されている。なお、実際に本実施形態の半導体集積
回路を形成する場合には、１層配線の設計時に、クラン
プ配線１０７を優先してレイアウトし、しかる上で前記
クランプ配線１０７と干渉しない位置に信号配線１１０
を構成する１層配線をＸ方向に向けて形成する。
る１層配線は、その一部が信号配線１１０としても利用
されるものであり、前記半導体基板１０１上にＸ方向に
延長される。また、前記１層配線上には層間絶縁膜１１
２を介してアルミニウム（Ａｌ）からなる２層配線が信
号線１１３として形成されており、この信号配線（２層
配線）１１２は前記半導体基板１０１のＹ方向に延長さ
れ、かつその一部において前記１層配線の信号配線１１
０にコンタクト１１４を介して電気接続され、前記２層
配線と前記１層配線とで所要の回路の信号配線１１５が
構築されている。なお、実際に本実施形態の半導体集積
回路を形成する場合には、１層配線の設計時に、クラン
プ配線１０７を優先してレイアウトし、しかる上で前記
クランプ配線１０７と干渉しない位置に信号配線１１０
を構成する１層配線をＸ方向に向けて形成する。
【００１１】このように構成された半導体集積回路で
は、クランプ配線１０７は、その一端においてコンタク
ト１０８により機能ブロック１０２に接続され、他端に
おいてコンタクト１０９によりＶＤＤ配線１０３に接続
され、機能ブロック１０２をＶＤＤ電位にクランプす
る。このため、クランプ配線１０７は機能ブロック１０
２に近接したＶＤＤ配線１０３に対して最短距離で接続
を行うことができ、クランプ配線１０７による信号配線
１１５の配置面積の低減や信号配線１１５の設計自由度
が低下されることがなく、信号配線１１５の配線性を向
上し、集積度を向上することが可能となる。特に、クラ
ンプ配線１０７は１層配線のみで構成されるため、図１
に示したように、クランプ配線１０７上に信号配線１１
３の２層配線を延設することも可能であり、前記した配
線性、集積度をさらに向上することが可能となる。ま
た、これにより２層配線の全てを信号配線として利用す
ることができ、信号配線の配線リソースを高め、前記し
た配線性を更に向上することも可能となる。また、電気
抵抗が１層配線のタングステンよりも低いアルミニウム
で構成される２層配線を信号配線に利用することによ
り、信号配線１１５の全体を低抵抗化し、信号伝送速度
を向上する上でも有利となる。さらに、このように、ク
ランプ配線１０７をＶＤＤ配線１０３に直接に接続する
構造を採用した場合でも、クランプ配線１０７とＶＤＤ
配線１０３を接続するコンタクト１０９は、クランプ配
線１０７と機能ブロック１０２を接続するコンタクト１
０８と同時に形成することが可能であるため、製造工程
の煩雑化、複雑化を生じることもない。
は、クランプ配線１０７は、その一端においてコンタク
ト１０８により機能ブロック１０２に接続され、他端に
おいてコンタクト１０９によりＶＤＤ配線１０３に接続
され、機能ブロック１０２をＶＤＤ電位にクランプす
る。このため、クランプ配線１０７は機能ブロック１０
２に近接したＶＤＤ配線１０３に対して最短距離で接続
を行うことができ、クランプ配線１０７による信号配線
１１５の配置面積の低減や信号配線１１５の設計自由度
が低下されることがなく、信号配線１１５の配線性を向
上し、集積度を向上することが可能となる。特に、クラ
ンプ配線１０７は１層配線のみで構成されるため、図１
に示したように、クランプ配線１０７上に信号配線１１
３の２層配線を延設することも可能であり、前記した配
線性、集積度をさらに向上することが可能となる。ま
た、これにより２層配線の全てを信号配線として利用す
ることができ、信号配線の配線リソースを高め、前記し
た配線性を更に向上することも可能となる。また、電気
抵抗が１層配線のタングステンよりも低いアルミニウム
で構成される２層配線を信号配線に利用することによ
り、信号配線１１５の全体を低抵抗化し、信号伝送速度
を向上する上でも有利となる。さらに、このように、ク
ランプ配線１０７をＶＤＤ配線１０３に直接に接続する
構造を採用した場合でも、クランプ配線１０７とＶＤＤ
配線１０３を接続するコンタクト１０９は、クランプ配
線１０７と機能ブロック１０２を接続するコンタクト１
０８と同時に形成することが可能であるため、製造工程
の煩雑化、複雑化を生じることもない。
【００１２】なお、前記したようにクランプ配線はＶＤ
Ｄ、ＧＮＤの電位をクランプするためのものであること
から、通常の信号配線のように抵抗や配線を十分に考慮
する必要がなく、したがって、電気抵抗がアルミニウム
に比較して大きな１層配線のタングステンのみでクラン
プ配線を形成しても、実際上問題になることはない。
Ｄ、ＧＮＤの電位をクランプするためのものであること
から、通常の信号配線のように抵抗や配線を十分に考慮
する必要がなく、したがって、電気抵抗がアルミニウム
に比較して大きな１層配線のタングステンのみでクラン
プ配線を形成しても、実際上問題になることはない。
【００１３】ここで、前記実施形態では、１層配線をタ
ングステン、２層配線をアルミニウムで構成した例を示
しているが、１層配線と２層配線をそれぞれアルミニウ
ムで構成した半導体集積回路においても本発明を同様に
適用できることは言うまでもない。ただし、前記したよ
うにクランプ配線を１層配線のみで構成し、その分だけ
２層配線を信号配線として利用することが増大できるこ
とからみれば、近年において主流とされている、１層配
線をタングステンあるいは他の高融点金属で構成してい
る半導体集積回路に本発明を適用すれば、それだけ信号
配線の全体の配線抵抗を低減する上で好ましい。
ングステン、２層配線をアルミニウムで構成した例を示
しているが、１層配線と２層配線をそれぞれアルミニウ
ムで構成した半導体集積回路においても本発明を同様に
適用できることは言うまでもない。ただし、前記したよ
うにクランプ配線を１層配線のみで構成し、その分だけ
２層配線を信号配線として利用することが増大できるこ
とからみれば、近年において主流とされている、１層配
線をタングステンあるいは他の高融点金属で構成してい
る半導体集積回路に本発明を適用すれば、それだけ信号
配線の全体の配線抵抗を低減する上で好ましい。
【００１４】また、前記実施形態では、ＶＤＤ配線に対
してクランプ配線を接続した例であるが、ＧＮＤ配線に
対してクランプ配線を接続することも可能であることは
言うまでもない。さらに、前記実施形態では、クランプ
配線を直接ＶＤＤ配線に接続しているが、機能ブロック
とクランプセルが近接配置されている場合には、クラン
プセルに対してクランプ配線を接続することも可能であ
り、このようなクランプ配線を形成しても、信号配線に
与える制約を増大することはない。
してクランプ配線を接続した例であるが、ＧＮＤ配線に
対してクランプ配線を接続することも可能であることは
言うまでもない。さらに、前記実施形態では、クランプ
配線を直接ＶＤＤ配線に接続しているが、機能ブロック
とクランプセルが近接配置されている場合には、クラン
プセルに対してクランプ配線を接続することも可能であ
り、このようなクランプ配線を形成しても、信号配線に
与える制約を増大することはない。
【００１５】
【発明の効果】以上説明したように本発明は、クランプ
配線を１層配線で形成する際に、他の部分に先立って優
先的に形成し、しかる後に当該１層配線の他の部分で信
号配線を形成するため、クランプ配線を任意の位置に配
置することができ、クランプ配線は素子に近接した電源
配線に対して最短距離で接続を行うことができ、クラン
プ配線による信号配線の配置面積の低減や信号配線の設
計自由度が低下されることがなく、信号配線の配線性を
向上し、集積度を向上することが可能となる。また、ク
ランプ配線を１層配線のみで構成することにより、クラ
ンプ配線上に２層配線を延設することも可能となり、集
積度をさらに向上することが可能となり、さらには、２
層配線の全てを信号配線として利用することができ、信
号配線の配線リソースを高め、前記した配線性を更に向
上することも可能となる。また、クランプ配線を電源配
線に直接に接続する構造を採用した場合でも、クランプ
配線と電源配線を接続するコンタクトは、クランプ配線
と素子を接続するコンタクトと同時に形成することが可
能となり、製造工程の煩雑化、複雑化を生じることもな
い。
配線を１層配線で形成する際に、他の部分に先立って優
先的に形成し、しかる後に当該１層配線の他の部分で信
号配線を形成するため、クランプ配線を任意の位置に配
置することができ、クランプ配線は素子に近接した電源
配線に対して最短距離で接続を行うことができ、クラン
プ配線による信号配線の配置面積の低減や信号配線の設
計自由度が低下されることがなく、信号配線の配線性を
向上し、集積度を向上することが可能となる。また、ク
ランプ配線を１層配線のみで構成することにより、クラ
ンプ配線上に２層配線を延設することも可能となり、集
積度をさらに向上することが可能となり、さらには、２
層配線の全てを信号配線として利用することができ、信
号配線の配線リソースを高め、前記した配線性を更に向
上することも可能となる。また、クランプ配線を電源配
線に直接に接続する構造を採用した場合でも、クランプ
配線と電源配線を接続するコンタクトは、クランプ配線
と素子を接続するコンタクトと同時に形成することが可
能となり、製造工程の煩雑化、複雑化を生じることもな
い。
【図１】本発明の実施形態の要部の平面レイアウト図で
ある。
ある。
【図２】図１のＡＡ線断面図である。
【図３】従来のクランプ配線の一例を示す平面レイアウ
ト図である。
ト図である。
【図４】従来のクランプ配線の他の例を示す平面レイア
ウト図である。
ウト図である。
１０１ 半導体基板 １０２ 機能ブロック（回路素子） １０３ ＶＤＤ配線 １０４ ＧＮＤ配線 １０６ ＶＤＤ端子 １０７ クランプ配線 １０８，１０９ コンタクト １１０ 信号配線（１層配線） １１１，１１２ 絶縁膜 １１３ 信号配線（２層配線） １１４ コンタクト １１５ 信号配線（全体）
フロントページの続き (56)参考文献 特開 平６−326192（ＪＰ，Ａ) 特開 平６−112448（ＪＰ，Ａ) 特開 平４−269851（ＪＰ，Ａ) 特開 平７−22512（ＪＰ，Ａ) 特開 昭60−25250（ＪＰ，Ａ) 特開 平２−199850（ＪＰ，Ａ) 特開 平７−249630（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/822 H01L 21/82 H01L 27/04
Claims (3)
- 【請求項１】 半導体基板に形成された素子に接続され
る１層配線の一部を電源配線に接続するクランプ配線と
して構成し、前記１層配線の他の部分を信号配線として
構成する半導体集積回路の製造に際し、前記半導体基板
に素子を配置する工程と、前記半導体基板上に電源配線
を配置する工程と、前記素子と前記電源配線を接続する
クランプ配線を構成する１層配線の一部を他の部分に先
立って優先的に配置する工程と、しかる後に前記素子に
接続する信号配線を前記クランプ配線と干渉しない領域
に前記１層配線の他の部分を配置する工程と、前記１層
配線で構成される信号配線に接続されて前記信号配線を
形成する２層配線を配置する工程とを含むことを特徴と
する半導体集積回路の製造方法。 - 【請求項２】 前記１層配線を高融点金属で形成し、前
記２層配線をアルミニウムで形成することを特徴とする
請求項１に記載の半導体集積回路の製造方法。 - 【請求項３】 前記電源配線は、ＶＤＤ配線及びＧＮＤ
配線の少なくとも一方であることを特徴とする請求項１
または２に記載の半導体集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11587799A JP3346334B2 (ja) | 1999-04-23 | 1999-04-23 | 半導体集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11587799A JP3346334B2 (ja) | 1999-04-23 | 1999-04-23 | 半導体集積回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000307066A JP2000307066A (ja) | 2000-11-02 |
| JP3346334B2 true JP3346334B2 (ja) | 2002-11-18 |
Family
ID=14673388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11587799A Expired - Fee Related JP3346334B2 (ja) | 1999-04-23 | 1999-04-23 | 半導体集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3346334B2 (ja) |
-
1999
- 1999-04-23 JP JP11587799A patent/JP3346334B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000307066A (ja) | 2000-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5027188A (en) | Semiconductor integrated circuit device in which a semiconductor chip is mounted with solder bumps for mounting to a wiring substrate | |
| CN1822366B (zh) | 半导体器件 | |
| US5220199A (en) | Semiconductor integrated circuit device in which a semiconductor chip is mounted with solder bumps for mounting to a wiring substrate | |
| JP5342154B2 (ja) | 半導体装置の製造方法 | |
| US7701063B2 (en) | Semiconductor device | |
| JP4449824B2 (ja) | 半導体装置およびその実装構造 | |
| TW201639113A (zh) | 半導體裝置 | |
| US8039946B2 (en) | Chip package structure and fabricating method thereof | |
| JP2001351983A (ja) | 半導体装置及びその製造方法 | |
| JP3346334B2 (ja) | 半導体集積回路の製造方法 | |
| JP4579621B2 (ja) | 半導体装置 | |
| JP3696706B2 (ja) | 半導体装置の電源線構造 | |
| US20080128875A1 (en) | Integrated circuit with on-chip memory and method for fabricating the same | |
| US8044518B2 (en) | Junction member comprising junction pads arranged in matrix and multichip package using same | |
| JP3378811B2 (ja) | 半導体集積回路装置 | |
| JPH06216526A (ja) | 薄膜多層配線基板 | |
| US20230187289A1 (en) | Semiconductor device and method of forming the same | |
| JP3636523B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| KR101035594B1 (ko) | 콘택홀 간을 연결하는 연결부와 비아홀 간을 연결하는연결부가 서로 수직하게 배치된 반도체 집적 소자 | |
| JP3408165B2 (ja) | 半導体集積回路装置 | |
| JP3408164B2 (ja) | 半導体集積回路装置 | |
| JPH03169073A (ja) | 半導体集積回路装置 | |
| JP2001035853A (ja) | 半導体装置およびその製造方法 | |
| KR100728945B1 (ko) | 금속라인의 형성방법 | |
| JPH07153756A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100906 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100906 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100906 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110906 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120906 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120906 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130906 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |