JP3200497B2 - 電気的に情報の書込および消去が可能な半導体記憶装置およびその製造方法 - Google Patents
電気的に情報の書込および消去が可能な半導体記憶装置およびその製造方法Info
- Publication number
- JP3200497B2 JP3200497B2 JP09785293A JP9785293A JP3200497B2 JP 3200497 B2 JP3200497 B2 JP 3200497B2 JP 09785293 A JP09785293 A JP 09785293A JP 9785293 A JP9785293 A JP 9785293A JP 3200497 B2 JP3200497 B2 JP 3200497B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- forming
- drain
- source
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 106
- 239000004065 semiconductor Substances 0.000 title claims description 81
- 239000012535 impurity Substances 0.000 claims description 161
- 238000003860 storage Methods 0.000 claims description 101
- 239000000758 substrate Substances 0.000 claims description 63
- 238000000034 method Methods 0.000 claims description 14
- 239000004020 conductor Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 237
- 238000009792 diffusion process Methods 0.000 description 179
- 230000005641 tunneling Effects 0.000 description 82
- 230000005684 electric field Effects 0.000 description 45
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 44
- 229920005591 polysilicon Polymers 0.000 description 42
- 239000011229 interlayer Substances 0.000 description 39
- 238000010586 diagram Methods 0.000 description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 28
- 229910052710 silicon Inorganic materials 0.000 description 28
- 239000010703 silicon Substances 0.000 description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 15
- 239000002131 composite material Substances 0.000 description 15
- 229910052785 arsenic Inorganic materials 0.000 description 14
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 14
- 229910052814 silicon oxide Inorganic materials 0.000 description 14
- 229910001069 Ti alloy Inorganic materials 0.000 description 11
- 229910000838 Al alloy Inorganic materials 0.000 description 10
- 230000000694 effects Effects 0.000 description 10
- 239000011159 matrix material Substances 0.000 description 10
- 230000006866 deterioration Effects 0.000 description 9
- 150000004767 nitrides Chemical class 0.000 description 9
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 8
- 230000002542 deteriorative effect Effects 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 239000005380 borophosphosilicate glass Substances 0.000 description 5
- 238000006731 degradation reaction Methods 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 241000406668 Loxodonta cyclotis Species 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0411—Manufacture or treatment of FETs having insulated gates [IGFET] of FETs having floating gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/68—Floating-gate IGFETs
- H10D30/681—Floating-gate IGFETs having only two programming levels
- H10D30/683—Floating-gate IGFETs having only two programming levels programmed by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/68—Floating-gate IGFETs
- H10D30/6891—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Read Only Memory (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、電気的に情報の書込
および消去が可能な半導体記憶装置およびその製造方法
に関し、特に、データの消去時に発生するエンデュラン
ス特性の劣化の防止とデータの書込時に発生するドレイ
ンディスターブ現象の防止に関するものである。
および消去が可能な半導体記憶装置およびその製造方法
に関し、特に、データの消去時に発生するエンデュラン
ス特性の劣化の防止とデータの書込時に発生するドレイ
ンディスターブ現象の防止に関するものである。
【０００２】
【従来の技術】従来、不揮発性半導体記憶装置の１つと
して、データを自由にプログラムすることができしかも
電気的に情報の書込および消去が可能なＥＥＰＲＯＭ
（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ ａｎ
ｄ ＰｒｏｇｒａｍｍａｂｌｅＲｅａｄ Ｏｎｌｙ Ｍ
ｅｍｏｒｙ）が知られている。このＥＥＰＲＯＭは、書
込および消去ともに電気的に行なえるという利点はある
が、メモリセルに２つのトランジスタを必要とするた
め、高集積化が困難であるという不都合があった。そこ
で、従来、メモリセルが１つのトランジスタで構成さ
れ、書込まれた情報電荷を電気的に一括消去することが
可能なフラッシュＥＥＰＲＯＭが提案されている。これ
らは、たとえば、米国特許第４，８６８，６１９号など
に開示されている。
して、データを自由にプログラムすることができしかも
電気的に情報の書込および消去が可能なＥＥＰＲＯＭ
（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ ａｎ
ｄ ＰｒｏｇｒａｍｍａｂｌｅＲｅａｄ Ｏｎｌｙ Ｍ
ｅｍｏｒｙ）が知られている。このＥＥＰＲＯＭは、書
込および消去ともに電気的に行なえるという利点はある
が、メモリセルに２つのトランジスタを必要とするた
め、高集積化が困難であるという不都合があった。そこ
で、従来、メモリセルが１つのトランジスタで構成さ
れ、書込まれた情報電荷を電気的に一括消去することが
可能なフラッシュＥＥＰＲＯＭが提案されている。これ
らは、たとえば、米国特許第４，８６８，６１９号など
に開示されている。
【０００３】図５７は、従来のフラッシュＥＥＰＲＯＭ
の一般的な構成を示すブロック図である。図５７を参照
して、このフラッシュＥＥＰＲＯＭは、行列状に配置さ
れたメモリセルマトリックス１００と、Ｘアドレスデコ
ーダ２００と、Ｙゲートセンスアンプ３００と、Ｙアド
レスデコーダ４００と、アドレスバッファ５００と、入
出力バッファ６００と、コントロールロジック７００と
を備えている。
の一般的な構成を示すブロック図である。図５７を参照
して、このフラッシュＥＥＰＲＯＭは、行列状に配置さ
れたメモリセルマトリックス１００と、Ｘアドレスデコ
ーダ２００と、Ｙゲートセンスアンプ３００と、Ｙアド
レスデコーダ４００と、アドレスバッファ５００と、入
出力バッファ６００と、コントロールロジック７００と
を備えている。
【０００４】メモリセルマトリックス１００は、内部に
行列状に配置された複数個のメモリトランジスタを含ん
でいる。メモリセルマトリックス１００の行および列を
選択するために、Ｘアドレスデコーダ２００とＹゲート
センスアンプ３００とが接続されている。Ｙゲートセン
スアンプ３００には、列の選択情報を与えるＹアドレス
デコーダ４００が接続されている。Ｘアドレスデコーダ
２００とＹアドレスデコーダ４００には、それぞれアド
レス情報が一時格納されるアドレスバッファ５００が接
続されている。
行列状に配置された複数個のメモリトランジスタを含ん
でいる。メモリセルマトリックス１００の行および列を
選択するために、Ｘアドレスデコーダ２００とＹゲート
センスアンプ３００とが接続されている。Ｙゲートセン
スアンプ３００には、列の選択情報を与えるＹアドレス
デコーダ４００が接続されている。Ｘアドレスデコーダ
２００とＹアドレスデコーダ４００には、それぞれアド
レス情報が一時格納されるアドレスバッファ５００が接
続されている。
【０００５】Ｙゲートセンスアンプ３００には、入出力
データを一時格納するための入出力バッファ６００が接
続されている。アドレスバッファ５００と入出力バッフ
ァ６００には、フラッシュＥＥＰＲＯＭの動作を制御す
るためのコントロールロジック７００が接続されてい
る。コントロールロジック７００は、チップイネーブル
信号（／ＣＥ）、アウトプットイネーブル信号（／Ｏ
Ｅ）およびプログラム信号（／ＰＧＭ）に基づいた制御
を行なう。
データを一時格納するための入出力バッファ６００が接
続されている。アドレスバッファ５００と入出力バッフ
ァ６００には、フラッシュＥＥＰＲＯＭの動作を制御す
るためのコントロールロジック７００が接続されてい
る。コントロールロジック７００は、チップイネーブル
信号（／ＣＥ）、アウトプットイネーブル信号（／Ｏ
Ｅ）およびプログラム信号（／ＰＧＭ）に基づいた制御
を行なう。
【０００６】図５８は、図５７に示したメモリセルマト
リックス１００の概略構成を示す等価回路図である。図
５８を参照して、メモリセルマトリックス１００内で
は、行方向に延びる複数本のワード線ＷＬ1 、ＷＬ2 、
…、ＷＬi と、列方向に延びる複数本のビット線Ｂ
Ｌ1 、ＢＬ2 、…、ＢＬi とが互いに直交するように配
置されている。各ワード線と各ビット線との交点には、
それぞれフローティングゲート電極を有するメモリトラ
ンジスタＱ11、Ｑ12、…、Ｑiiが配設されている。各メ
モリトランジスタのドレインは、各ビット線に接続され
ている。メモリトランジスタのコントロールゲート電極
は、各ワード線に接続されている。メモリトランジスタ
のソースは、各ソース線ＳＬ1 、ＳＬ2 、…に接続され
ている。ソース線ＳＬ1 、ＳＬ2 、…、ＳＬi は、両側
に配置されたソース線Ｓ1 、Ｓ2 に接続されている。
リックス１００の概略構成を示す等価回路図である。図
５８を参照して、メモリセルマトリックス１００内で
は、行方向に延びる複数本のワード線ＷＬ1 、ＷＬ2 、
…、ＷＬi と、列方向に延びる複数本のビット線Ｂ
Ｌ1 、ＢＬ2 、…、ＢＬi とが互いに直交するように配
置されている。各ワード線と各ビット線との交点には、
それぞれフローティングゲート電極を有するメモリトラ
ンジスタＱ11、Ｑ12、…、Ｑiiが配設されている。各メ
モリトランジスタのドレインは、各ビット線に接続され
ている。メモリトランジスタのコントロールゲート電極
は、各ワード線に接続されている。メモリトランジスタ
のソースは、各ソース線ＳＬ1 、ＳＬ2 、…に接続され
ている。ソース線ＳＬ1 、ＳＬ2 、…、ＳＬi は、両側
に配置されたソース線Ｓ1 、Ｓ2 に接続されている。
【０００７】図５９は、従来のスタックゲート型（積層
ゲート型）のフラッシュＥＥＰＲＯＭを示した平面概略
図である。図６０は、図５９に示したＡ−Ａ線に沿って
見た断面図である。図５９および図６０を参照して、従
来のフラッシュＥＥＰＲＯＭの構造について説明する。
ゲート型）のフラッシュＥＥＰＲＯＭを示した平面概略
図である。図６０は、図５９に示したＡ−Ａ線に沿って
見た断面図である。図５９および図６０を参照して、従
来のフラッシュＥＥＰＲＯＭの構造について説明する。
【０００８】まず、図５９を参照して、コントロールゲ
ート電極１３７は、相互に接続されて横方向（行方向）
に延びるようにワード線として形成されている。ビット
線１３９は、ワード線１３７と直交するように配置され
ている。そして、ビット線１３９は縦方向（列方向）に
並ぶドレイン拡散領域１３２を相互に接続している。す
なわち、ビット線１３９は、ドレインコンタクト１４０
によって各ドレイン拡散領域１３２に電気的に接続され
ている。図６０を参照して、ビット線１３９は、スムー
スコート膜１４１の上に延びるように形成されている。
図５９を参照して、ソース拡散領域１３３は、ワード線
１３７が延びる方向に沿って延在し、ワード線１３７と
素子分離酸化膜１３０とに囲まれた領域に形成されてい
る。各ドレイン拡散領域１３２は、ワード線１３７と素
子分離酸化膜１３０とによって囲まれた領域に形成され
ている。
ート電極１３７は、相互に接続されて横方向（行方向）
に延びるようにワード線として形成されている。ビット
線１３９は、ワード線１３７と直交するように配置され
ている。そして、ビット線１３９は縦方向（列方向）に
並ぶドレイン拡散領域１３２を相互に接続している。す
なわち、ビット線１３９は、ドレインコンタクト１４０
によって各ドレイン拡散領域１３２に電気的に接続され
ている。図６０を参照して、ビット線１３９は、スムー
スコート膜１４１の上に延びるように形成されている。
図５９を参照して、ソース拡散領域１３３は、ワード線
１３７が延びる方向に沿って延在し、ワード線１３７と
素子分離酸化膜１３０とに囲まれた領域に形成されてい
る。各ドレイン拡散領域１３２は、ワード線１３７と素
子分離酸化膜１３０とによって囲まれた領域に形成され
ている。
【０００９】次に、図６０を参照して、Ｐ型シリコン基
板１３１の主表面には、ドレイン拡散領域１３２とソー
ス拡散領域１３３とが所定の間隔を隔ててチャネル領域
を挟むように形成されている。そしてそのチャネル領域
上には膜厚１００Å程度の薄い酸化膜１３４を介してフ
ローティングゲート電極１３５が形成されている。フロ
ーティングゲート電極１３５から電気的に分離するよう
に、フローティングゲート電極１３５上に層間絶縁膜１
３６を介してコントロールゲート電極１３７が形成され
ている。フローティングゲート電極１３５とコントロー
ルゲート電極１３７は、多結晶シリコン層によって形成
されている。熱酸化膜１３８は、Ｐ型シリコン基板１３
１や多結晶シリコン層からなるフローティングゲート電
極１３５およびコントロールゲート電極１３７の表面を
熱酸化することによって形成されている。フローティン
グゲート電極１３５およびコントロールゲート電極１３
７を覆うように酸化膜などからなるスムースコート膜１
４１が形成されている。
板１３１の主表面には、ドレイン拡散領域１３２とソー
ス拡散領域１３３とが所定の間隔を隔ててチャネル領域
を挟むように形成されている。そしてそのチャネル領域
上には膜厚１００Å程度の薄い酸化膜１３４を介してフ
ローティングゲート電極１３５が形成されている。フロ
ーティングゲート電極１３５から電気的に分離するよう
に、フローティングゲート電極１３５上に層間絶縁膜１
３６を介してコントロールゲート電極１３７が形成され
ている。フローティングゲート電極１３５とコントロー
ルゲート電極１３７は、多結晶シリコン層によって形成
されている。熱酸化膜１３８は、Ｐ型シリコン基板１３
１や多結晶シリコン層からなるフローティングゲート電
極１３５およびコントロールゲート電極１３７の表面を
熱酸化することによって形成されている。フローティン
グゲート電極１３５およびコントロールゲート電極１３
７を覆うように酸化膜などからなるスムースコート膜１
４１が形成されている。
【００１０】次に、図６０を参照して、フラッシュＥＥ
ＰＲＯＭの動作について説明する。まず、書込動作にお
いては、ドレイン拡散領域１３２に６〜８Ｖ程度の電圧
Ｖ D1、コントロールゲート電極１３７に１０〜１５Ｖ程
度の電圧ＶG1が印加される。この電圧ＶD1、ＶG1の印加
によって、ドレイン拡散領域１３２と酸化膜１３４の近
傍でアバランシェ降伏現象が発生する。このアバランシ
ェ降伏現象によって高いエネルギーを有する電子が発生
する。この電子の一部は、コントロールゲート電極１３
７に印加された電圧ＶG1による電界によって、フローテ
ィングゲート電極１３５に引き寄せられて注入される。
このようにして、フローティングゲート電極１３５に電
子の蓄積が行なわれると、コントロールゲートトランジ
スタのしきい値電圧ＶTHが高くなる。このしきい値電圧
ＶTHが所定の値よりも高くなった状態が書込まれた状態
であり、“０”の状態と呼ばれる。
ＰＲＯＭの動作について説明する。まず、書込動作にお
いては、ドレイン拡散領域１３２に６〜８Ｖ程度の電圧
Ｖ D1、コントロールゲート電極１３７に１０〜１５Ｖ程
度の電圧ＶG1が印加される。この電圧ＶD1、ＶG1の印加
によって、ドレイン拡散領域１３２と酸化膜１３４の近
傍でアバランシェ降伏現象が発生する。このアバランシ
ェ降伏現象によって高いエネルギーを有する電子が発生
する。この電子の一部は、コントロールゲート電極１３
７に印加された電圧ＶG1による電界によって、フローテ
ィングゲート電極１３５に引き寄せられて注入される。
このようにして、フローティングゲート電極１３５に電
子の蓄積が行なわれると、コントロールゲートトランジ
スタのしきい値電圧ＶTHが高くなる。このしきい値電圧
ＶTHが所定の値よりも高くなった状態が書込まれた状態
であり、“０”の状態と呼ばれる。
【００１１】次に、消去動作においては、ソース拡散領
域１３３に１０〜１２Ｖ程度の電圧ＶS が印加され、コ
ントロールゲート電極１３７は接地電位、ドレイン拡散
領域１３３はフローティング状態に保持される。ソース
拡散領域１３３に印加された電圧ＶS による電界によっ
て、フローティングゲート電極１３５の中の電子は薄い
酸化膜１３４をＦ−Ｎ（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉ
ｍ）トンネル現象によって通過する。このようにして、
フローティングゲート電極１３５中の電子が引き抜かれ
ることにより、コントロールゲートトランジスタのしき
い値電圧ＶTHが低くなる。このしきい値電圧ＶTHが所定
の値よりも低くなった状態が消去された状態であり、
“１”の状態と呼ばれる。ここで、各メモリトランジス
タのソースは、図５９に示したように相互に接続されて
いるので、この消去動作によってすべてのメモリセルの
一括消去が行なわれる。
域１３３に１０〜１２Ｖ程度の電圧ＶS が印加され、コ
ントロールゲート電極１３７は接地電位、ドレイン拡散
領域１３３はフローティング状態に保持される。ソース
拡散領域１３３に印加された電圧ＶS による電界によっ
て、フローティングゲート電極１３５の中の電子は薄い
酸化膜１３４をＦ−Ｎ（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉ
ｍ）トンネル現象によって通過する。このようにして、
フローティングゲート電極１３５中の電子が引き抜かれ
ることにより、コントロールゲートトランジスタのしき
い値電圧ＶTHが低くなる。このしきい値電圧ＶTHが所定
の値よりも低くなった状態が消去された状態であり、
“１”の状態と呼ばれる。ここで、各メモリトランジス
タのソースは、図５９に示したように相互に接続されて
いるので、この消去動作によってすべてのメモリセルの
一括消去が行なわれる。
【００１２】さらに、読出動作においては、コントロー
ルゲート電極１３７に５Ｖ程度の電圧ＶG2、ドレイン拡
散領域１３２に１〜２Ｖ程度の電圧ＶD2が印加される。
そのとき、コントロールゲートトランジスタのチャネル
領域に電流が流れるかどうか、すなわちコントロールゲ
ートトランジスタがｏｎ状態かｏｆｆ状態かによって上
記した“１”、“０”の判定が行なわれる。これによ
り、情報の読出が行なわれる。
ルゲート電極１３７に５Ｖ程度の電圧ＶG2、ドレイン拡
散領域１３２に１〜２Ｖ程度の電圧ＶD2が印加される。
そのとき、コントロールゲートトランジスタのチャネル
領域に電流が流れるかどうか、すなわちコントロールゲ
ートトランジスタがｏｎ状態かｏｆｆ状態かによって上
記した“１”、“０”の判定が行なわれる。これによ
り、情報の読出が行なわれる。
【００１３】
【発明が解決しようとする課題】上述した従来の半導体
記憶装置では、データの書込時に以下に説明するドレイ
ンディスターブ現象が生じるという問題点があった。図
６１は、ドレインディスターブ現象を説明するためのメ
モリセルマトリックス１００の部分等価回路図である。
図６２はＦ−Ｎトンネリングによるドレインディスター
ブ現象を説明するための断面構造図であり、図６３はバ
ンド間トンネリングによるドレインディスターブ現象を
説明するための断面構造図である。
記憶装置では、データの書込時に以下に説明するドレイ
ンディスターブ現象が生じるという問題点があった。図
６１は、ドレインディスターブ現象を説明するためのメ
モリセルマトリックス１００の部分等価回路図である。
図６２はＦ−Ｎトンネリングによるドレインディスター
ブ現象を説明するための断面構造図であり、図６３はバ
ンド間トンネリングによるドレインディスターブ現象を
説明するための断面構造図である。
【００１４】まず、図６１を参照して、従来のフラッシ
ュＥＥＰＲＯＭでは、１つのメモリセルを１つのトラン
ジスタで構成するため、従来のＥＥＰＲＯＭのように選
択トランジスタが存在しない。このため、情報の書込時
では、同一のビットライン（ＢＬ1 ）につながる各メモ
リトランジスタのドレイン拡散領域（Ｄ）にはすべて書
込電圧６〜８Ｖが印加される。すなわち、情報の書込の
ために選択された選択セルは、ビットラインＢＬ1 を介
してドレイン拡散領域（Ｄ）に６〜８Ｖが印加され、ワ
ードラインＷＬ1 を介してコントロールゲート電極
（Ｃ）に１０〜１５Ｖが印加される。この際、選択され
ていない非選択セルのドレイン拡散領域（Ｄ）にもビッ
トラインＢＬ1 を介して６〜８Ｖが印加される。ドレイ
ン拡散領域（Ｄ）に６〜８Ｖが印加された非選択セル
は、そのコントロールゲート電極（Ｃ）には０Ｖが印加
されている。ここで、この非選択セルが書込状態である
場合には、その非選択セルのフローティングゲート電極
に電子が蓄積された状態となっている。すなわち、フロ
ーティングゲート電極の電位は約−３Ｖ程度になってい
る。この状態の非選択セルのドレイン拡散領域（Ｄ）に
６〜８Ｖ、コントロールゲート電極（Ｃ）に０Ｖ（非選
択状態）が印加されると、フローティングゲート電極と
ドレイン拡散領域との間には１０ＭＶ／ｃｍにも達する
高い電界が発生する。これによって、Ｆ−Ｎトンネリン
グによるドレインディスターブ現象とバンド間トンネリ
ングによるドレインディスターブ現象が発生する。
ュＥＥＰＲＯＭでは、１つのメモリセルを１つのトラン
ジスタで構成するため、従来のＥＥＰＲＯＭのように選
択トランジスタが存在しない。このため、情報の書込時
では、同一のビットライン（ＢＬ1 ）につながる各メモ
リトランジスタのドレイン拡散領域（Ｄ）にはすべて書
込電圧６〜８Ｖが印加される。すなわち、情報の書込の
ために選択された選択セルは、ビットラインＢＬ1 を介
してドレイン拡散領域（Ｄ）に６〜８Ｖが印加され、ワ
ードラインＷＬ1 を介してコントロールゲート電極
（Ｃ）に１０〜１５Ｖが印加される。この際、選択され
ていない非選択セルのドレイン拡散領域（Ｄ）にもビッ
トラインＢＬ1 を介して６〜８Ｖが印加される。ドレイ
ン拡散領域（Ｄ）に６〜８Ｖが印加された非選択セル
は、そのコントロールゲート電極（Ｃ）には０Ｖが印加
されている。ここで、この非選択セルが書込状態である
場合には、その非選択セルのフローティングゲート電極
に電子が蓄積された状態となっている。すなわち、フロ
ーティングゲート電極の電位は約−３Ｖ程度になってい
る。この状態の非選択セルのドレイン拡散領域（Ｄ）に
６〜８Ｖ、コントロールゲート電極（Ｃ）に０Ｖ（非選
択状態）が印加されると、フローティングゲート電極と
ドレイン拡散領域との間には１０ＭＶ／ｃｍにも達する
高い電界が発生する。これによって、Ｆ−Ｎトンネリン
グによるドレインディスターブ現象とバンド間トンネリ
ングによるドレインディスターブ現象が発生する。
【００１５】すなわち、図６２を参照して、フローティ
ングゲート電極１３５とドレイン拡散領域１３２との間
に１０ＭＶ／ｃｍにも達する高電界が発生すると、フロ
ーティングゲート電極１３５中に注入されている電子が
Ｆ−Ｎトンネリングによるドレイン拡散領域１３２へと
引き抜かれる。この結果、非選択セルの消去が行なわれ
てしまう。これが、いわゆるＦ−Ｎトンネリングによる
ドレインディスターブ現象である。
ングゲート電極１３５とドレイン拡散領域１３２との間
に１０ＭＶ／ｃｍにも達する高電界が発生すると、フロ
ーティングゲート電極１３５中に注入されている電子が
Ｆ−Ｎトンネリングによるドレイン拡散領域１３２へと
引き抜かれる。この結果、非選択セルの消去が行なわれ
てしまう。これが、いわゆるＦ−Ｎトンネリングによる
ドレインディスターブ現象である。
【００１６】次に、図６３を参照して、フローティング
ゲート電極１３５とドレイン拡散領域１３２との間に高
電界が発生すると、バンド間トンネリングが生じ、ホー
ルが発生する。その発生したホールがフローティングゲ
ート電極１３５に注入されることによって、結果的に電
子が引き抜かれる状態と同じになる。この結果、非選択
セルの消去が行なわれてしまう。これが、いわゆるバン
ド間トンネリングによるドレインディスターブ現象であ
る。
ゲート電極１３５とドレイン拡散領域１３２との間に高
電界が発生すると、バンド間トンネリングが生じ、ホー
ルが発生する。その発生したホールがフローティングゲ
ート電極１３５に注入されることによって、結果的に電
子が引き抜かれる状態と同じになる。この結果、非選択
セルの消去が行なわれてしまう。これが、いわゆるバン
ド間トンネリングによるドレインディスターブ現象であ
る。
【００１７】このようなドレインディスターブ現象が発
生すると、ある確率で書込まれたデータが破壊されてし
まい、素子の信頼性を低下させるという問題点があっ
た。
生すると、ある確率で書込まれたデータが破壊されてし
まい、素子の信頼性を低下させるという問題点があっ
た。
【００１８】さらに、従来のフラッシュＥＥＰＲＯＭで
は、データの消去時に、以下に説明するエンデュランス
特性の劣化が発生するという問題点があった。図６４
は、データの消去時に発生するエンデュランス特性の劣
化を説明するための断面構造図である。図６４を参照し
て、従来のフラッシュＥＥＰＲＯＭでは、消去動作の際
に、コントロールゲート電極１３７に０Ｖ、ソース拡散
領域１３３に１０〜１２Ｖ程度の電圧を印加する。この
際、ソース拡散領域１３３の近傍では、高電界によりバ
ンド間トンネリングが生じ、ホールが発生する。この発
生したホールがフローティングゲート電極１３５下に位
置する酸化膜１３４にトラップされて酸化膜１３４の膜
質が劣化してしまうという不都合が生じていた。このよ
うに酸化膜１３４の膜質が劣化すると、データの消去時
にフローティングゲート電極１３５から電子を引き抜き
にくくなるという問題点がある。このような現象は、
「エンデュランス特性の劣化」と呼ばれており、たとえ
ば、ＩＥＥＥ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥ ＬＥ
ＴＴＥＲＳ，ＶＯＬ．１０，Ｎｏ．３，Ｍａｒｃｈ １
９８９，ＰＰ１１７−１１９に開示されている。
は、データの消去時に、以下に説明するエンデュランス
特性の劣化が発生するという問題点があった。図６４
は、データの消去時に発生するエンデュランス特性の劣
化を説明するための断面構造図である。図６４を参照し
て、従来のフラッシュＥＥＰＲＯＭでは、消去動作の際
に、コントロールゲート電極１３７に０Ｖ、ソース拡散
領域１３３に１０〜１２Ｖ程度の電圧を印加する。この
際、ソース拡散領域１３３の近傍では、高電界によりバ
ンド間トンネリングが生じ、ホールが発生する。この発
生したホールがフローティングゲート電極１３５下に位
置する酸化膜１３４にトラップされて酸化膜１３４の膜
質が劣化してしまうという不都合が生じていた。このよ
うに酸化膜１３４の膜質が劣化すると、データの消去時
にフローティングゲート電極１３５から電子を引き抜き
にくくなるという問題点がある。このような現象は、
「エンデュランス特性の劣化」と呼ばれており、たとえ
ば、ＩＥＥＥ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥ ＬＥ
ＴＴＥＲＳ，ＶＯＬ．１０，Ｎｏ．３，Ｍａｒｃｈ １
９８９，ＰＰ１１７−１１９に開示されている。
【００１９】また、従来のフラッシュＥＥＰＲＯＭで
は、図５８に示したように、各メモリセルトランジスタ
のソースはソース線ＳＬ1 、ＳＬ2 、…に接続されてい
る。ここで、従来ではこのソース線ＳＬ1 、ＳＬ2 とし
て、ソース拡散領域１３３自体を用いていた。すなわ
ち、複数のメモリセルトランジスタに共通するソース拡
散領域１３３を形成することによってソース線ＳＬ1 、
ＳＬ2 を構成していた。
は、図５８に示したように、各メモリセルトランジスタ
のソースはソース線ＳＬ1 、ＳＬ2 、…に接続されてい
る。ここで、従来ではこのソース線ＳＬ1 、ＳＬ2 とし
て、ソース拡散領域１３３自体を用いていた。すなわ
ち、複数のメモリセルトランジスタに共通するソース拡
散領域１３３を形成することによってソース線ＳＬ1 、
ＳＬ2 を構成していた。
【００２０】しかしながら、このようにソース拡散領域
１３３によってソース線ＳＬ1 、ＳＬ2 、…を構成する
と、微細化に伴ってソース拡散領域１３３の大きさが小
さくなった場合にソース線ＳＬ1 、ＳＬ2 、…の抵抗が
増加するという不都合が生じていた。この結果、データ
信号が遅延するという問題点があった。
１３３によってソース線ＳＬ1 、ＳＬ2 、…を構成する
と、微細化に伴ってソース拡散領域１３３の大きさが小
さくなった場合にソース線ＳＬ1 、ＳＬ2 、…の抵抗が
増加するという不都合が生じていた。この結果、データ
信号が遅延するという問題点があった。
【００２１】上記のように、従来のフラッシュＥＥＰＲ
ＯＭでは、データの書込時にドレインディスターブ現象
が生じるという問題点があり、またデータの消去時にエ
ンデュランス特性の劣化が生じるという問題点があっ
た。さらに素子が微細化されるとソース線ＳＬ1 、ＳＬ
2 、…を構成するソース拡散領域１３３の抵抗が上昇し
てしまうという問題点があった。
ＯＭでは、データの書込時にドレインディスターブ現象
が生じるという問題点があり、またデータの消去時にエ
ンデュランス特性の劣化が生じるという問題点があっ
た。さらに素子が微細化されるとソース線ＳＬ1 、ＳＬ
2 、…を構成するソース拡散領域１３３の抵抗が上昇し
てしまうという問題点があった。
【００２２】この発明は、上記のような課題を解決する
ためになされたもので、この発明の１つの目的は、半導
体記憶装置において、素子の信頼性を向上させることで
ある。
ためになされたもので、この発明の１つの目的は、半導
体記憶装置において、素子の信頼性を向上させることで
ある。
【００２３】この発明の他の目的は、半導体記憶装置に
おいて、データの書込時に発生するドレインディスター
ブ現象とデータの消去時に発生するエンデュランス特性
の劣化を有効に防止することである。
おいて、データの書込時に発生するドレインディスター
ブ現象とデータの消去時に発生するエンデュランス特性
の劣化を有効に防止することである。
【００２４】この発明のさらに他の目的は、半導体記憶
装置において、データの消去時のエンデュランス特性の
劣化を有効に防止するとともに素子の微細化を図ること
である。
装置において、データの消去時のエンデュランス特性の
劣化を有効に防止するとともに素子の微細化を図ること
である。
【００２５】この発明のさらに他の目的は、半導体記憶
装置において、パンチスルー現象を極力防止しながらデ
ータの消去時のエンデュランス特性の劣化を有効に防止
することである。
装置において、パンチスルー現象を極力防止しながらデ
ータの消去時のエンデュランス特性の劣化を有効に防止
することである。
【００２６】この発明のさらに他の目的は、半導体記憶
装置において、バンド間トンネリングによるドレインデ
ィスターブ現象とエンデュランス特性の劣化を有効に防
止することである。
装置において、バンド間トンネリングによるドレインデ
ィスターブ現象とエンデュランス特性の劣化を有効に防
止することである。
【００２７】この発明のさらに他の目的は、半導体記憶
装置において、ソース線を構成するソース領域の抵抗値
を低下させることである。
装置において、ソース線を構成するソース領域の抵抗値
を低下させることである。
【００２８】この発明のさらに他の目的は、ドレインデ
ィスターブ現象とエンデュランス特性の劣化を有効に防
止することである。
ィスターブ現象とエンデュランス特性の劣化を有効に防
止することである。
【００２９】この発明のさらに他の目的は、半導体記憶
装置の製造方法において、ドレインディスターブ現象と
エンデュランス特性の劣化を有効に防止することが可能
な半導体記憶装置を容易に製造することである。
装置の製造方法において、ドレインディスターブ現象と
エンデュランス特性の劣化を有効に防止することが可能
な半導体記憶装置を容易に製造することである。
【００３０】この発明のさらに他の目的は、半導体記憶
装置の製造方法において、パンチスルー現象を極力防止
しながらエンデュランス特性の劣化を有効に防止するこ
とが可能な半導体記憶装置を容易に製造することであ
る。
装置の製造方法において、パンチスルー現象を極力防止
しながらエンデュランス特性の劣化を有効に防止するこ
とが可能な半導体記憶装置を容易に製造することであ
る。
【００３１】この発明のさらに他の目的は、半導体記憶
装置の製造方法において、ソース線を構成するソース領
域の抵抗値を有効に低減し得る半導体記憶装置を容易に
製造することである
装置の製造方法において、ソース線を構成するソース領
域の抵抗値を有効に低減し得る半導体記憶装置を容易に
製造することである
【００３２】
【００３３】
【００３４】
【００３５】
【００３６】
【課題を解決するための手段】 請求項１および２におけ
る半導体記憶装置は、主表面を有する第１導電型の半導
体基板と、その半導体基板の主表面上にチャネル領域を
挟むように所定の間隔を隔てて形成された第２導電型の
ソース領域およびドレイン領域と、ソース領域上に接触
して形成されたソース導電層と、少なくともチャネル領
域上とソース導電層上とに接触して形成された第１の誘
電体膜と、その第１の誘電体膜上に形成された電荷蓄積
電極と、その電荷蓄積電極上に第２の誘電体膜を介して
形成された制御電極とを備えている。そして、そのソー
ス領域は、電荷蓄積電極のうち上記したチャネル領域上
の第１の誘電体膜上に位置する部分との重なりを有しな
いように形成されている。
る半導体記憶装置は、主表面を有する第１導電型の半導
体基板と、その半導体基板の主表面上にチャネル領域を
挟むように所定の間隔を隔てて形成された第２導電型の
ソース領域およびドレイン領域と、ソース領域上に接触
して形成されたソース導電層と、少なくともチャネル領
域上とソース導電層上とに接触して形成された第１の誘
電体膜と、その第１の誘電体膜上に形成された電荷蓄積
電極と、その電荷蓄積電極上に第２の誘電体膜を介して
形成された制御電極とを備えている。そして、そのソー
ス領域は、電荷蓄積電極のうち上記したチャネル領域上
の第１の誘電体膜上に位置する部分との重なりを有しな
いように形成されている。
【００３７】また、好ましくは、上記したドレイン領域
上にさらにドレイン導電層が接触して形成され、上記し
た第１の誘電体膜はさらにそのドレイン導電層上に接触
して形成されており、電荷蓄積電極はさらにドレイン導
電層上に第１の誘電体膜を介して形成されている。そし
て、ドレイン領域は、電荷蓄積電極のうちチャネル領域
上の第１の誘電体膜上に位置する部分との重なりを有し
ないように形成されている。
上にさらにドレイン導電層が接触して形成され、上記し
た第１の誘電体膜はさらにそのドレイン導電層上に接触
して形成されており、電荷蓄積電極はさらにドレイン導
電層上に第１の誘電体膜を介して形成されている。そし
て、ドレイン領域は、電荷蓄積電極のうちチャネル領域
上の第１の誘電体膜上に位置する部分との重なりを有し
ないように形成されている。
【００３８】請求項３における半導体記憶装置は、主表
面を有する第１導電型の半導体基板と、その半導体基板
の主表面上にチャネル領域を挟むように所定の間隔を隔
てて形成された第２導電型のソース領域およびドレイン
領域と、ドレイン領域上に接触して形成されたドレイン
導電層と、チャネル領域上とドレイン導電層上とに接触
して形成された第１の誘電体膜と、その第１の誘電体膜
上に形成された電荷蓄積電極と、その電荷蓄積電極上に
第２の誘電体膜を介して形成された制御電極とを備えて
いる。そして、ドレイン領域は、電荷蓄積電極のうちチ
ャネル領域上の第１の誘電体膜上に位置する部分との重
なりを有しないように形成されている。
面を有する第１導電型の半導体基板と、その半導体基板
の主表面上にチャネル領域を挟むように所定の間隔を隔
てて形成された第２導電型のソース領域およびドレイン
領域と、ドレイン領域上に接触して形成されたドレイン
導電層と、チャネル領域上とドレイン導電層上とに接触
して形成された第１の誘電体膜と、その第１の誘電体膜
上に形成された電荷蓄積電極と、その電荷蓄積電極上に
第２の誘電体膜を介して形成された制御電極とを備えて
いる。そして、ドレイン領域は、電荷蓄積電極のうちチ
ャネル領域上の第１の誘電体膜上に位置する部分との重
なりを有しないように形成されている。
【００３９】請求項４における半導体記憶装置の製造方
法は、第１導電型の半導体基板の主表面上に第２導電型
の不純物を導入することによって第１の不純物領域を形
成する工程と、半導体基板の主表面上の所定領域に第１
の誘電体膜を介して電荷蓄積電極を形成する工程と、そ
の電荷蓄積電極上に第２の誘電体膜を介して制御電極を
形成する工程と、電荷蓄積電極と制御電極との側壁部分
に側壁絶縁膜を形成する工程と、制御電極と側壁絶縁膜
とをマスクとして半導体基板に第２導電型の不純物を導
入することによって第２と第３の不純物領域のうちの少
なくとも一方を電荷蓄積電極との重なりを有しないよう
に形成する工程とを備えている。
法は、第１導電型の半導体基板の主表面上に第２導電型
の不純物を導入することによって第１の不純物領域を形
成する工程と、半導体基板の主表面上の所定領域に第１
の誘電体膜を介して電荷蓄積電極を形成する工程と、そ
の電荷蓄積電極上に第２の誘電体膜を介して制御電極を
形成する工程と、電荷蓄積電極と制御電極との側壁部分
に側壁絶縁膜を形成する工程と、制御電極と側壁絶縁膜
とをマスクとして半導体基板に第２導電型の不純物を導
入することによって第２と第３の不純物領域のうちの少
なくとも一方を電荷蓄積電極との重なりを有しないよう
に形成する工程とを備えている。
【００４０】請求項５における半導体記憶装置の製造方
法は、第１導電型の半導体基板の主表面上に第２導電型
の不純物を導入することによって第１の不純物領域を形
成する工程と、その第１の不純物領域下に第１導電型の
不純物を導入することによって第１の不純物領域下に第
２の不純物領域を形成する工程と、半導体基板の主表面
上の所定領域に第１の誘電体膜を介して電荷蓄積電極を
形成する工程と、その電荷蓄積電極上に第２の誘電体膜
を介して制御電極を形成する工程と、制御電極をマスク
として半導体基板に第２導電型の不純物を導入すること
によって第３と第４の不純物領域を形成する工程とを備
えている。そして、上記した第２の不純物領域を形成す
る工程は、その第２の不純物領域と半導体基板との接合
面深さが第３および第４の不純物領域と半導体基板との
接合面深さよりも浅く形成されるように第２の不純物の
導入を制御する工程を含んでいる。
法は、第１導電型の半導体基板の主表面上に第２導電型
の不純物を導入することによって第１の不純物領域を形
成する工程と、その第１の不純物領域下に第１導電型の
不純物を導入することによって第１の不純物領域下に第
２の不純物領域を形成する工程と、半導体基板の主表面
上の所定領域に第１の誘電体膜を介して電荷蓄積電極を
形成する工程と、その電荷蓄積電極上に第２の誘電体膜
を介して制御電極を形成する工程と、制御電極をマスク
として半導体基板に第２導電型の不純物を導入すること
によって第３と第４の不純物領域を形成する工程とを備
えている。そして、上記した第２の不純物領域を形成す
る工程は、その第２の不純物領域と半導体基板との接合
面深さが第３および第４の不純物領域と半導体基板との
接合面深さよりも浅く形成されるように第２の不純物の
導入を制御する工程を含んでいる。
【００４１】請求項６における半導体記憶装置の製造方
法は、第１導電型の半導体基板の主表面上にチャネル領
域を挟むように所定の間隔を隔てて第２導電型のソース
領域およびドレイン領域を形成する工程と、そのソース
領域が形成される領域上にソース導電層を接触して形成
する工程と、少なくともチャネル領域上に第１の誘電体
膜を介して、かつ前記ソース導電層上に絶縁膜を介して
電荷蓄積電極を形成する工程と、その電荷蓄積電極上に
第２の誘電体膜を介して制御電極を形成する工程とを備
えている。
法は、第１導電型の半導体基板の主表面上にチャネル領
域を挟むように所定の間隔を隔てて第２導電型のソース
領域およびドレイン領域を形成する工程と、そのソース
領域が形成される領域上にソース導電層を接触して形成
する工程と、少なくともチャネル領域上に第１の誘電体
膜を介して、かつ前記ソース導電層上に絶縁膜を介して
電荷蓄積電極を形成する工程と、その電荷蓄積電極上に
第２の誘電体膜を介して制御電極を形成する工程とを備
えている。
【００４２】また、好ましくは、上記したチャネル領域
をその表面が凹凸形状になるように形成する。
をその表面が凹凸形状になるように形成する。
【００４３】請求項７における半導体記憶装置の製造方
法は、第１導電型の半導体基板の主表面上にチャネル領
域を挟むように所定の間隔を隔てて第２導電型のソース
領域およびドレイン領域を形成する工程と、ソース領域
が形成される領域上にソース導電層を接触して形成する
工程と、ドレイン領域が形成される領域上にドレイン導
電層を接触して形成する工程と、チャネル領域、ソース
導電層およびドレイン導電層上に接触して第１の誘電体
膜を形成する工程と、その第１の誘電体膜上に電荷蓄積
電極を形成する工程と、その電荷蓄積電極上に第２の誘
電体膜を介して制御電極を形成する工程とを備えてい
る。そして、上記したソース領域およびドレイン領域を
形成する工程は、ソース領域とドレイン領域とを電荷蓄
積電極のうちチャネル領域上の第１の誘電体膜上に位置
する部分との重なりを有しないように形成する工程を含
んでいる。
法は、第１導電型の半導体基板の主表面上にチャネル領
域を挟むように所定の間隔を隔てて第２導電型のソース
領域およびドレイン領域を形成する工程と、ソース領域
が形成される領域上にソース導電層を接触して形成する
工程と、ドレイン領域が形成される領域上にドレイン導
電層を接触して形成する工程と、チャネル領域、ソース
導電層およびドレイン導電層上に接触して第１の誘電体
膜を形成する工程と、その第１の誘電体膜上に電荷蓄積
電極を形成する工程と、その電荷蓄積電極上に第２の誘
電体膜を介して制御電極を形成する工程とを備えてい
る。そして、上記したソース領域およびドレイン領域を
形成する工程は、ソース領域とドレイン領域とを電荷蓄
積電極のうちチャネル領域上の第１の誘電体膜上に位置
する部分との重なりを有しないように形成する工程を含
んでいる。
【００４４】
【００４５】
【００４６】
【００４７】
【００４８】
【００４９】
【００５０】
【作用】 請求項１および２に係る半導体記憶装置では、
ソース領域上に接触してソース導電層が形成されている
ので、各メモリトランジスタに共通するソース領域を形
成した場合において素子の微細化に伴ってそのソース領
域が小さくなったとしてもソース領域の抵抗が上昇する
のが有効に防止される。また、第１の誘電体膜がソース
導電層上にも形成され、その第１の誘電体膜上に電荷蓄
積電極が形成されているので、データの消去時に電荷蓄
積電極とソース導電層との重なり部分で電荷蓄積電極か
ら電子が引き抜かれる。また、その重なり部分の面積は
自由に設定できるので、重なり部分の面積を大きく取れ
ば、良好な消去特性が得られる。これと同時に、ソース
領域が電荷蓄積電極のうちチャネル領域上の第１の誘電
体膜上に位置する部分との重なりを有しないように形成
されているので、電界集中が発生する位置がチャネル領
域上の電荷蓄積電極の直下に位置しなくなり、バンド間
トンネリングにより発生するホールもチャネル領域上の
電荷蓄積電極の直下に位置しなくなる。これにより、デ
ータの消去時にバンド間トンネリングにより発生したホ
ールが第１の誘電体膜にトラップされるのが有効に防止
される。また、上記したドレイン領域上にさらにドレイ
ン導電層を接触して形成し、そのドレイン導電層上に第
１の誘電体膜を介して電荷蓄積電極を形成し、ドレイン
領域を電荷蓄積電極のうちチャネル領域上の第１の誘電
体膜上に位置する部分との重なりを有しないように形成
すれば、次のような作用が得られる。すなわち、ドレイ
ン導電層と電荷蓄積電極との重なり部分でＦ−Ｎ電流に
よるデータの書込が行なわれる。また、その重なり部分
の面積は自由に設定できるので、重なり部分の面積を大
きく取れば、良好な書込特性が得られる。これと同時に
ドレイン領域は電荷蓄積電極のうちチャネル領域上の第
１の誘電体膜上に位置する部分との重なりを有しないよ
うに形成されているので、非選択セルの電界集中が発生
する位置が電荷蓄積電極のうちチャネル領域上に位置す
る部分の直下に位置しなくなり、バンド間トンネリング
により発生するホールも電荷蓄積電極の直下に位置しな
くなる。これにより、バンド間トンネリングにより発生
したホールが電荷蓄積電極に注入されるのが防止され、
バンド間トンネリングによるドレインディスターブ現象
が有効に防止される。また、チャネル領域上の電荷蓄積
電極とドレイン領域との間の電界も弱められるのでＦ−
Ｎトンネリングによるドレインディスターブ現象も防止
される。
ソース領域上に接触してソース導電層が形成されている
ので、各メモリトランジスタに共通するソース領域を形
成した場合において素子の微細化に伴ってそのソース領
域が小さくなったとしてもソース領域の抵抗が上昇する
のが有効に防止される。また、第１の誘電体膜がソース
導電層上にも形成され、その第１の誘電体膜上に電荷蓄
積電極が形成されているので、データの消去時に電荷蓄
積電極とソース導電層との重なり部分で電荷蓄積電極か
ら電子が引き抜かれる。また、その重なり部分の面積は
自由に設定できるので、重なり部分の面積を大きく取れ
ば、良好な消去特性が得られる。これと同時に、ソース
領域が電荷蓄積電極のうちチャネル領域上の第１の誘電
体膜上に位置する部分との重なりを有しないように形成
されているので、電界集中が発生する位置がチャネル領
域上の電荷蓄積電極の直下に位置しなくなり、バンド間
トンネリングにより発生するホールもチャネル領域上の
電荷蓄積電極の直下に位置しなくなる。これにより、デ
ータの消去時にバンド間トンネリングにより発生したホ
ールが第１の誘電体膜にトラップされるのが有効に防止
される。また、上記したドレイン領域上にさらにドレイ
ン導電層を接触して形成し、そのドレイン導電層上に第
１の誘電体膜を介して電荷蓄積電極を形成し、ドレイン
領域を電荷蓄積電極のうちチャネル領域上の第１の誘電
体膜上に位置する部分との重なりを有しないように形成
すれば、次のような作用が得られる。すなわち、ドレイ
ン導電層と電荷蓄積電極との重なり部分でＦ−Ｎ電流に
よるデータの書込が行なわれる。また、その重なり部分
の面積は自由に設定できるので、重なり部分の面積を大
きく取れば、良好な書込特性が得られる。これと同時に
ドレイン領域は電荷蓄積電極のうちチャネル領域上の第
１の誘電体膜上に位置する部分との重なりを有しないよ
うに形成されているので、非選択セルの電界集中が発生
する位置が電荷蓄積電極のうちチャネル領域上に位置す
る部分の直下に位置しなくなり、バンド間トンネリング
により発生するホールも電荷蓄積電極の直下に位置しな
くなる。これにより、バンド間トンネリングにより発生
したホールが電荷蓄積電極に注入されるのが防止され、
バンド間トンネリングによるドレインディスターブ現象
が有効に防止される。また、チャネル領域上の電荷蓄積
電極とドレイン領域との間の電界も弱められるのでＦ−
Ｎトンネリングによるドレインディスターブ現象も防止
される。
【００５１】請求項３に係る半導体記憶装置では、ドレ
イン領域上にドレイン導電層が接触して形成され、その
ドレイン領域上にも第１の誘電体膜を介して電荷蓄積電
極が形成されているので、そのドレイン導電層と電荷蓄
積電極との重なり部分でＦ−Ｎ電流によりデータの書込
動作が行なわれる。また、その重なり部分の面積は自由
に設定できるので、重なり部分の面積を大きく取れば、
良好な書込特性が得られる。これと同時に、ドレイン領
域が電荷蓄積電極のうちチャネル領域上の第１の誘電体
膜上に位置する部分との重なりを有しないように形成さ
れているので、非選択セルの電界集中が発生する位置が
電荷蓄積電極の直下に位置しなくなり、バンド間トンネ
リングにより発生するホールも電荷蓄積電極の直下に位
置しなくなる。この結果、バンド間トンネリングにより
発生したホールが電荷蓄積電極に注入されるのが防止さ
れ、バンド間トンネリングによるドレインディスターブ
現象が防止される。また、チャネル領域上の電荷蓄積電
極とドレイン領域との間の電界も弱められるのでＦ−Ｎ
トンネリングによるドレインディスターブ現象も防止さ
れる。
イン領域上にドレイン導電層が接触して形成され、その
ドレイン領域上にも第１の誘電体膜を介して電荷蓄積電
極が形成されているので、そのドレイン導電層と電荷蓄
積電極との重なり部分でＦ−Ｎ電流によりデータの書込
動作が行なわれる。また、その重なり部分の面積は自由
に設定できるので、重なり部分の面積を大きく取れば、
良好な書込特性が得られる。これと同時に、ドレイン領
域が電荷蓄積電極のうちチャネル領域上の第１の誘電体
膜上に位置する部分との重なりを有しないように形成さ
れているので、非選択セルの電界集中が発生する位置が
電荷蓄積電極の直下に位置しなくなり、バンド間トンネ
リングにより発生するホールも電荷蓄積電極の直下に位
置しなくなる。この結果、バンド間トンネリングにより
発生したホールが電荷蓄積電極に注入されるのが防止さ
れ、バンド間トンネリングによるドレインディスターブ
現象が防止される。また、チャネル領域上の電荷蓄積電
極とドレイン領域との間の電界も弱められるのでＦ−Ｎ
トンネリングによるドレインディスターブ現象も防止さ
れる。
【００５２】請求項４に係る半導体記憶装置の製造方法
では、電荷蓄積電極と制御電極との側壁部分に側壁絶縁
膜が形成され、制御電極と側壁絶縁膜とをマスクとして
半導体基板に第２導電型の不純物が導入されることによ
って第２と第３の不純物領域のうちの少なくとも一方が
形成されるので、第２と第３の不純物領域のうちの少な
くとも一方が容易に電荷蓄積電極と重ならないように形
成される。これにより、データの書込時に非選択セルの
電荷蓄積電極とドレイン領域となる第２または第３の不
純物領域との間の電界が従来に比べて弱められ、Ｆ−Ｎ
トンネリングによるドレインディスターブ現象が有効に
防止される。また、非選択セルの電界集中が発生する位
置が電荷蓄積電極の直下に位置しなくなり、バンド間ト
ンネリングにより発生するホールも電荷蓄積電極の直下
に位置しなくなる。これにより、バンド間トンネリング
により発生したホールが電荷蓄積電極に注入されるのが
防止され、バンド間トンネリングによるドレインディス
ターブ現象が有効に防止される。
では、電荷蓄積電極と制御電極との側壁部分に側壁絶縁
膜が形成され、制御電極と側壁絶縁膜とをマスクとして
半導体基板に第２導電型の不純物が導入されることによ
って第２と第３の不純物領域のうちの少なくとも一方が
形成されるので、第２と第３の不純物領域のうちの少な
くとも一方が容易に電荷蓄積電極と重ならないように形
成される。これにより、データの書込時に非選択セルの
電荷蓄積電極とドレイン領域となる第２または第３の不
純物領域との間の電界が従来に比べて弱められ、Ｆ−Ｎ
トンネリングによるドレインディスターブ現象が有効に
防止される。また、非選択セルの電界集中が発生する位
置が電荷蓄積電極の直下に位置しなくなり、バンド間ト
ンネリングにより発生するホールも電荷蓄積電極の直下
に位置しなくなる。これにより、バンド間トンネリング
により発生したホールが電荷蓄積電極に注入されるのが
防止され、バンド間トンネリングによるドレインディス
ターブ現象が有効に防止される。
【００５３】さらにこの請求項４に係る半導体記憶装置
の製造方法では、第１導電型の半導体基板の主表面上に
第２導電型の不純物を導入することによって第１の不純
物領域が形成されるので、チャネル領域に位置する第１
の不純物領域とソース領域となる第２または第３の不純
物領域との境界領域においてデータの消去時に高電界が
かかることがなく、この領域におけるバンド間トンネリ
ングの発生が有効に防止される。これにより、データの
消去時に発生するバンド間トンネリング自体が従来に比
べて軽減されるとともに、バンド間トンネリングの発生
位置が第３の不純物領域の下方に位置し第１の誘電体膜
から遠くなる。この結果、データの消去時にバンド間ト
ンネリングにより発生したホールが第１の誘電体膜にト
ラップされるのが有効に防止される。これにより、デー
タの消去時に第１の誘電体膜の膜質が劣化することもな
く、電荷蓄積電極から電子が引き抜かれにくくなるとい
う不都合も生じない。さらに、第１の不純物領域によっ
てデータの書込時に非選択セルの第１の不純物領域とド
レイン領域となる第２または第３の不純物領域との境界
領域で発生するバンド間トンネリングも軽減されるの
で、データの書込時に非選択セルで発生するバンド間ト
ンネリングによるドレインディスターブ現象も軽減され
る。
の製造方法では、第１導電型の半導体基板の主表面上に
第２導電型の不純物を導入することによって第１の不純
物領域が形成されるので、チャネル領域に位置する第１
の不純物領域とソース領域となる第２または第３の不純
物領域との境界領域においてデータの消去時に高電界が
かかることがなく、この領域におけるバンド間トンネリ
ングの発生が有効に防止される。これにより、データの
消去時に発生するバンド間トンネリング自体が従来に比
べて軽減されるとともに、バンド間トンネリングの発生
位置が第３の不純物領域の下方に位置し第１の誘電体膜
から遠くなる。この結果、データの消去時にバンド間ト
ンネリングにより発生したホールが第１の誘電体膜にト
ラップされるのが有効に防止される。これにより、デー
タの消去時に第１の誘電体膜の膜質が劣化することもな
く、電荷蓄積電極から電子が引き抜かれにくくなるとい
う不都合も生じない。さらに、第１の不純物領域によっ
てデータの書込時に非選択セルの第１の不純物領域とド
レイン領域となる第２または第３の不純物領域との境界
領域で発生するバンド間トンネリングも軽減されるの
で、データの書込時に非選択セルで発生するバンド間ト
ンネリングによるドレインディスターブ現象も軽減され
る。
【００５４】請求項５に係る半導体記憶装置の製造方法
では、第１導電型の半導体基板の主表面上に第２導電型
の不純物が導入されることによって第１の不純物領域が
形成されるので、電荷蓄積電極から電子が引き抜かれに
くくなるという不都合が生じないとともに、データの書
込時に非選択セルで発生するバンド間トンネリングによ
るドレインディスターブ現象も軽減される。さらに、第
１の不純物領域が形成される領域よりも深い領域に第１
導電型の不純物を導入することによって第１の不純物領
域を覆う第２の不純物領域が形成されるので、第１の不
純物領域の存在によってチャネル領域が第１の不純物領
域の下に位置してそのチャネル領域への電荷蓄積電極か
らの電界が弱められる場合にも、第２の不純物領域の不
純物濃度を高くすればアバランシェ現象が促進され、デ
ータの書込時に書込効率が低下するのが有効に防止され
る。また、第２の不純物領域は、それぞれソース領域ま
たはドレイン領域を構成する第３と第４の不純物領域の
接合深さよりも浅い深さを有するように形成されるの
で、それに比例して第１の不純物領域も浅くなり、第１
の不純物領域下に位置するチャネル領域への電荷蓄積電
極からの電界が弱められるのが有効に防止され、電荷蓄
積電極からの制御が不可能となるいわゆるパンチスルー
現象が有効に防止される。
では、第１導電型の半導体基板の主表面上に第２導電型
の不純物が導入されることによって第１の不純物領域が
形成されるので、電荷蓄積電極から電子が引き抜かれに
くくなるという不都合が生じないとともに、データの書
込時に非選択セルで発生するバンド間トンネリングによ
るドレインディスターブ現象も軽減される。さらに、第
１の不純物領域が形成される領域よりも深い領域に第１
導電型の不純物を導入することによって第１の不純物領
域を覆う第２の不純物領域が形成されるので、第１の不
純物領域の存在によってチャネル領域が第１の不純物領
域の下に位置してそのチャネル領域への電荷蓄積電極か
らの電界が弱められる場合にも、第２の不純物領域の不
純物濃度を高くすればアバランシェ現象が促進され、デ
ータの書込時に書込効率が低下するのが有効に防止され
る。また、第２の不純物領域は、それぞれソース領域ま
たはドレイン領域を構成する第３と第４の不純物領域の
接合深さよりも浅い深さを有するように形成されるの
で、それに比例して第１の不純物領域も浅くなり、第１
の不純物領域下に位置するチャネル領域への電荷蓄積電
極からの電界が弱められるのが有効に防止され、電荷蓄
積電極からの制御が不可能となるいわゆるパンチスルー
現象が有効に防止される。
【００５５】請求項６に係る半導体記憶装置の製造方法
では、ソース領域が形成される領域上にソース導電層が
接触して形成されるので、素子が微細化されてソース領
域の大きさが小さくなったとしてもソース領域の抵抗の
上昇を有効に防止し得る半導体装置が容易に製造され
る。
では、ソース領域が形成される領域上にソース導電層が
接触して形成されるので、素子が微細化されてソース領
域の大きさが小さくなったとしてもソース領域の抵抗の
上昇を有効に防止し得る半導体装置が容易に製造され
る。
【００５６】また、上記したチャネル領域の表面を凹凸
形状に形成すれば、その凹凸形状の凸部によって電界集
中が発生しやすくなりチャネル領域における垂直電界が
強められる。これにより、データの消去時に電荷蓄積電
極から電子が引き抜かれやすくなるとともにデータの書
込時に電荷蓄積電極に電子が注入されやすくなる。この
結果、データの書込効率および消去効率が良好な半導体
記憶装置が容易に製造される。
形状に形成すれば、その凹凸形状の凸部によって電界集
中が発生しやすくなりチャネル領域における垂直電界が
強められる。これにより、データの消去時に電荷蓄積電
極から電子が引き抜かれやすくなるとともにデータの書
込時に電荷蓄積電極に電子が注入されやすくなる。この
結果、データの書込効率および消去効率が良好な半導体
記憶装置が容易に製造される。
【００５７】請求項７に係る半導体記憶装置の製造方法
では、ソース領域が形成される領域上にソース導電層が
接触して形成されるので素子が微細化されてソース領域
の大きさが小さくなったとしてもソース領域の抵抗の上
昇が有効に防止される。また、そのソース導電層上に第
１の誘電体膜を介して電荷蓄積電極が形成されるので、
そのソース導電層と電荷蓄積電極との重なり部分で消去
動作が行なわれる。これと同時に、ソース領域がいわゆ
るオフセット構造に形成されているので、ソース領域の
近傍でバンド間トンネリングにより発生するホールがチ
ャネル領域上の電荷蓄積電極の直下に位置しなくなる。
これにより、バンド間トンネリングにより発生したホー
ルが第１の誘電体膜に注入されるのが防止される。ま
た、ドレイン領域が形成される領域上にドレイン導電層
が形成され、そのドレイン導電層上にも第１の誘電体膜
を介して電荷蓄積電極が形成されているので、そのドレ
イン導電層と電荷蓄積電極との重なり部分でＦ−Ｎ電流
を用いて書込動作が行なわれる。これと同時に、ドレイ
ン導電層もいわゆるオフセット構造に形成されているの
で、非選択セルの電界集中が発生する位置がチャネル領
域上の電荷蓄積電極の直下に位置しなくなり、バンド間
トンネリングにより発生するホールもチャネル領域上の
電荷蓄積電極の直下に位置しなくなる。これにより、バ
ンド間トンネリングにより発生したホールが電荷蓄積電
極に注入されるのが防止され、バンド間トンネリングに
よるドレインディスターブ現象が有効に防止される。ま
た、チャネル領域上の電荷蓄積電極とドレイン領域との
間の電界も弱められるので、Ｆ−Ｎトンネリングによる
ドレインディスターブ現象も防止される。
では、ソース領域が形成される領域上にソース導電層が
接触して形成されるので素子が微細化されてソース領域
の大きさが小さくなったとしてもソース領域の抵抗の上
昇が有効に防止される。また、そのソース導電層上に第
１の誘電体膜を介して電荷蓄積電極が形成されるので、
そのソース導電層と電荷蓄積電極との重なり部分で消去
動作が行なわれる。これと同時に、ソース領域がいわゆ
るオフセット構造に形成されているので、ソース領域の
近傍でバンド間トンネリングにより発生するホールがチ
ャネル領域上の電荷蓄積電極の直下に位置しなくなる。
これにより、バンド間トンネリングにより発生したホー
ルが第１の誘電体膜に注入されるのが防止される。ま
た、ドレイン領域が形成される領域上にドレイン導電層
が形成され、そのドレイン導電層上にも第１の誘電体膜
を介して電荷蓄積電極が形成されているので、そのドレ
イン導電層と電荷蓄積電極との重なり部分でＦ−Ｎ電流
を用いて書込動作が行なわれる。これと同時に、ドレイ
ン導電層もいわゆるオフセット構造に形成されているの
で、非選択セルの電界集中が発生する位置がチャネル領
域上の電荷蓄積電極の直下に位置しなくなり、バンド間
トンネリングにより発生するホールもチャネル領域上の
電荷蓄積電極の直下に位置しなくなる。これにより、バ
ンド間トンネリングにより発生したホールが電荷蓄積電
極に注入されるのが防止され、バンド間トンネリングに
よるドレインディスターブ現象が有効に防止される。ま
た、チャネル領域上の電荷蓄積電極とドレイン領域との
間の電界も弱められるので、Ｆ−Ｎトンネリングによる
ドレインディスターブ現象も防止される。
【００５８】
【実施例】実施例１ 以下、本発明の実施例を図面に基づいて説明する。
【００５９】図１は本発明の第１実施例によるスタック
ゲート型のフラッシュＥＥＰＲＯＭを示した断面構造図
である。図２は図１に示したフラッシュＥＥＰＲＯＭの
メモリセル部分を示した断面構造図である。図１および
図２を参照して、第１実施例のフラッシュＥＥＰＲＯＭ
の構造について説明する。
ゲート型のフラッシュＥＥＰＲＯＭを示した断面構造図
である。図２は図１に示したフラッシュＥＥＰＲＯＭの
メモリセル部分を示した断面構造図である。図１および
図２を参照して、第１実施例のフラッシュＥＥＰＲＯＭ
の構造について説明する。
【００６０】この第１実施例のフラッシュＥＥＰＲＯＭ
では、Ｐ型シリコン基板１の主表面上の所定領域にチャ
ネル領域１４を挟むように所定の間隔を隔ててＮ型のド
レイン拡散領域９とソース拡散領域１０とが形成されて
いる。チャネル領域１４に位置するＰ型シリコン基板１
の主表面上にはＮ型不純物層３が形成されている。Ｎ型
不純物層３下には、ドレイン拡散領域９およびソース拡
散領域１０の接合面深さよりも浅い接合面深さを有する
ようにＰ型不純物層２が形成されている。Ｎ型不純物層
３上には酸化膜４を介してフローティングゲート電極５
が形成されている。フローティングゲート電極上には層
間絶縁膜６を介してコントロールゲート電極７が形成さ
れている。フローティングゲート電極５およびコントロ
ールゲート電極７の両側壁部分にはサイドウォール酸化
膜８が形成されている。ドレイン拡散領域９上にコンタ
クトホール１１ａを有するとともにその上表面が平坦化
された層間絶縁膜１１が全面を覆うように形成されてい
る。コンタクトホール１１ａ内でドレイン拡散領域９に
電気的に接続されるとともに層間絶縁膜１１の表面上に
沿って延びるようにＴｉＮからなるチタン合金膜１２が
形成されている。チタン合金膜１２上にはアルミニウム
合金配線層１３が形成されている。
では、Ｐ型シリコン基板１の主表面上の所定領域にチャ
ネル領域１４を挟むように所定の間隔を隔ててＮ型のド
レイン拡散領域９とソース拡散領域１０とが形成されて
いる。チャネル領域１４に位置するＰ型シリコン基板１
の主表面上にはＮ型不純物層３が形成されている。Ｎ型
不純物層３下には、ドレイン拡散領域９およびソース拡
散領域１０の接合面深さよりも浅い接合面深さを有する
ようにＰ型不純物層２が形成されている。Ｎ型不純物層
３上には酸化膜４を介してフローティングゲート電極５
が形成されている。フローティングゲート電極上には層
間絶縁膜６を介してコントロールゲート電極７が形成さ
れている。フローティングゲート電極５およびコントロ
ールゲート電極７の両側壁部分にはサイドウォール酸化
膜８が形成されている。ドレイン拡散領域９上にコンタ
クトホール１１ａを有するとともにその上表面が平坦化
された層間絶縁膜１１が全面を覆うように形成されてい
る。コンタクトホール１１ａ内でドレイン拡散領域９に
電気的に接続されるとともに層間絶縁膜１１の表面上に
沿って延びるようにＴｉＮからなるチタン合金膜１２が
形成されている。チタン合金膜１２上にはアルミニウム
合金配線層１３が形成されている。
【００６１】酸化膜４は１００Å程度の厚みを有してい
る。フローティングゲート電極５は、ポリシリコン層に
よって形成されており、その厚みは１０００Å程度であ
る。層間絶縁膜６は、酸化膜と窒化膜との複合膜によっ
て形成されており、その厚みは２００Å程度である。コ
ントロールゲート電極７は、ポリシリコン層によって形
成されており、その厚みは２５００Å程度である。層間
平坦化膜１１は、ＰＳＧ膜やＢＰＳＧ膜とノンドープ酸
化膜との積層膜、またはＰＳＧ膜やＢＰＳＧ膜と窒化膜
とノンドープ酸化膜との積層膜によって形成されてお
り、その厚みは５０００〜１５０００Å程度である。コ
ンタクトホール１１ａの開口寸法は、０．６〜１．５μ
ｍ程度である。チタン合金膜１２は５００Å程度の厚み
で形成されており、アルミニウム合金配線層１３は１０
０００Å程度の厚みで形成されている。このチタン合金
膜１２とアルミニウム合金配線層１３とによってビット
線が構成されている。
る。フローティングゲート電極５は、ポリシリコン層に
よって形成されており、その厚みは１０００Å程度であ
る。層間絶縁膜６は、酸化膜と窒化膜との複合膜によっ
て形成されており、その厚みは２００Å程度である。コ
ントロールゲート電極７は、ポリシリコン層によって形
成されており、その厚みは２５００Å程度である。層間
平坦化膜１１は、ＰＳＧ膜やＢＰＳＧ膜とノンドープ酸
化膜との積層膜、またはＰＳＧ膜やＢＰＳＧ膜と窒化膜
とノンドープ酸化膜との積層膜によって形成されてお
り、その厚みは５０００〜１５０００Å程度である。コ
ンタクトホール１１ａの開口寸法は、０．６〜１．５μ
ｍ程度である。チタン合金膜１２は５００Å程度の厚み
で形成されており、アルミニウム合金配線層１３は１０
０００Å程度の厚みで形成されている。このチタン合金
膜１２とアルミニウム合金配線層１３とによってビット
線が構成されている。
【００６２】ここで、この第１実施例では、ドレイン拡
散領域９がフローティングゲート電極５と重ならないい
わゆるオフセット構造を有している。また、上記したよ
うに、チャネル領域１４の表面領域にＮ型不純物層３が
形成されており、そのＮ型不純物層３下にドレイン拡散
領域９およびソース拡散領域１０よりも浅い深さを有す
るＰ型不純物層２が形成されている。この第１実施例で
は、このように構成することによって、以下のような効
果を得ることができる。
散領域９がフローティングゲート電極５と重ならないい
わゆるオフセット構造を有している。また、上記したよ
うに、チャネル領域１４の表面領域にＮ型不純物層３が
形成されており、そのＮ型不純物層３下にドレイン拡散
領域９およびソース拡散領域１０よりも浅い深さを有す
るＰ型不純物層２が形成されている。この第１実施例で
は、このように構成することによって、以下のような効
果を得ることができる。
【００６３】すなわち、この第１実施例では、チャネル
領域１４の表面領域にソース拡散領域１０と同じ導電型
のＮ型不純物層３を形成することによって、データの消
去時にＮ型不純物層３とＮ型のソース拡散領域１０との
境界領域に高電界がかかることがない。これにより、こ
の領域におけるバンド間トンネリングの発生が有効に防
止される。この結果、データの消去時に発生するバンド
間トンネリング自体が従来に比べて軽減される。また、
Ｎ型不純物層３の存在によって、高電界がかかる領域が
Ｎ型不純物層３の下方のＰ型不純物層２とＮ型のソース
拡散領域１０との境界領域に移動する。これにより、バ
ンド間トンネリングの発生位置もＮ型不純物層３の下方
に位置するようになるので、バンド間トンネリングの発
生位置から酸化膜４までの距離が従来に比べて遠くな
る。この結果、データの消去時にバンド間トンネリング
により発生したホールが酸化膜４にトラップされるのが
有効に防止される。これにより、データの消去時に酸化
膜４の膜質が劣化することもなく、フローティングゲー
ト電極５から電子が引き抜かれにくくなるという不都合
も生じない。つまり、データの消去時のエンデュランス
特性の劣化を有効に防止することができる。また、Ｎ型
不純物層３の存在によって、データの書込時に非選択セ
ルのドレイン拡散領域９とＮ型不純物層３との境界領域
でバンド間トンネリングが発生するのも防止される。こ
れにより、データの書込時に非選択セルで発生するバン
ド間トンネリングによるドレインディスターブ現象も軽
減される。
領域１４の表面領域にソース拡散領域１０と同じ導電型
のＮ型不純物層３を形成することによって、データの消
去時にＮ型不純物層３とＮ型のソース拡散領域１０との
境界領域に高電界がかかることがない。これにより、こ
の領域におけるバンド間トンネリングの発生が有効に防
止される。この結果、データの消去時に発生するバンド
間トンネリング自体が従来に比べて軽減される。また、
Ｎ型不純物層３の存在によって、高電界がかかる領域が
Ｎ型不純物層３の下方のＰ型不純物層２とＮ型のソース
拡散領域１０との境界領域に移動する。これにより、バ
ンド間トンネリングの発生位置もＮ型不純物層３の下方
に位置するようになるので、バンド間トンネリングの発
生位置から酸化膜４までの距離が従来に比べて遠くな
る。この結果、データの消去時にバンド間トンネリング
により発生したホールが酸化膜４にトラップされるのが
有効に防止される。これにより、データの消去時に酸化
膜４の膜質が劣化することもなく、フローティングゲー
ト電極５から電子が引き抜かれにくくなるという不都合
も生じない。つまり、データの消去時のエンデュランス
特性の劣化を有効に防止することができる。また、Ｎ型
不純物層３の存在によって、データの書込時に非選択セ
ルのドレイン拡散領域９とＮ型不純物層３との境界領域
でバンド間トンネリングが発生するのも防止される。こ
れにより、データの書込時に非選択セルで発生するバン
ド間トンネリングによるドレインディスターブ現象も軽
減される。
【００６４】また、この第１実施例では、Ｎ型不純物層
３の真下にＰ型不純物層２を形成することによって、書
込特性の低下を防止することができる。すなわち、Ｎ型
不純物層３の存在によって、形成されるチャネルはＮ型
不純物層３の下に位置するようになるので、そのチャネ
ルへのフローティングゲート電極５からの電界が従来に
比べて弱められ、書込効率が低下する恐れがある。そこ
で、本実施例では、Ｎ型不純物層３を覆うようにＰ型不
純物層２を形成し、そのＰ型不純物層２の不純物濃度を
高くすることによって、Ｐ型不純物層２とドレイン拡散
領域９との境界領域においてより高い電界を発生させ
る。これにより、アバランシェ現象が促進され、書込効
率を向上させることができる。この結果、Ｎ型不純物層
３を設けたことによる書込効率の低下を有効に防止する
ことができる。
３の真下にＰ型不純物層２を形成することによって、書
込特性の低下を防止することができる。すなわち、Ｎ型
不純物層３の存在によって、形成されるチャネルはＮ型
不純物層３の下に位置するようになるので、そのチャネ
ルへのフローティングゲート電極５からの電界が従来に
比べて弱められ、書込効率が低下する恐れがある。そこ
で、本実施例では、Ｎ型不純物層３を覆うようにＰ型不
純物層２を形成し、そのＰ型不純物層２の不純物濃度を
高くすることによって、Ｐ型不純物層２とドレイン拡散
領域９との境界領域においてより高い電界を発生させ
る。これにより、アバランシェ現象が促進され、書込効
率を向上させることができる。この結果、Ｎ型不純物層
３を設けたことによる書込効率の低下を有効に防止する
ことができる。
【００６５】さらに、この第１実施例では、Ｐ型不純物
層２をドレイン拡散領域９およびソース拡散領域１０の
接合深さよりもその深さが浅くなるように形成すること
によって、Ｎ型不純物層３のＰ型シリコン基板１の表面
からの深さを浅くしている。すなわち、Ｎ型不純物層３
の深さは、その下に形成されるＰ型不純物層２の深さを
変えることによって或る程度制御可能であり、Ｐ型不純
物層２の深さを浅くすることによりＮ型不純物層３の深
さもそれに比例して浅くすることができる。このよう
に、Ｎ型不純物層３の深さを浅くすることにより、Ｎ型
不純物層３の下に形成されるチャネルをフローティング
ゲート電極５に極力近づけることができ、フローティン
グゲート電極５からチャネルに加えられる電界が弱めら
れるのが有効に防止される。この結果、素子の微細化に
伴って発生するフローティングゲート電極５からの制御
が不可能となるいわゆるパンチスルー現象を極力防止す
ることができる。つまり、この第１実施例では、パンチ
スルー現象を極力防止しながら、データの消去時に発生
するエンデュランス特性の劣化を有効に防止することが
できる。
層２をドレイン拡散領域９およびソース拡散領域１０の
接合深さよりもその深さが浅くなるように形成すること
によって、Ｎ型不純物層３のＰ型シリコン基板１の表面
からの深さを浅くしている。すなわち、Ｎ型不純物層３
の深さは、その下に形成されるＰ型不純物層２の深さを
変えることによって或る程度制御可能であり、Ｐ型不純
物層２の深さを浅くすることによりＮ型不純物層３の深
さもそれに比例して浅くすることができる。このよう
に、Ｎ型不純物層３の深さを浅くすることにより、Ｎ型
不純物層３の下に形成されるチャネルをフローティング
ゲート電極５に極力近づけることができ、フローティン
グゲート電極５からチャネルに加えられる電界が弱めら
れるのが有効に防止される。この結果、素子の微細化に
伴って発生するフローティングゲート電極５からの制御
が不可能となるいわゆるパンチスルー現象を極力防止す
ることができる。つまり、この第１実施例では、パンチ
スルー現象を極力防止しながら、データの消去時に発生
するエンデュランス特性の劣化を有効に防止することが
できる。
【００６６】また、この第１実施例では、ドレイン拡散
領域９をフローティングゲート電極５と重ならないいわ
ゆるオフセット構造に形成することにより、データの書
込時に非選択セルで発生するドレインディスターブ現象
を有効に防止することができる。すなわち、ドレイン拡
散領域９をフローティングゲート電極５と重ならないよ
うに形成することによって、データの書込時に非選択セ
ルのフローティングゲート電極５とドレイン拡散領域９
との間の電界が従来に比べて弱められるので、Ｆ−Ｎト
ンネリングによるドレインディスターブ現象を有効に防
止することができる。また、ドレイン拡散領域９をフロ
ーティングゲート電極５と重ならないように形成するこ
とによって、データの消去時に非選択セルの電界集中が
発生する位置がフローティングゲート電極５の直下に位
置しなくなるので、バンド間トンネリングにより発生す
るホールもフローティングゲート電極５の直下に位置し
なくなる。これにより、バンド間トンネリングによるホ
ールがフローティングゲート電極５に注入されるのが防
止されるので、バンド間トンネリングによるドレインデ
ィスターブ現象をも有効に防止することができる。
領域９をフローティングゲート電極５と重ならないいわ
ゆるオフセット構造に形成することにより、データの書
込時に非選択セルで発生するドレインディスターブ現象
を有効に防止することができる。すなわち、ドレイン拡
散領域９をフローティングゲート電極５と重ならないよ
うに形成することによって、データの書込時に非選択セ
ルのフローティングゲート電極５とドレイン拡散領域９
との間の電界が従来に比べて弱められるので、Ｆ−Ｎト
ンネリングによるドレインディスターブ現象を有効に防
止することができる。また、ドレイン拡散領域９をフロ
ーティングゲート電極５と重ならないように形成するこ
とによって、データの消去時に非選択セルの電界集中が
発生する位置がフローティングゲート電極５の直下に位
置しなくなるので、バンド間トンネリングにより発生す
るホールもフローティングゲート電極５の直下に位置し
なくなる。これにより、バンド間トンネリングによるホ
ールがフローティングゲート電極５に注入されるのが防
止されるので、バンド間トンネリングによるドレインデ
ィスターブ現象をも有効に防止することができる。
【００６７】このように、この第１実施例のフラッシュ
ＥＥＰＲＯＭでは、データの消去時に発生するエンデュ
ランス特性の劣化と、データの書込時に発生するドレイ
ンディスターブ現象を有効に防止することができ、素子
の微細化も図ることができる。これにより、フラッシュ
ＥＥＰＲＯＭの信頼性を向上させることができる。
ＥＥＰＲＯＭでは、データの消去時に発生するエンデュ
ランス特性の劣化と、データの書込時に発生するドレイ
ンディスターブ現象を有効に防止することができ、素子
の微細化も図ることができる。これにより、フラッシュ
ＥＥＰＲＯＭの信頼性を向上させることができる。
【００６８】次に、図２を参照して、第１実施例のフラ
ッシュＥＥＰＲＯＭの動作について説明する。
ッシュＥＥＰＲＯＭの動作について説明する。
【００６９】まず、書込動作においては、ドレイン拡散
領域９に６〜８Ｖ程度の電圧ＶD1、コントロールゲート
電極７に１０〜１５Ｖ程度の電圧ＶG1が印加される。こ
の電圧ＶD1、ＶG1の印加によって、ドレイン拡散領域９
とＰ型不純物層２との境界領域の近傍で高電界が発生す
る。この高電界によってアバランシェ降伏現象が発生
し、これにより高いエネルギを有する電子が発生する。
この電子の一部は、コントロールゲート電極７に印加さ
れた電圧ＶG1による電荷によって、フローティングゲー
ト電極５に引き寄せられて注入される。このようにフロ
ーティングゲート電極５に電子の蓄積が行なわれると、
コントロールゲートトランジスタのしきい値電圧ＶTHが
高くなる。このしきい値電圧ＶTHが所定の値よりも高く
なった状態が書込まれた状態であり、“０”の状態と呼
ばれる。
領域９に６〜８Ｖ程度の電圧ＶD1、コントロールゲート
電極７に１０〜１５Ｖ程度の電圧ＶG1が印加される。こ
の電圧ＶD1、ＶG1の印加によって、ドレイン拡散領域９
とＰ型不純物層２との境界領域の近傍で高電界が発生す
る。この高電界によってアバランシェ降伏現象が発生
し、これにより高いエネルギを有する電子が発生する。
この電子の一部は、コントロールゲート電極７に印加さ
れた電圧ＶG1による電荷によって、フローティングゲー
ト電極５に引き寄せられて注入される。このようにフロ
ーティングゲート電極５に電子の蓄積が行なわれると、
コントロールゲートトランジスタのしきい値電圧ＶTHが
高くなる。このしきい値電圧ＶTHが所定の値よりも高く
なった状態が書込まれた状態であり、“０”の状態と呼
ばれる。
【００７０】次に、消去動作においては、ソース拡散領
域１０に１０〜１２Ｖ程度の電圧Ｖ S が印加され、コン
トロールゲート電極７は接地電位、ドレイン拡散領域９
はフローティング状態に保持される。ソース拡散領域１
０に印加された電圧ＶS による電界によって、フローテ
ィングゲート電極５の中の電子は薄い酸化膜４をＦ−Ｎ
トンネル現象によって通過する。このようにしてフロー
ティングゲート電極５中の電子が引き抜かれることによ
って、コントロールゲートトランジスタのしきい値電圧
ＶTHが低くなる。このしきい値電圧ＶTHが所定の値より
も低くなった状態が消去された状態であり、“１”の状
態と呼ばれる。なお、消去動作の際にソース拡散領域１
０に高電圧が印加されるが、本実施例ではチャネル領域
の表面にＮ型不純物層３が形成されているため、Ｎ型不
純物層３とＮ型のソース拡散領域１０との間で高電界が
かかることはない。これにより、本実施例では、従来消
去動作の際に発生していたエンデュランス特性の劣化を
有効に防止することができる。
域１０に１０〜１２Ｖ程度の電圧Ｖ S が印加され、コン
トロールゲート電極７は接地電位、ドレイン拡散領域９
はフローティング状態に保持される。ソース拡散領域１
０に印加された電圧ＶS による電界によって、フローテ
ィングゲート電極５の中の電子は薄い酸化膜４をＦ−Ｎ
トンネル現象によって通過する。このようにしてフロー
ティングゲート電極５中の電子が引き抜かれることによ
って、コントロールゲートトランジスタのしきい値電圧
ＶTHが低くなる。このしきい値電圧ＶTHが所定の値より
も低くなった状態が消去された状態であり、“１”の状
態と呼ばれる。なお、消去動作の際にソース拡散領域１
０に高電圧が印加されるが、本実施例ではチャネル領域
の表面にＮ型不純物層３が形成されているため、Ｎ型不
純物層３とＮ型のソース拡散領域１０との間で高電界が
かかることはない。これにより、本実施例では、従来消
去動作の際に発生していたエンデュランス特性の劣化を
有効に防止することができる。
【００７１】さらに、読出動作においては、コントロー
ルゲート電極７に５Ｖ程度の電圧Ｖ G2、ドレイン拡散領
域９に１〜２Ｖ程度の電圧ＶD2が印加される。そのと
き、コントロールゲートトランジスタのチャネル領域に
電流が流れるかどうか、すなわちコントロールゲートト
ランジスタがｏｎ状態かｏｆｆ状態かによって上記した
“１”、“０”の判定が行なわれる。これにより、情報
の読出が行なわれる。
ルゲート電極７に５Ｖ程度の電圧Ｖ G2、ドレイン拡散領
域９に１〜２Ｖ程度の電圧ＶD2が印加される。そのと
き、コントロールゲートトランジスタのチャネル領域に
電流が流れるかどうか、すなわちコントロールゲートト
ランジスタがｏｎ状態かｏｆｆ状態かによって上記した
“１”、“０”の判定が行なわれる。これにより、情報
の読出が行なわれる。
【００７２】図３〜図１３は、図１に示した第１実施例
のフラッシュＥＥＰＲＯＭの製造プロセス（第１工程〜
第１１工程）を説明するための断面構造図である。図１
および図３〜図１３を参照して、次に第１実施例のフラ
ッシュＥＥＰＲＯＭの製造プロセスについて説明する。
のフラッシュＥＥＰＲＯＭの製造プロセス（第１工程〜
第１１工程）を説明するための断面構造図である。図１
および図３〜図１３を参照して、次に第１実施例のフラ
ッシュＥＥＰＲＯＭの製造プロセスについて説明する。
【００７３】まず、図３に示すように、Ｐ型シリコン基
板１の主表面上の所定領域にウェル領域および素子分離
酸化膜（図示せず）を形成する。その後、Ｎ型の不純物
である砒素（Ａｓ）を１０ＫｅＶ、〜１０12／ｃｍ2 の
注入条件下でイオン注入するとともに、Ｐ型の不純物で
あるボロン（Ｂ）を５０ＫｅＶ、〜１０13／ｃｍ2 の条
件下でイオン注入する。これにより、Ｐ型不純物層２ａ
とＮ型不純物層３ａが形成される。このＮ型不純物層３
ａの形成によって、後述するベリッドチャネル型のメモ
リセルの形成が可能となる。また、Ｐ型不純物層２ａ
は、後述するドレイン拡散領域９およびソース拡散領域
１０よりもその深さが浅くなるように形成する。
板１の主表面上の所定領域にウェル領域および素子分離
酸化膜（図示せず）を形成する。その後、Ｎ型の不純物
である砒素（Ａｓ）を１０ＫｅＶ、〜１０12／ｃｍ2 の
注入条件下でイオン注入するとともに、Ｐ型の不純物で
あるボロン（Ｂ）を５０ＫｅＶ、〜１０13／ｃｍ2 の条
件下でイオン注入する。これにより、Ｐ型不純物層２ａ
とＮ型不純物層３ａが形成される。このＮ型不純物層３
ａの形成によって、後述するベリッドチャネル型のメモ
リセルの形成が可能となる。また、Ｐ型不純物層２ａ
は、後述するドレイン拡散領域９およびソース拡散領域
１０よりもその深さが浅くなるように形成する。
【００７４】次に、図４に示すように、全面に１００Å
程度の厚みを有する酸化膜層４ａを形成した後、その酸
化膜層４ａ上に第１のポリシリコン層５ａを１０００Å
程度の厚みで形成する。そして、その第１のポリシリコ
ン層５ａ上に酸化膜と窒化膜との複合膜からなる層間絶
縁膜層６ａを２００Å程度の厚みで形成した後、その層
間絶縁膜層６ａ上に第２のポリシリコン層７ａを２５０
０Å程度の厚みで形成する。
程度の厚みを有する酸化膜層４ａを形成した後、その酸
化膜層４ａ上に第１のポリシリコン層５ａを１０００Å
程度の厚みで形成する。そして、その第１のポリシリコ
ン層５ａ上に酸化膜と窒化膜との複合膜からなる層間絶
縁膜層６ａを２００Å程度の厚みで形成した後、その層
間絶縁膜層６ａ上に第２のポリシリコン層７ａを２５０
０Å程度の厚みで形成する。
【００７５】次に、図５に示すように、第２のポリシリ
コン層７ａ上の所定領域にレジスト１５を形成する。そ
のレジスト１５をマスクとして異方性エッチングを行な
うことによって、第２のポリシリコン層７ａ、層間絶縁
膜層６ａ、第１のポリシリコン層５ａ、および酸化膜層
４ａをパターニングする。これにより、図６に示すよう
なコントロールゲート電極７、層間絶縁膜６、フローテ
ィングゲート電極５、および酸化膜４が形成される。こ
の後、レジスト１５を除去する。
コン層７ａ上の所定領域にレジスト１５を形成する。そ
のレジスト１５をマスクとして異方性エッチングを行な
うことによって、第２のポリシリコン層７ａ、層間絶縁
膜層６ａ、第１のポリシリコン層５ａ、および酸化膜層
４ａをパターニングする。これにより、図６に示すよう
なコントロールゲート電極７、層間絶縁膜６、フローテ
ィングゲート電極５、および酸化膜４が形成される。こ
の後、レジスト１５を除去する。
【００７６】次に、図７に示すように、メモリセルのド
レイン拡散領域となる領域を覆うようにレジスト１６を
形成する。このレジスト１６およびコントロールゲート
電極７をマスクとしてＰ型シリコン基板１の主表面に砒
素（Ａｓ）を３５ＫｅＶ、１×１０16／ｃｍ2 の条件下
でイオン注入する。これにより、ソース拡散領域１０が
形成される。この後、レジスト１６を除去する。
レイン拡散領域となる領域を覆うようにレジスト１６を
形成する。このレジスト１６およびコントロールゲート
電極７をマスクとしてＰ型シリコン基板１の主表面に砒
素（Ａｓ）を３５ＫｅＶ、１×１０16／ｃｍ2 の条件下
でイオン注入する。これにより、ソース拡散領域１０が
形成される。この後、レジスト１６を除去する。
【００７７】次に、図８に示すように、全面に２０００
Å程度の厚みを有する酸化膜層８ａを形成した後、異方
性のリアクティブイオンエッチングを行なう。これによ
り、図９に示されるようなサイドウォール酸化膜８が形
成される。このようにして形成されるサイドウォール酸
化膜８のＰ型シリコン基板１の主表面に沿った方向の長
さは２０００Å程度である。すなわち、サイドウォール
酸化膜８のＰ型シリコン基板１の主表面に沿った方向の
長さは、酸化膜層８ａ（図８参照）の厚みとほぼ同じ大
きさになる。したがって、酸化膜層８ａの厚みを調整す
ることによって、サイドウォール酸化膜８のＰ型シリコ
ン基板１の主表面に沿った方向の長さを容易に制御する
ことができる。
Å程度の厚みを有する酸化膜層８ａを形成した後、異方
性のリアクティブイオンエッチングを行なう。これによ
り、図９に示されるようなサイドウォール酸化膜８が形
成される。このようにして形成されるサイドウォール酸
化膜８のＰ型シリコン基板１の主表面に沿った方向の長
さは２０００Å程度である。すなわち、サイドウォール
酸化膜８のＰ型シリコン基板１の主表面に沿った方向の
長さは、酸化膜層８ａ（図８参照）の厚みとほぼ同じ大
きさになる。したがって、酸化膜層８ａの厚みを調整す
ることによって、サイドウォール酸化膜８のＰ型シリコ
ン基板１の主表面に沿った方向の長さを容易に制御する
ことができる。
【００７８】次に、図１０に示すように、ソース拡散領
域１０を覆うようにレジスト１７を形成する。レジスト
１７、コントロールゲート電極７、およびサイドウォー
ル酸化膜８をマスクとしてＰ型シリコン基板１に砒素
（Ａｓ）を３５ＫｅＶ、５×１０15／ｃｍ2 の条件下で
イオン注入する。これにより、ドレイン拡散領域９が形
成される。ここで、ドレイン拡散領域９は、サイドウォ
ール酸化膜８をマスクとして形成されるため、ドレイン
拡散領域９はフローティングゲート電極５と平面的に重
ならない位置に形成される。すなわち、ドレイン拡散領
域９側がオフセット構造になったメモリセルトランジス
タが形成される。ドレイン拡散領域９のオフセット量
は、上記したサイドウォール酸化膜８のＰ型シリコン基
板１の主表面に沿った方向の長さを調整することなどに
よって容易に制御可能である。また、ドレイン拡散領域
９を形成することによって、チャネル領域の表面領域に
Ｎ型不純物層３が形成されたいわゆるベリッドチャネル
型のメモリセルトランジスタが完成される。なお、Ｎ型
不純物層３を覆うＰ型不純物層２は、前述したように、
ドレイン拡散領域９およびソース拡散領域１０の接合深
さよりも浅くなるように形成されている。このようにし
てドレイン拡散領域９を形成した後、レジスト１７を除
去する。
域１０を覆うようにレジスト１７を形成する。レジスト
１７、コントロールゲート電極７、およびサイドウォー
ル酸化膜８をマスクとしてＰ型シリコン基板１に砒素
（Ａｓ）を３５ＫｅＶ、５×１０15／ｃｍ2 の条件下で
イオン注入する。これにより、ドレイン拡散領域９が形
成される。ここで、ドレイン拡散領域９は、サイドウォ
ール酸化膜８をマスクとして形成されるため、ドレイン
拡散領域９はフローティングゲート電極５と平面的に重
ならない位置に形成される。すなわち、ドレイン拡散領
域９側がオフセット構造になったメモリセルトランジス
タが形成される。ドレイン拡散領域９のオフセット量
は、上記したサイドウォール酸化膜８のＰ型シリコン基
板１の主表面に沿った方向の長さを調整することなどに
よって容易に制御可能である。また、ドレイン拡散領域
９を形成することによって、チャネル領域の表面領域に
Ｎ型不純物層３が形成されたいわゆるベリッドチャネル
型のメモリセルトランジスタが完成される。なお、Ｎ型
不純物層３を覆うＰ型不純物層２は、前述したように、
ドレイン拡散領域９およびソース拡散領域１０の接合深
さよりも浅くなるように形成されている。このようにし
てドレイン拡散領域９を形成した後、レジスト１７を除
去する。
【００７９】次に、図１１に示すように、ＣＶＤ法など
を用いて５０００〜１５０００Å程度の厚みを有する層
間絶縁膜１１を形成した後、リフロー法により８００〜
１０００℃の温度条件下で熱処理を施すことによってそ
の表面を平坦化する。なお、層間絶縁膜１１は、たとえ
ば、ＰＳＧ膜やＢＰＳＧ膜とノンドープ酸化膜との積層
膜、またはＰＳＧ膜やＢＰＳＧ膜と窒化膜とノンドープ
酸化膜との積層膜などによって形成する。
を用いて５０００〜１５０００Å程度の厚みを有する層
間絶縁膜１１を形成した後、リフロー法により８００〜
１０００℃の温度条件下で熱処理を施すことによってそ
の表面を平坦化する。なお、層間絶縁膜１１は、たとえ
ば、ＰＳＧ膜やＢＰＳＧ膜とノンドープ酸化膜との積層
膜、またはＰＳＧ膜やＢＰＳＧ膜と窒化膜とノンドープ
酸化膜との積層膜などによって形成する。
【００８０】次に、図１２に示すように、層間絶縁膜１
１のドレイン拡散領域９上に位置する領域に、０．６〜
１．５μｍ程度の開口寸法を有するコンタクトホール１
１ａを形成する。
１のドレイン拡散領域９上に位置する領域に、０．６〜
１．５μｍ程度の開口寸法を有するコンタクトホール１
１ａを形成する。
【００８１】次に、図１３に示すように、コンタクトホ
ール１１ａ内でドレイン拡散領域９に電気的に接続する
とともに層間絶縁膜１１の表面上に沿って延びるよう
に、５００Å程度の厚みを有するＴｉＮ膜からなるチタ
ン合金膜１２を形成する。
ール１１ａ内でドレイン拡散領域９に電気的に接続する
とともに層間絶縁膜１１の表面上に沿って延びるよう
に、５００Å程度の厚みを有するＴｉＮ膜からなるチタ
ン合金膜１２を形成する。
【００８２】最後に、図１に示したように、スパッタリ
ング法などを用いてチタン合金膜１２上に１００００Å
程度の厚みを有するアルミニウム合金膜１３を形成す
る。そして、写真製版技術とドライエッチング技術とを
用いて、チタン合金膜１２とアルミニウム合金膜１３と
をパターニングする。これにより、チタン合金膜１２と
アルミニウム合金膜１３とからなり、ドレイン拡散領域
９に電気的に接続されたビット線が形成される。このよ
うにして、第１実施例のフラッシュＥＥＰＲＯＭが完成
される。
ング法などを用いてチタン合金膜１２上に１００００Å
程度の厚みを有するアルミニウム合金膜１３を形成す
る。そして、写真製版技術とドライエッチング技術とを
用いて、チタン合金膜１２とアルミニウム合金膜１３と
をパターニングする。これにより、チタン合金膜１２と
アルミニウム合金膜１３とからなり、ドレイン拡散領域
９に電気的に接続されたビット線が形成される。このよ
うにして、第１実施例のフラッシュＥＥＰＲＯＭが完成
される。
【００８３】実施例２ 図１４は、本発明の第２実施例によるスタックゲート型
のフラッシュＥＥＰＲＯＭのメモリセル部分を示した断
面構造図である。図１４を参照して、この第２実施例の
フラッシュＥＥＰＲＯＭは、基本的には図１および図２
に示した第１実施例のフラッシュＥＥＰＲＯＭの構造と
同じである。この第２実施例では、さらにソース拡散領
域１０を覆うようにＮ- 不純物拡散層２１を形成してい
る。これにより、第１実施例で説明した効果に加えて、
データの消去時にソース拡散層１０の近傍に発生するバ
ンド間トンネリングをさらに低減できるという効果を奏
する。すなわち、Ｎ型のソース拡散領域１０と、Ｐ型不
純物層２およびＰ型シリコン基板１との境界領域のすべ
てにＮ- 不純物拡散層２１を形成することによって、そ
の境界領域での電界集中を緩和することができる。この
結果、データの消去時にソース拡散領域１０の近傍で発
生するバンド間トンネリングをさらに低減することがで
きる。これにより、バンド間トンネリングにより発生し
たホールが酸化膜４にトラップされてフローティングゲ
ート電極５から電子が引き抜きにくくなるいわゆるエン
デュランス特性の劣化をより有効に防止することができ
る。
のフラッシュＥＥＰＲＯＭのメモリセル部分を示した断
面構造図である。図１４を参照して、この第２実施例の
フラッシュＥＥＰＲＯＭは、基本的には図１および図２
に示した第１実施例のフラッシュＥＥＰＲＯＭの構造と
同じである。この第２実施例では、さらにソース拡散領
域１０を覆うようにＮ- 不純物拡散層２１を形成してい
る。これにより、第１実施例で説明した効果に加えて、
データの消去時にソース拡散層１０の近傍に発生するバ
ンド間トンネリングをさらに低減できるという効果を奏
する。すなわち、Ｎ型のソース拡散領域１０と、Ｐ型不
純物層２およびＰ型シリコン基板１との境界領域のすべ
てにＮ- 不純物拡散層２１を形成することによって、そ
の境界領域での電界集中を緩和することができる。この
結果、データの消去時にソース拡散領域１０の近傍で発
生するバンド間トンネリングをさらに低減することがで
きる。これにより、バンド間トンネリングにより発生し
たホールが酸化膜４にトラップされてフローティングゲ
ート電極５から電子が引き抜きにくくなるいわゆるエン
デュランス特性の劣化をより有効に防止することができ
る。
【００８４】図１５は、図１４に示した第２実施例のフ
ラッシュＥＥＰＲＯＭの製造プロセスを説明するための
断面構造図である。図１５を参照して、この第２実施例
のフラッシュＥＥＰＲＯＭの製造プロセスでは、ソース
拡散領域１０を形成するまでの工程は、図３〜図７に示
した第１実施例のフラッシュＥＥＰＲＯＭの製造プロセ
スと同じである。そして、ソース拡散領域１０を形成し
た後、同じレジスト１６をマスクとして、リン（Ｐ）を
５０ＫｅＶ、５×１０14／ｃｍ2 の条件下でイオン注入
する。これにより、Ｎ- 不純物拡散層２１が形成され
る。この後、図８〜図１３に示した第１実施例の製造プ
ロセスと同様の製造プロセスを経て、第２実施例のフラ
ッシュＥＥＰＲＯＭが完成される。
ラッシュＥＥＰＲＯＭの製造プロセスを説明するための
断面構造図である。図１５を参照して、この第２実施例
のフラッシュＥＥＰＲＯＭの製造プロセスでは、ソース
拡散領域１０を形成するまでの工程は、図３〜図７に示
した第１実施例のフラッシュＥＥＰＲＯＭの製造プロセ
スと同じである。そして、ソース拡散領域１０を形成し
た後、同じレジスト１６をマスクとして、リン（Ｐ）を
５０ＫｅＶ、５×１０14／ｃｍ2 の条件下でイオン注入
する。これにより、Ｎ- 不純物拡散層２１が形成され
る。この後、図８〜図１３に示した第１実施例の製造プ
ロセスと同様の製造プロセスを経て、第２実施例のフラ
ッシュＥＥＰＲＯＭが完成される。
【００８５】実施例３ 図１６は、本発明の第３実施例によるスタックゲート型
のフラッシュＥＥＰＲＯＭのメモリセル部分を示した断
面構造図である。図１６を参照して、この第３実施例の
フラッシュＥＥＰＲＯＭの構造も、基本的には図１およ
び図２に示した第１実施例のフラッシュＥＥＰＲＯＭの
構造と同じである。この第３実施例では、さらにドレイ
ン拡散領域９を覆うようにＰ+ 不純物拡散層３１を形成
している。これにより、さらにデータの書込時の書込効
率を向上させることができるという効果を奏する。すな
わち、Ｎ型のドレイン拡散領域９の接合領域のすべてが
Ｐ + 不純物拡散層３１によって覆われているので、デー
タの書込時にドレイン拡散領域９とＰ+ 不純物拡散層３
１との境界領域でより高電界が発生しやすくなり、アバ
ランシェ現象が促進される。この結果、アバランシェ現
象により発生する電子の量も多くなり、その電子がデー
タの書込時にフローティングゲート電極５に注入されや
すくなる。しかも、第１実施例の効果により高電界領域
がＰ型シリコン基板１の表面に形成されないため、ドレ
インディスターブ現象は防止できる。これにより、図１
および図２に示した第１実施例のフラッシュＥＥＰＲＯ
Ｍに比べて書込効率をより向上させることができる。
のフラッシュＥＥＰＲＯＭのメモリセル部分を示した断
面構造図である。図１６を参照して、この第３実施例の
フラッシュＥＥＰＲＯＭの構造も、基本的には図１およ
び図２に示した第１実施例のフラッシュＥＥＰＲＯＭの
構造と同じである。この第３実施例では、さらにドレイ
ン拡散領域９を覆うようにＰ+ 不純物拡散層３１を形成
している。これにより、さらにデータの書込時の書込効
率を向上させることができるという効果を奏する。すな
わち、Ｎ型のドレイン拡散領域９の接合領域のすべてが
Ｐ + 不純物拡散層３１によって覆われているので、デー
タの書込時にドレイン拡散領域９とＰ+ 不純物拡散層３
１との境界領域でより高電界が発生しやすくなり、アバ
ランシェ現象が促進される。この結果、アバランシェ現
象により発生する電子の量も多くなり、その電子がデー
タの書込時にフローティングゲート電極５に注入されや
すくなる。しかも、第１実施例の効果により高電界領域
がＰ型シリコン基板１の表面に形成されないため、ドレ
インディスターブ現象は防止できる。これにより、図１
および図２に示した第１実施例のフラッシュＥＥＰＲＯ
Ｍに比べて書込効率をより向上させることができる。
【００８６】図１７は、図１６に示した第３実施例のフ
ラッシュＥＥＰＲＯＭの製造プロセスを説明するための
断面構造図である。図１７を参照して、ドレイン拡散領
域９を形成するまでの工程は、図３〜図１０に示した第
１実施例のフラッシュＥＥＰＲＯＭの製造プロセスと同
様である。そして、この第３実施例の製造プロセスで
は、ドレイン拡散領域９を形成した後、同じレジスト１
７を用いてＰ+ 不純物拡散層３１を形成する。すなわ
ち、レジスト１７をマスクとして、Ｐ型シリコン基板１
にボロン（Ｂ）を斜め回転イオン注入法を用いて４５
°、５０ＫｅＶ、〜１×１０13／ｃｍ2 の条件下でイオ
ン注入することによって、Ｐ+ 不純物拡散層３１を形成
する。この後、図１１〜図１３に示した第１実施例の製
造プロセスと同様の製造プロセスを経て、第３実施例の
フラッシュＥＥＰＲＯＭが完成される。
ラッシュＥＥＰＲＯＭの製造プロセスを説明するための
断面構造図である。図１７を参照して、ドレイン拡散領
域９を形成するまでの工程は、図３〜図１０に示した第
１実施例のフラッシュＥＥＰＲＯＭの製造プロセスと同
様である。そして、この第３実施例の製造プロセスで
は、ドレイン拡散領域９を形成した後、同じレジスト１
７を用いてＰ+ 不純物拡散層３１を形成する。すなわ
ち、レジスト１７をマスクとして、Ｐ型シリコン基板１
にボロン（Ｂ）を斜め回転イオン注入法を用いて４５
°、５０ＫｅＶ、〜１×１０13／ｃｍ2 の条件下でイオ
ン注入することによって、Ｐ+ 不純物拡散層３１を形成
する。この後、図１１〜図１３に示した第１実施例の製
造プロセスと同様の製造プロセスを経て、第３実施例の
フラッシュＥＥＰＲＯＭが完成される。
【００８７】実施例４ 図１８は、本発明の第４実施例によるスタックゲート型
のフラッシュＥＥＰＲＯＭのメモリセル部分を示した断
面構造図である。図１８を参照して、この第４実施例の
フラッシュＥＥＰＲＯＭは、図１４に示した第２実施例
のフラッシュＥＥＰＲＯＭと、図１６に示した第３実施
例のフラッシュＥＥＰＲＯＭとを組合せた構造を有して
いる。すなわち、ソース拡散領域１０を覆うようにＮ-
不純物拡散層２１が形成されているとともに、ドレイン
拡散領域９を覆うようにＰ+ 不純物拡散層３１が形成さ
れている。これにより、第１実施例で説明した効果に加
えて、さらに第２実施例および第３実施例で説明した両
方の効果を得ることができる。すなわち、Ｎ- 不純物拡
散層２１によってデータの書込時にソース拡散領域１０
の近傍で発生するバンド間トンネリングを低減すること
ができるとともに、Ｐ+ 不純物拡散層３１によってデー
タの書込時のアバランシェ現象を促進させることができ
る。これにより、データの消去時に発生するエンデュラ
ンス特性の劣化を防止することができるとともに、デー
タの書込時の書込効率をより向上させることができる。
のフラッシュＥＥＰＲＯＭのメモリセル部分を示した断
面構造図である。図１８を参照して、この第４実施例の
フラッシュＥＥＰＲＯＭは、図１４に示した第２実施例
のフラッシュＥＥＰＲＯＭと、図１６に示した第３実施
例のフラッシュＥＥＰＲＯＭとを組合せた構造を有して
いる。すなわち、ソース拡散領域１０を覆うようにＮ-
不純物拡散層２１が形成されているとともに、ドレイン
拡散領域９を覆うようにＰ+ 不純物拡散層３１が形成さ
れている。これにより、第１実施例で説明した効果に加
えて、さらに第２実施例および第３実施例で説明した両
方の効果を得ることができる。すなわち、Ｎ- 不純物拡
散層２１によってデータの書込時にソース拡散領域１０
の近傍で発生するバンド間トンネリングを低減すること
ができるとともに、Ｐ+ 不純物拡散層３１によってデー
タの書込時のアバランシェ現象を促進させることができ
る。これにより、データの消去時に発生するエンデュラ
ンス特性の劣化を防止することができるとともに、デー
タの書込時の書込効率をより向上させることができる。
【００８８】図１９および図２０は、図１８に示した第
４実施例のフラッシュＥＥＰＲＯＭの製造プロセスを説
明するための断面構造図である。まず、図１９を参照し
て、ソース拡散領域１０を形成するまでの製造プロセス
は、図３〜図７に示した第１実施例の製造プロセスと同
様である。そして、ソース拡散領域１０を形成した後、
同じレジスト１６をマスクとして、リン（Ｐ）をＰ型シ
リコン基板１に５０ＫｅＶ、５×１０14／ｃｍ2 の条件
下でイオン注入することによって、Ｎ- 不純物拡散層２
１を形成する。この後、図８〜図１０に示した第１実施
例の製造プロセスと同様の製造プロセスを経て、ドレイ
ン拡散領域９を形成する。そして、図２０に示すよう
に、同じレジスト１７をマスクとして、Ｐ型シリコン基
板１にボロン（Ｂ）を斜め回転イオン注入法を用いて、
４５°、５０ＫｅＶ、〜１×１０13／ｃｍ2 の条件下で
イオン注入する。これにより、Ｐ+ 不純物拡散層３１を
形成する。この後、図１１〜図１３に示した第１実施例
と同様の製造プロセスを経て、第４実施例のフラッシュ
ＥＥＰＲＯＭが完成される。
４実施例のフラッシュＥＥＰＲＯＭの製造プロセスを説
明するための断面構造図である。まず、図１９を参照し
て、ソース拡散領域１０を形成するまでの製造プロセス
は、図３〜図７に示した第１実施例の製造プロセスと同
様である。そして、ソース拡散領域１０を形成した後、
同じレジスト１６をマスクとして、リン（Ｐ）をＰ型シ
リコン基板１に５０ＫｅＶ、５×１０14／ｃｍ2 の条件
下でイオン注入することによって、Ｎ- 不純物拡散層２
１を形成する。この後、図８〜図１０に示した第１実施
例の製造プロセスと同様の製造プロセスを経て、ドレイ
ン拡散領域９を形成する。そして、図２０に示すよう
に、同じレジスト１７をマスクとして、Ｐ型シリコン基
板１にボロン（Ｂ）を斜め回転イオン注入法を用いて、
４５°、５０ＫｅＶ、〜１×１０13／ｃｍ2 の条件下で
イオン注入する。これにより、Ｐ+ 不純物拡散層３１を
形成する。この後、図１１〜図１３に示した第１実施例
と同様の製造プロセスを経て、第４実施例のフラッシュ
ＥＥＰＲＯＭが完成される。
【００８９】実施例５ 図２１は、本発明の第５実施例によるスタックゲート型
のフラッシュＥＥＰＲＯＭのメモリセル部分を示した断
面構造図である。図２１を参照して、この第５実施例が
図２に示した第１実施例と異なる点は、ドレイン拡散領
域４９のみならずソース拡散領域５０をもオフセット構
造にしていることである。これにより、第１実施例で説
明した効果に加えて、後述するように製造プロセスが容
易になるという効果を奏する。
のフラッシュＥＥＰＲＯＭのメモリセル部分を示した断
面構造図である。図２１を参照して、この第５実施例が
図２に示した第１実施例と異なる点は、ドレイン拡散領
域４９のみならずソース拡散領域５０をもオフセット構
造にしていることである。これにより、第１実施例で説
明した効果に加えて、後述するように製造プロセスが容
易になるという効果を奏する。
【００９０】図２２および図２３は、図２１に示した第
５実施例のフラッシュＥＥＰＲＯＭの製造プロセスを説
明するための断面構造図である。まず、図２２を参照し
て、この第５実施例の製造プロセスでは、図３〜図６に
示した第１実施例の製造プロセスと同様の製造プロセス
を経て、酸化膜４、フローティングゲート電極５、層間
絶縁膜６、およびコントロールゲート電極７を形成す
る。そしてその後、図８および図９に示した第１実施例
の製造プロセスと同様の製造プロセスを経て、コントロ
ールゲート電極７およびフローティングゲート電極５の
両側壁部分にサイドウォール酸化膜８を形成する。この
後、図２３に示すように、コントロールゲート電極７お
よびサイドウォール酸化膜８をマスクとして、Ｐ型シリ
コン基板１に砒素（Ａｓ）を３５ＫｅＶ、５×１０15／
ｃｍ2 の条件下でイオン注入することによって、ドレイ
ン拡散領域４９とソース拡散領域５０とを同時に形成す
る。このように、この第５実施例では、ドレイン拡散領
域４９とソース拡散領域５０とを同一の製造プロセスで
形成できるため、製造プロセスを簡略化できるという利
点がある。また、この第５実施例では、ドレイン拡散領
域４９とソース拡散領域５０の形成時に、第１〜第４実
施例のようにゲート電極５とドレイン拡散領域またはソ
ース拡散領域との上にレジストを形成する必要がない。
このため、素子が微細化されてフローティングゲート電
極５のゲート長が短くなった場合にマスクずれの制限か
らレジストを形成できなくなるという不都合もない。こ
のように、この第５実施例のフラッシュＥＥＰＲＯＭ
は、素子の微細化に適した構造を有している。この後、
図１１〜図１３に示した第１実施例の製造プロセスと同
様の製造プロセスを経て、第５実施例のフラッシュＥＥ
ＰＲＯＭが完成される。
５実施例のフラッシュＥＥＰＲＯＭの製造プロセスを説
明するための断面構造図である。まず、図２２を参照し
て、この第５実施例の製造プロセスでは、図３〜図６に
示した第１実施例の製造プロセスと同様の製造プロセス
を経て、酸化膜４、フローティングゲート電極５、層間
絶縁膜６、およびコントロールゲート電極７を形成す
る。そしてその後、図８および図９に示した第１実施例
の製造プロセスと同様の製造プロセスを経て、コントロ
ールゲート電極７およびフローティングゲート電極５の
両側壁部分にサイドウォール酸化膜８を形成する。この
後、図２３に示すように、コントロールゲート電極７お
よびサイドウォール酸化膜８をマスクとして、Ｐ型シリ
コン基板１に砒素（Ａｓ）を３５ＫｅＶ、５×１０15／
ｃｍ2 の条件下でイオン注入することによって、ドレイ
ン拡散領域４９とソース拡散領域５０とを同時に形成す
る。このように、この第５実施例では、ドレイン拡散領
域４９とソース拡散領域５０とを同一の製造プロセスで
形成できるため、製造プロセスを簡略化できるという利
点がある。また、この第５実施例では、ドレイン拡散領
域４９とソース拡散領域５０の形成時に、第１〜第４実
施例のようにゲート電極５とドレイン拡散領域またはソ
ース拡散領域との上にレジストを形成する必要がない。
このため、素子が微細化されてフローティングゲート電
極５のゲート長が短くなった場合にマスクずれの制限か
らレジストを形成できなくなるという不都合もない。こ
のように、この第５実施例のフラッシュＥＥＰＲＯＭ
は、素子の微細化に適した構造を有している。この後、
図１１〜図１３に示した第１実施例の製造プロセスと同
様の製造プロセスを経て、第５実施例のフラッシュＥＥ
ＰＲＯＭが完成される。
【００９１】実施例６ 図２４は、本発明の第６実施例によるスタックゲート型
のフラッシュＥＥＰＲＯＭのメモリセル部分を示した断
面構造図である。図２４を参照して、この第６実施例の
フラッシュＥＥＰＲＯＭの構造では、図２に示した第１
実施例のフラッシュＥＥＰＲＯＭの構造と異なり、ドレ
イン拡散領域５９がオフセット構造およびサイドウォー
ルを有していない。このため、この第６実施例では、ド
レインディスターブ現象を第１実施例ほど有効に防止す
ることはできないが、第５実施例と同様に素子の微細化
に適した構造を有するとともに、第５実施例よりもさら
に製造プロセスを簡略化することができる。以下に第６
実施例の製造プロセスについて説明する。
のフラッシュＥＥＰＲＯＭのメモリセル部分を示した断
面構造図である。図２４を参照して、この第６実施例の
フラッシュＥＥＰＲＯＭの構造では、図２に示した第１
実施例のフラッシュＥＥＰＲＯＭの構造と異なり、ドレ
イン拡散領域５９がオフセット構造およびサイドウォー
ルを有していない。このため、この第６実施例では、ド
レインディスターブ現象を第１実施例ほど有効に防止す
ることはできないが、第５実施例と同様に素子の微細化
に適した構造を有するとともに、第５実施例よりもさら
に製造プロセスを簡略化することができる。以下に第６
実施例の製造プロセスについて説明する。
【００９２】図２５および図２６は、図２４に示した第
６実施例のフラッシュＥＥＰＲＯＭの製造プロセスを説
明するための断面構造図である。まず、図２５を参照し
て、この第６実施例の製造プロセスでは、図３〜図６に
示した第１実施例と同様の製造プロセスを用いて、酸化
膜４、フローティングゲート電極５、層間絶縁膜６、お
よびコントロールゲート電極７を形成する。この後、図
２６に示すように、コントロールゲート電極７をマスク
として、Ｐ型シリコン基板１に砒素（Ａｓ）を３５Ｋｅ
Ｖ、５×１０15／ｃｍ2 の条件下でイオン注入すること
によって、ドレイン拡散領域５９およびソース拡散領域
６０を同時に形成する。このように、この第６実施例で
は、ドレイン拡散領域５９とソース拡散領域６０とを同
一の工程で形成できるため、製造プロセスを簡略化する
ことができる。また、ドレイン拡散領域５９およびソー
ス拡散領域６０ともにオフセット構造を採用していない
ため、それらの形成時にサイドウォール酸化膜をマスク
として用いる必要がない。このため、サイドウォール酸
化膜を形成する工程も省略することができ、さらに製造
プロセスを簡略化することができる。図２６に示した製
造プロセスの後、図１１〜図１３に示した第１実施例と
同様の製造プロセスを経て、第６実施例のフラッシュＥ
ＥＰＲＯＭが完成される。
６実施例のフラッシュＥＥＰＲＯＭの製造プロセスを説
明するための断面構造図である。まず、図２５を参照し
て、この第６実施例の製造プロセスでは、図３〜図６に
示した第１実施例と同様の製造プロセスを用いて、酸化
膜４、フローティングゲート電極５、層間絶縁膜６、お
よびコントロールゲート電極７を形成する。この後、図
２６に示すように、コントロールゲート電極７をマスク
として、Ｐ型シリコン基板１に砒素（Ａｓ）を３５Ｋｅ
Ｖ、５×１０15／ｃｍ2 の条件下でイオン注入すること
によって、ドレイン拡散領域５９およびソース拡散領域
６０を同時に形成する。このように、この第６実施例で
は、ドレイン拡散領域５９とソース拡散領域６０とを同
一の工程で形成できるため、製造プロセスを簡略化する
ことができる。また、ドレイン拡散領域５９およびソー
ス拡散領域６０ともにオフセット構造を採用していない
ため、それらの形成時にサイドウォール酸化膜をマスク
として用いる必要がない。このため、サイドウォール酸
化膜を形成する工程も省略することができ、さらに製造
プロセスを簡略化することができる。図２６に示した製
造プロセスの後、図１１〜図１３に示した第１実施例と
同様の製造プロセスを経て、第６実施例のフラッシュＥ
ＥＰＲＯＭが完成される。
【００９３】実施例７ 図２７は、本発明の第７実施例によるフラッシュＥＥＰ
ＲＯＭのメモリセル部分を示した断面構造図である。図
２７を参照して、この第７実施例のフラッシュＥＥＰＲ
ＯＭでは、Ｐ型シリコン基板６１の主表面上にチャネル
領域６５を挟むように所定の間隔を隔ててＮ+ 型のドレ
イン拡散領域６２およびソース拡散領域６３が形成され
ている。Ｎ+ 型のソース拡散領域６３を覆うようにＮ-
型のソース拡散領域６４が形成されている。ドレイン拡
散領域６２上にはＮ型の不純物がドープされたポリシリ
コン層からなる５００〜２０００Å程度の厚みを有する
ドレイン導電層６６ａが形成されている。ドレイン導電
層６６ａの上部表面上には２０００Å程度の厚みを有す
るシリコン酸化膜からなる層間絶縁膜６８ａが形成され
ている。ドレイン導電層６６ａと層間絶縁膜６８ａとの
両側壁部分にはシリコン酸化膜からなるサイドウォール
酸化膜６７ａが形成されている。
ＲＯＭのメモリセル部分を示した断面構造図である。図
２７を参照して、この第７実施例のフラッシュＥＥＰＲ
ＯＭでは、Ｐ型シリコン基板６１の主表面上にチャネル
領域６５を挟むように所定の間隔を隔ててＮ+ 型のドレ
イン拡散領域６２およびソース拡散領域６３が形成され
ている。Ｎ+ 型のソース拡散領域６３を覆うようにＮ-
型のソース拡散領域６４が形成されている。ドレイン拡
散領域６２上にはＮ型の不純物がドープされたポリシリ
コン層からなる５００〜２０００Å程度の厚みを有する
ドレイン導電層６６ａが形成されている。ドレイン導電
層６６ａの上部表面上には２０００Å程度の厚みを有す
るシリコン酸化膜からなる層間絶縁膜６８ａが形成され
ている。ドレイン導電層６６ａと層間絶縁膜６８ａとの
両側壁部分にはシリコン酸化膜からなるサイドウォール
酸化膜６７ａが形成されている。
【００９４】ソース拡散領域６３上には５００〜２００
０Å程度の厚みを有するＮ型の不純物がドープされたポ
リシリコン層からなるソース導電層６６ｂが形成されて
いる。ソース導電層６６ｂの上部表面上には２０００Å
程度の厚みを有するシリコン酸化膜からなる層間絶縁膜
６８ｂが形成されている。ソース導電層６６ｂおよび層
間絶縁膜６８ｂの両側壁部分にはシリコン酸化膜からな
るサイドウォール酸化膜６７ｂが形成されている。チャ
ネル領域６５上には１００Å程度の厚みを有する酸化膜
６９が形成されている。酸化膜６９、サイドウォール酸
化膜６７ａ、６７ｂおよび層間絶縁膜６８ａ、６８ｂ上
には１５００Å程度の厚みを有するポリシリコン層から
なるフローティングゲート電極７０が形成されている。
フローティングゲート電極７０上には２００Å程度の厚
みを有する酸化膜と窒化膜との複合膜７１が形成されて
いる。複合膜７１上には１５００Å程度の厚みを有する
ポリシリコン層からなるコントロールゲート電極７２が
形成されている。そして、全面を覆うように５０００〜
１５０００Å程度の厚みを有するその上表面が平坦化さ
れた層間絶縁膜７３が形成されている。その層間絶縁膜
７３および層間絶縁膜６８ａにはそれぞれコンタクトホ
ール７３ａおよび６８ｃが形成されている。コンタクト
ホール６８ｃおよび７３ａ内でドレイン導電層６６ａに
電気的に接続するとともに層間絶縁膜７３の上部表面上
に沿って延びるように５００Å程度の厚みを有するチタ
ン合金膜（ＴｉＮ膜）７４が形成されている。コンタク
トホール６８ｃおよび７３ａ内に位置するチタン合金膜
７４によって囲まれた領域を埋込むとともに層間絶縁膜
７３上のチタン合金膜７４上に沿って延びるように１０
０００Å程度の厚みを有するアルミ合金配線層７５が形
成されている。
０Å程度の厚みを有するＮ型の不純物がドープされたポ
リシリコン層からなるソース導電層６６ｂが形成されて
いる。ソース導電層６６ｂの上部表面上には２０００Å
程度の厚みを有するシリコン酸化膜からなる層間絶縁膜
６８ｂが形成されている。ソース導電層６６ｂおよび層
間絶縁膜６８ｂの両側壁部分にはシリコン酸化膜からな
るサイドウォール酸化膜６７ｂが形成されている。チャ
ネル領域６５上には１００Å程度の厚みを有する酸化膜
６９が形成されている。酸化膜６９、サイドウォール酸
化膜６７ａ、６７ｂおよび層間絶縁膜６８ａ、６８ｂ上
には１５００Å程度の厚みを有するポリシリコン層から
なるフローティングゲート電極７０が形成されている。
フローティングゲート電極７０上には２００Å程度の厚
みを有する酸化膜と窒化膜との複合膜７１が形成されて
いる。複合膜７１上には１５００Å程度の厚みを有する
ポリシリコン層からなるコントロールゲート電極７２が
形成されている。そして、全面を覆うように５０００〜
１５０００Å程度の厚みを有するその上表面が平坦化さ
れた層間絶縁膜７３が形成されている。その層間絶縁膜
７３および層間絶縁膜６８ａにはそれぞれコンタクトホ
ール７３ａおよび６８ｃが形成されている。コンタクト
ホール６８ｃおよび７３ａ内でドレイン導電層６６ａに
電気的に接続するとともに層間絶縁膜７３の上部表面上
に沿って延びるように５００Å程度の厚みを有するチタ
ン合金膜（ＴｉＮ膜）７４が形成されている。コンタク
トホール６８ｃおよび７３ａ内に位置するチタン合金膜
７４によって囲まれた領域を埋込むとともに層間絶縁膜
７３上のチタン合金膜７４上に沿って延びるように１０
０００Å程度の厚みを有するアルミ合金配線層７５が形
成されている。
【００９５】ここで、この第７実施例では、複数のメモ
リトランジスタの共通のソース領域を構成するソース拡
散領域６３の表面上に接触するようにソース導電層６６
ｂを形成している。これにより、半導体装置の高集積化
に伴ってソース拡散領域６３が小さくなった場合にも、
複数のメモリトランジスタの共通のソース領域６３の抵
抗値の上昇を有効に防止することができる。この結果、
データ信号の遅延を防止することができる。
リトランジスタの共通のソース領域を構成するソース拡
散領域６３の表面上に接触するようにソース導電層６６
ｂを形成している。これにより、半導体装置の高集積化
に伴ってソース拡散領域６３が小さくなった場合にも、
複数のメモリトランジスタの共通のソース領域６３の抵
抗値の上昇を有効に防止することができる。この結果、
データ信号の遅延を防止することができる。
【００９６】なお、ソース導電層６６ｂは、上記したポ
リシリコン層の他、タングステンシリサイド層とポリシ
リコン層との積層ポリサイドによって形成してもよい
し、ポリシリコン層をシリサイド化するようにしてもよ
い。このように構成すれば、さらにソース拡散領域６３
の抵抗値を低下することができる。
リシリコン層の他、タングステンシリサイド層とポリシ
リコン層との積層ポリサイドによって形成してもよい
し、ポリシリコン層をシリサイド化するようにしてもよ
い。このように構成すれば、さらにソース拡散領域６３
の抵抗値を低下することができる。
【００９７】図２８〜図３７は、図２７に示した第７実
施例のフラッシュＥＥＰＲＯＭの製造プロセスを説明す
るための断面構造図である。図２７〜図３７を参照し
て、次に第７実施例のフラッシュＥＥＰＲＯＭの製造プ
ロセスについて説明する。
施例のフラッシュＥＥＰＲＯＭの製造プロセスを説明す
るための断面構造図である。図２７〜図３７を参照し
て、次に第７実施例のフラッシュＥＥＰＲＯＭの製造プ
ロセスについて説明する。
【００９８】まず、図２８に示すように、Ｐ型シリコン
基板６１の主表面上の所定領域にウェル領域および素子
分離酸化膜（図示せず）を形成する。そして、Ｐ型シリ
コン基板６１上にＣＶＤ法を用いてポリシリコン層６６
を５００〜２０００Å程度の厚みで堆積する。このポリ
シリコン層６６に砒素を５０ＫｅＶ、４×１０15／ｃｍ
2 の条件下でイオン注入する。
基板６１の主表面上の所定領域にウェル領域および素子
分離酸化膜（図示せず）を形成する。そして、Ｐ型シリ
コン基板６１上にＣＶＤ法を用いてポリシリコン層６６
を５００〜２０００Å程度の厚みで堆積する。このポリ
シリコン層６６に砒素を５０ＫｅＶ、４×１０15／ｃｍ
2 の条件下でイオン注入する。
【００９９】次に、図２９に示すように、チャネル領域
となる領域およびドレイン拡散領域となる領域の上方に
位置するポリシリコン層６６上に写真製版技術を用いて
レジスト１０１を形成する。レジスト１０１をマスクと
してポリシリコン層６６にリンを５０ＫｅＶ、〜１０14
／ｃｍ2 の条件下でイオン注入する。この後レジスト１
０１を除去する。
となる領域およびドレイン拡散領域となる領域の上方に
位置するポリシリコン層６６上に写真製版技術を用いて
レジスト１０１を形成する。レジスト１０１をマスクと
してポリシリコン層６６にリンを５０ＫｅＶ、〜１０14
／ｃｍ2 の条件下でイオン注入する。この後レジスト１
０１を除去する。
【０１００】次に、図３０に示すように、ＣＶＤ法を用
いてポリシリコン層６６上に２０００Å程度の厚みを有
するシリコン酸化膜６８を堆積する。シリコン酸化膜６
８上の所定領域にレジスト１０２を形成する。レジスト
１０２をマスクとして異方性エッチングを行なうことに
よってシリコン酸化膜６８とポリシリコン層６６とをパ
ターニングする。これにより、図３１に示されるような
ドレイン導電層６６ａ、ソース導電層６６ｂ、および層
間絶縁膜６８ａ、６８ｂが得られる。この後レジスト１
０２を除去する。
いてポリシリコン層６６上に２０００Å程度の厚みを有
するシリコン酸化膜６８を堆積する。シリコン酸化膜６
８上の所定領域にレジスト１０２を形成する。レジスト
１０２をマスクとして異方性エッチングを行なうことに
よってシリコン酸化膜６８とポリシリコン層６６とをパ
ターニングする。これにより、図３１に示されるような
ドレイン導電層６６ａ、ソース導電層６６ｂ、および層
間絶縁膜６８ａ、６８ｂが得られる。この後レジスト１
０２を除去する。
【０１０１】次に、図３２に示すように、全面に１００
０Å程度の厚みを有するシリコン酸化膜６７を形成した
後、そのシリコン酸化膜６７をリアクティブイオンエッ
チング（異方性エッチング）することによって、図３３
に示すようなサイドウォール酸化膜６７ａおよび６７ｂ
が形成される。この後、熱処理を行なうことによってソ
ース導電層６６ｂから砒素とリンを拡散させるとともに
ドレイン導電層６６ａから砒素を拡散させる。これによ
り、Ｎ+ 型のソース拡散領域６３およびＮ- 型のソース
拡散領域６４と、Ｎ+ 型のドレイン拡散領域６２が形成
される。このソース拡散領域６３および６４とドレイン
拡散領域６２とは、それらの側面がサイドウォール酸化
膜６７ａおよび６７ｂからチャネル領域６５側にはみ出
すように形成する。
０Å程度の厚みを有するシリコン酸化膜６７を形成した
後、そのシリコン酸化膜６７をリアクティブイオンエッ
チング（異方性エッチング）することによって、図３３
に示すようなサイドウォール酸化膜６７ａおよび６７ｂ
が形成される。この後、熱処理を行なうことによってソ
ース導電層６６ｂから砒素とリンを拡散させるとともに
ドレイン導電層６６ａから砒素を拡散させる。これによ
り、Ｎ+ 型のソース拡散領域６３およびＮ- 型のソース
拡散領域６４と、Ｎ+ 型のドレイン拡散領域６２が形成
される。このソース拡散領域６３および６４とドレイン
拡散領域６２とは、それらの側面がサイドウォール酸化
膜６７ａおよび６７ｂからチャネル領域６５側にはみ出
すように形成する。
【０１０２】次に、図３４に示すように、チャネル領域
６５に位置するＰ型シリコン基板６１の主表面上に１０
０Å程度の酸化膜６９を形成する。
６５に位置するＰ型シリコン基板６１の主表面上に１０
０Å程度の酸化膜６９を形成する。
【０１０３】次に、図３５に示すように、ＣＶＤ法を用
いて全面に１５００Å程度の厚みでポリシリコン層（図
示せず）を形成した後、そのポリシリコン層上に２００
Å程度の厚みを有する酸化膜と窒化膜との複合膜層（図
示せず）を形成し、さらにその複合膜層上に１５００Å
程度の厚みを有するポリシリコン層（図示せず）を形成
する。そして、それらのポリシリコン層および複合膜を
パターニングすることによって、ポリシリコン層からな
るフローティングゲート電極７０、酸化膜と窒化膜とか
らなる複合膜７１、およびポリシリコン層からなるコン
トロールゲート電極７２を形成する。ここで、フローテ
ィングゲート電極７０はサイドウォール酸化膜６７ａお
よび６７ｂと層間絶縁膜６８ａおよび６８ｂ上に乗り上
げるように形成する。
いて全面に１５００Å程度の厚みでポリシリコン層（図
示せず）を形成した後、そのポリシリコン層上に２００
Å程度の厚みを有する酸化膜と窒化膜との複合膜層（図
示せず）を形成し、さらにその複合膜層上に１５００Å
程度の厚みを有するポリシリコン層（図示せず）を形成
する。そして、それらのポリシリコン層および複合膜を
パターニングすることによって、ポリシリコン層からな
るフローティングゲート電極７０、酸化膜と窒化膜とか
らなる複合膜７１、およびポリシリコン層からなるコン
トロールゲート電極７２を形成する。ここで、フローテ
ィングゲート電極７０はサイドウォール酸化膜６７ａお
よび６７ｂと層間絶縁膜６８ａおよび６８ｂ上に乗り上
げるように形成する。
【０１０４】次に、図３６に示すように、全面にＣＶＤ
法などを用いて５０００〜１５０００Å程度の厚みを有
する層間絶縁膜７３を形成する。この層間絶縁膜７３
は、たとえばＰＳＧ膜、またはＢＰＳＧ膜とノンドープ
酸化膜との積層膜によって形成する。この層間絶縁膜７
３は８００〜１０００℃の温度条件下で熱処理が施され
ることによってその上部表面が平坦化される。
法などを用いて５０００〜１５０００Å程度の厚みを有
する層間絶縁膜７３を形成する。この層間絶縁膜７３
は、たとえばＰＳＧ膜、またはＢＰＳＧ膜とノンドープ
酸化膜との積層膜によって形成する。この層間絶縁膜７
３は８００〜１０００℃の温度条件下で熱処理が施され
ることによってその上部表面が平坦化される。
【０１０５】次に、図３７に示すように、ドレイン導電
層６６ａ上に位置する層間絶縁膜６８ａおよび７３にそ
れぞれコンタクトホール６８ｃおよび７３ａを形成す
る。このコンタクトホール６８ｃおよび７３ａの開口寸
法は、０．６〜１．５μｍ程度である。
層６６ａ上に位置する層間絶縁膜６８ａおよび７３にそ
れぞれコンタクトホール６８ｃおよび７３ａを形成す
る。このコンタクトホール６８ｃおよび７３ａの開口寸
法は、０．６〜１．５μｍ程度である。
【０１０６】最後に、図２７に示したように、コンタク
トホール６８ｃおよび７３ａ内でドレイン導電層６６ａ
に電気的に接続するとともに層間絶縁膜７３の上部表面
上に沿って延びるＴｉＮ膜７４を５００Å程度の厚みで
形成する。さらに、そのＴｉＮ膜７４上に１００００Å
程度の厚みを有するアルミニウム合金膜７５を形成す
る。このようにして、本発明の第７実施例によるフラッ
シュＥＥＰＲＯＭが完成される。
トホール６８ｃおよび７３ａ内でドレイン導電層６６ａ
に電気的に接続するとともに層間絶縁膜７３の上部表面
上に沿って延びるＴｉＮ膜７４を５００Å程度の厚みで
形成する。さらに、そのＴｉＮ膜７４上に１００００Å
程度の厚みを有するアルミニウム合金膜７５を形成す
る。このようにして、本発明の第７実施例によるフラッ
シュＥＥＰＲＯＭが完成される。
【０１０７】実施例８ 図３８は、本発明の第８実施例によるフラッシュＥＥＰ
ＲＯＭのメモリセル部分を示した断面構造図である。図
３８を参照して、この第８実施例によるフラッシュＥＥ
ＰＲＯＭでは、図２７に示した第７実施例と異なり、チ
ャネル領域６５上の酸化膜７９がソース導電層６６ｂ上
にも接触して形成されている。そして、ソース導電層６
６ｂ上に酸化膜７９を介して重なるようにフローティン
グゲート電極８０、複合膜８１、コントロールゲート電
極８２が形成されている。
ＲＯＭのメモリセル部分を示した断面構造図である。図
３８を参照して、この第８実施例によるフラッシュＥＥ
ＰＲＯＭでは、図２７に示した第７実施例と異なり、チ
ャネル領域６５上の酸化膜７９がソース導電層６６ｂ上
にも接触して形成されている。そして、ソース導電層６
６ｂ上に酸化膜７９を介して重なるようにフローティン
グゲート電極８０、複合膜８１、コントロールゲート電
極８２が形成されている。
【０１０８】さらに、この第８実施例では、Ｎ+ 型のソ
ース拡散領域２０３がいわゆるオフセット構造に形成さ
れている。すなわち、ソース拡散領域２０３はサイドウ
ォール酸化膜７７ｂからチャネル領域６５側にはみ出さ
ないように形成されている。
ース拡散領域２０３がいわゆるオフセット構造に形成さ
れている。すなわち、ソース拡散領域２０３はサイドウ
ォール酸化膜７７ｂからチャネル領域６５側にはみ出さ
ないように形成されている。
【０１０９】この第８実施例では上記のように構成する
ことによって、フローティングゲート電極８０とソース
導電層６６ｂとの重なり部分でフローティングゲート電
極８０からソース導電層６６ｂに向かって電子を引き抜
くことができる。具体的には、データの消去時にコント
ロールゲート電極８２に０Ｖを印加し、ソース導電層６
６ｂに高電圧（１０〜１２Ｖ）を印加することによっ
て、フローティングゲート電極８０から酸化膜７９を介
してソース導電層６６ｂに向かって電子を引き抜くこと
ができる。このようにソース導電層６６ｂとフローティ
ングゲート電極８０との間で消去動作が行なわれるの
で、従来のようにチャネル領域６５においてソース拡散
領域２０３とフローティングゲート電極８０とを重なら
せる必要がない。このため、この第８実施例では、ソー
ス拡散領域２０３をいわゆるオフセット構造に形成する
ことができる。このようにソース拡散領域２０３をオフ
セット構造に形成することによって、ソース拡散領域２
０３の近傍のバンド間トンネリングの発生位置がチャネ
ル領域６５上に位置するフローティングゲート電極８０
の直下に位置しなくなる。これにより、バンド間トンネ
リングにより発生したホールがチャネル領域６５の酸化
膜７９に注入されるのを防止することができる。この結
果、データの消去時に生じるエンデュランス特性の劣化
を有効に防止することができる。
ことによって、フローティングゲート電極８０とソース
導電層６６ｂとの重なり部分でフローティングゲート電
極８０からソース導電層６６ｂに向かって電子を引き抜
くことができる。具体的には、データの消去時にコント
ロールゲート電極８２に０Ｖを印加し、ソース導電層６
６ｂに高電圧（１０〜１２Ｖ）を印加することによっ
て、フローティングゲート電極８０から酸化膜７９を介
してソース導電層６６ｂに向かって電子を引き抜くこと
ができる。このようにソース導電層６６ｂとフローティ
ングゲート電極８０との間で消去動作が行なわれるの
で、従来のようにチャネル領域６５においてソース拡散
領域２０３とフローティングゲート電極８０とを重なら
せる必要がない。このため、この第８実施例では、ソー
ス拡散領域２０３をいわゆるオフセット構造に形成する
ことができる。このようにソース拡散領域２０３をオフ
セット構造に形成することによって、ソース拡散領域２
０３の近傍のバンド間トンネリングの発生位置がチャネ
ル領域６５上に位置するフローティングゲート電極８０
の直下に位置しなくなる。これにより、バンド間トンネ
リングにより発生したホールがチャネル領域６５の酸化
膜７９に注入されるのを防止することができる。この結
果、データの消去時に生じるエンデュランス特性の劣化
を有効に防止することができる。
【０１１０】また、フローティングゲート電極８０とソ
ース導電層６６ｂとの重なり部分の面積を大きくするこ
とによって、容易に良好な消去特性を得ることができ
る。
ース導電層６６ｂとの重なり部分の面積を大きくするこ
とによって、容易に良好な消去特性を得ることができ
る。
【０１１１】なお、この第８実施例においても、第７実
施例と同様ソース拡散領域２０３上にソース導電層６６
ｂが形成されているので、素子の微細化に伴ってソース
拡散領域２０３が小さくなったとしてもソース拡散領域
２０３の抵抗値の上昇を有効に防止することができる。
施例と同様ソース拡散領域２０３上にソース導電層６６
ｂが形成されているので、素子の微細化に伴ってソース
拡散領域２０３が小さくなったとしてもソース拡散領域
２０３の抵抗値の上昇を有効に防止することができる。
【０１１２】実施例９ 図３９は、本発明の第９実施例によるフラッシュＥＥＰ
ＲＯＭのメモリセル部分を示した断面構造図である。図
３９を参照して、この第９実施例のフラッシュＥＥＰＲ
ＯＭは、チャネル領域６５上に位置する１００Å程度の
厚みを有する酸化膜８９がドレイン導電層６６ａ上にも
接触して形成されている。そして、ドレイン導電層６６
ａ上にその酸化膜８９を介して重なるようにフローティ
ングゲート電極９０、複合膜９１およびコントロールゲ
ート電極９２が形成されている。そして、ドレイン拡散
領域２０２がいわゆるオフセット構造に形成されてい
る。
ＲＯＭのメモリセル部分を示した断面構造図である。図
３９を参照して、この第９実施例のフラッシュＥＥＰＲ
ＯＭは、チャネル領域６５上に位置する１００Å程度の
厚みを有する酸化膜８９がドレイン導電層６６ａ上にも
接触して形成されている。そして、ドレイン導電層６６
ａ上にその酸化膜８９を介して重なるようにフローティ
ングゲート電極９０、複合膜９１およびコントロールゲ
ート電極９２が形成されている。そして、ドレイン拡散
領域２０２がいわゆるオフセット構造に形成されてい
る。
【０１１３】この第９実施例では上記のようにフローテ
ィングゲート電極９０とドレイン導電層６６ａとを酸化
膜８９を介して重ならせることによって、データの書込
動作をドレイン導電層６６ａとフローティングゲート電
極９０との重なり部分で行なうことができる。すなわ
ち、コントロールゲート電極９２に１０〜１５Ｖ程度の
電圧を印加し、ドレイン導電層６６ａに６〜８Ｖ程度の
電圧を印加することによって、ドレイン導電層６６ａか
らフローティングゲート電極９０に向かってＦ−Ｎ電流
により電子を注入する。このようにこの第９実施例では
ドレイン導電層６６ａとフローティングゲート電極９０
との重なり部分で書込動作を行なうので、従来のように
ドレイン拡散層２０２をチャネル領域６５上に位置する
フローティングゲート電極９０と重ならせる必要がな
い。すなわち、ドレイン拡散領域２０２のチャネル領域
６５側の端部をサイドウォール酸化膜７７ａからチャネ
ル領域６５側へはみ出させる必要がない。このようにド
レイン拡散領域２０２をオフセット構造に形成すること
によって、データの書込時に非選択セルの電界集中が発
生する位置がチャネル領域６５上のフローティングゲー
ト電極９０の直下に位置しなくなる。これにより、バン
ド間トンネリングにより発生するホールもチャネル領域
６５のフローティングゲート電極９０の直下に位置しな
くなる。この結果、バンド間トンネリングにより発生し
たホールがフローティングゲート電極９０に注入される
のを防止でき、バンド間トンネリングによるドレインデ
ィスターブ現象を有効に防止することができる。また、
ドレイン拡散領域２０２のオフセット構造により、チャ
ネル領域６５上のフローティングゲート電極９０とドレ
イン拡散領域２０２との間の電界も弱められる。これに
より、Ｆ−Ｎトンネリングによるドレインディスターブ
現象も有効に防止することができる。
ィングゲート電極９０とドレイン導電層６６ａとを酸化
膜８９を介して重ならせることによって、データの書込
動作をドレイン導電層６６ａとフローティングゲート電
極９０との重なり部分で行なうことができる。すなわ
ち、コントロールゲート電極９２に１０〜１５Ｖ程度の
電圧を印加し、ドレイン導電層６６ａに６〜８Ｖ程度の
電圧を印加することによって、ドレイン導電層６６ａか
らフローティングゲート電極９０に向かってＦ−Ｎ電流
により電子を注入する。このようにこの第９実施例では
ドレイン導電層６６ａとフローティングゲート電極９０
との重なり部分で書込動作を行なうので、従来のように
ドレイン拡散層２０２をチャネル領域６５上に位置する
フローティングゲート電極９０と重ならせる必要がな
い。すなわち、ドレイン拡散領域２０２のチャネル領域
６５側の端部をサイドウォール酸化膜７７ａからチャネ
ル領域６５側へはみ出させる必要がない。このようにド
レイン拡散領域２０２をオフセット構造に形成すること
によって、データの書込時に非選択セルの電界集中が発
生する位置がチャネル領域６５上のフローティングゲー
ト電極９０の直下に位置しなくなる。これにより、バン
ド間トンネリングにより発生するホールもチャネル領域
６５のフローティングゲート電極９０の直下に位置しな
くなる。この結果、バンド間トンネリングにより発生し
たホールがフローティングゲート電極９０に注入される
のを防止でき、バンド間トンネリングによるドレインデ
ィスターブ現象を有効に防止することができる。また、
ドレイン拡散領域２０２のオフセット構造により、チャ
ネル領域６５上のフローティングゲート電極９０とドレ
イン拡散領域２０２との間の電界も弱められる。これに
より、Ｆ−Ｎトンネリングによるドレインディスターブ
現象も有効に防止することができる。
【０１１４】また、この第９実施例では、ドレイン導電
層６６ａとフローティングゲート電極９０との重なり部
分の面積を増加させることによって、良好な書込効率を
得ることができるという利点もある。
層６６ａとフローティングゲート電極９０との重なり部
分の面積を増加させることによって、良好な書込効率を
得ることができるという利点もある。
【０１１５】なお、この第９実施例においても、第７お
よび第８実施例と同様、ソース拡散領域６３上にソース
導電層６６ｂが形成されているので、ソース拡散領域６
３が微細化に伴って小さくなったとしてもソース拡散領
域６３の抵抗値の上昇を防止することができる。
よび第８実施例と同様、ソース拡散領域６３上にソース
導電層６６ｂが形成されているので、ソース拡散領域６
３が微細化に伴って小さくなったとしてもソース拡散領
域６３の抵抗値の上昇を防止することができる。
【０１１６】実施例１０ 図４０は、本発明の第１０実施例によるフラッシュＥＥ
ＰＲＯＭのメモリセル部分を示した断面構造図である。
図４０を参照して、この第１０実施例のフラッシュＥＥ
ＰＲＯＭは、前述した第８実施例と第９実施例とを組合
せた構造を有する。
ＰＲＯＭのメモリセル部分を示した断面構造図である。
図４０を参照して、この第１０実施例のフラッシュＥＥ
ＰＲＯＭは、前述した第８実施例と第９実施例とを組合
せた構造を有する。
【０１１７】すなわち、チャネル領域６５上の１００Å
程度の厚みを有する酸化膜１０９がドレイン導電層６６
ａおよびソース導電層６６ｂの上にも接触して形成され
ている。そして、ドレイン導電層６６ａおよびソース導
電層６６ｂ上に酸化膜１０９を介して重なるようにフロ
ーティングゲート電極１１０、複合膜１１１およびコン
トロールゲート電極１１２が形成されている。また、ド
レイン拡散領域２０２およびソース拡散領域２０３がと
もにオフセット構造に形成されている。
程度の厚みを有する酸化膜１０９がドレイン導電層６６
ａおよびソース導電層６６ｂの上にも接触して形成され
ている。そして、ドレイン導電層６６ａおよびソース導
電層６６ｂ上に酸化膜１０９を介して重なるようにフロ
ーティングゲート電極１１０、複合膜１１１およびコン
トロールゲート電極１１２が形成されている。また、ド
レイン拡散領域２０２およびソース拡散領域２０３がと
もにオフセット構造に形成されている。
【０１１８】この第１０実施例では上記のように構成す
ることによって、前述した第８実施例と第９実施例との
両方の効果を得ることができる。すなわち、ソース拡散
領域２０３をオフセット構造にすることによって、バン
ド間トンネリングにより発生したホールがチャネル領域
６５上の酸化膜１０９に注入されるのを有効に防止する
ことができるので、データの消去時に発生するエンデュ
ランス特性の劣化を軽減することができる。また、ドレ
イン拡散領域２０２をオフセット構造にすることによっ
て、データの書込時に非選択セルにおいてバンド間トン
ネリングにより発生したホールが電荷蓄積電極に注入さ
れるのを有効に防止できるとともに、チャネル領域６５
上のフローティングゲート電極１１０とドレイン拡散領
域２０２との間の電界を弱めることができる。この結
果、バンド間トンネリングによるドレインディスターブ
現象とＦ−Ｎトンネリングによるドレインディスターブ
現象を有効に防止することができる。さらに、ソース拡
散領域２０３上にソース導電層６６ｂを形成することに
よって、素子の微細化に伴ってソース拡散領域２０３が
小さくなったとしても、ソース拡散領域２０３の抵抗値
の上昇を低減することができる。これにより、抵抗値の
上昇によって信号が遅延するのを防止することができ
る。
ることによって、前述した第８実施例と第９実施例との
両方の効果を得ることができる。すなわち、ソース拡散
領域２０３をオフセット構造にすることによって、バン
ド間トンネリングにより発生したホールがチャネル領域
６５上の酸化膜１０９に注入されるのを有効に防止する
ことができるので、データの消去時に発生するエンデュ
ランス特性の劣化を軽減することができる。また、ドレ
イン拡散領域２０２をオフセット構造にすることによっ
て、データの書込時に非選択セルにおいてバンド間トン
ネリングにより発生したホールが電荷蓄積電極に注入さ
れるのを有効に防止できるとともに、チャネル領域６５
上のフローティングゲート電極１１０とドレイン拡散領
域２０２との間の電界を弱めることができる。この結
果、バンド間トンネリングによるドレインディスターブ
現象とＦ−Ｎトンネリングによるドレインディスターブ
現象を有効に防止することができる。さらに、ソース拡
散領域２０３上にソース導電層６６ｂを形成することに
よって、素子の微細化に伴ってソース拡散領域２０３が
小さくなったとしても、ソース拡散領域２０３の抵抗値
の上昇を低減することができる。これにより、抵抗値の
上昇によって信号が遅延するのを防止することができ
る。
【０１１９】図４１〜図４６は、第１０実施例のフラッ
シュＥＥＰＲＯＭの製造プロセスを説明するための断面
構造図である。図４０〜図４６を参照して、次に第１０
実施例のフラッシュＥＥＰＲＯＭの製造プロセスについ
て説明する。
シュＥＥＰＲＯＭの製造プロセスを説明するための断面
構造図である。図４０〜図４６を参照して、次に第１０
実施例のフラッシュＥＥＰＲＯＭの製造プロセスについ
て説明する。
【０１２０】まず、図４１に示すように、Ｐ型シリコン
基板６１の主表面上の所定領域にウェル領域および素子
分離酸化膜（図示せず）を形成する。ＣＶＤ法を用いて
Ｐ型シリコン基板６１の主表面上に５００〜２０００Å
程度の厚みを有するポリシリコン層６６を形成する。ポ
リシリコン層６６に砒素を５０ＫｅＶ、４×１０15／ｃ
ｍ2 の注入条件下で注入する。
基板６１の主表面上の所定領域にウェル領域および素子
分離酸化膜（図示せず）を形成する。ＣＶＤ法を用いて
Ｐ型シリコン基板６１の主表面上に５００〜２０００Å
程度の厚みを有するポリシリコン層６６を形成する。ポ
リシリコン層６６に砒素を５０ＫｅＶ、４×１０15／ｃ
ｍ2 の注入条件下で注入する。
【０１２１】次に、図４２に示すように、フォトリソグ
ラフィ技術と異方性エッチング技術とを用いてポリシリ
コン層６６（図４１参照）をパターニングすることによ
って、ドレイン導電層６６ａおよびソース導電層６６ｂ
を形成する。
ラフィ技術と異方性エッチング技術とを用いてポリシリ
コン層６６（図４１参照）をパターニングすることによ
って、ドレイン導電層６６ａおよびソース導電層６６ｂ
を形成する。
【０１２２】次に、図４３に示すように、全面に１００
０Å程度の厚みを有する酸化膜（図示せず）をＣＶＤ法
により形成した後リアクティブイオンエッチングを行な
うことによって、サイドウォール酸化膜７７ａおよび７
７ｂを形成する。
０Å程度の厚みを有する酸化膜（図示せず）をＣＶＤ法
により形成した後リアクティブイオンエッチングを行な
うことによって、サイドウォール酸化膜７７ａおよび７
７ｂを形成する。
【０１２３】次に、図４４に示すように、熱処理を施す
ことによって、ドレイン導電層６６ａおよびソース導電
層６６ｂから砒素を拡散させることによって、ドレイン
拡散領域２０２およびソース拡散領域２０３を形成す
る。このドレイン拡散領域２０２およびソース拡散領域
２０３はそれらのチャネル領域６５側の端部がサイドウ
ォール酸化膜７７ａおよび７７ｂからはみ出さないよう
に形成する。つまり、ドレイン拡散領域２０２およびソ
ース拡散領域２０３がいわゆるオフセット構造になるよ
うに形成する。これは、熱処理条件などを制御すること
によって容易に行なうことができる。
ことによって、ドレイン導電層６６ａおよびソース導電
層６６ｂから砒素を拡散させることによって、ドレイン
拡散領域２０２およびソース拡散領域２０３を形成す
る。このドレイン拡散領域２０２およびソース拡散領域
２０３はそれらのチャネル領域６５側の端部がサイドウ
ォール酸化膜７７ａおよび７７ｂからはみ出さないよう
に形成する。つまり、ドレイン拡散領域２０２およびソ
ース拡散領域２０３がいわゆるオフセット構造になるよ
うに形成する。これは、熱処理条件などを制御すること
によって容易に行なうことができる。
【０１２４】この後、全面に１００Å程度の厚みを有す
る酸化膜層１０９ａ、１５００Å程度の厚みを有するポ
リシリコン層１１０ａ、酸化膜と窒化膜との複合膜層１
１１ａおよび１５００Å程度の厚みを有するポリシリコ
ン層１１２ａを順次形成する。そして、ポリシリコン層
１１２ａ上の所定領域にレジスト１１３を形成する。レ
ジスト１１３をマスクとして異方性エッチングを行なう
ことによって、ポリシリコン層１１２ａ、複合膜層１１
１ａ、ポリシリコン層１１０ａおよび酸化膜層１０９ａ
をパターニングする。これにより、図４５に示されるよ
うな酸化膜１０９、フローティングゲート電極１１０、
複合膜１１１およびコントロールゲート電極１１２を形
成する。
る酸化膜層１０９ａ、１５００Å程度の厚みを有するポ
リシリコン層１１０ａ、酸化膜と窒化膜との複合膜層１
１１ａおよび１５００Å程度の厚みを有するポリシリコ
ン層１１２ａを順次形成する。そして、ポリシリコン層
１１２ａ上の所定領域にレジスト１１３を形成する。レ
ジスト１１３をマスクとして異方性エッチングを行なう
ことによって、ポリシリコン層１１２ａ、複合膜層１１
１ａ、ポリシリコン層１１０ａおよび酸化膜層１０９ａ
をパターニングする。これにより、図４５に示されるよ
うな酸化膜１０９、フローティングゲート電極１１０、
複合膜１１１およびコントロールゲート電極１１２を形
成する。
【０１２５】次に、図４６に示すように、全面にその表
面が平坦化された層間絶縁膜７３を５０００〜１５００
０Å程度の厚みで形成した後、コンタクトホール７３ａ
を形成する。
面が平坦化された層間絶縁膜７３を５０００〜１５００
０Å程度の厚みで形成した後、コンタクトホール７３ａ
を形成する。
【０１２６】最後に、図４０に示したように、５００Å
程度の厚みを有するＴｉＮ膜７４と１００００Å程度の
厚みを有するアルミニウム合金配線層７５を形成する。
このようにして、第１０実施例のフラッシュＥＥＰＲＯ
Ｍが完成される。
程度の厚みを有するＴｉＮ膜７４と１００００Å程度の
厚みを有するアルミニウム合金配線層７５を形成する。
このようにして、第１０実施例のフラッシュＥＥＰＲＯ
Ｍが完成される。
【０１２７】実施例１１ 図４７は、本発明の第１１実施例によるフラッシュＥＥ
ＰＲＯＭのメモリセル部分を示した断面構造図である。
図４７を参照して、この第１１実施例によるフラッシュ
ＥＥＰＲＯＭは、基本的には図２７に示した第７実施例
のフラッシュＥＥＰＲＯＭと同じ構造を有している。そ
して、この第１１実施例では、さらにチャネル領域６５
の表面領域６５ａを凹凸形状に形成している。その凹凸
の程度（表面粗さ）は２００〜３００Å程度である。こ
のようにチャネル領域６５の表面領域６５ａを凹凸形状
に形成することによって、その凹凸の凸部で電界集中が
起こりやすくなり、垂直電界が強くなる。これにより、
消去動作の際には電子がフローティングゲート電極１２
０から引き抜かれやすくなり、書込動作の際には電子が
フローティングゲート電極１２０に飛び込みやすくな
る。この結果、書込および消去の効率を向上させること
ができる。
ＰＲＯＭのメモリセル部分を示した断面構造図である。
図４７を参照して、この第１１実施例によるフラッシュ
ＥＥＰＲＯＭは、基本的には図２７に示した第７実施例
のフラッシュＥＥＰＲＯＭと同じ構造を有している。そ
して、この第１１実施例では、さらにチャネル領域６５
の表面領域６５ａを凹凸形状に形成している。その凹凸
の程度（表面粗さ）は２００〜３００Å程度である。こ
のようにチャネル領域６５の表面領域６５ａを凹凸形状
に形成することによって、その凹凸の凸部で電界集中が
起こりやすくなり、垂直電界が強くなる。これにより、
消去動作の際には電子がフローティングゲート電極１２
０から引き抜かれやすくなり、書込動作の際には電子が
フローティングゲート電極１２０に飛び込みやすくな
る。この結果、書込および消去の効率を向上させること
ができる。
【０１２８】図４８は、図４７に示した第１１実施例の
フラッシュＥＥＰＲＯＭの製造プロセスを説明するため
の断面構造図である。図４８を参照して、チャネル領域
６５の表面領域６５ａの凹凸形状は、レジスト１０２を
マスクとしてドレイン導電層６６ａおよびソース導電層
６６ｂをエッチングによりパターニングする際に形成す
る。すなわち、レジスト１０２をマスクとしてドレイン
導電層６６ａおよびソース導電層６６ｂをオーバエッチ
ングすることにより、チャネル領域６５の表面領域６５
ａを意図的にエッチングする。これによって凹凸形状を
容易に形成することができる。また、オーバエッチング
以外で凹凸形状を形成する方法としては、たとえばチャ
ネル領域６５の表面領域６５ａをプラズマに晒すという
方法もある。すなわち、チャネル領域６５の表面領域６
５ａを８００Ｗで１０分程度、Ｏ 2 プラズマまたはＣＦ
4 プラズマに晒すことによって容易に２００〜３００Å
程度の表面粗さを有する凹凸形状を形成することができ
る。
フラッシュＥＥＰＲＯＭの製造プロセスを説明するため
の断面構造図である。図４８を参照して、チャネル領域
６５の表面領域６５ａの凹凸形状は、レジスト１０２を
マスクとしてドレイン導電層６６ａおよびソース導電層
６６ｂをエッチングによりパターニングする際に形成す
る。すなわち、レジスト１０２をマスクとしてドレイン
導電層６６ａおよびソース導電層６６ｂをオーバエッチ
ングすることにより、チャネル領域６５の表面領域６５
ａを意図的にエッチングする。これによって凹凸形状を
容易に形成することができる。また、オーバエッチング
以外で凹凸形状を形成する方法としては、たとえばチャ
ネル領域６５の表面領域６５ａをプラズマに晒すという
方法もある。すなわち、チャネル領域６５の表面領域６
５ａを８００Ｗで１０分程度、Ｏ 2 プラズマまたはＣＦ
4 プラズマに晒すことによって容易に２００〜３００Å
程度の表面粗さを有する凹凸形状を形成することができ
る。
【０１２９】実施例１２ 図４９は、本発明の第１２実施例によるフラッシュＥＥ
ＰＲＯＭのメモリセル部分を示した断面構造図である。
図４９を参照して、この第１２実施例の構造は、基本的
には図２７に示した第７実施例のフラッシュＥＥＰＲＯ
Ｍの構造と同じである。さらに、この第１２実施例で
は、チャネル領域６５の表面領域にＮ型不純物層１２５
が形成されており、そのＮ型不純物層１２５下にＰ型不
純物層１２６が形成されている。このように構成するこ
とによって、Ｎ型不純物層１２５とＮ- 型のソース拡散
領域６４との境界領域に高電界がかかることがなく、こ
の領域におけるバンド間トンネリングの発生が有効に防
止される。これにより、データの消去時に発生するバン
ド間トンネリング自体が従来に比べて軽減される。
ＰＲＯＭのメモリセル部分を示した断面構造図である。
図４９を参照して、この第１２実施例の構造は、基本的
には図２７に示した第７実施例のフラッシュＥＥＰＲＯ
Ｍの構造と同じである。さらに、この第１２実施例で
は、チャネル領域６５の表面領域にＮ型不純物層１２５
が形成されており、そのＮ型不純物層１２５下にＰ型不
純物層１２６が形成されている。このように構成するこ
とによって、Ｎ型不純物層１２５とＮ- 型のソース拡散
領域６４との境界領域に高電界がかかることがなく、こ
の領域におけるバンド間トンネリングの発生が有効に防
止される。これにより、データの消去時に発生するバン
ド間トンネリング自体が従来に比べて軽減される。
【０１３０】また、Ｎ型不純物層１２５の存在によって
高電界がかかる領域がＮ型不純物層１２５の下方のＰ型
不純物層１２６とＮ- 型のソース拡散領域６４との境界
領域に移動する。これにより、バンド間トンネリングの
発生位置もＮ型不純物層１２５の下方に位置するように
なるので、バンド間トンネリングの発生位置から酸化膜
６９までの距離が従来に比べて遠くなる。
高電界がかかる領域がＮ型不純物層１２５の下方のＰ型
不純物層１２６とＮ- 型のソース拡散領域６４との境界
領域に移動する。これにより、バンド間トンネリングの
発生位置もＮ型不純物層１２５の下方に位置するように
なるので、バンド間トンネリングの発生位置から酸化膜
６９までの距離が従来に比べて遠くなる。
【０１３１】この結果、データの消去時にバンド間トン
ネリングにより発生したホールが酸化膜６９にトラップ
されるのが有効に防止される。これにより、データの消
去時に酸化膜６９の膜質が劣化することもなく、フロー
ティングゲート電極７０から電子が引き抜かれにくくな
るという不都合も生じない。つまり、データの消去時の
エンデュランス特性の劣化を有効に防止することができ
る。
ネリングにより発生したホールが酸化膜６９にトラップ
されるのが有効に防止される。これにより、データの消
去時に酸化膜６９の膜質が劣化することもなく、フロー
ティングゲート電極７０から電子が引き抜かれにくくな
るという不都合も生じない。つまり、データの消去時の
エンデュランス特性の劣化を有効に防止することができ
る。
【０１３２】また、Ｎ型不純物層１２５の下にＰ型不純
物層１２６を形成することによって、書込特性の低下を
防止することができる。すなわち、Ｎ型不純物層１２５
を覆うようにＰ型不純物層１２６を形成し、そのＰ型不
純物層１２６の不純物濃度を高くすることによって、Ｐ
型不純物層１２６とドレイン拡散領域６２との境界領域
においてより高い電界を発生させる。これによりアバラ
ンシェ現象が促進され、書込効率を向上させることがで
きる。この結果、Ｎ型不純物層１２５を設けたことによ
る書込効率の低下を有効に防止することができる。
物層１２６を形成することによって、書込特性の低下を
防止することができる。すなわち、Ｎ型不純物層１２５
を覆うようにＰ型不純物層１２６を形成し、そのＰ型不
純物層１２６の不純物濃度を高くすることによって、Ｐ
型不純物層１２６とドレイン拡散領域６２との境界領域
においてより高い電界を発生させる。これによりアバラ
ンシェ現象が促進され、書込効率を向上させることがで
きる。この結果、Ｎ型不純物層１２５を設けたことによ
る書込効率の低下を有効に防止することができる。
【０１３３】また、この第１２実施例では、第７実施例
〜第１１実施例と同様に、ソース拡散領域６３上にソー
ス導電層６６ｂが形成されているので、素子の微細化に
伴ってソース拡散領域６３が小さくなったとしてもソー
ス拡散領域６３の抵抗値の上昇を有効に防止することが
できる。
〜第１１実施例と同様に、ソース拡散領域６３上にソー
ス導電層６６ｂが形成されているので、素子の微細化に
伴ってソース拡散領域６３が小さくなったとしてもソー
ス拡散領域６３の抵抗値の上昇を有効に防止することが
できる。
【０１３４】図５０〜図５６は、図４９に示した第１２
実施例のフラッシュＥＥＰＲＯＭの製造プロセスを説明
するための断面構造図である。図４９〜図５６を参照し
て、次に第１２実施例のフラッシュＥＥＰＲＯＭの製造
プロセスについて説明する。
実施例のフラッシュＥＥＰＲＯＭの製造プロセスを説明
するための断面構造図である。図４９〜図５６を参照し
て、次に第１２実施例のフラッシュＥＥＰＲＯＭの製造
プロセスについて説明する。
【０１３５】まず、図５０に示すように、Ｐ型シリコン
基板６１の主表面上の所定領域にウェル領域と分離酸化
膜（図示せず）を形成する。この後、ベリッドチャネル
を形成するためのチャネル注入を行なう。すなわち、砒
素を１０ＫｅＶ、〜１０12／ｃｍ2 の条件下でイオン注
入するとともに、ボロンを５０ＫｅＶ、〜１０13／ｃｍ
2 の注入条件下でイオン注入する。
基板６１の主表面上の所定領域にウェル領域と分離酸化
膜（図示せず）を形成する。この後、ベリッドチャネル
を形成するためのチャネル注入を行なう。すなわち、砒
素を１０ＫｅＶ、〜１０12／ｃｍ2 の条件下でイオン注
入するとともに、ボロンを５０ＫｅＶ、〜１０13／ｃｍ
2 の注入条件下でイオン注入する。
【０１３６】次に、図５１に示すように、ＣＶＤ法を用
いて５００〜２０００Å程度の厚みを有するポリシリコ
ン層６６を形成する。そのポリシリコン層６６に砒素を
５０ＫｅＶ、４×１０15／ｃｍ2 の条件下でイオン注入
する。
いて５００〜２０００Å程度の厚みを有するポリシリコ
ン層６６を形成する。そのポリシリコン層６６に砒素を
５０ＫｅＶ、４×１０15／ｃｍ2 の条件下でイオン注入
する。
【０１３７】次に、図５２に示すように、チャネル領域
となる領域およびドレイン拡散領域となる領域を覆うよ
うにポリシリコン層６６上にレジスト１０１を形成す
る。レジスト１０１をマスクとしてポリシリコン層６６
にリンを５０ＫｅＶ、〜１０14／ｃｍ2 の条件下でイオ
ン注入する。この後レジスト１０１を除去する。
となる領域およびドレイン拡散領域となる領域を覆うよ
うにポリシリコン層６６上にレジスト１０１を形成す
る。レジスト１０１をマスクとしてポリシリコン層６６
にリンを５０ＫｅＶ、〜１０14／ｃｍ2 の条件下でイオ
ン注入する。この後レジスト１０１を除去する。
【０１３８】次に、図５３に示すように、ポリシリコン
層６６（図５２参照）上の全面に２０００Å程度の厚み
を有するシリコン酸化膜層（図示せず）を形成した後、
そのシリコン酸化膜層上の所定領域にレジスト１０２を
形成する。レジスト１０２をマスクとしてそのシリコン
酸化膜層およびポリシリコン層６６を異方性エッチング
することによって、ドレイン導電層６６ａ、ソース導電
層６６ｂおよび層間絶縁膜６８ａおよび６８ｂを形成す
る。この後、レジスト１０２を除去する。
層６６（図５２参照）上の全面に２０００Å程度の厚み
を有するシリコン酸化膜層（図示せず）を形成した後、
そのシリコン酸化膜層上の所定領域にレジスト１０２を
形成する。レジスト１０２をマスクとしてそのシリコン
酸化膜層およびポリシリコン層６６を異方性エッチング
することによって、ドレイン導電層６６ａ、ソース導電
層６６ｂおよび層間絶縁膜６８ａおよび６８ｂを形成す
る。この後、レジスト１０２を除去する。
【０１３９】次に、図５４に示すように、全面に１００
０Å程度のシリコン酸化膜層（図示せず）を形成した後
そのシリコン酸化膜層を異方性エッチングすることによ
ってサイドウォール酸化膜６７ａおよび６７ｂを形成す
る。この後、熱処理を施すことによってドレイン導電層
６６ａから砒素を、ソース導電層６６ｂから砒素とリン
とを拡散させる。これにより、Ｎ+ 型のドレイン拡散領
域６２、Ｎ+ 型のソース拡散領域６３およびＮ- 型のソ
ース拡散領域６４が形成される。これと同時に、図５０
に説明したプロセスで注入したイオンが活性化されてＮ
+ 型不純物層１２５とＰ型不純物層１２６とが活性化さ
れる。
０Å程度のシリコン酸化膜層（図示せず）を形成した後
そのシリコン酸化膜層を異方性エッチングすることによ
ってサイドウォール酸化膜６７ａおよび６７ｂを形成す
る。この後、熱処理を施すことによってドレイン導電層
６６ａから砒素を、ソース導電層６６ｂから砒素とリン
とを拡散させる。これにより、Ｎ+ 型のドレイン拡散領
域６２、Ｎ+ 型のソース拡散領域６３およびＮ- 型のソ
ース拡散領域６４が形成される。これと同時に、図５０
に説明したプロセスで注入したイオンが活性化されてＮ
+ 型不純物層１２５とＰ型不純物層１２６とが活性化さ
れる。
【０１４０】次に、図５５に示すように、チャネル領域
上に１００Å程度の厚みを有する酸化膜６９を形成す
る。酸化膜６９およびサイドウォール酸化膜６７ａ、６
７ｂおよび層間絶縁膜６８ａ、６８ｂ上に沿って延びる
ようにポリシリコン層からなるフローティングゲート電
極７０を形成する。フローティングゲート電極７０上に
窒化膜と酸化膜とからなる２００Å程度の厚みを有する
複合膜７１を形成する。複合膜７１上に１５００Å程度
の厚みを有するポリシリコン層からなるコントロールゲ
ート電極７２を形成する。
上に１００Å程度の厚みを有する酸化膜６９を形成す
る。酸化膜６９およびサイドウォール酸化膜６７ａ、６
７ｂおよび層間絶縁膜６８ａ、６８ｂ上に沿って延びる
ようにポリシリコン層からなるフローティングゲート電
極７０を形成する。フローティングゲート電極７０上に
窒化膜と酸化膜とからなる２００Å程度の厚みを有する
複合膜７１を形成する。複合膜７１上に１５００Å程度
の厚みを有するポリシリコン層からなるコントロールゲ
ート電極７２を形成する。
【０１４１】次に、図５６に示すように、全面に５００
０〜１５０００Å程度の厚みを有する層間絶縁膜７３を
形成する。その後、熱処理を施すことによって層間絶縁
膜７３の上部表面を平坦化する。その後、層間絶縁膜７
３および６８ａにそれぞれコンタクトホール７３ａおよ
び６８ｃを形成する。
０〜１５０００Å程度の厚みを有する層間絶縁膜７３を
形成する。その後、熱処理を施すことによって層間絶縁
膜７３の上部表面を平坦化する。その後、層間絶縁膜７
３および６８ａにそれぞれコンタクトホール７３ａおよ
び６８ｃを形成する。
【０１４２】最後に、図４９に示したように、コンタク
トホール６８ｃおよび７３ａ内でドレイン導電層６６ａ
に電気的に接続するようにＴｉＮ膜を５００Å程度の厚
みで形成する。ＴｉＮ膜７４上に１００００Å程度の厚
みでアルミニウム合金配線層７５を形成する。このよう
にして、第１２実施例のフラッシュＥＥＰＲＯＭが完成
される。
トホール６８ｃおよび７３ａ内でドレイン導電層６６ａ
に電気的に接続するようにＴｉＮ膜を５００Å程度の厚
みで形成する。ＴｉＮ膜７４上に１００００Å程度の厚
みでアルミニウム合金配線層７５を形成する。このよう
にして、第１２実施例のフラッシュＥＥＰＲＯＭが完成
される。
【０１４３】
【０１４４】
【０１４５】
【０１４６】
【０１４７】
【０１４８】
【発明の効果】 請求項１および２に係る半導体記憶装置
によれば、ソース領域上に接触してソース導電層を形成
するとともに、そのソース導電層の上に第１の誘電体膜
を介して電荷蓄積電極を重なるように形成することによ
って、消去動作をソース導電層と電荷蓄積電極との重な
り部分で行なうことができる。そして、この重なり部分
の面積は自由に設定できるので、重なり部分の面積を大
きく取れば、良好な消去特性が得られる。また、このよ
うに消去動作をソース導電層と電荷蓄積電極との重なり
部分で行なうように構成することによって、ソース領域
を従来のようにチャネル領域上の電荷蓄積電極と重なら
せる必要がなく、オフセット構造にすることができる。
この結果、バンド間トンネリングの発生位置がチャネル
領域上の第１の誘電体膜から遠くなる。これにより、バ
ンド間トンネリングにより発生したホールが第１の誘電
体膜にトラップされるのが有効に防止されるので、エン
デュランス特性の劣化を防止することができる。
によれば、ソース領域上に接触してソース導電層を形成
するとともに、そのソース導電層の上に第１の誘電体膜
を介して電荷蓄積電極を重なるように形成することによ
って、消去動作をソース導電層と電荷蓄積電極との重な
り部分で行なうことができる。そして、この重なり部分
の面積は自由に設定できるので、重なり部分の面積を大
きく取れば、良好な消去特性が得られる。また、このよ
うに消去動作をソース導電層と電荷蓄積電極との重なり
部分で行なうように構成することによって、ソース領域
を従来のようにチャネル領域上の電荷蓄積電極と重なら
せる必要がなく、オフセット構造にすることができる。
この結果、バンド間トンネリングの発生位置がチャネル
領域上の第１の誘電体膜から遠くなる。これにより、バ
ンド間トンネリングにより発生したホールが第１の誘電
体膜にトラップされるのが有効に防止されるので、エン
デュランス特性の劣化を防止することができる。
【０１４９】請求項３に係る半導体記憶装置によれば、
ドレイン領域上に接触してドレイン導電層を形成し、そ
のドレイン導電層上に第１の誘電体膜を介して電荷蓄積
電極が重なるように構成することによって、データの書
込動作をドレイン導電層と電荷蓄積電極との重なり部分
で行なうことができる。そして、この重なり部分の大き
さは自由に設定できるので、重なり部分の面積を大きく
取れば、良好な書込特性を得ることができる。これと同
時に、ドレイン領域をいわゆるオフセット構造にするこ
とによって、データの書込時に非選択セルでの電界集中
が発生する位置がチャネル領域上の電荷蓄積電極の直下
に位置しなくなり、バンド間トンネリングにより発生す
るホールもチャネル領域上の電荷蓄積電極の直下に位置
しなくなる。これにより、バンド間トンネリングにより
発生したホールが電荷蓄積電極に注入されるのが有効に
防止され、バンド間トンネリングによるドレインディス
ターブ現象を有効に防止することができる。また、チャ
ネル領域上の電荷蓄積電極とドレイン領域との間の電界
も弱められるので、Ｆ−Ｎトンネリングによるドレイン
ディスターブ現象も有効に防止することができる。
ドレイン領域上に接触してドレイン導電層を形成し、そ
のドレイン導電層上に第１の誘電体膜を介して電荷蓄積
電極が重なるように構成することによって、データの書
込動作をドレイン導電層と電荷蓄積電極との重なり部分
で行なうことができる。そして、この重なり部分の大き
さは自由に設定できるので、重なり部分の面積を大きく
取れば、良好な書込特性を得ることができる。これと同
時に、ドレイン領域をいわゆるオフセット構造にするこ
とによって、データの書込時に非選択セルでの電界集中
が発生する位置がチャネル領域上の電荷蓄積電極の直下
に位置しなくなり、バンド間トンネリングにより発生す
るホールもチャネル領域上の電荷蓄積電極の直下に位置
しなくなる。これにより、バンド間トンネリングにより
発生したホールが電荷蓄積電極に注入されるのが有効に
防止され、バンド間トンネリングによるドレインディス
ターブ現象を有効に防止することができる。また、チャ
ネル領域上の電荷蓄積電極とドレイン領域との間の電界
も弱められるので、Ｆ−Ｎトンネリングによるドレイン
ディスターブ現象も有効に防止することができる。
【０１５０】請求項４に係る半導体記憶装置の製造方法
によれば、電荷蓄積電極と制御電極との側壁部分に側壁
絶縁膜を形成し、制御電極と側壁絶縁膜とをマスクとし
て半導体基板に第２導電型の不純物を導入することによ
って第２と第３の不純物領域のうちの少なくとも一方を
形成することにより、容易に電荷蓄積電極と重なりを有
しない第２または第３の不純物領域を形成することがで
きる。これにより、データの書込時に非選択セルの電荷
蓄積電極とドレイン領域となる第２または第３の不純物
領域との間の電界が従来に比べて弱められ、Ｆ−Ｎトン
ネリングによるドレインディスターブ現象を有効に防止
することができる。また、非選択セルでの電界集中が発
生する位置が電荷蓄積電極の直下に位置しなくなり、バ
ンド間トンネリングにより発生するホールも電荷蓄積電
極の直下に位置しなくなる。これにより、バンド間トン
ネリングにより発生したホールが電荷蓄積電極に注入さ
れるのが有効に防止され、バンド間トンネリングによる
ドレインディスターブ現象を有効に防止することができ
る。さらに、この請求項９に係る半導体記憶装置の製造
方法では、第１導電型の半導体基板の主表面上に第２導
電型の不純物を導入することにより第１の不純物領域を
形成することによって、最終的に形成されるメモリセル
のチャネル領域の表面上にも第１の不純物領域が形成さ
れるので、その第１の不純物領域とソース領域となる第
２または第３の不純物領域との境界領域に高電界がかか
ることがなく、この領域におけるバンド間トンネリング
の発生が有効に防止される。これにより、バンド間トン
ネリングの発生に起因して起こる電荷蓄積電極から電子
が引き抜かれにくくなる現象を有効に防止することがで
きる。
によれば、電荷蓄積電極と制御電極との側壁部分に側壁
絶縁膜を形成し、制御電極と側壁絶縁膜とをマスクとし
て半導体基板に第２導電型の不純物を導入することによ
って第２と第３の不純物領域のうちの少なくとも一方を
形成することにより、容易に電荷蓄積電極と重なりを有
しない第２または第３の不純物領域を形成することがで
きる。これにより、データの書込時に非選択セルの電荷
蓄積電極とドレイン領域となる第２または第３の不純物
領域との間の電界が従来に比べて弱められ、Ｆ−Ｎトン
ネリングによるドレインディスターブ現象を有効に防止
することができる。また、非選択セルでの電界集中が発
生する位置が電荷蓄積電極の直下に位置しなくなり、バ
ンド間トンネリングにより発生するホールも電荷蓄積電
極の直下に位置しなくなる。これにより、バンド間トン
ネリングにより発生したホールが電荷蓄積電極に注入さ
れるのが有効に防止され、バンド間トンネリングによる
ドレインディスターブ現象を有効に防止することができ
る。さらに、この請求項９に係る半導体記憶装置の製造
方法では、第１導電型の半導体基板の主表面上に第２導
電型の不純物を導入することにより第１の不純物領域を
形成することによって、最終的に形成されるメモリセル
のチャネル領域の表面上にも第１の不純物領域が形成さ
れるので、その第１の不純物領域とソース領域となる第
２または第３の不純物領域との境界領域に高電界がかか
ることがなく、この領域におけるバンド間トンネリング
の発生が有効に防止される。これにより、バンド間トン
ネリングの発生に起因して起こる電荷蓄積電極から電子
が引き抜かれにくくなる現象を有効に防止することがで
きる。
【０１５１】請求項５に係る半導体記憶装置の製造方法
では、第１導電型の半導体基板の主表面上に第２導電型
の不純物を導入することによって第１の不純物領域を形
成することにより、最終的に形成されるメモリセルのチ
ャネル領域の表面領域にも第１の不純物領域が形成され
るので、請求項９と同様に、バンド間トンネリングに起
因するデータの消去時に電子が引き抜かれにくくなる現
象を有効に防止することができるとともに、バンド間ト
ンネリングによるドレインディスターブ現象も軽減でき
る。さらに、第１の不純物領域が形成される領域よりも
深い領域に第１の不純物領域を覆う第１導電型の第２の
不純物領域を形成することによって、その第２の不純物
領域の不純物濃度を高くすることにより第１の不純物領
域の形成によるベリッドチャネル構造に起因する書込効
率の低下を有効に防止することができる。さらに、第２
の不純物領域を第３と第４の不純物領域の接合深さより
も浅い深さを有するように形成することによって、それ
に比例して第１の不純物領域も浅くなり、第１の不純物
領域下に位置するチャネルへの電荷蓄積電極からの電界
が弱められるのが有効に防止される。この結果、電荷蓄
積電極からの制御が不可能となるいわゆるパンチスルー
現象が発生するのを有効に防止することができる。
では、第１導電型の半導体基板の主表面上に第２導電型
の不純物を導入することによって第１の不純物領域を形
成することにより、最終的に形成されるメモリセルのチ
ャネル領域の表面領域にも第１の不純物領域が形成され
るので、請求項９と同様に、バンド間トンネリングに起
因するデータの消去時に電子が引き抜かれにくくなる現
象を有効に防止することができるとともに、バンド間ト
ンネリングによるドレインディスターブ現象も軽減でき
る。さらに、第１の不純物領域が形成される領域よりも
深い領域に第１の不純物領域を覆う第１導電型の第２の
不純物領域を形成することによって、その第２の不純物
領域の不純物濃度を高くすることにより第１の不純物領
域の形成によるベリッドチャネル構造に起因する書込効
率の低下を有効に防止することができる。さらに、第２
の不純物領域を第３と第４の不純物領域の接合深さより
も浅い深さを有するように形成することによって、それ
に比例して第１の不純物領域も浅くなり、第１の不純物
領域下に位置するチャネルへの電荷蓄積電極からの電界
が弱められるのが有効に防止される。この結果、電荷蓄
積電極からの制御が不可能となるいわゆるパンチスルー
現象が発生するのを有効に防止することができる。
【０１５２】請求項６に係る半導体記憶装置の製造方法
によれば、ソース領域が形成される領域上にソース導電
層を接触して形成することによって、素子が微細化され
てソース領域が小さくなった場合にもソース領域の抵抗
値の上昇を有効に防止し得る半導体装置を容易に製造す
ることができる。
によれば、ソース領域が形成される領域上にソース導電
層を接触して形成することによって、素子が微細化され
てソース領域が小さくなった場合にもソース領域の抵抗
値の上昇を有効に防止し得る半導体装置を容易に製造す
ることができる。
【０１５３】請求項７に係る半導体記憶装置の製造方法
によれば、ソース領域が形成される領域上にソース導電
層を形成し、ドレイン領域が形成される領域上にドレイ
ン導電層を形成し、チャネル領域、ソース導電層および
ドレイン導電層上に第１の誘電体膜を介して電荷蓄積電
極を形成することによって、データの消去をソース導電
層と電荷蓄積電極との重なり部分で行なうことができ、
データの書込動作はドレイン導電層と電荷蓄積電極との
重なり部分で行なうことができる。これと同時に、ソー
ス領域およびドレイン領域をいわゆるオフセット構造に
構成することによって、データの消去時のエンデュラン
ス特性の劣化を防止することができるとともにデータの
書込時のドレインディスターブ現象を防止することが可
能な半導体記憶装置を容易に製造できる。
によれば、ソース領域が形成される領域上にソース導電
層を形成し、ドレイン領域が形成される領域上にドレイ
ン導電層を形成し、チャネル領域、ソース導電層および
ドレイン導電層上に第１の誘電体膜を介して電荷蓄積電
極を形成することによって、データの消去をソース導電
層と電荷蓄積電極との重なり部分で行なうことができ、
データの書込動作はドレイン導電層と電荷蓄積電極との
重なり部分で行なうことができる。これと同時に、ソー
ス領域およびドレイン領域をいわゆるオフセット構造に
構成することによって、データの消去時のエンデュラン
ス特性の劣化を防止することができるとともにデータの
書込時のドレインディスターブ現象を防止することが可
能な半導体記憶装置を容易に製造できる。
【図１】本発明の第１実施例によるスタックゲート型の
フラッシュＥＥＰＲＯＭを示した断面構造図である。
フラッシュＥＥＰＲＯＭを示した断面構造図である。
【図２】図１に示した第１実施例のフラッシュＥＥＰＲ
ＯＭのメモリセル部分を示した断面構造図である。
ＯＭのメモリセル部分を示した断面構造図である。
【図３】図１に示した第１実施例のフラッシュＥＥＰＲ
ＯＭの製造プロセスの第１工程を説明するための断面構
造図である。
ＯＭの製造プロセスの第１工程を説明するための断面構
造図である。
【図４】図１に示した第１実施例のフラッシュＥＥＰＲ
ＯＭの製造プロセスの第２工程を説明するための断面構
造図である。
ＯＭの製造プロセスの第２工程を説明するための断面構
造図である。
【図５】図１に示した第１実施例のフラッシュＥＥＰＲ
ＯＭの製造プロセスの第３工程を説明するための断面構
造図である。
ＯＭの製造プロセスの第３工程を説明するための断面構
造図である。
【図６】図１に示した第１実施例のフラッシュＥＥＰＲ
ＯＭの製造プロセスの第４工程を説明するための断面構
造図である。
ＯＭの製造プロセスの第４工程を説明するための断面構
造図である。
【図７】図１に示した第１実施例のフラッシュＥＥＰＲ
ＯＭの製造プロセスの第５工程を説明するための断面構
造図である。
ＯＭの製造プロセスの第５工程を説明するための断面構
造図である。
【図８】図１に示した第１実施例のフラッシュＥＥＰＲ
ＯＭの製造プロセスの第６工程を説明するための断面構
造図である。
ＯＭの製造プロセスの第６工程を説明するための断面構
造図である。
【図９】図１に示した第１実施例のフラッシュＥＥＰＲ
ＯＭの製造プロセスの第７工程を説明するための断面構
造図である。
ＯＭの製造プロセスの第７工程を説明するための断面構
造図である。
【図１０】図１に示した第１実施例のフラッシュＥＥＰ
ＲＯＭの製造プロセスの第８工程を説明するための断面
構造図である。
ＲＯＭの製造プロセスの第８工程を説明するための断面
構造図である。
【図１１】図１に示した第１実施例のフラッシュＥＥＰ
ＲＯＭの製造プロセスの第９工程を説明するための断面
構造図である。
ＲＯＭの製造プロセスの第９工程を説明するための断面
構造図である。
【図１２】図１に示した第１実施例のフラッシュＥＥＰ
ＲＯＭの製造プロセスの第１０工程を説明するための断
面構造図である。
ＲＯＭの製造プロセスの第１０工程を説明するための断
面構造図である。
【図１３】図１に示した第１実施例のフラッシュＥＥＰ
ＲＯＭの製造プロセスの第１１工程を説明するための断
面構造図である。
ＲＯＭの製造プロセスの第１１工程を説明するための断
面構造図である。
【図１４】本発明の第２実施例によるスタックゲート型
のフラッシュＥＥＰＲＯＭのメモリセル部分を示した断
面構造図である。
のフラッシュＥＥＰＲＯＭのメモリセル部分を示した断
面構造図である。
【図１５】図１４に示した第２実施例のフラッシュＥＥ
ＰＲＯＭの製造プロセスを説明するための断面構造図で
ある。
ＰＲＯＭの製造プロセスを説明するための断面構造図で
ある。
【図１６】本発明の第３実施例によるスタックゲート型
のフラッシュＥＥＰＲＯＭのメモリセル部分を示した断
面構造図である。
のフラッシュＥＥＰＲＯＭのメモリセル部分を示した断
面構造図である。
【図１７】図１６に示した第３実施例のフラッシュＥＥ
ＰＲＯＭの製造プロセスを説明するための断面構造図で
ある。
ＰＲＯＭの製造プロセスを説明するための断面構造図で
ある。
【図１８】本発明の第４実施例によるスタックゲート型
のフラッシュＥＥＰＲＯＭのメモリセル部分を示した断
面構造図である。
のフラッシュＥＥＰＲＯＭのメモリセル部分を示した断
面構造図である。
【図１９】図１８に示した第４実施例のフラッシュＥＥ
ＰＲＯＭの製造プロセスの第１段階を説明するための断
面構造図である。
ＰＲＯＭの製造プロセスの第１段階を説明するための断
面構造図である。
【図２０】図１８に示した第４実施例のフラッシュＥＥ
ＰＲＯＭの製造プロセスの第２段階を説明するための断
面構造図である。
ＰＲＯＭの製造プロセスの第２段階を説明するための断
面構造図である。
【図２１】本発明の第５実施例によるスタックゲート型
のフラッシュＥＥＰＲＯＭのメモリセル部分を示した断
面構造図である。
のフラッシュＥＥＰＲＯＭのメモリセル部分を示した断
面構造図である。
【図２２】図２１に示した第５実施例のフラッシュＥＥ
ＰＲＯＭの製造プロセスの第１段階を説明するための断
面構造図である。
ＰＲＯＭの製造プロセスの第１段階を説明するための断
面構造図である。
【図２３】図２１に示した第５実施例のフラッシュＥＥ
ＰＲＯＭの製造プロセスの第２段階を説明するための断
面構造図である。
ＰＲＯＭの製造プロセスの第２段階を説明するための断
面構造図である。
【図２４】本発明の第６実施例によるスタックゲート型
のフラッシュＥＥＰＲＯＭのメモリセル部分を示した断
面構造図である。
のフラッシュＥＥＰＲＯＭのメモリセル部分を示した断
面構造図である。
【図２５】図２４に示した第６実施例のフラッシュＥＥ
ＰＲＯＭの製造プロセスの第１段階を説明するための断
面構造図である。
ＰＲＯＭの製造プロセスの第１段階を説明するための断
面構造図である。
【図２６】図２４に示した第６実施例のフラッシュＥＥ
ＰＲＯＭの製造プロセスの第２段階を説明するための断
面構造図である。
ＰＲＯＭの製造プロセスの第２段階を説明するための断
面構造図である。
【図２７】本発明の第７実施例によるフラッシュＥＥＰ
ＲＯＭのメモリセル部分を示した断面構造図である。
ＲＯＭのメモリセル部分を示した断面構造図である。
【図２８】図２７に示した第７実施例のフラッシュＥＥ
ＰＲＯＭの製造プロセスの第１工程を説明するための断
面構造図である。
ＰＲＯＭの製造プロセスの第１工程を説明するための断
面構造図である。
【図２９】図２７に示した第７実施例のフラッシュＥＥ
ＰＲＯＭの製造プロセスの第２工程を説明するための断
面構造図である。
ＰＲＯＭの製造プロセスの第２工程を説明するための断
面構造図である。
【図３０】図２７に示した第７実施例のフラッシュＥＥ
ＰＲＯＭの製造プロセスの第３工程を説明するための断
面構造図である。
ＰＲＯＭの製造プロセスの第３工程を説明するための断
面構造図である。
【図３１】図２７に示した第７実施例のフラッシュＥＥ
ＰＲＯＭの製造プロセスの第４工程を説明するための断
面構造図である。
ＰＲＯＭの製造プロセスの第４工程を説明するための断
面構造図である。
【図３２】図２７に示した第７実施例のフラッシュＥＥ
ＰＲＯＭの製造プロセスの第５工程を説明するための断
面構造図である。
ＰＲＯＭの製造プロセスの第５工程を説明するための断
面構造図である。
【図３３】図２７に示した第７実施例のフラッシュＥＥ
ＰＲＯＭの製造プロセスの第６工程を説明するための断
面構造図である。
ＰＲＯＭの製造プロセスの第６工程を説明するための断
面構造図である。
【図３４】図２７に示した第７実施例のフラッシュＥＥ
ＰＲＯＭの製造プロセスの第７工程を説明するための断
面構造図である。
ＰＲＯＭの製造プロセスの第７工程を説明するための断
面構造図である。
【図３５】図２７に示した第７実施例のフラッシュＥＥ
ＰＲＯＭの製造プロセスの第８工程を説明するための断
面構造図である。
ＰＲＯＭの製造プロセスの第８工程を説明するための断
面構造図である。
【図３６】図２７に示した第７実施例のフラッシュＥＥ
ＰＲＯＭの製造プロセスの第９工程を説明するための断
面構造図である。
ＰＲＯＭの製造プロセスの第９工程を説明するための断
面構造図である。
【図３７】図２７に示した第７実施例のフラッシュＥＥ
ＰＲＯＭの製造プロセスの第１０工程を説明するための
断面構造図である。
ＰＲＯＭの製造プロセスの第１０工程を説明するための
断面構造図である。
【図３８】本発明の第８実施例によるフラッシュＥＥＰ
ＲＯＭのメモリセル部分を示した断面構造図である。
ＲＯＭのメモリセル部分を示した断面構造図である。
【図３９】本発明の第９実施例によるフラッシュＥＥＰ
ＲＯＭのメモリセル部分を示した断面構造図である。
ＲＯＭのメモリセル部分を示した断面構造図である。
【図４０】本発明の第１０実施例によるフラッシュＥＥ
ＰＲＯＭのメモリセル部分を示した断面構造図である。
ＰＲＯＭのメモリセル部分を示した断面構造図である。
【図４１】図４０に示した第１０実施例のフラッシュＥ
ＥＰＲＯＭの製造プロセスの第１工程を説明するための
断面構造図である。
ＥＰＲＯＭの製造プロセスの第１工程を説明するための
断面構造図である。
【図４２】図４０に示した第１０実施例のフラッシュＥ
ＥＰＲＯＭの製造プロセスの第２工程を説明するための
断面構造図である。
ＥＰＲＯＭの製造プロセスの第２工程を説明するための
断面構造図である。
【図４３】図４０に示した第１０実施例のフラッシュＥ
ＥＰＲＯＭの製造プロセスの第３工程を説明するための
断面構造図である。
ＥＰＲＯＭの製造プロセスの第３工程を説明するための
断面構造図である。
【図４４】図４０に示した第１０実施例のフラッシュＥ
ＥＰＲＯＭの製造プロセスの第４工程を説明するための
断面構造図である。
ＥＰＲＯＭの製造プロセスの第４工程を説明するための
断面構造図である。
【図４５】図４０に示した第１０実施例のフラッシュＥ
ＥＰＲＯＭの製造プロセスの第５工程を説明するための
断面構造図である。
ＥＰＲＯＭの製造プロセスの第５工程を説明するための
断面構造図である。
【図４６】図４０に示した第１０実施例のフラッシュＥ
ＥＰＲＯＭの製造プロセスの第６工程を説明するための
断面構造図である。
ＥＰＲＯＭの製造プロセスの第６工程を説明するための
断面構造図である。
【図４７】本発明の第１１実施例によるフラッシュＥＥ
ＰＲＯＭのメモリセル部分を示した断面構造図である。
ＰＲＯＭのメモリセル部分を示した断面構造図である。
【図４８】図４７に示した第１１実施例のフラッシュＥ
ＥＰＲＯＭの製造プロセスを説明するための断面構造図
である。
ＥＰＲＯＭの製造プロセスを説明するための断面構造図
である。
【図４９】本発明の第１２実施例によるフラッシュＥＥ
ＰＲＯＭのメモリセル部分を示した断面構造図である。
ＰＲＯＭのメモリセル部分を示した断面構造図である。
【図５０】図４９に示した第１２実施例のフラッシュＥ
ＥＰＲＯＭの製造プロセスの第１工程を説明するための
断面構造図である。
ＥＰＲＯＭの製造プロセスの第１工程を説明するための
断面構造図である。
【図５１】図４９に示した第１２実施例のフラッシュＥ
ＥＰＲＯＭの製造プロセスの第２工程を説明するための
断面構造図である。
ＥＰＲＯＭの製造プロセスの第２工程を説明するための
断面構造図である。
【図５２】図４９に示した第１２実施例のフラッシュＥ
ＥＰＲＯＭの製造プロセスの第３工程を説明するための
断面構造図である。
ＥＰＲＯＭの製造プロセスの第３工程を説明するための
断面構造図である。
【図５３】図４９に示した第１２実施例のフラッシュＥ
ＥＰＲＯＭの製造プロセスの第４工程を説明するための
断面構造図である。
ＥＰＲＯＭの製造プロセスの第４工程を説明するための
断面構造図である。
【図５４】図４９に示した第１２実施例のフラッシュＥ
ＥＰＲＯＭの製造プロセスの第５工程を説明するための
断面構造図である。
ＥＰＲＯＭの製造プロセスの第５工程を説明するための
断面構造図である。
【図５５】図４９に示した第１２実施例のフラッシュＥ
ＥＰＲＯＭの製造プロセスの第６工程を説明するための
断面構造図である。
ＥＰＲＯＭの製造プロセスの第６工程を説明するための
断面構造図である。
【図５６】図４９に示した第１２実施例のフラッシュＥ
ＥＰＲＯＭの製造プロセスの第７工程を説明するための
断面構造図である。
ＥＰＲＯＭの製造プロセスの第７工程を説明するための
断面構造図である。
【図５７】従来のフラッシュＥＥＰＲＯＭの一般的な構
成を示したブロック図である。
成を示したブロック図である。
【図５８】図５７に示したメモリセルマトリックスの概
略構成を示した等価回路図である。
略構成を示した等価回路図である。
【図５９】従来のスタックゲート型のフラッシュＥＥＰ
ＲＯＭを示した平面概略図である。
ＲＯＭを示した平面概略図である。
【図６０】図５９に示したフラッシュＥＥＰＲＯＭのＡ
−Ａに沿って見た断面構造図である。
−Ａに沿って見た断面構造図である。
【図６１】ドレインディスターブ現象を説明するための
メモリセルマトリックスの部分等価回路図である。
メモリセルマトリックスの部分等価回路図である。
【図６２】Ｆ−Ｎトンネリングによるドレインディスタ
ーブ現象を説明するための断面構造図である。
ーブ現象を説明するための断面構造図である。
【図６３】バンド間トンネリングによるドレインディス
ターブ現象を説明するための断面構造図である。
ターブ現象を説明するための断面構造図である。
【図６４】データの消去時に発生するエンデュランス特
性の劣化を説明するための断面構造図である。
性の劣化を説明するための断面構造図である。
１：Ｐ型シリコン基板 ２：Ｐ型不純物層 ３：Ｎ型不純物層 ４：酸化膜 ５：フローティングゲート電極 ６：層間絶縁膜 ７：コントロールゲート電極 ９：ドレイン拡散領域 １０：ソース拡散領域 なお、各図中、同一符号は同一または相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山口 偉久 兵庫県伊丹市瑞原４丁目１番地 三菱電 機株式会社エル・エス・アイ研究所内 (56)参考文献 特開 平４−274370（ＪＰ，Ａ) 特開 昭59−229873（ＪＰ，Ａ) 特開 昭61−292963（ＪＰ，Ａ) 特開 平３−102878（ＪＰ，Ａ) 特開 平２−203566（ＪＰ，Ａ) 特開 平２−305443（ＪＰ，Ａ) 特開 昭62−63476（ＪＰ，Ａ) 特開 昭61−61469（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/8247 H01L 27/115 H01L 29/788 H01L 29/792
Claims (7)
- 【請求項１】 主表面を有する第１導電型の半導体基板
と、 前記半導体基板の主表面上にチャネル領域を挟むように
所定の間隔を隔てて形成された第２導電型のソース領域
およびドレイン領域と、 前記ソース領域上に接触して形成されたソース導電層
と、 少なくとも前記チャネル領域上と前記ソース導電層上と
に接触して形成された第１の誘電体膜と、 前記第１の誘電体膜上に形成された電荷蓄積電極と、 前記電荷蓄積電極上に第２の誘電体膜を介して形成され
た制御電極とを備え、 前記ソース領域は、前記電荷蓄積電極のうち前記チャネ
ル領域上の前記第１の誘電体膜上に位置する部分との重
なりを有しないように形成されている、電気的に情報の
書込および消去が可能な半導体記憶装置。 - 【請求項２】 前記ドレイン領域上にはさらにドレイン
導電層が接触して形成されており、 前記第１の誘電体膜はさらに前記ドレイン導電層上に接
触して形成されており、 前記電荷蓄積電極はさらに前記ドレイン導電層上にも前
記第１の誘電体膜を介して形成されており、 前記ドレイン領域は、前記電荷蓄積電極のうち前記チャ
ネル領域上の前記第１の誘電体膜上に位置する部分との
重なりを有しないように形成されている、請求項１に記
載の電気的に情報の書込および消去が可能な半導体記憶
装置。 - 【請求項３】 主表面を有する第１導電型の半導体基板
と、 前記半導体基板の主表面上にチャネル領域を挟むように
所定の間隔を隔てて形成された第２導電型のソース領域
およびドレイン領域と、 前記ドレイン領域上に接触して形成されたドレイン導電
層と、 前記チャネル領域上と前記ドレイン導電層上とに接触し
て形成された第１の誘電体膜と、 前記第１の誘電体膜上に形成された電荷蓄積電極と、 前記電荷蓄積電極上に第２の誘電体膜を介して形成され
た制御電極とを備え、前記ドレイン領域は、前記電荷蓄
積電極のうち前記チャネル領域上の前記第１の誘電体膜
上に位置する部分との重なりを有しないように形成され
ている、電気的に情報の書込および消去が可能な半導体
記憶装置。 - 【請求項４】 第１導電型の半導体基板の主表面上に第
２導電型の不純物を導入することによって第１の不純物
領域を形成する工程と、 前記半導体基板の主表面上の所定領域に第１の誘電体膜
を介して電荷蓄積電極を形成する工程と、 前記電荷蓄積電極上に第２の誘電体膜を介して制御電極
を形成する工程と、 前記電荷蓄積電極と前記制御電極との側壁部分に側壁絶
縁膜を形成する工程と、 前記制御電極と前記側壁絶縁膜とをマスクとして、前記
半導体基板に第２導電型の不純物を導入することによっ
て、第２と第３の不純物領域のうちの少なくとも一方を
前記電荷蓄積電極との重なりを有しないように形成する
工程とを備えた、電気的に情報の書込および消去が可能
な半導体記憶装置の製造方法。 - 【請求項５】 第１導電型の半導体基板の主表面上に第
２導電型の不純物を導入することによって第１の不純物
領域を形成する工程と、 前記第１の不純物領域下に第１導電型の不純物を導入す
ることによって、前記第１の不純物領域下に第２の不純
物領域を形成する工程と、 前記半導体基板の主表面上の所定領域に第１の誘電体膜
を介して電荷蓄積電極を形成する工程と、 前記電荷蓄積電極上に第２の誘電体膜を介して制御電極
を形成する工程と、 前記制御電極をマスクとして前記半導体基板に第２導電
型の不純物を導入することによって、第３と第４の不純
物領域を形成する工程とを備え、 前記第２の不純物領域を形成する工程は、 前記第２の不純物領域と前記半導体基板との接合面深さ
が、前記第３および第４の不純物領域と、前記半導体基
板との接合面深さよりも浅く形成されるように前記第２
の不純物の導入を制御する工程を含む、電気的に情報の
書込および消去が可能な半導体記憶装置の製造方法。 - 【請求項６】 第１導電型の半導体基板の主表面上にチ
ャネル領域を挟むように所定の間隔を隔てて第２導電型
のソース領域およびドレイン領域を形成する工程と、 前記ソース領域が形成される領域上にソース導電層を接
触して形成する工程と、 少なくとも前記チャネル領域上に第１の誘電体膜を介し
て、かつ前記ソース導電層上に絶縁膜を介して電荷蓄積
電極を形成する工程と、 前記電荷蓄積電極上に第２の誘電体膜を介して制御電極
を形成する工程とを備え、 前記チャネル領域はその表面が凹凸形状になるように形
成する、 電気的に情報の書込および消去が可能な半導体
記憶装置の製造方法。 - 【請求項７】 第１導電型の半導体基板の主表面上にチ
ャネル領域を挟むように所定の間隔を隔てて第２導電型
のソース領域およびドレイン領域を形成する工程と、 前記ソース領域が形成される領域上にソース導電層を接
触して形成する工程と、 前記ドレイン領域が形成される領域上にドレイン導電層
を接触して形成する工程と、 前記チャネル領域、前記ソース導電層および前記ドレイ
ン導電層上に接触して第１の誘電体膜を形成する工程
と、 前記第１の誘電体膜上に電荷蓄積電極を形成する工程
と、 前記電荷蓄積電極上に第２の誘電体膜を介して制御電極
を形成する工程とを備え、 前記ソース領域および前記ドレイン領域を形成する工程
は、前記ソース領域と前記ドレイン領域とを、前記電荷
蓄積電極のうち前記チャネル領域上の前記第１の誘電体
膜上に位置する部分との重なりを有しないように形成す
る工程を含む、電気的に情報の書込および消去が可能な
半導体記憶装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09785293A JP3200497B2 (ja) | 1993-03-19 | 1993-04-23 | 電気的に情報の書込および消去が可能な半導体記憶装置およびその製造方法 |
| DE4404270A DE4404270C2 (de) | 1993-03-19 | 1994-02-10 | Halbleiterspeichervorrichtungen, die Information elektrisch schreiben und löschen können und Verfahren zur Herstellung derselben |
| KR1019940005386A KR0126235B1 (ko) | 1993-03-19 | 1994-03-17 | 전기적으로 정보의 소거 및 기록이 가능한 반도체 기억 장치 및 그의 제조방법 |
| US08/318,482 US5488245A (en) | 1993-03-19 | 1994-10-05 | Semiconductor memory device capable of electrically erasing and writing information |
| US08/480,701 US5683923A (en) | 1993-03-19 | 1995-06-07 | Semiconductor memory device capable of electrically erasing and writing information and a manufacturing method of the same |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6036993 | 1993-03-19 | ||
| JP5-60369 | 1993-03-19 | ||
| JP09785293A JP3200497B2 (ja) | 1993-03-19 | 1993-04-23 | 電気的に情報の書込および消去が可能な半導体記憶装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06326322A JPH06326322A (ja) | 1994-11-25 |
| JP3200497B2 true JP3200497B2 (ja) | 2001-08-20 |
Family
ID=26401430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09785293A Expired - Fee Related JP3200497B2 (ja) | 1993-03-19 | 1993-04-23 | 電気的に情報の書込および消去が可能な半導体記憶装置およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5488245A (ja) |
| JP (1) | JP3200497B2 (ja) |
| KR (1) | KR0126235B1 (ja) |
| DE (1) | DE4404270C2 (ja) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2513402B2 (ja) * | 1993-05-01 | 1996-07-03 | 日本電気株式会社 | 半導体装置の構造及び製造方法 |
| JP3224907B2 (ja) * | 1993-06-08 | 2001-11-05 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JP3397895B2 (ja) * | 1994-07-05 | 2003-04-21 | 三洋電機株式会社 | 固体撮像素子 |
| JPH08204035A (ja) * | 1995-01-30 | 1996-08-09 | Sony Corp | 半導体メモリ装置 |
| US5949710A (en) * | 1996-04-10 | 1999-09-07 | Altera Corporation | Programmable interconnect junction |
| US5699298A (en) * | 1996-05-22 | 1997-12-16 | Macronix International Co., Ltd. | Flash memory erase with controlled band-to-band tunneling current |
| KR100238199B1 (ko) * | 1996-07-30 | 2000-01-15 | 윤종용 | 플레쉬 이이피롬(eeprom) 장치 및 그 제조방법 |
| JPH1074915A (ja) * | 1996-08-29 | 1998-03-17 | Sharp Corp | 不揮発性半導体記憶装置 |
| TW451284B (en) * | 1996-10-15 | 2001-08-21 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
| KR100448086B1 (ko) * | 1997-05-23 | 2005-06-16 | 삼성전자주식회사 | 비휘발성메모리장치및그제조방법 |
| US6284316B1 (en) * | 1998-02-25 | 2001-09-04 | Micron Technology, Inc. | Chemical vapor deposition of titanium |
| US6009017A (en) * | 1998-03-13 | 1999-12-28 | Macronix International Co., Ltd. | Floating gate memory with substrate band-to-band tunneling induced hot electron injection |
| US6043124A (en) * | 1998-03-13 | 2000-03-28 | Texas Instruments-Acer Incorporated | Method for forming high density nonvolatile memories with high capacitive-coupling ratio |
| US6127698A (en) * | 1998-03-23 | 2000-10-03 | Texas Instruments - Acer Incorporated | High density/speed nonvolatile memories with a textured tunnel oxide and a high capacitive-coupling ratio |
| US6194272B1 (en) | 1998-05-19 | 2001-02-27 | Mosel Vitelic, Inc. | Split gate flash cell with extremely small cell size |
| US6107127A (en) * | 1998-09-02 | 2000-08-22 | Kocon; Christopher B. | Method of making shallow well MOSFET structure |
| JP2000164736A (ja) | 1998-11-30 | 2000-06-16 | Toshiba Corp | 不揮発性半導体メモリ及びその製造方法 |
| US6376868B1 (en) * | 1999-06-15 | 2002-04-23 | Micron Technology, Inc. | Multi-layered gate for a CMOS imager |
| JP3563310B2 (ja) * | 1999-10-18 | 2004-09-08 | Ｎｅｃエレクトロニクス株式会社 | 半導体記憶装置の製造方法 |
| US6218227B1 (en) * | 1999-10-25 | 2001-04-17 | Advanced Micro Devices, Inc. | Method to generate a MONOS type flash cell using polycrystalline silicon as an ONO top layer |
| US6329273B1 (en) * | 1999-10-29 | 2001-12-11 | Advanced Micro Devices, Inc. | Solid-source doping for source/drain to eliminate implant damage |
| KR100390889B1 (ko) * | 2000-05-25 | 2003-07-10 | 주식회사 하이닉스반도체 | 반도체장치의 비휘발성 메모리 소자 및 그 제조방법 |
| US20020185673A1 (en) | 2001-05-02 | 2002-12-12 | Ching-Hsiang Hsu | Structure of a low-voltage channel write/erase flash memory cell and fabricating method thereof |
| KR100437466B1 (ko) * | 2001-12-27 | 2004-06-23 | 삼성전자주식회사 | 비휘발성 메모리소자 및 그 제조방법 |
| EP1349205A1 (en) * | 2002-03-28 | 2003-10-01 | eMemory Technology Inc. | Structure of a low-voltage channel write/erase flash memory cell and fabricating method thereof |
| US6887758B2 (en) * | 2002-10-09 | 2005-05-03 | Freescale Semiconductor, Inc. | Non-volatile memory device and method for forming |
| US6861689B2 (en) * | 2002-11-08 | 2005-03-01 | Freescale Semiconductor, Inc. | One transistor DRAM cell structure and method for forming |
| JP4875284B2 (ja) * | 2003-03-06 | 2012-02-15 | スパンション エルエルシー | 半導体記憶装置およびその製造方法 |
| US20080057643A1 (en) * | 2006-08-29 | 2008-03-06 | Micron Technology, Inc. | Memory and method of reducing floating gate coupling |
| US20100155858A1 (en) * | 2007-09-04 | 2010-06-24 | Yuan-Feng Chen | Asymmetric extension device |
| KR100973827B1 (ko) * | 2008-07-28 | 2010-08-04 | 경북대학교 산학협력단 | 고집적 플래시 메모리 셀 소자, 셀 스트링 및 그 제조 방법 |
| JP5578641B2 (ja) * | 2008-12-01 | 2014-08-27 | 国立大学法人広島大学 | 不揮発性半導体記憶素子とその製造方法 |
| TWI710113B (zh) * | 2019-11-29 | 2020-11-11 | 億而得微電子股份有限公司 | 電子寫入抹除式可複寫唯讀記憶體的操作方法 |
Family Cites Families (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4467453A (en) * | 1979-09-04 | 1984-08-21 | Texas Instruments Incorporated | Electrically programmable floating gate semiconductor memory device |
| JPS60182174A (ja) * | 1984-02-28 | 1985-09-17 | Nec Corp | 不揮発性半導体メモリ |
| US4663645A (en) * | 1984-05-23 | 1987-05-05 | Hitachi, Ltd. | Semiconductor device of an LDD structure having a floating gate |
| US4697198A (en) * | 1984-08-22 | 1987-09-29 | Hitachi, Ltd. | MOSFET which reduces the short-channel effect |
| US4698787A (en) * | 1984-11-21 | 1987-10-06 | Exel Microelectronics, Inc. | Single transistor electrically programmable memory device and method |
| US4763177A (en) * | 1985-02-19 | 1988-08-09 | Texas Instruments Incorporated | Read only memory with improved channel length isolation and method of forming |
| JPS61276375A (ja) * | 1985-05-29 | 1986-12-06 | アドバンスト・マイクロ・デイバイシズ・インコ−ポレ−テツド | 集積回路ｅｅｐｒｏｍセルおよびその製作方法 |
| US4804637A (en) * | 1985-09-27 | 1989-02-14 | Texas Instruments Incorporated | EEPROM memory cell and driving circuitry |
| US5472891A (en) * | 1986-05-26 | 1995-12-05 | Hitachi, Ltd. | Method of manufacturing a semiconductor device |
| US5017505A (en) * | 1986-07-18 | 1991-05-21 | Nippondenso Co., Ltd. | Method of making a nonvolatile semiconductor memory apparatus with a floating gate |
| KR890001099A (ko) * | 1987-06-08 | 1989-03-18 | 미다 가쓰시게 | 반도체 기억장치 |
| US5141886A (en) * | 1988-04-15 | 1992-08-25 | Texas Instruments Incorporated | Vertical floating-gate transistor |
| JPH0223671A (ja) * | 1988-07-12 | 1990-01-25 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
| ES1008181Y (es) * | 1988-11-07 | 1989-09-01 | Gadea Veses Javier | Caja acustica para transduccion de sonido. |
| EP0369676B1 (en) * | 1988-11-17 | 1995-11-08 | Seiko Instr Inc | Non-volatile semiconductor memory. |
| US5262987A (en) * | 1988-11-17 | 1993-11-16 | Seiko Instruments Inc. | Floating gate semiconductor nonvolatile memory having impurity doped regions for low voltage operation |
| JPH02135782A (ja) * | 1988-11-17 | 1990-05-24 | Seiko Instr Inc | 半導体不揮発性メモリ |
| JPH0352269A (ja) * | 1989-07-20 | 1991-03-06 | Seiko Instr Inc | 紫外線消去型半導体不揮発性メモリ |
| KR910007434B1 (ko) * | 1988-12-15 | 1991-09-26 | 삼성전자 주식회사 | 전기적으로 소거 및 프로그램 가능한 반도체 메모리장치 및 그 소거 및 프로그램 방법 |
| JPH02266562A (ja) * | 1989-04-06 | 1990-10-31 | Ricoh Co Ltd | 半導体集積回路装置 |
| DE69229374T2 (de) * | 1991-04-18 | 2000-01-20 | National Semiconductor Corp., Santa Clara | Gestapeltes Ätzverfahren für Koppelpunkt-EPROM-Matrizen |
| US5180680A (en) * | 1991-05-17 | 1993-01-19 | United Microelectronics Corporation | Method of fabricating electrically erasable read only memory cell |
| FR2677481B1 (fr) * | 1991-06-07 | 1993-08-20 | Commissariat Energie Atomique | Procede de fabrication d'une cellule de memoire non volatile et cellule de memoire obtenue. |
| JPH0567791A (ja) * | 1991-06-20 | 1993-03-19 | Mitsubishi Electric Corp | 電気的に書込および消去可能な半導体記憶装置およびその製造方法 |
| JP2815495B2 (ja) * | 1991-07-08 | 1998-10-27 | ローム株式会社 | 半導体記憶装置 |
| JPH0529587A (ja) * | 1991-07-22 | 1993-02-05 | Sony Corp | 不揮発性半導体メモリ装置及びその製造方法 |
| JPH06204494A (ja) * | 1993-01-07 | 1994-07-22 | Fujitsu Ltd | 絶縁膜の形成方法および半導体素子の製造方法 |
| JP3260194B2 (ja) * | 1993-01-21 | 2002-02-25 | 新日本製鐵株式会社 | Ｍｏｓ電界効果型トランジスタ及び不揮発性半導体記憶装置 |
| EP0612107B1 (en) * | 1993-02-19 | 1999-06-30 | STMicroelectronics S.r.l. | Programming method for a double polysilicon EEPROM cell |
| US5429966A (en) * | 1993-07-22 | 1995-07-04 | National Science Council | Method of fabricating a textured tunnel oxide for EEPROM applications |
-
1993
- 1993-04-23 JP JP09785293A patent/JP3200497B2/ja not_active Expired - Fee Related
-
1994
- 1994-02-10 DE DE4404270A patent/DE4404270C2/de not_active Expired - Lifetime
- 1994-03-17 KR KR1019940005386A patent/KR0126235B1/ko not_active IP Right Cessation
- 1994-10-05 US US08/318,482 patent/US5488245A/en not_active Expired - Lifetime
-
1995
- 1995-06-07 US US08/480,701 patent/US5683923A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR940022872A (ko) | 1994-10-21 |
| KR0126235B1 (ko) | 1997-12-29 |
| US5683923A (en) | 1997-11-04 |
| DE4404270C2 (de) | 2001-04-19 |
| DE4404270A1 (de) | 1994-09-22 |
| JPH06326322A (ja) | 1994-11-25 |
| US5488245A (en) | 1996-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3200497B2 (ja) | 電気的に情報の書込および消去が可能な半導体記憶装置およびその製造方法 | |
| US5939749A (en) | Split gate transistor array | |
| US5705415A (en) | Process for forming an electrically programmable read-only memory cell | |
| US7480185B2 (en) | Ballistic injection NROM flash memory | |
| US7195967B2 (en) | Nonvolatile semiconductor memory device and manufacturing method thereof | |
| US5891774A (en) | Method of fabricating EEPROM using oblique implantation | |
| US6101128A (en) | Nonvolatile semiconductor memory and driving method and fabrication method of the same | |
| US6285584B1 (en) | Method to implement flash memory | |
| US5477068A (en) | Nonvolatile semiconductor memory device | |
| US8710573B2 (en) | Nonvolatile semiconductor memory device and method for manufacturing the same | |
| JP3498116B2 (ja) | 不揮発性半導体記憶装置 | |
| KR100316709B1 (ko) | 불휘발성 메모리 장치 제조 방법 | |
| US20040217412A1 (en) | [flash memory structure and operating method thereof] | |
| US5863822A (en) | Method of making non-volatile semiconductor memory devices having large capacitance between floating and control gates | |
| US20030047774A1 (en) | Nonvolatile semiconductor memory device, fabricating method thereof and operation method thereof | |
| JP3297173B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JP2002368140A (ja) | 不揮発性半導体メモリ装置 | |
| JP2007142468A (ja) | 半導体装置 | |
| US20080093643A1 (en) | Non-volatile memory device and fabrication method | |
| JPH07161850A (ja) | 不揮発性半導体集積回路装置 | |
| US6171907B1 (en) | Method for fabricating tunnel window in EEPROM cell with reduced cell pitch | |
| JPH07193148A (ja) | 半導体装置およびその製造方法 | |
| JPH07202046A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP2000138300A (ja) | 不揮発性半導体記憶装置及びその書き込み方法 | |
| JP3393911B2 (ja) | 不揮発性半導体記憶装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010130 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010605 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080615 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080615 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090615 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |