JP3277414B2 - Dry etching method - Google Patents
Dry etching methodInfo
- Publication number
- JP3277414B2 JP3277414B2 JP21032693A JP21032693A JP3277414B2 JP 3277414 B2 JP3277414 B2 JP 3277414B2 JP 21032693 A JP21032693 A JP 21032693A JP 21032693 A JP21032693 A JP 21032693A JP 3277414 B2 JP3277414 B2 JP 3277414B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- silicon
- species
- film
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- ing And Chemical Polishing (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は半導体装置の製造等の微
細加工分野において行われるドライエッチング方法に関
し、特に酸素を含有する反射防止膜とシリコン系材料層
との積層系の異方性エッチングを実現する技術に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a dry etching method used in the field of microfabrication such as the manufacture of semiconductor devices, and more particularly to anisotropic etching of a laminate of an antireflection film containing oxygen and a silicon material layer. The technology to be realized.
【0002】[0002]
【従来の技術】半導体装置の高集積化が加速的に進行す
るに伴い、その最小加工寸法も急速に縮小されている。
たとえば、現状で量産ラインに移行されている16MD
RAMの最小加工寸法は約0.5μmであるが、次世代
の64MDRAMでは0.35μm以下、次々世代の2
56MDRAMでは0.25μm以下に縮小されるとみ
られている。2. Description of the Related Art As the degree of integration of semiconductor devices increases, the minimum processing size thereof is rapidly reduced.
For example, 16MD currently being transferred to mass production lines
The minimum processing size of the RAM is about 0.5 μm, but it is 0.35 μm or less in the next generation 64 MDRAM, and the next generation 2
In a 56MDRAM, it is expected to be reduced to 0.25 μm or less.
【0003】この微細化度は、マスク・パターンを形成
するフォトリソグラフィ技術に依存するといっても過言
ではない。現行の0.5μmクラスの加工には、高圧水
銀ランプのg線(波長436nm)やi線(波長365
nm)等の可視〜近紫外光源が、また0.35μm〜
0.25μm(ディープ・サブミクロン)クラスでは、
KrFエキシマ・レーザ光(波長248nm)等の遠紫
外光源が用いられる。特に線幅0.4μm以下の微細な
マスクを形成するフォトリソグラフィ技術においては、
ハレーションや定在波効果によるコントラストや解像度
の低下を防止するために、下地材料層からの反射光を弱
めるための反射防止膜がほぼ必須となる。It is no exaggeration to say that the degree of miniaturization depends on the photolithography technique for forming a mask pattern. For the current 0.5 μm class processing, g-line (wavelength 436 nm) and i-line (wavelength 365
nm) or a near-ultraviolet light source, or 0.35 μm
In the 0.25μm (deep submicron) class,
A far ultraviolet light source such as KrF excimer laser light (wavelength 248 nm) is used. In particular, in the photolithography technology for forming a fine mask having a line width of 0.4 μm or less,
In order to prevent a decrease in contrast and resolution due to halation and standing wave effects, an antireflection film for weakening light reflected from the underlying material layer is almost indispensable.
【0004】反射防止膜の構成材料としては、従来から
アモルファス・シリコン、TiN、TiON等が多く用
いられてきたが、近年、SiON(酸化窒化シリコン)
が遠紫外領域において良好な光学特性を有することが示
され、エキシマ・レーザ・リソグラフィへの適用が期待
されている。たとえば、W(タングステン)−ポリサイ
ド膜の反射率をSiON膜で抑制して微細ゲート加工を
行うようなプロセスが、典型的なプロセスとなる。As a constituent material of the anti-reflection film, amorphous silicon, TiN, TiON and the like have been used in many cases, but recently, SiON (silicon oxynitride) has been used.
Has good optical properties in the far ultraviolet region, and is expected to be applied to excimer laser lithography. For example, a process in which the reflectance of the W (tungsten) -polycide film is suppressed by the SiON film to perform fine gate processing is a typical process.
【0005】[0005]
【発明が解決しようとする課題】ところで、かかるフォ
トリソグラフィによりレジスト・マスクのパターニング
が終了した後には、次工程のエッチング工程において当
然、反射防止膜もエッチングされることとなる。ここ
で、エッチング中、特にオーバーエッチング時にSiO
Nから放出される酸素により、下地材料層の異方性形状
が劣化する虞れがあることが明らかとなってきた。この
問題を、図2を参照しながら説明する。After the patterning of the resist mask is completed by the photolithography, the antireflection film is naturally etched in the next etching step. Here, during the etching, particularly at the time of over-etching,
It has become clear that oxygen released from N may deteriorate the anisotropic shape of the base material layer. This problem will be described with reference to FIG.
【0006】図2(a)は、エッチング開始前のウェハ
の状態を示したものであり、Si基板11上にゲートS
iOx 膜12を介してW−ポリサイド膜15およびSi
ON反射防止膜16が順次積層され、さらにその上に所
定の形状にパターニングされたレジスト・マスク17が
形成されている。ここで、上記W−ポリサイド膜15
は、下層側から順に、不純物を含有するポリシリコン層
13とWSix (タングステン・シリサイド)層14と
が順次積層されたものである。FIG. 2A shows a state of the wafer before the start of etching.
via iO x film 12 W- polycide film 15 and the Si
An ON antireflection film 16 is sequentially laminated, and a resist mask 17 patterned in a predetermined shape is formed thereon. Here, the W-polycide film 15
From the lower side in this order, the polysilicon layer 13 containing impurities and WSi x (tungsten silicide) layer 14 which are sequentially stacked.
【0007】このW−ポリサイド膜15をCl2 /O2
混合ガスを用いてエッチングすると、エッチング反応生
成物としてSiClx ,WClOx ,COx ,NOx 等
が生成することによりエッチングが進行する。その一方
でパターンの側壁面上には、レジスト・マスクのフォワ
ード・スパッタにより供給される分解生成物に由来する
カーボン系ポリマーが堆積し、側壁保護膜18が形成さ
れる。エッチング温度が十分に低ければ、エッチング反
応生成物の中で比較的蒸気圧の低いSiClxも、側壁
保護膜18の構成成分となる。この結果、ジャストエッ
チング終了時には図2(b)に示されるように、異方性
形状を有するゲート電極15aが形成される。なお、図
中、エッチング後の各材料層は、元の符号に添字aを付
して示してある。The W-polycide film 15 is formed of Cl 2 / O 2
When etching is performed using a mixed gas, etching proceeds by generating SiCl x , WCLO x , CO x , NO x, and the like as etching reaction products. On the other hand, on the side wall surface of the pattern, a carbon-based polymer derived from decomposition products supplied by forward sputtering of the resist mask is deposited, and the side wall protective film 18 is formed. If the etching temperature is sufficiently low, SiCl x having a relatively low vapor pressure among the etching reaction products will also be a component of the sidewall protective film 18. As a result, at the end of the just etching, as shown in FIG. 2B, a gate electrode 15a having an anisotropic shape is formed. In the drawings, each of the material layers after the etching is shown by adding the suffix a to the original code.
【0008】しかし、さらに引き続いてオーバーエッチ
ングを行うと、図2(c)に示されるように、レジスト
・マスク17のエッジの後退に伴ってSiON反射防止
膜16aの肩が露出する場合がある。SiONは、元素
組成比がおおよそSi:O:N=2:1:1であり、S
iO2 に比べてSiリッチである。したがって、Cl系
プラズマに対する耐性が弱く、露出した肩部がスパッタ
されると容易に活性なO* を放出する。すると、このO
* が側壁保護膜18をCOx の形で除去し、側壁保護効
果を低下させる。しかも、オーバーエッチング時にはエ
ッチングすべきW−ポリサイド膜15も減少しているの
で、ラジカルは相対的に過剰である。However, if overetching is further performed, the shoulder of the SiON antireflection film 16a may be exposed as the edge of the resist mask 17 recedes, as shown in FIG. 2 (c). SiON has an elemental composition ratio of approximately Si: O: N = 2: 1: 1, and S
Si-rich compared to iO 2 . Therefore, the resistance to Cl-based plasma is weak, and active O * is easily released when the exposed shoulder is sputtered. Then this O
The * removes the sidewall protection film 18 in the form of CO x , thereby reducing the sidewall protection effect. In addition, since the W-polycide film 15 to be etched is also reduced during over-etching, the radicals are relatively excessive.
【0009】この結果、図2(d)に示されるように、
アンダカットを生じたゲート電極15bが形成されてし
まう。ここで、アンダカットを生じた各材料層は、元の
符号に添字bを付して示してある。アンダカットは、W
ClOx の形でエッチングされ易いWSix 層14bに
おいて、最も顕著に発生している。このように、ゲート
電極の異方性形状が劣化すると、配線抵抗が設計値から
外れる他、LDD構造達成用のサイド・ウォールの形成
が困難となる等の深刻な問題が生ずる。As a result, as shown in FIG.
The undercut gate electrode 15b is formed. Here, each material layer in which an undercut has occurred is shown by adding a suffix b to the original code. Undercut is W
In liable WSi x layer 14b is etched in the form of ClO x, the most significant occurrence. As described above, when the anisotropic shape of the gate electrode is degraded, serious problems such as the wiring resistance deviating from the design value and the difficulty in forming the side wall for achieving the LDD structure arise.
【0010】かかるオーバーエッチング時の異方性形状
の劣化は、上述のSiON反射防止膜に限らず、酸素を
容易に放出し得る反射防止膜を用いた場合に共通に起こ
り得る現象である。そこで、本発明は酸素を含有する反
射防止膜を用いた場合にも、オーバーエッチング時に異
方性を維持することが可能なシリコン系材料層のドライ
エッチング方法を提供することを目的とする。The deterioration of the anisotropic shape at the time of over-etching is a phenomenon that can occur not only in the above-described SiON antireflection film but also when an antireflection film capable of easily releasing oxygen is used. Therefore, an object of the present invention is to provide a dry etching method for a silicon-based material layer that can maintain anisotropy during overetching even when an antireflection film containing oxygen is used.
【0011】[0011]
【課題を解決するための手段】本発明者は、上述の目的
を達するために鋭意検討を行い、オーバーエッチング時
の異方性低下を、(i)側壁保護効果を増強する、ある
いは(ii) 側壁保護効果の低下をなるべく抑える、のい
ずれかの考え方にもとづいて回避することを考え、本発
明を提案するに至った。Means for Solving the Problems The present inventor has conducted intensive studies in order to achieve the above-mentioned object, and has found that the anisotropy reduction at the time of overetching is reduced, (i) the sidewall protection effect is enhanced, or (ii) The present invention has been proposed based on the idea of avoiding the side wall protection effect as much as possible, based on one of the following ideas.
【0012】すなわち、本発明のドライエッチング方法
は、酸素を含有する反射防止膜で表面を被覆されたシリ
コン系材料層をエッチングする際に、まず前記反射防止
膜をエッチングした後、フッ素系化学種以外のハロゲン
系化学種と酸素系化学種とを生成し得るエッチング・ガ
スを用い、該ハロゲン系化学種とシリコンとを含む反応
生成物の堆積を促進させながら前記シリコン系材料層を
エッチングするものである。That is, according to the dry etching method of the present invention, when etching a silicon-based material layer whose surface is covered with an antireflection film containing oxygen, the antireflection film is first etched, and then the fluorine-based chemical species is etched. Etching the silicon-based material layer using an etching gas capable of generating a halogen-based species and an oxygen-based species other than the above, while promoting the deposition of a reaction product containing the halogen-based species and silicon. It is.
【0013】ここで、フッ素系化学種以外のハロゲン系
化学種として最も典型的なものは塩素系化学種および臭
素系化学種であり、また場合によりヨウ素系化学種も用
いられる。これらハロゲン系化学種と酸素系化学種と
は、同一の化合物から供給されても、あるいは別々の化
合物から供給されても構わない。The most typical halogen-based species other than fluorine-based species are chlorine-based and bromine-based species, and iodine-based species may be used in some cases. These halogen-based species and oxygen-based species may be supplied from the same compound or from different compounds.
【0014】あるいは、上述のシリコン系材料層のエッ
チングをジャストエッチング状態までとし、続いて前記
酸素系化学種の前記ハロゲン系化学種に対する生成比を
前記ジャストエッチング工程におけるよりも小としてオ
ーバーエッチングを行っても良い。ここで、上記生成比
はゼロであっても良い。Alternatively, the above-mentioned etching of the silicon-based material layer is brought to a just-etched state, and then the over-etching is performed by reducing the generation ratio of the oxygen-based chemical species to the halogen-based chemical species in comparison with the just-etching step. May be. Here, the generation ratio may be zero.
【0015】ここで、前記酸素を含有する反射防止膜の
構成材料としては、今後のエキシマ・レーザ・リソグラ
フィに対応させる観点からSiONが特に好適である。
SiONは、少なくとも炭素系化学種とフッ素系化学種
とを生成し得るエッチング・ガスを用いてエッチングす
ることができる。この場合のエッチング・ガスとして
は、SiO2 のエッチングに一般的に用いられているフ
ルオロカーボン系化合物やハイドロフルオロカーボン系
ガスを適宜選択もしくは組み合わせて用いることができ
る。Here, as a constituent material of the oxygen-containing antireflection film, SiON is particularly suitable from the viewpoint of supporting future excimer laser lithography.
SiON can be etched using an etching gas that can generate at least carbon-based species and fluorine-based species. As the etching gas in this case, a fluorocarbon-based compound or a hydrofluorocarbon-based gas generally used for etching SiO 2 can be appropriately selected or used in combination.
【0016】また、前記シリコン系材料層が高融点金属
ポリサイド膜である場合には、典型的な実用プロセスを
実現することができる。この場合の高融点金属として最
も代表的な材料は、タングステンである。When the silicon-based material layer is a refractory metal polycide film, a typical practical process can be realized. The most typical material for the high melting point metal in this case is tungsten.
【0017】なお、少なくとも前記シリコン系材料層の
エッチング時には、該シリコン系材料層を保持する基板
を冷却しても良い。この場合のプロセスは、いわゆる低
温エッチングと呼ばれるプロセスであり、一般的には基
板を0℃以下に冷却される。ただし、ドライエッチング
においては、特に冷却手段を講じなければ化学反応熱や
プラズマからの輻射熱により基板温度が100〜200
℃程度に上昇するのが普通なので、これを冷却して室温
近傍に維持する場合も広い意味の低温エッチングと考え
て良い。At least at the time of etching the silicon-based material layer, the substrate holding the silicon-based material layer may be cooled. The process in this case is a so-called low-temperature etching process, and the substrate is generally cooled to 0 ° C. or lower. However, in dry etching, unless a cooling means is particularly employed, the substrate temperature may be 100 to 200 due to heat of chemical reaction or radiation heat from plasma.
Since the temperature usually rises to about ° C, it can be considered that low-temperature etching in a broad sense is also used to cool it and maintain it near room temperature.
【0018】[0018]
【作用】本発明においてシリコン系材料層のエッチング
に用いられるエッチング・ガスは、フッ素以外のハロゲ
ン系化学種と酸素系化学種とを生成することができるこ
とから、Siを塩化物、臭化物等のハロゲン化物の形で
除去できることはもちろん、高融点金属をオキシハロゲ
ン化物の形で除去することができる。したがって、W−
ポリサイド膜のようなエッチング特性の異なる2種類の
材料層から構成される積層膜系のエッチングにおいて
も、途中でガス組成を切り換えることなく、単一のガス
系で異方性形状を達成することができる。In the present invention, since the etching gas used for etching the silicon-based material layer can generate halogen-based species other than fluorine and oxygen-based species, Si is converted to halogen such as chloride and bromide. Of course, the refractory metal can be removed in the form of an oxyhalide. Therefore, W-
Even in the etching of a laminated film system composed of two types of material layers having different etching characteristics such as a polycide film, it is possible to achieve an anisotropic shape with a single gas system without switching the gas composition in the middle. it can.
【0019】さらに、このエッチングはハロゲン系化学
種とシリコンとの反応生成物の堆積を促進しながら行っ
ているので、たとえオーバーエッチング時に反射防止膜
から酸素系活性種が放出され側壁保護膜を構成するカー
ボン系ポリマーの一部が除去されても、側壁保護物質が
常に補充され、異方性が低下する虞れがない。この反応
生成物とは、塩素系化学種を用いている場合には主とし
てSiClx 、臭素系化学種を用いている場合には主と
してSiBrx である。このとき基板を冷却すれば、ラ
ジカルの反応性が抑制されると共に、これら反応生成物
の蒸気圧が低下して堆積が促進され、異方性エッチング
を有利に進めることができる。Further, since this etching is carried out while accelerating the deposition of a reaction product between the halogen-based chemical species and silicon, even when the oxygen-based active species are released from the antireflection film at the time of over-etching, the side wall protective film is formed. Even if a part of the carbon-based polymer is removed, the sidewall protective substance is always replenished, and there is no fear that the anisotropy is reduced. The reaction product is mainly SiCl x when using a chlorine-based species, and mainly SiBr x when using a bromine-based species. At this time, if the substrate is cooled, the reactivity of the radicals is suppressed, and the vapor pressure of these reaction products is reduced to promote the deposition, whereby the anisotropic etching can be advantageously promoted.
【0020】上記反射防止膜がSiONである場合、そ
のエッチングに少なくとも炭素系化学種とフッ素系化学
種とを生成し得るエッチング・ガスを用いると、Si原
子がSiFx の形で引き抜かれ、またO原子,N原子が
それぞれCOx ,NOx の形で引き抜かれることによ
り、エッチングが速やかに進行する。When the antireflection film is made of SiON, Si atoms are extracted in the form of SiF x by using an etching gas capable of generating at least a carbon-based chemical species and a fluorine-based chemical species for etching. O atoms, each N atom CO x, by being pulled out in the form of NO x, etching progresses rapidly.
【0021】あるいは、オーバーエッチング時に前記酸
素系化学種の前記ハロゲン系化学種に対する生成比を前
記ジャストエッチング工程におけるよりも小とすること
により、エッチング反応系内に存在する酸素系化学種の
増加を抑えることもできる。これは、先の反応生成物の
堆積促進が前述(i)の側壁保護効果を増強する考え方
にもとづいていたのに対し、前述(ii) の側壁保護効果
の低下をなるべく抑える考え方にもとづいている。酸素
系化学種は、高融点金属シリサイド層が消失した後はエ
ッチングの増速に寄与しないので、この層がほとんど存
在しないオーバーエッチング時に酸素系化学種の生成比
を減少させた (またはゼロとした) としても、エッチン
グ特性への悪影響はない。Alternatively, by increasing the generation ratio of the oxygen-based chemical species to the halogen-based chemical species during over-etching compared to the just-etching step, the increase in the oxygen-based chemical species present in the etching reaction system can be reduced. It can also be suppressed. This is based on the above-mentioned (i) idea of suppressing the deterioration of the side wall protection effect as much as possible, whereas the above-mentioned (i) idea of promoting the deposition of the reaction product enhances the side wall protection effect. . Since the oxygen-based species do not contribute to the acceleration of the etching after the refractory metal silicide layer disappears, the generation ratio of the oxygen-based species was reduced during overetching where this layer was scarcely present (or set to zero). ) Does not adversely affect the etching characteristics.
【0022】[0022]
【実施例】以下、本発明の具体的な実施例について説明
する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, specific embodiments of the present invention will be described.
【0023】実施例1 本実施例は、W−ポリサイド膜とSiON反射防止膜の
積層系をCl2 /O2混合ガスを用いてエッチングする
ゲート電極加工において、ウェハを低温冷却してSiC
lx の堆積を促進し、ゲート電極の異方性形状を維持し
た例である。このプロセスを、図1を参照しながら説明
する。 Embodiment 1 In this embodiment, a wafer is cooled at a low temperature and a SiC film is formed by etching a laminated system of a W-polycide film and a SiON anti-reflection film using a Cl 2 / O 2 mixed gas.
This is an example in which the deposition of l x is promoted and the anisotropic shape of the gate electrode is maintained. This process will be described with reference to FIG.
【0024】図1(a)に、本実施例でエッチング・サ
ンプルとして用いたウェハの構成を示す。すなわち、S
i基板1上に厚さ約10nmのゲートSiOx 膜2を介
してW−ポリサイド膜5およびSiON反射防止膜6が
順次積層され、さらにその上に所定の形状にパターニン
グされたレジスト・マスク7が形成されている。ここ
で、上記W−ポリサイド膜5は、下層側から順に、不純
物を含有する厚さ約100nmのポリシリコン層3と厚
さ約100nmのWSix 層4とが順次積層されたもの
である。また、上記SiON反射防止膜6は、プラズマ
CVD法により厚さ約30nmに堆積されている。さら
に、上記レジスト・マスク7は、ネガ型3成分系化学増
幅レジスト材料(シプレー社製;商品名SAL−60
1)とKrFエキシマ・レーザ・ステッパを用い、厚さ
約1μm,パターン幅約0.25μmに形成されてい
る。FIG. 1A shows the structure of a wafer used as an etching sample in this embodiment. That is, S
A W-polycide film 5 and an SiON anti-reflection film 6 are sequentially laminated on an i-substrate 1 via a gate SiO x film 2 having a thickness of about 10 nm, and a resist mask 7 patterned in a predetermined shape is further formed thereon. Is formed. Here, the W- polycide film 5, order from the lower layer side, in which impurities and WSi x layer 4 having a thickness of about 100nm of polysilicon layer 3 and a thickness of about 100nm containing are sequentially laminated. The SiON antireflection film 6 is deposited to a thickness of about 30 nm by a plasma CVD method. Further, the resist mask 7 is made of a negative type three-component chemically amplified resist material (manufactured by Shipley Co .; trade name: SAL-60).
It is formed to a thickness of about 1 μm and a pattern width of about 0.25 μm using 1) and a KrF excimer laser stepper.
【0025】このウェハをSiO2 加工用のRFバイア
ス印加型有磁場マイクロ波プラズマ・エッチング装置に
セットし、一例として下記の条件でSiON反射防止膜
6をエッチングした。 c−C4 F8 流量 50 SCCM CHF3 流量 20 SCCM ガス圧 0.4 Pa マイクロ波パワー 850 W(2.45 GH
z) RFバイアス・パワー 200 W(800 kH
z) ウェハ載置電極温度 −50 ℃ このエッチング工程では、図1(b)に示されるように
SiON反射防止膜6aがエッチングされた。このエッ
チングは、CFx + のイオン・アシスト機構にもとづい
て進行するが、SiONのO含量が比較的少ないため、
上記フルオロカーボン系ガスに由来する炭素系ポリマー
が堆積し易い。したがって、エッチング速度は同条件に
よるSiO2 のエッチング速度の3分の1程度であっ
た。This wafer was set in an RF bias applying type magnetic field microwave plasma etching apparatus for processing SiO 2 , and the SiON antireflection film 6 was etched under the following conditions as an example. c-C 4 F 8 flow rate 50 SCCM CHF 3 flow rate 20 SCCM Gas pressure 0.4 Pa Microwave power 850 W (2.45 GH)
z) RF bias power 200 W (800 kHz)
z) Wafer mounting electrode temperature: −50 ° C. In this etching step, as shown in FIG. 1B, the SiON antireflection film 6a was etched. This etching proceeds based on the ion assist mechanism of CF x + , but since the O content of SiON is relatively small,
The carbon-based polymer derived from the fluorocarbon-based gas is easily deposited. Therefore, the etching rate was about one third of the etching rate of SiO 2 under the same conditions.
【0026】次に、上記ウェハをゲート加工用の別の有
磁場マイクロ波プラズマ・エッチング装置にセットし、
一例として下記の条件で上記W−ポリサイド膜5をエッ
チングした。 Cl2 流量 75 SCCM O2 流量 5 SCCM ガス圧 0.4 Pa マイクロ波パワー 850 W(2.45 GH
z) RFバイアス・パワー 40 W(2 MHz) ウェハ載置電極温度 −20 ℃ このエッチング工程では、図1(c)に示されるよう
に、W−ポリサイド膜5がWClOx ,SiClx ,C
Ox 等の形で除去された。Next, the wafer is set in another magnetic field microwave plasma etching apparatus for gate processing,
As an example, the W-polycide film 5 was etched under the following conditions. Cl 2 flow rate 75 SCCM O 2 flow rate 5 SCCM Gas pressure 0.4 Pa Microwave power 850 W (2.45 GH)
z) RF bias power: 40 W (2 MHz) Wafer mounting electrode temperature: −20 ° C. In this etching step, as shown in FIG. 1C, the W-polycide film 5 is made of WCLO x , SiCl x , C
Was removed in the form of O x or the like.
【0027】また、上記のウェハ冷却温度は、アモルフ
ァス・シリコン膜を反射防止膜として用いる従来のW−
ポリサイド・ゲート電極加工の条件よりも約20℃低
い。これにより、レジスト・マスクの分解生成物に由来
する炭素系ポリマーはもちろん、かかる低温下で蒸気圧
の低下した反応生成物SiClx の一部がパターン側壁
面に効率良く堆積し、十分な厚さの側壁保護膜8が形成
された。この結果、異方性形状を有するゲート電極5a
が形成された。なお、図中、エッチング後の各材料層
は、元の符号に添字aを付して示してある。The above-mentioned wafer cooling temperature is the same as that of a conventional W-type wafer using an amorphous silicon film as an anti-reflection film.
Approximately 20 ° C. lower than the conditions for processing the polycide gate electrode. As a result, not only the carbon-based polymer derived from the decomposition product of the resist mask, but also a portion of the reaction product SiCl x having a reduced vapor pressure at such a low temperature efficiently deposits on the pattern side wall surface and has a sufficient thickness. Was formed. As a result, the gate electrode 5a having an anisotropic shape
Was formed. In the drawings, each of the material layers after the etching is shown by adding the suffix a to the original code.
【0028】さらに、同じ条件で約50%のオーバーエ
ッチングを行った。この過程では、図1(d)に示され
るようにレジスト・マスク7が後退し、これにより露出
したSiON反射防止膜6aの肩部にプラズマ中のイオ
ンが入射してO* が放出された。このO* は、側壁保護
膜8中のカーボン系ポリマーを消費した。しかも、この
ときのパターン近傍のCl* の量は、被エッチング物の
減少に伴って増大している。しかし、十分量のSiCl
x の供給され続けるため、側壁保護効果の低下はみられ
なかった。したがって、オーバーエッチング中にもゲー
ト電極5aの良好な異方性形状を維持することができ
た。Further, about 50% over-etching was performed under the same conditions. In this process, as shown in FIG. 1D, the resist mask 7 receded, and ions in the plasma were incident on the exposed shoulder of the SiON antireflection film 6a to release O * . This O * consumed the carbon-based polymer in the sidewall protective film 8. In addition, the amount of Cl * in the vicinity of the pattern at this time increases as the number of objects to be etched decreases. However, a sufficient amount of SiCl
Since the supply of x was continued, no decrease in the side wall protection effect was observed. Therefore, a favorable anisotropic shape of the gate electrode 5a could be maintained even during overetching.
【0029】実施例2 本実施例では、同様のW−ポリサイド・ゲート電極加工
において、オーバーエンチング時のエッチング・ガスを
Cl2 単独組成とすることにより、側壁保護効果の低下
を最小限に抑制した例である。本実施例では、図1
(a)に示したものと同じウェハを用い、まずSiON
反射防止膜6を実施例1と同じ条件でエッチングした。 Embodiment 2 In this embodiment, in the same W-polycide gate electrode processing, the etching gas at the time of over-etching is made of a single composition of Cl 2 , thereby minimizing a decrease in the side wall protection effect. This is an example. In this embodiment, FIG.
Using the same wafer as shown in FIG.
The antireflection film 6 was etched under the same conditions as in Example 1.
【0030】次に、上記ウェハをゲート加工用の別の有
磁場マイクロ波プラズマ・エッチング装置にセットし、
一例として下記の条件で上記W−ポリサイド膜5をジャ
ストエッチングした。 Cl2 流量 75 SCCM O2 流量 5 SCCM ガス圧 0.4 Pa マイクロ波パワー 850 W(2.45 GH
z) RFバイアス・パワー 40 W(2 MHz) ウェハ載置電極温度 0 ℃ このジャストエッチングは、下地のゲートSiOx 膜2
が露出し始めた時点で終了させた。Next, the wafer is set in another magnetic field microwave plasma etching apparatus for gate processing,
As an example, the W-polycide film 5 was just etched under the following conditions. Cl 2 flow rate 75 SCCM O 2 flow rate 5 SCCM Gas pressure 0.4 Pa Microwave power 850 W (2.45 GH)
z) RF bias power 40 W (2 MHz) Wafer mounting electrode temperature 0 ° C. This just etching is performed by using the underlying gate SiO x film 2
Was terminated when exposure began.
【0031】次に、エッチング条件を一例として下記の
ように変更し、オーバーエッチングを行った。 Cl2 流量 80 SCCM O2 流量 0 SCCM ガス圧 0.4 Pa マイクロ波パワー 850 W(2.45 GH
z) RFバイアス・パワー 10 W(2 MHz) ウェハ載置電極温度 0 ℃ このオーバーエッチング工程では、SiON反射防止膜
6aの肩部の露出によりパターン近傍の酸素系化学種の
濃度が高くなるので、ガス組成からO2 を省くことによ
りこの増加分を相殺している。これにより、パターン側
壁面上におけるカーボン系ポリマーの脆弱化を抑制する
ことが可能となり、ゲート電極5aの異方性形状を維持
することができた。Next, over-etching was performed by changing the etching conditions as follows as an example. Cl 2 flow rate 80 SCCM O 2 flow rate 0 SCCM Gas pressure 0.4 Pa Microwave power 850 W (2.45 GH)
z) RF bias power 10 W (2 MHz) Wafer mounting electrode temperature 0 ° C. In this over-etching step, the concentration of oxygen-based chemical species near the pattern increases due to the exposure of the shoulder of the SiON antireflection film 6a. This increase is offset by omitting O 2 from the gas composition. As a result, the weakening of the carbon-based polymer on the pattern side wall surface can be suppressed, and the anisotropic shape of the gate electrode 5a can be maintained.
【0032】なお本実施例では、W−ポリサイド膜5の
エッチングを2段階化したことにより、実施例1よりも
高いウェハ温度でも異方性エッチングが実現された。こ
の条件は通常のW−ポリサイド・ゲート電極加工と同等
であるため、ウェハ冷却の所要時間を短縮し、スループ
ットを向上させることが可能となる。In this embodiment, since the etching of the W-polycide film 5 is performed in two steps, anisotropic etching is realized even at a wafer temperature higher than that in the first embodiment. Since this condition is equivalent to the usual W-polycide gate electrode processing, the time required for cooling the wafer can be reduced, and the throughput can be improved.
【0033】以上、本発明を2例の実施例にもとづいて
説明したが、本発明はこれらの実施例に何ら限定される
ものではない。たとえば、上述の実施例では塩素系化学
種を供給する化合物としてCl2 を例示したが、HC
l,BCl3 等を用いても良い。あるいは、Cl2 O,
ClO2等の酸化塩素を用いて、塩素系化学種と酸素系
化学種とを同一化合物から同時に供給させるようにして
も良い。Although the present invention has been described based on two embodiments, the present invention is not limited to these embodiments. For example, in the above-described embodiment, Cl 2 is exemplified as a compound for supplying a chlorine-based chemical species.
1, BCl 3 or the like may be used. Alternatively, Cl 2 O,
The chlorine-based chemical species and the oxygen-based chemical species may be simultaneously supplied from the same compound by using chlorine oxide such as ClO 2 .
【0034】また、上記塩素系化学種の代わりに臭素系
化学種を供給し、反応生成物としてSiBrx を側壁保
護膜の構成成分として利用しても良い。SiBrx はS
iClx よりもさらに蒸気圧が低いので、側壁保護膜の
強化に効果的である。また、臭素系化学種を用いたエッ
チングは、ゲートSiOx 膜に対する選択性を高く維持
できるという利点もある。ただし、シリコン系材料層に
含まれる高融点金属の種類によっては蒸気圧の低い金属
臭化物が生成する可能性もあるので、臭素系化学種の使
用はこのような可能性の低い場合に限られる。Alternatively, a bromine-based chemical species may be supplied instead of the chlorine-based chemical species, and SiBr x may be used as a reaction product as a component of the sidewall protective film. SiBr x is S
Since the vapor pressure is lower than that of iCl x , it is effective for strengthening the side wall protective film. Etching using a bromine-based chemical species also has the advantage of maintaining high selectivity to the gate SiO x film. However, depending on the type of the high melting point metal contained in the silicon-based material layer, there is a possibility that a metal bromide having a low vapor pressure may be generated. Therefore, the use of the bromine-based chemical species is limited to such a low possibility.
【0035】この他、サンプル・ウェハの構成、使用す
るエッチング装置、エッチング条件等の詳細が適宜変更
可能であることは言うまでもない。In addition, it goes without saying that the details of the configuration of the sample wafer, the etching apparatus to be used, the etching conditions, and the like can be appropriately changed.
【0036】[0036]
【発明の効果】以上の説明からも明らかなように、本発
明によればオーバーエッチング中にレジスト・マスクの
後退に伴って酸素を含有する反射防止膜が一部露出する
ケースであっても、放出された酸素系活性種による側壁
保護膜の脆弱化を防止することができ、良好な異方性加
工を行うことができる。As is apparent from the above description, according to the present invention, even if the antireflection film containing oxygen is partially exposed due to the retreat of the resist mask during overetching, This makes it possible to prevent the sidewall protective film from being weakened by the released oxygen-based active species, and to perform favorable anisotropic processing.
【0037】本発明は特に、エキシマ・レーザ・リソグ
ラフィ用の反射防止膜として有望なSiONを用いてW
−ポリサイド加工を行う場合のような、次世代以降のゲ
ート加工プロセスに典型的に適用することができ、その
産業上の利用価値は著しく高いものである。In particular, the present invention uses WN using SiON which is promising as an antireflection film for excimer laser lithography.
It can be typically applied to the next generation gate processing processes, such as the case of performing polycide processing, and its industrial utility value is remarkably high.
【図1】本発明を適用したW−ポリサイド・ゲート電極
加工プロセスをその工程順にしたがって示す模式的断面
図であり、(a)はエッチング開始前のウェハの状態、
(b)はSiON反射防止膜がエッチングされた状態、
(c)は側壁保護膜が形成されながらゲート電極が異方
性エッチングされた状態、(d)はオーバーエッチング
時の状態をそれぞれ表す。FIG. 1 is a schematic cross-sectional view showing a W-polycide gate electrode processing process to which the present invention is applied in the order of steps, (a) showing a state of a wafer before starting etching,
(B) is a state where the SiON antireflection film is etched,
(C) shows a state where the gate electrode is anisotropically etched while the side wall protective film is formed, and (d) shows a state at the time of overetching.
【図2】従来のW−ポリサイド・ゲート電極加工プロセ
スの問題点を説明するための模式的断面図であり、
(a)はエッチング開始前のウェハの状態、(b)はS
iON反射防止膜およびW−ポリサイド膜がエッチング
された状態、(c)はオーバーエッチング時に側壁保護
膜が消失した状態、(d)はゲート電極の異方性形状が
劣化した状態をそれぞれ表す。FIG. 2 is a schematic cross-sectional view for explaining a problem of a conventional W-polycide gate electrode processing process;
(A) is the state of the wafer before the start of etching, (b) is the state of S
The state in which the iON anti-reflection film and the W-polycide film are etched, the state in which the sidewall protective film is lost during overetching, and the state in which the anisotropic shape of the gate electrode is deteriorated are shown in FIG.
1 ・・・Si基板 2 ・・・ゲートSiOx 膜 3 ・・・ポリシリコン層 4 ・・・WSix 層 5 ・・・W−ポリサイド膜 5a・・・ゲート電極 6 ・・・SiON反射防止膜 7 ・・・レジスト・マスク 8 ・・・側壁保護膜1 ... Si substrate 2 ... gate SiO x film 3 ... polysilicon layer 4 ... WSi x layer 5 ... W- polycide film 5a ... gate electrode 6 ... SiON antireflection film 7: resist mask 8: sidewall protective film
Claims (4)
されてなるシリコン系材料層をエッチングするドライエ
ッチング方法において、 前記反射防止膜をエッチングする工程と、少なくとも前記反射防止膜をエッチングマスクとすると
ともに前記シリコン系材料層を保持する基板を冷却しつ
つ、 フッ素系化学種以外のハロゲン系化学種と酸素系化
学種とを生成し得るエッチング・ガスを用い、該ハロゲ
ン系化学種とシリコンとの反応生成物の堆積を促進させ
ながら前記シリコン系材料層をエッチングする工程とを
有することを特徴とするドライエッチング方法。1. A dry etching method for etching a silicon-based material layer whose surface is coated with an oxygen-containing antireflection film, comprising: a step of etching the antireflection film; Then
In both cases, the substrate holding the silicon-based material layer is cooled.
The silicon-based material while using an etching gas capable of generating a halogen-based species other than a fluorine-based species and an oxygen-based species to promote the deposition of a reaction product between the halogen-based species and silicon; A step of etching a layer.
されてなるシリコン系材料層をエッチングするドライエ
ッチング方法において、 前記反射防止膜をエッチングする工程と、少なくとも前記反射防止膜をエッチングマスクとすると
ともに前記シリコン系材料層を保持する基板を冷却しつ
つ、 フッ素系化学種以外のハロゲン系化学種と酸素系化
学種とを生成し得るエッチング・ガスを用い、該ハロゲ
ン系化学種とシリコンとの反応生成物の堆積を促進させ
ながら前記シリコン系材料層を実質的にその層厚分だけ
エッチングするジャストエッチング工程と、 前記酸素系化学種の前記ハロゲン系化学種に対する生成
比を前記ジャストエッチング工程におけるよりも小とし
得るエッチング・ガスを用い、前記シリコン系材料層の
残余部をエッチングするオーバーエッチング工程とを有
することを特徴とするドライエッチング方法。2. A dry etching method for etching a silicon-based material layer having a surface coated with an oxygen-containing antireflection film, comprising: a step of etching the antireflection film; Then
In both cases, the substrate holding the silicon-based material layer is cooled.
The silicon-based material while using an etching gas capable of generating a halogen-based species other than a fluorine-based species and an oxygen-based species to promote the deposition of a reaction product between the halogen-based species and silicon; A just etching step of substantially etching the layer by the thickness of the layer, and the silicon gas using an etching gas capable of making a generation ratio of the oxygen-based species to the halogen-based species smaller than that in the just etching step. An over-etching step of etching a remaining portion of the base material layer.
Nからなり、該反射防止膜を少なくとも炭素系化学種と
フッ素系化学種とを生成し得るエッチング・ガスを用い
てエッチングすることを特徴とする請求項1または請求
項2に記載のドライエッチング方法。3. The antireflection film containing oxygen is made of SiO.
3. The dry etching method according to claim 1, wherein the anti-reflection film is made of N and is etched using an etching gas capable of generating at least a carbon-based chemical species and a fluorine-based chemical species. .
サイド膜であることを特徴とする請求項1または請求項
2に記載のドライエッチング方法。4. The dry etching method according to claim 1, wherein the silicon-based material layer is a refractory metal polycide film.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21032693A JP3277414B2 (en) | 1993-08-25 | 1993-08-25 | Dry etching method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21032693A JP3277414B2 (en) | 1993-08-25 | 1993-08-25 | Dry etching method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0766176A JPH0766176A (en) | 1995-03-10 |
JP3277414B2 true JP3277414B2 (en) | 2002-04-22 |
Family
ID=16587575
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21032693A Expired - Fee Related JP3277414B2 (en) | 1993-08-25 | 1993-08-25 | Dry etching method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3277414B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2749973B1 (en) * | 1996-06-13 | 1998-09-25 | France Telecom | PROCESS FOR ETCHING THE GRID IN MOS TECHNOLOGY USING A SION-BASED HARD MASK |
EP0856877A1 (en) * | 1997-01-31 | 1998-08-05 | Texas Instruments Incorporated | Process for forming integrated circuits using multistep plasma etching |
US6261934B1 (en) | 1998-03-31 | 2001-07-17 | Texas Instruments Incorporated | Dry etch process for small-geometry metal gates over thin gate dielectric |
US6569778B2 (en) * | 2001-06-28 | 2003-05-27 | Hynix Semiconductor Inc. | Method for forming fine pattern in semiconductor device |
KR100506876B1 (en) * | 2002-10-25 | 2005-08-04 | 주식회사 하이닉스반도체 | Manufacturing method for semiconductor device |
KR100801307B1 (en) * | 2005-06-28 | 2008-02-05 | 주식회사 하이닉스반도체 | Method for fabricating semiconductor device |
-
1993
- 1993-08-25 JP JP21032693A patent/JP3277414B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0766176A (en) | 1995-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101476435B1 (en) | Method for multi-layer resist plasma etch | |
US6537918B2 (en) | Method for etching silicon oxynitride and dielectric antireflection coatings | |
JP2001526461A (en) | Method for etching silicon oxynitride and inorganic anti-reflective coating | |
KR20080112281A (en) | Trim process for critical dimension control for integrated circuits | |
JPH0786244A (en) | Dry etching method | |
KR20030066673A (en) | Method of etching tungsten or tungsten nitride electrode gates in semiconductor structures | |
JPH0621018A (en) | Dry etching method | |
JP3003657B2 (en) | Method for manufacturing semiconductor device | |
JP2004031944A (en) | Forming method of very narrow width transistor gate element by photolithography | |
KR100280866B1 (en) | Manufacturing Method of Semiconductor Device | |
JPH1098029A (en) | Processing method for etching anti-reflection organic coating from substrate | |
JP3277414B2 (en) | Dry etching method | |
JP3279016B2 (en) | Dry etching method | |
JP2004031892A (en) | Method for manufacturing semiconductor device using amorphous carbon | |
KR0176714B1 (en) | Dry etching method | |
JPH07106308A (en) | Dry etching method | |
JP3696655B2 (en) | Wiring formation method | |
JPH0794469A (en) | Dry etching method | |
JP3344027B2 (en) | Dry etching method | |
JP3318777B2 (en) | Dry etching method | |
JP3380947B2 (en) | Plasma etching method for low dielectric constant silicon oxide based insulating film | |
JP3289480B2 (en) | Method for manufacturing semiconductor device | |
JP2762972B2 (en) | Method for manufacturing semiconductor device | |
JPH0722396A (en) | Dry etching method | |
JP2722768B2 (en) | Etching method of multilayer resist layer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020108 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080215 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090215 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100215 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |