JP3269411B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3269411B2 JP3269411B2 JP32423896A JP32423896A JP3269411B2 JP 3269411 B2 JP3269411 B2 JP 3269411B2 JP 32423896 A JP32423896 A JP 32423896A JP 32423896 A JP32423896 A JP 32423896A JP 3269411 B2 JP3269411 B2 JP 3269411B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- conductive layer
- gas
- aspect ratio
- flat band
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000000034 method Methods 0.000 title description 35
- 238000005530 etching Methods 0.000 claims description 80
- 239000000758 substrate Substances 0.000 claims description 28
- 229910052782 aluminium Inorganic materials 0.000 claims description 24
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 24
- 229910000838 Al alloy Inorganic materials 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 51
- 239000007789 gas Substances 0.000 description 33
- 239000000523 sample Substances 0.000 description 28
- 239000000460 chlorine Substances 0.000 description 23
- 239000003990 capacitor Substances 0.000 description 20
- 238000005259 measurement Methods 0.000 description 18
- 230000000694 effects Effects 0.000 description 16
- 238000001312 dry etching Methods 0.000 description 11
- 230000005684 electric field Effects 0.000 description 10
- 150000004767 nitrides Chemical class 0.000 description 10
- 238000012545 processing Methods 0.000 description 9
- 239000012212 insulator Substances 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 238000000137 annealing Methods 0.000 description 5
- 238000002484 cyclic voltammetry Methods 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 4
- 238000001035 drying Methods 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000013074 reference sample Substances 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 229910018594 Si-Cu Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910008465 Si—Cu Inorganic materials 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000005513 bias potential Methods 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特にアルミニウム系の配線層をパターニン
グする工程を含む半導体装置の製造方法に関する。
方法に関し、特にアルミニウム系の配線層をパターニン
グする工程を含む半導体装置の製造方法に関する。
【０００２】
【従来の技術】アルミニウム系の配線層のドライエッチ
ング方法としていくつかの方法が知られている。そのう
ちのいくつかを以下に説明する。なお、アルミニウム系
とはアルミニウムまたはアルミニウム合金を指すものと
する。
ング方法としていくつかの方法が知られている。そのう
ちのいくつかを以下に説明する。なお、アルミニウム系
とはアルミニウムまたはアルミニウム合金を指すものと
する。
【０００３】第１の方法は、半導体基板上に形成したア
ルミニウム系導電層を、レジストパターン等をマスクと
して、ＢＣｌ3 ガスとＣｌ2 ガスとの混合ガスのプラズ
マでエッチングする方法である。ＢＣｌ3 とＣｌ2 のい
ずれもがプラズマ中でＣｌ種を生成する。Ｃｌ種がアル
ミニウム系導電層と化学的に反応し、蒸気圧が高い発揮
性のＡｌＣｌ3 を形成する。ＡｌＣｌ3 が蒸発除去され
ることによりアルミニウム系材料のドライエッチングが
行なわれる。
ルミニウム系導電層を、レジストパターン等をマスクと
して、ＢＣｌ3 ガスとＣｌ2 ガスとの混合ガスのプラズ
マでエッチングする方法である。ＢＣｌ3 とＣｌ2 のい
ずれもがプラズマ中でＣｌ種を生成する。Ｃｌ種がアル
ミニウム系導電層と化学的に反応し、蒸気圧が高い発揮
性のＡｌＣｌ3 を形成する。ＡｌＣｌ3 が蒸発除去され
ることによりアルミニウム系材料のドライエッチングが
行なわれる。
【０００４】第２の方法は、たとえば特開平８−１３０
２０６号公報に記載されているように、半導体基板上に
形成したシリコンを含むアルミニウム系材料を、ＨＣｌ
ガスのプラズマでエッチングする方法であり、アスペク
ト比の低い開口であるオープンスペースのメインエッチ
ングを行なった後に、ＨＣｌガスの流量を増大させてア
スペクト比の高い開口であるナロースペースに残ったシ
リコンを含むアルミニウム系材料をオーバーエッチング
する方法である。
２０６号公報に記載されているように、半導体基板上に
形成したシリコンを含むアルミニウム系材料を、ＨＣｌ
ガスのプラズマでエッチングする方法であり、アスペク
ト比の低い開口であるオープンスペースのメインエッチ
ングを行なった後に、ＨＣｌガスの流量を増大させてア
スペクト比の高い開口であるナロースペースに残ったシ
リコンを含むアルミニウム系材料をオーバーエッチング
する方法である。
【０００５】なお、アスペクト比は幅を分母とし、高さ
を分子とした分数で定義される。高さが一定の開口部の
アスペクト比は、低いほど広い開口（オープンスペー
ス）を意味し、高いほど狭い開口（ナロースペース）を
意味する。
を分子とした分数で定義される。高さが一定の開口部の
アスペクト比は、低いほど広い開口（オープンスペー
ス）を意味し、高いほど狭い開口（ナロースペース）を
意味する。
【０００６】第３の方法は、特開平６−２９５８８６号
公報に記載されているように、アルミニウム系導電層を
ＨＣｌとＣｌ2 等の塩素含有エッチャント（ＨＣｌを除
く）とＮ2 とを含むガスのプラズマでドライエッチング
する方法である。
公報に記載されているように、アルミニウム系導電層を
ＨＣｌとＣｌ2 等の塩素含有エッチャント（ＨＣｌを除
く）とＮ2 とを含むガスのプラズマでドライエッチング
する方法である。
【０００７】半導体装置の高集積化のためには、配線を
蜜に配置する必要がある。密に配置した配線の抵抗を下
げようとすれば、配線断面積を大きくするため、高さを
増大させることになる。従って、アスペクト比の高い開
口部のエッチングが必要となる。
蜜に配置する必要がある。密に配置した配線の抵抗を下
げようとすれば、配線断面積を大きくするため、高さを
増大させることになる。従って、アスペクト比の高い開
口部のエッチングが必要となる。
【０００８】半導体集積回路装置の製造において、高集
積化（微細化）と半導体ウエハの大口径化が進んでい
る。これらの変化に伴い、低圧高密度プラズマが半導体
微細加工技術として必須のものとなっている。これらの
プラズマ加工において、プラズマから半導体基板に注入
されるチャージによる悪影響を避けるため、プラズマ内
での正電荷と負電荷の均一化が計られている。
積化（微細化）と半導体ウエハの大口径化が進んでい
る。これらの変化に伴い、低圧高密度プラズマが半導体
微細加工技術として必須のものとなっている。これらの
プラズマ加工において、プラズマから半導体基板に注入
されるチャージによる悪影響を避けるため、プラズマ内
での正電荷と負電荷の均一化が計られている。
【０００９】しかしながら、平坦な表面に対しては均一
な電荷分布を示すプラズマを用いても、アスペクト比の
高い開口部（ナロースペース）を有するレジストマスク
を用いたプラズマ加工においては、電子シェーディング
ダメージと呼ばれる高密度プラズマ特有のチャージング
ダメージが発生することが報告されている。
な電荷分布を示すプラズマを用いても、アスペクト比の
高い開口部（ナロースペース）を有するレジストマスク
を用いたプラズマ加工においては、電子シェーディング
ダメージと呼ばれる高密度プラズマ特有のチャージング
ダメージが発生することが報告されている。
【００１０】本明細書において、「電子シェーディング
ダメージ」とは、電子が遮蔽（シェーディング）される
ことにより、導電性表面に正電荷が過剰に注入されるこ
とに起因するダメージをいう。
ダメージ」とは、電子が遮蔽（シェーディング）される
ことにより、導電性表面に正電荷が過剰に注入されるこ
とに起因するダメージをいう。
【００１１】電子シェーディングダメージは、電子とイ
オンの行動の差によって生じるものと考えられる。通
常、半導体基板とプラズマ間にはバイアス電位が生じ、
正電荷を有するイオンが基板に対して加速されながら入
射する。これに対し、負電荷を有する電子は、電界によ
って減速される。これらの結果、イオンは基板に対して
ほぼ垂直に入射するのに対し、電子は基板表面方向の速
度成分が大きくなり、基板に対し斜めに入射する。
オンの行動の差によって生じるものと考えられる。通
常、半導体基板とプラズマ間にはバイアス電位が生じ、
正電荷を有するイオンが基板に対して加速されながら入
射する。これに対し、負電荷を有する電子は、電界によ
って減速される。これらの結果、イオンは基板に対して
ほぼ垂直に入射するのに対し、電子は基板表面方向の速
度成分が大きくなり、基板に対し斜めに入射する。
【００１２】加工すべき導電性表面上に絶縁物のパター
ンがあると、斜め入射する電子は絶縁物パターンに遮ら
れてしまう。このような絶縁物のパターンがあっても、
垂直に入射するイオンは絶縁物パターンに遮蔽されるこ
となく、導電性表面に垂直に入射する。このため、導電
性表面には過剰な正電荷が流入することになる。
ンがあると、斜め入射する電子は絶縁物パターンに遮ら
れてしまう。このような絶縁物のパターンがあっても、
垂直に入射するイオンは絶縁物パターンに遮蔽されるこ
となく、導電性表面に垂直に入射する。このため、導電
性表面には過剰な正電荷が流入することになる。
【００１３】絶縁物パターン側壁上に電子が捕獲される
と、入射する電子をはね返す向きの電場が形成される。
垂直方向の運動エネルギが小さな電子は、この電場によ
ってほとんどはね返されてしまう。このようにして電子
シェーディングが生じると考えられる。
と、入射する電子をはね返す向きの電場が形成される。
垂直方向の運動エネルギが小さな電子は、この電場によ
ってほとんどはね返されてしまう。このようにして電子
シェーディングが生じると考えられる。
【００１４】正電荷を有するイオンは、この電場によっ
てかえって引き寄せられ、絶縁物パターン下の導電性表
面にさらに入射する。絶縁物パターン下の導電層には、
正電荷が蓄積されることになる。導電層が絶縁ゲート電
極に接続されている場合、ゲート絶縁膜に電界が印加さ
れることになる。この電界によってゲート絶縁膜にトン
ネル電流が流れると、導電層に蓄積される正電荷は定常
状態に達するであろう。ゲート絶縁膜は、トンネル電流
によって劣化する。
てかえって引き寄せられ、絶縁物パターン下の導電性表
面にさらに入射する。絶縁物パターン下の導電層には、
正電荷が蓄積されることになる。導電層が絶縁ゲート電
極に接続されている場合、ゲート絶縁膜に電界が印加さ
れることになる。この電界によってゲート絶縁膜にトン
ネル電流が流れると、導電層に蓄積される正電荷は定常
状態に達するであろう。ゲート絶縁膜は、トンネル電流
によって劣化する。
【００１５】ゲート絶縁膜の厚さが厚い場合は、トンネ
ル電流がなかなか流れず、導電層の蓄積正電荷が大きく
なって表面に電子を引き込む方向の電場を発生させる。
この電場によって電子が引き込まれると、トンネル電流
が流れなくても定常状態になると考えられる。
ル電流がなかなか流れず、導電層の蓄積正電荷が大きく
なって表面に電子を引き込む方向の電場を発生させる。
この電場によって電子が引き込まれると、トンネル電流
が流れなくても定常状態になると考えられる。
【００１６】ＭＯＳトランジスタの微細化に伴い、ゲー
ト酸化膜の厚さはますます薄くなる傾向にある。ゲート
絶縁膜が薄くなると、トンネル電流が流れ易くなり、電
子シェーディングに起因するトンネル電流によってゲー
ト絶縁膜の寿命が短くなってしまう。
ト酸化膜の厚さはますます薄くなる傾向にある。ゲート
絶縁膜が薄くなると、トンネル電流が流れ易くなり、電
子シェーディングに起因するトンネル電流によってゲー
ト絶縁膜の寿命が短くなってしまう。
【００１７】
【発明が解決しようとする課題】ＢＣｌ3 ／Ｃｌ2 を用
いる第１の方法では、高密度プラズマを用いると電子シ
ェーディングダメージが生じてしまう。
いる第１の方法では、高密度プラズマを用いると電子シ
ェーディングダメージが生じてしまう。
【００１８】ＨＣｌの２段階エッチングを用いる第２の
方法では、エッチングされたアルミニウム系配線の断面
形状が基板側端部でくびれる（線幅が減少する）ノッチ
が発生してしまう。この形状異常は加工精度を低下させ
る。
方法では、エッチングされたアルミニウム系配線の断面
形状が基板側端部でくびれる（線幅が減少する）ノッチ
が発生してしまう。この形状異常は加工精度を低下させ
る。
【００１９】ＨＣｌ／Ｃｌ2 ／Ｎ2 を用いる第３の方法
では、Ｎ2 を多量に添加すると残渣が発生し易く、Ｃｌ
2 が多くＮ2 が少ない条件ではサイドエッチが発生し易
くなる。残渣は配線間のショートや配線の信頼性低下等
の原因となり、サイドエッチは加工精度を低下させる。
では、Ｎ2 を多量に添加すると残渣が発生し易く、Ｃｌ
2 が多くＮ2 が少ない条件ではサイドエッチが発生し易
くなる。残渣は配線間のショートや配線の信頼性低下等
の原因となり、サイドエッチは加工精度を低下させる。
【００２０】本発明の目的は、電子シェーディングダメ
ージが発生しにくく、加工精度が高く、かつ信頼性の高
いアルミニウム系導電層のエッチング工程を含む半導体
装置の製造方法を提供することである。
ージが発生しにくく、加工精度が高く、かつ信頼性の高
いアルミニウム系導電層のエッチング工程を含む半導体
装置の製造方法を提供することである。
【００２１】
【課題を解決するための手段】本発明の一観点によれ
ば、半導体基板上にアルミニウムまたはアルミニウム合
金で形成された導電層を形成する工程と、前記導電層上
にアスペクト比の高いナロースペースとアスペクト比の
低いオープンスペースとを含む開口パターンを有するレ
ジストパターンを形成する工程と、前記レジストパター
ンをエッチングマスクとし、Ｃｌ2 とＢＣｌ3 とＣＨＦ
3 との混合ガスをエッチングガスとして用いて前記導電
層をドライエッチングし、前記アスペクト比の低いオー
プンスペースで前記導電層をほぼエッチングするが、前
記アスペクト比の高いナロースペースではエッチングを
完了しないメインエッチング工程と、ＨＣｌガスとＨ
ｅ、Ａｒ、Ｎｅ、Ｈ2 から選ばれた少なくとも１種類の
ガスとの混合ガスをエッチングガスとし、前記レジスト
パターンをエッチングマスクとして前記導電層をさらに
ドライエッチングするオーバーエッチング工程とを含む
半導体装置の製造方法が提供される。
ば、半導体基板上にアルミニウムまたはアルミニウム合
金で形成された導電層を形成する工程と、前記導電層上
にアスペクト比の高いナロースペースとアスペクト比の
低いオープンスペースとを含む開口パターンを有するレ
ジストパターンを形成する工程と、前記レジストパター
ンをエッチングマスクとし、Ｃｌ2 とＢＣｌ3 とＣＨＦ
3 との混合ガスをエッチングガスとして用いて前記導電
層をドライエッチングし、前記アスペクト比の低いオー
プンスペースで前記導電層をほぼエッチングするが、前
記アスペクト比の高いナロースペースではエッチングを
完了しないメインエッチング工程と、ＨＣｌガスとＨ
ｅ、Ａｒ、Ｎｅ、Ｈ2 から選ばれた少なくとも１種類の
ガスとの混合ガスをエッチングガスとし、前記レジスト
パターンをエッチングマスクとして前記導電層をさらに
ドライエッチングするオーバーエッチング工程とを含む
半導体装置の製造方法が提供される。
【００２２】
【発明の実施の形態】以下、実施例に沿って本発明を説
明する。
明する。
【００２３】図１（Ａ）、（Ｂ）は、本発明の基本実施
例によるアルミニウム系導電層のマスクを用いたドライ
エッチング工程を示す。図１（Ａ）はエッチング前の半
導体基板の構成例を示す。
例によるアルミニウム系導電層のマスクを用いたドライ
エッチング工程を示す。図１（Ａ）はエッチング前の半
導体基板の構成例を示す。
【００２４】図１（Ａ）において、半導体基板１０１の
表面領域には、ｐ型ウェル１０２が形成されている。周
知のＬＯＣＯＳによって形成させたフィールド絶縁膜１
０４は、半導体基板１０１の表面に活性領域を画定す
る。活性領域表面上には、ゲート酸化膜１０５、その上
に形成させた多結晶シリコンゲート電極１０６ａ、さら
にその上に形成されたシリサイド層１０６ｂにより、絶
縁ゲート電極構造が形成されている。
表面領域には、ｐ型ウェル１０２が形成されている。周
知のＬＯＣＯＳによって形成させたフィールド絶縁膜１
０４は、半導体基板１０１の表面に活性領域を画定す
る。活性領域表面上には、ゲート酸化膜１０５、その上
に形成させた多結晶シリコンゲート電極１０６ａ、さら
にその上に形成されたシリサイド層１０６ｂにより、絶
縁ゲート電極構造が形成されている。
【００２５】なお、多結晶シリコン電極１０６ａ、シリ
サイド電極１０６ｂで形成されるゲート電極１０６の代
わりに、多結晶シリコン層のみで形成されるゲート電極
等を用いてもよい。ゲート電極１０６の側壁上には、側
壁オキサイド領域１０８が形成されている。ゲート電極
１０６の両側には、ｎ型不純物をイオン注入等によって
添加したソース／ドレイン領域１０９ａ、１０９ｂが形
成されている。
サイド電極１０６ｂで形成されるゲート電極１０６の代
わりに、多結晶シリコン層のみで形成されるゲート電極
等を用いてもよい。ゲート電極１０６の側壁上には、側
壁オキサイド領域１０８が形成されている。ゲート電極
１０６の両側には、ｎ型不純物をイオン注入等によって
添加したソース／ドレイン領域１０９ａ、１０９ｂが形
成されている。
【００２６】ゲート電極を覆って半導体基板１表面上に
酸化シリコン等による絶縁膜が形成され、ソース／ドレ
イン領域１０９ａ、１０９ｂの上方にコンタクト孔が開
口されている。ソース／ドレイン電極１１１ａ、１１１
ｂが開口を通ってソース／ドレイン領域１０９ａ、１０
９ｂに電気的に接触している。
酸化シリコン等による絶縁膜が形成され、ソース／ドレ
イン領域１０９ａ、１０９ｂの上方にコンタクト孔が開
口されている。ソース／ドレイン電極１１１ａ、１１１
ｂが開口を通ってソース／ドレイン領域１０９ａ、１０
９ｂに電気的に接触している。
【００２７】ソース／ドレイン電極１１１ａ、１１１ｂ
を覆って、酸化シリコン等の層間絶縁膜１１３が形成さ
れている。なお、層間絶縁膜１１３は平坦化されてい
る。層間絶縁膜１１３の上に、アルミニウム系導電層１
１５が形成され、その上にレジストパターン１１６が形
成されている。レジストパターン１１６は、互いに近接
して配置されたパターン１１６ａ、１１６ｂ、１１６ｃ
を含む。
を覆って、酸化シリコン等の層間絶縁膜１１３が形成さ
れている。なお、層間絶縁膜１１３は平坦化されてい
る。層間絶縁膜１１３の上に、アルミニウム系導電層１
１５が形成され、その上にレジストパターン１１６が形
成されている。レジストパターン１１６は、互いに近接
して配置されたパターン１１６ａ、１１６ｂ、１１６ｃ
を含む。
【００２８】このレジストパターン１１６をエッチング
マスクとし、アルミニウム系導電層１１５をドライエッ
チングする。ドライエッチングを終了した時点では、レ
ジストパターン１１６ａ、１１６ｂ、１１６ｃ下にアル
ミニウム系導電層パターン１１５ｘ、１１５ｙ、１１５
ｚが残される。すなわち、アルミニウム系導電層１１５
のうち、レジストパターン１１６ａ、１１６ｂに挟まれ
たナロースペース１１７ａおよびレジストパターン１１
６ｂ、１１６ｃに挟まれたナロースペース１１７ｂの下
方のアルミニウム導電層１１５ｂ、１１５ｃが広いオー
プンスペース下のアルミニウム導電層１１５ａ、１１５
ｄと共にエッチング除去される。
マスクとし、アルミニウム系導電層１１５をドライエッ
チングする。ドライエッチングを終了した時点では、レ
ジストパターン１１６ａ、１１６ｂ、１１６ｃ下にアル
ミニウム系導電層パターン１１５ｘ、１１５ｙ、１１５
ｚが残される。すなわち、アルミニウム系導電層１１５
のうち、レジストパターン１１６ａ、１１６ｂに挟まれ
たナロースペース１１７ａおよびレジストパターン１１
６ｂ、１１６ｃに挟まれたナロースペース１１７ｂの下
方のアルミニウム導電層１１５ｂ、１１５ｃが広いオー
プンスペース下のアルミニウム導電層１１５ａ、１１５
ｄと共にエッチング除去される。
【００２９】このようなエッチングにおいては、広いオ
ープンスペースでのエッチング速度とナロースペースで
のエッチング速度とが異なり、広いオープンスペースで
のエッチングが終了してもナロースペースでのエッチン
グは終了しない。このような開口部のアスペクト比に依
存するエッチング速度の変化を、マイクロローディング
効果と呼ぶ。
ープンスペースでのエッチング速度とナロースペースで
のエッチング速度とが異なり、広いオープンスペースで
のエッチングが終了してもナロースペースでのエッチン
グは終了しない。このような開口部のアスペクト比に依
存するエッチング速度の変化を、マイクロローディング
効果と呼ぶ。
【００３０】なお、ここで改めて、マイクロローデング
効果に起因してエッチング速度が低下するようなアスペ
クト比の高い開口部をナロースペースと呼び、マイクロ
ローディング効果を受けず、エッチング速度が低下しな
いような低いアスペクト比を有するスペースをオープン
スペースと呼ぶ。
効果に起因してエッチング速度が低下するようなアスペ
クト比の高い開口部をナロースペースと呼び、マイクロ
ローディング効果を受けず、エッチング速度が低下しな
いような低いアスペクト比を有するスペースをオープン
スペースと呼ぶ。
【００３１】また、オープンスペースでの導電層をほぼ
エッチングするエッチング工程をメインエッチングと呼
び、メインエッチングに続いて行なわれ、ナロースペー
スでの導電層も完全にエッチングするエッチング工程を
オーバーエッチングと呼ぶ。なお、アスペクト比が１以
下の開口部においては、ドライエッチングはほとんどマ
イクロローディング効果を受けない。したがって、アス
ペクト比が１以下の開口部をオープンスペースと呼ぶこ
とができる。
エッチングするエッチング工程をメインエッチングと呼
び、メインエッチングに続いて行なわれ、ナロースペー
スでの導電層も完全にエッチングするエッチング工程を
オーバーエッチングと呼ぶ。なお、アスペクト比が１以
下の開口部においては、ドライエッチングはほとんどマ
イクロローディング効果を受けない。したがって、アス
ペクト比が１以下の開口部をオープンスペースと呼ぶこ
とができる。
【００３２】図１（Ｂ）に示すように、アルミニウム系
導電層のドライエッチングを２段階エッチングによって
行なう。エッチングがスタートすると、まずステップＳ
１においてメインエッチングを行なう。
導電層のドライエッチングを２段階エッチングによって
行なう。エッチングがスタートすると、まずステップＳ
１においてメインエッチングを行なう。
【００３３】メインエッチングに続いて、ステップＳ２
でオーバーエッチングを行なう。オーバーエッチング
は、ＨＣｌと、Ｈｅ、Ａｒ、Ｎｅ、Ｈ2 の少なくとも一
種とをエッチャントガスとして用いる。このような混合
ガスを用いたオーバーエッチングにより、Ａｌ系導電層
のドライエッチングを終了させる。次のステップＳ３に
おいては、エッチングを終了し、エッチングに用いたレ
ジストマスクを除去する。
でオーバーエッチングを行なう。オーバーエッチング
は、ＨＣｌと、Ｈｅ、Ａｒ、Ｎｅ、Ｈ2 の少なくとも一
種とをエッチャントガスとして用いる。このような混合
ガスを用いたオーバーエッチングにより、Ａｌ系導電層
のドライエッチングを終了させる。次のステップＳ３に
おいては、エッチングを終了し、エッチングに用いたレ
ジストマスクを除去する。
【００３４】このようなドライエッチングによれば、電
子シェーディングダメージを低く抑えつつ、かつ加工精
度が高く、信頼性の高いアルミニウム系導電層のエッチ
ングを行なうことができる。
子シェーディングダメージを低く抑えつつ、かつ加工精
度が高く、信頼性の高いアルミニウム系導電層のエッチ
ングを行なうことができる。
【００３５】ここで、電子シェーディングダメージの測
定方法について説明する。半導体集積回路装置の構成要
素のうち、電子シェーディングダメージによって最も影
響を受ける素子は、通常ＭＯＳトランジスタのゲート酸
化膜である。ゲート電極に上部配線が接続されている場
合、上部配線のエッチング時に注入された電荷は、ゲー
ト電極に集中し、ゲート酸化膜を流れるトンネル電流と
なる。ゲート酸化膜は、流れたトンネル電流の累積値に
よってほぼその寿命が制限される。したがって、プロセ
ス中ゲート酸化膜に流れたトンネル電流の累積値を知る
ことが重要となる。
定方法について説明する。半導体集積回路装置の構成要
素のうち、電子シェーディングダメージによって最も影
響を受ける素子は、通常ＭＯＳトランジスタのゲート酸
化膜である。ゲート電極に上部配線が接続されている場
合、上部配線のエッチング時に注入された電荷は、ゲー
ト電極に集中し、ゲート酸化膜を流れるトンネル電流と
なる。ゲート酸化膜は、流れたトンネル電流の累積値に
よってほぼその寿命が制限される。したがって、プロセ
ス中ゲート酸化膜に流れたトンネル電流の累積値を知る
ことが重要となる。
【００３６】図２（Ａ）、（Ｂ）、（Ｃ）は、プロセス
のモニタ前に行なっておく予備実験を示す。図２（Ａ）
は予備実験に用いるサンプルおよびこのサンプルに電流
ストレスを印加する工程を示し、図２（Ｂ）はストレス
印加後のサンプルのＣ−Ｖ測定の結果を概略的に示し、
図２（Ｃ）は予備実験により得られる注入電荷量Ｑに対
するフラットバンド電圧Ｖｆｂの変化を示す。
のモニタ前に行なっておく予備実験を示す。図２（Ａ）
は予備実験に用いるサンプルおよびこのサンプルに電流
ストレスを印加する工程を示し、図２（Ｂ）はストレス
印加後のサンプルのＣ−Ｖ測定の結果を概略的に示し、
図２（Ｃ）は予備実験により得られる注入電荷量Ｑに対
するフラットバンド電圧Ｖｆｂの変化を示す。
【００３７】図２（Ａ）に示すように、ｎ型Ｓｉ基板１
の表面上にフィールド酸化膜２をＬＯＣＯＳによりたと
えば厚さ約４００ｎｍ形成する。フィールド酸化膜２の
開口部に、たとえば厚さ約２ｎｍの酸化膜３を熱酸化に
より形成し、その上にたとえば厚さ約１００ｎｍの窒化
膜４をＣＶＤにより成長する。なお、酸化膜３の面積
は、たとえば約１００μｍ×１００μｍである。
の表面上にフィールド酸化膜２をＬＯＣＯＳによりたと
えば厚さ約４００ｎｍ形成する。フィールド酸化膜２の
開口部に、たとえば厚さ約２ｎｍの酸化膜３を熱酸化に
より形成し、その上にたとえば厚さ約１００ｎｍの窒化
膜４をＣＶＤにより成長する。なお、酸化膜３の面積
は、たとえば約１００μｍ×１００μｍである。
【００３８】窒化膜４の上に、多結晶Ｓｉで形成された
電極５をＣＶＤにより成長する。電極５は、絶縁ゲート
電極に相当し、たとえば厚さ数百ｎｍ程度である。ただ
し、この電極の厚さは低抵抗が得られればよく、厳密な
ものではない。また、多結晶Ｓｉ電極の代わりに、多結
晶Ｓｉの下層とシリサイドの上層からなるポリサイド電
極を用いてもよい。電極５、窒化膜４の積層を、パター
ニングして測定用サンプルを作成する。
電極５をＣＶＤにより成長する。電極５は、絶縁ゲート
電極に相当し、たとえば厚さ数百ｎｍ程度である。ただ
し、この電極の厚さは低抵抗が得られればよく、厳密な
ものではない。また、多結晶Ｓｉ電極の代わりに、多結
晶Ｓｉの下層とシリサイドの上層からなるポリサイド電
極を用いてもよい。電極５、窒化膜４の積層を、パター
ニングして測定用サンプルを作成する。
【００３９】初めに、図２（Ａ）に示す測定用サンプル
のキャパシタンスを印加電圧の関数として測定し、Ｃ−
Ｖ特性を測定する。Ｃ−Ｖ測定は、たとえば周波数１Ｍ
Ｈｚ、電圧−５Ｖ〜＋５Ｖで行なう。
のキャパシタンスを印加電圧の関数として測定し、Ｃ−
Ｖ特性を測定する。Ｃ−Ｖ測定は、たとえば周波数１Ｍ
Ｈｚ、電圧−５Ｖ〜＋５Ｖで行なう。
【００４０】測定しているＭＮＯＳキャパシタの容量
が、式（１）に示した、ＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕ
ｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）キャパシタ
のフラットバンド容量ＣFBになるようなゲート電圧Ｖｇ
をフラットバンド電圧Ｖｆｂと定義する。
が、式（１）に示した、ＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕ
ｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）キャパシタ
のフラットバンド容量ＣFBになるようなゲート電圧Ｖｇ
をフラットバンド電圧Ｖｆｂと定義する。
【００４１】
【数１】 ＣFB＝εｉ／｛ｄ＋（εｉ／εｓ）（ｋＴεｓ／ｎｉ／ｑ2 ）1/2 ｝ …（１） ただし、ｄ；絶縁膜の厚さ、εｉ；絶縁膜の誘電率、ε
ｓ；半導体基板の誘電率、ｎｉ；真性キャリア密度であ
る。初期フラットバンド電圧をＶｆｂ０とする。
ｓ；半導体基板の誘電率、ｎｉ；真性キャリア密度であ
る。初期フラットバンド電圧をＶｆｂ０とする。
【００４２】ｎ型Ｓｉ基板１を接地し、Ｓｉ電極５を正
極とし、定電流源６から電流を注入する。定電流源６に
は、電流計７を接続し、流れた電流をモニタする。電流
計７は、たとえば基準抵抗とその両端の電圧降下を測定
する電圧計で構成される。電極５を負極とし、逆極性電
流ストレスを印加するサンプルも準備する。
極とし、定電流源６から電流を注入する。定電流源６に
は、電流計７を接続し、流れた電流をモニタする。電流
計７は、たとえば基準抵抗とその両端の電圧降下を測定
する電圧計で構成される。電極５を負極とし、逆極性電
流ストレスを印加するサンプルも準備する。
【００４３】定電流源６を用い、Ｓｉ電極５、窒化膜
４、酸化膜３、ｎ型Ｓｉ基板１からなるＭＮＯＳキャパ
シタに電流を流すと、窒化膜４、酸化膜３にトンネル電
流が流れ、酸化膜３はトンネル電流によるダメージを受
ける。このトンネル電流によるダメージは、酸化膜３を
流れた電荷量、すなわち電流計７を流れた電流の累積値
によって推定することができる。電流ストレス印加後、
再びＣ−Ｖ測定を行う。
４、酸化膜３、ｎ型Ｓｉ基板１からなるＭＮＯＳキャパ
シタに電流を流すと、窒化膜４、酸化膜３にトンネル電
流が流れ、酸化膜３はトンネル電流によるダメージを受
ける。このトンネル電流によるダメージは、酸化膜３を
流れた電荷量、すなわち電流計７を流れた電流の累積値
によって推定することができる。電流ストレス印加後、
再びＣ−Ｖ測定を行う。
【００４４】図２（Ｂ）は、Ｃ−Ｖ測定の結果を概略的
に示すグラフである。ストレス印加前のＣ−Ｖ特性が曲
線Ｃ０で示され、ストレス印加後のサンプルのＣ−Ｖ特
性がＣ１で示される。ストレス印加後のＣ−Ｖ特性のフ
ラットバンド電圧をＶｆｂ１で示す。すなわち、電流ス
トレス印加により、フラットバンド電圧はΔＶｆｂ変化
している。このフラットバンド電圧の変化量ΔＶｆｂ
を、定電流源６から流した電荷量の関数として得る。
に示すグラフである。ストレス印加前のＣ−Ｖ特性が曲
線Ｃ０で示され、ストレス印加後のサンプルのＣ−Ｖ特
性がＣ１で示される。ストレス印加後のＣ−Ｖ特性のフ
ラットバンド電圧をＶｆｂ１で示す。すなわち、電流ス
トレス印加により、フラットバンド電圧はΔＶｆｂ変化
している。このフラットバンド電圧の変化量ΔＶｆｂ
を、定電流源６から流した電荷量の関数として得る。
【００４５】図２（Ｃ）は、注入電荷量Ｑの関数として
フラットバンド電圧のシフト量ΔＶｆｂを示す。横軸が
注入電荷量Ｑ（μＣ／ｃｍ2 ）を示し、縦軸がフラット
バンド電圧のシフト量ΔＶｆｂ（Ｖ）を示す。なお、窒
化膜４の厚さを薄くした時は測定電圧範囲を狭める。
フラットバンド電圧のシフト量ΔＶｆｂを示す。横軸が
注入電荷量Ｑ（μＣ／ｃｍ2 ）を示し、縦軸がフラット
バンド電圧のシフト量ΔＶｆｂ（Ｖ）を示す。なお、窒
化膜４の厚さを薄くした時は測定電圧範囲を狭める。
【００４６】図２（Ｃ）に示すように、注入電荷量Ｑの
関数としてのフラットバンド電圧シフト量ΔＶｆｂを一
旦得れば、その後同一構成のサンプルを用い、測定対象
であるプロセスを行ない、フラットバンド電圧シフト量
を測定すれば、プロセス中に酸化膜に流れた電荷量を知
ることができる。
関数としてのフラットバンド電圧シフト量ΔＶｆｂを一
旦得れば、その後同一構成のサンプルを用い、測定対象
であるプロセスを行ない、フラットバンド電圧シフト量
を測定すれば、プロセス中に酸化膜に流れた電荷量を知
ることができる。
【００４７】図３（Ａ）、（Ｂ）、（Ｃ）は、プロセス
モニタ用サンプルの構成を示す。図３（Ａ）において、
ｎ型Ｓｉ基板１の上にフィールド酸化膜２、酸化膜３、
窒化膜４、電極５を作成する。これらの構成は、図２
（Ａ）に示した電流ストレス測定用のサンプルと同一で
ある。このＭＮＯＳキャパシタ構造を作成した後、４０
０℃、３０分間のアニーリングをＯ2 ／Ｎ2 雰囲気中で
行ない、電極５のエッチング工程の影響を除去して初期
Ｃ−Ｖ測定を行なう。得られたフラットバンド電圧を初
期フラットバンド電圧とする。
モニタ用サンプルの構成を示す。図３（Ａ）において、
ｎ型Ｓｉ基板１の上にフィールド酸化膜２、酸化膜３、
窒化膜４、電極５を作成する。これらの構成は、図２
（Ａ）に示した電流ストレス測定用のサンプルと同一で
ある。このＭＮＯＳキャパシタ構造を作成した後、４０
０℃、３０分間のアニーリングをＯ2 ／Ｎ2 雰囲気中で
行ない、電極５のエッチング工程の影響を除去して初期
Ｃ−Ｖ測定を行なう。得られたフラットバンド電圧を初
期フラットバンド電圧とする。
【００４８】ＭＮＯＳキャパシタ構造の表面上にたとえ
ば厚さ５００ｎｍの絶縁膜１１をＣＶＤ等によって作成
する。絶縁膜１１は、たとえばボロホスホシリケートガ
ラス（ＢＰＳＧ）等の酸化膜、窒化膜等である。ＭＮＯ
Ｓキャパシタ構造上に開口を有するホトレジストマスク
を作成し、開口内に露出した絶縁膜１１を選択的に除去
し、接続用開口を形成する。
ば厚さ５００ｎｍの絶縁膜１１をＣＶＤ等によって作成
する。絶縁膜１１は、たとえばボロホスホシリケートガ
ラス（ＢＰＳＧ）等の酸化膜、窒化膜等である。ＭＮＯ
Ｓキャパシタ構造上に開口を有するホトレジストマスク
を作成し、開口内に露出した絶縁膜１１を選択的に除去
し、接続用開口を形成する。
【００４９】絶縁膜１１に開口を形成した後、エッチン
グの影響を除去するため、たとえばＯ2 ／Ｎ2 雰囲気中
で３０分間約４００℃のアニーリングを行なう。ＭＮＯ
Ｓキャパシタ構造作成時のエッチングおよび絶縁膜１１
の開口形成用エッチングによって、ＭＮＯＳキャパシタ
のフラットバンド電圧がシフトしている場合、このシフ
トはアニーリングによって除去される。この状態で、Ｍ
ＮＯＳキャパシタ構造の初期フラットバンド電圧をＣ−
Ｖ測定により測定してもよい。
グの影響を除去するため、たとえばＯ2 ／Ｎ2 雰囲気中
で３０分間約４００℃のアニーリングを行なう。ＭＮＯ
Ｓキャパシタ構造作成時のエッチングおよび絶縁膜１１
の開口形成用エッチングによって、ＭＮＯＳキャパシタ
のフラットバンド電圧がシフトしている場合、このシフ
トはアニーリングによって除去される。この状態で、Ｍ
ＮＯＳキャパシタ構造の初期フラットバンド電圧をＣ−
Ｖ測定により測定してもよい。
【００５０】なお、ＭＮＯＳキャパシタ構造を作成する
ためのエッチングおよび、絶縁膜１１の開口を形成する
エッチングをチャージングダメージの全くない方法、た
とえばウェットエッチングで行なう場合は、アニーリン
グ工程を省略することも可能である。
ためのエッチングおよび、絶縁膜１１の開口を形成する
エッチングをチャージングダメージの全くない方法、た
とえばウェットエッチングで行なう場合は、アニーリン
グ工程を省略することも可能である。
【００５１】その後、Ｓｉ基板１表面上に、金属のアン
テナ層１２を堆積する。アンテナ層１２は、Ａｌ合金等
の単一層であっても、複数種類の金属の積層であっても
よい。アンテナ層１２は、絶縁膜１１の開口を介して、
ＭＮＯＳキャパシタ構造の上部電極である電極５に接続
される。以下に述べる測定用サンプルでは、厚さ１μｍ
のＡｌ−Ｓｉ−Ｃｕ合金層をアンテナ層１２として堆積
した。
テナ層１２を堆積する。アンテナ層１２は、Ａｌ合金等
の単一層であっても、複数種類の金属の積層であっても
よい。アンテナ層１２は、絶縁膜１１の開口を介して、
ＭＮＯＳキャパシタ構造の上部電極である電極５に接続
される。以下に述べる測定用サンプルでは、厚さ１μｍ
のＡｌ−Ｓｉ−Ｃｕ合金層をアンテナ層１２として堆積
した。
【００５２】なお、初期フラットバンド電圧の測定を、
電極５、窒化膜４をパターニングした後、および／また
は絶縁膜１１の開口形成後に行なう場合を説明したが、
アンテナ層堆積後、上述同様のアニーリングを行い、こ
こでもフラットバンド電圧の測定を行なってもよい。初
期フラットバンド電圧の測定は、ＭＮＯＳキャパシタ構
造がプロセスによる影響を受けていない状態でどのよう
なフラットバンド電圧を有するかを測定できるものであ
ればよい。
電極５、窒化膜４をパターニングした後、および／また
は絶縁膜１１の開口形成後に行なう場合を説明したが、
アンテナ層堆積後、上述同様のアニーリングを行い、こ
こでもフラットバンド電圧の測定を行なってもよい。初
期フラットバンド電圧の測定は、ＭＮＯＳキャパシタ構
造がプロセスによる影響を受けていない状態でどのよう
なフラットバンド電圧を有するかを測定できるものであ
ればよい。
【００５３】アンテナ層１２堆積後、その表面上にホト
リソグラフィにより、レジストマスクパターン１３を作
成する。
リソグラフィにより、レジストマスクパターン１３を作
成する。
【００５４】図３（Ｂ）は、レジストマスクパターン１
３の平面図を概略的に示す。ＭＮＯＳキャパシタ構造Ｃ
の周囲に、複数の平行ストライプを有するラインアンド
スペース（Ｌ＆Ｓ）型のダミーパターンＡＴが接続され
ている。
３の平面図を概略的に示す。ＭＮＯＳキャパシタ構造Ｃ
の周囲に、複数の平行ストライプを有するラインアンド
スペース（Ｌ＆Ｓ）型のダミーパターンＡＴが接続され
ている。
【００５５】ＭＮＯＳキャパシタ構造Ｃ上の分離された
パターン１３ａの上下に水平方向に互いに平行な複数の
ストライプ状パターン１３ｂ１を配置し、左右に図中垂
直方向に互いに平行な複数のストライプ状パターンを配
置した。分離パターン１３ａは、図中垂直方向に沿って
設けられた間隙１４ａと図中水平方向に沿って設けられ
た間隙１５ａとで定義されるループ状の開口部で囲まれ
ており、隣接する図中水平方向に平行な直線状のパター
ン１３ｂ１と図中垂直方向に平行な直線状のパターン１
３ｂ２から分離されている。開口部は間隙１４ａと間隙
１５ａとで囲まれたループ状開口部を含み、さらにその
ループ状開口部に図中垂直方向に沿った直線状の開口１
４ｂ、１４ｂが接続されて構成されている。
パターン１３ａの上下に水平方向に互いに平行な複数の
ストライプ状パターン１３ｂ１を配置し、左右に図中垂
直方向に互いに平行な複数のストライプ状パターンを配
置した。分離パターン１３ａは、図中垂直方向に沿って
設けられた間隙１４ａと図中水平方向に沿って設けられ
た間隙１５ａとで定義されるループ状の開口部で囲まれ
ており、隣接する図中水平方向に平行な直線状のパター
ン１３ｂ１と図中垂直方向に平行な直線状のパターン１
３ｂ２から分離されている。開口部は間隙１４ａと間隙
１５ａとで囲まれたループ状開口部を含み、さらにその
ループ状開口部に図中垂直方向に沿った直線状の開口１
４ｂ、１４ｂが接続されて構成されている。
【００５６】ダミーパターンＡＴは、約０．５μｍのギ
ャップＧおよび約１μｍ幅のストライプＷを交互に配置
した構成である。測定に用いたサンプルでは１００本の
幅１μｍ、長さ５００μｍのラインを０．５μｍ間隔で
Ｘ方向に平行に配置し、さらに１００本の幅１μｍ、長
さ２０００μｍのラインを０．５μｍ間隔でＹ方向に平
行に配置した。たとえば、レジストマスクパターン１３
の厚さを制御することにより、レジストマスクパターン
１３の開口部のアスペクト比を種々に変化させる。この
ように準備した測定用サンプルに対し、測定対象である
ドライプロセスを行なう。
ャップＧおよび約１μｍ幅のストライプＷを交互に配置
した構成である。測定に用いたサンプルでは１００本の
幅１μｍ、長さ５００μｍのラインを０．５μｍ間隔で
Ｘ方向に平行に配置し、さらに１００本の幅１μｍ、長
さ２０００μｍのラインを０．５μｍ間隔でＹ方向に平
行に配置した。たとえば、レジストマスクパターン１３
の厚さを制御することにより、レジストマスクパターン
１３の開口部のアスペクト比を種々に変化させる。この
ように準備した測定用サンプルに対し、測定対象である
ドライプロセスを行なう。
【００５７】図５は、測定対象であるドライプロセス装
置の代表例である誘導結合プラズマ処理装置の構成を概
略的に示す。真空容器２０の底部には、底部電極２１が
配置されている。真空容器２０の上部には、誘電体窓２
２が配置され、その上に誘導コイル２３が配置されてい
る。誘導コイル２３には、たとえば１３．５６ＭＨｚの
高周波電源２５が接続される。また、底部電極２１にも
たとえば１３．５６ＭＨｚの高周波電源２６が接続され
る。導電コイル２３に印加する高周波電力をＲＦtop 、
底部電極２１に印加する高周波電力をＲＦbot とする。
置の代表例である誘導結合プラズマ処理装置の構成を概
略的に示す。真空容器２０の底部には、底部電極２１が
配置されている。真空容器２０の上部には、誘電体窓２
２が配置され、その上に誘導コイル２３が配置されてい
る。誘導コイル２３には、たとえば１３．５６ＭＨｚの
高周波電源２５が接続される。また、底部電極２１にも
たとえば１３．５６ＭＨｚの高周波電源２６が接続され
る。導電コイル２３に印加する高周波電力をＲＦtop 、
底部電極２１に印加する高周波電力をＲＦbot とする。
【００５８】図３（Ａ）、（Ｂ）に示したような構成を
有する測定用サンプル２８を底部電極２１上に配置し、
真空容器２０内に作動ガスを導入し、電源２５、２６か
ら高周波電力を供給することにより、真空容器２０内に
プラズマ２９を発生させる。プラズマ２９により、レジ
ストマスクパターン１３の開口部に露出したアンテナ層
１２がエッチングされる。
有する測定用サンプル２８を底部電極２１上に配置し、
真空容器２０内に作動ガスを導入し、電源２５、２６か
ら高周波電力を供給することにより、真空容器２０内に
プラズマ２９を発生させる。プラズマ２９により、レジ
ストマスクパターン１３の開口部に露出したアンテナ層
１２がエッチングされる。
【００５９】レジストマスクパターン１３の開口部の幅
が狭く、アスペクト比がある程度以上高い場合、エッチ
ング条件によって、電子シェーディング効果が生じる。
電子シェーディング効果は、エッチングとしてはマイク
ロローディング効果を生じさせる。電子シェーディング
効果により、アンテナ層１２に正電荷が優先的に注入さ
れると、ＭＮＯＳキャパシタ構造にトンネル電流が流れ
る。ＭＮＯＳキャパシタ構造に電荷が注入されると、そ
のフラットバンド電圧は変化する。
が狭く、アスペクト比がある程度以上高い場合、エッチ
ング条件によって、電子シェーディング効果が生じる。
電子シェーディング効果は、エッチングとしてはマイク
ロローディング効果を生じさせる。電子シェーディング
効果により、アンテナ層１２に正電荷が優先的に注入さ
れると、ＭＮＯＳキャパシタ構造にトンネル電流が流れ
る。ＭＮＯＳキャパシタ構造に電荷が注入されると、そ
のフラットバンド電圧は変化する。
【００６０】エッチングガスの組成が異なる４種類のエ
ッチングを以下のような条件で行なった。
ッチングを以下のような条件で行なった。
【００６１】 条件１（従来技術） メインエッチ ：圧力１０ｍＴｏｒｒ、ＲＦtop ＝３５０Ｗ、 ＲＦbot ＝１３０Ｗ Ｃｌ2 ／ＢＣｌ3 ／ＣＨＦ3 ＝６０／６０／６ｓｃｃｍ オーバーエッチ：圧力１０ｍＴｏｒｒ、ＲＦtop ＝４５０Ｗ、 ＲＦbot ＝１００Ｗ Ｃｌ2 ／ＢＣｌ3 ＝３０／５０ｓｃｃｍ
【００６２】 条件２（本願） メインエッチ ：圧力１０ｍＴｏｒｒ、ＲＦtop ＝３５０Ｗ、 ＲＦbot ＝１３０Ｗ Ｃｌ2 ／ＢＣｌ3 ／ＣＨＦ3 ＝６０／６０／６ｓｃｃｍ オーバーエッチ：圧力１０ｍＴｏｒｒ、ＲＦtop ＝４５０Ｗ、 ＲＦbot ＝１００Ｗ ＨＣｌ／Ｈｅ＝８０／５０ｓｃｃｍ
【００６３】 条件３（参考） メインエッチ ：圧力１０ｍＴｏｒｒ、ＲＦtop ＝３５０Ｗ、 ＲＦbot ＝１３０Ｗ Ｃｌ2 ／ＢＣｌ3 ／ＣＨＦ3 ＝６０／６０／６ｓｃｃｍ オーバーエッチ：圧力１０ｍＴｏｒｒ、ＲＦtop ＝４５０Ｗ、 ＲＦbot ＝１００Ｗ Ｃｌ2 ／ＨＣｌ＝３０／５０ｓｃｃｍ
【００６４】 条件４ メインエッチ ：圧力１０ｍＴｏｒｒ、ＲＦtop ＝３５０Ｗ、 ＲＦbot ＝１３０Ｗ Ｃｌ2 ／ＢＣｌ3 ／ＣＨＦ3 ＝６０／６０／６ｓｃｃｍ オーバーエッチ：圧力１０ｍＴｏｒｒ、ＲＦtop ＝４５０Ｗ、 ＲＦbot ＝１００Ｗ ＨＣｌ＝８０ｓｃｃｍ
【００６５】変化したフラットバンド電圧を測定するた
め、残存したレジストマスクパターン１３を薬液により
エッチングする。ここで、ドライエッチングを用いる
と、さらにフラットバンド電圧が変化し、測定対象であ
るドライプロセスのみによりどの程度のフラットバンド
電圧が変化したかを測定することが困難になる。
め、残存したレジストマスクパターン１３を薬液により
エッチングする。ここで、ドライエッチングを用いる
と、さらにフラットバンド電圧が変化し、測定対象であ
るドライプロセスのみによりどの程度のフラットバンド
電圧が変化したかを測定することが困難になる。
【００６６】図３（Ｃ）は、プロセス後レジストマスク
パターン１３を除去したサンプルの構成を示す。この状
態で、再びＭＮＯＳキャパシタのフラットバンド電圧を
Ｃ−Ｖ法により測定する。
パターン１３を除去したサンプルの構成を示す。この状
態で、再びＭＮＯＳキャパシタのフラットバンド電圧を
Ｃ−Ｖ法により測定する。
【００６７】プロセス終了後のフラットバンド電圧と初
期フラットバンド電圧からフラットバンド電圧のシフト
量ΔＶｆｂを求める。得られたフラットバンド電圧のシ
フト量ΔＶｆｂを、図２（Ｃ）に示す特性曲線に当ては
めることにより、ＭＮＯＳキャパシタ構造に注入された
電荷量Ｑを得る。このようにして、電子シェーディング
効果により注入された電荷量（電子シェーディングダメ
ージ）を測定することができる。
期フラットバンド電圧からフラットバンド電圧のシフト
量ΔＶｆｂを求める。得られたフラットバンド電圧のシ
フト量ΔＶｆｂを、図２（Ｃ）に示す特性曲線に当ては
めることにより、ＭＮＯＳキャパシタ構造に注入された
電荷量Ｑを得る。このようにして、電子シェーディング
効果により注入された電荷量（電子シェーディングダメ
ージ）を測定することができる。
【００６８】上述の条件１と条件２のエッチングにおい
て、それぞれ電子シェーディング効果により注入された
電荷量を求め、比較することにより、エッチング条件に
よる電子シェーディング効果の大小を判断することがで
きる。
て、それぞれ電子シェーディング効果により注入された
電荷量を求め、比較することにより、エッチング条件に
よる電子シェーディング効果の大小を判断することがで
きる。
【００６９】なお、測定精度を上げるためには、ＭＮＯ
Ｓキャパシタ構造の面積に対し、レジストマスクパター
ンの開口部に露出するアンテナ面積を広くすることが好
ましい。たとえば、アンテナ部の面積としてキャパシタ
面積の２５倍である０．２５ｍｍ2 を用いる。この時、
アンテナの周縁の長さはたとえば約２５０ｍｍである。
Ｓキャパシタ構造の面積に対し、レジストマスクパター
ンの開口部に露出するアンテナ面積を広くすることが好
ましい。たとえば、アンテナ部の面積としてキャパシタ
面積の２５倍である０．２５ｍｍ2 を用いる。この時、
アンテナの周縁の長さはたとえば約２５０ｍｍである。
【００７０】なお、電子シェーディング効果によるチャ
ージングダメージのみを測定するためには、電子シェー
ディング以外の影響をなるべく排除することが好まし
い。たとえば、プラズマ自体に不均一がある場合、アス
ペクト比の高いレジストマスクパターン開口部のみでは
なく、広く露出した面積においても、電荷の注入を受け
る。このような影響を除去するためには、測定用サンプ
ルと共に参照用サンプルを用いることが好ましい。
ージングダメージのみを測定するためには、電子シェー
ディング以外の影響をなるべく排除することが好まし
い。たとえば、プラズマ自体に不均一がある場合、アス
ペクト比の高いレジストマスクパターン開口部のみでは
なく、広く露出した面積においても、電荷の注入を受け
る。このような影響を除去するためには、測定用サンプ
ルと共に参照用サンプルを用いることが好ましい。
【００７１】図４（Ａ）、（Ｂ）、（Ｃ）は、参照用サ
ンプルの構成を示す。図４（Ａ）、（Ｂ）は、プロセス
を行なう前のサンプルの断面図および平面図を示す。
ンプルの構成を示す。図４（Ａ）、（Ｂ）は、プロセス
を行なう前のサンプルの断面図および平面図を示す。
【００７２】図３（Ａ）、（Ｂ）のサンプル構成と較
べ、レジストマスクパターン１３の形状のみが異なる。
すなわち、参照用サンプルにはダミーパターンが配置さ
れていない。レジストマスクパターン１３は矩形状であ
り、その面積は図３（Ａ）、（Ｂ）に示すサンプルのレ
ジストマスクパターン１３の面積と等しくする。このよ
うな矩形パターンのレジストマスクパターンでは、電子
シェーディング効果はほとんど生じない。したがって、
電子シェーディング効果以外の影響があれば、図４
（Ａ）、（Ｂ）に示すサンプルによってその程度を測定
することができる。
べ、レジストマスクパターン１３の形状のみが異なる。
すなわち、参照用サンプルにはダミーパターンが配置さ
れていない。レジストマスクパターン１３は矩形状であ
り、その面積は図３（Ａ）、（Ｂ）に示すサンプルのレ
ジストマスクパターン１３の面積と等しくする。このよ
うな矩形パターンのレジストマスクパターンでは、電子
シェーディング効果はほとんど生じない。したがって、
電子シェーディング効果以外の影響があれば、図４
（Ａ）、（Ｂ）に示すサンプルによってその程度を測定
することができる。
【００７３】図４（Ａ）、（Ｂ）に示すサンプルにおい
ても、図３（Ａ）、（Ｂ）に示すサンプルと同様の処理
を行い、初期フラットバンド電圧を測定しておく。図４
（Ａ）、（Ｂ）に示すサンプルに対し、図３（Ａ）、
（Ｂ）に示すサンプルと同様のプロセスを行い、その後
レジストマスクパターン１３を除去し、図４（Ｃ）に示
すサンプルを得る。このサンプルに対し、図３（Ｃ）に
示すサンプルと同様、Ｃ−Ｖ法によりフラットバンド電
圧を測定する。
ても、図３（Ａ）、（Ｂ）に示すサンプルと同様の処理
を行い、初期フラットバンド電圧を測定しておく。図４
（Ａ）、（Ｂ）に示すサンプルに対し、図３（Ａ）、
（Ｂ）に示すサンプルと同様のプロセスを行い、その後
レジストマスクパターン１３を除去し、図４（Ｃ）に示
すサンプルを得る。このサンプルに対し、図３（Ｃ）に
示すサンプルと同様、Ｃ−Ｖ法によりフラットバンド電
圧を測定する。
【００７４】図３（Ａ）、（Ｂ）、（Ｃ）に示したサン
プルで得たフラットバンド電圧の変化量から、図４
（Ａ）、（Ｂ）、（Ｃ）に示すサンプルで得たフラット
バンド電圧のシフトを減算することにより、電子シェー
ディング効果によるチャージングダメージのみによるフ
ラットバンド電圧のシフト量を求めることができる。
プルで得たフラットバンド電圧の変化量から、図４
（Ａ）、（Ｂ）、（Ｃ）に示すサンプルで得たフラット
バンド電圧のシフトを減算することにより、電子シェー
ディング効果によるチャージングダメージのみによるフ
ラットバンド電圧のシフト量を求めることができる。
【００７５】ダミーパターンを有するサンプルのフラッ
トバンド電圧シフト量から矩形電極を有するサンプルの
フラットバンド電圧シフト量を引いた差を電子シェーデ
ィングダメージによるフラットバンド電圧シフトと定義
し、上述の条件１、条件２、条件３、条件４のエッチン
グを比較した。その結果を以下の表１に示す。
トバンド電圧シフト量から矩形電極を有するサンプルの
フラットバンド電圧シフト量を引いた差を電子シェーデ
ィングダメージによるフラットバンド電圧シフトと定義
し、上述の条件１、条件２、条件３、条件４のエッチン
グを比較した。その結果を以下の表１に示す。
【００７６】
【表１】 図９は、これらの結果をグラフで示す。
【００７７】オーバーエッチングに用いたガスの分子量
が小さい条件２の方が、条件１よりも電子シェーディン
グダメージが小さいことが判る（条件１対条件２）。
が小さい条件２の方が、条件１よりも電子シェーディン
グダメージが小さいことが判る（条件１対条件２）。
【００７８】また、条件１のエッチングガスの成分ＢＣ
ｌ3 を分子量の小さいＨＣｌに置き換えた（条件３）だ
けでも、電子シェーディングダメージが小さくなること
も判る。
ｌ3 を分子量の小さいＨＣｌに置き換えた（条件３）だ
けでも、電子シェーディングダメージが小さくなること
も判る。
【００７９】Ｈｅの添加により、さらに電子シェーディ
ングダメージは小さくなる（条件２対条件４）。
ングダメージは小さくなる（条件２対条件４）。
【００８０】電子シェーディングダメージと同様、アス
ペクト比の高い開口パターンを有するエッチングにおい
て生じる問題に、「ノッチ」と呼ばれるエッチング形状
の異常がある。ノッチが発生しないエッチング条件は、
電子シェーディングダメージも小さいことが実証的に示
されている。
ペクト比の高い開口パターンを有するエッチングにおい
て生じる問題に、「ノッチ」と呼ばれるエッチング形状
の異常がある。ノッチが発生しないエッチング条件は、
電子シェーディングダメージも小さいことが実証的に示
されている。
【００８１】図６は、ノッチ評価に用いたテストパター
ンを示す上面図である。幅１．０μｍ、長さ５００μｍ
のラインパターンを間隔０．８μｍで平行に配置し、中
間の１本のラインをコンタクトホールを介してｐ型Ｓｉ
基板に電気的に接続している。ノッチは、基板に電気的
に接続されているラインに発生しやすいので、ノッチの
観察は基板に電気的に接続したラインに対して行なっ
た。配線層構造は、ＴｉＮ／ＡｌＳｉＣｕ＝４０／１０
００ｎｍであり、レジスト膜厚は１．９μｍであった。
ンを示す上面図である。幅１．０μｍ、長さ５００μｍ
のラインパターンを間隔０．８μｍで平行に配置し、中
間の１本のラインをコンタクトホールを介してｐ型Ｓｉ
基板に電気的に接続している。ノッチは、基板に電気的
に接続されているラインに発生しやすいので、ノッチの
観察は基板に電気的に接続したラインに対して行なっ
た。配線層構造は、ＴｉＮ／ＡｌＳｉＣｕ＝４０／１０
００ｎｍであり、レジスト膜厚は１．９μｍであった。
【００８２】図７は、ノッチ量の定義を示す概略断面図
である。レジストパターンを用いてエッチングを行なっ
た後の構造を断面で示す。Ｓｉ基板１上に絶縁膜１１が
形成され、その上に配線層１２が形成されている。配線
層１２の上にレジストパターン１３が形成されている。
エッチングによって減少したレジスト高さをｄ（ｒｅ
ｓ）とし、エッチングされた配線層１２の厚さをｄ（Ａ
ｌ）とすると、レジスト選択比はｄ（Ａｌ）／ｄ（ｒｅ
ｓ）で表される。エッチングされた配線層１２の頂部の
幅をＷｔｏｐとし、ノッチが生じ、最も幅の狭くなった
部分の配線層の幅をＷｂとする。ノッチ量は、Ｗｔｏｐ
−Ｗｂで定義される。
である。レジストパターンを用いてエッチングを行なっ
た後の構造を断面で示す。Ｓｉ基板１上に絶縁膜１１が
形成され、その上に配線層１２が形成されている。配線
層１２の上にレジストパターン１３が形成されている。
エッチングによって減少したレジスト高さをｄ（ｒｅ
ｓ）とし、エッチングされた配線層１２の厚さをｄ（Ａ
ｌ）とすると、レジスト選択比はｄ（Ａｌ）／ｄ（ｒｅ
ｓ）で表される。エッチングされた配線層１２の頂部の
幅をＷｔｏｐとし、ノッチが生じ、最も幅の狭くなった
部分の配線層の幅をＷｂとする。ノッチ量は、Ｗｔｏｐ
−Ｗｂで定義される。
【００８３】エッチング装置は、上述の測定と同様、図
５に示すような誘導結合プラズマエッチャーを用いた。
メインエッチング条件は、エッチングガスとしてＣｌ2
／ＢＣｌ3 ／ＣＨＦ3 を用いるプロセスに固定し、オー
バーエッチング条件を表１に示すように変化させた。オ
ーバーエッチング時間は、Ａｌ−Ｓｉ−Ｃｕ配線層のエ
ッチ量が６５６ｎｍになるように選択した。測定の結果
を表２にまとめて示す。
５に示すような誘導結合プラズマエッチャーを用いた。
メインエッチング条件は、エッチングガスとしてＣｌ2
／ＢＣｌ3 ／ＣＨＦ3 を用いるプロセスに固定し、オー
バーエッチング条件を表１に示すように変化させた。オ
ーバーエッチング時間は、Ａｌ−Ｓｉ−Ｃｕ配線層のエ
ッチ量が６５６ｎｍになるように選択した。測定の結果
を表２にまとめて示す。
【００８４】
【表２】
【００８５】なお、メインエッチングは圧力１０ｍＴｏ
ｒｒ、ＲＦｔｏｐ＝３５０Ｗ、ＲＦｂｏｔ＝１３０Ｗ、
Ｃｌ2 ／ＢＣｌ3 ／ＣＨＦ3 ＝６０／６０／６ｓｃｃｍ
で行なった。
ｒｒ、ＲＦｔｏｐ＝３５０Ｗ、ＲＦｂｏｔ＝１３０Ｗ、
Ｃｌ2 ／ＢＣｌ3 ／ＣＨＦ3 ＝６０／６０／６ｓｃｃｍ
で行なった。
【００８６】従来技術であるＮｏ．５の結果と較べる
と、他の測定におけるノッチ量はいずれも改善されてい
る。
と、他の測定におけるノッチ量はいずれも改善されてい
る。
【００８７】（１）．Ｎｏ．４、５、６を比較すると、
Ｃｌ2 ／ＢＣｌ3 をＨｅまたはＡｒで希釈することによ
り、ノッチ量が低減する。
Ｃｌ2 ／ＢＣｌ3 をＨｅまたはＡｒで希釈することによ
り、ノッチ量が低減する。
【００８８】（２）．Ｎｏ．５とＮｏ．１を比較する
と、Ｃｌ2 ／ＢＣｌ3 系のエッチングガスよりもＨＣｌ
系のエッチングガスを用いた方がノッチ量が小さく、レ
ジスト選択比も高い。
と、Ｃｌ2 ／ＢＣｌ3 系のエッチングガスよりもＨＣｌ
系のエッチングガスを用いた方がノッチ量が小さく、レ
ジスト選択比も高い。
【００８９】（３）．Ｎｏ．４とＮｏ．２およびＮｏ．
６とＮｏ．３を比較すると、ＨｅやＡｒの不活性ガスを
混合する場合、主エッチングガスがＣｌ2 ／ＢＣｌ3 の
場合よりも、主エッチングガスがＨＣｌの場合の方がノ
ッチ量が小さくなり、レジスト選択比も高くなる。
６とＮｏ．３を比較すると、ＨｅやＡｒの不活性ガスを
混合する場合、主エッチングガスがＣｌ2 ／ＢＣｌ3 の
場合よりも、主エッチングガスがＨＣｌの場合の方がノ
ッチ量が小さくなり、レジスト選択比も高くなる。
【００９０】（４）．Ｎｏ．２、３およびＮｏ．４、６
を比較すると、Ｈｅを添加した場合の方がＡｒを添加し
た場合よりもノッチ量を小さくすることができる。
を比較すると、Ｈｅを添加した場合の方がＡｒを添加し
た場合よりもノッチ量を小さくすることができる。
【００９１】電子温度は、電子シェーディングダメージ
やノッチ等の形状異常に関係していることが考えられ
る。電子温度は、電子が平均自由工程の距離を飛ぶ間に
電界から得るエネルギと、電子がガス分子との衝突によ
り失うエネルギによって定まる。電界Ｅ、ガス分子の質
量をｍm 、電子の質量をｍe 、電子の平均自由行程をλ
e で表すと、電子温度Ｔｅと、Ｅ、ｍm 、ｍe 、λe の
間には以下の（１）式のような関係が成り立つことが知
られている。
やノッチ等の形状異常に関係していることが考えられ
る。電子温度は、電子が平均自由工程の距離を飛ぶ間に
電界から得るエネルギと、電子がガス分子との衝突によ
り失うエネルギによって定まる。電界Ｅ、ガス分子の質
量をｍm 、電子の質量をｍe 、電子の平均自由行程をλ
e で表すと、電子温度Ｔｅと、Ｅ、ｍm 、ｍe 、λe の
間には以下の（１）式のような関係が成り立つことが知
られている。
【００９２】
【数２】 Ｔｅ ∝ （ｍm ／ｍe ）1/2 ・λe ・Ｅ …（１） （１）式に従えば、分子量の小さいガスを用いるほど電
子温度を低くできることが判る。電子温度を低くすれ
ば、電子シェーディングダメージやノッチを低減できる
と推察される。
子温度を低くできることが判る。電子温度を低くすれ
ば、電子シェーディングダメージやノッチを低減できる
と推察される。
【００９３】この考えに従えば、混合ガスの場合、平均
分子量を小さくすれば電子温度を低くできることにな
る。Ｃｌ系エッチングガスとしては、Ｃｌ2 やＢＣｌ3
等よりもＨＣｌの方が分子量が小さく、電子温度を低く
するのに有効である。さらに、Ｈｅのように原子（分
子）量が小さいガスでエッチングを阻害しないようなガ
スを混合させることにより、平均分子量を小さくするこ
とができる。このような添加ガスとしては、Ｈｅ、Ａ
ｒ、Ｎｅ等の希ガスおよびＨ2 等が考えられる。上述の
実験結果は、この考えを支持するものである。
分子量を小さくすれば電子温度を低くできることにな
る。Ｃｌ系エッチングガスとしては、Ｃｌ2 やＢＣｌ3
等よりもＨＣｌの方が分子量が小さく、電子温度を低く
するのに有効である。さらに、Ｈｅのように原子（分
子）量が小さいガスでエッチングを阻害しないようなガ
スを混合させることにより、平均分子量を小さくするこ
とができる。このような添加ガスとしては、Ｈｅ、Ａ
ｒ、Ｎｅ等の希ガスおよびＨ2 等が考えられる。上述の
実験結果は、この考えを支持するものである。
【００９４】図８は、ノッチ量と平均分子量との関係を
示すグラフである。横軸にエッチングガスの平均分子量
を取り、縦軸にノッチ量を示す。ノッチ量は、明らかに
平均分子量が小さいほど小さくなる傾向を示している。
示すグラフである。横軸にエッチングガスの平均分子量
を取り、縦軸にノッチ量を示す。ノッチ量は、明らかに
平均分子量が小さいほど小さくなる傾向を示している。
【００９５】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。たとえば、
種々の変更、改良、組み合わせ等が可能なことは当業者
に自明であろう。
本発明はこれらに制限されるものではない。たとえば、
種々の変更、改良、組み合わせ等が可能なことは当業者
に自明であろう。
【００９６】以上説明したように、本発明によれば、電
子シェーディングダメージやノッチの発生を抑制しつ
つ、アルミニウム系導電層をパターニングすることがで
きる。加工精度が高く、かつ信頼性の高い半導体装置を
製造することが容易になる。
子シェーディングダメージやノッチの発生を抑制しつ
つ、アルミニウム系導電層をパターニングすることがで
きる。加工精度が高く、かつ信頼性の高い半導体装置を
製造することが容易になる。
【図１】 本発明の基本実施例を説明するための半導体
基板の断面図およびエッチング工程のフローチャートで
ある。
基板の断面図およびエッチング工程のフローチャートで
ある。
【図２】 電子シェーディングダメージの測定方法に用
いるサンプルおよび測定結果を示す断面図およびグラフ
である。
いるサンプルおよび測定結果を示す断面図およびグラフ
である。
【図３】 電子シェーディングダメージの測定に用いる
サンプルの構成を示す断面図および平面図である。
サンプルの構成を示す断面図および平面図である。
【図４】 電子シェーディングダメージの測定に用いる
サンプルの構成を示す断面図および平面図である。
サンプルの構成を示す断面図および平面図である。
【図５】 電子シェーディングダメージの測定に用いる
プラズマエッチング装置の構成を概略的に示す断面図で
ある。
プラズマエッチング装置の構成を概略的に示す断面図で
ある。
【図６】 ノッチ量の測定に用いたパターンの平面図で
ある。
ある。
【図７】 ノッチ量の定義を示す概略断面図である。
【図８】 平均分子量とノッチ量との関係を示すグラフ
である。
である。
【図９】 オーバーエッチングガス系によるフラットバ
ンド電圧シフト量の差を示すグラフである。
ンド電圧シフト量の差を示すグラフである。
１ ｎ型Ｓｉ基板、 ２ フィールド酸化膜、 ３
酸化膜、 ４ 窒化膜、 ５ 多結晶Ｓｉ電極、
６ 定電流源、 ７ 電流計、 １１絶縁膜、
１２ アンテナ層、 １３ レジストマスクパタ
ーン、 １０１ 基板、 １０２ ウェル、 １
０４ フィールド酸化膜、 １０５ゲート酸化膜、
１０６ ゲート電極、 １０８ 側壁酸化領域、
１０９ ソース／ドレイン領域、 １１０ 絶縁
膜、 １１１ ソース／ドレイン電極、 １１３
層間絶縁膜、 １１４ Ａｌ系導電層、 １１５レ
ジストパターン
酸化膜、 ４ 窒化膜、 ５ 多結晶Ｓｉ電極、
６ 定電流源、 ７ 電流計、 １１絶縁膜、
１２ アンテナ層、 １３ レジストマスクパタ
ーン、 １０１ 基板、 １０２ ウェル、 １
０４ フィールド酸化膜、 １０５ゲート酸化膜、
１０６ ゲート電極、 １０８ 側壁酸化領域、
１０９ ソース／ドレイン領域、 １１０ 絶縁
膜、 １１１ ソース／ドレイン電極、 １１３
層間絶縁膜、 １１４ Ａｌ系導電層、 １１５レ
ジストパターン
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3205 H01L 21/321 H01L 21/3213 H01L 21/768 H01L 21/3065
Claims (1)
- 【請求項１】 半導体基板上にアルミニウムまたはアル
ミニウム合金で形成された導電層を形成する工程と、 前記導電層上にアスペクト比の高いナロースペースとア
スペクト比の低いオープンスペースとを含む開口パター
ンを有するレジストパターンを形成する工程と、 前記レジストパターンをエッチングマスクとし、Ｃｌ2
とＢＣｌ3 とＣＨＦ3との混合ガスをエッチングガスと
して用いて前記導電層をドライエッチングし、前記アス
ペクト比の低いオープンスペースで前記導電層をほぼエ
ッチングするが、前記アスペクト比の高いナロースペー
スではエッチングを完了しないメインエッチング工程
と、 ＨＣｌガスとＨｅ、Ａｒ、Ｎｅ、Ｈ2 から選ばれた少な
くとも１種類のガスとの混合ガスをエッチングガスと
し、前記レジストパターンをエッチングマスクとして前
記導電層をさらにドライエッチングするオーバーエッチ
ング工程とを含む半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32423896A JP3269411B2 (ja) | 1996-12-04 | 1996-12-04 | 半導体装置の製造方法 |
| US08/985,482 US6197689B1 (en) | 1996-12-04 | 1997-12-04 | Semiconductor manufacture method with aluminum wiring layer patterning process |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32423896A JP3269411B2 (ja) | 1996-12-04 | 1996-12-04 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10163204A JPH10163204A (ja) | 1998-06-19 |
| JP3269411B2 true JP3269411B2 (ja) | 2002-03-25 |
Family
ID=18163589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32423896A Expired - Fee Related JP3269411B2 (ja) | 1996-12-04 | 1996-12-04 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6197689B1 (ja) |
| JP (1) | JP3269411B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6617249B2 (en) * | 2001-03-05 | 2003-09-09 | Agilent Technologies, Inc. | Method for making thin film bulk acoustic resonators (FBARS) with different frequencies on a single substrate and apparatus embodying the method |
| US6638833B1 (en) * | 2001-03-09 | 2003-10-28 | Stmicroelectronics S.R.L. | Process for the fabrication of integrated devices with reduction of damage from plasma |
| US6893983B2 (en) | 2001-09-13 | 2005-05-17 | Tech Semiconductor Singapore Pte Ltd. | Method for depositing a very high phosphorus doped silicon oxide film |
| JP2005136135A (ja) * | 2003-10-30 | 2005-05-26 | Oki Electric Ind Co Ltd | 半導体装置、及び半導体装置の製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3522118A (en) * | 1965-08-17 | 1970-07-28 | Motorola Inc | Gas phase etching |
| US3994793A (en) * | 1975-05-22 | 1976-11-30 | International Business Machines Corporation | Reactive ion etching of aluminum |
| US5387556A (en) * | 1993-02-24 | 1995-02-07 | Applied Materials, Inc. | Etching aluminum and its alloys using HC1, C1-containing etchant and N.sub.2 |
| US5397433A (en) * | 1993-08-20 | 1995-03-14 | Vlsi Technology, Inc. | Method and apparatus for patterning a metal layer |
| JPH08130206A (ja) | 1994-10-31 | 1996-05-21 | Sony Corp | Ａｌ系金属層のプラズマエッチング方法 |
| JP2924723B2 (ja) * | 1995-08-16 | 1999-07-26 | 日本電気株式会社 | ドライエッチング方法 |
| KR100226366B1 (ko) * | 1995-08-23 | 1999-10-15 | 아끼구사 나오유끼 | 플라즈마장치 및 플라즈마 처리방법 |
| US5827437A (en) * | 1996-05-17 | 1998-10-27 | Lam Research Corporation | Multi-step metallization etch |
| US5776832A (en) * | 1996-07-17 | 1998-07-07 | Taiwan Semiconductor Manufacturing Company Ltd. | Anti-corrosion etch process for etching metal interconnections extending over and within contact openings |
| US5976986A (en) * | 1996-08-06 | 1999-11-02 | International Business Machines Corp. | Low pressure and low power C12 /HC1 process for sub-micron metal etching |
-
1996
- 1996-12-04 JP JP32423896A patent/JP3269411B2/ja not_active Expired - Fee Related
-
1997
- 1997-12-04 US US08/985,482 patent/US6197689B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6197689B1 (en) | 2001-03-06 |
| JPH10163204A (ja) | 1998-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9412567B2 (en) | Plasma monitoring method and plasma monitoring system | |
| KR20020027520A (ko) | 에칭 공정용 측벽 폴리머 형성 가스 첨가제 | |
| US5596207A (en) | Apparatus and method for detecting defects in insulative layers of MOS active devices | |
| US6656850B2 (en) | Method for in-situ removal of side walls in MOM capacitor formation | |
| JP3250465B2 (ja) | 電子シェーディングダメージの測定方法 | |
| JP3547364B2 (ja) | 半導体装置の製造方法 | |
| US6225183B1 (en) | Method of fabricating a thin-film resistor having stable resistance | |
| JP3269411B2 (ja) | 半導体装置の製造方法 | |
| JP3846016B2 (ja) | 電子シェーディングダメージの測定方法 | |
| JP3307240B2 (ja) | 電子シェーディングダメージの測定方法 | |
| US7927950B2 (en) | Method of fabricating trap type nonvolatile memory device | |
| JP3563446B2 (ja) | 半導体装置の製造方法 | |
| US6613683B2 (en) | Method of manufacturing a contact hole of a semiconductor device | |
| JP3780849B2 (ja) | イオン電流測定方法および測定装置 | |
| US6756315B1 (en) | Method of forming contact openings | |
| US8419892B2 (en) | Plasma process detecting sensor | |
| US7935634B2 (en) | Integrated circuits, micromechanical devices, and method of making same | |
| JPH10214794A (ja) | 半導体装置の製造方法 | |
| JP3716007B2 (ja) | 半導体装置の製造方法 | |
| Tabara | New metal etching method for reducing electron shading damage | |
| KR100520140B1 (ko) | 반도체소자의캐패시터제조방법 | |
| JPH0715014A (ja) | Ｍｏｓ型電界効果トランジスタのゲート電極形成方法 | |
| JP2000323482A (ja) | 半導体装置の製造方法 | |
| JPH04317357A (ja) | 半導体装置の製造方法 | |
| JP2003100829A (ja) | 半導体ウエーハの評価方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011218 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090118 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100118 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140118 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |