JP3246584B2 - Ａｃ／ｄｃコンバータ - Google Patents
Ａｃ／ｄｃコンバータInfo
- Publication number
- JP3246584B2 JP3246584B2 JP28279594A JP28279594A JP3246584B2 JP 3246584 B2 JP3246584 B2 JP 3246584B2 JP 28279594 A JP28279594 A JP 28279594A JP 28279594 A JP28279594 A JP 28279594A JP 3246584 B2 JP3246584 B2 JP 3246584B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- switching elements
- converter
- input
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Rectifiers (AREA)
- Power Conversion In General (AREA)
Description
【０００１】
【産業上の利用分野】本発明は，ＡＣ／ＤＣコンバータ
に関するものであり，特に入力電流波形を正弦波状に保
ちつつ，効率よく動作するＡＣ／ＤＣコンバータに関す
る。
に関するものであり，特に入力電流波形を正弦波状に保
ちつつ，効率よく動作するＡＣ／ＤＣコンバータに関す
る。
【０００２】
【従来技術】商用交流電源を受けて直流出力に変換する
コンバータにおいて，近年は入力電流波形を正弦波に近
づけて高調波を低減することが要請されてきており，こ
の要請にこたえて高周波スイッチング技術を利用した高
調波抑制コンバータが実現されてきている。その中で，
多相交流入力の場合には単相交流と比較して回路構成が
複雑である。一例として本件と同一出願人により平成１
年６月15日に出願された特願平１−153229号の直流電源
装置では，三相交流で主回路に少なくともダイオードを
１８個，ＦＥＴを３個必要とする。また平成４年１０月
に電気学会電子デバイス・半導体電力変換合同研究会
（SPC-92-38)で発表された論文「正弦波ＰＷＭコンバー
タのモデリングと制御」では，三相交流で主回路に少な
くともダイオードを６個，パワートランジスタを６個必
要とする。さらに平成５年９月に電子情報通信学会電子
通信用電源技術研究会（PE-93-09) で発表された論文
「高調波低減機能を有する三相入力コンバータについ
て」では，主回路に少なくともダイオードを１８個，Ｉ
ＧＢＴを６個必要とする。そしてこれらいずれもスイッ
チング素子を駆動する制御回路については，当然互いに
絶縁して個別にかつ相毎に好ましい関連をもって駆動信
号を発生するように構成されなければならない。
コンバータにおいて，近年は入力電流波形を正弦波に近
づけて高調波を低減することが要請されてきており，こ
の要請にこたえて高周波スイッチング技術を利用した高
調波抑制コンバータが実現されてきている。その中で，
多相交流入力の場合には単相交流と比較して回路構成が
複雑である。一例として本件と同一出願人により平成１
年６月15日に出願された特願平１−153229号の直流電源
装置では，三相交流で主回路に少なくともダイオードを
１８個，ＦＥＴを３個必要とする。また平成４年１０月
に電気学会電子デバイス・半導体電力変換合同研究会
（SPC-92-38)で発表された論文「正弦波ＰＷＭコンバー
タのモデリングと制御」では，三相交流で主回路に少な
くともダイオードを６個，パワートランジスタを６個必
要とする。さらに平成５年９月に電子情報通信学会電子
通信用電源技術研究会（PE-93-09) で発表された論文
「高調波低減機能を有する三相入力コンバータについ
て」では，主回路に少なくともダイオードを１８個，Ｉ
ＧＢＴを６個必要とする。そしてこれらいずれもスイッ
チング素子を駆動する制御回路については，当然互いに
絶縁して個別にかつ相毎に好ましい関連をもって駆動信
号を発生するように構成されなければならない。
【０００３】
【発明が解決しようとする課題】本発明は，多相交流に
対しても少ない主回路部品と簡単な制御回路で構成され
るＡＣ／ＤＣコンバータであって，入力電流波形を正弦
波状にしつつ、効率よく動作するＡＣ／ＤＣコンバータ
を提供することを課題とする。
対しても少ない主回路部品と簡単な制御回路で構成され
るＡＣ／ＤＣコンバータであって，入力電流波形を正弦
波状にしつつ、効率よく動作するＡＣ／ＤＣコンバータ
を提供することを課題とする。
【０００４】
【課題を解決するための手段】この課題を解決するた
め，本発明では以下の手段を提案するものである。まず
第一の手段として，ｎ（ｎは２以上の整数）相の多相交
流を受けるｎ個の入力端子と，該ｎ個の入力端子に連な
る各線路にそれぞれ直列に接続されたチョークコイル
と，ｎ本の前記線路に各入力点が接続された回路であっ
て，ｎ組のダイオードアームからなるｎ相全波ブリッジ
整流回路と，該ｎ相全波ブリッジ整流回路の出力端子間
に接続された平滑用のコンデンサと，前記ｎ相全波ブリ
ッジ整流回路のアームの一方の側のｎ個のダイオードに
それぞれ並列に接続されたｎ個のスイッチング素子と，
出力端子検出電圧の検出値に応じて前記出力端子間の電
圧を調整するように前記スイッチング素子を制御する制
御信号を発生する制御回路と，を備えたＡＣ／ＤＣコン
バータにおいて，前記制御信号は，力率改善を行うよう
前記多相交流の周波数よりも十分高い周波数で，かつ前
記ｎ個のスイッチング素子をすべて同時オン・同時オフ
させる単一種類の信号であり，前記制御信号で前記ｎ個
のスイッチング素子をすべて同時オン・同時オフさせる
ことにより，力率改善に対しては入力電圧，入力電流を
検出することなく力率の改善を行うことを特徴とするＡ
Ｃ／ＤＣコンバータを提案するものである。
め，本発明では以下の手段を提案するものである。まず
第一の手段として，ｎ（ｎは２以上の整数）相の多相交
流を受けるｎ個の入力端子と，該ｎ個の入力端子に連な
る各線路にそれぞれ直列に接続されたチョークコイル
と，ｎ本の前記線路に各入力点が接続された回路であっ
て，ｎ組のダイオードアームからなるｎ相全波ブリッジ
整流回路と，該ｎ相全波ブリッジ整流回路の出力端子間
に接続された平滑用のコンデンサと，前記ｎ相全波ブリ
ッジ整流回路のアームの一方の側のｎ個のダイオードに
それぞれ並列に接続されたｎ個のスイッチング素子と，
出力端子検出電圧の検出値に応じて前記出力端子間の電
圧を調整するように前記スイッチング素子を制御する制
御信号を発生する制御回路と，を備えたＡＣ／ＤＣコン
バータにおいて，前記制御信号は，力率改善を行うよう
前記多相交流の周波数よりも十分高い周波数で，かつ前
記ｎ個のスイッチング素子をすべて同時オン・同時オフ
させる単一種類の信号であり，前記制御信号で前記ｎ個
のスイッチング素子をすべて同時オン・同時オフさせる
ことにより，力率改善に対しては入力電圧，入力電流を
検出することなく力率の改善を行うことを特徴とするＡ
Ｃ／ＤＣコンバータを提案するものである。
【０００５】第２の手段としては，単相交流を受ける一
対の入力端子と，該一対の入力端子に連なる２本の線路
のいずれか又は双方に直列に接続されたチョークコイル
と，前記２本の線路に各入力点が接続された回路であっ
て，２組のダイオードアームからなる単相ブリッジ整流
回路と，該単相ブリッジ整流回路の出力端子間に接続さ
れた平滑用のコンデンサと，前記単相ブリッジ整流回路
のアームの一方の側の２個のダイオードにそれぞれ並列
に接続された２個のスイッチング素子と，出力端子検出
電圧の検出値に応じて前記出力端子間の電圧を調整する
ように前記スイッチング素子を制御する制御信号を発生
する制御回路と，を備えたＡＣ／ＤＣコンバータにおい
て，前記制御信号は，力率改善を行うよう前記単相交流
の周波数よりも十分高い周波数で，かつ前記２個のスイ
ッチング素子を同時オン・同時オフさせる単一種類の信
号であり，前記制御信号で前記２個のスイッチング素子
を同時オン・同時オフさせることにより，力率改善に対
しては入力電圧，入力電流を検出することなく力率の改
善を行うことを特徴とするＡＣ／ＤＣコンバータを提案
するものである。
対の入力端子と，該一対の入力端子に連なる２本の線路
のいずれか又は双方に直列に接続されたチョークコイル
と，前記２本の線路に各入力点が接続された回路であっ
て，２組のダイオードアームからなる単相ブリッジ整流
回路と，該単相ブリッジ整流回路の出力端子間に接続さ
れた平滑用のコンデンサと，前記単相ブリッジ整流回路
のアームの一方の側の２個のダイオードにそれぞれ並列
に接続された２個のスイッチング素子と，出力端子検出
電圧の検出値に応じて前記出力端子間の電圧を調整する
ように前記スイッチング素子を制御する制御信号を発生
する制御回路と，を備えたＡＣ／ＤＣコンバータにおい
て，前記制御信号は，力率改善を行うよう前記単相交流
の周波数よりも十分高い周波数で，かつ前記２個のスイ
ッチング素子を同時オン・同時オフさせる単一種類の信
号であり，前記制御信号で前記２個のスイッチング素子
を同時オン・同時オフさせることにより，力率改善に対
しては入力電圧，入力電流を検出することなく力率の改
善を行うことを特徴とするＡＣ／ＤＣコンバータを提案
するものである。
【０００６】第３の手段としては，上記第１の手段また
は第２の手段において，その制御回路は各スイッチング
素子を時比率制御により出力調整を行うことを特徴とす
るＡＣ／ＤＣコンバータを提案するものである。
は第２の手段において，その制御回路は各スイッチング
素子を時比率制御により出力調整を行うことを特徴とす
るＡＣ／ＤＣコンバータを提案するものである。
【０００７】第４の手段としては，上記第３の手段にお
いて，各チョークコイルの電流について各スイッチング
周期毎にカットオフ期間を設けることを提案するもので
ある。
いて，各チョークコイルの電流について各スイッチング
周期毎にカットオフ期間を設けることを提案するもので
ある。
【０００８】
【実施例】図１は本発明にかかるＡＣ／ＤＣコンバータ
の一実施例である。まず構成について説明する。このＡ
Ｃ／ＤＣコンバータ１は三相商用交流電源３を入力端子
５，７，９で受電する。そしてこれらの三本の線路はフ
ィルタ11を介してそれぞれチョークコイルL1,L2,L3に接
続される。これらの３本の線路には，さらに６個のダイ
オードD1〜D6からなるブリッジ整流回路の入力側に接続
される。また一方のアームのダイオードD1,D2,D3にはそ
れぞれ並列に３個のスイッチング素子であるＦＥＴQ1,Q
2,Q3のドレイン・ソースを接続する。このダイオードD1
〜D6からなるブリッジ整流回路の出力側であるダイオー
ドD1,D2,D3の各アノードと，ダイオードD4,D5,D6回路の
カソードとの間にはコンデンサC1が接続されるととも
に，出力端子17と19とに接続される。この出力端子17，
19間に負荷21が接続される。このＡＣ／ＤＣコンバータ
１の出力電圧は検出比較回路15で検出して内部の基準電
圧と比較されて，その誤差信号が制御回路13に供給され
る。制御回路13では３個のＦＥＴQ1,Q2,Q3の各ゲートに
オン・オフ信号をそれぞれ抵抗R1,R2,R3を介して供給す
る。このオン・オフ信号は三相商用交流電源３の周波数
よりはるかに高い周波数，例えば100kHzで同時にオン，
同時にオフ駆動するものである。
の一実施例である。まず構成について説明する。このＡ
Ｃ／ＤＣコンバータ１は三相商用交流電源３を入力端子
５，７，９で受電する。そしてこれらの三本の線路はフ
ィルタ11を介してそれぞれチョークコイルL1,L2,L3に接
続される。これらの３本の線路には，さらに６個のダイ
オードD1〜D6からなるブリッジ整流回路の入力側に接続
される。また一方のアームのダイオードD1,D2,D3にはそ
れぞれ並列に３個のスイッチング素子であるＦＥＴQ1,Q
2,Q3のドレイン・ソースを接続する。このダイオードD1
〜D6からなるブリッジ整流回路の出力側であるダイオー
ドD1,D2,D3の各アノードと，ダイオードD4,D5,D6回路の
カソードとの間にはコンデンサC1が接続されるととも
に，出力端子17と19とに接続される。この出力端子17，
19間に負荷21が接続される。このＡＣ／ＤＣコンバータ
１の出力電圧は検出比較回路15で検出して内部の基準電
圧と比較されて，その誤差信号が制御回路13に供給され
る。制御回路13では３個のＦＥＴQ1,Q2,Q3の各ゲートに
オン・オフ信号をそれぞれ抵抗R1,R2,R3を介して供給す
る。このオン・オフ信号は三相商用交流電源３の周波数
よりはるかに高い周波数，例えば100kHzで同時にオン，
同時にオフ駆動するものである。
【０００９】次にこのように構成されたＡＣ／ＤＣコン
バータ１の動作説明をする。３個のＦＥＴQ1,Q2,Q3の各
ゲートに同時にオン駆動信号を供給すると，図２にその
等価回路を示すように，Ｙ結線上の昇圧用のチョークコ
イルL1,L2,L3が商用交流入力電圧の負荷として接続され
た形となる。したがって各チョークコイルL1,L2,L3に流
れる各相の電流は，その初期値がゼロであれば〔数１〕
の位置に示される数式(1),(2),(3) で表される。そして
各相の電流のピーク値は〔数１〕の位置に示される数式
(5),(6),(7) で表される。したがって各電流のピーク値
は各相電圧に比例する。商用交流入力電圧の１周期の間
に固定周波数，固定パルス幅でスイッチング素子である
ＦＥＴQ1,Q2,Q3を駆動すると，各電流ピーク値は相電圧
に比例する。またオン期間の電流積分量も相電圧に比例
する。
バータ１の動作説明をする。３個のＦＥＴQ1,Q2,Q3の各
ゲートに同時にオン駆動信号を供給すると，図２にその
等価回路を示すように，Ｙ結線上の昇圧用のチョークコ
イルL1,L2,L3が商用交流入力電圧の負荷として接続され
た形となる。したがって各チョークコイルL1,L2,L3に流
れる各相の電流は，その初期値がゼロであれば〔数１〕
の位置に示される数式(1),(2),(3) で表される。そして
各相の電流のピーク値は〔数１〕の位置に示される数式
(5),(6),(7) で表される。したがって各電流のピーク値
は各相電圧に比例する。商用交流入力電圧の１周期の間
に固定周波数，固定パルス幅でスイッチング素子である
ＦＥＴQ1,Q2,Q3を駆動すると，各電流ピーク値は相電圧
に比例する。またオン期間の電流積分量も相電圧に比例
する。
【００１０】
【数１】
【００１１】次にスイッチング素子であるＦＥＴQ1,Q2,
Q3のオンからオフ期間への電流経路の変化等について説
明する。ＦＥＴQ1,Q2,Q3がオンするときには，入力端子
５，７，９から各チョークコイルL1,L2,L3へと流れ込む
電流方向を正とした場合，オンしているチョークコイル
の電流は，図３(c) に示すように２個のチョークコイル
が正の場合と，図３(a) に示すように１個のみのチョー
クコイルが正の場合の２通りの位相関係がある。そして
オンからオフ状態に変わるときに，１相が正の場合と，
２相が正の場合とでは電流経路が異なる。図３(a) はｕ
相のみが正でオンしているときであり，図３(b) は図３
(a) と同じ状態でオフしているときであり，図３(c) は
ｕ相とｗ相のみが正でオンしているときであり，図３
(d) は図３(c) と同じ状態でオフしているときの電流経
路を示している。チョークコイルの電流が正の場合に
は，スイッチング素子がオフするとチョークコイルに接
続されたダイオードD4〜D6のいずれかに電流が流れる。
チョークコイルの電流が負の場合にはＦＥＴQ1,Q2,Q3に
逆並列に接続されたダイオードD1〜D3のいずれかに電流
が流れる。
Q3のオンからオフ期間への電流経路の変化等について説
明する。ＦＥＴQ1,Q2,Q3がオンするときには，入力端子
５，７，９から各チョークコイルL1,L2,L3へと流れ込む
電流方向を正とした場合，オンしているチョークコイル
の電流は，図３(c) に示すように２個のチョークコイル
が正の場合と，図３(a) に示すように１個のみのチョー
クコイルが正の場合の２通りの位相関係がある。そして
オンからオフ状態に変わるときに，１相が正の場合と，
２相が正の場合とでは電流経路が異なる。図３(a) はｕ
相のみが正でオンしているときであり，図３(b) は図３
(a) と同じ状態でオフしているときであり，図３(c) は
ｕ相とｗ相のみが正でオンしているときであり，図３
(d) は図３(c) と同じ状態でオフしているときの電流経
路を示している。チョークコイルの電流が正の場合に
は，スイッチング素子がオフするとチョークコイルに接
続されたダイオードD4〜D6のいずれかに電流が流れる。
チョークコイルの電流が負の場合にはＦＥＴQ1,Q2,Q3に
逆並列に接続されたダイオードD1〜D3のいずれかに電流
が流れる。
【００１２】ここで三相商用交流電源３の位相角の関係
を図４に示す。この図４からわかるように位相角φがπ
/6毎に各相の大小関係または正負の関係が変化する。ま
ず１相のみが正の場合，この状態はｕ相を基準とすると
位相角度２π／６から４π／６の期間のときであり，こ
のうち位相角度２π／６から３π／６の期間について説
明する。この期間でｔ＝τでＦＥＴQ1がオフしてから
は，各相のチョークコイルL1，L2，L3の電流，i1，i2，
i3はそれぞれ〔数２〕の位置に記載される数式(8),(9),
(10)で表される。この状態は図５におけるｔ＝t2まで続
いて，ｗ相電流i3が先にi3＝０となり，以後この値を維
持する。このときのｕ相の電流は〔数２〕の位置に記載
される数式(11)で表される。そしてｔ＝t3でｕ相とｖ相
の電流はゼロとなり，次にｔ＝t4でＦＥＴQ1が再びオン
するまでゼロ値を維持する。この時刻ｔ＝t0からｔ＝t4
までの間について各電流i1，i2，i3の関数を時間積分し
て平均化することにより〔数２〕の位置に記載される数
式(12)，(13)，(14)により平均電流が与えられる。位相
角度３π／６から４π／６の期間については，〔数２〕
の位置に記載される各数式(8) 〜(14)においてｖ相とｗ
相とを互換すれば求められる。
を図４に示す。この図４からわかるように位相角φがπ
/6毎に各相の大小関係または正負の関係が変化する。ま
ず１相のみが正の場合，この状態はｕ相を基準とすると
位相角度２π／６から４π／６の期間のときであり，こ
のうち位相角度２π／６から３π／６の期間について説
明する。この期間でｔ＝τでＦＥＴQ1がオフしてから
は，各相のチョークコイルL1，L2，L3の電流，i1，i2，
i3はそれぞれ〔数２〕の位置に記載される数式(8),(9),
(10)で表される。この状態は図５におけるｔ＝t2まで続
いて，ｗ相電流i3が先にi3＝０となり，以後この値を維
持する。このときのｕ相の電流は〔数２〕の位置に記載
される数式(11)で表される。そしてｔ＝t3でｕ相とｖ相
の電流はゼロとなり，次にｔ＝t4でＦＥＴQ1が再びオン
するまでゼロ値を維持する。この時刻ｔ＝t0からｔ＝t4
までの間について各電流i1，i2，i3の関数を時間積分し
て平均化することにより〔数２〕の位置に記載される数
式(12)，(13)，(14)により平均電流が与えられる。位相
角度３π／６から４π／６の期間については，〔数２〕
の位置に記載される各数式(8) 〜(14)においてｖ相とｗ
相とを互換すれば求められる。
【００１３】
【数２】
【００１４】つぎに２相が正の場合，ｕ相を基準とする
と位相角度０から２π／６の期間のときであり，このう
ち位相角度０からπ／６の期間について説明する。この
期間の任意の位相角度φにおいて，各相のチョークコイ
ルL1，L2，L3の電流i1，i2，i3はそれぞれ〔数３〕の位
置に記載される数式(15),(16),(17)で表される。この状
態は図６におけるｔ＝t2まで続いて，ｕ相電流i1が先に
i1＝０となり，以後この値を維持する。このときのｗ相
の電流は〔数３〕の位置に記載される数式(18)で表され
る。そしてｔ＝t3でｖ相とｗ相の電流はゼロとなり，次
にｔ＝t4でＦＥＴQ1，Q3が再びオンするまでゼロ値を維
持する。この時刻ｔ＝t0からｔ＝t4までの間について各
電流i1，i2，i3の関数を時間積分して平均化することに
より〔数３〕の位置に記載される数式(19)，(20)，(21)
により平均電流が与えられる。位相角度π／６から２π
／６の期間については，〔数３〕の位置に記載される各
数式(15)〜(21)において，ｕ相とｗ相とを互換すれば求
められる。
と位相角度０から２π／６の期間のときであり，このう
ち位相角度０からπ／６の期間について説明する。この
期間の任意の位相角度φにおいて，各相のチョークコイ
ルL1，L2，L3の電流i1，i2，i3はそれぞれ〔数３〕の位
置に記載される数式(15),(16),(17)で表される。この状
態は図６におけるｔ＝t2まで続いて，ｕ相電流i1が先に
i1＝０となり，以後この値を維持する。このときのｗ相
の電流は〔数３〕の位置に記載される数式(18)で表され
る。そしてｔ＝t3でｖ相とｗ相の電流はゼロとなり，次
にｔ＝t4でＦＥＴQ1，Q3が再びオンするまでゼロ値を維
持する。この時刻ｔ＝t0からｔ＝t4までの間について各
電流i1，i2，i3の関数を時間積分して平均化することに
より〔数３〕の位置に記載される数式(19)，(20)，(21)
により平均電流が与えられる。位相角度π／６から２π
／６の期間については，〔数３〕の位置に記載される各
数式(15)〜(21)において，ｕ相とｗ相とを互換すれば求
められる。
【００１５】
【数３】
【００１６】位相角度４π／６から５π／６の期間につ
いては，〔数３〕の位置に記載される各数式(15)〜(21)
において，ｕ相⇒ｖ相，ｖ相⇒ｗ相，ｗ相⇒ｕ相へと置
換すれば求められる。このことは図４の各相の関係から
理解できる。
いては，〔数３〕の位置に記載される各数式(15)〜(21)
において，ｕ相⇒ｖ相，ｖ相⇒ｗ相，ｗ相⇒ｕ相へと置
換すれば求められる。このことは図４の各相の関係から
理解できる。
【００１７】位相角度５π／６からπの期間について
は，同様にして〔数３〕の位置に記載される各数式(15)
〜(21)において，ｖ相とｗ相とを互換すれば求められ
る。そして位相角度πから２πまでも同様にして各数式
において相を置換することにより求めることができる。
は，同様にして〔数３〕の位置に記載される各数式(15)
〜(21)において，ｖ相とｗ相とを互換すれば求められ
る。そして位相角度πから２πまでも同様にして各数式
において相を置換することにより求めることができる。
【００１８】以上説明したように三相商用交流電源３の
すべての位相角度にわたって平均電流を算出した。それ
らのスイッチング電流波形は図５，図６に示される形で
あって，各ピーク値は各相電圧に比例した値であり，こ
のスイッチング電流波形を時間系列に並べて図解する
と，図７に示すように電流波形のピーク値の包絡線は正
弦波状となる。なお，図７は概念上の図解であって実際
にはもっと細かいスイッチング電流波形である。そして
入力側に設けられたフィルタ11により，スイッチング電
流波形の高調波分は減衰して，入力電流波形は図８に示
すように正弦波に近づいた形となる。
すべての位相角度にわたって平均電流を算出した。それ
らのスイッチング電流波形は図５，図６に示される形で
あって，各ピーク値は各相電圧に比例した値であり，こ
のスイッチング電流波形を時間系列に並べて図解する
と，図７に示すように電流波形のピーク値の包絡線は正
弦波状となる。なお，図７は概念上の図解であって実際
にはもっと細かいスイッチング電流波形である。そして
入力側に設けられたフィルタ11により，スイッチング電
流波形の高調波分は減衰して，入力電流波形は図８に示
すように正弦波に近づいた形となる。
【００１９】このＡＣ／ＤＣコンバータ１は，いわゆる
昇圧チョッパとして動作するものであり，出力電圧Ｅo
は交流入力電圧のピーク値（変動範囲を含めて最高値）
より高く設定しておく必要がある。そして出力電圧Ｅo
をより高く設定すると入力電流波形はより正弦波に近づ
くが，スイッチング素子や出力コンデンサの耐圧が高く
なるため実用限界となり，適当な設計値を選択すること
になる。なお所望の直流出力電圧を得るためには，負荷
の位置にＤＣ／ＤＣコンバータを挿入接続することによ
り可能となる。
昇圧チョッパとして動作するものであり，出力電圧Ｅo
は交流入力電圧のピーク値（変動範囲を含めて最高値）
より高く設定しておく必要がある。そして出力電圧Ｅo
をより高く設定すると入力電流波形はより正弦波に近づ
くが，スイッチング素子や出力コンデンサの耐圧が高く
なるため実用限界となり，適当な設計値を選択すること
になる。なお所望の直流出力電圧を得るためには，負荷
の位置にＤＣ／ＤＣコンバータを挿入接続することによ
り可能となる。
【００２０】以上説明してきたＡＣ／ＤＣコンバータ１
においては，チョークコイルの電流波形は各スイッチン
グ毎に一旦ゼロになる期間を有しており，この条件によ
りスイッチング電流の各ピーク値は線電圧に比例するも
のである。しかるにこのチョークコイルの電流波形が各
スイッチング毎にゼロにならない場合であっても，三相
商用交流電源３の入力電流波形は，図８よりは若干劣る
が，図９に示すように比較的高調波の少ない波形を得る
こともできる。
においては，チョークコイルの電流波形は各スイッチン
グ毎に一旦ゼロになる期間を有しており，この条件によ
りスイッチング電流の各ピーク値は線電圧に比例するも
のである。しかるにこのチョークコイルの電流波形が各
スイッチング毎にゼロにならない場合であっても，三相
商用交流電源３の入力電流波形は，図８よりは若干劣る
が，図９に示すように比較的高調波の少ない波形を得る
こともできる。
【００２１】なお，以上述べた実施例においてＦＥＴQ
1,Q2,Q3については，他の種類のスイッチング素子，例
えばバイポーラトランジスタ，ＩＧＢＴ等に置き換える
ことができる。またＦＥＴQ1,Q2,Q3に並列接続されたダ
イオードD1,D2,D3については，ＦＥＴQ1,Q2,Q3の寄生ダ
イオードを利用して省くことができる。
1,Q2,Q3については，他の種類のスイッチング素子，例
えばバイポーラトランジスタ，ＩＧＢＴ等に置き換える
ことができる。またＦＥＴQ1,Q2,Q3に並列接続されたダ
イオードD1,D2,D3については，ＦＥＴQ1,Q2,Q3の寄生ダ
イオードを利用して省くことができる。
【００２２】また本発明を六相交流電源に適用した実施
例を図１０に示す。構成と制御方式は図１に示す第１の
実施例と同様である。この実施例の相電流の波形を図１
１に示す。図８に示す波形と比較してさらに正弦波に近
い。
例を図１０に示す。構成と制御方式は図１に示す第１の
実施例と同様である。この実施例の相電流の波形を図１
１に示す。図８に示す波形と比較してさらに正弦波に近
い。
【００２３】また本発明を単相商用交流電源に適用した
実施例を図１２に示す。この実施例の場合には，図示の
ように２本の線路のいずれかにチョークコイルを接続す
るか，または双方に分けて備えてもよい。その他の構成
と制御方式は図１に示す第１の実施例と同様である。ス
イッチング素子がオフ期間では，チョークコイルＬ１の
電流の減少率は出力電圧Ｅo と入力電圧との差のみで決
定されるため，オフ期間の電流積分値もほぼオン期間と
同様に入力電圧の瞬時値に比例する。したがって入力電
流の波形については図１３に示すように入力電圧と同位
相のほぼ完全な正弦波になる。
実施例を図１２に示す。この実施例の場合には，図示の
ように２本の線路のいずれかにチョークコイルを接続す
るか，または双方に分けて備えてもよい。その他の構成
と制御方式は図１に示す第１の実施例と同様である。ス
イッチング素子がオフ期間では，チョークコイルＬ１の
電流の減少率は出力電圧Ｅo と入力電圧との差のみで決
定されるため，オフ期間の電流積分値もほぼオン期間と
同様に入力電圧の瞬時値に比例する。したがって入力電
流の波形については図１３に示すように入力電圧と同位
相のほぼ完全な正弦波になる。
【００２４】
【発明の効果】以上説明したように本発明にかかるＡＣ
／ＤＣコンバータにおいては，多相交流の相数に対応し
た数のスイッチング素子と，相数の倍のダイオードによ
り主回路構成がされ，それぞれのスイッチング素子を同
時にオン，同時にオフする単一の制御回路で駆動するも
のである。このように簡素な構成において多相商用交流
電源の入力電流の高調波を低減して高力率に動作させ
て，安定な直流出力を得ることができる。スイッチング
素子の制御回路が単一信号であるため，回路構成が簡素
で経済的であるとともに，誤動作を防止する効果もあ
る。また主回路のダイオードの数も少なく，それらダイ
オードの電圧降下による電力損失が低くなり，全体とし
て効率が高くなる効果もある。
／ＤＣコンバータにおいては，多相交流の相数に対応し
た数のスイッチング素子と，相数の倍のダイオードによ
り主回路構成がされ，それぞれのスイッチング素子を同
時にオン，同時にオフする単一の制御回路で駆動するも
のである。このように簡素な構成において多相商用交流
電源の入力電流の高調波を低減して高力率に動作させ
て，安定な直流出力を得ることができる。スイッチング
素子の制御回路が単一信号であるため，回路構成が簡素
で経済的であるとともに，誤動作を防止する効果もあ
る。また主回路のダイオードの数も少なく，それらダイ
オードの電圧降下による電力損失が低くなり，全体とし
て効率が高くなる効果もある。
【図１】 本発明にかかるＡＣ／ＤＣコンバータの一実
施例を示す。
施例を示す。
【図２】 図１に示すＡＣ／ＤＣコンバータの動作を説
明するための等価回路であって，各スイッチング素子が
オンしている状態を示す。
明するための等価回路であって，各スイッチング素子が
オンしている状態を示す。
【図３】 図１に示すＡＣ／ＤＣコンバータの動作を説
明するための等価回路であって，各スイッチング素子が
オン状態の場合分けを示す。
明するための等価回路であって，各スイッチング素子が
オン状態の場合分けを示す。
【図４】 図１に示すＡＣ／ＤＣコンバータの動作を説
明するため図であって，三相交流電源の位相分けを示
す。
明するため図であって，三相交流電源の位相分けを示
す。
【図５】 高周波スイッチングの１サイクルの波形図で
ある。
ある。
【図６】 高周波スイッチングの１サイクルの波形図で
ある。
ある。
【図７】 高周波スイッチングによる電流波形を，商用
交流電源の周期に沿って配列した概念の図解である。
交流電源の周期に沿って配列した概念の図解である。
【図８】 図１に示すＡＣ／ＤＣコンバータの実施例の
交流入力電流波形の一つの相の算出値による波形の一例
である。
交流入力電流波形の一つの相の算出値による波形の一例
である。
【図９】 図１に示すＡＣ／ＤＣコンバータの実施例の
交流入力電流波形の一つの相の算出値による他の波形で
ある。
交流入力電流波形の一つの相の算出値による他の波形で
ある。
【図１０】 本発明にかかるＡＣ／ＤＣコンバータを六
相交流に応用した実施例を示す。
相交流に応用した実施例を示す。
【図１１】 図１０に示すＡＣ／ＤＣコンバータの実施
例の交流入力の一つの相の電流波形の算出値による波形
の一例である。
例の交流入力の一つの相の電流波形の算出値による波形
の一例である。
【図１２】 本発明にかかるＡＣ／ＤＣコンバータを単
相交流に応用した実施例を示す。
相交流に応用した実施例を示す。
【図１３】 図１２に示すＡＣ／ＤＣコンバータの実施
例の交流入力の電流波形の算出値による波形の一例であ
る。
例の交流入力の電流波形の算出値による波形の一例であ
る。
１…ＡＣ／ＤＣコンバータ ２…単相商用交流電源
３…三相商用交流電源 ６…六相商用交流電源 ５，７，９…入力端子 11…フィルタ 13…制御回路 15…比較検出回路
17,19 …出力端子 21…負荷
３…三相商用交流電源 ６…六相商用交流電源 ５，７，９…入力端子 11…フィルタ 13…制御回路 15…比較検出回路
17,19 …出力端子 21…負荷
【数１】
【数２】
【数３】
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 7/217 H02M 1/12 H02M 7/23
Claims (4)
- 【請求項１】ｎ（ｎは２以上の整数）相の多相交流を受
けるｎ個の入力端子と， 該ｎ個の入力端子に連なる各線路にそれぞれ直列に接続
されたチョークコイルと， ｎ本の前記線路に各入力点が接続された回路であって，
ｎ組のダイオードアームからなるｎ相全波ブリッジ整流
回路と， 該ｎ相全波ブリッジ整流回路の出力端子間に接続された
平滑用のコンデンサと，前記ｎ相全波ブリッジ整流回路
のアームの一方の側のｎ個のダイオードにそれぞれ並列
に接続されたｎ個のスイッチング素子と， 出力端子検出電圧の検出値に応じて前記出力端子間の電
圧を調整するように前記スイッチング素子を制御する制
御信号を発生する制御回路と， を備えたＡＣ／ＤＣコンバータにおいて， 前記制御信号は，力率改善を行うよう前記多相交流の周
波数よりも十分高い周波数で，かつ前記ｎ個のスイッチ
ング素子をすべて同時オン・同時オフさせる単一種類の
信号であり，前記制御信号で前記ｎ個のスイッチング素
子をすべて同時オン・同時オフさせることにより，力率
改善に対しては入力電圧，入力電流を検出することなく
力率の改善を行うことを特徴とするＡＣ／ＤＣコンバー
タ。 - 【請求項２】単相交流を受ける一対の入力端子と， 該一対の入力端子に連なる２本の線路のいずれか又は双
方に直列に接続されたチョークコイルと， 前記２本の線路に各入力点が接続された回路であって，
２組のダイオードアームからなる単相ブリッジ整流回路
と， 該単相ブリッジ整流回路の出力端子間に接続された平滑
用のコンデンサと， 前記単相ブリッジ整流回路のアームの一方の側の２個の
ダイオードにそれぞれ並列に接続された２個のスイッチ
ング素子と， 出力端子検出電圧の検出値に応じて前記出力端子間の電
圧を調整するように前記スイッチング素子を制御する制
御信号を発生する制御回路と， を備えたＡＣ／ＤＣコンバータにおいて， 前記制御信号は，力率改善を行うよう前記単相交流の周
波数よりも十分高い周波数で，かつ前記２個のスイッチ
ング素子を同時オン・同時オフさせる単一種類の信号で
あり，前記制御信号で前記２個のスイッチング素子を同
時オン・同時オフさせることにより，力率改善に対して
は入力電圧，入力電流を検出することなく力率の改善を
行うことを特徴とするＡＣ／ＤＣコンバータ。 - 【請求項３】請求項１または請求項２に記載のＡＣ／Ｄ
Ｃコンバータにおいて， 前記制御回路は前記各スイッチング素子を時比率制御に
より出力調整を行うことを特徴とするＡＣ／ＤＣコンバ
ータ。 - 【請求項４】請求項３に記載のＡＣ／ＤＣコンバータに
おいて， 前記チョークコイルの電流に各スイッチング周期毎にカ
ットオフ期間を設けることを特徴とするＡＣ／ＤＣコン
バータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28279594A JP3246584B2 (ja) | 1994-10-21 | 1994-10-21 | Ａｃ／ｄｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28279594A JP3246584B2 (ja) | 1994-10-21 | 1994-10-21 | Ａｃ／ｄｃコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08126330A JPH08126330A (ja) | 1996-05-17 |
| JP3246584B2 true JP3246584B2 (ja) | 2002-01-15 |
Family
ID=17657195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28279594A Expired - Lifetime JP3246584B2 (ja) | 1994-10-21 | 1994-10-21 | Ａｃ／ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3246584B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4500470B2 (ja) * | 2001-07-24 | 2010-07-14 | 高周波熱錬株式会社 | 電力変換装置 |
| CN1701500B (zh) * | 2003-07-15 | 2010-12-08 | 三菱电机株式会社 | 三相功率变换装置以及功率变换装置 |
| JP5043585B2 (ja) * | 2007-10-10 | 2012-10-10 | 三菱電機株式会社 | 電力変換装置 |
-
1994
- 1994-10-21 JP JP28279594A patent/JP3246584B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08126330A (ja) | 1996-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3634443B2 (ja) | 誘導性負荷用制御回路 | |
| US8587322B2 (en) | Methods and apparatus for motor emulation | |
| US5805437A (en) | Power electronic circuit arrangement having plural power converters | |
| US20020141216A1 (en) | Multi-output power conversion circuit | |
| US6831442B2 (en) | Utilizing zero-sequence switchings for reversible converters | |
| JP2007300712A (ja) | 交流電力供給装置 | |
| JP4575555B2 (ja) | 動力出力装置 | |
| JP4059083B2 (ja) | 電力変換装置 | |
| JPS62233069A (ja) | 電動機の制御装置 | |
| JP3584686B2 (ja) | 電圧形電力変換回路 | |
| JPH10271823A (ja) | ３相力率改善型コンバータ | |
| JP3246584B2 (ja) | Ａｃ／ｄｃコンバータ | |
| JP2821181B2 (ja) | インバータ装置 | |
| JPWO2007069314A1 (ja) | 電力変換装置 | |
| JP4132316B2 (ja) | 三相電圧形インバータの制御方法 | |
| JP3399288B2 (ja) | サイリスタ変換装置 | |
| JPH05308778A (ja) | 電気自動車駆動用インバータ | |
| JP4725694B2 (ja) | Ｐｗｍ電力変換器の制御装置 | |
| JP2001314086A (ja) | Ａｃ−ｄｃコンバータ | |
| JP3381590B2 (ja) | サイリスタ変換装置 | |
| JP4389415B2 (ja) | 直接周波数変換回路の制御方法 | |
| JPS59127575A (ja) | 単相−３相変換回路 | |
| JPH0746847A (ja) | 三相整流装置 | |
| JPH0824426B2 (ja) | パルス幅変調形インバ−タ装置 | |
| JP3801834B2 (ja) | 直接周波数変換回路の制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010820 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011017 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081102 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |