JP3240458B2 - Automatic gain control device - Google Patents
Automatic gain control deviceInfo
- Publication number
- JP3240458B2 JP3240458B2 JP23784595A JP23784595A JP3240458B2 JP 3240458 B2 JP3240458 B2 JP 3240458B2 JP 23784595 A JP23784595 A JP 23784595A JP 23784595 A JP23784595 A JP 23784595A JP 3240458 B2 JP3240458 B2 JP 3240458B2
- Authority
- JP
- Japan
- Prior art keywords
- control signal
- output
- signal
- control
- variable gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は自動利得制御装置に
関する。The present invention relates to an automatic gain control device.
【0002】[0002]
【従来の技術】従来の例えば第1の自動利得制御装置は
図10に示すように、可変利得増幅器1によって入力信
号を増幅し、可変利得増幅器1の出力信号を乗算器2に
よって増幅し、乗算器2の出力を自動利得制御装置の出
力とすると共に、制御電圧生成回路100に供給して自
動利得制御装置の出力レベルを所望の範囲に制御するた
めの制御電圧を生成し、制御電圧を可変利得増幅器1に
供給して利得を制御し、制御電圧に基づく値を乗数とし
て乗算器2に供給して可変利得増幅器の出力信号を乗数
倍して実質的に増幅して、利得制御された出力信号(A
GC出力信号と記す)としている。2. Description of the Related Art A conventional automatic gain control device, for example, amplifies an input signal by a variable gain amplifier 1 and an output signal of the variable gain amplifier 1 by a multiplier 2 as shown in FIG. The output of the amplifier 2 is used as the output of the automatic gain control device, and the control voltage is supplied to the control voltage generation circuit 100 to generate a control voltage for controlling the output level of the automatic gain control device to a desired range. The signal is supplied to a gain amplifier 1 to control the gain, and a value based on the control voltage is supplied to a multiplier 2 as a multiplier to multiply the output signal of the variable gain amplifier by a multiplier to substantially amplify the output signal. Signal (A
GC output signal).
【0003】従来の例えば第2の自動利得制御装置とし
て図11に示すように、乗算器21によって入力信号を
増幅し、乗算器2の出力信号をフィルタ22に供給して
フィルタ処理を行い、フィルタ22を介した乗算器21
の出力信号を乗算器2によって増幅し、乗算器2の出力
をAGC出力信号とすると共に、制御電圧生成回路10
0に供給してAGC出力信号のレベルを所望の範囲に制
御するための制御電圧を生成し、制御電圧に基づく値を
乗数として乗算器21に供給して入力信号を乗数倍して
入力信号を実質的に増幅し、制御電圧に基づく値を乗数
として乗算器2に供給してフィルタ22を介した乗算器
21の出力信号を乗数倍して実質的に増幅して、AGC
出力信号としている。As a conventional automatic gain control device, for example, as shown in FIG. 11, an input signal is amplified by a multiplier 21 and an output signal of the multiplier 2 is supplied to a filter 22 to perform a filtering process. Multiplier 21 via 22
Is amplified by the multiplier 2, the output of the multiplier 2 is used as the AGC output signal, and the control voltage generation circuit 10
0 to generate a control voltage for controlling the level of the AGC output signal within a desired range, and supply the multiplier 21 with a value based on the control voltage as a multiplier to multiply the input signal by a multiplier to convert the input signal. AGC is substantially amplified, and a value based on the control voltage is supplied to the multiplier 2 as a multiplier, and the output signal of the multiplier 21 via the filter 22 is multiplied by a multiplier to substantially amplify the signal.
Output signal.
【0004】上記した従来の第1の自動利得制御装置で
は可変利得増幅器1と乗算器2によって入力信号が増幅
されるため、また第2の自動利得制御装置では乗算器2
1と乗算器2とによって入力信号が増幅されるため、可
変増幅器1または乗算器21による1段の増幅の場合に
比較して総合利得は大きくとれ、入力信号レベルが小さ
いときにも利得が不足するようなことはなく、入力信号
レベルの変動が大きいときにも好都合である。The input signal is amplified by the variable gain amplifier 1 and the multiplier 2 in the above-mentioned first automatic gain control device, and the multiplier 2 is used in the second automatic gain control device.
1 and the multiplier 2 amplify the input signal, so that the total gain can be increased as compared with the case of one-stage amplification by the variable amplifier 1 or the multiplier 21, and the gain is insufficient even when the input signal level is small. This is convenient even when the input signal level fluctuates greatly.
【0005】[0005]
【発明が解決しようとする課題】従来の第1の自動利得
制御装置によるときは、制御電圧に対する可変利得増幅
器1の利得特性は直線特性ではなく、制御電圧に対する
乗算器2の出力特性、すなわち利得特性は通常直線特性
であり、可変利得増幅器1と乗算器2とによる制御電圧
に対する利得の総合特性は直線状にはならない。これに
対して制御電圧生成回路100の入出力特性は直線状に
設計されることが普通である。When using the first conventional automatic gain control device, the gain characteristic of the variable gain amplifier 1 with respect to the control voltage is not a linear characteristic, but the output characteristic of the multiplier 2 with respect to the control voltage, that is, the gain characteristic. The characteristic is usually a linear characteristic, and the overall characteristic of the gain with respect to the control voltage by the variable gain amplifier 1 and the multiplier 2 does not become linear. In contrast, the input / output characteristics of the control voltage generation circuit 100 are usually designed to be linear.
【0006】従来の第1の自動利得制御装置に図12
(a)に示すバースト信号が入力されたとき、制御電圧
生成回路100の時定数が大きいときは図12(b)に
示すようにバースト信号が入力された初めの所定期間に
わたってAGC出力信号レベルは希望範囲内に入らず、
制御電圧生成回路100の時定数が小さいときは図12
(d)に示すようにバースト信号が入力されている期間
中の一部に振動したりしてAGC出力信号レベルは希望
範囲内に入らず、制御電圧生成回路100の時定数が適
切な範囲においてのみ図12(c)に示すように希望範
囲内に入ることになる。しかしながら、前記のように制
御電圧に対する利得の総合特性は非直線状であるために
時定数の適切な範囲は狭く、従来の第1の自動利得制御
装置の入力信号に対しAGC出力信号は歪んだ波形とな
るという問題点があった。FIG. 12 shows a conventional first automatic gain control device.
When the time constant of the control voltage generation circuit 100 is large when the burst signal shown in FIG. 12A is input, the AGC output signal level is maintained over the first predetermined period when the burst signal is input as shown in FIG. Not within the desired range,
When the time constant of the control voltage generation circuit 100 is small, FIG.
As shown in (d), the AGC output signal level does not fall within the desired range due to partial oscillation during the period in which the burst signal is input, and the time constant of the control voltage generation circuit 100 falls within an appropriate range. Only within the desired range as shown in FIG. However, since the overall characteristic of the gain with respect to the control voltage is non-linear as described above, the appropriate range of the time constant is narrow, and the AGC output signal is distorted with respect to the input signal of the first conventional automatic gain control device. There was a problem that it became a waveform.
【0007】また、入力信号が存在しないときに最大に
まで制御されている可変利得増幅器1の利得を下げるの
に時間がかかり、この場合に仮に、時定数が適切であっ
ても時定数が大きいときの図12(b)の場合と同様な
AGC出力信号波形となって、AGC出力信号波形が歪
むという問題点がある。Further, it takes time to reduce the gain of the variable gain amplifier 1 which is controlled to the maximum when no input signal is present. In this case, even if the time constant is appropriate, the time constant is large. In this case, the AGC output signal waveform becomes the same as that in the case of FIG. 12B, and the AGC output signal waveform is distorted.
【0008】また、従来の第2の自動利得制御装置のよ
うに乗算器21と乗算器2とによって入力信号を増幅す
る場合は、制御電圧対利得の総合特性は直線状である。
しかし、乗算器21と乗算器2との間にフィルタ22が
存在するため、フィルタ22により信号伝搬が遅延させ
られる。このため第2の自動利得制御装置に入力される
入力信号と制御電圧生成回路100によって生成される
制御電圧との間に時間差が生じる。この時間差が大きく
入力信号の1周期にわたるような場合にも、制御電圧生
成回路100の時定数を小さいままにしておくと、図1
3(a)に示すバースト信号が入力されたとき、図13
(b)に示すように乗算器21の出力信号波形は希望範
囲内に入らず振動したりする。この振動は乗算器21へ
乗数としての制御電圧に基づく値が遅れて供給されるた
めであって、これは時定数が小さすぎる場合に似た歪み
となる。When an input signal is amplified by the multiplier 21 and the multiplier 2 as in the second conventional automatic gain control device, the overall characteristic of the control voltage versus the gain is linear.
However, since the filter 22 exists between the multiplier 21 and the multiplier 2, the signal propagation is delayed by the filter 22. Therefore, a time difference occurs between the input signal input to the second automatic gain control device and the control voltage generated by the control voltage generation circuit 100. Even when this time difference is large and extends over one cycle of the input signal, if the time constant of the control voltage generation circuit 100 is kept small,
When the burst signal shown in FIG.
As shown in (b), the output signal waveform of the multiplier 21 vibrates without entering the desired range. This oscillation is due to the fact that a value based on the control voltage as a multiplier is supplied to the multiplier 21 with a delay, and this is a distortion similar to a case where the time constant is too small.
【0009】また、乗算器2には乗算器21の出力信号
がフィルタ22による遅延時間t0遅れて入力される。
したがって、乗算器2は図13(b)の乗算器21の出
力信号を遅れて入力して増幅し、乗算器2の出力信号す
なわちAGC出力信号波形は図13(c)に示すように
歪んだ波形となる。この歪みはバースト信号が入力され
た直後から制御電圧生成回路100がAGC出力信号を
検出するまでは1周期分の遅延時間があるため、この
間、乗算器21の利得は変化させられず、1周期分の遅
延の後に乗算器2に乗算器21の出力信号が入力され、
制御電圧生成回路100がAGC出力信号のレベルを検
出することになって、AGC出力信号レベルが希望範囲
に近づかない。The output signal of the multiplier 21 is input to the multiplier 2 with a delay of t0 due to the filter 22.
Therefore, the multiplier 2 receives and amplifies the output signal of the multiplier 21 of FIG. 13B with a delay, and the output signal of the multiplier 2, that is, the AGC output signal waveform is distorted as shown in FIG. 13C. It becomes a waveform. This distortion has a delay time of one cycle from immediately after the input of the burst signal until the control voltage generation circuit 100 detects the AGC output signal. During this time, the gain of the multiplier 21 is not changed and After a delay of one minute, the output signal of the multiplier 21 is input to the multiplier 2,
Since the control voltage generation circuit 100 detects the level of the AGC output signal, the AGC output signal level does not approach the desired range.
【0010】このフィルタ22による遅延時間のため
に、AGC出力信号が過増幅状態になったり、逆に不足
増幅状態になる。この結果、AGC出力信号は希望範囲
を超えたり、希望範囲より小さいレベルにになったりし
て、AGC出力信号レベルが希望範囲になるように収束
しないという問題点があった。Due to the delay time of the filter 22, the AGC output signal becomes over-amplified or conversely under-amplified. As a result, there has been a problem that the AGC output signal exceeds the desired range or becomes a level smaller than the desired range, and the AGC output signal level does not converge to the desired range.
【0011】本発明は、制御電圧対利得特性が非線形で
あっても、またループ内に信号伝搬を遅延させる要素が
あっても歪みが少ない出力信号を得ることができる自動
利得制御装置を提供することを目的とする。The present invention provides an automatic gain control device capable of obtaining an output signal with little distortion even if the control voltage-gain characteristic is non-linear or even if there is an element delaying signal propagation in the loop. The purpose is to:
【0012】[0012]
【課題を解決するための手段】本発明の請求項1にかか
る自動利得制御装置は、入力信号を増幅する第1の可変
利得増幅手段と、第1の可変利得増幅手段からの出力信
号を増幅する第2および第3の可変利得増幅手段と、第
2の可変利得増幅手段からの出力信号を整流する整流手
段と、整流手段の出力を積分する第1の積分手段と、第
1の積分手段の出力を基準値から減算する演算手段と、
演算手段の出力を積分して積分出力を出力制御信号とす
る第2の積分手段とを備えて、出力制御信号に基づいて
第2の可変利得増幅手段からの出力信号レベルを所定レ
ベルにするべく第1および第2の可変利得増幅手段の利
得を制御する第1の制御信号生成手段と、第1の制御信
号生成手段の時定数より小さい時定数に設定されかつ第
3の可変利得増幅手段からの出力信号を入力信号とし第
3の可変利得増幅手段からの出力信号レベルを所定レベ
ルに制御するための出力制御信号を送出する第2の制御
信号生成手段と、第1の制御信号生成手段からの出力制
御信号と第2の制御信号生成手段からの出力制御信号と
の一方を選択し利得制御のための信号として第3の可変
利得増幅手段に送出する第1の選択手段と、第2および
第3の可変利得増幅手段のそれぞれの出力信号の一方を
選択して送出する第2の選択手段と、前記演算手段の出
力レベルが予め定められた閾値以上か否かを判別して判
別出力に基づいて第1および第2の選択手段を連動して
制御する選択制御手段とを備えたことを特徴とする。An automatic gain control device according to a first aspect of the present invention comprises a first variable gain amplifying means for amplifying an input signal and an output signal from the first variable gain amplifying means. second and third variable gain amplifying means, second
Rectifier for rectifying the output signal from the variable gain amplifying means (2)
Stage, first integrating means for integrating the output of the rectifying means, and
Computing means for subtracting the output of the integrating means from the reference value;
The output of the calculating means is integrated and the integrated output is used as the output control signal.
A second integrating means, based on the output control signal.
The output signal level from the second variable gain amplifying means is adjusted to a predetermined level.
A first control signal generating means for controlling the gains of the first and second variable gain amplifying means so as to set the first and second variable gain amplifying means; A second control signal generating means for receiving an output signal from the gain amplifying means as an input signal and transmitting an output control signal for controlling an output signal level from the third variable gain amplifying means to a predetermined level; One of the output control signal from the signal generation means and the output control signal from the second control signal generation means is selected, and a third variable as a signal for gain control is selected.
A first selecting means for transmitting to the gain amplifying means, a second selecting means for selecting and transmitting one of the output signals of the second and third variable gain amplifying means, and an output of the calculating means.
Determine whether the force level is equal to or greater than a predetermined threshold value.
Selection control means for controlling the first and second selection means in conjunction with each other based on another output .
【0013】本発明の請求項1にかかる自動利得制御装
置によれば、入力信号は第1の可変利得増幅手段によっ
て増幅され、第1の可変利得増幅手段からの出力信号は
第2および第3の可変利得増幅手段によって増幅され
る。第2の可変利得増幅手段からの出力信号は整流さ
れ、整流出力は第1の積分手段によって積分されて積分
出力は基準値から減算され、減算出力は第2の積分手段
によって積分されて出力制御信号とされ、出力制御信号
に基づいて第2の可変利得増幅手段からの出力信号レベ
ルを所定レベルにするべく第1および第2の可変利得増
幅手段の利得が第1の制御信号生成手段によって制御さ
れる。一方、第1の選択手段によって選択された第1ま
たは第2の制御信号生成手段からの制御信号に基づいて
第3の可変利得増幅手段の利得は制御される。第2の可
変利得増幅手段の出力信号レベルが所定レベルのときに
は第2の選択手段によって第2の可変利得増幅手段から
の出力信号が選択され、第1の選択手段によって第1の
制御信号生成手段からの制御信号に基づいて第3の可変
利得増幅手段の利得が制御される。According to the automatic gain control device according to claim 1 of the present invention, the input signal is amplified by the first variable gain amplifying means, the output signal from the first variable gain amplifying means and the second and third Is amplified by the variable gain amplifying means. The output signal from the second variable gain amplifier is rectified.
And the rectified output is integrated by the first integrating means.
The output is subtracted from the reference value, and the subtracted output is output from the second integrating means.
And the output control signal is integrated.
The output signal level from the second variable gain amplifying means based on
The gain of the first and second variable gain amplifying means is controlled by the first control signal generating means so as to bring the level to a predetermined level . On the other hand, the gain of the third variable gain amplifying means is controlled based on the control signal from the first or second control signal generating means selected by the first selecting means. When the output signal level of the second variable gain amplifying means is a predetermined level, the output signal from the second variable gain amplifying means is selected by the second selecting means, and the first control signal generating means is selected by the first selecting means. The gain of the third variable gain amplifying means is controlled based on the control signal from the control circuit.
【0014】第2の可変利得増幅手段からの出力信号レ
ベルが所定レベルから変化したときは、第3の可変利得
増幅手段の利得は第1の選択手段を介して供給された第
2の制御信号生成手段からの制御信号に基づいて制御さ
れて、第3の可変利得増幅手段からの出力信号レベルは
所定レベルに制御される。すなわち、第1の制御信号生
成手段内の演算回路からの出力が閾値以上となり、以上
となっている期間、選択制御手段の制御の下に第1の選
択手段によって第3の可変利得増幅手段への制御信号が
第2の制御信号生成手段からの制御信号へ切り替えられ
て、第2の制御信号生成手段によって生成された制御信
号によって利得が制御された第3の可変利得増幅手段の
出力が第2の選択手段によって選択されることになる。 When the level of the output signal from the second variable gain amplifying means changes from the predetermined level, the gain of the third variable gain amplifying means changes the second control signal supplied through the first selecting means. Controlled based on the control signal from the generating means, the output signal level from the third variable gain amplifying means is controlled to a predetermined level. That is, the first control signal generation
The output from the arithmetic circuit in the generating means is equal to or greater than the threshold,
During the first selection under the control of the selection control means.
The control signal to the third variable gain amplifying means is changed by the selecting means.
Switching to the control signal from the second control signal generating means.
The control signal generated by the second control signal generation means.
Of the third variable gain amplifying means whose gain is controlled by the signal
The output will be selected by the second selection means.
【0015】この場合に、第2の制御信号生成手段の時
定数は第1の制御信号生成手段の時定数よりも小さく設
定されているため入力に対する追従は速く、第3の可変
利得増幅手段からの出力は所定レベルの範囲内にはいる
ことになる。仮にこの切り替えがなされないときは、第
1の制御信号生成手段の時定数は大きく設定されている
ため、第2の可変利得増幅手段からの出力信号レベルが
所定レベルから変化したとき第1の制御信号生成手段に
より生成される制御信号の追従は遅れ、第2の可変利得
増幅手段からの出力信号は所定レベルを超えることにな
る。また、この状態において、第2の可変利得増幅手段
の出力レベルが低下し、第1の制御信号生成手段内の演
算回路からの出力が所定の閾値未満になると、未満にな
っている期間、選択制御手段の制御の下に第1の選択手
段によって第3の可変利得増幅手段への制御信号が第1
の制御信号生成手段からの制御信号へ切り替えられて、
第1の制御信号生成手段によって生成された制御信号に
よって利得が制御された第2の可変利得増幅手段の出力
が第2の選択手段によって選択されることになる。 In this case, when the second control signal generating means is used,
The constant is set smaller than the time constant of the first control signal generation means.
Is fast and follows the input, and the third variable
The output from the gain amplifying means falls within a predetermined level range
Will be. If this change is not made,
The time constant of the control signal generator 1 is set to be large.
Therefore, the output signal level from the second variable gain amplifying means
When the first control signal generation means changes from a predetermined level,
Tracking of the control signal generated by the second variable gain
The output signal from the amplifying means will exceed a predetermined level.
You. In this state, the second variable gain amplifying means
Of the first control signal generating means.
When the output from the arithmetic circuit falls below a predetermined threshold, it falls below the threshold.
The first selection method under the control of the selection control means during the
The control signal to the third variable gain amplifying means is controlled by the first stage.
Is switched to the control signal from the control signal generating means of
The control signal generated by the first control signal generating means
Therefore, the output of the second variable gain amplifying means whose gain is controlled
Is selected by the second selecting means.
【0016】本発明の請求項2にかかる自動利得制御装
置は、請求項1記載の自動利得制御装置において、第1
の選択手段によって第1の制御信号生成手段からの制御
信号に変わって第2の制御信号生成手段からの制御信号
を選択するとき、第2の制御信号生成手段からの制御信
号を直前における第1の制御信号生成手段からの制御信
号に一致させるコピー制御手段を備えたことを特徴とす
る。An automatic gain control device according to a second aspect of the present invention is the automatic gain control device according to the first aspect.
When the control signal from the second control signal generating means is selected by the selecting means in place of the control signal from the first control signal generating means, the control signal from the second control signal generating means is changed to the first control signal from the first control signal generating means. And a copy control unit that matches the control signal from the control signal generation unit.
【0017】本発明の請求項2にかかる自動利得制御装
置によれば、第1の選択手段によって第1の制御信号生
成手段からの制御信号に変わって第2の制御信号生成手
段からの制御信号を選択するとき、コピー制御手段によ
って第2の制御信号生成手段からの制御信号が切り換え
直前における第1の制御信号生成手段からの制御信号に
一致させられるため、第1の選択手段により選択される
制御信号が第1の制御信号精製手段からの制御信号か
ら、第2の制御信号生成手段からの制御信号に切り換え
られても、自動利得制御装置からの出力信号レベルの切
り換えによる変動は抑制され切り換え時に歪みが生じな
い。According to the automatic gain control device of the present invention , the control signal from the second control signal generating means is changed by the first selecting means to the control signal from the first control signal generating means. Is selected by the first selection means because the control signal from the second control signal generation means is made to match the control signal from the first control signal generation means immediately before switching by the copy control means. Even if the control signal is switched from the control signal from the first control signal refining unit to the control signal from the second control signal generation unit, the fluctuation due to the switching of the output signal level from the automatic gain control device is suppressed and the switching is performed. Sometimes no distortion occurs.
【0018】本発明の請求項3にかかる自動利得制御装
置は、請求項1記載の自動利得制御装置において、第1
の可変利得増幅手段からの出力信号を入力信号とし該入
力信号に所定の処理をして第2および第3の可変利得増
幅手段の入力信号とする信号処理手段を備えてもよい。
信号処理手段を備えたとき信号処理手段による処理のた
めに信号伝搬に遅延時間が生じ、遅延時間により第2の
可変利得増幅手段からの出力信号レベルに変動が生ずる
が、このときには第3の可変利得増幅手段からの出力信
号に切り換えられるために、遅延時間にかかわらず、自
動利得制御装置からの出力信号レベルの変動は抑制され
る。An automatic gain control device according to a third aspect of the present invention is the automatic gain control device according to the first aspect.
And a signal processing unit that takes an output signal from the variable gain amplifying unit as an input signal, performs predetermined processing on the input signal, and uses the output signal as an input signal of the second and third variable gain amplifying units.
When the signal processing means is provided, a delay time occurs in signal propagation due to processing by the signal processing means, and the delay time causes a change in the output signal level from the second variable gain amplifying means. Since the output signal is switched to the output signal from the gain amplifying means, the fluctuation of the output signal level from the automatic gain control device is suppressed regardless of the delay time.
【0019】本発明の請求項4にかかる自動利得制御装
置は、請求項1記載の自動利得制御装置において、第1
および第2の可変利得増幅手段は第1の制御信号生成手
段からの制御信号に基づく値を乗数とする第1および第
2の乗算器であり、第3の可変利得増幅手段は第1の選
択手段を介して送出される制御信号に基づく値を乗数と
する第3の乗算器であることを特徴とする。第1、第2
および第3の可変利得増幅手段を第1、第2および第3
の乗算器としても常数と入力信号とが乗算され、乗算出
力が送出されることになって、第1、第2および第3の
可変利得増幅手段と同様に作用する。An automatic gain control device according to a fourth aspect of the present invention is the automatic gain control device according to the first aspect.
And the second variable gain amplifying means are first and second multipliers each having a multiplier based on a value based on a control signal from the first control signal generating means, and the third variable gain amplifying means is a first selection means. It is a third multiplier that uses a value based on a control signal transmitted through the means as a multiplier. 1st, 2nd
And a third variable gain amplifier means first, second and third
Is multiplied by the constant and the input signal, and a multiplied output is sent out. The multiplier operates similarly to the first, second, and third variable gain amplifying means.
【0020】本発明の請求項5にかかる自動利得制御装
置は、請求項1記載の自動利得制御装置において、第2
の制御信号生成手段は、第3の可変利得増幅手段からの
出力信号を整流する整流手段と、整流手段の出力を積分
する第1の積分手段と、第1の積分手段の出力を基準値
から減算する演算手段と、演算手段の出力を積分して積
分出力を出力制御信号とする第2の積分手段とを備えた
ことを特徴とする。An automatic gain control device according to a fifth aspect of the present invention is the automatic gain control device according to the first aspect,
The control signal generating means of
Rectifying means for rectifying the output signal, first integrating means for integrating the output of the rectifying means, calculating means for subtracting the output of the first integrating means from a reference value, and integrating output of the calculating means. and wherein the <br/> that example Bei and second integrating means to output control signals.
【0021】本発明の請求項5にかかる自動利得制御装
置によれば、第2の制御信号生成手段を、第3の可変利
得増幅手段からの出力信号を整流する整流手段と、整流
手段の出力を積分する第1の積分手段と、第1の積分手
段の出力を基準値から減算する演算手段と、演算手段の
出力を積分し積分出力を制御信号とする第2の積分手段
とを備えた制御信号生成手段としたときは、第3の可変
利得増幅手段からの出力信号レベルに基づき第3の可変
利得増幅手段からの出力信号レベルを所定レベルに制御
する制御信号が第2の制御信号生成手段から送出され
る。According to the automatic gain control device of the fifth aspect of the present invention, the second control signal generating means is provided with the third variable gain control means.
Rectifying means for rectifying the output signal from the gain and amplification means, first integrating means for integrating the output of the rectifying means, calculating means for subtracting the output of the first integrating means from a reference value, and output of the calculating means. When the control signal generating means includes a second integrating means for integrating and using the integrated output as a control signal, the control signal generating means includes a third variable gain amplifying means based on an output signal level from the third variable gain amplifying means. A control signal for controlling the output signal level to a predetermined level is sent from the second control signal generation means .
【0022】[0022]
【0023】本発明の請求項6にかかる自動利得制御装
置は、請求項5記載の自動利得制御装置において、第1
の選択手段によって第1の制御信号生成手段からの制御
信号に変わって第2の制御信号生成手段からの制御信号
を選択するとき、第1の制御信号生成手段における第1
の積分手段の出力を第2の制御信号生成手段における第
1の積分手段にコピーさせるコピー手段を備えたことを
特徴とし、切り換えによる自動利得制御装置の出力信号
レベルの変動がコピー手段によるコピーによって抑制さ
れる。An automatic gain control device according to a sixth aspect of the present invention is the automatic gain control device according to the fifth aspect, wherein
When the control signal from the second control signal generation means is selected by the selection means instead of the control signal from the first control signal generation means, the first control signal generation means
And copying means for copying the output of the integrating means to the first integrating means in the second control signal generating means, wherein the change in the output signal level of the automatic gain control device due to the switching is caused by the copying by the copying means. Is suppressed.
【0024】本発明の請求項7にかかる自動利得制御装
置は、請求項6記載の自動利得制御装置において、前記
コピー手段は、第2の制御信号生成手段からの制御信号
を第1の制御信号生成手段に一致させるべく、第1の制
御信号生成手段からの制御信号のレベルと第2の制御信
号生成手段からの制御信号のレベルとが所定の関係にな
ったときに第2の制御信号生成手段からの制御信号を第
1の制御信号生成手段からの制御信号に一致させること
を特徴とする。An automatic gain control device according to a seventh aspect of the present invention is the automatic gain control device according to the sixth aspect, wherein
The copying unit is configured to control the level of the control signal from the first control signal generating unit and the level of the control signal from the second control signal generating unit so that the control signal from the second control signal generating unit matches the control signal from the first control signal generating unit. The control signal from the second control signal generator is made to coincide with the control signal from the first control signal generator when the level of the control signal has a predetermined relationship.
【0025】本発明の請求項8にかかる自動利得制御装
置は、入力信号を増幅する第1の可変利得増幅手段と、
第1の可変利得増幅手段からの出力信号を増幅する第2
および第3の可変利得増幅手段と、第2の可変利得増幅
手段からの出力信号レベルを所定レベルにするべく第2
の可変利得増幅手段からの出力信号を入力信号とし出力
制御信号に基づいて第1および第2の可変利得増幅手段
の利得を制御する第1の制御信号生成手段と、第1の制
御信号生成手段の時定数より小さい時定数に設定されか
つ第3の可変利得増幅手段からの出力信号を入力信号と
し第3の可変利得増幅手段からの出力信号レベルを所定
レベルに制御するための出力制御信号を送出する第2の
制御信号生成手段と、第1の制御信号生成手段からの出
力制御信号と第2の制御信号生成手段からの出力制御信
号との一方を選択し利得制御のための信号として第3の
可変利得増幅手段に送出する第1の選択手段と、第2お
よび第3の可変利得増幅手段のそれぞれの出力信号の一
方を選択して送出する第2の選択手段と、第2の制御信
号生成手段からの制御信号を第1の制御信号生成手段か
らの制御信号に一致させるコピー手段とを備え、第1の
制御信号生成手段からの制御信号のレベルと第2の制御
信号生成手段からの制御信号のレベルとが所定の関係に
なったときに第2の制御信号生成手段からの制御信号を
第1の制御信号生成手段からの制御信号に一致させ、第
3の可変利得増幅手段からの出力信号を第1の選択手段
と連動する第2の選択手段によって選択して自動利得制
御信号出力として送出することを特徴とする。An automatic gain control device according to claim 8 of the present invention comprises: first variable gain amplifying means for amplifying an input signal;
A second amplifying output signal from the first variable gain amplifying means;
And a third variable gain amplifying means, and a second variable gain amplifying means for setting an output signal level from the second variable gain amplifying means to a predetermined level.
Control signal generating means for controlling the gains of the first and second variable gain amplifying means based on an output signal from the variable gain amplifying means as an input signal, and a first control signal generating means And an output control signal for controlling the output signal level from the third variable gain amplifying means to a predetermined level using the output signal from the third variable gain amplifying means as an input signal. The second control signal generation means to be transmitted and the output from the first control signal generation means
Force control signal and output control signal from the second control signal generating means.
And the third signal as a signal for gain control.
First selecting means for sending to the variable gain amplifying means;
Of each output signal of the third and third variable gain amplifying means.
A second selecting means for selecting and transmitting the first control signal, and a copying means for matching a control signal from the second control signal generating means with a control signal from the first control signal generating means. When the level of the control signal from the signal generation unit and the level of the control signal from the second control signal generation unit have a predetermined relationship, the control signal from the second control signal generation unit is changed to the first control signal. The control signal from the generation means .
(3) an output signal from the variable gain amplifying means as the first selecting means
Automatic gain control by selecting with the second selecting means linked with
It is transmitted as a control signal output .
【0026】[0026]
【発明の実施の形態】本発明にかかる自動利得制御回路
の実施の第1形態について説明する。図1は本発明にか
かる自動利得制御回路の実施の第1形態を示すブロック
図である。DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of the automatic gain control circuit according to the present invention will be described. FIG. 1 is a block diagram showing a first embodiment of the automatic gain control circuit according to the present invention.
【0027】図1に示す本発明にかかる自動利得制御回
路の実施の第1形態において、入力信号を可変利得増幅
器1に供給して増幅し、可変利得増幅器1の出力信号は
乗算器2および3に供給して後記する乗数と乗算し、乗
算器2、3の出力信号はAGC出力信号として送出す
る。乗算器2から出力されたAGC出力信号は制御電圧
生成回路4に供給してAGC出力信号の信号レベルを検
出し、検出した信号レベルに基づく制御電圧(第1の制
御電圧)を生成し、可変利得増幅器1に利得制御信号と
して供給すると共に、第1の制御電圧に基づく値を乗数
(以下、制御電圧に基づく値との記載を省略して単に乗
数と記す)として乗算器2に供給して、乗算器2から出
力されるAGC出力電圧が一定レベルになるように制御
する。In the first embodiment of the automatic gain control circuit according to the present invention shown in FIG. 1, an input signal is supplied to a variable gain amplifier 1 for amplification, and an output signal of the variable gain amplifier 1 is applied to multipliers 2 and 3 And multiplies it by a multiplier described later, and outputs the output signals of the multipliers 2 and 3 as AGC output signals. The AGC output signal output from the multiplier 2 is supplied to a control voltage generation circuit 4 to detect the signal level of the AGC output signal, generate a control voltage (first control voltage) based on the detected signal level, and vary the control voltage. The signal is supplied to the gain amplifier 1 as a gain control signal, and the value based on the first control voltage is supplied to the multiplier 2 as a multiplier (hereinafter, the value based on the control voltage is simply referred to as a multiplier). , So that the AGC output voltage output from the multiplier 2 becomes a constant level.
【0028】同様に、乗算器3から出力されたAGC出
力信号は制御電圧生成回路5に供給してAGC出力信号
の信号レベルを検出し、検出した信号レベルに基づく制
御電圧(第2の制御電圧)を生成し、第1制御電圧およ
び第2の制御電圧はスイッチ回路7を介してその一方を
乗算器3に乗数として供給して、乗算器3から出力され
るAGC出力電圧が一定レベルになるように制御する。
乗算器2から出力されるAGC出力信号と乗算器3から
出力されるAGC出力信号とはスイッチ回路7と連動し
て切り換えられるスイッチ回路8を介して一方を選択し
て送出する。Similarly, the AGC output signal output from the multiplier 3 is supplied to the control voltage generation circuit 5 to detect the signal level of the AGC output signal, and the control voltage (second control voltage) based on the detected signal level is detected. ), And one of the first control voltage and the second control voltage is supplied to the multiplier 3 as a multiplier via the switch circuit 7, and the AGC output voltage output from the multiplier 3 becomes a constant level. Control.
One of the AGC output signal output from the multiplier 2 and the AGC output signal output from the multiplier 3 is selected and transmitted through a switch circuit 8 which is switched in conjunction with a switch circuit 7.
【0029】制御電圧生成回路4は、乗算器2から出力
されるAGC出力信号を整流する整流回路41と、整流
回路41の出力電圧を入力とする積分回路42と、積分
回路42の出力電圧を基準電圧から減算する加算器43
と、加算器43からの出力電圧を入力とする積分回路4
4とからなり、積分回路44の出力電圧すなわち制御電
圧生成回路4から出力される第1の制御電圧は可変利得
増幅器1に利得制御電圧として供給して可変利得増幅器
1の利得を制御すると共に、乗算器2に乗数として供給
し、可変利得増幅器1の出力信号と乗算する。The control voltage generating circuit 4 includes a rectifying circuit 41 for rectifying the AGC output signal output from the multiplier 2, an integrating circuit 42 to which the output voltage of the rectifying circuit 41 is input, and a control circuit for converting the output voltage of the integrating circuit 42. Adder 43 for subtracting from the reference voltage
And an integration circuit 4 to which an output voltage from the adder 43 is input.
The output voltage of the integration circuit 44, that is, the first control voltage output from the control voltage generation circuit 4 is supplied to the variable gain amplifier 1 as a gain control voltage to control the gain of the variable gain amplifier 1, The signal is supplied to the multiplier 2 as a multiplier, and is multiplied by the output signal of the variable gain amplifier 1.
【0030】制御電圧生成回路5は、乗算器3から出力
されるAGC出力信号を整流する整流回路51と、整流
回路51の出力電圧を入力とする積分回路52と、積分
回路52の出力電圧を基準電圧から減算する加算器53
と、加算器53からの出力電圧を入力とする積分回路5
4とからなり、積分回路54の出力電圧すなわち制御電
圧生成回路5から出力される第2の制御電圧と第1の制
御電圧とはスイッチ回路8と連動して切り換えられるス
イッチ回路7を介して一方を選択して乗算器3に乗数と
して供給し、可変利得増幅器1の出力信号と乗算する。The control voltage generating circuit 5 includes a rectifying circuit 51 for rectifying the AGC output signal output from the multiplier 3, an integrating circuit 52 to which the output voltage of the rectifying circuit 51 is input, and a control circuit for converting the output voltage of the integrating circuit 52. Adder 53 for subtracting from the reference voltage
And an integrating circuit 5 to which an output voltage from the adder 53 is input.
4, the output voltage of the integration circuit 54, that is, the second control voltage and the first control voltage output from the control voltage generation circuit 5 are switched via the switch circuit 7 which is switched in conjunction with the switch circuit 8. Is supplied to the multiplier 3 as a multiplier, and is multiplied by the output signal of the variable gain amplifier 1.
【0031】コピー制御回路9は、積分回路42の積分
コンデンサ421の電圧を入力とするバッファ増幅器9
1と、積分回路44の積分コンデンサ441の電圧を入
力とするバッファ増幅器92と、バッファ増幅器91を
介して積分コンデンサ421の電荷を積分回路52の積
分コンデンサ521に転送してコピーさせるスイッチ回
路93と、バッファ増幅器92を介して積分コンデンサ
441の電荷を積分コンデンサ521に転送してコピー
させるスイッチ回路94とからなり、連動するスイッチ
回路93および94をオン状態にすることにより電荷を
転送させる。The copy control circuit 9 receives the voltage of the integration capacitor 421 of the integration circuit 42 as an input,
1, a buffer amplifier 92 that receives the voltage of the integration capacitor 441 of the integration circuit 44 as an input, and a switch circuit 93 that transfers the electric charge of the integration capacitor 421 to the integration capacitor 521 of the integration circuit 52 via the buffer amplifier 91 and copies it. And a switch circuit 94 for transferring the electric charge of the integrating capacitor 441 to the integrating capacitor 521 via the buffer amplifier 92 and copying the electric charge. The electric charges are transferred by turning on the associated switch circuits 93 and 94.
【0032】切換制御回路6は、加算器43の出力電圧
すなわち切換制御回路6の入力信号のレベルの絶対値が
予め定められた閾値未満のときは、スイッチ回路7を制
御電圧生成回路4の出力側に切り換えて乗算器3に第1
の制御電圧に基づく値を乗数としてを供給すると共に、
スイッチ回路8を乗算器2の出力側に切り換えて乗算器
2から出力されるAGC出力信号を選択して送出させ
る。以下、切換制御回路6による切り換えのための閾値
を説明の簡単化のために、絶対値の大小に代わって、零
を含む正、負として説明する。When the output voltage of the adder 43, that is, the absolute value of the level of the input signal of the switching control circuit 6 is smaller than a predetermined threshold, the switching control circuit 6 switches the switching circuit 7 to the output of the control voltage generating circuit 4. Side and the multiplier 3
Supply a value based on the control voltage of
The switch circuit 8 is switched to the output side of the multiplier 2 to select and transmit the AGC output signal output from the multiplier 2. Hereinafter, for simplicity of description, threshold values for switching by the switching control circuit 6 will be described as positive and negative including zero, instead of magnitudes of absolute values.
【0033】またさらに、切換制御回路6は、加算器4
3の出力電圧を入力信号とし該入力信号レベルが負のと
きには、スイッチ回路7を制御電圧生成回路5の出力側
に切り換えて乗算器3に第2の制御電圧に基づく値を乗
数として供給すると共に、スイッチ回路8を乗算器3の
出力側に切り換えて乗算器3から出力されるAGC出力
信号を選択して送出させる。また、制御回路6は乗算器
3への乗数を第1の制御電圧に基づく値から第2の制御
電圧に基づく値にスイッチ回路7により切り換えるとき
から予め定めた期間のみ、スイッチ回路93および94
をオン状態に制御して積分コンデンサ421、441の
電荷をそれぞれ積分コンデンサ521、541へ転送し
てコピーさせる。Further, the switching control circuit 6 includes an adder 4
When the output voltage of the control voltage generator 3 is an input signal and the input signal level is negative, the switch circuit 7 is switched to the output side of the control voltage generator 5 to supply the multiplier 3 with a value based on the second control voltage as a multiplier. The switch circuit 8 is switched to the output side of the multiplier 3 to select and send out the AGC output signal output from the multiplier 3. Further, the control circuit 6 switches the multipliers 3 from the value based on the first control voltage to the value based on the second control voltage by the switch circuit 7 only for a predetermined period from the time when the switch circuits 93 and 94 are switched.
Is turned on to transfer the charges of the integration capacitors 421 and 441 to the integration capacitors 521 and 541, respectively, and copy them.
【0034】ここで、制御信号生成回路4の時定数はA
GC出力信号波形に振動を生じない時定数であって、制
御信号生成回路5の時定数より大きい時定数に設定して
ある。また、制御電圧生成回路5の時定数は制御信号生
成回路4の時定数より小さい時定数であって、乗算器3
から最適な応答信号波形が得られる時定数に設定してあ
る。Here, the time constant of the control signal generation circuit 4 is A
The time constant is set so as not to cause oscillation in the GC output signal waveform and larger than the time constant of the control signal generation circuit 5. The time constant of the control voltage generation circuit 5 is smaller than the time constant of the control signal generation circuit 4,
Is set to a time constant at which the optimum response signal waveform can be obtained from
【0035】上記のように構成された実施の第1形態に
おいて、自動利得制御装置に入力信号が供給されていな
いときは、加算器43の出力電圧レベルは増加させられ
て正であるため切り換え基準値としての閾値未満となっ
て、切換制御回路6の制御のもとにスイッチ回路7およ
び8は図1に示す状態になっている。In the first embodiment configured as described above, when the input signal is not supplied to the automatic gain control device, the output voltage level of the adder 43 is increased and is positive, so that the switching reference The value is less than the threshold value, and the switching circuits 7 and 8 are in the state shown in FIG. 1 under the control of the switching control circuit 6.
【0036】この状態において図2(a)に示すバース
ト信号がAGC回路に入力信号として供給されると、こ
のバースト信号が可変利得増幅器1によって増幅され、
可変利得増幅器1からの増幅出力が乗算器2および乗算
器3によって実質的に増幅される。この場合に、可変利
得増幅器1は第1の制御電圧によって利得が制御されて
おり、乗算器2は第1の制御電圧に基づく値が乗数とさ
れ、乗算器3は第1の制御電圧に基づく値が乗数とされ
ており、乗算器2から出力されるAGC出力信号は制御
電圧生成回路4に供給され、乗算器3から出力されるA
GC出力信号は制御電圧生成回路5に供給されて、第1
および第2の制御電圧がそれぞれ生成される。In this state, when the burst signal shown in FIG. 2A is supplied to the AGC circuit as an input signal, the burst signal is amplified by the variable gain amplifier 1, and
The amplified output from variable gain amplifier 1 is substantially amplified by multipliers 2 and 3. In this case, the gain of the variable gain amplifier 1 is controlled by the first control voltage, the multiplier 2 is a multiplier based on the value based on the first control voltage, and the multiplier 3 is based on the first control voltage. The value is a multiplier, and the AGC output signal output from the multiplier 2 is supplied to the control voltage generation circuit 4 and the AGC output signal output from the multiplier 3
The GC output signal is supplied to the control voltage generation circuit 5, and the first
And a second control voltage are respectively generated.
【0037】しかし、制御電圧生成回路4の時定数が大
きいため、第1の制御電圧による制御では追従が不十分
であって、乗算器2からの出力信号のレベルは図2
(b)に示すように希望範囲電圧レベルより大きくなる
部分が生ずる。ここで希望範囲電圧レベルを正負で示し
てあるのは、整流回路41によって整流される前のAG
C出力信号に対応して示してあるためである。希望範囲
電圧レベルは加算器43および53に供給される基準電
圧に対応する電圧であってAGC出力電圧レベルとして
希望している範囲を示す。However, because the time constant of the control voltage generation circuit 4 is large, the control by the first control voltage is insufficient to follow up, and the level of the output signal from the multiplier 2 is reduced as shown in FIG.
As shown in (b), there is a portion that is higher than the desired range voltage level. Here, the desired range voltage level is indicated by positive or negative because AG before being rectified by the rectifier circuit 41.
This is because it is shown corresponding to the C output signal. The desired range voltage level is a voltage corresponding to the reference voltage supplied to the adders 43 and 53, and indicates a range desired as the AGC output voltage level.
【0038】一方、制御電圧生成回路5の時定数は制御
電圧生成回路4の時定数よりも小さく設定されているた
めに、追従は十分高速であって、第2の制御電圧に基づ
く値を乗数とした乗算器3からの出力信号がAGC出力
信号として出力される。ここで、制御電圧生成回路5の
時定数は前記のように小さく設定されているため乗算器
3から出力されるAGC出力信号は図2(c)に示すご
とくであり、歪みは少ない。On the other hand, since the time constant of the control voltage generation circuit 5 is set smaller than the time constant of the control voltage generation circuit 4, the following is sufficiently fast and the value based on the second control voltage is multiplied by the multiplier. The output signal from the multiplier 3 is output as an AGC output signal. Here, since the time constant of the control voltage generation circuit 5 is set to be small as described above, the AGC output signal output from the multiplier 3 is as shown in FIG. 2C, and the distortion is small.
【0039】しかるに、乗算器2から出力されるAGC
出力信号は整流回路41において整流され、整流回路4
1からの出力電圧は積分回路42において積分され、積
分回路42からの出力電圧は加算器43において基準電
圧レベルから減算される。乗算器2から出力される出力
信号の信号レベルが増加させられると、積分回路42の
出力電圧レベルは増加させられ、加算器43の出力電圧
レベルは図2(e)に示すように順次低下させられて負
となり、切り換え基準値としての閾値以上となる。この
結果、切換制御回路6の制御のもとにスイッチ回路7お
よび8は図1に示す状態から切り換えられて、第2の制
御電圧に基づく値の乗数が供給された乗算器3には、乗
算器3からの出力信号がAGC出力信号として送出され
る。したがって、AGC出力信号レベルは希望範囲電圧
レベルを超えることはない。However, the AGC output from the multiplier 2
The output signal is rectified in the rectifier circuit 41 and the rectifier circuit 4
The output voltage from 1 is integrated in the integration circuit 42, and the output voltage from the integration circuit 42 is subtracted from the reference voltage level in the adder 43. When the signal level of the output signal output from the multiplier 2 is increased, the output voltage level of the integration circuit 42 is increased, and the output voltage level of the adder 43 is sequentially reduced as shown in FIG. And becomes negative, and becomes equal to or greater than the threshold value as the switching reference value. As a result, under the control of the switching control circuit 6, the switching circuits 7 and 8 are switched from the state shown in FIG. 1 to the multiplier 3 to which the multiplier of the value based on the second control voltage is supplied. The output signal from the device 3 is sent out as an AGC output signal. Therefore, the AGC output signal level does not exceed the desired range voltage level.
【0040】一方、この間においても、可変利得増幅器
1、乗算器2および制御電圧生成回路4により形成され
ている制御ループは継続して作動しており、制御電圧生
成回路4から出力される第1の制御電圧に基づく値を乗
数として受けた乗算器2から出力される出力信号レベル
は時間の経過と共に順次低下し、希望範囲電圧レベルに
まで低下していく。この結果、積分回路42の出力電圧
レベルは減少させられ、加算器43の出力電圧レベルは
切り換え基準値としての閾値未満(の零)になって、切
換制御回路6の制御のもとにスイッチ回路7および8は
図1の状態に切り換えられ、乗算器3からの出力信号に
代わって乗算器2からの出力信号が選択され、乗算器3
の乗数は第2の制御電圧に基づく値から第1の制御電圧
に基づく値に切り換えられる。On the other hand, during this time, the control loop formed by the variable gain amplifier 1, the multiplier 2, and the control voltage generation circuit 4 is continuously operating, and the first control loop output from the control voltage generation circuit 4 The output signal level output from the multiplier 2 which has received the value based on the control voltage as a multiplier gradually decreases over time, and decreases to the desired range voltage level. As a result, the output voltage level of the integrating circuit 42 is reduced, and the output voltage level of the adder 43 becomes less than (zero) the threshold value as a switching reference value, and under the control of the switching control circuit 6, the switching circuit 7 and 8 are switched to the state shown in FIG. 1, the output signal from the multiplier 2 is selected instead of the output signal from the multiplier 3, and the multiplier 3
Is switched from a value based on the second control voltage to a value based on the first control voltage.
【0041】すなわち、制御電圧生成回路4による利得
制御は、自動利得制御装置の入力信号がないときにおい
て可変利得増幅器1および乗算器2の利得を高く制御し
ていた状態から、自動利得制御装置に入力信号が供給さ
れて利得を下げて乗算器2からのAGC出力信号のレベ
ルを希望範囲電圧レベルにまで低下させるのに時間がか
かる。このため、この期間において乗算器2の出力信号
をAGC出力信号としていると、AGC出力信号が希望
範囲電圧レベルを超えている期間が長くなって大振幅の
出力信号が徐々に減衰していく歪んだ波形の出力信号と
なる。That is, the gain control by the control voltage generation circuit 4 is performed by the automatic gain control device when the gains of the variable gain amplifier 1 and the multiplier 2 are controlled to be high when there is no input signal to the automatic gain control device. As the input signal is supplied, it takes time to reduce the gain and reduce the level of the AGC output signal from multiplier 2 to the desired range voltage level. Therefore, if the output signal of the multiplier 2 is set to the AGC output signal during this period, the period in which the AGC output signal exceeds the desired range voltage level becomes longer, and the large amplitude output signal is gradually attenuated. Output signal.
【0042】しかし、上記したようにAGC出力信号が
希望範囲電圧レベルを超えている期間t1、第2の制御
電圧に基づく値を乗数として受けた乗算器3の出力信号
がAGC出力信号として送出されるため、AGC出力信
号レベルが希望範囲電圧レベルを超えることはなく、期
間t1を超えるとバースト信号が継続して供給されてい
る残りの期間t2の間、乗算器2の出力信号がAGC出
力信号として送出されることになる。この期間t2にお
いては乗算器2の出力は希望範囲電圧レベルを超えるこ
とはなく、AGC出力信号は図2(d)に示すようにな
る。However, as described above, during the period t1 when the AGC output signal exceeds the desired range voltage level, the output signal of the multiplier 3 which has received the value based on the second control voltage as a multiplier is transmitted as the AGC output signal. Therefore, the AGC output signal level does not exceed the desired range voltage level, and after the period t1, the output signal of the multiplier 2 becomes the AGC output signal during the remaining period t2 in which the burst signal is continuously supplied. Will be sent as In this period t2, the output of the multiplier 2 does not exceed the desired range voltage level, and the AGC output signal becomes as shown in FIG.
【0043】次に、自動利得制御装置の入力信号が消滅
したときには、積分回路42からの出力電圧レベルは低
下し、加算器43からの出力電圧レベルは順次増加して
正になる。このため、切換制御回路6の制御のもとにス
イッチ回路7および8は図1に示す状態のままとなる。Next, when the input signal of the automatic gain control device disappears, the output voltage level from the integrating circuit 42 decreases, and the output voltage level from the adder 43 sequentially increases and becomes positive. Therefore, under the control of the switching control circuit 6, the switching circuits 7 and 8 remain in the state shown in FIG.
【0044】この結果、上記したバースト信号が印加さ
れる前の状態に戻ることになって、次にバースト信号が
印加されたときも、上記と同様に作用することになる。As a result, the state returns to the state before the burst signal is applied, and the same operation is performed when the burst signal is next applied.
【0045】また、バースト信号が無くなった後、速や
かに利得を増加させることによってレベルの低い信号に
追従する必要があるときには、切換制御回路6の切り換
え基準値としての閾値を、加算器43からの出力電圧レ
ベルの絶対値が予め定められた閾値以上のときに有効と
するようにして、乗算器2から出力されるAGC出力信
号の信号レベルが増加して加算器43からの出力電圧レ
ベルが閾値を超えたときに、第2の制御電圧を乗算器3
への乗数とすると共に乗算器3から出力されるAGC出
力信号をスイッチ回路8によって選択するようにして、
乗算器2から出力されるAGC出力信号の信号レベルが
増加または低下したときに切り換えが行われるようにも
することができる。When it is necessary to quickly increase the gain after the burst signal disappears and follow a low-level signal, the threshold value as the switching reference value of the switching control circuit 6 is set by the adder 43. When the absolute value of the output voltage level is equal to or greater than a predetermined threshold value, the signal level of the AGC output signal output from the multiplier 2 increases, and the output voltage level of the adder 43 becomes higher than the threshold value. Is exceeded, the second control voltage is increased by the multiplier 3
, And the AGC output signal output from the multiplier 3 is selected by the switch circuit 8.
Switching can be performed when the signal level of the AGC output signal output from the multiplier 2 increases or decreases.
【0046】また、バースト信号が無くなった後、速や
かに利得を増加させる必要があっても、AGC回路の入
力信号がレベル大きくなったときに速やかに利得を下げ
て追従する必要がないときには、切換制御回路6の切換
基準値としての閾値を加算器43からの出力信号レベル
が零を除く正側になったときのみ有効とするようにし
て、乗算器2から出力されるAGC出力信号の信号レベ
ルが低下して加算器43からの出力電圧レベルが切り換
え基準値としての閾値を超えたときに、第2の制御電圧
を乗算器3への乗数とすると共に、乗算器3から出力さ
れるAGC出力信号をスイッチ回路8によって選択する
ようにして、乗算器2から出力されるAGC出力信号の
信号レベルが低下したときのみ切り換えが行われるよう
にもすることもできる。Even if it is necessary to increase the gain immediately after the burst signal disappears, if it is not necessary to quickly lower the gain and follow up when the level of the input signal of the AGC circuit increases, the switching is performed. The threshold value as the switching reference value of the control circuit 6 is made valid only when the output signal level from the adder 43 is on the positive side except zero, and the signal level of the AGC output signal output from the multiplier 2 is set. Decreases, and the output voltage level from the adder 43 exceeds a threshold value as a switching reference value, the second control voltage is used as a multiplier for the multiplier 3, and the AGC output output from the multiplier 3 is output. The signal may be selected by the switch circuit 8 so that the switching is performed only when the signal level of the AGC output signal output from the multiplier 2 decreases. .
【0047】図2において、図2(e)は加算器43の
出力電圧の波形を示し、図2(f)は加算器53の出力
電圧の波形を示し、図2(g)は第1および第2の制御
電圧が乗算器3へ乗数として供給される切り換えタイミ
ングを示している。2 (e) shows the waveform of the output voltage of the adder 43, FIG. 2 (f) shows the waveform of the output voltage of the adder 53, and FIG. The switching timing at which the second control voltage is supplied to the multiplier 3 as a multiplier is shown.
【0048】上記において、可変利得増幅器1と乗算器
2とによる利得と可変利得増幅器1と乗算器3とによる
利得とが瞬時に切り換えられるため、制御電圧生成回路
4から出力される第1の制御電圧と制御電圧生成回路5
から出力される第2の制御電圧との切り換え時におい
て、第1の制御電圧レベルと第2の制御電圧レベルとが
僅かでも異なると、切り換え雑音が発生する。In the above, since the gain by the variable gain amplifier 1 and the multiplier 2 and the gain by the variable gain amplifier 1 and the multiplier 3 are instantaneously switched, the first control output from the control voltage generation circuit 4 Voltage and control voltage generation circuit 5
If the first control voltage level is slightly different from the second control voltage level at the time of switching to the second control voltage output from the switch, switching noise occurs.
【0049】しかるに、本発明にかかる自動利得制御回
路の実施の第1形態によるときは、スイッチ回路7によ
って乗算器3への乗数として第1の制御電圧から第2の
制御電圧への切り換え時に所定期間スイッチ回路93お
よび94がオン状態にされて、コンデンサ421の電荷
がコンデンサ521へコピーされ、コンデンサ441の
電荷がコンデンサ541へコピーされる。したがって、
切り換え時における第1の制御電圧レベルと第2制御電
圧レベルとの差異は無く、切り換え雑音の発生は防止さ
れる。However, according to the first embodiment of the automatic gain control circuit according to the present invention, when the switch circuit 7 switches from the first control voltage to the second control voltage as a multiplier to the multiplier 3, a predetermined value is used. The period switch circuits 93 and 94 are turned on, the charge of the capacitor 421 is copied to the capacitor 521, and the charge of the capacitor 441 is copied to the capacitor 541. Therefore,
There is no difference between the first control voltage level and the second control voltage level at the time of switching, and generation of switching noise is prevented.
【0050】次に本発明にかかる自動利得制御回路の実
施の第2形態について説明する。図3は本発明にかかる
自動利得制御回路の実施の第2形態を示すブロック図で
ある。Next, a description will be given of a second embodiment of the automatic gain control circuit according to the present invention. FIG. 3 is a block diagram showing a second embodiment of the automatic gain control circuit according to the present invention.
【0051】本第2形態は前記した可変利得増幅器1を
乗算器21で置換し、乗算器21の出力信号をフィルタ
22に供給し、フィルタ22によって乗算器21の出力
をフィルタ処理し、フィルタ22を介して乗算器21か
ら出力される信号を乗算器2および3に供給するように
構成したものである。その他の構成は前記第1形態の構
成と同一であり、同一部分には同一の符号を付して示
し、重複する部分の説明は省略する。本第2形態におい
ても、制御電圧生成回路4の時定数は制御電圧生成回路
5の時定数を大きく設定してある。In the second embodiment, the variable gain amplifier 1 is replaced by a multiplier 21, an output signal of the multiplier 21 is supplied to a filter 22, and an output of the multiplier 21 is filtered by the filter 22. Are supplied to the multipliers 2 and 3 through the signal output from the multiplier 21 via the. The other configuration is the same as the configuration of the first embodiment, the same portions are denoted by the same reference numerals, and description of overlapping portions will be omitted. Also in the second embodiment, the time constant of the control voltage generation circuit 4 is set to be larger than the time constant of the control voltage generation circuit 5.
【0052】本第2形態に示した自動利得制御回路の作
用を図4に示す波形図に基づき説明する。本第2形態に
おいて、図4(a)に示すバースト信号が自動利得制御
装置の入力信号として印加されたときにおいて、乗算器
21からの出力は図4(b)に示すごとくになる。乗算
器21からの出力信号はフィルタ22におけるフィルタ
リングによる遅延時間t0の存在のために遅延時間t0
遅れて乗算器2および3に入力され、図2(b)および
図2(c)に対応して、乗算器2から出力されるAGC
出力信号および乗算器3から出力されるAGC出力信号
は図4(c)および図4(d)に示すごとくになる。The operation of the automatic gain control circuit according to the second embodiment will be described with reference to the waveform diagram shown in FIG. In the second embodiment, when the burst signal shown in FIG. 4A is applied as an input signal of the automatic gain control device, the output from the multiplier 21 becomes as shown in FIG. 4B. The output signal from the multiplier 21 has a delay time t0 due to the existence of the delay time t0 due to the filtering in the filter 22.
AGC which is input to multipliers 2 and 3 with a delay and output from multiplier 2 corresponding to FIGS. 2 (b) and 2 (c)
The output signal and the AGC output signal output from the multiplier 3 are as shown in FIGS. 4 (c) and 4 (d).
【0053】また、加算器43の出力電圧レベルは図4
(e)に示すごとくなって、バースト信号の印加の最初
から切換制御回路6の制御のもとに第2の制御電圧に基
づく値が乗数として供給された乗算器3から出力される
AGC出力信号がスイッチ回路8によって選択され、加
算器43の出力電圧レベルが切り換え基準値としての閾
値未満となったとき、すなわち入力されたバースト信号
の後半部分において乗算器2から出力されるAGC出力
信号がスイッチ回路8によって選択されて送出される。The output voltage level of the adder 43 is shown in FIG.
As shown in (e), an AGC output signal output from the multiplier 3 to which a value based on the second control voltage is supplied as a multiplier under the control of the switching control circuit 6 from the beginning of the application of the burst signal. Is selected by the switch circuit 8 and the AGC output signal output from the multiplier 2 is switched when the output voltage level of the adder 43 becomes less than the threshold value as the switching reference value, that is, in the latter half of the input burst signal. Selected by the circuit 8 and transmitted.
【0054】図4(f)は加算器53の出力電圧レベル
を示し、図4(g)は第1および第2の制御電圧が乗算
器3へ乗数として供給される切り換えタイミングを示
す。なお、乗算器21および乗算器2には常に第1の制
御電圧が乗数として供給されている。本形態の場合にお
いては、フィルタ22の持つ信号に対する遅延時間の存
在にかかわらず、AGC出力信号を希望範囲電圧レベル
に制御することができる。FIG. 4F shows the output voltage level of the adder 53, and FIG. 4G shows the switching timing at which the first and second control voltages are supplied to the multiplier 3 as multipliers. Note that the first control voltage is always supplied to the multiplier 21 and the multiplier 2 as a multiplier. In the case of the present embodiment, the AGC output signal can be controlled to a desired range voltage level regardless of the existence of a delay time with respect to the signal of the filter 22.
【0055】次に、本発明にかかる自動利得制御回路の
実施の第3形態について説明する。図5は本発明にかか
る自動利得制御回路の実施の第3形態を示すブロック図
であり、本形態は前記第2形態の乗算器21の後段から
スイッチ回路8の前段までをデジタル的に処理する場合
の形態である。Next, a third embodiment of the automatic gain control circuit according to the present invention will be described. FIG. 5 is a block diagram showing a third embodiment of the automatic gain control circuit according to the present invention. This embodiment digitally processes the stage from the stage after the multiplier 21 of the second embodiment to the stage before the switch circuit 8. This is the form of the case.
【0056】図5に示す本発明にかかる自動利得制御回
路の実施の第3形態においては、AGC回路の入力信号
を乗算器21に供給して乗数と乗算し、乗算器21の出
力をA/D変換器23に供給してデジタル信号に変換す
る。A/D変換器23から出力されるデジタル信号はデ
ジタル乗算器2Dおよび3Dに供給して乗数と乗算し、
デジタル乗算器2Dの出力デジタル信号はデジタル制御
信号生成回路4Dに供給して第1のデジタル制御信号を
生成し、デジタル乗算器3Dの出力デジタル信号はデジ
タル制御信号生成回路5Dに供給して第2のデジタル制
御信号を生成する。In the third embodiment of the automatic gain control circuit according to the present invention shown in FIG. 5, an input signal of the AGC circuit is supplied to a multiplier 21 and multiplied by a multiplier. The signal is supplied to a D converter 23 and converted into a digital signal. The digital signal output from the A / D converter 23 is supplied to digital multipliers 2D and 3D and multiplied by a multiplier.
The output digital signal of the digital multiplier 2D is supplied to a digital control signal generation circuit 4D to generate a first digital control signal, and the output digital signal of the digital multiplier 3D is supplied to a digital control signal generation circuit 5D to generate a second digital control signal. To generate a digital control signal.
【0057】第1のデジタル制御信号はデジタル乗算器
2Dに乗数として供給すると共に、D/A変換器26に
供給してアナログ信号に変換して乗数として乗算器21
に供給する。第1のおよび第2のデジタル制御信号はス
イッチ回路7に供給して一方を選択して乗数としてデジ
タル乗算器3Dに供給する。デジタル乗算器2Dおよび
3Dの出力デジタル信号はスイッチ回路7と連動して切
り換えられるスイッチ回路8によって一方を選択してD
/A変換器25に供給し、アナログ信号に変換してAG
C出力信号として送出する。The first digital control signal is supplied to a digital multiplier 2D as a multiplier, and is also supplied to a D / A converter 26 to be converted into an analog signal and converted as a multiplier.
To supply. The first and second digital control signals are supplied to a switch circuit 7, one of which is selected and supplied as a multiplier to a digital multiplier 3D. One of the output digital signals of the digital multipliers 2D and 3D is selected by a switch circuit 8 which is switched in conjunction with the switch circuit 7,
/ A converter 25, and converts the analog signal into an analog signal.
Transmitted as C output signal.
【0058】デジタル制御信号生成回路4Dは、図6に
示すように、乗算器2Dの出力を絶対値化する絶対値化
回路11と、絶対値化回路11の出力に係数を乗算する
係数乗算器12と、係数乗算器12の出力が供給される
加算器13と、加算器13の出力を入力とするシフトレ
ジスタ14と、シフトレジスタ14の出力に係数を乗算
し出力を加算器13に供給する係数乗算器15と、シフ
トレジスタ14の出力を基準値から減算する加算器16
と、加算器16の出力に係数を乗算する係数乗算器17
と、係数乗算器17の出力が供給される加算器18と、
加算器の出力を置数し出力を加算器18に供給するシフ
トレジスタ19とからなり、絶対値化回路11は実質的
に整流作用を行い整流回路41に対応し、係数乗算器1
2と加算器13とシフトレジスタ14と係数乗算器15
とは係数乗算と積分作用を行い積分回路42に対応し、
加算器16は加算器43に対応し、係数乗算器17と加
算器18とシフトレジスタ19とは係数乗算と累算を行
って積分作用を行い積分回路44に対応している。した
がってデジタル制御信号生成回路4Dは制御電圧生成回
路4に対応し、それと同一の作用を行う。As shown in FIG. 6, the digital control signal generation circuit 4D includes an absolute value conversion circuit 11 for converting the output of the multiplier 2D to an absolute value, and a coefficient multiplier for multiplying the output of the absolute value conversion circuit 11 by a coefficient. 12, an adder 13 to which the output of the coefficient multiplier 12 is supplied, a shift register 14 to which the output of the adder 13 is input, and multiplying the output of the shift register 14 by a coefficient and supplying the output to the adder 13 A coefficient multiplier 15 and an adder 16 for subtracting the output of the shift register 14 from the reference value
And a coefficient multiplier 17 for multiplying the output of the adder 16 by a coefficient
An adder 18 to which the output of the coefficient multiplier 17 is supplied;
The absolute value conversion circuit 11 substantially performs a rectification operation and corresponds to the rectification circuit 41. The shift register 19 supplies the output of the adder and outputs the output to the adder 18.
2, adder 13, shift register 14, coefficient multiplier 15
Corresponds to the integration circuit 42 by performing coefficient multiplication and integration,
The adder 16 corresponds to the adder 43, and the coefficient multiplier 17, the adder 18, and the shift register 19 perform an integral operation by performing coefficient multiplication and accumulation, and correspond to an integrating circuit 44. Therefore, the digital control signal generation circuit 4D corresponds to the control voltage generation circuit 4 and performs the same operation as that.
【0059】デジタル制御信号生成回路5Dはデジタル
制御信号生成回路4Dと同様に構成され、制御電圧生成
回路5に対応し、それと同一の作用を行う。ここで、制
御電圧生成回路4および5の時定数に対応して、係数乗
算器12、15および17の係数値を設定することによ
って設定される。The digital control signal generation circuit 5D is configured similarly to the digital control signal generation circuit 4D, corresponds to the control voltage generation circuit 5, and performs the same operation as that. Here, it is set by setting the coefficient values of the coefficient multipliers 12, 15 and 17 corresponding to the time constants of the control voltage generation circuits 4 and 5.
【0060】切換制御回路6Dは加算器16の出力を受
けて、加算器16の出力が予め定めた所定値、すなわち
閾値以上に達したときスイッチ回路7および8を図5に
示す位置から切り換え、前記閾値未満となったときスイ
ッチ回路7および8を図5に示す位置に切り換える。ま
た、コピー制御手段9Dはスイッチ回路7および8を図
5に示す位置から切り換えるときにシフトレジスタ14
の置数値およびシフトレジスタ19の置数値をデジタル
制御信号生成回路5Dの対応するシフトレジスタに転送
することによって行う。The switching control circuit 6D receives the output of the adder 16, and switches the switch circuits 7 and 8 from the position shown in FIG. 5 when the output of the adder 16 reaches a predetermined value, that is, a threshold or more. When the value becomes smaller than the threshold value, the switch circuits 7 and 8 are switched to the positions shown in FIG. The copy control means 9D operates the shift register 14 when switching the switch circuits 7 and 8 from the position shown in FIG.
Is transferred to the corresponding shift register of the digital control signal generation circuit 5D.
【0061】上記した第3形態によるときは第2形態の
場合と同様の作用を行う。この場合に、乗算器21、A
/D変換器23、フィルタ24、乗算器2D、デジタル
制御信号生成回路4DおよびD/A変器26からなるル
ープにおいては、A/D変換器23のサンプリングによ
る時間遅延、フィルタ24における処理にかかる時間遅
延、D/A変器26の時間遅延によってループ内の時間
遅延が大きく、図4(a)のバースト信号の入力に対し
て、乗算器21の出力信号および乗算器2Dの出力信号
の波形はそれぞれ図4(b)および図4(c)に示すご
とくになる。しかしながら、乗算器3Dおよびデジタル
制御信号生成回路5Dからなるループでは遅延要素は無
く、乗算器3Dからの出力信号の波形は図4(d)に示
すごとくになって、図4(e)に加算器16からの出力
に基づく切り換えによって歪みのないAGC出力信号が
得られることは第2形態の場合と同様である。According to the third embodiment, the same operation as in the second embodiment is performed. In this case, the multiplier 21, A
In a loop including the / D converter 23, the filter 24, the multiplier 2D, the digital control signal generation circuit 4D, and the D / A transformer 26, the time delay due to the sampling of the A / D converter 23 and the processing in the filter 24 are performed. The time delay in the loop is large due to the time delay and the time delay of the D / A transformer 26, and the waveform of the output signal of the multiplier 21 and the waveform of the output signal of the multiplier 2D with respect to the input of the burst signal in FIG. Are as shown in FIGS. 4B and 4C, respectively. However, in the loop including the multiplier 3D and the digital control signal generation circuit 5D, there is no delay element, and the waveform of the output signal from the multiplier 3D becomes as shown in FIG. 4D, and is added to FIG. As in the case of the second embodiment, an AGC output signal without distortion is obtained by switching based on the output from the device 16.
【0062】次に、本発明にかかる自動利得制御回路の
実施の第4形態について説明する。図7は本発明にかか
る自動利得制御回路の実施の第4形態を示すブロック図
であり、本形態は前記第3形態のA/D変換器23の後
段からスイッチ回路8までをデジタル信号処理回路によ
って処理する場合の形態である。Next, a description will be given of a fourth embodiment of the automatic gain control circuit according to the present invention. FIG. 7 is a block diagram showing a fourth embodiment of the automatic gain control circuit according to the present invention. In this embodiment, a digital signal processing circuit is provided from the stage following the A / D converter 23 of the third embodiment to the switch circuit 8. This is a mode in the case of performing the processing.
【0063】図7に示す本発明にかかる自動利得制御回
路の実施の第4形態においては、自動利得制御回路の入
力信号を乗算器21に供給して乗数と乗算し、乗算器2
1の出力をA/D変換器23に供給してデジタル信号に
変換する。A/D変換器23から出力されるデジタル信
号はデジタル信号処理回路28に供給して信号処理し、
信号処理で得たデジタルAGC出力をD/A変換器25
に供給してアナログ信号に変換して送出し、信号処理に
よって得た乗数をD/A変換器26に供給してアナログ
信号の乗数に変換して乗算器21に供給して入力信号と
乗算させるように構成してある。In the fourth embodiment of the automatic gain control circuit according to the present invention shown in FIG. 7, the input signal of the automatic gain control circuit is supplied to a multiplier 21 to be multiplied by a multiplier.
1 is supplied to an A / D converter 23 to be converted into a digital signal. The digital signal output from the A / D converter 23 is supplied to a digital signal processing circuit 28 for signal processing.
The digital AGC output obtained by the signal processing is converted to a D / A converter 25.
To a D / A converter 26, which converts the multiplier obtained by the signal processing into a multiplier of the analog signal, and supplies the multiplier to the multiplier 21 for multiplication with the input signal. are the sea urchin configuration good that.
【0064】本形態においては、低歪み化を指示する低
歪化指示スイッチ29が設けてあって、その指示に基づ
いて低歪み化指示がされているときは低歪み化を行い、
低歪み化処理を行わないときのデジタル信号処理回路2
8の負荷を低減させるようにしてある。低歪み化を指示
する必要のないときはFM受信機に適用したような場合
である。AGC回路によって生ずる歪みは振幅歪みであ
って、振幅情報より周波数情報および位相情報が重視さ
れるFM受信機等においては低歪み化を必要としないの
である。In the present embodiment, a distortion reduction instruction switch 29 for instructing distortion reduction is provided, and when distortion reduction instruction is given based on the instruction, distortion reduction is performed.
Digital signal processing circuit 2 when low distortion reduction processing is not performed
8 is reduced. When it is not necessary to instruct to reduce distortion, this is a case where the present invention is applied to an FM receiver. The distortion caused by the AGC circuit is amplitude distortion, and it is not necessary to reduce distortion in an FM receiver or the like in which frequency information and phase information are more important than amplitude information.
【0065】本第4形態の作用を図8に示すフローチャ
ートに基づいて説明する。デジタル信号処理回路28の
作用において図5および図6の構成における符号と同一
符号を用いて対応関係を示す。乗算器21の出力Xをフ
ィルタ処理した値はYとして一旦記憶され(ステップS
1)、値Yと第1の制御信号データ(AGCV1)とが
乗算され、乗算値をM2として一旦記憶される(ステッ
プS2)。ステップS2の演算は乗算器2Dの作用に対
応している。ステップS2に続いて乗算値M2の絶対値
が演算されて、値AM2として一旦記憶される(ステッ
プS3)。ステップS3の演算は絶対値化回路11の演
算に対応している。The operation of the fourth embodiment will be described with reference to the flowchart shown in FIG. In the operation of the digital signal processing circuit 28, the correspondence is shown using the same reference numerals as those in the configurations of FIGS. The value obtained by filtering the output X of the multiplier 21 is temporarily stored as Y (step S
1) The value Y is multiplied by the first control signal data (AGCV1), and the multiplied value is temporarily stored as M2 (step S2). The operation in step S2 corresponds to the operation of the multiplier 2D. Subsequent to step S2, the absolute value of the multiplied value M2 is calculated and temporarily stored as a value AM2 (step S3). The operation in step S3 corresponds to the operation of the absolute value conversion circuit 11.
【0066】ステップS3に続いて値AM2に係数Aが
乗算され、第1シフトレジスタの置数値(REG1)に
係数Bが乗算され、両乗算結果が加算されて、値REG
1として一旦記憶される(ステップS4)。ステップS
1からステップS4までの演算は絶対値化回路11、係
数乗算器12、加算器13、シフトレジスタ14および
係数加算器15による演算に対応している。ステップS
4に続いて基準値(REF)から値REG1が減算さ
れ、減算値が値R1として記憶される(ステップS
5)。ステップS5の演算は加算器16における演算に
対応している。Subsequent to step S3, the value AM2 is multiplied by the coefficient A, the numerical value (REG1) of the first shift register is multiplied by the coefficient B, and the result of the multiplication is added to obtain the value REG.
1 is temporarily stored (step S4). Step S
The operations from 1 to S4 correspond to the operations by the absolute value conversion circuit 11, the coefficient multiplier 12, the adder 13, the shift register 14, and the coefficient adder 15. Step S
Subsequent to 4, the value REG1 is subtracted from the reference value (REF), and the subtracted value is stored as the value R1 (Step S)
5). The operation in step S5 corresponds to the operation in the adder 16.
【0067】ステップS5に続いて値R1と係数C1と
が乗算され、乗算結果に第2シフトレジスタの置数値
(AGCV1)が加算されて、加算結果が値AGCV1
として一旦記憶され(ステップS6)、ステップS6に
続いて値AGCV1がD/A変換器26へ供給されてア
ナログ信号に変換され、乗数として乗算器21に供給さ
れる(ステップS7)。ステップS6の演算は係数乗算
器17、加算器18およびシフトレジスタ19による演
算に対応している。ステップS7に続いて、低歪指示ス
イッチ29によって低歪み指示がなされているか否かが
チェックされ(ステップS8)、低歪み指示がなされて
いないと判別されたときはステップS8に続いて、値M
2がD/A変換器25に供給されてアナログAGC出力
信号として送出される(ステップS9)。Sステップ8
からステップS9が実行されているときは、乗算器3D
の出力への切り換えは行われない。Subsequent to step S5, the value R1 is multiplied by the coefficient C1, and the multiplication result is added with the numerical value (AGCV1) of the second shift register.
Is stored once (step S6), and subsequent to step S6, the value AGCV1 is supplied to the D / A converter 26, converted into an analog signal, and supplied to the multiplier 21 as a multiplier (step S7). The operation in step S6 corresponds to the operation by the coefficient multiplier 17, the adder 18, and the shift register 19. Subsequent to step S7, it is checked whether or not the low distortion instruction has been issued by the low distortion instruction switch 29 (step S8). When it is determined that the low distortion instruction has not been issued, the value M is determined following step S8.
2 is supplied to the D / A converter 25 and sent out as an analog AGC output signal (step S9). S step 8
When step S9 is executed, the multiplier 3D
Is not switched.
【0068】ステップS8において低歪み指示がなされ
ていると判別されたときはステップS8に続いて、値R
1が正か否かがチェックされる(ステップS10)。ス
テップS10において正と判別されたときは、ステップ
S10に続いて値AGCV1が値AGCV2とされて一
旦記憶される(ステップS11)。ステップS11に続
いて値REFが値REG2とされて一旦記憶され(ステ
ップS12)、ついで値M2がD/A変換器25へ送出
される(ステップS9)。ここで、ステップS11の演
算は値AGCV1の値AGCV2への転送、コピーに対
応し、ステップS12もREG2への転送、コピーに対
応している。If it is determined in step S8 that the low distortion instruction has been issued, the value R is set following step S8.
It is checked whether 1 is correct (step S10). When it is determined to be positive in step S10, the value AGCV1 is set to the value AGCV2 and is stored once after step S10 (step S11). Subsequent to step S11, the value REF is set as the value REG2 and temporarily stored (step S12), and then the value M2 is sent to the D / A converter 25 (step S9). Here, the operation in step S11 corresponds to transfer and copying of the value AGCV1 to the value AGCV2, and step S12 also corresponds to transfer and copying to the REG2.
【0069】ステップS10において正でないと判別さ
れたときは、ステップS10に続いて値Yと第2の制御
信号データ(AGCV2)とが乗算され、乗算値がM3
として一旦記憶される(ステップS13)。ステップS
13の演算は乗算器3Dの作用に対応している。ステッ
プS13に続いて乗算値M3の絶対値が演算されて値A
M3として一旦記憶される(ステップS14)。ステッ
プS14からステップS17までの演算はデジタル制御
電圧生成回路5Dにおける演算に対応している。[0069] If it is judged not positive in step S10, the value Y and the second control signal data (AG C V2) Subsequently to step S10 and is multiplied by the multiplication value M3
Is temporarily stored (step S13). Step S
The operation 13 corresponds to the operation of the multiplier 3D. Subsequent to step S13, the absolute value of the multiplied value M3 is calculated to obtain the value A
It is temporarily stored as M3 (step S14). The calculation from step S14 to step S17 corresponds to the calculation in the digital control voltage generation circuit 5D.
【0070】ステップS14に続いて値AM3に係数A
が乗算され、値(REG2)に係数Bが乗算され、両乗
算結果が加算されて値REG2として一旦記憶される
(ステップS15)。ステップS15に続いて基準値
(REF)から値REG2が減算され、減算値が値R2
として一旦記憶される(ステップS16)。ステップS
16に続いて値R2と係数C2とが乗算され、乗算結果
に値(AGCV2)が加算され加算値が値AGCV2と
して一旦記憶される(ステップS17)。Subsequent to step S14, the coefficient AM is added to the value AM3.
Are multiplied by the coefficient (REG2) and the coefficient B, and the results of both multiplications are added and temporarily stored as a value REG2 (step S15). Subsequent to step S15, the value REG2 is subtracted from the reference value (REF), and the subtracted value is the value R2.
Is temporarily stored (step S16). Step S
Subsequent to 16, the value R2 is multiplied by the coefficient C2, the value (AGCV2) is added to the multiplication result, and the added value is temporarily stored as the value AGCV2 (step S17).
【0071】ステップS17に続いて、値AGCV2が
値AGCV1より大きいか否かがチェックされ(ステッ
プS18)、ステップS18において値AGCV2が値
AGCV1より大きいと判別されたときは、ステップS
18に続いて値AGCV1は値AGCV2として一旦記
憶される(ステップS19)。ステップS19に続いて
値M3がD/A変換器25に供給されてアナログ信号に
変換され、AGC出力信号とて送出される(ステップS
20)。ステップ18において値AGCV2が値AGC
V1より大きいと判別されないときは、ステップS18
に続いてステップS20が実行される。Subsequent to step S17, it is checked whether the value AGCV2 is larger than the value AGCV1 (step S18). If it is determined in step S18 that the value AGCV2 is larger than the value AGCV1, the process proceeds to step S18.
Following the step 18, the value AGCV1 is temporarily stored as the value AGCV2 (step S19). Subsequent to step S19, the value M3 is supplied to the D / A converter 25, converted into an analog signal, and transmitted as an AGC output signal (step S19).
20). In step 18, the value AGCV2 is set to the value AGC
If it is not determined that it is larger than V1, step S18
Then, step S20 is executed.
【0072】ステップS8のステップを除去した場合に
おけるデジタル信号処理回路28の上記の作用は形態3
の場合の作用と同一である。The above operation of the digital signal processing circuit 28 in the case where the step of step S8 is eliminated is described in the third embodiment.
The operation is the same as in the case of
【0073】次に、本発明にかかる自動利得制御回路の
実施の第4形態の変形例について説明する。本第4形態
の変形例においては、図9のフローチャートに示すよう
に、図8のフローチャートにおいてステップS8〜ステ
ップS12を省略して、ステップS7からステップS1
3を実行するようにしたものである。このようにするこ
とによって、本変形例においては乗算器3Dへの乗数を
デジタル制御信号生成回路5Dからの出力に固定した処
理とした場合である。Next, a description will be given of a modification of the fourth embodiment of the automatic gain control circuit according to the present invention. In the modified example of the fourth embodiment, as shown in the flowchart of FIG. 9, steps S8 to S12 are omitted from the flowchart of FIG.
3 is executed. By doing so, a case where a processing with a fixed multiplier to the multiplier 3D output from the digital control signal generating circuit 5 D in this modification.
【0074】[0074]
【発明の効果】以上説明したように本発明にかかる自動
利得制御装置によれば、制御電圧対利得特性が非線形で
あっても、またループ内に信号伝搬を遅延させる要素が
あっても歪みが少ない出力信号を得ることができる。As described above, according to the automatic gain control device according to the present invention, distortion is produced even when the control voltage versus gain characteristic is non-linear and there is an element that delays signal propagation in the loop. A small output signal can be obtained.
【図1】本発明にかかる自動利得制御装置の実施の第1
形態を示すブロック図である。FIG. 1 is a first embodiment of an automatic gain control device according to the present invention.
It is a block diagram showing a form.
【図2】本発明にかかる自動利得制御装置の実施の第1
形態の作用の説明に供する波形図である。FIG. 2 is a first embodiment of an automatic gain control device according to the present invention.
FIG. 4 is a waveform chart for explaining the operation of the embodiment.
【図3】本発明にかかる自動利得制御装置の実施の第2
形態を示すブロック図である。FIG. 3 is a second embodiment of the automatic gain control device according to the present invention.
It is a block diagram showing a form.
【図4】本発明にかかる自動利得制御装置の実施の第2
形態の作用の説明に供する波形図である。FIG. 4 is a second embodiment of the automatic gain control device according to the present invention.
FIG. 4 is a waveform chart for explaining the operation of the embodiment.
【図5】本発明にかかる自動利得制御装置の実施の第3
形態を示すブロック図である。FIG. 5 is a third embodiment of the automatic gain control device according to the present invention.
It is a block diagram showing a form.
【図6】本発明にかかる自動利得制御装置の実施の第3
形態におけるデジタル制御信号生成回路のブロック図で
ある。FIG. 6 is a third embodiment of the automatic gain control device according to the present invention.
FIG. 4 is a block diagram of a digital control signal generation circuit according to the embodiment.
【図7】本発明にかかる自動利得制御装置の実施の第4
形態を示すブロック図である。FIG. 7 is a fourth embodiment of the automatic gain control device according to the present invention.
It is a block diagram showing a form.
【図8】本発明にかかる自動利得制御装置の実施の第4
形態の作用の説明に供するフローチャートである。FIG. 8 is a fourth embodiment of the automatic gain control device according to the present invention.
It is a flowchart for explaining the operation of the embodiment.
【図9】本発明にかかる自動利得制御装置の実施の第4
形態の変形例における作用の説明に供するフローチャー
トである。FIG. 9 is a fourth embodiment of the automatic gain control device according to the present invention.
It is a flow chart for explaining operation in a modification of an embodiment.
【図10】従来の第1の自動利得制御装置の構成を示す
ブロック図である。FIG. 10 is a block diagram showing a configuration of a first conventional automatic gain control device.
【図11】従来の第2の自動利得制御装置の構成を示す
ブロック図である。FIG. 11 is a block diagram showing a configuration of a second conventional automatic gain control device.
【図12】図10に示した従来の自動利得制御装置の作
用の説明に供する波形図である。12 is a waveform chart for explaining the operation of the conventional automatic gain control device shown in FIG.
【図13】図11に示した従来の自動利得制御装置の作
用の説明に供する波形図である。FIG. 13 is a waveform chart for explaining the operation of the conventional automatic gain control device shown in FIG.
1 可変利得増幅器 2、3および21 乗算器 4および5 制御電圧生成回路 4、8および16 スイッチ 6および6D 切換制御回路 7および8 スイッチ回路 9 コピー制御回路 22および24 フィルタ 2Dおよび3D デジタル乗算器 4Dおよび5D デジタル制御信号生成回路 23 A/D変換器 25および26 D/A変換器 28 デジタル信号処理回路 29 低歪化指示スイッチ DESCRIPTION OF SYMBOLS 1 Variable gain amplifier 2, 3 and 21 Multiplier 4 and 5 Control voltage generation circuit 4, 8, and 16 Switch 6 and 6D Switching control circuit 7 and 8 Switch circuit 9 Copy control circuit 22 and 24 Filter 2D and 3D Digital multiplier 4D And 5D digital control signal generation circuit 23 A / D converter 25 and 26 D / A converter 28 digital signal processing circuit 29 low distortion instruction switch
Claims (8)
段と、 第1の可変利得増幅手段からの出力信号を増幅する第2
および第3の可変利得増幅手段と、第2の可変利得増幅手段からの出力信号を整流する整流
手段と、整流手段の出力を積分する第1の積分手段と、
第1の積分手段の出力を基準値から減算する演算手段
と、演算手段の出力を積分して積分出力を出力制御信号
とする第2の積分手段とを備えて、出力制御信号に基づ
いて第2の可変利得増幅手段からの出力信号レベルを所
定レベルにするべく 第1および第2の可変利得増幅手段
の利得を制御する第1の制御信号生成手段と、 第1の制御信号生成手段の時定数より小さい時定数に設
定されかつ第3の可変利得増幅手段からの出力信号を入
力信号とし第3の可変利得増幅手段からの出力信号レベ
ルを所定レベルに制御するための出力制御信号を送出す
る第2の制御信号生成手段と、 第1の制御信号生成手段からの出力制御信号と第2の制
御信号生成手段からの出力制御信号との一方を選択し利
得制御のための信号として第3の可変利得増幅手段に送
出する第1の選択手段と、 第2および第3の可変利得増幅手段のそれぞれの出力信
号の一方を選択して送出する第2の選択手段と、前記演算手段の出力レベルが予め定められた閾値以上か
否かを判別して判別出力に基づいて 第1および第2の選
択手段を連動して制御する選択制御手段とを備えたこと
を特徴とする自動利得制御装置。A first variable gain amplifying means for amplifying an input signal; and a second variable gain amplifying means for amplifying an output signal from the first variable gain amplifying means.
And third variable gain amplifying means, and rectification for rectifying an output signal from the second variable gain amplifying means
Means, first integrating means for integrating the output of the rectifying means,
Arithmetic means for subtracting the output of the first integrating means from the reference value
And the output of the arithmetic means is integrated and the integrated output is output control signal
And a second integrating means, based on the output control signal.
And the output signal level from the second variable gain amplifying means
A first control signal generating means for controlling the gains of the first and second variable gain amplifying means so as to have a constant level; and a third constant set to a time constant smaller than the time constant of the first control signal generating means. A second control signal generating means for receiving an output signal from the variable gain amplifying means as an input signal and transmitting an output control signal for controlling an output signal level from the third variable gain amplifying means to a predetermined level; A first selector for selecting one of the output control signal from the control signal generator and the output control signal from the second control signal generator and transmitting the selected signal to the third variable gain amplifier as a signal for gain control; And second selecting means for selecting and transmitting one of the output signals of the second and third variable gain amplifying means; and determining whether an output level of the calculating means is equal to or higher than a predetermined threshold value.
An automatic gain control device, comprising: selection control means for determining whether or not the first and second selection means are interlocked based on the determination output based on the determination output .
て、第1の選択手段によって第1の制御信号生成手段か
らの制御信号に変わって第2の制御信号生成手段からの
制御信号を選択するとき、第2の制御信号生成手段から
の制御信号を直前における第1の制御信号生成手段から
の制御信号に一致させるコピー制御手段を備えたことを
特徴とする自動利得制御装置。2. The automatic gain control device according to claim 1, wherein the first selection means selects a control signal from the second control signal generation means instead of the control signal from the first control signal generation means. The automatic gain control device further comprises copy control means for making the control signal from the second control signal generation means coincide with the control signal from the first control signal generation means immediately before.
て、第1の可変利得増幅手段からの出力信号を入力信号
とし該入力信号に所定の処理をして第2および第3の可
変利得増幅手段の入力信号とする信号処理手段を備えた
ことを特徴とする自動利得制御装置。3. An automatic gain control device according to claim 1, wherein an output signal from said first variable gain amplifying means is used as an input signal, and said input signal is subjected to a predetermined process to perform second and third variable gain amplifying. An automatic gain control device comprising signal processing means for inputting the signal to the means.
て、第1および第2の可変利得増幅手段は第1の制御信
号生成手段からの制御信号に基づく値を乗数とする第1
および第2の乗算器であり、第3の可変利得増幅手段は
第1の選択手段を介して送出される制御信号に基づく値
を乗数とする第3の乗算器であることを特徴とする自動
利得制御装置。4. The automatic gain control device according to claim 1, wherein said first and second variable gain amplifying means have a multiplier based on a value based on a control signal from said first control signal generating means.
And a second multiplier, wherein the third variable gain amplifying means is a third multiplier having a multiplier based on a value based on a control signal transmitted through the first selecting means. Gain control device.
て、第2の制御信号生成手段は、第3の可変利得増幅手
段からの出力信号を整流する整流手段と、整流手段の出
力を積分する第1の積分手段と、第1の積分手段の出力
を基準値から減算する演算手段と、演算手段の出力を積
分して積分出力を出力制御信号とする第2の積分手段と
を備えたことを特徴とする自動利得制御装置。5. The automatic gain control device according to claim 1, wherein said second control signal generating means includes a third variable gain amplifier.
Rectifying means for rectifying the output signal from the stage, first integrating means for integrating the output of the rectifying means, calculating means for subtracting the output of the first integrating means from a reference value, and integrating the output of the calculating means. that example Bei and second integrating means for an output control signal the integrated output Te automatic gain control device according to claim.
て、第1の選択手段によって第1の制御信号生成手段か
らの制御信号に変わって第2の制御信号生成手段からの
制御信号を選択するとき、第1の制御信号生成手段にお
ける第1の積分手段の出力を第2の制御信号生成手段に
おける第1の積分手段にコピーさせるコピー手段を備え
たことを特徴とする自動利得制御装置。6. The automatic gain control device according to claim 5, wherein the first selection means selects a control signal from the second control signal generation means instead of the control signal from the first control signal generation means. when automatic gain control device characterized by comprising a copying means for copying the output of the first integrating means in the first control signal generating means to the first integrating means in the second control signal generating means.
て、前記コピー手段は、第2の制御信号生成手段からの
制御信号を第1の制御信号生成手段に一致させるべく、
第1の制御信号生成手段からの制御信号のレベルと第2
の制御信号生成手段からの制御信号のレベルとが所定の
関係になったときに第2の制御信号生成手段からの制御
信号を第1の制御信号生成手段からの制御信号に一致さ
せることを特徴とする自動利得制御装置。7. The automatic gain control device according to claim 6 , wherein said copy means is adapted to match a control signal from said second control signal generation means with said first control signal generation means .
The level of the control signal from the first control signal generator and the second
When the level of the control signal from the control signal generating means has a predetermined relationship, the control signal from the second control signal generating means is matched with the control signal from the first control signal generating means. Automatic gain control device.
段と、第1の可変利得増幅手段からの出力信号を増幅す
る第2および第3の可変利得増幅手段と、第2の可変利
得増幅手段からの出力信号レベルを所定レベルにするべ
く第2の可変利得増幅手段からの出力信号を入力信号と
し出力制御信号に基づいて第1および第2の可変利得増
幅手段の利得を制御する第1の制御信号生成手段と、第
1の制御信号生成手段の時定数より小さい時定数に設定
されかつ第3の可変利得増幅手段からの出力信号を入力
信号とし第3の可変利得増幅手段からの出力信号レベル
を所定レベルに制御するための出力制御信号を送出する
第2の制御信号生成手段と、第1の制御信号生成手段か
らの出力制御信号と第2の制御信号生成手段からの出力
制御信号との一方を選択し利得制御のための信号として
第3の可変利得増幅手段に送出する第1の選択手段と、
第2および第3の可変利得増幅手段のそれぞれの出力信
号の一方を選択して送出する第2の選択手段と、第2の
制御信号生成手段からの制御信号を第1の制御信号生成
手段からの制御信号に一致させるコピー手段とを備え、
第1の制御信号生成手段からの制御信号のレベルと第2
の制御信号生成手段からの制御信号のレベルとが所定の
関係になったときに第2の制御信号生成手段からの制御
信号を第1の制御信号生成手段からの制御信号に一致さ
せ、第3の可変利得増幅手段からの出力信号を第1の選
択手段と連動する第2の選択手段によって選択して自動
利得制御信号出力として送出することを特徴とする自動
利得制御装置。8. A first variable gain amplifying means for amplifying an input signal, second and third variable gain amplifying means for amplifying an output signal from the first variable gain amplifying means, and a second variable gain. In order to set the output signal level from the amplifying means to a predetermined level, an output signal from the second variable gain amplifying means is used as an input signal and the gains of the first and second variable gain amplifying means are controlled based on the output control signal. The first control signal generation means and a time constant smaller than the time constant of the first control signal generation means, and an output signal from the third variable gain amplification means is used as an input signal, and the signal from the third variable gain amplification means is used as an input signal. A second control signal generating means for transmitting an output control signal for controlling an output signal level to a predetermined level; and a first control signal generating means.
Output control signals and outputs from the second control signal generating means.
Select one of the control signals as a signal for gain control
First selecting means for sending to third variable gain amplifying means;
Output signals of the second and third variable gain amplifying means
Second selecting means for selecting and transmitting one of the signals, and copying means for matching a control signal from the second control signal generating means with a control signal from the first control signal generating means,
The level of the control signal from the first control signal generator and the second
The level of the control signal from the control signal generating means so that match the control signal from the control signal from the second control signal generating means a first control signal generating means when a predetermined relationship, the third The output signal from the variable gain amplifying means
Automatically selected by the second selection means linked with the selection means
An automatic gain control device for transmitting as an output of a gain control signal .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23784595A JP3240458B2 (en) | 1995-08-24 | 1995-08-24 | Automatic gain control device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23784595A JP3240458B2 (en) | 1995-08-24 | 1995-08-24 | Automatic gain control device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0964672A JPH0964672A (en) | 1997-03-07 |
JP3240458B2 true JP3240458B2 (en) | 2001-12-17 |
Family
ID=17021267
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23784595A Expired - Fee Related JP3240458B2 (en) | 1995-08-24 | 1995-08-24 | Automatic gain control device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3240458B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7113758B2 (en) | 2003-03-06 | 2006-09-26 | Samsung Electronics Co., Ltd. | Automatic gain controller |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4610944B2 (en) | 2004-06-28 | 2011-01-12 | 三星電子株式会社 | Automatic gain controller |
JP4578169B2 (en) * | 2004-07-23 | 2010-11-10 | 三洋電機株式会社 | Automatic level adjustment circuit |
JP4898360B2 (en) * | 2005-11-16 | 2012-03-14 | 三星電子株式会社 | Automatic gain controller |
-
1995
- 1995-08-24 JP JP23784595A patent/JP3240458B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7113758B2 (en) | 2003-03-06 | 2006-09-26 | Samsung Electronics Co., Ltd. | Automatic gain controller |
Also Published As
Publication number | Publication date |
---|---|
JPH0964672A (en) | 1997-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8385859B2 (en) | Electronic apparatus, transmitter, amplifier, and amplifier control method | |
US5353279A (en) | Echo canceler | |
JPH09511118A (en) | Symbol timing recovery circuit and method | |
CA2079292A1 (en) | Fast response matched filter receiver with decision feedback equalizer | |
US5359628A (en) | Channel impulse response estimator for use in an adaptive maximum likelihood sequence estimation receiver which is applicable to a communication system having a channel characteristic with rapid fluctuation | |
JP3240458B2 (en) | Automatic gain control device | |
JP3099831B2 (en) | Automatic equalizer | |
AU739217B2 (en) | Adaptive filter, step size control method thereof, and record medium therefor | |
WO2003103164A1 (en) | Adaptive controller | |
US5303264A (en) | Adaptive equalizer using recursive least-squares algorithm and method therefor | |
US4393407A (en) | Contour correcting apparatus for video signals | |
WO1988007308A1 (en) | Circuit for reducing noise | |
US7433401B1 (en) | Mixed-mode signal processor architecture and device | |
JP2503916B2 (en) | AFT detection circuit | |
US7366491B1 (en) | Noise cancel circuit | |
EP1860781A1 (en) | Noise canceller | |
JP3334063B2 (en) | Frequency offset estimation method and apparatus therefor | |
JPH0761190B2 (en) | Acoustic device with howling prevention function | |
JP3434786B2 (en) | Amplitude detection circuit | |
GB2298110A (en) | Apparatus for providing code tracking in a direct sequence spread spectrum receiver | |
JPH09135136A (en) | Automatic gain controller | |
JP2002368583A (en) | Digital filter | |
JP2996801B2 (en) | Stereo demodulation circuit | |
JP2812167B2 (en) | Signal processing circuit | |
KR100469239B1 (en) | Method for auto gain compensation to Digital TV modulator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071019 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081019 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091019 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091019 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 11 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 11 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 11 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 11 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131019 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |