JP3197766B2 - Ｍｐｅｇオーディオデコーダ、ｍｐｅｇビデオデコーダおよびｍｐｅｇシステムデコーダ - Google Patents
Ｍｐｅｇオーディオデコーダ、ｍｐｅｇビデオデコーダおよびｍｐｅｇシステムデコーダInfo
- Publication number
- JP3197766B2 JP3197766B2 JP31711494A JP31711494A JP3197766B2 JP 3197766 B2 JP3197766 B2 JP 3197766B2 JP 31711494 A JP31711494 A JP 31711494A JP 31711494 A JP31711494 A JP 31711494A JP 3197766 B2 JP3197766 B2 JP 3197766B2
- Authority
- JP
- Japan
- Prior art keywords
- video
- audio
- circuit
- stream
- mpeg
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
- H04N21/4341—Demultiplexing of audio and video streams
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
- H04N21/4305—Synchronising client clock from received content stream, e.g. locking decoder clock with encoder clock, extraction of the PCR packets
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
- H04N21/4307—Synchronising the rendering of multiple content streams or additional data on devices, e.g. synchronisation of audio on a mobile phone with the video output on the TV screen
- H04N21/43072—Synchronising the rendering of multiple content streams or additional data on devices, e.g. synchronisation of audio on a mobile phone with the video output on the TV screen of multiple content streams on the same device
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Television Signal Processing For Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明はデコーダ，ＭＰＥＧ（Mo
ving Picture Expert Group ）オーディオデコーダ，Ｍ
ＰＥＧビデオデコーダ，ＭＰＥＧシステムデコーダに関
するものである。
ving Picture Expert Group ）オーディオデコーダ，Ｍ
ＰＥＧビデオデコーダ，ＭＰＥＧシステムデコーダに関
するものである。
【０００２】
【従来の技術】マルチメディアで扱われる情報は、膨大
な量でかつ、多種多様であり、これらの情報を高速に処
理することがマルチメディアの実用化を図る上で必要と
なってくる。情報を高速に処理するためには、データの
圧縮・伸長技術が不可欠となる。そのようなデータの圧
縮・伸長技術として「ＭＰＥＧ」方式が挙げられる。こ
のＭＰＥＧ方式は、ＩＳＯ（International Organizati
on for Standardization）／ＩＥＣ（Intarnational El
ectrotechnical Commission ）傘下のＭＰＥＧ委員会
（ISO/IEC JTC1/SC29/WG11）によって標準化されつつあ
る。
な量でかつ、多種多様であり、これらの情報を高速に処
理することがマルチメディアの実用化を図る上で必要と
なってくる。情報を高速に処理するためには、データの
圧縮・伸長技術が不可欠となる。そのようなデータの圧
縮・伸長技術として「ＭＰＥＧ」方式が挙げられる。こ
のＭＰＥＧ方式は、ＩＳＯ（International Organizati
on for Standardization）／ＩＥＣ（Intarnational El
ectrotechnical Commission ）傘下のＭＰＥＧ委員会
（ISO/IEC JTC1/SC29/WG11）によって標準化されつつあ
る。
【０００３】ＭＰＥＧは３つのパートから構成されてい
る。パート１の「ＭＰＥＧシステムパート」（ISO/IEC
IS 1172 Part1:Systems ）では、ビデオデータとオーデ
ィオデータの多重化構造（マルチプレクス・ストラクチ
ャ）および同期方式が規定される。パート２の「ＭＰＥ
Ｇビデオパート」（ISO/IEC IS 1172 Part2:Video ）で
は、ビデオデータの高能率符号化方式、およびビデオデ
ータのフォーマットが規定される。パート３の「ＭＰＥ
Ｇオーディオパート」（ISO/IEC IS 1172 Part3:Audio
）では、オーディオデータの高能率符号化方式、およ
びオーディオデータのフォーマットが規定される。
る。パート１の「ＭＰＥＧシステムパート」（ISO/IEC
IS 1172 Part1:Systems ）では、ビデオデータとオーデ
ィオデータの多重化構造（マルチプレクス・ストラクチ
ャ）および同期方式が規定される。パート２の「ＭＰＥ
Ｇビデオパート」（ISO/IEC IS 1172 Part2:Video ）で
は、ビデオデータの高能率符号化方式、およびビデオデ
ータのフォーマットが規定される。パート３の「ＭＰＥ
Ｇオーディオパート」（ISO/IEC IS 1172 Part3:Audio
）では、オーディオデータの高能率符号化方式、およ
びオーディオデータのフォーマットが規定される。
【０００４】また、ＭＰＥＧには主にエンコードレート
の違いにより、現在のところ、ＭＰＥＧ−１，ＭＰＥＧ
−２の２つの方式がある。ＭＰＥＧビデオパートで取り
扱われるビデオデータは動画に関するものであり、その
動画は１秒間に数十個（例えば、30個）のフレームによ
って構成されている。ビデオデータは、シーケンス(Seq
uence)、ＧＯＰ（Group Of Pictures ）、ピクチャ、ス
ライス(Slice) 、マクロブロック(Macroblock)、ブロッ
クの順に６層の階層構造から成る。ＭＰＥＧ−１におい
てフレームはピクチャに対応している。ＭＰＥＧ−２に
おいては、フレーム又はフィールドをピクチャに対応さ
せることもできる。フィールドは、２個で１つのフレー
ムを構成している。ピクチャにフレームが対応している
構造はフレーム構造と呼ばれ、ピクチャにフィールドが
対応している構造はフィールド構造と呼ばれる。
の違いにより、現在のところ、ＭＰＥＧ−１，ＭＰＥＧ
−２の２つの方式がある。ＭＰＥＧビデオパートで取り
扱われるビデオデータは動画に関するものであり、その
動画は１秒間に数十個（例えば、30個）のフレームによ
って構成されている。ビデオデータは、シーケンス(Seq
uence)、ＧＯＰ（Group Of Pictures ）、ピクチャ、ス
ライス(Slice) 、マクロブロック(Macroblock)、ブロッ
クの順に６層の階層構造から成る。ＭＰＥＧ−１におい
てフレームはピクチャに対応している。ＭＰＥＧ−２に
おいては、フレーム又はフィールドをピクチャに対応さ
せることもできる。フィールドは、２個で１つのフレー
ムを構成している。ピクチャにフレームが対応している
構造はフレーム構造と呼ばれ、ピクチャにフィールドが
対応している構造はフィールド構造と呼ばれる。
【０００５】ＭＰＥＧでは、フレーム間予測と呼ばれる
圧縮技術を用いる。フレーム間予測は、フレーム間のデ
ータを時間的な相関に基づいて圧縮する。フレーム間予
測では、双方向予測が行われる。双方向予測とは、過去
の再生画像（又は、ピクチャ）から現在の再生画像を予
測する順方向予測と、未来の再生画像から現在の再生画
像を予測する逆方向予測とを併用することである。
圧縮技術を用いる。フレーム間予測は、フレーム間のデ
ータを時間的な相関に基づいて圧縮する。フレーム間予
測では、双方向予測が行われる。双方向予測とは、過去
の再生画像（又は、ピクチャ）から現在の再生画像を予
測する順方向予測と、未来の再生画像から現在の再生画
像を予測する逆方向予測とを併用することである。
【０００６】この双方向予測は、Ｉピクチャ（Intra-Pi
cture ），Ｐピクチャ（Predictive-Picture），Ｂピク
チャ（Bidirectionally predictive-Picture）と呼ばれ
る３つのタイプのピクチャを規定している。Ｉピクチャ
は、過去や未来の再生画像とは無関係に、独立して生成
される。Ｐピクチャは順方向予測（過去のＩピクチャま
たはＰピクチャからの予測）により生成される。Ｂピク
チャは双方向予測により生成される。双方向予測におい
てＢピクチャは、以下に示す３つの予測のうちいずれか
１つにより生成される。過去のＩピクチャまたはＰピ
クチャからの予測、未来のＩピクチャまたはＰピクチ
ャからの予測、過去および未来のＩピクチャまたはＰ
ピクチャからの予測。そして、これらＩ，Ｐ，Ｂピクチ
ャがそれぞれエンコードされる。つまり、Ｉピクチャは
過去や未来のピクチャが無くても生成される。これに対
し、Ｐピクチャは過去のピクチャが無いと生成されず、
Ｂピクチャは過去または未来のピクチャが無いと生成さ
れない。
cture ），Ｐピクチャ（Predictive-Picture），Ｂピク
チャ（Bidirectionally predictive-Picture）と呼ばれ
る３つのタイプのピクチャを規定している。Ｉピクチャ
は、過去や未来の再生画像とは無関係に、独立して生成
される。Ｐピクチャは順方向予測（過去のＩピクチャま
たはＰピクチャからの予測）により生成される。Ｂピク
チャは双方向予測により生成される。双方向予測におい
てＢピクチャは、以下に示す３つの予測のうちいずれか
１つにより生成される。過去のＩピクチャまたはＰピ
クチャからの予測、未来のＩピクチャまたはＰピクチ
ャからの予測、過去および未来のＩピクチャまたはＰ
ピクチャからの予測。そして、これらＩ，Ｐ，Ｂピクチ
ャがそれぞれエンコードされる。つまり、Ｉピクチャは
過去や未来のピクチャが無くても生成される。これに対
し、Ｐピクチャは過去のピクチャが無いと生成されず、
Ｂピクチャは過去または未来のピクチャが無いと生成さ
れない。
【０００７】フレーム間予測では、まず、Ｉピクチャが
周期的に生成される。次に、Ｉピクチャよりも数フレー
ム先のフレームがＰピクチャとして生成される。このＰ
ピクチャは、過去から現在への一方向（順方向）の予測
により生成される。続いて、Ｉピクチャの前、Ｐピクチ
ャの後に位置するフレームがＢピクチャとして生成され
る。このＢピクチャを生成するとき、順方向予測，逆方
向予測，双方向予測の３つの中から最適な予測方法が選
択される。一般的に連続した動画では、現在の画像とそ
の前後の画像とは良く似ており、異なっているのはその
一部分に過ぎない。そこで、前のフレーム（例えば、Ｉ
ピクチャ）と次のフレーム（例えば、Ｐピクチャ）とは
同じであると仮定し、両フレーム間に変化があればその
差分（Ｂピクチャ）のみを抽出して圧縮する。これによ
り、フレーム間のデータを時間的な相関に基づいて圧縮
することができる。
周期的に生成される。次に、Ｉピクチャよりも数フレー
ム先のフレームがＰピクチャとして生成される。このＰ
ピクチャは、過去から現在への一方向（順方向）の予測
により生成される。続いて、Ｉピクチャの前、Ｐピクチ
ャの後に位置するフレームがＢピクチャとして生成され
る。このＢピクチャを生成するとき、順方向予測，逆方
向予測，双方向予測の３つの中から最適な予測方法が選
択される。一般的に連続した動画では、現在の画像とそ
の前後の画像とは良く似ており、異なっているのはその
一部分に過ぎない。そこで、前のフレーム（例えば、Ｉ
ピクチャ）と次のフレーム（例えば、Ｐピクチャ）とは
同じであると仮定し、両フレーム間に変化があればその
差分（Ｂピクチャ）のみを抽出して圧縮する。これによ
り、フレーム間のデータを時間的な相関に基づいて圧縮
することができる。
【０００８】このようにＭＰＥＧビデオパートに準拠し
てエンコードされたビデオデータのデータ列（ビットス
トリーム）は、ＭＰＥＧビデオストリーム（以下、ビデ
オストリームと略す）と呼ばれる。また、ＭＰＥＧオー
ディオパートに準拠してエンコードされたオーディオデ
ータのデータ列は、ＭＰＥＧオーディオストリーム（以
下、オーディオストリームと略す）と呼ばれる。そし
て、ビデオストリームとオーディオストリームは、ＭＰ
ＥＧシステムパートに準拠して時分割多重化され、１本
のデータ列としてのＭＰＥＧシステムストリーム（以
下、システムストリームと略す）となる。システムスト
リームはマルチプレックスストリームとも呼ばれる。Ｍ
ＰＥＧ−１は主にＣＤ−ＲＯＭ(Compact Disc-Read Onl
y Memory) などの蓄積メディアに対応しており、ＭＰＥ
Ｇ−２はＭＰＥＧ−１をも含む幅広い範囲のアプリケー
ションに対応している。
てエンコードされたビデオデータのデータ列（ビットス
トリーム）は、ＭＰＥＧビデオストリーム（以下、ビデ
オストリームと略す）と呼ばれる。また、ＭＰＥＧオー
ディオパートに準拠してエンコードされたオーディオデ
ータのデータ列は、ＭＰＥＧオーディオストリーム（以
下、オーディオストリームと略す）と呼ばれる。そし
て、ビデオストリームとオーディオストリームは、ＭＰ
ＥＧシステムパートに準拠して時分割多重化され、１本
のデータ列としてのＭＰＥＧシステムストリーム（以
下、システムストリームと略す）となる。システムスト
リームはマルチプレックスストリームとも呼ばれる。Ｍ
ＰＥＧ−１は主にＣＤ−ＲＯＭ(Compact Disc-Read Onl
y Memory) などの蓄積メディアに対応しており、ＭＰＥ
Ｇ−２はＭＰＥＧ−１をも含む幅広い範囲のアプリケー
ションに対応している。
【０００９】ＭＰＥＧパートにおけるエンコードからデ
コードまでの流れは、以下のようになっている。ＭＰＥ
Ｇシステムエンコーダ（以下、システムエンコーダと略
す）は、ビデオデータとオーディオデータのそれぞれを
連係を保ちながら別個にエンコードを行い、ビデオスト
リームとオーディオストリームを生成する。次に、ＭＰ
ＥＧシステムエンコーダに装備されたマルチプレクサ
（Multiplexer ）（ＭＵＸ）は、伝送媒体または記録媒
体のフォーマットに適合するように、ビデオストリーム
とオーディオストリームの多重化を行い、システムスト
リームを生成する。そのシステムストリームは、伝送媒
体を介してＭＵＸから伝送されるか、または記録媒体に
記録される。
コードまでの流れは、以下のようになっている。ＭＰＥ
Ｇシステムエンコーダ（以下、システムエンコーダと略
す）は、ビデオデータとオーディオデータのそれぞれを
連係を保ちながら別個にエンコードを行い、ビデオスト
リームとオーディオストリームを生成する。次に、ＭＰ
ＥＧシステムエンコーダに装備されたマルチプレクサ
（Multiplexer ）（ＭＵＸ）は、伝送媒体または記録媒
体のフォーマットに適合するように、ビデオストリーム
とオーディオストリームの多重化を行い、システムスト
リームを生成する。そのシステムストリームは、伝送媒
体を介してＭＵＸから伝送されるか、または記録媒体に
記録される。
【００１０】ＭＰＥＧシステムデコーダ（以下、システ
ムデコーダと略す）に装備されたデマルチプレクサ（De
multiplexer ）（ＤＭＵＸ）は、システムストリームを
ビデオストリームとオーディオストリームに分離する。
次に、システムデコーダは各ストリームを個別にデコー
ドして、ビデオのデコード出力（以下、ビデオ出力とい
う）とオーディオのデコード出力（以下、オーディオ出
力という）を生成する。そして、ビデオ出力はディスプ
レイへ、オーディオ出力はＤ／Ａ（Digital/Analog）コ
ンバータおよび低周波増幅器を介してスピーカへそれぞ
れ出力される。
ムデコーダと略す）に装備されたデマルチプレクサ（De
multiplexer ）（ＤＭＵＸ）は、システムストリームを
ビデオストリームとオーディオストリームに分離する。
次に、システムデコーダは各ストリームを個別にデコー
ドして、ビデオのデコード出力（以下、ビデオ出力とい
う）とオーディオのデコード出力（以下、オーディオ出
力という）を生成する。そして、ビデオ出力はディスプ
レイへ、オーディオ出力はＤ／Ａ（Digital/Analog）コ
ンバータおよび低周波増幅器を介してスピーカへそれぞ
れ出力される。
【００１１】システムストリームは複数のパック（Pac
k）で構成され、各パックは複数のパケット（Packet）
で構成される。各パケットの中には、複数のアクセスユ
ニットが存在している。アクセスユニットとはデコード
再生を行うときの単位で、ビデオストリームの場合は１
つのピクチャに対応し、オーディオストリームの場合は
１つのオーディオフレームに対応している。
k）で構成され、各パックは複数のパケット（Packet）
で構成される。各パケットの中には、複数のアクセスユ
ニットが存在している。アクセスユニットとはデコード
再生を行うときの単位で、ビデオストリームの場合は１
つのピクチャに対応し、オーディオストリームの場合は
１つのオーディオフレームに対応している。
【００１２】システムエンコーダは、パックの先頭にパ
ックヘッダを付与し、パケットの先頭にパケットヘッダ
を付与する。パックヘッダは、ＳＣＲ（System Clock R
eference）と呼ばれる同期再生用の基準時刻等の参照情
報を含む。ここで、再生とはビデオ出力とオーディオ出
力の外部への出力を意味する。
ックヘッダを付与し、パケットの先頭にパケットヘッダ
を付与する。パックヘッダは、ＳＣＲ（System Clock R
eference）と呼ばれる同期再生用の基準時刻等の参照情
報を含む。ここで、再生とはビデオ出力とオーディオ出
力の外部への出力を意味する。
【００１３】パケットヘッダは、続くデータがビデオデ
ータかオーディオデータかを識別するための情報や、タ
イムスタンプ（Time Stamp）（以下、ＴＳと略す）と呼
ばれるデコード再生の時刻を管理するための情報を含
む。パケット長は、伝送媒体やアプリケーションに強く
依存し、例えば、ＡＴＭ（Asynchronous Transfer Mod
e）のように、53バイトと短いものや、ＣＤ−ＲＯＭの
ように4096バイトと長いものがある。そして、パケット
長の上限は、64K バイトに定められている。
ータかオーディオデータかを識別するための情報や、タ
イムスタンプ（Time Stamp）（以下、ＴＳと略す）と呼
ばれるデコード再生の時刻を管理するための情報を含
む。パケット長は、伝送媒体やアプリケーションに強く
依存し、例えば、ＡＴＭ（Asynchronous Transfer Mod
e）のように、53バイトと短いものや、ＣＤ−ＲＯＭの
ように4096バイトと長いものがある。そして、パケット
長の上限は、64K バイトに定められている。
【００１４】例えば、ＣＤ−ＲＯＭにおけるデータの記
録は、セクタ（Sector）単位で連続して行われ、そのデ
ータの読み出しは、ＣＤ−ＲＯＭプレーヤによって毎秒
75セクタの一定速度で行われる。ＣＤ−ＲＯＭにおい
て、各セクタはそれぞれ１つのパックに対応し、パック
とパケットは同じである。
録は、セクタ（Sector）単位で連続して行われ、そのデ
ータの読み出しは、ＣＤ−ＲＯＭプレーヤによって毎秒
75セクタの一定速度で行われる。ＣＤ−ＲＯＭにおい
て、各セクタはそれぞれ１つのパックに対応し、パック
とパケットは同じである。
【００１５】システムエンコーダは、パケットの中にア
クセスユニットの先頭がある場合、パケットヘッダにそ
のアクセスユニットに対応するＴＳを付加し、パケット
の中にアクセスユニットの先頭がない場合、ＴＳを付加
しない。また、システムエンコーダは、パケットの中に
２つ以上のアクセスユニットの先頭がある場合、パケッ
トヘッダに最初のアクセスユニットに対応するＴＳだけ
を付加する。
クセスユニットの先頭がある場合、パケットヘッダにそ
のアクセスユニットに対応するＴＳを付加し、パケット
の中にアクセスユニットの先頭がない場合、ＴＳを付加
しない。また、システムエンコーダは、パケットの中に
２つ以上のアクセスユニットの先頭がある場合、パケッ
トヘッダに最初のアクセスユニットに対応するＴＳだけ
を付加する。
【００１６】ＴＳには、ＰＴＳ（Presentation Time St
amp ）とＤＴＳ（Decoding Time Stamp ）の２種類があ
る。ＭＰＥＧシステムパートは、ＳＴＤ（System Targe
t Decoder ）と呼ばれる仮想的な基準デコーダによっ
て、デコードの標準を規定している。ＳＴＤの基準クロ
ックとなるのは、ＳＴＣ（System Time Clock ）とよば
れる同期信号である。
amp ）とＤＴＳ（Decoding Time Stamp ）の２種類があ
る。ＭＰＥＧシステムパートは、ＳＴＤ（System Targe
t Decoder ）と呼ばれる仮想的な基準デコーダによっ
て、デコードの標準を規定している。ＳＴＤの基準クロ
ックとなるのは、ＳＴＣ（System Time Clock ）とよば
れる同期信号である。
【００１７】ＰＴＳは再生出力の時刻を管理するための
情報である。このＰＴＳの精度は、90kHz のクロックで
計測した値が32ビット長で表される。システムデコーダ
はＰＴＳとＳＴＣが一致したときに、そのＰＴＳが付加
されているアクセスユニットをデコードし、再生出力を
生成する。
情報である。このＰＴＳの精度は、90kHz のクロックで
計測した値が32ビット長で表される。システムデコーダ
はＰＴＳとＳＴＣが一致したときに、そのＰＴＳが付加
されているアクセスユニットをデコードし、再生出力を
生成する。
【００１８】前記したようにＭＰＥＧビデオパートでは
フレーム間予測技術を用いるため、ＩピクチャとＰピク
チャはＢピクチャよりも先行してビデオストリームとし
て送出される。このため、システムデコーダは、ビデオ
ストリームを受け取ると、そのビデオストリームの各ピ
クチャの先頭に付くピクチャヘッダに基づいて、ピクチ
ャの順番を元の順番に並び替えてデコードし、ビデオ出
力を生成する。ＤＴＳは、ピクチャの並び替え後のデコ
ード開始時刻を管理するための情報である。システムエ
ンコーダは、ＰＴＳとＤＴＳが異なる場合にはその両方
をパケットヘッダに付加し、一致する場合にはＰＴＳだ
けを付加する。具体的には、Ｂピクチャのあるビデオス
トリームにおいて、ＩピクチャとＰピクチャが存在する
パケットにはＰＴＳとＤＴＳの両方が付加され、Ｂピク
チャが存在するパケットにはＰＴＳだけが付加される。
また、ＢピクチャのないビデオストリームにおいてはＰ
ＴＳだけが付加される。
フレーム間予測技術を用いるため、ＩピクチャとＰピク
チャはＢピクチャよりも先行してビデオストリームとし
て送出される。このため、システムデコーダは、ビデオ
ストリームを受け取ると、そのビデオストリームの各ピ
クチャの先頭に付くピクチャヘッダに基づいて、ピクチ
ャの順番を元の順番に並び替えてデコードし、ビデオ出
力を生成する。ＤＴＳは、ピクチャの並び替え後のデコ
ード開始時刻を管理するための情報である。システムエ
ンコーダは、ＰＴＳとＤＴＳが異なる場合にはその両方
をパケットヘッダに付加し、一致する場合にはＰＴＳだ
けを付加する。具体的には、Ｂピクチャのあるビデオス
トリームにおいて、ＩピクチャとＰピクチャが存在する
パケットにはＰＴＳとＤＴＳの両方が付加され、Ｂピク
チャが存在するパケットにはＰＴＳだけが付加される。
また、ＢピクチャのないビデオストリームにおいてはＰ
ＴＳだけが付加される。
【００１９】ＳＣＲはＳＴＣの値をシステムエンコーダ
で意図された値にセットしたり校正したりするための情
報である。このＳＣＲの精度は、ＭＰＥＧ−１では90kH
z のクロックで計測した値が32ビット長で表され、ＭＰ
ＥＧ−２では27kHz のクロックで計測した値が42ビット
長で表される。ＳＣＲは、ＭＰＥＧ−１では５バイト
で、ＭＰＥＧ−２では６バイトで伝送され、システムデ
コーダは、その最終バイトの到着の瞬間にＳＣＲの値に
応じてＳＴＣをセットする。
で意図された値にセットしたり校正したりするための情
報である。このＳＣＲの精度は、ＭＰＥＧ−１では90kH
z のクロックで計測した値が32ビット長で表され、ＭＰ
ＥＧ−２では27kHz のクロックで計測した値が42ビット
長で表される。ＳＣＲは、ＭＰＥＧ−１では５バイト
で、ＭＰＥＧ−２では６バイトで伝送され、システムデ
コーダは、その最終バイトの到着の瞬間にＳＣＲの値に
応じてＳＴＣをセットする。
【００２０】図１０（ａ）は、システムストリームの一
例を示す。１つのパックはパックヘッダＨ及び各パケッ
トＶ１，Ｖ２，Ａ１…Ｖ６，Ｖ７から構成される。パケ
ットは、ビデオデータの各パケットＶ１〜Ｖ７とオーデ
ィオデータの各パケットＡ１〜Ａ３とを含む。これらの
パケットは、ビデオデータ及びオーディオデータの一方
について見れば番号順に並べられているものの、ビデオ
データパケット及びオーディオデータパケットは相手の
中に混在している。例えば、ビデオデータのパケットＶ
１，Ｖ２の次にはオーディオデータのパケットＡ１が続
き、その次にはビデオデータのパケットＶ３が続き、更
にその後にはオーディオデータのパケットＡ２，Ａ３が
続いている。ここで、パックヘッダＨにはＳＣＲが、パ
ケットＶ１のパケットヘッダにはＰＴＳ(V1)が、パケッ
トＡ１のパケットヘッダにはＰＴＳ(A1)が、パケットＶ
６のパケットヘッダにはＰＴＳ(V6)がそれぞれ付加され
ている。従って、図１０（ｂ）に示すように、各パケッ
トＶ１〜Ｖ５でアクセスユニットαが、図１０（ｃ）に
示すように各パケットＡ１〜Ａ３でアクセスユニットβ
が、図１０（ｄ）に示すように各パケットＶ６，Ｖ７で
アクセスユニットγが構成される。この場合、アクセス
ユニットα，γはそれぞれ１つのピクチャに対応し、ア
クセスユニットβは１つのオーディオフレームに対応し
ている。尚、図１０（ａ）〜図１０（ｄ）では、ＤＴＳ
については省略してある。
例を示す。１つのパックはパックヘッダＨ及び各パケッ
トＶ１，Ｖ２，Ａ１…Ｖ６，Ｖ７から構成される。パケ
ットは、ビデオデータの各パケットＶ１〜Ｖ７とオーデ
ィオデータの各パケットＡ１〜Ａ３とを含む。これらの
パケットは、ビデオデータ及びオーディオデータの一方
について見れば番号順に並べられているものの、ビデオ
データパケット及びオーディオデータパケットは相手の
中に混在している。例えば、ビデオデータのパケットＶ
１，Ｖ２の次にはオーディオデータのパケットＡ１が続
き、その次にはビデオデータのパケットＶ３が続き、更
にその後にはオーディオデータのパケットＡ２，Ａ３が
続いている。ここで、パックヘッダＨにはＳＣＲが、パ
ケットＶ１のパケットヘッダにはＰＴＳ(V1)が、パケッ
トＡ１のパケットヘッダにはＰＴＳ(A1)が、パケットＶ
６のパケットヘッダにはＰＴＳ(V6)がそれぞれ付加され
ている。従って、図１０（ｂ）に示すように、各パケッ
トＶ１〜Ｖ５でアクセスユニットαが、図１０（ｃ）に
示すように各パケットＡ１〜Ａ３でアクセスユニットβ
が、図１０（ｄ）に示すように各パケットＶ６，Ｖ７で
アクセスユニットγが構成される。この場合、アクセス
ユニットα，γはそれぞれ１つのピクチャに対応し、ア
クセスユニットβは１つのオーディオフレームに対応し
ている。尚、図１０（ａ）〜図１０（ｄ）では、ＤＴＳ
については省略してある。
【００２１】図１１は、従来のシステムデコーダ１１１
のブロック回路を示す。システムデコーダ１１１は、Ｍ
ＰＥＧオーディオデコーダ１１２、ＭＰＥＧビデオデコ
ーダ１１３、及びオーディオビデオパーサ（ＡＶパー
サ）１１４から構成される。ＡＶパーサ１１４内にはデ
マルチプレクサ（Demultiplexer ）（ＤＭＵＸ）１１５
が備えられている。
のブロック回路を示す。システムデコーダ１１１は、Ｍ
ＰＥＧオーディオデコーダ１１２、ＭＰＥＧビデオデコ
ーダ１１３、及びオーディオビデオパーサ（ＡＶパー
サ）１１４から構成される。ＡＶパーサ１１４内にはデ
マルチプレクサ（Demultiplexer ）（ＤＭＵＸ）１１５
が備えられている。
【００２２】ＡＶパーサ１１４は、外部から転送されて
きたシステムストリームを入力する。ＤＭＵＸ１１５
は、システムストリームのパケットヘッダに基づいて、
システムストリームをビデオストリームとオーディオス
トリームに分離する。すなわち、図１０（ａ）に示すシ
ステムストリームは、ビデオデータの各パケットＶ１〜
Ｖ７から構成されるビデオストリームと、オーディオデ
ータの各パケットＡ１〜Ａ３から構成されるオーディオ
ストリームとに分離される。
きたシステムストリームを入力する。ＤＭＵＸ１１５
は、システムストリームのパケットヘッダに基づいて、
システムストリームをビデオストリームとオーディオス
トリームに分離する。すなわち、図１０（ａ）に示すシ
ステムストリームは、ビデオデータの各パケットＶ１〜
Ｖ７から構成されるビデオストリームと、オーディオデ
ータの各パケットＡ１〜Ａ３から構成されるオーディオ
ストリームとに分離される。
【００２３】また、ＡＶパーサ１１４は、システムスト
リームからＳＣＲ，オーディオのＰＴＳ（以下、ＰＴＳ
(A) という），ビデオのＰＴＳ（以下、ＰＴＳ(V) とい
う）をそれぞれ分離する。そして、ＡＶパーサ１１４
は、オーディオストリーム，ＳＣＲ，ＰＴＳ(A) をそれ
ぞれオーディオデコーダ１１２へ出力し、ビデオストリ
ーム，ＳＣＲ，ＰＴＳ(V) をそれぞれビデオデコーダ１
１３へ出力する。
リームからＳＣＲ，オーディオのＰＴＳ（以下、ＰＴＳ
(A) という），ビデオのＰＴＳ（以下、ＰＴＳ(V) とい
う）をそれぞれ分離する。そして、ＡＶパーサ１１４
は、オーディオストリーム，ＳＣＲ，ＰＴＳ(A) をそれ
ぞれオーディオデコーダ１１２へ出力し、ビデオストリ
ーム，ＳＣＲ，ＰＴＳ(V) をそれぞれビデオデコーダ１
１３へ出力する。
【００２４】オーディオデコーダ１１２は、オーディオ
ストリームをＭＰＥＧオーディオパートに準拠してデコ
ードし、オーディオ出力を生成する。ビデオデコーダ１
１３は、ビデオストリームをＭＰＥＧビデオパートに準
拠してデコードし、ビデオ出力を生成する。ビデオ出力
はディスプレイ１１６へ、オーディオ出力はＤ／Ａコン
バータおよび低周波増幅器を備えたオーディオ再生装置
１１７を介してスピーカ１１８へそれぞれ出力される。
ストリームをＭＰＥＧオーディオパートに準拠してデコ
ードし、オーディオ出力を生成する。ビデオデコーダ１
１３は、ビデオストリームをＭＰＥＧビデオパートに準
拠してデコードし、ビデオ出力を生成する。ビデオ出力
はディスプレイ１１６へ、オーディオ出力はＤ／Ａコン
バータおよび低周波増幅器を備えたオーディオ再生装置
１１７を介してスピーカ１１８へそれぞれ出力される。
【００２５】ここで、オーディオデコーダ１１２及びビ
デオデコーダ１１３はそれぞれ、ＳＣＲとＰＴＳに基づ
いてオーディオ出力とビデオ出力の同期再生を行う。す
なわち、オーディオデコーダ１１２は、ＳＣＲとＰＴＳ
(A) （ＰＴＳ(A1)）に基づいてオーディオ出力の再生時
刻（再生タイミング）を設定し、図１０（ｄ）に示すよ
うに、アクセスユニットγの再生を時刻ｔ３で開始す
る。ビデオデコーダ１１３は、ＳＣＲとＰＴＳ(V) （Ｐ
ＴＳ(V1)，ＰＴＳ(V6)）に基づいてビデオ出力の再生時
刻（再生タイミング）を設定し、図１０（ｂ）及び図１
０（ｃ）に示すように、各アクセスユニットα，βの再
生を各時刻ｔ１，ｔ２で開始する。このとき、オーディ
オデコーダ１１２におけるオーディオ出力の再生時刻の
設定と、ビデオデコーダ１１３におけるビデオ出力の再
生時刻の設定とは、各ＰＴＳ(A) ，ＰＴＳ(V) に従って
それぞれ別個に行われる。
デオデコーダ１１３はそれぞれ、ＳＣＲとＰＴＳに基づ
いてオーディオ出力とビデオ出力の同期再生を行う。す
なわち、オーディオデコーダ１１２は、ＳＣＲとＰＴＳ
(A) （ＰＴＳ(A1)）に基づいてオーディオ出力の再生時
刻（再生タイミング）を設定し、図１０（ｄ）に示すよ
うに、アクセスユニットγの再生を時刻ｔ３で開始す
る。ビデオデコーダ１１３は、ＳＣＲとＰＴＳ(V) （Ｐ
ＴＳ(V1)，ＰＴＳ(V6)）に基づいてビデオ出力の再生時
刻（再生タイミング）を設定し、図１０（ｂ）及び図１
０（ｃ）に示すように、各アクセスユニットα，βの再
生を各時刻ｔ１，ｔ２で開始する。このとき、オーディ
オデコーダ１１２におけるオーディオ出力の再生時刻の
設定と、ビデオデコーダ１１３におけるビデオ出力の再
生時刻の設定とは、各ＰＴＳ(A) ，ＰＴＳ(V) に従って
それぞれ別個に行われる。
【００２６】
【発明が解決しようとする課題】オーディオ出力とビデ
オ出力の同期再生においては、「リップシンク」を考慮
する必要がある。リップシンクとは、ディスプレイに映
し出される人物の口の動きと音声との同期がとれている
ことをいう。口の動きよりも音声の方が早くなったり、
逆に遅くなったりする状態を、リップシンクにずれがあ
るという。リップシンクのずれは、人間の聴覚の検知限
界以下であれば問題とはならない。しかし、検知限界以
上であると視聴者は違和感を覚える。一般に、リップシ
ンクのずれの検知限界は、約数ミリ秒であるといわれて
いる。
オ出力の同期再生においては、「リップシンク」を考慮
する必要がある。リップシンクとは、ディスプレイに映
し出される人物の口の動きと音声との同期がとれている
ことをいう。口の動きよりも音声の方が早くなったり、
逆に遅くなったりする状態を、リップシンクにずれがあ
るという。リップシンクのずれは、人間の聴覚の検知限
界以下であれば問題とはならない。しかし、検知限界以
上であると視聴者は違和感を覚える。一般に、リップシ
ンクのずれの検知限界は、約数ミリ秒であるといわれて
いる。
【００２７】図１１に示す従来のシステムデコーダ１１
１では、リップシンクを十分に達成することができな
い。この原因は、ＳＴＤ（基準デコーダ）のデコード処
理時間、すなわちＳＴＤの内部遅延時間を零と仮定して
いるためである。実際のオーディオデコーダ１１２およ
びビデオデコーダ１１３のデコード処理時間は極めて短
いが０ではない。そのデコード処理時間（内部遅延時
間）は、各デコーダ１１２，１１３で異なる上に、処理
されるアクセスユニットのデータ量によっても異なる。
例えば、図１０（ｂ）〜図１０（ｄ）に示すような各ア
クセスユニットα〜γを構成するパケットの数は、通常
異なる上に、各パケットのパケット長も必ずしも同一で
はない。従って、通常各アクセスユニットα〜γのデー
タ量は異なったものになる。
１では、リップシンクを十分に達成することができな
い。この原因は、ＳＴＤ（基準デコーダ）のデコード処
理時間、すなわちＳＴＤの内部遅延時間を零と仮定して
いるためである。実際のオーディオデコーダ１１２およ
びビデオデコーダ１１３のデコード処理時間は極めて短
いが０ではない。そのデコード処理時間（内部遅延時
間）は、各デコーダ１１２，１１３で異なる上に、処理
されるアクセスユニットのデータ量によっても異なる。
例えば、図１０（ｂ）〜図１０（ｄ）に示すような各ア
クセスユニットα〜γを構成するパケットの数は、通常
異なる上に、各パケットのパケット長も必ずしも同一で
はない。従って、通常各アクセスユニットα〜γのデー
タ量は異なったものになる。
【００２８】そこで、上記のような欠点を克服するため
に、ＰＴＳ(V) とＰＴＳ(A) の差分の算出結果に応じて
ビデオ出力またはオーディオ出力のいずれか一方を遅延
させることにより、両者の同期を図る方法が提案されて
いる。しかし、この方法は、ビデオ出力またはオーディ
オ出力を遅延させるための遅延メモリを必要とする。こ
のことは回路規模の拡大化及びコストの増大を招く。さ
らに、遅延メモリの正確な制御は困難であると考えられ
ている。仮に、その制御をＡＶパーサ１１４が行うとす
れば、ＡＶパーサ１１４に対するソフトウェア的な負荷
を重くし、ＡＶパーサ１１４の動作に支障をきたす。
に、ＰＴＳ(V) とＰＴＳ(A) の差分の算出結果に応じて
ビデオ出力またはオーディオ出力のいずれか一方を遅延
させることにより、両者の同期を図る方法が提案されて
いる。しかし、この方法は、ビデオ出力またはオーディ
オ出力を遅延させるための遅延メモリを必要とする。こ
のことは回路規模の拡大化及びコストの増大を招く。さ
らに、遅延メモリの正確な制御は困難であると考えられ
ている。仮に、その制御をＡＶパーサ１１４が行うとす
れば、ＡＶパーサ１１４に対するソフトウェア的な負荷
を重くし、ＡＶパーサ１１４の動作に支障をきたす。
【００２９】本発明は上記問題点を解決するためになさ
れたものであり、以下の目的を有するものである。 １〕オーディオ出力の再生されるタイミングを正確に得
ることが可能なＭＰＥＧオーディオデコーダを提供す
る。
れたものであり、以下の目的を有するものである。 １〕オーディオ出力の再生されるタイミングを正確に得
ることが可能なＭＰＥＧオーディオデコーダを提供す
る。
【００３０】２〕ビデオ出力の再生されるタイミングを
正確に得ることが可能なＭＰＥＧビデオデコーダを提供
する。 ３〕オーディオ出力とビデオ出力の同期を十分にとるこ
とが可能なデコーダおよびＭＰＥＧシステムデコーダを
提供する。
正確に得ることが可能なＭＰＥＧビデオデコーダを提供
する。 ３〕オーディオ出力とビデオ出力の同期を十分にとるこ
とが可能なデコーダおよびＭＰＥＧシステムデコーダを
提供する。
【００３１】
【課題を解決するための手段】請求項１に記載の発明
は、オーディオストリームを順次蓄積するビットバッフ
ァと、ビットバッファから読み出されたオーディオスト
リームをＭＰＥＧオーディオパートに準拠してデコード
し、オーディオ出力を生成するデコードコア回路とを備
え、ビットバッファからオーディオストリームが読み出
されるのに要する時間と、デコードコア回路におけるデ
コード処理時間と、外部から転送されてきたＳＣＲおよ
びオーディオのタイムスタンプとに基づいてオーディオ
出力の再生タイミングを計算し、その再生タイミングに
従ってオーディオ出力を生成することをその要旨とす
る。
は、オーディオストリームを順次蓄積するビットバッフ
ァと、ビットバッファから読み出されたオーディオスト
リームをＭＰＥＧオーディオパートに準拠してデコード
し、オーディオ出力を生成するデコードコア回路とを備
え、ビットバッファからオーディオストリームが読み出
されるのに要する時間と、デコードコア回路におけるデ
コード処理時間と、外部から転送されてきたＳＣＲおよ
びオーディオのタイムスタンプとに基づいてオーディオ
出力の再生タイミングを計算し、その再生タイミングに
従ってオーディオ出力を生成することをその要旨とす
る。
【００３２】請求項２に記載の発明は、ビデオストリー
ムを順次蓄積するビットバッファと、ビットバッファか
ら読み出されたビデオストリームをＭＰＥＧビデオパー
トに準拠してデコードし、ビデオ出力を生成するデコー
ドコア回路とを備え、ビットバッファからビデオストリ
ームが読み出されるのに要する時間と、デコードコア回
路におけるデコード処理時間と、外部から転送されてき
たＳＣＲおよびビデオのタイムスタンプとに基づいてビ
デオ出力の再生タイミングを計算し、その再生タイミン
グに従ってビデオ出力を生成することをその要旨とす
る。
ムを順次蓄積するビットバッファと、ビットバッファか
ら読み出されたビデオストリームをＭＰＥＧビデオパー
トに準拠してデコードし、ビデオ出力を生成するデコー
ドコア回路とを備え、ビットバッファからビデオストリ
ームが読み出されるのに要する時間と、デコードコア回
路におけるデコード処理時間と、外部から転送されてき
たＳＣＲおよびビデオのタイムスタンプとに基づいてビ
デオ出力の再生タイミングを計算し、その再生タイミン
グに従ってビデオ出力を生成することをその要旨とす
る。
【００３３】請求項３に記載の発明は、外部から転送さ
れてきたＭＰＥＧシステムストリームについて、ＭＰＥ
Ｇシステムストリームのパケットヘッダに基づき、ＭＰ
ＥＧシステムストリームをＭＰＥＧビデオストリームと
ＭＰＥＧオーディオストリームに分離するデマルチプレ
クサと、ＭＰＥＧシステムストリームからＳＣＲとオー
ディオのタイムスタンプとビデオのタイムスタンプとを
それぞれ分離する分離手段と、オーディオストリームを
順次蓄積するオーディオビットバッファと、オーディオ
ビットバッファから読み出されたオーディオストリーム
をＭＰＥＧオーディオパートに準拠してデコードし、オ
ーディオ出力を生成するオーディオデコードコア回路と
を備え、オーディオビットバッファからオーディオスト
リームが読み出されるのに要する時間と、オーディオデ
コードコア回路におけるデコード処理時間と、外部から
転送されてきたＳＣＲおよびオーディオのタイムスタン
プとに基づいてオーディオ出力の再生タイミングを計算
し、その再生タイミングに従ってオーディオ出力を生成
するＭＰＥＧオーディオデコーダと、ビデオストリーム
を順次蓄積するビデオビットバッファと、ビデオビット
バッファから読み出されたビデオストリームをＭＰＥＧ
ビデオパートに準拠してデコードし、ビデオ出力を生成
するビデオデコードコア回路とを備え、ビットバッファ
からビデオストリームが読み出されるのに要する時間
と、ビデオデコードコア回路におけるデコード処理時間
と、外部から転送されてきたＳＣＲおよびビデオのタイ
ムスタンプとに基づいてビデオ出力の再生タイミングを
計算し、その再生タイミングに従ってビデオ出力を生成
するＭＰＥＧビデオデコーダとを備えたことをその要旨
とする。
れてきたＭＰＥＧシステムストリームについて、ＭＰＥ
Ｇシステムストリームのパケットヘッダに基づき、ＭＰ
ＥＧシステムストリームをＭＰＥＧビデオストリームと
ＭＰＥＧオーディオストリームに分離するデマルチプレ
クサと、ＭＰＥＧシステムストリームからＳＣＲとオー
ディオのタイムスタンプとビデオのタイムスタンプとを
それぞれ分離する分離手段と、オーディオストリームを
順次蓄積するオーディオビットバッファと、オーディオ
ビットバッファから読み出されたオーディオストリーム
をＭＰＥＧオーディオパートに準拠してデコードし、オ
ーディオ出力を生成するオーディオデコードコア回路と
を備え、オーディオビットバッファからオーディオスト
リームが読み出されるのに要する時間と、オーディオデ
コードコア回路におけるデコード処理時間と、外部から
転送されてきたＳＣＲおよびオーディオのタイムスタン
プとに基づいてオーディオ出力の再生タイミングを計算
し、その再生タイミングに従ってオーディオ出力を生成
するＭＰＥＧオーディオデコーダと、ビデオストリーム
を順次蓄積するビデオビットバッファと、ビデオビット
バッファから読み出されたビデオストリームをＭＰＥＧ
ビデオパートに準拠してデコードし、ビデオ出力を生成
するビデオデコードコア回路とを備え、ビットバッファ
からビデオストリームが読み出されるのに要する時間
と、ビデオデコードコア回路におけるデコード処理時間
と、外部から転送されてきたＳＣＲおよびビデオのタイ
ムスタンプとに基づいてビデオ出力の再生タイミングを
計算し、その再生タイミングに従ってビデオ出力を生成
するＭＰＥＧビデオデコーダとを備えたことをその要旨
とする。
【００３４】請求項４に記載の発明は、オーディオのタ
イムスタンプを順次蓄積するレジスタと、オーディオス
トリームを順次蓄積するビットバッファと、ビットバッ
ファから読み出されたオーディオストリームをＭＰＥＧ
オーディオパートに準拠してデコードし、オーディオ出
力を生成するデコードコア回路と、ビットバッファから
オーディオストリームが読み出されるのに要する時間
と、デコードコア回路におけるデコード処理時間と、外
部から転送されてきたＳＣＲと、レジスタから読み出さ
れたオーディオのタイムスタンプとに基づいてオーディ
オ出力の再生タイミングを計算し、その再生タイミング
に従ってデコードコア回路を制御する制御回路とを備え
たことをその要旨とする。
イムスタンプを順次蓄積するレジスタと、オーディオス
トリームを順次蓄積するビットバッファと、ビットバッ
ファから読み出されたオーディオストリームをＭＰＥＧ
オーディオパートに準拠してデコードし、オーディオ出
力を生成するデコードコア回路と、ビットバッファから
オーディオストリームが読み出されるのに要する時間
と、デコードコア回路におけるデコード処理時間と、外
部から転送されてきたＳＣＲと、レジスタから読み出さ
れたオーディオのタイムスタンプとに基づいてオーディ
オ出力の再生タイミングを計算し、その再生タイミング
に従ってデコードコア回路を制御する制御回路とを備え
たことをその要旨とする。
【００３５】請求項５に記載の発明は、ビデオのタイム
スタンプを順次蓄積するレジスタと、ビデオストリーム
を順次蓄積するビットバッファと、ビットバッファから
読み出されたビデオストリームをＭＰＥＧビデオパート
に準拠してデコードし、ビデオ出力を生成するデコード
コア回路と、ビットバッファからビデオストリームが読
み出されるのに要する時間と、デコードコア回路におけ
るデコード処理時間と、外部から転送されてきたＳＣＲ
と、レジスタから読み出されたビデオのタイムスタンプ
とに基づいてビデオ出力の再生タイミングを計算し、そ
の再生タイミングに従ってデコードコア回路を制御する
制御回路とを備えたことをその要旨とする。
スタンプを順次蓄積するレジスタと、ビデオストリーム
を順次蓄積するビットバッファと、ビットバッファから
読み出されたビデオストリームをＭＰＥＧビデオパート
に準拠してデコードし、ビデオ出力を生成するデコード
コア回路と、ビットバッファからビデオストリームが読
み出されるのに要する時間と、デコードコア回路におけ
るデコード処理時間と、外部から転送されてきたＳＣＲ
と、レジスタから読み出されたビデオのタイムスタンプ
とに基づいてビデオ出力の再生タイミングを計算し、そ
の再生タイミングに従ってデコードコア回路を制御する
制御回路とを備えたことをその要旨とする。
【００３６】請求項６に記載の発明は、外部から転送さ
れてきたオーディオのタイムスタンプを順次蓄積するレ
ジスタと、外部から転送されてきたオーディオストリー
ムを順次蓄積するビットバッファと、ビットバッファか
ら読み出されたオーディオストリームをＭＰＥＧオーデ
ィオパートに準拠してデコードし、オーディオ出力を生
成するデコードコア回路と、ビットバッファからオーデ
ィオストリームが読み出されるのに要する時間と、デコ
ードコア回路におけるデコード処理時間と、外部から転
送されてきたＳＣＲと、レジスタから読み出されたオー
ディオのタイムスタンプとに基づいてオーディオ出力の
再生タイミングを計算し、その再生タイミングに従って
デコードコア回路を制御する制御回路とを備えたことを
その要旨とする。
れてきたオーディオのタイムスタンプを順次蓄積するレ
ジスタと、外部から転送されてきたオーディオストリー
ムを順次蓄積するビットバッファと、ビットバッファか
ら読み出されたオーディオストリームをＭＰＥＧオーデ
ィオパートに準拠してデコードし、オーディオ出力を生
成するデコードコア回路と、ビットバッファからオーデ
ィオストリームが読み出されるのに要する時間と、デコ
ードコア回路におけるデコード処理時間と、外部から転
送されてきたＳＣＲと、レジスタから読み出されたオー
ディオのタイムスタンプとに基づいてオーディオ出力の
再生タイミングを計算し、その再生タイミングに従って
デコードコア回路を制御する制御回路とを備えたことを
その要旨とする。
【００３７】請求項７に記載の発明は、外部から転送さ
れてきたビデオのタイムスタンプを順次蓄積するレジス
タと、外部から転送されてきたビデオストリームを順次
蓄積するビットバッファと、ビットバッファから読み出
されたビデオストリームをＭＰＥＧビデオパートに準拠
してデコードし、ビデオ出力を生成するデコードコア回
路と、ビットバッファからビデオストリームが読み出さ
れるのに要する時間と、デコードコア回路におけるデコ
ード処理時間と、外部から転送されてきたＳＣＲと、レ
ジスタから読み出されたビデオのタイムスタンプとに基
づいてビデオ出力の再生タイミングを計算し、その再生
タイミングに従ってデコードコア回路を制御する制御回
路とを備えたことをその要旨とする。
れてきたビデオのタイムスタンプを順次蓄積するレジス
タと、外部から転送されてきたビデオストリームを順次
蓄積するビットバッファと、ビットバッファから読み出
されたビデオストリームをＭＰＥＧビデオパートに準拠
してデコードし、ビデオ出力を生成するデコードコア回
路と、ビットバッファからビデオストリームが読み出さ
れるのに要する時間と、デコードコア回路におけるデコ
ード処理時間と、外部から転送されてきたＳＣＲと、レ
ジスタから読み出されたビデオのタイムスタンプとに基
づいてビデオ出力の再生タイミングを計算し、その再生
タイミングに従ってデコードコア回路を制御する制御回
路とを備えたことをその要旨とする。
【００３８】請求項８に記載の発明は、外部から転送さ
れてきたＭＰＥＧシステムストリームについて、ＭＰＥ
Ｇシステムストリームのパケットヘッダに基づき、ＭＰ
ＥＧシステムストリームをＭＰＥＧビデオストリームと
ＭＰＥＧオーディオストリームに分離するデマルチプレ
クサと、ＭＰＥＧシステムストリームからＳＣＲとオー
ディオのタイムスタンプとビデオのタイムスタンプとを
それぞれ分離する分離手段と、オーディオレジスタとオ
ーディオビットバッファとオーディオデコードコア回路
とオーディオ制御回路とから構成されるＭＰＥＧオーデ
ィオデコーダと、ビデオレジスタとビデオビットバッフ
ァとビデオデコードコア回路とビデオ制御回路とから構
成されるＭＰＥＧビデオデコーダとを備えたＭＰＥＧシ
ステムデコーダであり、前記オーディオレジスタは、分
離手段から転送されてきたオーディオのタイムスタンプ
を順次蓄積し、前記オーディオビットバッファは、デマ
ルチプレクサから転送されてきたオーディオストリーム
を順次蓄積し、前記オーディオデコードコア回路は、ビ
ットバッファから読み出されたオーディオストリームを
ＭＰＥＧオーディオパートに準拠してデコードし、オー
ディオ出力を生成し、前記オーディオ制御回路は、オー
ディオビットバッファからオーディオストリームが読み
出されるのに要する時間と、オーディオデコードコア回
路におけるデコード処理時間と、分離手段から転送され
てきたＳＣＲと、レジスタから読み出されたオーディオ
のタイムスタンプとに基づいてオーディオ出力の再生タ
イミングを計算し、その再生タイミングに従ってオーデ
ィオデコードコア回路を制御し、前記ビデオレジスタ
は、分離手段から転送されてきたビデオのタイムスタン
プを順次蓄積し、前記ビデオビットバッファは、デマル
チプレクサから転送されてきたビデオストリームを順次
蓄積し、前記ビデオデコードコア回路は、ビットバッフ
ァから読み出されたビデオストリームをＭＰＥＧビデオ
パートに準拠してデコードし、ビデオ出力を生成し、前
記ビデオ制御回路は、ビデオビットバッファからビデオ
ストリームが読み出されるのに要する時間と、ビデオデ
コードコア回路におけるデコード処理時間と、分離手段
から転送されてきたＳＣＲと、レジスタから読み出され
たビデオのタイムスタンプとに基づいてビデオ出力の再
生タイミングを計算し、その再生タイミングに従ってビ
デオデコードコア回路を制御することをその要旨とす
る。
れてきたＭＰＥＧシステムストリームについて、ＭＰＥ
Ｇシステムストリームのパケットヘッダに基づき、ＭＰ
ＥＧシステムストリームをＭＰＥＧビデオストリームと
ＭＰＥＧオーディオストリームに分離するデマルチプレ
クサと、ＭＰＥＧシステムストリームからＳＣＲとオー
ディオのタイムスタンプとビデオのタイムスタンプとを
それぞれ分離する分離手段と、オーディオレジスタとオ
ーディオビットバッファとオーディオデコードコア回路
とオーディオ制御回路とから構成されるＭＰＥＧオーデ
ィオデコーダと、ビデオレジスタとビデオビットバッフ
ァとビデオデコードコア回路とビデオ制御回路とから構
成されるＭＰＥＧビデオデコーダとを備えたＭＰＥＧシ
ステムデコーダであり、前記オーディオレジスタは、分
離手段から転送されてきたオーディオのタイムスタンプ
を順次蓄積し、前記オーディオビットバッファは、デマ
ルチプレクサから転送されてきたオーディオストリーム
を順次蓄積し、前記オーディオデコードコア回路は、ビ
ットバッファから読み出されたオーディオストリームを
ＭＰＥＧオーディオパートに準拠してデコードし、オー
ディオ出力を生成し、前記オーディオ制御回路は、オー
ディオビットバッファからオーディオストリームが読み
出されるのに要する時間と、オーディオデコードコア回
路におけるデコード処理時間と、分離手段から転送され
てきたＳＣＲと、レジスタから読み出されたオーディオ
のタイムスタンプとに基づいてオーディオ出力の再生タ
イミングを計算し、その再生タイミングに従ってオーデ
ィオデコードコア回路を制御し、前記ビデオレジスタ
は、分離手段から転送されてきたビデオのタイムスタン
プを順次蓄積し、前記ビデオビットバッファは、デマル
チプレクサから転送されてきたビデオストリームを順次
蓄積し、前記ビデオデコードコア回路は、ビットバッフ
ァから読み出されたビデオストリームをＭＰＥＧビデオ
パートに準拠してデコードし、ビデオ出力を生成し、前
記ビデオ制御回路は、ビデオビットバッファからビデオ
ストリームが読み出されるのに要する時間と、ビデオデ
コードコア回路におけるデコード処理時間と、分離手段
から転送されてきたＳＣＲと、レジスタから読み出され
たビデオのタイムスタンプとに基づいてビデオ出力の再
生タイミングを計算し、その再生タイミングに従ってビ
デオデコードコア回路を制御することをその要旨とす
る。
【００３９】請求項９に記載の発明は、ＦＩＦＯ構成
で、外部から転送されてきたオーディオのタイムスタン
プを順次蓄積するレジスタと、ＦＩＦＯ構成のＲＡＭか
ら成り、外部から転送されてきたオーディオストリーム
を順次蓄積するビットバッファと、ビットバッファから
読み出されたオーディオストリームをＭＰＥＧオーディ
オパートに準拠してデコードし、オーディオ出力を生成
するデコードコア回路と、ビットバッファからオーディ
オストリームが読み出されるのに要する時間と、デコー
ドコア回路におけるデコード処理時間とからＭＰＥＧオ
ーディオデコーダにおけるデコード処理時間を計算し、
そのデコード処理時間と、外部から転送されてきたＳＣ
Ｒと、レジスタから読み出されたオーディオのタイムス
タンプとに基づいてオーディオ出力の再生タイミングを
計算し、その再生タイミングに従ってデコードコア回路
を制御する制御回路とを備えたことをその要旨とする。
で、外部から転送されてきたオーディオのタイムスタン
プを順次蓄積するレジスタと、ＦＩＦＯ構成のＲＡＭか
ら成り、外部から転送されてきたオーディオストリーム
を順次蓄積するビットバッファと、ビットバッファから
読み出されたオーディオストリームをＭＰＥＧオーディ
オパートに準拠してデコードし、オーディオ出力を生成
するデコードコア回路と、ビットバッファからオーディ
オストリームが読み出されるのに要する時間と、デコー
ドコア回路におけるデコード処理時間とからＭＰＥＧオ
ーディオデコーダにおけるデコード処理時間を計算し、
そのデコード処理時間と、外部から転送されてきたＳＣ
Ｒと、レジスタから読み出されたオーディオのタイムス
タンプとに基づいてオーディオ出力の再生タイミングを
計算し、その再生タイミングに従ってデコードコア回路
を制御する制御回路とを備えたことをその要旨とする。
【００４０】請求項１０に記載の発明は、ＦＩＦＯ構成
で、外部から転送されてきたビデオのタイムスタンプを
順次蓄積するレジスタと、ＦＩＦＯ構成のＲＡＭから成
り、外部から転送されてきたビデオストリームを順次蓄
積するビットバッファと、ビットバッファから読み出さ
れたビデオストリームをＭＰＥＧビデオパートに準拠し
てデコードし、ビデオ出力を生成するデコードコア回路
と、ビットバッファからビデオストリームが読み出され
るのに要する時間と、デコードコア回路におけるデコー
ド処理時間とからＭＰＥＧビデオデコーダにおけるデコ
ード処理時間を計算し、そのデコード処理時間と、外部
から転送されてきたＳＣＲと、レジスタから読み出され
たビデオのタイムスタンプとに基づいてビデオ出力の再
生タイミングを計算し、その再生タイミングに従ってデ
コードコア回路を制御する制御回路とを備えたことをそ
の要旨とする。
で、外部から転送されてきたビデオのタイムスタンプを
順次蓄積するレジスタと、ＦＩＦＯ構成のＲＡＭから成
り、外部から転送されてきたビデオストリームを順次蓄
積するビットバッファと、ビットバッファから読み出さ
れたビデオストリームをＭＰＥＧビデオパートに準拠し
てデコードし、ビデオ出力を生成するデコードコア回路
と、ビットバッファからビデオストリームが読み出され
るのに要する時間と、デコードコア回路におけるデコー
ド処理時間とからＭＰＥＧビデオデコーダにおけるデコ
ード処理時間を計算し、そのデコード処理時間と、外部
から転送されてきたＳＣＲと、レジスタから読み出され
たビデオのタイムスタンプとに基づいてビデオ出力の再
生タイミングを計算し、その再生タイミングに従ってデ
コードコア回路を制御する制御回路とを備えたことをそ
の要旨とする。
【００４１】請求項１１に記載の発明は、外部から転送
されてきたＭＰＥＧシステムストリームについて、ＭＰ
ＥＧシステムストリームのパケットヘッダに基づき、Ｍ
ＰＥＧシステムストリームをＭＰＥＧビデオストリーム
とＭＰＥＧオーディオストリームに分離するデマルチプ
レクサと、ＭＰＥＧシステムストリームからＳＣＲとオ
ーディオのタイムスタンプとビデオのタイムスタンプと
をそれぞれ分離する分離手段と、オーディオレジスタと
オーディオビットバッファとオーディオデコードコア回
路とオーディオ制御回路とから構成されるＭＰＥＧオー
ディオデコーダと、ビデオレジスタとビデオビットバッ
ファとビデオデコードコア回路とビデオ制御回路とから
構成されるＭＰＥＧビデオデコーダとを備えたＭＰＥＧ
システムデコーダであり、前記オーディオレジスタは、
ＦＩＦＯ構成で、分離手段から転送されてきたオーディ
オのタイムスタンプを順次蓄積し、前記オーディオビッ
トバッファはＦＩＦＯ構成のＲＡＭから成り、デマルチ
プレクサから転送されてきたオーディオストリームを順
次蓄積し、前記オーディオデコードコア回路は、オーデ
ィオビットバッファから読み出されたオーディオストリ
ームをＭＰＥＧオーディオパートに準拠してデコード
し、オーディオ出力を生成し、前記オーディオ制御回路
は、オーディオビットバッファからオーディオストリー
ムが読み出されるのに要する時間と、オーディオデコー
ドコア回路におけるデコード処理時間とからＭＰＥＧオ
ーディオデコーダにおけるデコード処理時間を計算し、
そのデコード処理時間と、分離手段から転送されてきた
ＳＣＲと、レジスタから読み出されたオーディオのタイ
ムスタンプとに基づいてオーディオ出力の再生タイミン
グを計算し、その再生タイミングに従ってオーディオデ
コードコア回路を制御し、前記ビデオレジスタは、ＦＩ
ＦＯ構成で、分離手段から転送されてきたビデオのタイ
ムスタンプを順次蓄積し、前記ビデオビットバッファは
ＦＩＦＯ構成のＲＡＭから成り、デマルチプレクサから
転送されてきたビデオストリームを順次蓄積し、前記ビ
デオデコードコア回路は、ビデオビットバッファから読
み出されたビデオストリームをＭＰＥＧビデオパートに
準拠してデコードし、ビデオ出力を生成し、前記ビデオ
制御回路は、ビデオビットバッファからビデオストリー
ムが読み出されるのに要する時間と、ビデオデコードコ
ア回路におけるデコード処理時間とからＭＰＥＧビデオ
デコーダにおけるデコード処理時間を計算し、そのデコ
ード処理時間と、分離手段から転送されてきたＳＣＲ
と、レジスタから読み出されたビデオのタイムスタンプ
とに基づいてビデオ出力の再生タイミングを計算し、そ
の再生タイミングに従ってビデオデコードコア回路を制
御することをその要旨とする。
されてきたＭＰＥＧシステムストリームについて、ＭＰ
ＥＧシステムストリームのパケットヘッダに基づき、Ｍ
ＰＥＧシステムストリームをＭＰＥＧビデオストリーム
とＭＰＥＧオーディオストリームに分離するデマルチプ
レクサと、ＭＰＥＧシステムストリームからＳＣＲとオ
ーディオのタイムスタンプとビデオのタイムスタンプと
をそれぞれ分離する分離手段と、オーディオレジスタと
オーディオビットバッファとオーディオデコードコア回
路とオーディオ制御回路とから構成されるＭＰＥＧオー
ディオデコーダと、ビデオレジスタとビデオビットバッ
ファとビデオデコードコア回路とビデオ制御回路とから
構成されるＭＰＥＧビデオデコーダとを備えたＭＰＥＧ
システムデコーダであり、前記オーディオレジスタは、
ＦＩＦＯ構成で、分離手段から転送されてきたオーディ
オのタイムスタンプを順次蓄積し、前記オーディオビッ
トバッファはＦＩＦＯ構成のＲＡＭから成り、デマルチ
プレクサから転送されてきたオーディオストリームを順
次蓄積し、前記オーディオデコードコア回路は、オーデ
ィオビットバッファから読み出されたオーディオストリ
ームをＭＰＥＧオーディオパートに準拠してデコード
し、オーディオ出力を生成し、前記オーディオ制御回路
は、オーディオビットバッファからオーディオストリー
ムが読み出されるのに要する時間と、オーディオデコー
ドコア回路におけるデコード処理時間とからＭＰＥＧオ
ーディオデコーダにおけるデコード処理時間を計算し、
そのデコード処理時間と、分離手段から転送されてきた
ＳＣＲと、レジスタから読み出されたオーディオのタイ
ムスタンプとに基づいてオーディオ出力の再生タイミン
グを計算し、その再生タイミングに従ってオーディオデ
コードコア回路を制御し、前記ビデオレジスタは、ＦＩ
ＦＯ構成で、分離手段から転送されてきたビデオのタイ
ムスタンプを順次蓄積し、前記ビデオビットバッファは
ＦＩＦＯ構成のＲＡＭから成り、デマルチプレクサから
転送されてきたビデオストリームを順次蓄積し、前記ビ
デオデコードコア回路は、ビデオビットバッファから読
み出されたビデオストリームをＭＰＥＧビデオパートに
準拠してデコードし、ビデオ出力を生成し、前記ビデオ
制御回路は、ビデオビットバッファからビデオストリー
ムが読み出されるのに要する時間と、ビデオデコードコ
ア回路におけるデコード処理時間とからＭＰＥＧビデオ
デコーダにおけるデコード処理時間を計算し、そのデコ
ード処理時間と、分離手段から転送されてきたＳＣＲ
と、レジスタから読み出されたビデオのタイムスタンプ
とに基づいてビデオ出力の再生タイミングを計算し、そ
の再生タイミングに従ってビデオデコードコア回路を制
御することをその要旨とする。
【００４２】請求項１２に記載の発明は、オーディオス
トリームを順次蓄積するオーディオビットバッファと、
オーディオビットバッファから読み出されたオーディオ
ストリームをＭＰＥＧオーディオパートに準拠してデコ
ードし、オーディオ出力を生成するオーディオデコード
コア回路と、ビデオストリームを順次蓄積するビデオビ
ットバッファと、ビデオビットバッファから読み出され
たビデオストリームをＭＰＥＧビデオパートに準拠して
デコードし、ビデオ出力を生成するビデオデコードコア
回路とを備え、オーディオビットバッファおよびオーデ
ィオデコードコア回路の各内部遅延時間と、ビデオビッ
トバッファおよびビデオデコードコア回路の各内部遅延
時間とに基づいて、ＭＰＥＧオーディオデコーダから出
力されるオーディオ出力の再生されるタイミングを調整
することをその要旨とする。
トリームを順次蓄積するオーディオビットバッファと、
オーディオビットバッファから読み出されたオーディオ
ストリームをＭＰＥＧオーディオパートに準拠してデコ
ードし、オーディオ出力を生成するオーディオデコード
コア回路と、ビデオストリームを順次蓄積するビデオビ
ットバッファと、ビデオビットバッファから読み出され
たビデオストリームをＭＰＥＧビデオパートに準拠して
デコードし、ビデオ出力を生成するビデオデコードコア
回路とを備え、オーディオビットバッファおよびオーデ
ィオデコードコア回路の各内部遅延時間と、ビデオビッ
トバッファおよびビデオデコードコア回路の各内部遅延
時間とに基づいて、ＭＰＥＧオーディオデコーダから出
力されるオーディオ出力の再生されるタイミングを調整
することをその要旨とする。
【００４３】請求項１３に記載の発明は、ＭＰＥＧオー
ディオデコーダおよびＭＰＥＧビデオデコーダの内部遅
延時間に基づいて、ＭＰＥＧビデオデコーダから出力さ
れるビデオ出力をスキップまたはリピートさせることを
その要旨とする。
ディオデコーダおよびＭＰＥＧビデオデコーダの内部遅
延時間に基づいて、ＭＰＥＧビデオデコーダから出力さ
れるビデオ出力をスキップまたはリピートさせることを
その要旨とする。
【００４４】請求項１４に記載の発明は、請求項８また
は請求項１１に記載のＭＰＥＧシステムデコーダにおい
て、前記ＭＰＥＧオーディオデコーダは、オーディオビ
ットバッファの内部遅延時間とオーディオデコードコア
回路の内部遅延時間とオーディオレジスタから読み出さ
れたオーディオのタイムスタンプとに基づいて第２のタ
イムスタンプを生成し、前記ビデオ制御回路は、ビデオ
のタイムスタンプとピクチャとのマッピングを行い、ビ
デオデコードコア回路の内部遅延時間とビデオレジスタ
から読み出されたビデオのタイムスタンプと第２のタイ
ムスタンプとに基づいて、ビデオデコードコア回路にス
キップ動作またはリピート動作を行わせることをその要
旨とする。
は請求項１１に記載のＭＰＥＧシステムデコーダにおい
て、前記ＭＰＥＧオーディオデコーダは、オーディオビ
ットバッファの内部遅延時間とオーディオデコードコア
回路の内部遅延時間とオーディオレジスタから読み出さ
れたオーディオのタイムスタンプとに基づいて第２のタ
イムスタンプを生成し、前記ビデオ制御回路は、ビデオ
のタイムスタンプとピクチャとのマッピングを行い、ビ
デオデコードコア回路の内部遅延時間とビデオレジスタ
から読み出されたビデオのタイムスタンプと第２のタイ
ムスタンプとに基づいて、ビデオデコードコア回路にス
キップ動作またはリピート動作を行わせることをその要
旨とする。
【００４５】請求項１５に記載の発明は、請求項８また
は請求項１１に記載のＭＰＥＧシステムデコーダにおい
て、前記ＭＰＥＧオーディオデコーダは、オーディオビ
ットバッファの内部遅延時間とオーディオデコードコア
回路の内部遅延時間とオーディオレジスタから読み出さ
れたオーディオのタイムスタンプとに基づいて、オーデ
ィオのタイムスタンプから各内部遅延時間の和を減算し
て第２のタイムスタンプを生成し、前記ビデオ制御回路
は、ビデオのタイムスタンプとピクチャとのマッピング
を行い、ビデオデコードコア回路の内部遅延時間とビデ
オレジスタから読み出されたビデオのタイムスタンプと
第２のタイムスタンプとに基づいて、ビデオデコードコ
ア回路にスキップ動作またはリピート動作を行わせるた
めの制御信号を生成し、前記ビデオデコードコア回路で
は、スキップ動作において、ビデオビットバッファから
転送されてくるピクチャが廃棄され、その廃棄されたピ
クチャについてはデコードが行われず、リピート動作に
おいて、ビデオビットバッファから転送されてきたピク
チャのビデオ出力が引き続き出力されることをその要旨
とする。
は請求項１１に記載のＭＰＥＧシステムデコーダにおい
て、前記ＭＰＥＧオーディオデコーダは、オーディオビ
ットバッファの内部遅延時間とオーディオデコードコア
回路の内部遅延時間とオーディオレジスタから読み出さ
れたオーディオのタイムスタンプとに基づいて、オーデ
ィオのタイムスタンプから各内部遅延時間の和を減算し
て第２のタイムスタンプを生成し、前記ビデオ制御回路
は、ビデオのタイムスタンプとピクチャとのマッピング
を行い、ビデオデコードコア回路の内部遅延時間とビデ
オレジスタから読み出されたビデオのタイムスタンプと
第２のタイムスタンプとに基づいて、ビデオデコードコ
ア回路にスキップ動作またはリピート動作を行わせるた
めの制御信号を生成し、前記ビデオデコードコア回路で
は、スキップ動作において、ビデオビットバッファから
転送されてくるピクチャが廃棄され、その廃棄されたピ
クチャについてはデコードが行われず、リピート動作に
おいて、ビデオビットバッファから転送されてきたピク
チャのビデオ出力が引き続き出力されることをその要旨
とする。
【００４６】請求項１６に記載の発明は、請求項８また
は請求項１１に記載のＭＰＥＧシステムデコーダにおい
て、前記ＭＰＥＧオーディオデコーダは、遅延時間算出
回路とオーディオ減算回路とを備えたタイムスタンプ生
成回路を備え、前記遅延時間算出回路は、オーディオビ
ットバッファの内部遅延時間を算出し、前記オーディオ
減算回路は、オーディオビットバッファの内部遅延時間
とオーディオデコードコア回路の内部遅延時間とオーデ
ィオレジスタから読み出されたオーディオのタイムスタ
ンプとに基づいて、オーディオのタイムスタンプから各
内部遅延時間の和を減算して第２のタイムスタンプを生
成し、前記ビデオ制御回路は、ライトアドレス検出回路
とリードアドレス検出回路とピクチャヘッダ検出回路と
マッピング回路と第２のレジスタと同期判定回路と第１
および第２の比較処理回路とビデオ減算回路とを備え、
前記ライトアドレス検出回路は、外部から転送されてき
たビデオストリームにおけるビデオのタイムスタンプが
付加されていたパケットがビデオビットバッファに書き
込まれるときに、そのパケットのビデオビットバッファ
におけるアドレスを検出し、前記ビデオレジスタは、ラ
イトアドレス検出回路によって検出されたアドレスとビ
デオのタイムスタンプとを対応付けて順次蓄積し、前記
リードアドレス検出回路は、ビデオビットバッファから
読み出されたビデオストリームのアドレスを検出し、前
記ピクチャヘッダ検出回路は、ビデオビットバッファに
書き込まれたビデオストリームの各ピクチャの先頭に付
くピクチャヘッダを検出し、そのピクチャヘッダに規定
されているピクチャのタイプを検出し、前記第１の比較
処理回路は、ビデオビットバッファから読み出されたビ
デオストリームのアドレスと、ビデオレジスタから読み
出されたビデオのタイムスタンプに対応するアドレスと
を比較し、両アドレスが一致するかどうかを検出し、前
記マッピング回路は、第１の比較処理回路およびピクチ
ャヘッダ検出回路の検出結果とに基づいて、ビデオのタ
イムスタンプとピクチャとのマッピングを行い、前記第
２のレジスタは、フレーム間予測技術に従い、ピクチャ
ヘッダ検出回路によって検出されたピクチャのタイプに
基づいて、ＩピクチャまたはＰピクチャに対応するビデ
オのタイムスタンプを、Ｂピクチャに対応するビデオの
タイムスタンプと入れ替え、前記ビデオ減算回路は、ビ
デオデコードコア回路の内部 遅延時間と第２のレジスタ
から読み出されたビデオのタイムスタンプとタイムスタ
ンプ生成回路から生成された第２のタイムスタンプとに
基づいて、第２のタイムスタンプからビデオデコードコ
ア回路の内部遅延時間とビデオのタイムスタンプとを減
算した値を生成し、前記第２の比較処理回路は、所定値
とビデオ減算回路の生成した値を比較し、前記同期判定
回路は、マッピング回路によってビデオのタイムスタン
プとピクチャとのマッピングが行われると、第２の比較
処理回路の比較結果に基づいて、ビデオデコードコア回
路にスキップ動作またはリピート動作を行わせるための
制御信号を生成し、前記ビデオデコードコア回路では、
スキップ動作において、ビデオビットバッファから転送
されてくるピクチャが廃棄され、その廃棄されたピクチ
ャについてはデコードが行われず、リピート動作におい
て、ビデオビットバッファから転送されてきたピクチャ
のビデオ出力が引き続き出力されることをその要旨とす
る。
は請求項１１に記載のＭＰＥＧシステムデコーダにおい
て、前記ＭＰＥＧオーディオデコーダは、遅延時間算出
回路とオーディオ減算回路とを備えたタイムスタンプ生
成回路を備え、前記遅延時間算出回路は、オーディオビ
ットバッファの内部遅延時間を算出し、前記オーディオ
減算回路は、オーディオビットバッファの内部遅延時間
とオーディオデコードコア回路の内部遅延時間とオーデ
ィオレジスタから読み出されたオーディオのタイムスタ
ンプとに基づいて、オーディオのタイムスタンプから各
内部遅延時間の和を減算して第２のタイムスタンプを生
成し、前記ビデオ制御回路は、ライトアドレス検出回路
とリードアドレス検出回路とピクチャヘッダ検出回路と
マッピング回路と第２のレジスタと同期判定回路と第１
および第２の比較処理回路とビデオ減算回路とを備え、
前記ライトアドレス検出回路は、外部から転送されてき
たビデオストリームにおけるビデオのタイムスタンプが
付加されていたパケットがビデオビットバッファに書き
込まれるときに、そのパケットのビデオビットバッファ
におけるアドレスを検出し、前記ビデオレジスタは、ラ
イトアドレス検出回路によって検出されたアドレスとビ
デオのタイムスタンプとを対応付けて順次蓄積し、前記
リードアドレス検出回路は、ビデオビットバッファから
読み出されたビデオストリームのアドレスを検出し、前
記ピクチャヘッダ検出回路は、ビデオビットバッファに
書き込まれたビデオストリームの各ピクチャの先頭に付
くピクチャヘッダを検出し、そのピクチャヘッダに規定
されているピクチャのタイプを検出し、前記第１の比較
処理回路は、ビデオビットバッファから読み出されたビ
デオストリームのアドレスと、ビデオレジスタから読み
出されたビデオのタイムスタンプに対応するアドレスと
を比較し、両アドレスが一致するかどうかを検出し、前
記マッピング回路は、第１の比較処理回路およびピクチ
ャヘッダ検出回路の検出結果とに基づいて、ビデオのタ
イムスタンプとピクチャとのマッピングを行い、前記第
２のレジスタは、フレーム間予測技術に従い、ピクチャ
ヘッダ検出回路によって検出されたピクチャのタイプに
基づいて、ＩピクチャまたはＰピクチャに対応するビデ
オのタイムスタンプを、Ｂピクチャに対応するビデオの
タイムスタンプと入れ替え、前記ビデオ減算回路は、ビ
デオデコードコア回路の内部 遅延時間と第２のレジスタ
から読み出されたビデオのタイムスタンプとタイムスタ
ンプ生成回路から生成された第２のタイムスタンプとに
基づいて、第２のタイムスタンプからビデオデコードコ
ア回路の内部遅延時間とビデオのタイムスタンプとを減
算した値を生成し、前記第２の比較処理回路は、所定値
とビデオ減算回路の生成した値を比較し、前記同期判定
回路は、マッピング回路によってビデオのタイムスタン
プとピクチャとのマッピングが行われると、第２の比較
処理回路の比較結果に基づいて、ビデオデコードコア回
路にスキップ動作またはリピート動作を行わせるための
制御信号を生成し、前記ビデオデコードコア回路では、
スキップ動作において、ビデオビットバッファから転送
されてくるピクチャが廃棄され、その廃棄されたピクチ
ャについてはデコードが行われず、リピート動作におい
て、ビデオビットバッファから転送されてきたピクチャ
のビデオ出力が引き続き出力されることをその要旨とす
る。
【００４７】請求項１７に記載の発明は、請求項８また
は請求項１１に記載のＭＰＥＧシステムデコーダにおい
て、前記ＭＰＥＧオーディオデコーダは、遅延時間算出
回路とオーディオ減算回路と加算回路とサンプリング周
波数検出回路とを備えたタイムスタンプ生成回路を備
え、前記遅延時間算出回路は、オーディオビットバッフ
ァの内部遅延時間を算出し、前記オーディオ減算回路
は、オーディオビットバッファの内部遅延時間とオーデ
ィオデコードコア回路の内部遅延時間とオーディオレジ
スタから読み出されたオーディオのタイムスタンプとに
基づいて、オーディオのタイムスタンプから各内部遅延
時間の和を減算した値を生成し、前記サンプリング周波
数検出回路は、オーディオストリームからオーディオデ
ータのサンプリング周波数を検出し、そのサンプリング
周波数に対応したクロックを生成し、前記加算回路は、
オーディオ減算回路の生成した値と前記クロックを加算
して第２のタイムスタンプを生成し、前記ビデオ制御回
路は、ライトアドレス検出回路とリードアドレス検出回
路とピクチャヘッダ検出回路とマッピング回路と第２の
レジスタと同期判定回路と第１および第２の比較処理回
路と第１および第２のビデオ減算回路とを備え、前記ラ
イトアドレス検出回路は、外部から転送されてきたビデ
オストリームにおけるビデオのタイムスタンプが付加さ
れていたパケットがビデオビットバッファに書き込まれ
るときに、そのパケットのビデオビットバッファにおけ
るアドレスを検出し、前記ビデオレジスタは、ライトア
ドレス検出回路によって検出されたアドレスとビデオの
タイムスタンプとを対応付けて順次蓄積し、前記リード
アドレス検出回路は、ビデオビットバッファから読み出
されたビデオストリームのアドレスを検出し、前記ピク
チャヘッダ検出回路は、ビデオビットバッファに書き込
まれたビデオストリームの各ピクチャの先頭に付くピク
チャヘッダを検出し、そのピクチャヘッダに規定されて
いるピクチャのタイプを検出し、前記第１の比較処理回
路は、ビデオビットバッファから読み出されたビデオス
トリームのアドレスと、ビデオレジスタから読み出され
たビデオのタイムスタンプに対応するアドレスとを比較
し、両アドレスが一致するかどうかを検出し、前記マッ
ピング回路は、第１の比較処理回路およびピクチャヘッ
ダ検出回路の検出結果とに基づいて、ビデオのタイムス
タンプとピクチャとのマッピング を行い、前記第２のレ
ジスタは１段のスタックで構成され、フレーム間予測技
術に従い、ピクチャヘッダ検出回路によって検出された
ピクチャのタイプに基づいて、ＩピクチャまたはＰピク
チャに対応するビデオのタイムスタンプを、Ｂピクチャ
に対応するビデオのタイムスタンプと入れ替え、前記第
１のビデオ減算回路は、ビデオデコードコア回路の内部
遅延時間と外部から指定された第１の値と第２のレジス
タから読み出されたビデオのタイムスタンプとに基づい
て、ビデオのタイムスタンプから、内部遅延時間と外部
から指定された第１の値の和を減算した値を生成し、前
記第２のビデオ減算回路は、タイムスタンプ生成回路か
ら生成された第２のタイムスタンプから第１のビデオ減
算回路の生成した値を減算した値を生成し、前記第２の
比較処理回路は、外部から指定された第２の値と第２の
ビデオ減算回路の生成した値を比較し、前記同期判定回
路は、マッピング回路によってビデオのタイムスタンプ
とピクチャとのマッピングが行われると、第２の比較処
理回路の比較結果に基づいて、ビデオデコードコア回路
にスキップ動作またはリピート動作を行わせるための制
御信号を生成し、前記ビデオデコードコア回路では、ス
キップ動作において、ビデオビットバッファから転送さ
れてくるピクチャが廃棄され、その廃棄されたピクチャ
についてはデコードが行われず、リピート動作におい
て、ビデオビットバッファから転送されてきたピクチャ
のビデオ出力が引き続き出力されることをその要旨とす
る。
は請求項１１に記載のＭＰＥＧシステムデコーダにおい
て、前記ＭＰＥＧオーディオデコーダは、遅延時間算出
回路とオーディオ減算回路と加算回路とサンプリング周
波数検出回路とを備えたタイムスタンプ生成回路を備
え、前記遅延時間算出回路は、オーディオビットバッフ
ァの内部遅延時間を算出し、前記オーディオ減算回路
は、オーディオビットバッファの内部遅延時間とオーデ
ィオデコードコア回路の内部遅延時間とオーディオレジ
スタから読み出されたオーディオのタイムスタンプとに
基づいて、オーディオのタイムスタンプから各内部遅延
時間の和を減算した値を生成し、前記サンプリング周波
数検出回路は、オーディオストリームからオーディオデ
ータのサンプリング周波数を検出し、そのサンプリング
周波数に対応したクロックを生成し、前記加算回路は、
オーディオ減算回路の生成した値と前記クロックを加算
して第２のタイムスタンプを生成し、前記ビデオ制御回
路は、ライトアドレス検出回路とリードアドレス検出回
路とピクチャヘッダ検出回路とマッピング回路と第２の
レジスタと同期判定回路と第１および第２の比較処理回
路と第１および第２のビデオ減算回路とを備え、前記ラ
イトアドレス検出回路は、外部から転送されてきたビデ
オストリームにおけるビデオのタイムスタンプが付加さ
れていたパケットがビデオビットバッファに書き込まれ
るときに、そのパケットのビデオビットバッファにおけ
るアドレスを検出し、前記ビデオレジスタは、ライトア
ドレス検出回路によって検出されたアドレスとビデオの
タイムスタンプとを対応付けて順次蓄積し、前記リード
アドレス検出回路は、ビデオビットバッファから読み出
されたビデオストリームのアドレスを検出し、前記ピク
チャヘッダ検出回路は、ビデオビットバッファに書き込
まれたビデオストリームの各ピクチャの先頭に付くピク
チャヘッダを検出し、そのピクチャヘッダに規定されて
いるピクチャのタイプを検出し、前記第１の比較処理回
路は、ビデオビットバッファから読み出されたビデオス
トリームのアドレスと、ビデオレジスタから読み出され
たビデオのタイムスタンプに対応するアドレスとを比較
し、両アドレスが一致するかどうかを検出し、前記マッ
ピング回路は、第１の比較処理回路およびピクチャヘッ
ダ検出回路の検出結果とに基づいて、ビデオのタイムス
タンプとピクチャとのマッピング を行い、前記第２のレ
ジスタは１段のスタックで構成され、フレーム間予測技
術に従い、ピクチャヘッダ検出回路によって検出された
ピクチャのタイプに基づいて、ＩピクチャまたはＰピク
チャに対応するビデオのタイムスタンプを、Ｂピクチャ
に対応するビデオのタイムスタンプと入れ替え、前記第
１のビデオ減算回路は、ビデオデコードコア回路の内部
遅延時間と外部から指定された第１の値と第２のレジス
タから読み出されたビデオのタイムスタンプとに基づい
て、ビデオのタイムスタンプから、内部遅延時間と外部
から指定された第１の値の和を減算した値を生成し、前
記第２のビデオ減算回路は、タイムスタンプ生成回路か
ら生成された第２のタイムスタンプから第１のビデオ減
算回路の生成した値を減算した値を生成し、前記第２の
比較処理回路は、外部から指定された第２の値と第２の
ビデオ減算回路の生成した値を比較し、前記同期判定回
路は、マッピング回路によってビデオのタイムスタンプ
とピクチャとのマッピングが行われると、第２の比較処
理回路の比較結果に基づいて、ビデオデコードコア回路
にスキップ動作またはリピート動作を行わせるための制
御信号を生成し、前記ビデオデコードコア回路では、ス
キップ動作において、ビデオビットバッファから転送さ
れてくるピクチャが廃棄され、その廃棄されたピクチャ
についてはデコードが行われず、リピート動作におい
て、ビデオビットバッファから転送されてきたピクチャ
のビデオ出力が引き続き出力されることをその要旨とす
る。
【００４８】
【作用】
【００４９】請求項１，４，６，９のいずれか１項に記
載の発明によれば、オーディオ出力の再生タイミングを
計算し、その再生タイミングに従ってオーディオ出力を
生成することにより、正確な再生タイミングを得ること
ができる。
載の発明によれば、オーディオ出力の再生タイミングを
計算し、その再生タイミングに従ってオーディオ出力を
生成することにより、正確な再生タイミングを得ること
ができる。
【００５０】請求項２，５，７，１０のいずれか１項に
記載の発明によれば、ビデオ出力の再生タイミングを計
算し、その再生タイミングに従ってビデオ出力を生成す
ることにより、正確な再生タイミングを得ることができ
る。
記載の発明によれば、ビデオ出力の再生タイミングを計
算し、その再生タイミングに従ってビデオ出力を生成す
ることにより、正確な再生タイミングを得ることができ
る。
【００５１】請求項３，８，１１のいずれか１項に記載
の発明によれば、オーディオ出力の再生タイミングを計
算し、その再生タイミングに従ってオーディオ出力を生
成すると共に、ビデオ出力の再生タイミングを計算し、
その再生タイミングに従ってビデオ出力を生成すること
により、各出力の同期を十分にとることができる。
の発明によれば、オーディオ出力の再生タイミングを計
算し、その再生タイミングに従ってオーディオ出力を生
成すると共に、ビデオ出力の再生タイミングを計算し、
その再生タイミングに従ってビデオ出力を生成すること
により、各出力の同期を十分にとることができる。
【００５２】請求項１２に記載の発明によれば、各デコ
ーダの内部遅延時間が変化しても、各出力の同期を十分
にとることができる。
ーダの内部遅延時間が変化しても、各出力の同期を十分
にとることができる。
【００５３】請求項１３に記載の発明によれば、ビデオ
出力をスキップまたはリピートさせることにより、各デ
コーダの内部遅延時間が変化しても、各出力の同期を十
分にとることができる。
出力をスキップまたはリピートさせることにより、各デ
コーダの内部遅延時間が変化しても、各出力の同期を十
分にとることができる。
【００５４】請求項１４〜１７のいずれか１項に記載の
発明によれば、ＭＰＥＧオーディオデコーダの内部遅延
時間は、オーディオビットバッファの内部遅延時間とオ
ーディオデコードコア回路の内部遅延時間とによって規
定される。
発明によれば、ＭＰＥＧオーディオデコーダの内部遅延
時間は、オーディオビットバッファの内部遅延時間とオ
ーディオデコードコア回路の内部遅延時間とによって規
定される。
【００５５】そして、各遅延時間とオーディオのタイム
スタンプとに基づいて第２のタイムスタンプが生成され
る。ＭＰＥＧビデオデコーダでは、その第２のタイムス
タンプとＭＰＥＧビデオデコーダの内部遅延時間とに基
づいて、ビデオデコードコア回路にスキップ動作または
リピート動作を行わせる。
スタンプとに基づいて第２のタイムスタンプが生成され
る。ＭＰＥＧビデオデコーダでは、その第２のタイムス
タンプとＭＰＥＧビデオデコーダの内部遅延時間とに基
づいて、ビデオデコードコア回路にスキップ動作または
リピート動作を行わせる。
【００５６】その結果、各デコーダの内部遅延時間が変
化しても、各出力の同期を十分にとることができる。
化しても、各出力の同期を十分にとることができる。
【００５７】請求項１５または請求項１６に記載の発明
によれば、スキップ動作において、ビデオビットバッフ
ァから転送されてくるピクチャが廃棄され、その廃棄さ
れたピクチャについてはデコードが行われないため、デ
ィスプレイでは再生画面が数コマ分だけ飛ぶスキップ再
生が行われる。
によれば、スキップ動作において、ビデオビットバッフ
ァから転送されてくるピクチャが廃棄され、その廃棄さ
れたピクチャについてはデコードが行われないため、デ
ィスプレイでは再生画面が数コマ分だけ飛ぶスキップ再
生が行われる。
【００５８】また、リピート動作において、ビデオビッ
トバッファから転送されてきたピクチャのビデオ出力が
引き続き出力されるため、ディスプレイでは同じ再生画
面が続くリピート再生が行われる。
トバッファから転送されてきたピクチャのビデオ出力が
引き続き出力されるため、ディスプレイでは同じ再生画
面が続くリピート再生が行われる。
【００５９】請求項１７に記載の発明によれば、外部か
ら指定された第１の値を調整することにより、オーディ
オ出力の位相とビデオ出力の位相とを任意にずらすこと
ができる。
ら指定された第１の値を調整することにより、オーディ
オ出力の位相とビデオ出力の位相とを任意にずらすこと
ができる。
【００６０】また、外部から指定された第２の値を調整
することにより、オーディオ出力とビデオ出力の同期の
精度を任意に設定することができる。
することにより、オーディオ出力とビデオ出力の同期の
精度を任意に設定することができる。
【００６１】
（第１実施例）本発明の一実施例に従うＭＰＥＧシステ
ムデコーダを図面を参照しつつ説明する。図１は、本実
施例のＭＰＥＧシステムデコーダ１のブロック回路を示
す。
ムデコーダを図面を参照しつつ説明する。図１は、本実
施例のＭＰＥＧシステムデコーダ１のブロック回路を示
す。
【００６２】システムデコーダ１は、ＭＰＥＧオーディ
オデコーダ２、ＭＰＥＧビデオデコーダ３、オーディオ
ビデオパーサ（ＡＶパーサ）４を備えている。ＡＶパー
サ４は、デマルチプレクサ（Demultiplexer ）（ＤＭＵ
Ｘ）５を備えており、外部機器（例えば、ビデオＣＤプ
レーヤ）から転送されてきたＭＰＥＧシステムストリー
ムを入力する。ＤＭＵＸ５は、システムストリームのパ
ケットヘッダに従いシステムストリームをＭＰＥＧビデ
オストリームとＭＰＥＧオーディオストリームに分離す
る。ＡＶパーサ４は、システムストリームからＳＣＲ，
オーディオのＰＴＳ（以下、ＰＴＳ(A) という），ビデ
オのＰＴＳ（以下、ＰＴＳ(V) という）をそれぞれ分離
する。オーディオストリーム，ＳＣＲ，ＰＴＳ(A) は、
それぞれオーディオデコーダ２へ出力され、ビデオスト
リーム，ＳＣＲ，ＰＴＳ(V) は、それぞれビデオデコー
ダ３へ出力される。
オデコーダ２、ＭＰＥＧビデオデコーダ３、オーディオ
ビデオパーサ（ＡＶパーサ）４を備えている。ＡＶパー
サ４は、デマルチプレクサ（Demultiplexer ）（ＤＭＵ
Ｘ）５を備えており、外部機器（例えば、ビデオＣＤプ
レーヤ）から転送されてきたＭＰＥＧシステムストリー
ムを入力する。ＤＭＵＸ５は、システムストリームのパ
ケットヘッダに従いシステムストリームをＭＰＥＧビデ
オストリームとＭＰＥＧオーディオストリームに分離す
る。ＡＶパーサ４は、システムストリームからＳＣＲ，
オーディオのＰＴＳ（以下、ＰＴＳ(A) という），ビデ
オのＰＴＳ（以下、ＰＴＳ(V) という）をそれぞれ分離
する。オーディオストリーム，ＳＣＲ，ＰＴＳ(A) は、
それぞれオーディオデコーダ２へ出力され、ビデオスト
リーム，ＳＣＲ，ＰＴＳ(V) は、それぞれビデオデコー
ダ３へ出力される。
【００６３】オーディオデコーダ２は、レジスタ１１，
ビットバッファ１２，デコードコア回路１３，制御回路
１４を備えている。レジスタ１１はＦＩＦＯ（First-In
-First-Out）構成で、ＰＴＳ(A) を順次蓄積する。ビッ
トバッファ１２はＦＩＦＯ構成のＲＡＭ（Random Acces
s Memory）から成り、オーディオストリームを順次蓄積
する。デコードコア回路１３は、ビットバッファ１２か
ら供給されたオーディオストリームをＭＰＥＧオーディ
オパートに準拠してデコードし、オーディオ出力を生成
する。制御回路１４は、オーディオデコーダ２における
デコード処理時間すなわち、オーディオデコーダ２の内
部遅延時間と、ＳＣＲおよびＰＴＳ(A)とを基にオーデ
ィオ出力の再生時刻（再生タイミング）を計算し、その
計算結果に従ってデコードコア回路１３を制御する。
ビットバッファ１２，デコードコア回路１３，制御回路
１４を備えている。レジスタ１１はＦＩＦＯ（First-In
-First-Out）構成で、ＰＴＳ(A) を順次蓄積する。ビッ
トバッファ１２はＦＩＦＯ構成のＲＡＭ（Random Acces
s Memory）から成り、オーディオストリームを順次蓄積
する。デコードコア回路１３は、ビットバッファ１２か
ら供給されたオーディオストリームをＭＰＥＧオーディ
オパートに準拠してデコードし、オーディオ出力を生成
する。制御回路１４は、オーディオデコーダ２における
デコード処理時間すなわち、オーディオデコーダ２の内
部遅延時間と、ＳＣＲおよびＰＴＳ(A)とを基にオーデ
ィオ出力の再生時刻（再生タイミング）を計算し、その
計算結果に従ってデコードコア回路１３を制御する。
【００６４】ビデオデコーダ３は、レジスタ２１，ビッ
トバッファ２２，デコードコア回路２３，制御回路２４
を備えている。レジスタ２１はＦＩＦＯ構成で、ＰＴＳ
(V)を順次蓄積する。ビットバッファ２２はＦＩＦＯ構
成のＲＡＭから成り、ビデオストリームを順次蓄積す
る。デコードコア回路２３は、ビットバッファ２２から
供給されたビデオストリームをＭＰＥＧビデオパートに
準拠してデコードし、ビデオ出力を生成する。制御回路
２４は、ビデオデコーダ３におけるデコード処理時間、
すなわちビデオデコーダ３の内部遅延時間と、ＳＣＲお
よびＰＴＳ(V) とを基にビデオ出力の再生時刻を計算
し、その計算結果に従ってデコードコア回路２３を制御
する。
トバッファ２２，デコードコア回路２３，制御回路２４
を備えている。レジスタ２１はＦＩＦＯ構成で、ＰＴＳ
(V)を順次蓄積する。ビットバッファ２２はＦＩＦＯ構
成のＲＡＭから成り、ビデオストリームを順次蓄積す
る。デコードコア回路２３は、ビットバッファ２２から
供給されたビデオストリームをＭＰＥＧビデオパートに
準拠してデコードし、ビデオ出力を生成する。制御回路
２４は、ビデオデコーダ３におけるデコード処理時間、
すなわちビデオデコーダ３の内部遅延時間と、ＳＣＲお
よびＰＴＳ(V) とを基にビデオ出力の再生時刻を計算
し、その計算結果に従ってデコードコア回路２３を制御
する。
【００６５】そして、ビデオ出力はディスプレイ２５
へ、オーディオ出力はＤ／Ａコンバータ（図示略）およ
び低周波増幅器（図示略）を備えたオーディオ再生装置
２６を介してスピーカ２７へそれぞれ出力される。
へ、オーディオ出力はＤ／Ａコンバータ（図示略）およ
び低周波増幅器（図示略）を備えたオーディオ再生装置
２６を介してスピーカ２７へそれぞれ出力される。
【００６６】ＡＶパーサ４は、外部から転送されてきた
図１０Ａに示すような構成のシステムストリームを入力
すると、ビデオデータの各パケットＶ１〜Ｖ７から構成
されるビデオストリームと、オーディオデータの各パケ
ットＡ１〜Ａ３から構成されるオーディオストリームと
に分離する。
図１０Ａに示すような構成のシステムストリームを入力
すると、ビデオデータの各パケットＶ１〜Ｖ７から構成
されるビデオストリームと、オーディオデータの各パケ
ットＡ１〜Ａ３から構成されるオーディオストリームと
に分離する。
【００６７】オーディオデコーダ２は、オーディオデコ
ーダ２の内部遅延時間と、ＳＣＲおよびＰＴＳ(A) （Ｐ
ＴＳ(A1)）とを基にオーディオ出力の再生時刻を設定
し、図１０Ｂに示すように、アクセスユニットγの再生
を時刻ｔ３で開始する。更に詳しく説明すると、制御回
路１４はレジスタ１１からＰＴＳ(A1)を読み出し、ビッ
トバッファ１２からオーディオストリームを読み出して
デコードコア回路１３へ転送する。このとき、制御回路
１４は、オーディオデコーダ２の内部遅延時間と、ＳＣ
ＲおよびＰＴＳ(A1)とを基にオーディオ出力の再生時刻
を計算する。デコードコア回路１３は、ＭＰＥＧオーデ
ィオパートに準拠してオーディオストリームの各パケッ
トＡ１〜Ａ３をデコードして、オーディオ出力を生成す
る。制御回路１４は、計算された再生時刻（外部への出
力時刻）に従ってオーディオ出力が再生されるようにデ
コードコア回路１３を制御する。
ーダ２の内部遅延時間と、ＳＣＲおよびＰＴＳ(A) （Ｐ
ＴＳ(A1)）とを基にオーディオ出力の再生時刻を設定
し、図１０Ｂに示すように、アクセスユニットγの再生
を時刻ｔ３で開始する。更に詳しく説明すると、制御回
路１４はレジスタ１１からＰＴＳ(A1)を読み出し、ビッ
トバッファ１２からオーディオストリームを読み出して
デコードコア回路１３へ転送する。このとき、制御回路
１４は、オーディオデコーダ２の内部遅延時間と、ＳＣ
ＲおよびＰＴＳ(A1)とを基にオーディオ出力の再生時刻
を計算する。デコードコア回路１３は、ＭＰＥＧオーデ
ィオパートに準拠してオーディオストリームの各パケッ
トＡ１〜Ａ３をデコードして、オーディオ出力を生成す
る。制御回路１４は、計算された再生時刻（外部への出
力時刻）に従ってオーディオ出力が再生されるようにデ
コードコア回路１３を制御する。
【００６８】ところで、オーディオデコーダ２の内部遅
延時間は、ビットバッファ１２からオーディオストリー
ムが読み出されるのに要する時間（ビットバッファ１２
の内部遅延時間）と、デコードコア回路１３におけるデ
コード処理時間（デコードコア回路１３の内部遅延時
間）との和である。ビットバッファ１２の内部遅延時間
は、ビットバッファ１２におけるオーディオストリーム
の占有量によって変化し、その占有量が大きいほど内部
遅延時間も大きくなる。デコードコア回路１３の内部遅
延時間は一定である。レジスタ１１からＰＴＳ(A) が読
み出されるのに要する時間は、ビットバッファ１２の内
部遅延時間に比べて小さく、制御回路１４における信号
処理時間と合わせても無視できる程度である。
延時間は、ビットバッファ１２からオーディオストリー
ムが読み出されるのに要する時間（ビットバッファ１２
の内部遅延時間）と、デコードコア回路１３におけるデ
コード処理時間（デコードコア回路１３の内部遅延時
間）との和である。ビットバッファ１２の内部遅延時間
は、ビットバッファ１２におけるオーディオストリーム
の占有量によって変化し、その占有量が大きいほど内部
遅延時間も大きくなる。デコードコア回路１３の内部遅
延時間は一定である。レジスタ１１からＰＴＳ(A) が読
み出されるのに要する時間は、ビットバッファ１２の内
部遅延時間に比べて小さく、制御回路１４における信号
処理時間と合わせても無視できる程度である。
【００６９】ビデオデコーダ３は、ビデオデコーダ３の
内部遅延時間と、ＳＣＲおよびＰＴＳ(V) （ＰＴＳ(V
1)，ＰＴＳ(V6)）とを基にビデオ出力の再生時刻を設定
し、図１０Ｂ，図１０Ｃに示すように、各アクセスユニ
ットα，βの再生を各時刻ｔ１，ｔ２で開始する。詳し
く説明すると、制御回路２４はＰＴＳ(V1)，ＰＴＳ(V6)
をそれぞれレジスタ２１から読み出し、ビットバッファ
２２からビデオストリームを読み出してデコードコア回
路２３へ転送する。制御回路２４は、ビデオデコーダ３
の内部遅延時間と、ＳＣＲおよび各ＰＴＳ(A1)，ＰＴＳ
(V6)とを基にビデオ出力の再生時刻を計算する。デコー
ドコア回路２３は、ＭＰＥＧビデオパートに準拠してビ
デオストリームの各パケットＶ１〜Ｖ７をデコードし、
ビデオ出力を生成する。制御回路２４は、計算された再
生時刻（外部への出力時刻）に従ってビデオ出力が再生
されるようにデコードコア回路２３を制御する。
内部遅延時間と、ＳＣＲおよびＰＴＳ(V) （ＰＴＳ(V
1)，ＰＴＳ(V6)）とを基にビデオ出力の再生時刻を設定
し、図１０Ｂ，図１０Ｃに示すように、各アクセスユニ
ットα，βの再生を各時刻ｔ１，ｔ２で開始する。詳し
く説明すると、制御回路２４はＰＴＳ(V1)，ＰＴＳ(V6)
をそれぞれレジスタ２１から読み出し、ビットバッファ
２２からビデオストリームを読み出してデコードコア回
路２３へ転送する。制御回路２４は、ビデオデコーダ３
の内部遅延時間と、ＳＣＲおよび各ＰＴＳ(A1)，ＰＴＳ
(V6)とを基にビデオ出力の再生時刻を計算する。デコー
ドコア回路２３は、ＭＰＥＧビデオパートに準拠してビ
デオストリームの各パケットＶ１〜Ｖ７をデコードし、
ビデオ出力を生成する。制御回路２４は、計算された再
生時刻（外部への出力時刻）に従ってビデオ出力が再生
されるようにデコードコア回路２３を制御する。
【００７０】ところで、ビデオデコーダ３の内部遅延時
間は、ビットバッファ２２からビデオストリームが読み
出されるのに要する時間（ビットバッファ２２の内部遅
延時間）と、デコードコア回路２３におけるデコード処
理時間（デコードコア回路２３の内部遅延時間）との和
である。ビットバッファ２２の内部遅延時間は、ビット
バッファ２２におけるビデオストリームの占有量によっ
て変化し、その占有量が大きいほど内部遅延時間も大き
くなる。デコードコア回路２３の内部遅延時間は一定値
である。制御回路２４は、ＰＴＳ(V) が読み出されるの
に要する時間がビットバッファ２２の内部遅延時間と同
一になるようにレジスタ２１を制御する。
間は、ビットバッファ２２からビデオストリームが読み
出されるのに要する時間（ビットバッファ２２の内部遅
延時間）と、デコードコア回路２３におけるデコード処
理時間（デコードコア回路２３の内部遅延時間）との和
である。ビットバッファ２２の内部遅延時間は、ビット
バッファ２２におけるビデオストリームの占有量によっ
て変化し、その占有量が大きいほど内部遅延時間も大き
くなる。デコードコア回路２３の内部遅延時間は一定値
である。制御回路２４は、ＰＴＳ(V) が読み出されるの
に要する時間がビットバッファ２２の内部遅延時間と同
一になるようにレジスタ２１を制御する。
【００７１】オーディオデコーダ２におけるオーディオ
出力の再生時刻の設定と、ビデオデコーダ３におけるビ
デオ出力の再生時刻の設定とは、各ＰＴＳ(A) ，ＰＴＳ
(V)に従ってそれぞれ別個に行われる。
出力の再生時刻の設定と、ビデオデコーダ３におけるビ
デオ出力の再生時刻の設定とは、各ＰＴＳ(A) ，ＰＴＳ
(V)に従ってそれぞれ別個に行われる。
【００７２】このように、本実施例においては、ＳＣＲ
およびＰＴＳだけでなく、各デコーダ２，３の内部遅延
時間も考慮してオーディオ出力およびビデオ出力の再生
時刻が設定される。このことは、オーディオ出 とビデ
オ出力の同期（リップシンク）を十分にとることを可能
にする。このことは、ビデオ出力及びオーディオ出力の
うちいずれか一方を遅延させるための遅延メモリを設け
る必要をなくし、遅延メモリを設けることによる回路規
模およびコストの増大を回避することを可能にする。
およびＰＴＳだけでなく、各デコーダ２，３の内部遅延
時間も考慮してオーディオ出力およびビデオ出力の再生
時刻が設定される。このことは、オーディオ出 とビデ
オ出力の同期（リップシンク）を十分にとることを可能
にする。このことは、ビデオ出力及びオーディオ出力の
うちいずれか一方を遅延させるための遅延メモリを設け
る必要をなくし、遅延メモリを設けることによる回路規
模およびコストの増大を回避することを可能にする。
【００７３】（第２実施例）本発明の第２実施例を図２
〜図５に従って説明する。尚、本実施例において、第１
実施例と同じ構成部材については符号を等しくしてその
詳細な説明を省略する。
〜図５に従って説明する。尚、本実施例において、第１
実施例と同じ構成部材については符号を等しくしてその
詳細な説明を省略する。
【００７４】図２は、本実施例のＭＰＥＧシステムデコ
ーダ３１のブロック回路を示す。システムデコーダ３１
は、ＭＰＥＧオーディオデコーダ３２、ＭＰＥＧビデオ
デコーダ３３、及びＡＶパーサ４を備えている。ＡＶパ
ーサ４はデマルチプレクサ（ＤＭＵＸ）５を備えてい
る。
ーダ３１のブロック回路を示す。システムデコーダ３１
は、ＭＰＥＧオーディオデコーダ３２、ＭＰＥＧビデオ
デコーダ３３、及びＡＶパーサ４を備えている。ＡＶパ
ーサ４はデマルチプレクサ（ＤＭＵＸ）５を備えてい
る。
【００７５】ＡＶパーサ４は分離したオーディオストリ
ーム，ＳＣＲ，ＰＴＳ(A) をそれぞれオーディオデコー
ダ３２へ出力し、ビデオストリーム，ＰＴＳ(V) をそれ
ぞれビデオデコーダ３３へ出力する。ここで、本実施例
では、第１実施例と異なり、ＡＶパーサ４はビデオデコ
ーダ３３へＳＣＲを提供しない。
ーム，ＳＣＲ，ＰＴＳ(A) をそれぞれオーディオデコー
ダ３２へ出力し、ビデオストリーム，ＰＴＳ(V) をそれ
ぞれビデオデコーダ３３へ出力する。ここで、本実施例
では、第１実施例と異なり、ＡＶパーサ４はビデオデコ
ーダ３３へＳＣＲを提供しない。
【００７６】オーディオデコーダ３２は、レジスタ１
１，ビットバッファ１２，デコードコア回路１３，制御
回路１４，及びタイムスタンプ生成回路４１を備えてい
る。タイムスタンプ生成回路４１は、後記するように、
タイムスタンプＡ2-ＰＴＳ（以下、Ａ2-ＰＴＳと略す）
を生成する。制御回路１４は、レジスタ１１，ビットバ
ッファ１２及びデコードコア回路１３と同様に、タイム
スタンプ生成回路４１も制御する。尚、制御回路１４
は、ＳＣＲおよびＰＴＳ(A) を基にオーディオ出力の再
生時刻（再生タイミング）を計算し、オーディオデコー
ダ３２の内部遅延時間については考慮しない。
１，ビットバッファ１２，デコードコア回路１３，制御
回路１４，及びタイムスタンプ生成回路４１を備えてい
る。タイムスタンプ生成回路４１は、後記するように、
タイムスタンプＡ2-ＰＴＳ（以下、Ａ2-ＰＴＳと略す）
を生成する。制御回路１４は、レジスタ１１，ビットバ
ッファ１２及びデコードコア回路１３と同様に、タイム
スタンプ生成回路４１も制御する。尚、制御回路１４
は、ＳＣＲおよびＰＴＳ(A) を基にオーディオ出力の再
生時刻（再生タイミング）を計算し、オーディオデコー
ダ３２の内部遅延時間については考慮しない。
【００７７】ビデオデコーダ３３は、レジスタ２１，ビ
ットバッファ２２，デコードコア回路２３，及び制御回
路４２を備えている。制御回路４２は、ビデオ出力の再
生時刻を計算し、その計算結果に従ってデコードコア回
路２３を制御する。その再生時刻は、タイムスタンプ生
成回路４１から生成されたＡ2-ＰＴＳと、ビデオデコー
ダ３３のデコード処理時間、すなわちビデオデコーダ３
３の内部遅延時間（以下、ビデオデコード遅延時間とい
う）Ｄ(t) と、ＰＴＳ(V) とを基に計算される。ビデオ
デコード遅延時間Ｄ(t) は、ビットバッファ２２の内部
遅延時間ＶＤと、デコードコア回路２３の内部遅延時間
ΔＶとの和である。
ットバッファ２２，デコードコア回路２３，及び制御回
路４２を備えている。制御回路４２は、ビデオ出力の再
生時刻を計算し、その計算結果に従ってデコードコア回
路２３を制御する。その再生時刻は、タイムスタンプ生
成回路４１から生成されたＡ2-ＰＴＳと、ビデオデコー
ダ３３のデコード処理時間、すなわちビデオデコーダ３
３の内部遅延時間（以下、ビデオデコード遅延時間とい
う）Ｄ(t) と、ＰＴＳ(V) とを基に計算される。ビデオ
デコード遅延時間Ｄ(t) は、ビットバッファ２２の内部
遅延時間ＶＤと、デコードコア回路２３の内部遅延時間
ΔＶとの和である。
【００７８】図３は、タイムスタンプ生成回路４１のブ
ロック回路を示す。タイムスタンプ生成回路４１は、遅
延時間算出回路５１、減算回路５２、サンプリング周波
数検出回路５３、及び加算回路５４を備えている。遅延
時間算出回路５１は、ビットバッファ１２の内部遅延時
間ＡＤを算出する。内部遅延時間ＡＤはビットバッファ
１２におけるオーディオストリームの占有量によって変
化し、占有量が大きいほど内部遅延時間ＡＤも大きくな
る。減算回路５２は、レジスタ１１から読み出されたＰ
ＴＳ(A) から内部遅延時間ＡＤ及びデコードコア回路１
３の内部遅延時間ΔＡの和を減算し、Ａ1-ＰＴＳを生成
する。すなわち、以下の式に従ってＡ1-ＰＴＳが生成さ
れる。
ロック回路を示す。タイムスタンプ生成回路４１は、遅
延時間算出回路５１、減算回路５２、サンプリング周波
数検出回路５３、及び加算回路５４を備えている。遅延
時間算出回路５１は、ビットバッファ１２の内部遅延時
間ＡＤを算出する。内部遅延時間ＡＤはビットバッファ
１２におけるオーディオストリームの占有量によって変
化し、占有量が大きいほど内部遅延時間ＡＤも大きくな
る。減算回路５２は、レジスタ１１から読み出されたＰ
ＴＳ(A) から内部遅延時間ＡＤ及びデコードコア回路１
３の内部遅延時間ΔＡの和を減算し、Ａ1-ＰＴＳを生成
する。すなわち、以下の式に従ってＡ1-ＰＴＳが生成さ
れる。
【００７９】Ａ1-ＰＴＳ＝ＰＴＳ(A) −ＡＤ−ΔＡ 従って、Ａ1-ＰＴＳには、ＰＴＳ(A) に対して各内部遅
延時間ＡＤ，ΔＡの影響が加味される。内部遅延時間Δ
Ａは一定値である。
延時間ＡＤ，ΔＡの影響が加味される。内部遅延時間Δ
Ａは一定値である。
【００８０】サンプリング周波数検出回路５３は、オー
ディオストリームからオーディオデータのサンプリング
周波数を検出し、そのサンプリング周波数に対応したク
ロック信号ＣＫを生成する。このサンプリング周波数
は、ＣＤ(Compact Disc)の規格では44.1kHz に定められ
ている。加算回路５４は、Ａ1-ＰＴＳとクロックＣＫを
加算してＡ2-ＰＴＳを生成する。ここで、Ａ1-ＰＴＳに
クロックＣＫを加算するのは、リアルタイムにＡ2-ＰＴ
Ｓを生成するためである。前記したように、ＰＴＳ(A)
は、パケットの中にオーディオフレーム（又は、アクセ
スユニット）の先頭がある場合、そのパケットのパケッ
トヘッダに付加される。しかし、パケットの中にオーデ
ィオフレームの先頭がない場合、ＰＴＳ(A) は付加され
ない。パケットの中に２つ以上のオーディオフレームの
先頭がある場合、最初のオーディオフレームに対応する
ＰＴＳ(A) だけが、そのパケットのパケットヘッダに付
加される。パケットの中にオーディオフレームの先頭が
ある場合でも、そのパケットのパケットヘッダに必ずＰ
ＴＳ(A) が付加されているとは限らない。このようにＰ
ＴＳ(A) が付加されることにより、レジスタ１１からは
ＰＴＳ(A) が間欠的にしか読み出されない。従って、タ
イムスタンプ生成回路４１は、レジスタ１１からＰＴＳ
(A) が読み出されないとき、前に読み出されたＰＴＳ
(A) からＡ1-ＰＴＳを生成し、そのＡ1-ＰＴＳにクロッ
クＣＫを加算してＡ2-ＰＴＳを生成する。これにより、
タイムスタンプ生成回路４１は、リアルタイムにＡ2-Ｐ
ＴＳを生成する。そのＡ2-ＰＴＳは、レジスタ１１から
新たなＰＴＳ(A) が読み出される度に、それ以前に生成
されたＡ2-ＰＴＳとは関係なく、新たに生成される。
ディオストリームからオーディオデータのサンプリング
周波数を検出し、そのサンプリング周波数に対応したク
ロック信号ＣＫを生成する。このサンプリング周波数
は、ＣＤ(Compact Disc)の規格では44.1kHz に定められ
ている。加算回路５４は、Ａ1-ＰＴＳとクロックＣＫを
加算してＡ2-ＰＴＳを生成する。ここで、Ａ1-ＰＴＳに
クロックＣＫを加算するのは、リアルタイムにＡ2-ＰＴ
Ｓを生成するためである。前記したように、ＰＴＳ(A)
は、パケットの中にオーディオフレーム（又は、アクセ
スユニット）の先頭がある場合、そのパケットのパケッ
トヘッダに付加される。しかし、パケットの中にオーデ
ィオフレームの先頭がない場合、ＰＴＳ(A) は付加され
ない。パケットの中に２つ以上のオーディオフレームの
先頭がある場合、最初のオーディオフレームに対応する
ＰＴＳ(A) だけが、そのパケットのパケットヘッダに付
加される。パケットの中にオーディオフレームの先頭が
ある場合でも、そのパケットのパケットヘッダに必ずＰ
ＴＳ(A) が付加されているとは限らない。このようにＰ
ＴＳ(A) が付加されることにより、レジスタ１１からは
ＰＴＳ(A) が間欠的にしか読み出されない。従って、タ
イムスタンプ生成回路４１は、レジスタ１１からＰＴＳ
(A) が読み出されないとき、前に読み出されたＰＴＳ
(A) からＡ1-ＰＴＳを生成し、そのＡ1-ＰＴＳにクロッ
クＣＫを加算してＡ2-ＰＴＳを生成する。これにより、
タイムスタンプ生成回路４１は、リアルタイムにＡ2-Ｐ
ＴＳを生成する。そのＡ2-ＰＴＳは、レジスタ１１から
新たなＰＴＳ(A) が読み出される度に、それ以前に生成
されたＡ2-ＰＴＳとは関係なく、新たに生成される。
【００８１】このように、タイムスタンプ生成回路４１
は、オーディオデコーダ３２の内部遅延時間（＝ＡＤ＋
ΔＡ）と、オーディオデータのサンプリング周波数に対
応したクロックＣＫとを基にＡ2-ＰＴＳを生成する。従
って、Ａ2-ＰＴＳには、ＰＴＳ(A) に対して各内部遅延
時間ＡＤ，ΔＡおよびクロックＣＫの影響が加味され
る。
は、オーディオデコーダ３２の内部遅延時間（＝ＡＤ＋
ΔＡ）と、オーディオデータのサンプリング周波数に対
応したクロックＣＫとを基にＡ2-ＰＴＳを生成する。従
って、Ａ2-ＰＴＳには、ＰＴＳ(A) に対して各内部遅延
時間ＡＤ，ΔＡおよびクロックＣＫの影響が加味され
る。
【００８２】図４は、ビデオデコーダ３３のブロック回
路を示す。制御回路４２は、ライトアドレス検出回路６
１、リードアドレス検出回路６２、ピクチャヘッダ検出
回路６３、マッピング回路６４、レジスタ６５、同期判
定回路６６、第１及び第２比較処理回路６７，７０、第
１及び第２減算回路６８，６９、及び各回路６１〜７０
を制御する制御コア回路７１を備えている。制御コア回
路７１は、ビットバッファ２２及びデコードコア回路２
３も制御する。
路を示す。制御回路４２は、ライトアドレス検出回路６
１、リードアドレス検出回路６２、ピクチャヘッダ検出
回路６３、マッピング回路６４、レジスタ６５、同期判
定回路６６、第１及び第２比較処理回路６７，７０、第
１及び第２減算回路６８，６９、及び各回路６１〜７０
を制御する制御コア回路７１を備えている。制御コア回
路７１は、ビットバッファ２２及びデコードコア回路２
３も制御する。
【００８３】ライトアドレス検出回路６１は、ビットバ
ッファ２２にビデオストリームが蓄積されるとき、ＰＴ
Ｓ(V) が付加されていたパケットのアドレスＡddを検出
する。詳しく説明すると、ＡＶパーサ４は、ビデオスト
リームからＰＴＳ(V) を分離し、ビットバッファ２２が
そのビデオストリームを蓄積し、レジスタ２１がそのＰ
ＴＳ(V) を蓄積する。このとき、ライトアドレス検出回
路６１は、ＰＴＳ(V)が分離されることなく、それを付
加したビデオストリームがビットバッファ２２に書き込
まれたものとして、ＰＴＳ(V) が付加されていたパケッ
トのアドレスＡddを検出する。このことは、その検出さ
れたアドレスＡddが、ＰＴＳ(V) のアドレスに対応して
いることを意味する。このように、パケットのアドレス
ＡddをＰＴＳ(V) のアドレスに対応させることが可能な
のは、以下の理由による。パケットのデータ量に比べて
ＰＴＳ(V) のデータ量は十分に小さく、ビデオストリー
ムにＰＴＳ(V) を含ませても、ビットバッファ２２に蓄
積されるパケットのアドレスは変化しない。
ッファ２２にビデオストリームが蓄積されるとき、ＰＴ
Ｓ(V) が付加されていたパケットのアドレスＡddを検出
する。詳しく説明すると、ＡＶパーサ４は、ビデオスト
リームからＰＴＳ(V) を分離し、ビットバッファ２２が
そのビデオストリームを蓄積し、レジスタ２１がそのＰ
ＴＳ(V) を蓄積する。このとき、ライトアドレス検出回
路６１は、ＰＴＳ(V)が分離されることなく、それを付
加したビデオストリームがビットバッファ２２に書き込
まれたものとして、ＰＴＳ(V) が付加されていたパケッ
トのアドレスＡddを検出する。このことは、その検出さ
れたアドレスＡddが、ＰＴＳ(V) のアドレスに対応して
いることを意味する。このように、パケットのアドレス
ＡddをＰＴＳ(V) のアドレスに対応させることが可能な
のは、以下の理由による。パケットのデータ量に比べて
ＰＴＳ(V) のデータ量は十分に小さく、ビデオストリー
ムにＰＴＳ(V) を含ませても、ビットバッファ２２に蓄
積されるパケットのアドレスは変化しない。
【００８４】制御コア回路７１は、検出されたアドレス
ＡddをＰＴＳ(V) と対応付けてレジスタ２１に順次蓄積
する。レジスタ２１は例えば、（ｎ＋１）段のスタック
で構成されている。レジスタ２１には、ビデオストリー
ムから順次分離された（ｎ＋１）個の各ＰＴＳ(Vm ) 〜
ＰＴＳ(Vm+n ) が、対応する各アドレスＡddm 〜Ａdd
m+n とワンセットで順次蓄積される。リードアドレス検
出回路６２は、ビットバッファ２２から読み出されたビ
デオストリームのアドレスを検出する。ピクチャヘッダ
検出回路６３は、ビットバッファ２２に書き込まれたビ
デオストリームの各ピクチャの先頭に付くピクチャヘッ
ダを検出し、その各ピクチャヘッダに規定されているピ
クチャのタイプ（Ｉ，Ｐ，Ｂ）をそれぞれ検出する。制
御コア回路７１は、その検出結果に従って、ビットバッ
ファ２２から一定の周期毎に１つのピクチャ分のビデオ
ストリームを読み出す。
ＡddをＰＴＳ(V) と対応付けてレジスタ２１に順次蓄積
する。レジスタ２１は例えば、（ｎ＋１）段のスタック
で構成されている。レジスタ２１には、ビデオストリー
ムから順次分離された（ｎ＋１）個の各ＰＴＳ(Vm ) 〜
ＰＴＳ(Vm+n ) が、対応する各アドレスＡddm 〜Ａdd
m+n とワンセットで順次蓄積される。リードアドレス検
出回路６２は、ビットバッファ２２から読み出されたビ
デオストリームのアドレスを検出する。ピクチャヘッダ
検出回路６３は、ビットバッファ２２に書き込まれたビ
デオストリームの各ピクチャの先頭に付くピクチャヘッ
ダを検出し、その各ピクチャヘッダに規定されているピ
クチャのタイプ（Ｉ，Ｐ，Ｂ）をそれぞれ検出する。制
御コア回路７１は、その検出結果に従って、ビットバッ
ファ２２から一定の周期毎に１つのピクチャ分のビデオ
ストリームを読み出す。
【００８５】第１比較処理回路６７は、ビットバッファ
２２から読み出されたビデオストリームのアドレスと、
レジスタ２１から読み出されたＰＴＳ(V) （ＰＴＳ
(Vm ) ）に対応するアドレスＡdd（Ａddm ）とを比較
し、両アドレスが一致するかどうかを判定する。マッピ
ング回路６４は、第１比較処理回路６７の判定結果とピ
クチャヘッダ検出回路６３の検出結果に従って、ＰＴＳ
(V) とピクチャとのマッピングを行う。このマッピング
については以下に説明する。
２２から読み出されたビデオストリームのアドレスと、
レジスタ２１から読み出されたＰＴＳ(V) （ＰＴＳ
(Vm ) ）に対応するアドレスＡdd（Ａddm ）とを比較
し、両アドレスが一致するかどうかを判定する。マッピ
ング回路６４は、第１比較処理回路６７の判定結果とピ
クチャヘッダ検出回路６３の検出結果に従って、ＰＴＳ
(V) とピクチャとのマッピングを行う。このマッピング
については以下に説明する。
【００８６】この各回路６２〜６４，６７の動作を、図
５（ａ），図５（ｂ）に示すビデオストリームの一例に
従って説明する。図５（ａ）に示すように、ビデオスト
リームは、２つのパケットＰ，Ｑから構成され、各パケ
ットＰ，ＱのパケットヘッダにはＰＴＳ(Vm ) ，ＰＴＳ
(Vm+1 ) がそれぞれ付加されている。パケットＰは３つ
のＢピクチャＢ１，Ｂ２，Ｂ３を含んでいる。このＢピ
クチャＢ１の先頭は、パケットＰの中にはない。パケッ
トＱはＢピクチャＢ３、ＩピクチャＩ１、及びＰピクチ
ャＰ１を含んでいる。このＢピクチャＢ３の先頭は、パ
ケットＱの中にはない。つまり、ＰＴＳ(Vm ) はＢピク
チャＢ２，Ｂ３に対応したＰＴＳ(V) であり、ＰＴＳ(V
m+1 ) はＩピクチャＩ１，ＰピクチャＰ１に対応したＰ
ＴＳ(V)である。そして、各ＰＴＳ(Vm ) ，ＰＴＳ(V
m+1 ) には各アドレスＡddm ，Ａdd m+1 が対応し、各Ｐ
ＴＳ(Vm ) ，ＰＴＳ(Vm+1 ) および各アドレスＡddm ，
Ａdd m+1 はレジスタ２１に蓄積されている。図５（ａ）
に示すビデオストリームは、ビットバッファ２２内で
は、図５（ｂ）に示すように、各ＰＴＳ(Vm ) ，ＰＴＳ
(Vm+1 ) が除かれた状態で蓄積される。
５（ａ），図５（ｂ）に示すビデオストリームの一例に
従って説明する。図５（ａ）に示すように、ビデオスト
リームは、２つのパケットＰ，Ｑから構成され、各パケ
ットＰ，ＱのパケットヘッダにはＰＴＳ(Vm ) ，ＰＴＳ
(Vm+1 ) がそれぞれ付加されている。パケットＰは３つ
のＢピクチャＢ１，Ｂ２，Ｂ３を含んでいる。このＢピ
クチャＢ１の先頭は、パケットＰの中にはない。パケッ
トＱはＢピクチャＢ３、ＩピクチャＩ１、及びＰピクチ
ャＰ１を含んでいる。このＢピクチャＢ３の先頭は、パ
ケットＱの中にはない。つまり、ＰＴＳ(Vm ) はＢピク
チャＢ２，Ｂ３に対応したＰＴＳ(V) であり、ＰＴＳ(V
m+1 ) はＩピクチャＩ１，ＰピクチャＰ１に対応したＰ
ＴＳ(V)である。そして、各ＰＴＳ(Vm ) ，ＰＴＳ(V
m+1 ) には各アドレスＡddm ，Ａdd m+1 が対応し、各Ｐ
ＴＳ(Vm ) ，ＰＴＳ(Vm+1 ) および各アドレスＡddm ，
Ａdd m+1 はレジスタ２１に蓄積されている。図５（ａ）
に示すビデオストリームは、ビットバッファ２２内で
は、図５（ｂ）に示すように、各ＰＴＳ(Vm ) ，ＰＴＳ
(Vm+1 ) が除かれた状態で蓄積される。
【００８７】ビットバッファ２２からビデオストリーム
が読み出されると、リードアドレス検出回路６２はその
ビデオストリームのアドレスを検出し、第１比較処理回
路６７はそのアドレスと、レジスタ２１に蓄積されてい
るアドレスＡddm とを比較する。ピクチャヘッダ検出回
路６３は、読み出されたビデオストリームのピクチャの
先頭に付くピクチャヘッダを検出する。第１比較処理回
路６７がその両アドレスが一致していると判定すると、
マッピング回路６４は、検出されたピクチャヘッダが先
頭に付くピクチャ（この場合、ＢピクチャＢ２）が、ア
ドレスＡddm （すなわち、ＰＴＳ(Vm ) ）に対応してい
ると判定する。具体的には、図５（ａ）に示すように、
マッピング回路６４は、ＰＴＳ(Vm ) に対応するのはＢ
ピクチャＢ１ではなくＢピクチャＢ２であり、ＰＴＳ(V
m+1 ) に対応するのはＢピクチャＢ３ではなくＩピクチ
ャＩ１であることを判定する。この判定動作がマッピン
グである。
が読み出されると、リードアドレス検出回路６２はその
ビデオストリームのアドレスを検出し、第１比較処理回
路６７はそのアドレスと、レジスタ２１に蓄積されてい
るアドレスＡddm とを比較する。ピクチャヘッダ検出回
路６３は、読み出されたビデオストリームのピクチャの
先頭に付くピクチャヘッダを検出する。第１比較処理回
路６７がその両アドレスが一致していると判定すると、
マッピング回路６４は、検出されたピクチャヘッダが先
頭に付くピクチャ（この場合、ＢピクチャＢ２）が、ア
ドレスＡddm （すなわち、ＰＴＳ(Vm ) ）に対応してい
ると判定する。具体的には、図５（ａ）に示すように、
マッピング回路６４は、ＰＴＳ(Vm ) に対応するのはＢ
ピクチャＢ１ではなくＢピクチャＢ２であり、ＰＴＳ(V
m+1 ) に対応するのはＢピクチャＢ３ではなくＩピクチ
ャＩ１であることを判定する。この判定動作がマッピン
グである。
【００８８】このように、本実施例においては、各回路
６２〜６４，６７がビットバッファ２２の内部遅延時間
ＶＤを算出するのと同等の動作を行う。すなわち、ビッ
トバッファ２２からデコードコア回路にビデオストリー
ムが提供されるときに、各ピクチャとＰＴＳ(V) の対応
付けを行うことが、内部遅延時間ＶＤの算出に相当す
る。そのため、レジスタ２１から読み出されたＰＴＳ
(V) には、レジスタ２１に書き込まれたときのＰＴＳ
(V) に対して、ビットバッファ２２の内部遅延時間ＶＤ
の影響が加味されている。ビデオデコーダ３３における
各回路６２〜６４，６７の動作は、オーディオデコーダ
３２における遅延時間算出回路５１の動作に対応する。
その内部遅延時間ＶＤは、ビットバッファ２２のビデオ
ストリームの占有量によって変化し、その占有量が大き
いほど内部遅延時間ＶＤも大きくなる。
６２〜６４，６７がビットバッファ２２の内部遅延時間
ＶＤを算出するのと同等の動作を行う。すなわち、ビッ
トバッファ２２からデコードコア回路にビデオストリー
ムが提供されるときに、各ピクチャとＰＴＳ(V) の対応
付けを行うことが、内部遅延時間ＶＤの算出に相当す
る。そのため、レジスタ２１から読み出されたＰＴＳ
(V) には、レジスタ２１に書き込まれたときのＰＴＳ
(V) に対して、ビットバッファ２２の内部遅延時間ＶＤ
の影響が加味されている。ビデオデコーダ３３における
各回路６２〜６４，６７の動作は、オーディオデコーダ
３２における遅延時間算出回路５１の動作に対応する。
その内部遅延時間ＶＤは、ビットバッファ２２のビデオ
ストリームの占有量によって変化し、その占有量が大き
いほど内部遅延時間ＶＤも大きくなる。
【００８９】レジスタ６５は１段のスタックで構成さ
れ、フレーム間予測技術に従う動作を行う。その動作
は、ピクチャヘッダ検出回路６３によって検出されたピ
クチャのタイプ（Ｉ，Ｐ，Ｂ）に応じて、Ｉピクチャま
たはＰピクチャに対応するＰＴＳ(V) と、Ｂピクチャに
対応するＰＴＳ(V) とを入れ替える。
れ、フレーム間予測技術に従う動作を行う。その動作
は、ピクチャヘッダ検出回路６３によって検出されたピ
クチャのタイプ（Ｉ，Ｐ，Ｂ）に応じて、Ｉピクチャま
たはＰピクチャに対応するＰＴＳ(V) と、Ｂピクチャに
対応するＰＴＳ(V) とを入れ替える。
【００９０】第１減算回路６８は、レジスタ６５から読
み出されたＰＴＳ(V) からデコードコア回路２３の内部
遅延時間ΔＶと、図２に示す外部の入力装置４３にて設
定された値ｘとの和を減算し、Ｖ1-ＰＴＳを生成する。
すなわち、以下の式に従ってＶ1-ＰＴＳが生成される。
み出されたＰＴＳ(V) からデコードコア回路２３の内部
遅延時間ΔＶと、図２に示す外部の入力装置４３にて設
定された値ｘとの和を減算し、Ｖ1-ＰＴＳを生成する。
すなわち、以下の式に従ってＶ1-ＰＴＳが生成される。
【００９１】Ｖ1-ＰＴＳ＝ＰＴＳ(V) −ΔＶ−ｘ ここで、レジスタ６５から読み出されたＰＴＳ(V) に
は、内部遅延時間ＶＤの影響が反映されている。そのた
め、Ｖ1-ＰＴＳには、レジスタ２１に書き込まれたＰＴ
Ｓ(V) に対して、ビデオデコード遅延時間Ｄ(t) （＝Ｖ
Ｄ＋ΔＶ）および値ｘの影響が反映されている。内部遅
延時間ΔＶは一定の値である。値ｘはユーザが入力装置
４３を操作することにより設定される。
は、内部遅延時間ＶＤの影響が反映されている。そのた
め、Ｖ1-ＰＴＳには、レジスタ２１に書き込まれたＰＴ
Ｓ(V) に対して、ビデオデコード遅延時間Ｄ(t) （＝Ｖ
Ｄ＋ΔＶ）および値ｘの影響が反映されている。内部遅
延時間ΔＶは一定の値である。値ｘはユーザが入力装置
４３を操作することにより設定される。
【００９２】第２減算回路６９は、タイムスタンプ生成
回路４１から生成されたＡ2-ＰＴＳからＶ1-ＰＴＳを減
算し、Ｖ2-ＰＴＳを生成する。すなわち、以下の式に従
ってＶ2-ＰＴＳが生成される。
回路４１から生成されたＡ2-ＰＴＳからＶ1-ＰＴＳを減
算し、Ｖ2-ＰＴＳを生成する。すなわち、以下の式に従
ってＶ2-ＰＴＳが生成される。
【００９３】Ｖ2-ＰＴＳ＝Ａ2-ＰＴＳ−Ｖ1-ＰＴＳ＝Ａ
2-ＰＴＳ−ＰＴＳ(V) ＋ΔＶ＋ｘ ここで、Ａ2-ＰＴＳはリアルタイムに生成されている。
従って、Ｖ1-ＰＴＳがどのようなタイミングで生成され
ても、Ｖ2-ＰＴＳは確実（又は、リアルタイム）に生成
される。
2-ＰＴＳ−ＰＴＳ(V) ＋ΔＶ＋ｘ ここで、Ａ2-ＰＴＳはリアルタイムに生成されている。
従って、Ｖ1-ＰＴＳがどのようなタイミングで生成され
ても、Ｖ2-ＰＴＳは確実（又は、リアルタイム）に生成
される。
【００９４】第２比較処理回路７０は、図２に示す外部
の入力装置４４にて設定された値ｙとＶ2-ＰＴＳを比較
する。値ｙは、ユーザが入力装置４４を操作することに
より設定され、１つのピクチャが再生されている時間の
半分よりも大きくなるように設定される。同期判定回路
６６は、マッピング回路６４によってＰＴＳ(V) とピク
チャとのマッピングが行われると、第２比較処理回路７
０の比較結果に従って、各制御信号ＳS ，Ｓn ，ＳR を
生成する。同期判定回路６６は、Ｖ2-ＰＴＳ＜−ｙの場
合は制御信号ＳS を生成する。同期判定回路６６は、−
ｙ≦Ｖ2-ＰＴＳ≦ｙ（即ち、｜Ｖ2-ＰＴＳ｜≦ｙ）の場
合は制御信号Ｓn を生成し、ｙ＜Ｖ2-ＰＴＳの場合は制
御信号ＳR をそれぞれ生成する。
の入力装置４４にて設定された値ｙとＶ2-ＰＴＳを比較
する。値ｙは、ユーザが入力装置４４を操作することに
より設定され、１つのピクチャが再生されている時間の
半分よりも大きくなるように設定される。同期判定回路
６６は、マッピング回路６４によってＰＴＳ(V) とピク
チャとのマッピングが行われると、第２比較処理回路７
０の比較結果に従って、各制御信号ＳS ，Ｓn ，ＳR を
生成する。同期判定回路６６は、Ｖ2-ＰＴＳ＜−ｙの場
合は制御信号ＳS を生成する。同期判定回路６６は、−
ｙ≦Ｖ2-ＰＴＳ≦ｙ（即ち、｜Ｖ2-ＰＴＳ｜≦ｙ）の場
合は制御信号Ｓn を生成し、ｙ＜Ｖ2-ＰＴＳの場合は制
御信号ＳR をそれぞれ生成する。
【００９５】同期判定回路６６は、Ａ2-ＰＴＳおよびＶ
1-ＰＴＳに比べて値ｙが十分に小さいとき、以下の各場
合に応じて各制御信号ＳS ，Ｓn ，ＳR を生成する。同
期判定回路６６は、Ａ2-ＰＴＳ＜Ｖ1-ＰＴＳの場合は制
御信号ＳS を生成する。同期判定回路６６は、Ａ2-ＰＴ
Ｓ＝Ｖ1-ＰＴＳの場合は制御信号Ｓn を生成し、Ａ2-Ｐ
ＴＳ＞Ｖ1-ＰＴＳの場合は制御信号ＳR をそれぞれ生成
する。その各制御信号ＳS ，Ｓn ，ＳR はデコードコア
回路２３に入力され、そのデコードコア回路２３を制御
する。
1-ＰＴＳに比べて値ｙが十分に小さいとき、以下の各場
合に応じて各制御信号ＳS ，Ｓn ，ＳR を生成する。同
期判定回路６６は、Ａ2-ＰＴＳ＜Ｖ1-ＰＴＳの場合は制
御信号ＳS を生成する。同期判定回路６６は、Ａ2-ＰＴ
Ｓ＝Ｖ1-ＰＴＳの場合は制御信号Ｓn を生成し、Ａ2-Ｐ
ＴＳ＞Ｖ1-ＰＴＳの場合は制御信号ＳR をそれぞれ生成
する。その各制御信号ＳS ，Ｓn ，ＳR はデコードコア
回路２３に入力され、そのデコードコア回路２３を制御
する。
【００９６】デコードコア回路２３は、ビットバッファ
２２から読み出されたビデオストリームをデコードし、
各ピクチャ毎にビデオ出力を生成する。ここで、制御信
号ＳS が生成されているとき、デコードコア回路２３は
スキップ動作を行う。詳しく説明すると、デコードコア
回路２３は、制御信号ＳS が生成されている間、ビット
バッファ２２から転送されてくるピクチャを廃棄し、そ
の廃棄されたピクチャについてはデコードを行わない。
そして、制御信号ＳS の生成が停止されると、デコード
コア回路２３は通常の動作に戻る。その結果、ディスプ
レイ２５では、再生画面が数コマ分だけ飛ぶスキップ再
生が行われる。
２２から読み出されたビデオストリームをデコードし、
各ピクチャ毎にビデオ出力を生成する。ここで、制御信
号ＳS が生成されているとき、デコードコア回路２３は
スキップ動作を行う。詳しく説明すると、デコードコア
回路２３は、制御信号ＳS が生成されている間、ビット
バッファ２２から転送されてくるピクチャを廃棄し、そ
の廃棄されたピクチャについてはデコードを行わない。
そして、制御信号ＳS の生成が停止されると、デコード
コア回路２３は通常の動作に戻る。その結果、ディスプ
レイ２５では、再生画面が数コマ分だけ飛ぶスキップ再
生が行われる。
【００９７】制御信号Ｓn が生成されているとき、デコ
ードコア回路２３は通常の動作を行い、ディスプレイ２
５では通常の再生が行われる。制御信号ＳR が生成され
ているとき、デコードコア回路２３はリピート動作を行
う。詳しく説明すると、デコードコア回路２３は、制御
信号ＳR が生成されている間、その制御信号ＳR が生成
される前にビットバッファ２２から転送されたピクチャ
のビデオ出力の出力を引き続き行う。そして、制御信号
ＳR の生成が停止されると、デコードコア回路２３は通
常の動作に戻る。その結果、ディスプレイ２５では、同
じ再生画面が続くリピート再生が行われる。
ードコア回路２３は通常の動作を行い、ディスプレイ２
５では通常の再生が行われる。制御信号ＳR が生成され
ているとき、デコードコア回路２３はリピート動作を行
う。詳しく説明すると、デコードコア回路２３は、制御
信号ＳR が生成されている間、その制御信号ＳR が生成
される前にビットバッファ２２から転送されたピクチャ
のビデオ出力の出力を引き続き行う。そして、制御信号
ＳR の生成が停止されると、デコードコア回路２３は通
常の動作に戻る。その結果、ディスプレイ２５では、同
じ再生画面が続くリピート再生が行われる。
【００９８】例えば、Ａ2-ＰＴＳおよびＶ1-ＰＴＳに比
べて値ｙが十分に小さいとき、デコードコア回路２３
は、Ａ2-ＰＴＳ＜Ｖ1-ＰＴＳの場合はスキップ動作を行
い、Ａ 2-ＰＴＳ＝Ｖ1-ＰＴＳの場合は通常の動作を行
い、更にＡ2-ＰＴＳ＞Ｖ1-ＰＴＳの場合はリピート動作
をそれぞれ行う。
べて値ｙが十分に小さいとき、デコードコア回路２３
は、Ａ2-ＰＴＳ＜Ｖ1-ＰＴＳの場合はスキップ動作を行
い、Ａ 2-ＰＴＳ＝Ｖ1-ＰＴＳの場合は通常の動作を行
い、更にＡ2-ＰＴＳ＞Ｖ1-ＰＴＳの場合はリピート動作
をそれぞれ行う。
【００９９】ところで、入力装置４４で値ｙを指定でき
るようにしてあるのは、Ａ2-ＰＴＳとＶ1-ＰＴＳとが完
全に一致することは稀であるためである。デコードコア
回路２３は、Ａ2-ＰＴＳとＶ1-ＰＴＳとが完全に一致し
た場合（Ａ2-ＰＴＳ＝Ｖ1-ＰＴＳ）に通常の動作を行
う。従って、Ａ2-ＰＴＳおよびＶ1-ＰＴＳに比べて値ｙ
が十分に小さいとき、デコードコア回路２３は稀にしか
通常の動作を行わないことになる。そこで、視聴者（又
は、ユーザー）が値ｙを適宜に設定することにより、Ａ
2-ＰＴＳとＶ1-ＰＴＳとが完全には一致していなくて
も、ほぼ一致していればデコードコア回路２３は通常の
動作を行う。つまり、入力装置４４で値ｙを指定できる
ようにしてあるのは、Ａ2-ＰＴＳとＶ1-ＰＴＳとの一致
条件に許容範囲をもたせるためである。
るようにしてあるのは、Ａ2-ＰＴＳとＶ1-ＰＴＳとが完
全に一致することは稀であるためである。デコードコア
回路２３は、Ａ2-ＰＴＳとＶ1-ＰＴＳとが完全に一致し
た場合（Ａ2-ＰＴＳ＝Ｖ1-ＰＴＳ）に通常の動作を行
う。従って、Ａ2-ＰＴＳおよびＶ1-ＰＴＳに比べて値ｙ
が十分に小さいとき、デコードコア回路２３は稀にしか
通常の動作を行わないことになる。そこで、視聴者（又
は、ユーザー）が値ｙを適宜に設定することにより、Ａ
2-ＰＴＳとＶ1-ＰＴＳとが完全には一致していなくて
も、ほぼ一致していればデコードコア回路２３は通常の
動作を行う。つまり、入力装置４４で値ｙを指定できる
ようにしてあるのは、Ａ2-ＰＴＳとＶ1-ＰＴＳとの一致
条件に許容範囲をもたせるためである。
【０１００】また、入力装置４３で値ｘを指定できるよ
うにしてあるのは、デコードコア回路２３に対して任意
にスキップ動作またはリピート動作を行わせるためであ
る。視聴者が値ｘを調整することにより、Ｖ1-ＰＴＳが
変化する。デコードコア回路２３は、そのＶ1-ＰＴＳの
変化に応じて各動作を行う。
うにしてあるのは、デコードコア回路２３に対して任意
にスキップ動作またはリピート動作を行わせるためであ
る。視聴者が値ｘを調整することにより、Ｖ1-ＰＴＳが
変化する。デコードコア回路２３は、そのＶ1-ＰＴＳの
変化に応じて各動作を行う。
【０１０１】このように、本実施例において制御回路４
２は、オーディオデコーダ３２の内部遅延時間（＝ＡＤ
＋ΔＡ）を基に生成されたＡ2-ＰＴＳと、ビデオデコー
ド遅延時間Ｄ(t) （＝ＶＤ＋ΔＶ）と、値ｘとを基にＰ
ＴＳ(V) を補正して、Ｖ2-ＰＴＳを生成する。そして、
制御回路４２は、Ｖ2-ＰＴＳと値ｙとの比較結果に従っ
て、制御信号ＳS ，Ｓn ，ＳR のいずれかを生成し、ス
キップ動作，通常の動作，リピート動作のいずれかを行
うようにデコードコア回路２３を制御する。
２は、オーディオデコーダ３２の内部遅延時間（＝ＡＤ
＋ΔＡ）を基に生成されたＡ2-ＰＴＳと、ビデオデコー
ド遅延時間Ｄ(t) （＝ＶＤ＋ΔＶ）と、値ｘとを基にＰ
ＴＳ(V) を補正して、Ｖ2-ＰＴＳを生成する。そして、
制御回路４２は、Ｖ2-ＰＴＳと値ｙとの比較結果に従っ
て、制御信号ＳS ，Ｓn ，ＳR のいずれかを生成し、ス
キップ動作，通常の動作，リピート動作のいずれかを行
うようにデコードコア回路２３を制御する。
【０１０２】従って、制御回路４２は、ビデオデコーダ
３３の内部遅延時間だけでなく、オーディオデコーダ３
２の内部遅延時間をも基にデコードコア回路２３を制御
する。すなわち、制御回路４２は、ビデオデコーダ３３
の内部遅延時間だけでなく、オーディオデコーダ３２の
内部遅延時間をも考慮に入れてビデオ出力の再生時刻を
設定する。言い換えれば、オーディオ出力の再生タイミ
ングに合わせてビデオ出力の再生タイミングが調整され
る。このことは、オーディオ出力とビデオ出力の同期を
第１実施例よりもさらに確実にとることを可能する。
３３の内部遅延時間だけでなく、オーディオデコーダ３
２の内部遅延時間をも基にデコードコア回路２３を制御
する。すなわち、制御回路４２は、ビデオデコーダ３３
の内部遅延時間だけでなく、オーディオデコーダ３２の
内部遅延時間をも考慮に入れてビデオ出力の再生時刻を
設定する。言い換えれば、オーディオ出力の再生タイミ
ングに合わせてビデオ出力の再生タイミングが調整され
る。このことは、オーディオ出力とビデオ出力の同期を
第１実施例よりもさらに確実にとることを可能する。
【０１０３】例えば、オーディオ出力の再生タイミング
よりもビデオ出力の再生タイミングが遅れている場合、
制御回路４２はデコードコア回路２３にスキップ動作を
行わせて、ディスプレイ２５がスキップ再生を行う。こ
の結果、ビデオ出力の再生タイミングがオーディオ出力
の再生タイミングに追いつくようになる。逆に、オーデ
ィオ出力の再生タイミングよりもビデオ出力の再生タイ
ミングが進んでいる場合、制御回路４２はデコードコア
回路２３にリピート動作を行わせて、ディスプレイ２５
がリピート再生を行う。この結果、ビデオ出力の再生タ
イミングがオーディオ出力の再生タイミングに合うよう
になる。
よりもビデオ出力の再生タイミングが遅れている場合、
制御回路４２はデコードコア回路２３にスキップ動作を
行わせて、ディスプレイ２５がスキップ再生を行う。こ
の結果、ビデオ出力の再生タイミングがオーディオ出力
の再生タイミングに追いつくようになる。逆に、オーデ
ィオ出力の再生タイミングよりもビデオ出力の再生タイ
ミングが進んでいる場合、制御回路４２はデコードコア
回路２３にリピート動作を行わせて、ディスプレイ２５
がリピート再生を行う。この結果、ビデオ出力の再生タ
イミングがオーディオ出力の再生タイミングに合うよう
になる。
【０１０４】このように、ビデオ出力の再生タイミング
の方をオーディオ出力の再生タイミングに合わせるの
は、以下の理由による。人間はディスプレイ２５に映し
出される動画が数コマ分ずれても、そのずれを検知でき
ないのに対し、スピーカ２７から出される音声がずれた
ときには、そのずれを耳につきやすいノイズとして敏感
に検知できる。
の方をオーディオ出力の再生タイミングに合わせるの
は、以下の理由による。人間はディスプレイ２５に映し
出される動画が数コマ分ずれても、そのずれを検知でき
ないのに対し、スピーカ２７から出される音声がずれた
ときには、そのずれを耳につきやすいノイズとして敏感
に検知できる。
【０１０５】ユーザが値ｙを調整することは、オーディ
オ出力とビデオ出力の同期の精度を任意に設定すること
を可能にする。値ｙを大きく設定するほど、Ａ2-ＰＴＳ
とＶ 1-ＰＴＳとの一致条件の許容範囲が大きくなり、そ
の結果、オーディオ出力とビデオ出力の同期の精度は低
くなる。このように、オーディオ出力とビデオ出力の同
期の精度が設定可能にされているのは、システムストリ
ームによってはＰＴＳ（ＰＴＳ(A) および ＰＴＳ(V)
）が正確に付加されていない場合があるためである。
例えば、現在市販されている、いわゆるビデオＣＤで
は、ＰＴＳが正確に付加されていないものが稀に存在す
る。値ｙが、１つのピクチャが再生されている時間の半
分よりも大きくなるように設定したのは、それより小さ
く設定しても、オーディオ出力とビデオ出力の同期の精
度は変化しないからである。
オ出力とビデオ出力の同期の精度を任意に設定すること
を可能にする。値ｙを大きく設定するほど、Ａ2-ＰＴＳ
とＶ 1-ＰＴＳとの一致条件の許容範囲が大きくなり、そ
の結果、オーディオ出力とビデオ出力の同期の精度は低
くなる。このように、オーディオ出力とビデオ出力の同
期の精度が設定可能にされているのは、システムストリ
ームによってはＰＴＳ（ＰＴＳ(A) および ＰＴＳ(V)
）が正確に付加されていない場合があるためである。
例えば、現在市販されている、いわゆるビデオＣＤで
は、ＰＴＳが正確に付加されていないものが稀に存在す
る。値ｙが、１つのピクチャが再生されている時間の半
分よりも大きくなるように設定したのは、それより小さ
く設定しても、オーディオ出力とビデオ出力の同期の精
度は変化しないからである。
【０１０６】ユーザが値ｘを調整することは、オーディ
オ出力の位相とビデオ出力の位相とを意図的にずらすこ
とを可能にする。この機能は、本実施例をＣＤ−ＲＯＭ
などの蓄積メディアから読み出されたシステムストリー
ムに適用する場合に好適となる。例えば、ユーザが動画
を通常の再生速度よりも高速で再生させたときに、オー
ディオ出力とビデオ出力の同期ずれが生じ、その同期ず
れを補正する際にその機能を発揮させることができる。
動画を通常の再生速度よりも高速で再生させる場合と
は、ユーザが短時間に動画を見るために早送り再生を行
う場合や、見たい動画を検索するために早送り再生また
は早送り逆転再生を行う場合などであり、その場合にオ
ーディオ出力も再生される。
オ出力の位相とビデオ出力の位相とを意図的にずらすこ
とを可能にする。この機能は、本実施例をＣＤ−ＲＯＭ
などの蓄積メディアから読み出されたシステムストリー
ムに適用する場合に好適となる。例えば、ユーザが動画
を通常の再生速度よりも高速で再生させたときに、オー
ディオ出力とビデオ出力の同期ずれが生じ、その同期ず
れを補正する際にその機能を発揮させることができる。
動画を通常の再生速度よりも高速で再生させる場合と
は、ユーザが短時間に動画を見るために早送り再生を行
う場合や、見たい動画を検索するために早送り再生また
は早送り逆転再生を行う場合などであり、その場合にオ
ーディオ出力も再生される。
【０１０７】（第３実施例）本発明の第３実施例を図６
〜図９に従って説明する。本実施例において、第２実施
例と同じ構成部材については符号を等しくしてその詳細
な説明を省略する。
〜図９に従って説明する。本実施例において、第２実施
例と同じ構成部材については符号を等しくしてその詳細
な説明を省略する。
【０１０８】図６は、本実施例のＭＰＥＧシステムデコ
ーダ８１のブロック回路を示す。システムデコーダ８１
は、オーディオデコーダ３２、ＭＰＥＧビデオデコーダ
８２、及びＡＶパーサ４を備えている。ＡＶパーサ４は
ＤＭＵＸ５を備えている。ＡＶパーサ４はオーディオス
トリーム，ＳＣＲ，ＰＴＳ(A) をそれぞれオーディオデ
コーダ３１へ出力し、ビデオストリーム，ＰＴＳ(V) を
それぞれビデオデコーダ８２へ出力する。
ーダ８１のブロック回路を示す。システムデコーダ８１
は、オーディオデコーダ３２、ＭＰＥＧビデオデコーダ
８２、及びＡＶパーサ４を備えている。ＡＶパーサ４は
ＤＭＵＸ５を備えている。ＡＶパーサ４はオーディオス
トリーム，ＳＣＲ，ＰＴＳ(A) をそれぞれオーディオデ
コーダ３１へ出力し、ビデオストリーム，ＰＴＳ(V) を
それぞれビデオデコーダ８２へ出力する。
【０１０９】ビデオデコーダ８２は、レジスタ２１，ビ
ットバッファ２２，デコードコア回路２３，及び制御回
路８３を備えている。制御回路８３は、Ａ2-ＰＴＳと、
ビデオデコーダ８２のデコード処理時間と、ＰＴＳ(V)
とを基にビデオ出力の再生時刻を計算し、その計算結果
を補正する。そして、その補正結果に従ってデコードコ
ア回路２３を制御する。ビデオデコーダ８２の内部遅延
時間は、第２実施例のビデオデコーダ３３の内部遅延時
間と同じであり、以下、ビデオデコード遅延時間Ｄ(t)
という。
ットバッファ２２，デコードコア回路２３，及び制御回
路８３を備えている。制御回路８３は、Ａ2-ＰＴＳと、
ビデオデコーダ８２のデコード処理時間と、ＰＴＳ(V)
とを基にビデオ出力の再生時刻を計算し、その計算結果
を補正する。そして、その補正結果に従ってデコードコ
ア回路２３を制御する。ビデオデコーダ８２の内部遅延
時間は、第２実施例のビデオデコーダ３３の内部遅延時
間と同じであり、以下、ビデオデコード遅延時間Ｄ(t)
という。
【０１１０】図７は、ビデオデコーダ８２のブロック回
路を示す。制御回路８３は、ライトアドレス検出回路６
１、リードアドレス検出回路６２、ピクチャヘッダ検出
回路６３、マッピング回路６４、レジスタ６５、同期判
定回路６６、第１及び第２比較処理回路６７，７０、第
１及び第２減算回路６８，６９、リピート判定回路８
４、スキップ判定回路８５、及び各回路６１〜７０，８
４，８５を制御する制御コア回路７２を備えている。制
御コア回路７２は、ビットバッファ２２及びデコードコ
ア回路２３も制御する。
路を示す。制御回路８３は、ライトアドレス検出回路６
１、リードアドレス検出回路６２、ピクチャヘッダ検出
回路６３、マッピング回路６４、レジスタ６５、同期判
定回路６６、第１及び第２比較処理回路６７，７０、第
１及び第２減算回路６８，６９、リピート判定回路８
４、スキップ判定回路８５、及び各回路６１〜７０，８
４，８５を制御する制御コア回路７２を備えている。制
御コア回路７２は、ビットバッファ２２及びデコードコ
ア回路２３も制御する。
【０１１１】リピート判定回路８４は、同期判定回路６
６から生成された各制御信号Ｓn ，ＳR と、図６に示す
入力装置８６，８７で設定された値ｚ１，ｚ２とを基
に、制御信号ＳRmを生成する。スキップ判定回路８５
は、同期判定回路６６から生成された各制御信号Ｓn ，
ＳS と、図６に示す入力装置８８，８９で設定された値
ｗ１，ｗ２と、ピクチャヘッダ検出回路６３の検出結果
に従って、制御信号ＳSmを生成する。
６から生成された各制御信号Ｓn ，ＳR と、図６に示す
入力装置８６，８７で設定された値ｚ１，ｚ２とを基
に、制御信号ＳRmを生成する。スキップ判定回路８５
は、同期判定回路６６から生成された各制御信号Ｓn ，
ＳS と、図６に示す入力装置８８，８９で設定された値
ｗ１，ｗ２と、ピクチャヘッダ検出回路６３の検出結果
に従って、制御信号ＳSmを生成する。
【０１１２】デコードコア回路２３は、各制御信号ＳS
，Ｓn ，ＳR ではなく、各制御信号ＳSm，Ｓn ，ＳRm
に従って動作する。制御信号ＳSmが生成されていると
き、デコードコア回路２３はスキップ動作を行う。制御
信号Ｓn が生成されているとき、デコードコア回路２３
は通常の動作を行う。更に、制御信号ＳRmが生成されて
いるとき、デコードコア回路２３はリピート動作を行
う。
，Ｓn ，ＳR ではなく、各制御信号ＳSm，Ｓn ，ＳRm
に従って動作する。制御信号ＳSmが生成されていると
き、デコードコア回路２３はスキップ動作を行う。制御
信号Ｓn が生成されているとき、デコードコア回路２３
は通常の動作を行う。更に、制御信号ＳRmが生成されて
いるとき、デコードコア回路２３はリピート動作を行
う。
【０１１３】図８は、リピート判定回路８４のブロック
回路を示す。リピート判定回路８４は、カウンタ９１，
９２、第１〜第３比較処理回路９３〜９５、オア（Ｏ
Ｒ）回路９６を備えている。カウンタ９１は制御信号Ｓ
R が生成される度に、そのカウント値をインクリメント
しつつカウント動作する。第１比較処理回路９３は、カ
ウンタ９１のカウント値と値ｚ１を比較し、カウント値
の方が大きい場合に、制御信号ＳRmを生成する。ＯＲ回
路９６は、各制御信号Ｓn ，ＳRmのうち少なくともいず
れか一方が生成されると、カウンタ９１にリセット信号
を出力する。カウンタ９１はそのリセット信号に応答し
てカウント値をリセットする。
回路を示す。リピート判定回路８４は、カウンタ９１，
９２、第１〜第３比較処理回路９３〜９５、オア（Ｏ
Ｒ）回路９６を備えている。カウンタ９１は制御信号Ｓ
R が生成される度に、そのカウント値をインクリメント
しつつカウント動作する。第１比較処理回路９３は、カ
ウンタ９１のカウント値と値ｚ１を比較し、カウント値
の方が大きい場合に、制御信号ＳRmを生成する。ＯＲ回
路９６は、各制御信号Ｓn ，ＳRmのうち少なくともいず
れか一方が生成されると、カウンタ９１にリセット信号
を出力する。カウンタ９１はそのリセット信号に応答し
てカウント値をリセットする。
【０１１４】第２比較処理回路９４は、カウンタ９１の
カウント値が零よりも大きい場合に、カウンタ９２へカ
ウント開始信号を出力する。カウンタ９２は、カウント
開始信号に応答してカウント動作を開始し、一定の時間
毎にカウント値をインクリメントする。第３比較処理回
路９５は、カウンタ９２のカウント値と値ｚ２を比較
し、カウント値の方が大きい場合に、制御信号ＳRmを生
成し、カウンタ９２にリセット信号を出力する。カウン
タ９２はそのリセット信号に応答してカウント値をリセ
ットする。
カウント値が零よりも大きい場合に、カウンタ９２へカ
ウント開始信号を出力する。カウンタ９２は、カウント
開始信号に応答してカウント動作を開始し、一定の時間
毎にカウント値をインクリメントする。第３比較処理回
路９５は、カウンタ９２のカウント値と値ｚ２を比較
し、カウント値の方が大きい場合に、制御信号ＳRmを生
成し、カウンタ９２にリセット信号を出力する。カウン
タ９２はそのリセット信号に応答してカウント値をリセ
ットする。
【０１１５】第１比較処理回路９３はカウンタ９１のカ
ウンタ値により、制御信号ＳR が値ｚ１よりも多い回数
だけ連続して生成されたとき、制御信号ＳRmを生成す
る。従って、制御信号ＳR が値ｚ１よりも多い回数だけ
連続して生成されないと、デコードコア回路２３はリピ
ート動作を行わない。このようにするのは、オーディオ
出力の再生タイミング（又は、再生時期）よりもビデオ
出力の再生タイミングが進んでいない場合でも、同期判
定回路６６が制御信号ＳR を誤って生成して、デコード
コア回路２３がリピート動作を行うことがあるためであ
る。例えば、ＰＴＳ(A) またはＰＴＳ(V) が誤っている
場合や、動画が通常の再生速度よりも高速で再生された
場合などにおいて、同期判定回路６６が制御信号ＳR を
誤って生成することがある。
ウンタ値により、制御信号ＳR が値ｚ１よりも多い回数
だけ連続して生成されたとき、制御信号ＳRmを生成す
る。従って、制御信号ＳR が値ｚ１よりも多い回数だけ
連続して生成されないと、デコードコア回路２３はリピ
ート動作を行わない。このようにするのは、オーディオ
出力の再生タイミング（又は、再生時期）よりもビデオ
出力の再生タイミングが進んでいない場合でも、同期判
定回路６６が制御信号ＳR を誤って生成して、デコード
コア回路２３がリピート動作を行うことがあるためであ
る。例えば、ＰＴＳ(A) またはＰＴＳ(V) が誤っている
場合や、動画が通常の再生速度よりも高速で再生された
場合などにおいて、同期判定回路６６が制御信号ＳR を
誤って生成することがある。
【０１１６】そこで、リピート判定回路８４は、同期判
定回路６６が制御信号ＳR を連続してある一定の回数
（＝ｚ１）よりも多く生成したときに、その制御信号Ｓ
R が正しいものと判定し、制御信号ＳRmを生成する。デ
コードコア回路２３はその制御信号ＳRmに従ってリピー
ト動作を行う。このように制御信号ＳRmを生成すること
は、誤った制御信号ＳR に従ってデコードコア回路２３
がリピート動作を行うのを未然に防止する。
定回路６６が制御信号ＳR を連続してある一定の回数
（＝ｚ１）よりも多く生成したときに、その制御信号Ｓ
R が正しいものと判定し、制御信号ＳRmを生成する。デ
コードコア回路２３はその制御信号ＳRmに従ってリピー
ト動作を行う。このように制御信号ＳRmを生成すること
は、誤った制御信号ＳR に従ってデコードコア回路２３
がリピート動作を行うのを未然に防止する。
【０１１７】制御信号ＳR が１回生成されると、カウン
タ９２はカウント動作を開始し、その一定時間後には、
その時点におけるカウンタ９１のカウント値に関係な
く、第３比較処理回路９５は制御信号ＳRmを生成する。
この一定時間は、カウンタ９２のインクリメント速度と
値ｚ２によって決定される。従って、同期判定回路６６
が制御信号ＳR を生成してから一定時間が経過すると、
デコードコア回路２３はリピート動作を行う。このよう
にするのは、制御信号ＳR が正しい場合でも、制御信号
ＳR が連続してある一定の回数（＝ｚ１）よりも多く生
成されるとは限らないからである。そこで、リピート判
定回路８４は、制御信号ＳR が生成されてから一定時間
が経過したとき、その制御信号ＳR を正しい信号と判定
し、制御信号ＳRmを生成する。デコードコア回路２３
は、その制御信号ＳRmに従ってリピート動作を行う。こ
のような第２及び第３比較処理回路９４，９５並びにカ
ウンタ９２による動作は、カウンタ９１と第１比較処理
回路９３とＯＲ回路９６による動作を補完して、制御信
号ＳRmを確実に生成する。
タ９２はカウント動作を開始し、その一定時間後には、
その時点におけるカウンタ９１のカウント値に関係な
く、第３比較処理回路９５は制御信号ＳRmを生成する。
この一定時間は、カウンタ９２のインクリメント速度と
値ｚ２によって決定される。従って、同期判定回路６６
が制御信号ＳR を生成してから一定時間が経過すると、
デコードコア回路２３はリピート動作を行う。このよう
にするのは、制御信号ＳR が正しい場合でも、制御信号
ＳR が連続してある一定の回数（＝ｚ１）よりも多く生
成されるとは限らないからである。そこで、リピート判
定回路８４は、制御信号ＳR が生成されてから一定時間
が経過したとき、その制御信号ＳR を正しい信号と判定
し、制御信号ＳRmを生成する。デコードコア回路２３
は、その制御信号ＳRmに従ってリピート動作を行う。こ
のような第２及び第３比較処理回路９４，９５並びにカ
ウンタ９２による動作は、カウンタ９１と第１比較処理
回路９３とＯＲ回路９６による動作を補完して、制御信
号ＳRmを確実に生成する。
【０１１８】図９は、スキップ判定回路８５のブロック
回路を示す。スキップ判定回路８５は、カウンタ１０
１，１０２、第１〜第３比較処理回路１０３〜１０５、
オア（ＯＲ）回路１０６，Ｂピクチャ優先処理回路１０
７を備えている。
回路を示す。スキップ判定回路８５は、カウンタ１０
１，１０２、第１〜第３比較処理回路１０３〜１０５、
オア（ＯＲ）回路１０６，Ｂピクチャ優先処理回路１０
７を備えている。
【０１１９】カウンタ１０１は制御信号ＳS が生成され
る度に、そのカウント値をインクリメントする。第１比
較処理回路１０３は、カウンタ１０１のカウント値と値
ｗ１とを比較し、カウント値の方が大きい場合に、制御
信号ＳSpを生成する。第２比較処理回路１０４は、カウ
ンタ１０１のカウント値が零よりも大きい場合に、カウ
ンタ１０２へカウント開始信号を出力する。カウンタ１
０２はカウント開始信号に応答してカウント動作を開始
し、一定の時間毎にカウント値をインクリメントする。
第３比較処理回路１０５は、カウンタ１０２のカウント
値と値ｗ２とを比較し、カウント値の方が大きい場合
に、制御信号ＳSpを生成する。
る度に、そのカウント値をインクリメントする。第１比
較処理回路１０３は、カウンタ１０１のカウント値と値
ｗ１とを比較し、カウント値の方が大きい場合に、制御
信号ＳSpを生成する。第２比較処理回路１０４は、カウ
ンタ１０１のカウント値が零よりも大きい場合に、カウ
ンタ１０２へカウント開始信号を出力する。カウンタ１
０２はカウント開始信号に応答してカウント動作を開始
し、一定の時間毎にカウント値をインクリメントする。
第３比較処理回路１０５は、カウンタ１０２のカウント
値と値ｗ２とを比較し、カウント値の方が大きい場合
に、制御信号ＳSpを生成する。
【０１２０】Ｂピクチャ優先処理回路１０７は、制御信
号ＳSpとピクチャヘッダ検出回路６３によって検出され
たピクチャのタイプ（Ｉ，Ｐ，Ｂ）に従って、制御信号
ＳSmを生成する。この制御信号ＳSmは、デコードコア回
路２３がＩピクチャまたはＰピクチャよりもＢピクチャ
を優先してスキップ動作する信号である。ＯＲ回路１０
６は、各制御信号Ｓn ，ＳSmのうち少なくともいずれか
一方が生成されると、カウンタ１０１にリセット信号を
出力する。カウンタ１０１はそのリセット信号に応答し
てカウント値をリセットする。カウンタ１０２は、制御
信号ＳSmが生成されるとカウンタ値をリセットする。第
１比較処理回路１０３は、カウンタ１０１のカウンタ値
に応じて、制御信号ＳS が値ｗ１よりも多い回数だけ連
続して生成されたとき、制御信号ＳSpを生成する。Ｂピ
クチャ優先処理回路１０７は、その制御信号ＳSpとピク
チャのタイプ（Ｉ，Ｐ，Ｂ）に従って制御信号ＳSmを生
成する。従って、制御信号ＳS が値ｗ１よりも多い回数
だけ連続して生成されないと、デコードコア回路２３は
スキップ動作を行わない。このようにするのは、オーデ
ィオ出力の再生タイミングよりもビデオ出力の再生タイ
ミングが進んでいない場合でも、同期判定回路６６が制
御信号ＳS を誤って生成することがあるためである。例
えば、ＰＴＳ(A) またはＰＴＳ(V) が誤っている場合
や、動画が通常の再生速度よりも高速で再生された場合
などにおいて、同期判定回路６６が制御信号ＳS を誤っ
て生成することがある。
号ＳSpとピクチャヘッダ検出回路６３によって検出され
たピクチャのタイプ（Ｉ，Ｐ，Ｂ）に従って、制御信号
ＳSmを生成する。この制御信号ＳSmは、デコードコア回
路２３がＩピクチャまたはＰピクチャよりもＢピクチャ
を優先してスキップ動作する信号である。ＯＲ回路１０
６は、各制御信号Ｓn ，ＳSmのうち少なくともいずれか
一方が生成されると、カウンタ１０１にリセット信号を
出力する。カウンタ１０１はそのリセット信号に応答し
てカウント値をリセットする。カウンタ１０２は、制御
信号ＳSmが生成されるとカウンタ値をリセットする。第
１比較処理回路１０３は、カウンタ１０１のカウンタ値
に応じて、制御信号ＳS が値ｗ１よりも多い回数だけ連
続して生成されたとき、制御信号ＳSpを生成する。Ｂピ
クチャ優先処理回路１０７は、その制御信号ＳSpとピク
チャのタイプ（Ｉ，Ｐ，Ｂ）に従って制御信号ＳSmを生
成する。従って、制御信号ＳS が値ｗ１よりも多い回数
だけ連続して生成されないと、デコードコア回路２３は
スキップ動作を行わない。このようにするのは、オーデ
ィオ出力の再生タイミングよりもビデオ出力の再生タイ
ミングが進んでいない場合でも、同期判定回路６６が制
御信号ＳS を誤って生成することがあるためである。例
えば、ＰＴＳ(A) またはＰＴＳ(V) が誤っている場合
や、動画が通常の再生速度よりも高速で再生された場合
などにおいて、同期判定回路６６が制御信号ＳS を誤っ
て生成することがある。
【０１２１】そこで、スキップ判定回路８５は、同期判
定回路６６が制御信号ＳS を連続してある一定の回数
（＝ｗ１）よりも多く生成したときに、その制御信号Ｓ
S を正しいものと判定して、制御信号ＳSpを生成する。
デコードコア回路２３はその制御信号ＳSpに従ってスキ
ップ動作を行う。このように制御信号ＳSpを生成するこ
とは、誤った制御信号ＳS に従ってデコードコア回路２
３がスキップ動作を行うのを未然に防止する。
定回路６６が制御信号ＳS を連続してある一定の回数
（＝ｗ１）よりも多く生成したときに、その制御信号Ｓ
S を正しいものと判定して、制御信号ＳSpを生成する。
デコードコア回路２３はその制御信号ＳSpに従ってスキ
ップ動作を行う。このように制御信号ＳSpを生成するこ
とは、誤った制御信号ＳS に従ってデコードコア回路２
３がスキップ動作を行うのを未然に防止する。
【０１２２】ところで、Ｂピクチャは双方向予測によっ
て生成されるため、データ量は少なく、その重要度はＩ
ピクチャやＰピクチャに比べて低くなる。従って、重要
度の低いＢピクチャを優先してスキップ再生させること
は、再生される動画に生じるコマ落ちを少なくする。
て生成されるため、データ量は少なく、その重要度はＩ
ピクチャやＰピクチャに比べて低くなる。従って、重要
度の低いＢピクチャを優先してスキップ再生させること
は、再生される動画に生じるコマ落ちを少なくする。
【０１２３】制御信号ＳS が１回生成されると、カウン
タ１０２はカウント動作を開始し、その一定時間後に
は、その時点におけるカウンタ１０１のカウント値に関
係なく、第３比較処理回路１０５は制御信号ＳSpを生成
する。この一定時間は、カウンタ１０２のインクリメン
ト速度と値ｗ２によって決定される。従って、同期判定
回路６６が制御信号ＳS を生成してから一定時間が経過
すると、デコードコア回路２３はスキップ動作を行う。
このようにするのは、制御信号ＳS が正しい場合でも、
制御信号ＳS が連続してある一定の回数（＝ｗ１）より
も多く生成されるとは限らないからである。そこで、ス
キップ判定回路８５は、制御信号ＳS が生成されてから
一定時間が経過したとき、その制御信号ＳS を正しい信
号と判定し、制御信号ＳSpを生成する。デコードコア回
路２３、その制御信号ＳSpに従ってスキップ動作を行
う。このように第２及び第３比較処理回路１０４，１０
５並びにカウンタ１０２の動作は、カウンタ１０１と第
１比較処理回路１０３とＯＲ回路１０６の動作を補完し
て、制御信号ＳSpを確実に生成する。
タ１０２はカウント動作を開始し、その一定時間後に
は、その時点におけるカウンタ１０１のカウント値に関
係なく、第３比較処理回路１０５は制御信号ＳSpを生成
する。この一定時間は、カウンタ１０２のインクリメン
ト速度と値ｗ２によって決定される。従って、同期判定
回路６６が制御信号ＳS を生成してから一定時間が経過
すると、デコードコア回路２３はスキップ動作を行う。
このようにするのは、制御信号ＳS が正しい場合でも、
制御信号ＳS が連続してある一定の回数（＝ｗ１）より
も多く生成されるとは限らないからである。そこで、ス
キップ判定回路８５は、制御信号ＳS が生成されてから
一定時間が経過したとき、その制御信号ＳS を正しい信
号と判定し、制御信号ＳSpを生成する。デコードコア回
路２３、その制御信号ＳSpに従ってスキップ動作を行
う。このように第２及び第３比較処理回路１０４，１０
５並びにカウンタ１０２の動作は、カウンタ１０１と第
１比較処理回路１０３とＯＲ回路１０６の動作を補完し
て、制御信号ＳSpを確実に生成する。
【０１２４】本実施例においては、何らかの原因によっ
て誤った各制御信号ＳR ，ＳS が生成された場合でも、
各判定回路８４，８５が各制御信号ＳR ，ＳS を補正し
て、各制御信号ＳRm，ＳSmを生成する。デコードコア回
路２３は各制御信号ＳRm，ＳSmに従って動作（スキップ
動作，リピート動作）する。このことは、誤った各制御
信号ＳR ，ＳS が生成された場合でも、オーディオ出力
とビデオ出力の同期を確実にとることを可能にする。
て誤った各制御信号ＳR ，ＳS が生成された場合でも、
各判定回路８４，８５が各制御信号ＳR ，ＳS を補正し
て、各制御信号ＳRm，ＳSmを生成する。デコードコア回
路２３は各制御信号ＳRm，ＳSmに従って動作（スキップ
動作，リピート動作）する。このことは、誤った各制御
信号ＳR ，ＳS が生成された場合でも、オーディオ出力
とビデオ出力の同期を確実にとることを可能にする。
【０１２５】ユーザが各値ｚ１，ｚ２，ｗ１，ｗ２を入
力装置８６〜８９でそれぞれ設定することは、各判定回
路８４，８５における各制御信号ＳR ，ＳS の補正の度
合いの調整を可能にする。スキップ再生を行う場合に重
要度の低いＢピクチャをＩピクチャやＰピクチャよりも
優先してスキップ再生させることは、再生される動画に
生じるコマ落ちを少なくし、かつ動画の動きを滑らかな
ものにして、その結果、画質を向上させることができ
る。
力装置８６〜８９でそれぞれ設定することは、各判定回
路８４，８５における各制御信号ＳR ，ＳS の補正の度
合いの調整を可能にする。スキップ再生を行う場合に重
要度の低いＢピクチャをＩピクチャやＰピクチャよりも
優先してスキップ再生させることは、再生される動画に
生じるコマ落ちを少なくし、かつ動画の動きを滑らかな
ものにして、その結果、画質を向上させることができ
る。
【０１２６】尚、上記各実施例は以下のように変更して
もよい。 （１）第２，３実施例において、サンプリング周波数検
出回路５３および加算回路５４を省く。この場合には、
＠ＰＴＳをリアルタイムに生成することができなくなる
ため、＃ＰＴＳの生成精度は低下する。しかし、この場
合でも、オーディオ出力とビデオ出力の同期を第１実施
例よりもさらに確実にとることができる。そして、オー
ディオストリームに多くのＰＴＳ(A) が付加されている
場合には、第２，３実施例と同程度の性能を得ることも
できる。
もよい。 （１）第２，３実施例において、サンプリング周波数検
出回路５３および加算回路５４を省く。この場合には、
＠ＰＴＳをリアルタイムに生成することができなくなる
ため、＃ＰＴＳの生成精度は低下する。しかし、この場
合でも、オーディオ出力とビデオ出力の同期を第１実施
例よりもさらに確実にとることができる。そして、オー
ディオストリームに多くのＰＴＳ(A) が付加されている
場合には、第２，３実施例と同程度の性能を得ることも
できる。
【０１２７】（２）第２，３実施例において、＠ＰＴＳ
の代わりにＰＴＳ(A) から[V] ＰＴＳを減算した値を減
算回路６９から生成させる。この場合には、ＰＴＳ(A)
と、ビデオデコード遅延時間Ｄ(t) と、値ｘとに基づい
てＰＴＳ(V) が補正され、＃ＰＴＳが生成される。この
場合には、オーディオデコーダ３２の内部遅延時間に基
づいてデコードコア回路２３の動作を制御することがで
きなくなるが、オーディオ出力の再生タイミングに合わ
せてビデオ出力の再生タイミングが制御されることに変
わりはない。そのため、オーディオデコーダ３２の内部
遅延時間が小さい場合には、第２，３実施例と同程度の
性能を得ることもできる。但し、この場合、制御回路１
４は、第１実施例と同様に、オーディオデコーダ３２の
内部遅延時間とＳＣＲおよびＰＴＳ(A) とを基にオーデ
ィオ出力の再生時刻（再生タイミング）を計算し、その
計算結果に従ってデコードコア回路１３を制御する。
の代わりにＰＴＳ(A) から[V] ＰＴＳを減算した値を減
算回路６９から生成させる。この場合には、ＰＴＳ(A)
と、ビデオデコード遅延時間Ｄ(t) と、値ｘとに基づい
てＰＴＳ(V) が補正され、＃ＰＴＳが生成される。この
場合には、オーディオデコーダ３２の内部遅延時間に基
づいてデコードコア回路２３の動作を制御することがで
きなくなるが、オーディオ出力の再生タイミングに合わ
せてビデオ出力の再生タイミングが制御されることに変
わりはない。そのため、オーディオデコーダ３２の内部
遅延時間が小さい場合には、第２，３実施例と同程度の
性能を得ることもできる。但し、この場合、制御回路１
４は、第１実施例と同様に、オーディオデコーダ３２の
内部遅延時間とＳＣＲおよびＰＴＳ(A) とを基にオーデ
ィオ出力の再生時刻（再生タイミング）を計算し、その
計算結果に従ってデコードコア回路１３を制御する。
【０１２８】（３）第２，３実施例において、値ｘを省
く。また、値ｙを固定にする。この場合には、各値ｘ，
ｙに関係する機能が省かれるだけで、その他の作用およ
び効果については上記各実施例と同じである。
く。また、値ｙを固定にする。この場合には、各値ｘ，
ｙに関係する機能が省かれるだけで、その他の作用およ
び効果については上記各実施例と同じである。
【０１２９】（４）第３実施例において、リピート判定
回路８４から各比較処理回路９４，９５およびカウンタ
９２を省く。この場合には、各回路９４，９５，９２に
関係する機能が省かれるだけで、その他の作用および効
果については上記実施例と同じである。
回路８４から各比較処理回路９４，９５およびカウンタ
９２を省く。この場合には、各回路９４，９５，９２に
関係する機能が省かれるだけで、その他の作用および効
果については上記実施例と同じである。
【０１３０】（５）第３実施例において、スキップ判定
回路８５から各比較処理回路１０４，１０５およびカウ
ンタ１０２を省く。また、スキップ判定回路８５からＢ
ピクチャ優先処理回路１０７を省く。この場合には、各
回路１０４，１０５，１０２，１０７に関係する機能が
省かれるだけで、その他の作用および効果については上
記実施例と同じである。
回路８５から各比較処理回路１０４，１０５およびカウ
ンタ１０２を省く。また、スキップ判定回路８５からＢ
ピクチャ優先処理回路１０７を省く。この場合には、各
回路１０４，１０５，１０２，１０７に関係する機能が
省かれるだけで、その他の作用および効果については上
記実施例と同じである。
【０１３１】（６）第２，３実施例において、レジスタ
２１を１段のスタックで構成する。この場合、レジスタ
２１のスタック段数が多くなるほど利用できるＰＴＳ
(V) も多くなるが、レジスタ２１の容量も増えることに
なる。従って、レジスタ２１のスタック段数は、回路規
模およびコストと要求される性能とに基づいて、適宜に
設定すればよい。
２１を１段のスタックで構成する。この場合、レジスタ
２１のスタック段数が多くなるほど利用できるＰＴＳ
(V) も多くなるが、レジスタ２１の容量も増えることに
なる。従って、レジスタ２１のスタック段数は、回路規
模およびコストと要求される性能とに基づいて、適宜に
設定すればよい。
【０１３２】（７）第３実施例において、各比較処理回
路９４，１０４は、各カウンタ９１，１０１のカウント
値が零以上の所定値よりも大きい場合に、各カウンタ９
２、１０２のカウント動作をスタートさせる。
路９４，１０４は、各カウンタ９１，１０１のカウント
値が零以上の所定値よりも大きい場合に、各カウンタ９
２、１０２のカウント動作をスタートさせる。
【０１３３】（８）ＰＴＳをＤＴＳに置き代え、上記実
施例と同様に実施する。この場合にも、上記実施例と同
様の作用および効果を得ることができる。以上、各実施
例について説明したが、各実施例から把握できる請求項
以外の技術的思想について、以下にそれらの効果と共に
記載する。
施例と同様に実施する。この場合にも、上記実施例と同
様の作用および効果を得ることができる。以上、各実施
例について説明したが、各実施例から把握できる請求項
以外の技術的思想について、以下にそれらの効果と共に
記載する。
【０１３４】（イ）請求項２１〜２３のいずれか１項に
記載のＭＰＥＧシステムデコーダにおいて、前記ＭＰＥ
Ｇビデオ制御回路から生成されるビデオデコードコア回
路にスキップ動作またはリピート動作を行わせるための
制御信号の誤りを判定して補正するスキップ判定回路ま
たはリピート判定回路を備えたＭＰＥＧシステムデコー
ダ。
記載のＭＰＥＧシステムデコーダにおいて、前記ＭＰＥ
Ｇビデオ制御回路から生成されるビデオデコードコア回
路にスキップ動作またはリピート動作を行わせるための
制御信号の誤りを判定して補正するスキップ判定回路ま
たはリピート判定回路を備えたＭＰＥＧシステムデコー
ダ。
【０１３５】このようにすれば、制御信号の誤りを判定
して補正することにより、各出力の同期をさらに正確に
とることができる。 （ロ）請求項２１〜２３のいずれか１項に記載のＭＰＥ
Ｇシステムデコーダにおいて、前記ＭＰＥＧビデオ制御
回路から生成されるビデオデコードコア回路にスキップ
動作を行わせるための制御信号が、一定回数以上連続し
て生成されたときに、その制御信号を有効化する第１の
スキップ有効化手段を備えたＭＰＥＧシステムデコー
ダ。
して補正することにより、各出力の同期をさらに正確に
とることができる。 （ロ）請求項２１〜２３のいずれか１項に記載のＭＰＥ
Ｇシステムデコーダにおいて、前記ＭＰＥＧビデオ制御
回路から生成されるビデオデコードコア回路にスキップ
動作を行わせるための制御信号が、一定回数以上連続し
て生成されたときに、その制御信号を有効化する第１の
スキップ有効化手段を備えたＭＰＥＧシステムデコー
ダ。
【０１３６】（ハ）請求項２１〜２３のいずれか１項に
記載のＭＰＥＧシステムデコーダにおいて、前記ＭＰＥ
Ｇビデオ制御回路から生成されるビデオデコードコア回
路にリピート動作を行わせるための制御信号が、一定回
数以上連続して生成されたときに、その制御信号を有効
化する第１のリピート有効化手段を備えたＭＰＥＧシス
テムデコーダ。
記載のＭＰＥＧシステムデコーダにおいて、前記ＭＰＥ
Ｇビデオ制御回路から生成されるビデオデコードコア回
路にリピート動作を行わせるための制御信号が、一定回
数以上連続して生成されたときに、その制御信号を有効
化する第１のリピート有効化手段を備えたＭＰＥＧシス
テムデコーダ。
【０１３７】（ロ）または（ハ）のようにすれば、制御
信号が一定回数以上連続して生成されないと、その制御
信号は有効化されない。すなわち、制御信号が一定回数
未満しか連続して生成されない場合、その制御信号は誤
りであると判定されて補正される。その結果、各出力の
同期をさらに正確にとることができる。
信号が一定回数以上連続して生成されないと、その制御
信号は有効化されない。すなわち、制御信号が一定回数
未満しか連続して生成されない場合、その制御信号は誤
りであると判定されて補正される。その結果、各出力の
同期をさらに正確にとることができる。
【０１３８】（ニ）請求項２１〜２３のいずれか１項に
記載のＭＰＥＧシステムデコーダにおいて、前記ＭＰＥ
Ｇビデオ制御回路から生成されるビデオデコードコア回
路にスキップ動作を行わせるための制御信号が生成され
てから一定時間後に、その制御信号を有効化する第２の
スキップ有効化手段を備えたＭＰＥＧシステムデコー
ダ。
記載のＭＰＥＧシステムデコーダにおいて、前記ＭＰＥ
Ｇビデオ制御回路から生成されるビデオデコードコア回
路にスキップ動作を行わせるための制御信号が生成され
てから一定時間後に、その制御信号を有効化する第２の
スキップ有効化手段を備えたＭＰＥＧシステムデコー
ダ。
【０１３９】（ホ）請求項２１〜２３のいずれか１項に
記載のＭＰＥＧシステムデコーダにおいて、前記ＭＰＥ
Ｇビデオ制御回路から生成されるビデオデコードコア回
路にリピート動作を行わせるための制御信号が生成され
てから一定時間後に、その制御信号を有効化する第２の
リピート有効化手段を備えたＭＰＥＧシステムデコー
ダ。
記載のＭＰＥＧシステムデコーダにおいて、前記ＭＰＥ
Ｇビデオ制御回路から生成されるビデオデコードコア回
路にリピート動作を行わせるための制御信号が生成され
てから一定時間後に、その制御信号を有効化する第２の
リピート有効化手段を備えたＭＰＥＧシステムデコー
ダ。
【０１４０】（ニ）または（ホ）のようにすれば、制御
信号が生成されてから一定時間後でないと、その制御信
号は有効化されない。その結果、各出力の同期をさらに
正確にとることができる。
信号が生成されてから一定時間後でないと、その制御信
号は有効化されない。その結果、各出力の同期をさらに
正確にとることができる。
【０１４１】（ヘ）請求項２１〜２３のいずれか１項に
記載のＭＰＥＧシステムデコーダにおいて、前記ＭＰＥ
Ｇビデオ制御回路から生成されるビデオデコードコア回
路にスキップ動作を行わせるための制御信号が一定回数
以上連続して生成されたときに、その制御信号を有効化
し、その制御信号が所定の回数連続して生成されていれ
ば、最初に生成されてから一定時間後に、その制御信号
を有効化するスキップ判定回路を備えたＭＰＥＧシステ
ムデコーダ。
記載のＭＰＥＧシステムデコーダにおいて、前記ＭＰＥ
Ｇビデオ制御回路から生成されるビデオデコードコア回
路にスキップ動作を行わせるための制御信号が一定回数
以上連続して生成されたときに、その制御信号を有効化
し、その制御信号が所定の回数連続して生成されていれ
ば、最初に生成されてから一定時間後に、その制御信号
を有効化するスキップ判定回路を備えたＭＰＥＧシステ
ムデコーダ。
【０１４２】（ト）請求項２１〜２３のいずれか１項に
記載のＭＰＥＧシステムデコーダにおいて、前記ＭＰＥ
Ｇビデオ制御回路から生成されるビデオデコードコア回
路にリピート動作を行わせるための制御信号が一定回数
以上連続して生成されたときに、その制御信号を有効化
し、その制御信号が所定の回数連続して生成されていれ
ば、最初に生成されてから一定時間後に、その制御信号
を有効化するリピート判定回路を備えたＭＰＥＧシステ
ムデコーダ。
記載のＭＰＥＧシステムデコーダにおいて、前記ＭＰＥ
Ｇビデオ制御回路から生成されるビデオデコードコア回
路にリピート動作を行わせるための制御信号が一定回数
以上連続して生成されたときに、その制御信号を有効化
し、その制御信号が所定の回数連続して生成されていれ
ば、最初に生成されてから一定時間後に、その制御信号
を有効化するリピート判定回路を備えたＭＰＥＧシステ
ムデコーダ。
【０１４３】（ヘ）または（ト）のようにすれば、
（ロ）と（ハ）または（ニ）と（ホ）を併用することに
より、両発明の相乗作用によりさらに効果を高めること
ができる。
（ロ）と（ハ）または（ニ）と（ホ）を併用することに
より、両発明の相乗作用によりさらに効果を高めること
ができる。
【０１４４】（チ）請求項１９〜２３のいずれか１項に
記載のＭＰＥＧシステムデコーダにおいて、前記ビデオ
デコードコア回路のスキップ動作はＢピクチャに対して
優先的に行われるＭＰＥＧシステムデコーダ。
記載のＭＰＥＧシステムデコーダにおいて、前記ビデオ
デコードコア回路のスキップ動作はＢピクチャに対して
優先的に行われるＭＰＥＧシステムデコーダ。
【０１４５】このようにすれば、優先度の低いＢピクチ
ャをＩピクチャやＰＰピクチャよりも優先してスキップ
することにより、再生される動画に生じるコマ落ちが少
なくなり、動画の動きが滑らかなものになる。
ャをＩピクチャやＰＰピクチャよりも優先してスキップ
することにより、再生される動画に生じるコマ落ちが少
なくなり、動画の動きが滑らかなものになる。
【０１４６】（リ）請求項２３に記載のＭＰＥＧシステ
ムデコーダにおいて、前記外部から指定された第２の値
は、１つのピクチャの再生されている時間の半分よりも
大きくなるように設定されているＭＰＥＧシステムデコ
ーダ。
ムデコーダにおいて、前記外部から指定された第２の値
は、１つのピクチャの再生されている時間の半分よりも
大きくなるように設定されているＭＰＥＧシステムデコ
ーダ。
【０１４７】このようにすれば、各出力の同期を最適に
調整することができる。 （ヌ）請求項２３に記載のＭＰＥＧシステムデコーダに
おいて、前記サンプリング周波数は44.1kHz であるＭＰ
ＥＧシステムデコーダ。
調整することができる。 （ヌ）請求項２３に記載のＭＰＥＧシステムデコーダに
おいて、前記サンプリング周波数は44.1kHz であるＭＰ
ＥＧシステムデコーダ。
【０１４８】このようにすれば、可聴周波数帯域を十分
にカバーすることができる。 （ル）請求項１２または請求項１５に記載のＭＰＥＧシ
ステムデコーダにおいて、前記ビデオ制御回路は、ビデ
オのタイムスタンプとピクチャとのマッピングを行い、
ビデオデコードコア回路の内部遅延時間とビデオレジス
タから読み出されたビデオのタイムスタンプとオーディ
オのタイムスタンプとに基づいて、ビデオデコードコア
回路にスキップ動作またはリピート動作を行わせるＭＰ
ＥＧシステムデコーダ。
にカバーすることができる。 （ル）請求項１２または請求項１５に記載のＭＰＥＧシ
ステムデコーダにおいて、前記ビデオ制御回路は、ビデ
オのタイムスタンプとピクチャとのマッピングを行い、
ビデオデコードコア回路の内部遅延時間とビデオレジス
タから読み出されたビデオのタイムスタンプとオーディ
オのタイムスタンプとに基づいて、ビデオデコードコア
回路にスキップ動作またはリピート動作を行わせるＭＰ
ＥＧシステムデコーダ。
【０１４９】このようにすれば、上記（２）に述べた実
施例を具体化することができる。ところで、本明細書に
おいて、発明の構成に係る部材は以下のように定義され
るものとする。
施例を具体化することができる。ところで、本明細書に
おいて、発明の構成に係る部材は以下のように定義され
るものとする。
【０１５０】（ａ）分離手段はオーディオビデオパーサ
から構成されるものとする。 （ｂ）第１のリピート有効化手段は、カウンタ９１、比
較処理回路９３、ＯＲ回路９６から構成される。
から構成されるものとする。 （ｂ）第１のリピート有効化手段は、カウンタ９１、比
較処理回路９３、ＯＲ回路９６から構成される。
【０１５１】（ｃ）第２のリピート有効化手段は、カウ
ンタ９２、比較処理回路９４，９５から構成される。 （ｄ）第１のスキップ有効化手段は、カウンタ１０１、
比較処理回路１０３、ＯＲ回路１０６から構成される。
ンタ９２、比較処理回路９４，９５から構成される。 （ｄ）第１のスキップ有効化手段は、カウンタ１０１、
比較処理回路１０３、ＯＲ回路１０６から構成される。
【０１５２】（ｅ）第２のスキップ有効化手段は、カウ
ンタ１０２、比較処理回路１０４，１０５から構成され
る。 （ｆ）第１の値は値ｘであり、第２の値は値ｙである。
ンタ１０２、比較処理回路１０４，１０５から構成され
る。 （ｆ）第１の値は値ｘであり、第２の値は値ｙである。
【０１５３】（ｇ）第２のレジスタはレジスタ６５、第
１の比較処理回路は比較処理回路６７、第２の比較処理
回路は比較処理回路７０、第１の減算回路は減算回路６
８、第２の減算回路は減算回路６９である。
１の比較処理回路は比較処理回路６７、第２の比較処理
回路は比較処理回路７０、第１の減算回路は減算回路６
８、第２の減算回路は減算回路６９である。
【０１５４】（ｈ）タイムスタンプは、ＰＴＳだけでな
くＤＴＳをも含むものとする。
くＤＴＳをも含むものとする。
【０１５５】
１〕オーディオ出力の再生されるタイミングを正確に得
ることが可能なＭＰＥＧオーディオデコーダを提供する
ことができる。
ることが可能なＭＰＥＧオーディオデコーダを提供する
ことができる。
【０１５６】２〕ビデオ出力の再生されるタイミングを
正確に得ることが可能なＭＰＥＧビデオデコーダを提供
することができる。 ３〕オーディオ出力とビデオ出力の同期を十分にとるこ
とが可能なデコーダおよびＭＰＥＧシステムデコーダを
提供することができる。
正確に得ることが可能なＭＰＥＧビデオデコーダを提供
することができる。 ３〕オーディオ出力とビデオ出力の同期を十分にとるこ
とが可能なデコーダおよびＭＰＥＧシステムデコーダを
提供することができる。
【図１】第１実施例のブロック回路図。
【図２】第２実施例のブロック回路図。
【図３】第２実施例の要部ブロック回路図。
【図４】第２実施例の要部ブロック回路図。
【図５】第２実施例を説明するための説明図。
【図６】第３実施例のブロック回路図。
【図７】第３実施例の要部ブロック回路図。
【図８】第３実施例の要部ブロック回路図。
【図９】第３実施例の要部ブロック回路図。
【図１０】ＭＰＥＧシステムストリームを説明するため
の説明図。
の説明図。
【図１１】従来例のブロック回路図。
１，３１ ＭＰＥＧシステムデコーダ ２，３２ ＭＰＥＧオーディオデコーダ ３，３３，８２ ＭＰＥＧビデオデコーダ ４ オーディオビデオパーサ ５ ＤＭＵＸ １１，２１ レジスタ １２，２２ ビットバッファ １３，２３ デコードコア回路 １４，２４，４２，８３ 制御回路 ４１ タイムスタンプ生成回路 ８４ リピート判定回路 ８５ スキップ判定回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G11B 20/10 H04L 7/00 H04N 5/93
Claims (17)
- 【請求項１】 オーディオストリームを順次蓄積するビ
ットバッファと、ビットバッファから読み出されたオー
ディオストリームをＭＰＥＧオーディオパートに準拠し
てデコードし、オーディオ出力を生成するデコードコア
回路とを備え、ビットバッファからオーディオストリー
ムが読み出されるのに要する時間と、デコードコア回路
におけるデコード処理時間と、外部から転送されてきた
ＳＣＲおよびオーディオのタイムスタンプとに基づいて
オーディオ出力の再生タイミングを計算し、その再生タ
イミングに従ってオーディオ出力を生成するＭＰＥＧオ
ーディオデコーダ。 - 【請求項２】 ビデオストリームを順次蓄積するビット
バッファと、ビットバッファから読み出されたビデオス
トリームをＭＰＥＧビデオパートに準拠してデコード
し、ビデオ出力を生成するデコードコア回路とを備え、
ビットバッファからビデオストリームが読み出されるの
に要する時間と、デコードコア回路におけるデコード処
理時間と、外部から転送されてきたＳＣＲおよびビデオ
のタイムスタンプとに基づいてビデオ出力の再生タイミ
ングを計算し、その再生タイミングに従ってビデオ出力
を生成するＭＰＥＧビデオデコーダ。 - 【請求項３】 外部から転送されてきたＭＰＥＧシステ
ムストリームについて、ＭＰＥＧシステムストリームの
パケットヘッダに基づき、ＭＰＥＧシステムストリーム
をＭＰＥＧビデオストリームとＭＰＥＧオーディオスト
リームに分離するデマルチプレクサと、 ＭＰＥＧシステムストリームからＳＣＲとオーディオの
タイムスタンプとビデオのタイムスタンプとをそれぞれ
分離する分離手段と、オーディオストリームを順次蓄積するオーディオビット
バッファと、オーディオビットバッファから読み出され
たオーディオストリームをＭＰＥＧオーディオパートに
準拠してデコードし、オーディオ出力を生成するオーデ
ィオデコードコア回路とを備え、オーディオビットバッ
ファからオーディオストリームが読み出されるのに要す
る時間と、オーディオデコードコア回路におけるデコー
ド処理時間と、 外部から転送されてきたＳＣＲおよびオ
ーディオのタイムスタンプとに基づいてオーディオ出力
の再生タイミングを計算し、その再生タイミングに従っ
てオーディオ出力を生成するＭＰＥＧオーディオデコー
ダと、ビデオストリームを順次蓄積するビデオビットバッファ
と、ビデオビットバッファから読み出されたビデオスト
リームをＭＰＥＧビデオパートに準拠してデコードし、
ビデオ出力を生成するビデオデコードコア回路とを備
え、ビットバッファからビデオストリームが読み出され
るのに要する時間と、ビデオデコードコア回路における
デコード処理時間と、 外部から転送されてきたＳＣＲお
よびビデオのタイムスタンプとに基づいてビデオ出力の
再生タイミングを計算し、その再生タイミングに従って
ビデオ出力を生成するＭＰＥＧビデオデコーダとを備え
たＭＰＥＧシステムデコーダ。 - 【請求項４】 オーディオのタイムスタンプを順次蓄積
するレジスタと、 オーディオストリームを順次蓄積するビットバッファ
と、 ビットバッファから読み出されたオーディオストリーム
をＭＰＥＧオーディオパートに準拠してデコードし、オ
ーディオ出力を生成するデコードコア回路と、ビットバッファからオーディオストリームが読み出され
るのに要する時間と、デコードコア回路におけるデコー
ド処理時間と、 外部から転送されてきたＳＣＲと、レジ
スタから読み出されたオーディオのタイムスタンプとに
基づいてオーディオ出力の再生タイミングを計算し、そ
の再生タイミングに従ってデコードコア回路を制御する
制御回路とを備えたＭＰＥＧオーディオデコーダ。 - 【請求項５】 ビデオのタイムスタンプを順次蓄積する
レジスタと、 ビデオストリームを順次蓄積するビットバッファと、 ビットバッファから読み出されたビデオストリームをＭ
ＰＥＧビデオパートに準拠してデコードし、ビデオ出力
を生成するデコードコア回路と、ビットバッファからビデオストリームが読み出されるの
に要する時間と、デコードコア回路におけるデコード処
理時間と、 外部から転送されてきたＳＣＲと、レジスタ
から読み出されたビデオのタイムスタンプとに基づいて
ビデオ出力の再生タイミングを計算し、その再生タイミ
ングに従ってデコードコア回路を制御する制御回路とを
備えたＭＰＥＧビデオデコーダ。 - 【請求項６】 外部から転送されてきたオーディオのタ
イムスタンプを順次蓄積するレジスタと、 外部から転送されてきたオーディオストリームを順次蓄
積するビットバッファと、 ビットバッファから読み出されたオーディオストリーム
をＭＰＥＧオーディオパートに準拠してデコードし、オ
ーディオ出力を生成するデコードコア回路と、ビットバッファからオーディオストリームが読み出され
るのに要する時間と、デコードコア回路におけるデコー
ド処理時間と、 外部から転送されてきたＳＣＲと、レジ
スタから読み出されたオーディオのタイムスタンプとに
基づいてオーディオ出力の再生タイミングを計算し、そ
の再生タイミングに従ってデコードコア回路を制御する
制御回路とを備えたＭＰＥＧオーディオデコーダ。 - 【請求項７】 外部から転送されてきたビデオのタイム
スタンプを順次蓄積するレジスタと、 外部から転送されてきたビデオストリームを順次蓄積す
るビットバッファと、 ビットバッファから読み出されたビデオストリームをＭ
ＰＥＧビデオパートに準拠してデコードし、ビデオ出力
を生成するデコードコア回路と、ビットバッファからビデオストリームが読み出されるの
に要する時間と、デコードコア回路におけるデコード処
理時間と、 外部から転送されてきたＳＣＲと、レジスタ
から読み出されたビデオのタイムスタンプとに基づいて
ビデオ出力の再生タイミングを計算し、その再生タイミ
ングに従ってデコードコア回路を制御する制御回路とを
備えたＭＰＥＧビデオデコーダ。 - 【請求項８】 外部から転送されてきたＭＰＥＧシステ
ムストリームについて、ＭＰＥＧシステムストリームの
パケットヘッダに基づき、ＭＰＥＧシステムストリーム
をＭＰＥＧビデオストリームとＭＰＥＧオーディオスト
リームに分離するデマルチプレクサと、 ＭＰＥＧシステムストリームからＳＣＲとオーディオの
タイムスタンプとビデオのタイムスタンプとをそれぞれ
分離する分離手段と、 オーディオレジスタとオーディオビットバッファとオー
ディオデコードコア回路とオーディオ制御回路とから構
成されるＭＰＥＧオーディオデコーダと、 ビデオレジスタとビデオビットバッファとビデオデコー
ドコア回路とビデオ制御回路とから構成されるＭＰＥＧ
ビデオデコーダとを備えたＭＰＥＧシステムデコーダで
あり、 前記オーディオレジスタは、分離手段から転送されてき
たオーディオのタイムスタンプを順次蓄積し、 前記オーディオビットバッファは、デマルチプレクサか
ら転送されてきたオーディオストリームを順次蓄積し、 前記オーディオデコードコア回路は、ビットバッファか
ら読み出されたオーディオストリームをＭＰＥＧオーデ
ィオパートに準拠してデコードし、オーディオ出力を生
成し、 前記オーディオ制御回路は、オーディオビットバッファ
からオーディオストリームが読み出されるのに要する時
間と、オーディオデコードコア回路におけるデコード処
理時間と、分離手段から転送されてきたＳＣＲと、レジ
スタから読み出されたオーディオのタイムスタンプとに
基づいてオーディオ出力の再生タイミングを計算し、そ
の再生タイミングに従ってオーディオデコードコア回路
を制御し、 前記ビデオレジスタは、分離手段から転送されてきたビ
デオのタイムスタンプを順次蓄積し、 前記ビデオビットバッファは、デマルチプレクサから転
送されてきたビデオストリームを順次蓄積し、 前記ビデオデコードコア回路は、ビットバッファから読
み出されたビデオストリームをＭＰＥＧビデオパートに
準拠してデコードし、ビデオ出力を生成し、 前記ビデオ制御回路は、ビデオビットバッファからビデ
オストリームが読み出されるのに要する時間と、ビデオ
デコードコア回路におけるデコード処理時間と、分離手
段から転送されてきたＳＣＲと、レジスタから読み出さ
れたビデオのタイムスタンプとに基づいてビデオ出力の
再生タイミングを計算し、その再生タイミングに従って
ビデオデコードコア回路を制御するＭＰＥＧシステムデ
コーダ。 - 【請求項９】 ＦＩＦＯ構成で、外部から転送されてき
たオーディオのタイムスタンプを順次蓄積するレジスタ
と、 ＦＩＦＯ構成のＲＡＭから成り、外部から転送されてき
たオーディオストリームを順次蓄積するビットバッファ
と、 ビットバッファから読み出されたオーディオストリーム
をＭＰＥＧオーディオパートに準拠してデコードし、オ
ーディオ出力を生成するデコードコア回路と、 ビットバッファからオーディオストリームが読み出され
るのに要する時間と、デコードコア回路におけるデコー
ド処理時間とからＭＰＥＧオーディオデコーダにおける
デコード処理時間を計算し、そのデコード処理時間と、
外部から転送されてきたＳＣＲと、レジスタから読み出
されたオーディオのタイムスタンプとに基づいてオーデ
ィオ出力の再生タイミングを計算し、その再生タイミン
グに従ってデコードコア回路を制御する制御回路とを備
えたＭＰＥＧオーディオデコーダ。 - 【請求項１０】 ＦＩＦＯ構成で、外部から転送されて
きたビデオのタイムスタンプを順次蓄積するレジスタ
と、 ＦＩＦＯ構成のＲＡＭから成り、外部から転送されてき
たビデオストリームを順次蓄積するビットバッファと、 ビットバッファから読み出されたビデオストリームをＭ
ＰＥＧビデオパートに準拠してデコードし、ビデオ出力
を生成するデコードコア回路と、 ビットバッファからビデオストリームが読み出されるの
に要する時間と、デコードコア回路におけるデコード処
理時間とからＭＰＥＧビデオデコーダにおけるデコード
処理時間を計算し、そのデコード処理時間と、外部から
転送されてきたＳＣＲと、レジスタから読み出されたビ
デオのタイムスタンプとに基づいてビデオ出力の再生タ
イミングを計算し、その再生タイミングに従ってデコー
ドコア回路を制御する制御回路とを備えたＭＰＥＧビデ
オデコーダ。 - 【請求項１１】 外部から転送されてきたＭＰＥＧシス
テムストリームについて、ＭＰＥＧシステムストリーム
のパケットヘッダに基づき、ＭＰＥＧシステムストリー
ムをＭＰＥＧビデオストリームとＭＰＥＧオーディオス
トリームに分離するデマルチプレクサと、 ＭＰＥＧシステムストリームからＳＣＲとオーディオの
タイムスタンプとビデオのタイムスタンプとをそれぞれ
分離する分離手段と、 オーディオレジスタとオーディオビットバッファとオー
ディオデコードコア回路とオーディオ制御回路とから構
成されるＭＰＥＧオーディオデコーダと、 ビデオレジスタとビデオビットバッファとビデオデコー
ドコア回路とビデオ制御回路とから構成されるＭＰＥＧ
ビデオデコーダとを備えたＭＰＥＧシステムデコーダで
あり、 前記オーディオレジスタは、ＦＩＦＯ構成で、分離手段
から転送されてきたオーディオのタイムスタンプを順次
蓄積し、 前記オーディオビットバッファはＦＩＦＯ構成のＲＡＭ
から成り、デマルチプレクサから転送されてきたオーデ
ィオストリームを順次蓄積し、 前記オーディオデコードコア回路は、オーディオビット
バッファから読み出されたオーディオストリームをＭＰ
ＥＧオーディオパートに準拠してデコードし、オーディ
オ出力を生成し、 前記オーディオ制御回路は、オーディオビットバッファ
からオーディオストリームが読み出されるのに要する時
間と、オーディオデコードコア回路におけるデコード処
理時間とからＭＰＥＧオーディオデコーダにおけるデコ
ード処理時間を計算し、そのデコード処理時間と、分離
手段から転送されてきたＳＣＲと、レジスタから読み出
されたオーディオのタイムスタンプとに基づいてオーデ
ィオ出力の再生タイミングを計算し、その再生タイミン
グに従ってオーディオデコードコア回路を制御し、 前記ビデオレジスタは、ＦＩＦＯ構成で、分離手段から
転送されてきたビデオのタイムスタンプを順次蓄積し、 前記ビデオビットバッファはＦＩＦＯ構成のＲＡＭから
成り、デマルチプレクサから転送されてきたビデオスト
リームを順次蓄積し、 前記ビデオデコードコア回路は、ビデオビットバッファ
から読み出されたビデオストリームをＭＰＥＧビデオパ
ートに準拠してデコードし、ビデオ出力を生成し、 前記ビデオ制御回路は、ビデオビットバッファからビデ
オストリームが読み出されるのに要する時間と、ビデオ
デコードコア回路におけるデコード処理時間とからＭＰ
ＥＧビデオデコーダにおけるデコード処理時間を計算
し、そのデコード処理時間と、分離手段から転送されて
きたＳＣＲと、レジスタから読み出されたビデオのタイ
ムスタンプとに基づいてビデオ出力の再生タイミングを
計算し、その再生タイミングに従ってビデオデコードコ
ア回路を制御するＭＰＥＧシステムデコーダ。 - 【請求項１２】 オーディオストリームを順次蓄積する
オーディオビットバッファと、オーディオビットバッフ
ァから読み出されたオーディオストリームをＭＰＥＧオ
ーディオパートに準拠してデコードし、オーディオ出力
を生成するオーディオデコードコア回路と、ビデオスト
リームを順次蓄積するビデオビットバッファと、ビデオ
ビットバッファから読み出されたビデオストリームをＭ
ＰＥＧビデオパートに準拠してデコードし、ビデオ出力
を生成するビデオデコードコア回路とを備え、 オーディオビットバッファおよびオーディオデコードコ
ア回路の各内部遅延時間と、ビデオビットバッファおよ
びビデオデコードコア回路の各内部遅延時間と に基づい
て、ＭＰＥＧオーディオデコーダから出力されるオーデ
ィオ出力の再生されるタイミングを調整するＭＰＥＧシ
ステムデコーダ。 - 【請求項１３】 ＭＰＥＧオーディオデコーダおよびＭ
ＰＥＧビデオデコーダの内部遅延時間に基づいて、ＭＰ
ＥＧビデオデコーダから出力されるビデオ出力をスキッ
プまたはリピートさせるＭＰＥＧシステムデコーダ。 - 【請求項１４】 請求項８または請求項１１に記載のＭ
ＰＥＧシステムデコーダにおいて、 前記ＭＰＥＧオーディオデコーダは、オーディオビット
バッファの内部遅延時間とオーディオデコードコア回路
の内部遅延時間とオーディオレジスタから読み出された
オーディオのタイムスタンプとに基づいて第２のタイム
スタンプを生成し、 前記ビデオ制御回路は、ビデオのタイムスタンプとピク
チャとのマッピングを行い、ビデオデコードコア回路の
内部遅延時間とビデオレジスタから読み出されたビデオ
のタイムスタンプと第２のタイムスタンプとに基づい
て、ビデオデコードコア回路にスキップ動作またはリピ
ート動作を行わせるＭＰＥＧシステムデコーダ。 - 【請求項１５】 請求項８または請求項１１に記載のＭ
ＰＥＧシステムデコーダにおいて、 前記ＭＰＥＧオーディオデコーダは、オーディオビット
バッファの内部遅延時間とオーディオデコードコア回路
の内部遅延時間とオーディオレジスタから読み出された
オーディオのタイムスタンプとに基づいて、オーディオ
のタイムスタンプから各内部遅延時間の和を減算して第
２のタイムスタンプを生成し、 前記ビデオ制御回路は、ビデオのタイムスタンプとピク
チャとのマッピングを行い、ビデオデコードコア回路の
内部遅延時間とビデオレジスタから読み出されたビデオ
のタイムスタンプと第２のタイムスタンプとに基づい
て、ビデオデコードコア回路にスキップ動作またはリピ
ート動作を行わせるための制御信号を生成し、 前記ビデオデコードコア回路では、スキップ動作におい
て、ビデオビットバッファから転送されてくるピクチャ
が廃棄され、その廃棄されたピクチャについてはデコー
ドが行われず、リピート動作において、ビデオビットバ
ッファから転送されてきたピクチャのビデオ出力が引き
続き出力されるＭＰＥＧシステムデコーダ。 - 【請求項１６】 請求項８または請求項１１に記載のＭ
ＰＥＧシステムデコーダにおいて、 前記ＭＰＥＧオーディオデコーダは、遅延時間算出回路
とオーディオ減算回路とを備えたタイムスタンプ生成回
路を備え、 前記遅延時間算出回路は、オーディオビットバッファの
内部遅延時間を算出し、 前記オーディオ減算回路は、オーディオビットバッファ
の内部遅延時間とオーディオデコードコア回路の内部遅
延時間とオーディオレジスタから読み出されたオーディ
オのタイムスタンプとに基づいて、オーディオのタイム
スタンプから各内部遅延時間の和を減算して第２のタイ
ムスタンプを生成し、 前記ビデオ制御回路は、ライトアドレス検出回路とリー
ドアドレス検出回路とピクチャヘッダ検出回路とマッピ
ング回路と第２のレジスタと同期判定回路と第１および
第２の比較処理回路とビデオ減算回路とを備え、 前記ライトアドレス検出回路は、外部から転送されてき
たビデオストリームにおけるビデオのタイムスタンプが
付加されていたパケットがビデオビットバッファに書き
込まれるときに、そのパケットのビデオビットバッファ
におけるアドレスを検出し、 前記ビデオレジスタは、ライトアドレス検出回路によっ
て検出されたアドレスとビデオのタイムスタンプとを対
応付けて順次蓄積し、 前記リードアドレス検出回路は、ビデオビットバッファ
から読み出されたビデオストリームのアドレスを検出
し、 前記ピクチャヘッダ検出回路は、ビデオビットバッファ
に書き込まれたビデオストリームの各ピクチャの先頭に
付くピクチャヘッダを検出し、そのピクチャヘッダに規
定されているピクチャのタイプを検出し、 前記第１の比較処理回路は、ビデオビットバッファから
読み出されたビデオストリームのアドレスと、ビデオレ
ジスタから読み出されたビデオのタイムスタンプに対応
するアドレスとを比較し、両アドレスが一致するかどう
かを検出し、 前記マッピング回路は、第１の比較処理回路およびピク
チャヘッダ検出回路の検出結果とに基づいて、ビデオの
タイムスタンプとピクチャとのマッピングを行い、 前記第２のレジスタは、フレーム間予測技術に従い、ピ
クチャヘッダ検出回路によって検出されたピクチャのタ
イプに基づいて、ＩピクチャまたはＰピクチャに対応す
るビデオのタイムスタンプを、Ｂピクチャに対応するビ
デオのタイムスタンプと入れ替え、 前記ビデオ減算回路は、ビデオデコードコア回路の内部
遅延時間と第２のレジスタから読み出されたビデオのタ
イムスタンプとタイムスタンプ生成回路から生成された
第２のタイムスタンプとに基づいて、第２のタイムスタ
ンプからビデオデコードコア回路の内部遅延時間とビデ
オのタイムスタンプとを減算した値を生成し、 前記第２の比較処理回路は、所定値とビデオ減算回路の
生成した値を比較し、 前記同期判定回路は、マッピング回路によってビデオの
タイムスタンプとピクチャとのマッピングが行われる
と、第２の比較処理回路の比較結果に基づいて、ビデオ
デコードコア回路にスキップ動作またはリピート動作を
行わせるための制御信号を生成し、 前記ビデオデコードコア回路では、スキップ動作におい
て、ビデオビットバッファから転送されてくるピクチャ
が廃棄され、その廃棄されたピクチャについてはデコー
ドが行われず、リピート動作において、ビデオビットバ
ッファから転送されてきたピクチャのビデオ出力が引き
続き出力されるＭＰＥＧシステムデコーダ。 - 【請求項１７】 請求項８または請求項１１に記載のＭ
ＰＥＧシステムデコーダにおいて、 前記ＭＰＥＧオーディオデコーダは、遅延時間算出回路
とオーディオ減算回路と加算回路とサンプリング周波数
検出回路とを備えたタイムスタンプ生成回路を備え、 前記遅延時間算出回路は、オーディオビットバッファの
内部遅延時間を算出し、 前記オーディオ減算回路は、オーディオビットバッファ
の内部遅延時間とオーディオデコードコア回路の内部遅
延時間とオーディオレジスタから読み出されたオーディ
オのタイムスタンプとに基づいて、オーディオのタイム
スタンプから各内部遅延時間の和を減算した値を生成
し、 前記サンプリング周波数検出回路は、オーディオストリ
ームからオーディオデータのサンプリング周波数を検出
し、そのサンプリング周波数に対応したクロックを生成
し、 前記加算回路は、オーディオ減算回路の生成した値と前
記クロックを加算して第２のタイムスタンプを生成し、 前記ビデオ制御回路は、ライトアドレス検出回路とリー
ドアドレス検出回路とピクチャヘッダ検出回路とマッピ
ング回路と第２のレジスタと同期判定回路と第１および
第２の比較処理回路と第１および第２のビデオ減算回路
とを備え、 前記ライトアドレス検出回路は、外部から転送されてき
たビデオストリームにおけるビデオのタイムスタンプが
付加されていたパケットがビデオビットバッファに書き
込まれるときに、そのパケットのビデオビットバッファ
におけるアドレスを検出し、 前記ビデオレジスタは、ライトアドレス検出回路によっ
て検出されたアドレスとビデオのタイムスタンプとを対
応付けて順次蓄積し、 前記リードアドレス検出回路は、ビデオビットバッファ
から読み出されたビデオストリームのアドレスを検出
し、 前記ピクチャヘッダ検出回路は、ビデオビットバッファ
に書き込まれたビデオストリームの各ピクチャの先頭に
付くピクチャヘッダを検出し、そのピクチャヘッダに規
定されているピクチャのタイプを検出し、 前記第１の比較処理回路は、ビデオビットバッファから
読み出されたビデオストリームのアドレスと、ビデオレ
ジスタから読み出されたビデオのタイムスタンプに対応
するアドレスとを比較し、両アドレスが一致するかどう
かを検出し、 前記マッピング回路は、第１の比較処理回路およびピク
チャヘッダ検出回路の検出結果とに基づいて、ビデオの
タイムスタンプとピクチャとのマッピングを行い、 前記第２のレジスタは１段のスタックで構成され、フレ
ーム間予測技術に従い、ピクチャヘッダ検出回路によっ
て検出されたピクチャのタイプに基づいて、Ｉピクチャ
またはＰピクチャに対応するビデオのタイムスタンプ
を、Ｂピクチャに対応するビデオのタイムスタンプと入
れ替え、 前記第１のビデオ減算回路は、ビデオデコードコア回路
の内部遅延時間と外部から指定された第１の値と第２の
レジスタから読み出されたビデオのタイムスタンプとに
基づいて、ビデオのタイムスタンプから、内部遅延時間
と外部から指定された第１の値の和を減算した値を生成
し、 前記第２のビデオ減算回路は、タイムスタンプ生成回路
から生成された第２のタイムスタンプから第１のビデオ
減算回路の生成した値を減算した値を生成し、 前記第２の比較処理回路は、外部から指定された第２の
値と第２のビデオ減算回路の生成した値を比較し、 前記同期判定回路は、マッピング回路によってビデオの
タイムスタンプとピクチャとのマッピングが行われる
と、第２の比較処理回路の比較結果に基づいて、ビデオ
デコードコア回路にスキップ動作またはリピート動作を
行わせるための制御信号を生成し、 前記ビデオデコードコア回路では、スキップ動作におい
て、ビデオビットバッファから転送されてくるピクチャ
が廃棄され、その廃棄されたピクチャについてはデコー
ドが行われず、リピート動作において、ビデオビットバ
ッファから転送されてきたピクチャのビデオ出力が引き
続き出力されるＭＰＥＧシステムデコーダ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31711494A JP3197766B2 (ja) | 1994-02-17 | 1994-12-20 | Ｍｐｅｇオーディオデコーダ、ｍｐｅｇビデオデコーダおよびｍｐｅｇシステムデコーダ |
| US08/387,581 US5668601A (en) | 1994-02-17 | 1995-02-13 | Audio/video decoding system |
| DE69512445T DE69512445T2 (de) | 1994-02-17 | 1995-02-14 | Audio-Video Dekodierungssystem und Verfahren |
| EP95101997A EP0668700B1 (en) | 1994-02-17 | 1995-02-14 | Audio/video decoding system and method |
| KR1019950002999A KR100189512B1 (ko) | 1994-02-17 | 1995-02-17 | Mpeg 오디오 디코더, mpeg 비디오 디코더, mpeg 시스템 디코더 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2065394 | 1994-02-17 | ||
| JP6-297346 | 1994-11-30 | ||
| JP6-20653 | 1994-11-30 | ||
| JP29734694 | 1994-11-30 | ||
| JP31711494A JP3197766B2 (ja) | 1994-02-17 | 1994-12-20 | Ｍｐｅｇオーディオデコーダ、ｍｐｅｇビデオデコーダおよびｍｐｅｇシステムデコーダ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08212701A JPH08212701A (ja) | 1996-08-20 |
| JP3197766B2 true JP3197766B2 (ja) | 2001-08-13 |
Family
ID=27283125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31711494A Expired - Lifetime JP3197766B2 (ja) | 1994-02-17 | 1994-12-20 | Ｍｐｅｇオーディオデコーダ、ｍｐｅｇビデオデコーダおよびｍｐｅｇシステムデコーダ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5668601A (ja) |
| EP (1) | EP0668700B1 (ja) |
| JP (1) | JP3197766B2 (ja) |
| KR (1) | KR100189512B1 (ja) |
| DE (1) | DE69512445T2 (ja) |
Families Citing this family (108)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2298951B (en) * | 1995-03-17 | 1999-10-27 | Olivetti Res Ltd | Addition of time information |
| US5898695A (en) * | 1995-03-29 | 1999-04-27 | Hitachi, Ltd. | Decoder for compressed and multiplexed video and audio data |
| US5982459A (en) * | 1995-05-31 | 1999-11-09 | 8×8, Inc. | Integrated multimedia communications processor and codec |
| FR2735320B1 (fr) * | 1995-06-09 | 1997-09-05 | Sgs Thomson Microelectronics | Procede et dispositif de synchronisation d'informations visuelles avec des informations audio |
| US5703877A (en) * | 1995-11-22 | 1997-12-30 | General Instrument Corporation Of Delaware | Acquisition and error recovery of audio data carried in a packetized data stream |
| DE19547109A1 (de) * | 1995-12-16 | 1997-06-19 | Sel Alcatel Ag | Verfahren zum Aufbau einer Mehrkanalverbindung sowie Vermittlungseinrichtungen, Kommunikationsnetz, sendeseitige und empfangsseitige Zugangseinrichtung zu einem Kommunikationsnetz |
| FR2743248B1 (fr) * | 1995-12-29 | 1998-03-20 | Sgs Thomson Microelectronics | Dispositif de demultiplexage d'informations codees selon une norme mpeg |
| US6055271A (en) * | 1996-01-18 | 2000-04-25 | Sony Corporation | Signal encoding method and apparatus and signal transmission method and apparatus involving the use of a number of pseudo access units |
| JP3130464B2 (ja) * | 1996-02-02 | 2001-01-31 | ローム株式会社 | データ復号装置 |
| US6157674A (en) * | 1996-03-21 | 2000-12-05 | Sony Corporation | Audio and video data transmitting apparatus, system, and method thereof |
| US5822326A (en) * | 1996-05-10 | 1998-10-13 | Tektronix, Inc. | Synchronizing digital audio signals |
| CA2204828C (en) * | 1996-05-10 | 2004-11-23 | Ray Nuber | Error detection and recovery for high rate isochronous data in mpeg-2 data streams |
| EP1225770B1 (en) * | 1996-05-10 | 2005-03-30 | General Instrument Corporation | Error detection and recovery for high rate isochronous data in mpeg-2 data streams |
| WO1997043855A1 (fr) * | 1996-05-16 | 1997-11-20 | Kabushiki Kaisha Infocity | Procede de transmission et d'affichage d'informations et dispositif d'affichage d'informations |
| US6018367A (en) * | 1996-09-30 | 2000-01-25 | Apple Computer, Inc. | Frame display dilation in video decoding |
| US6041067A (en) * | 1996-10-04 | 2000-03-21 | Matsushita Electric Industrial Co., Ltd. | Device for synchronizing data processing |
| US6369855B1 (en) * | 1996-11-01 | 2002-04-09 | Texas Instruments Incorporated | Audio and video decoder circuit and system |
| US5951690A (en) * | 1996-12-09 | 1999-09-14 | Stmicroelectronics, Inc. | Synchronizing an audio-visual stream synchronized to a clock with a video display that is synchronized to a different clock |
| US6262776B1 (en) * | 1996-12-13 | 2001-07-17 | Microsoft Corporation | System and method for maintaining synchronization between audio and video |
| JP3763172B2 (ja) * | 1996-12-16 | 2006-04-05 | ソニー株式会社 | ディジタル信号復号方法及び装置、並びにディジタル信号再生装置 |
| JP3454653B2 (ja) * | 1996-12-27 | 2003-10-06 | 矢崎総業株式会社 | データ送信装置、データ受信装置、データ通信装置、及びデータ通信方法 |
| US6008856A (en) * | 1997-03-07 | 1999-12-28 | Advanced Micro Devices Inc. | Method of using an audio transmission signal to transmit video data |
| JPH10262208A (ja) * | 1997-03-19 | 1998-09-29 | Sony Corp | 同期ずれ制御装置及び方法 |
| US6803964B1 (en) * | 1997-03-21 | 2004-10-12 | International Business Machines Corporation | Method and apparatus for processing digital data |
| US5964849A (en) * | 1997-04-01 | 1999-10-12 | Sony Corporation | Controlling video devices |
| IL120612A (en) * | 1997-04-06 | 1999-12-31 | Optibase Ltd | Method for compressing an audio-visual signal |
| US6101195A (en) * | 1997-05-28 | 2000-08-08 | Sarnoff Corporation | Timing correction method and apparatus |
| JPH114446A (ja) | 1997-06-12 | 1999-01-06 | Sony Corp | 情報信号デコード方法及び装置 |
| US6191822B1 (en) * | 1997-06-20 | 2001-02-20 | Sony Corporation | Method of and apparatus for separating audio and video data from a combined audio/video stream of data |
| US5959684A (en) * | 1997-07-28 | 1999-09-28 | Sony Corporation | Method and apparatus for audio-video synchronizing |
| EP0917147A3 (de) * | 1997-11-11 | 1999-12-22 | Deutsche Thomson-Brandt Gmbh | Verfahren und Vorrichtung zur Steuerung eines Daten-Zwischenspeichers |
| EP0917142A1 (en) * | 1997-11-11 | 1999-05-19 | Deutsche Thomson-Brandt Gmbh | Method and apparatus for controlling the buffering of a data stream |
| EP0917143B1 (en) * | 1997-11-11 | 2004-01-02 | Deutsche Thomson-Brandt Gmbh | Method and apparatus for controlling the buffering of a data stream |
| US6373821B2 (en) * | 1998-02-20 | 2002-04-16 | Apple Computer, Inc. | Method for setting time stamp in SYT field of packet headers for IEEE-1394 devices |
| US6249319B1 (en) * | 1998-03-30 | 2001-06-19 | International Business Machines Corporation | Method and apparatus for finding a correct synchronization point within a data stream |
| JP3104681B2 (ja) | 1998-06-10 | 2000-10-30 | 日本電気株式会社 | オーディオ・ビデオ同期再生方法および装置 |
| US6119091A (en) * | 1998-06-26 | 2000-09-12 | Lsi Logic Corporation | DVD audio decoder having a direct access PCM FIFO |
| US6091742A (en) * | 1998-08-17 | 2000-07-18 | Gilant Satellite Networks Ltd. | Bi-directional communications protocol |
| JP4059410B2 (ja) * | 1998-10-07 | 2008-03-12 | 株式会社バンダイナムコゲームス | ゲーム装置及び情報記憶媒体 |
| KR100657237B1 (ko) * | 1998-12-16 | 2006-12-18 | 삼성전자주식회사 | 데이터열간의 연속 재생을 보장하기 위한 부가 정보 생성 방법 |
| JP3169009B2 (ja) | 1999-02-17 | 2001-05-21 | 日本電気株式会社 | Ｍｐｅｇデコーダ、ｍｐｅｇシステムデコーダ及びｍｐｅｇビデオデコーダ |
| WO2000049803A1 (fr) | 1999-02-18 | 2000-08-24 | Kabushiki Kaisha Toshiba | Support d'enregistrement pour flux de donnees, procede d'enregistrement et procede de reproduction associes |
| EP1089482A4 (en) * | 1999-04-16 | 2005-11-02 | Sony Corp | METHOD AND DEVICE FOR MESSAGE TRANSMISSION AND RECORDING MEDIUM |
| JP2001005499A (ja) * | 1999-04-23 | 2001-01-12 | Matsushita Electric Ind Co Ltd | 音楽データ情報伝送方法および装置 |
| US7184450B1 (en) * | 1999-04-28 | 2007-02-27 | National Semiconductor Corporation | System and method for decoding audio/video data such as DVD or/and DVB data |
| WO2000072591A1 (en) * | 1999-05-20 | 2000-11-30 | Koninklijke Philips Electronics N.V. | Method and arrangement for transmitting and receiving encoded images |
| DE19930824C2 (de) * | 1999-07-03 | 2001-05-31 | Grundig Ag | Bild- und Tonwiedergabegerät und Verfahren für dessen Betrieb |
| US6621817B1 (en) | 1999-07-06 | 2003-09-16 | Texas Instruments Incorporated | Transport packet parser |
| KR100644562B1 (ko) * | 1999-08-20 | 2006-11-13 | 삼성전자주식회사 | 오디오/비디오 신호 동기 장치 및 그 방법 |
| KR100357241B1 (ko) * | 1999-11-11 | 2002-10-18 | 박규진 | 디지털 오디오 플레이어에서의 반복재생구간 설정제어방법 및 이것을 이용한 파일재생장치 및 저장매체 |
| DE19956913C2 (de) * | 1999-11-26 | 2001-11-29 | Grundig Ag | Verfahren und Vorrichtung zur Anpassung der Laufzeitdifferenz von Video- und Audiosignal in einem Fernsehgerät |
| KR20010061942A (ko) * | 1999-12-31 | 2001-07-07 | 윤종용 | 오디오 데이터에 연관된 부가 데이터가 편집가능한데이터구조로 기록된 기록매체, 그 기록/재생방법 및 장치 |
| GB0000873D0 (en) * | 2000-01-14 | 2000-03-08 | Koninkl Philips Electronics Nv | Interconnection of audio/video devices |
| GB0000874D0 (en) * | 2000-01-14 | 2000-03-08 | Koninkl Philips Electronics Nv | Latency handling for interconnected devices |
| EP1183687A4 (en) * | 2000-02-23 | 2004-10-27 | Havin Co Ltd | APPARATUS AND METHOD FOR RECORDING A DIGITAL AUDIO DATA FILE |
| US6954499B2 (en) * | 2000-03-15 | 2005-10-11 | Victor Company Of Japan, Ltd | Moving picture coding, coded-moving picture bitstream conversion and coded-moving picture bitstream multiplexing |
| KR20010090176A (ko) * | 2000-03-23 | 2001-10-18 | 이계철 | 엠펙 오디오 디코더의 합성필터 |
| US7046588B2 (en) | 2000-04-27 | 2006-05-16 | Samsung Electronics Co., Ltd. | Method and apparatus for recording and reproducing audio highlight portion and recording medium for storing additional information for the same |
| US6718507B1 (en) | 2000-09-12 | 2004-04-06 | At&T Corp. | System and method for representing compressed information |
| JP4612171B2 (ja) | 2000-10-27 | 2011-01-12 | 株式会社東芝 | 動画像復号再生モジュールと再生時刻管理プログラムとマルチメディア情報受信装置 |
| US6618445B1 (en) * | 2000-11-09 | 2003-09-09 | Koninklijke Philips Electronics N.V. | Scalable MPEG-2 video decoder |
| US7038690B2 (en) * | 2001-03-23 | 2006-05-02 | Microsoft Corporation | Methods and systems for displaying animated graphics on a computing device |
| US7239324B2 (en) * | 2001-03-23 | 2007-07-03 | Microsoft Corporation | Methods and systems for merging graphics for display on a computing device |
| JP2002290932A (ja) * | 2001-03-27 | 2002-10-04 | Toshiba Corp | デジタル放送受信装置とその制御方法 |
| JP3591493B2 (ja) * | 2001-07-25 | 2004-11-17 | ソニー株式会社 | ネットワークシステム、およびネットワークシステムの同期方法 |
| KR20010102899A (ko) * | 2001-10-23 | 2001-11-17 | 박영남 | Ｍｐｅｇ2파일 재생시스템에 있어서 ｍｐｅｇ2파일의 멀티디스플레이 구현장치 및 방법 |
| JP3823044B2 (ja) * | 2001-10-31 | 2006-09-20 | パナソニック モバイルコミュニケーションズ株式会社 | タイムスタンプ値制御装置 |
| US7120168B2 (en) * | 2001-11-20 | 2006-10-10 | Sony Corporation | System and method for effectively performing an audio/video synchronization procedure |
| US6906755B2 (en) * | 2002-01-04 | 2005-06-14 | Microsoft Corporation | Method and apparatus for synchronizing audio and video data |
| US7379653B2 (en) * | 2002-02-20 | 2008-05-27 | The Directv Group, Inc. | Audio-video synchronization for digital systems |
| KR100509723B1 (ko) * | 2002-03-23 | 2005-08-23 | 주식회사 레인콤 | 비디오 시디의 오디오 패킷을 독립적으로 재생하기 위한방법 및 장치 |
| KR100490403B1 (ko) * | 2002-05-04 | 2005-05-17 | 삼성전자주식회사 | 오디오 스트림의 버퍼링 제어 방법 및 그 장치 |
| JP2004289295A (ja) * | 2003-03-19 | 2004-10-14 | Fujitsu Ltd | データ処理システム、データ処理装置及びデータ処理方法 |
| KR100542441B1 (ko) | 2003-09-02 | 2006-01-11 | 한국전자통신연구원 | ２ 이상의 채널을 처리하기 위한 스케줄링 방법, 보이스오버 패킷 시스템, 및 기록 매체 |
| JP2005136464A (ja) * | 2003-10-28 | 2005-05-26 | Pioneer Electronic Corp | データ出力装置、データ送信装置、データ処理システム、データ出力方法、データ送信方法、データ処理方法、それらのプログラム、および、それらのプログラムを記録した記録媒体 |
| KR20060127170A (ko) * | 2004-03-03 | 2006-12-11 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 비디오 스트림 처리 회로 및 방법 |
| JP4285307B2 (ja) * | 2004-04-02 | 2009-06-24 | 株式会社日立製作所 | データ処理装置およびその方法 |
| US7400653B2 (en) | 2004-06-18 | 2008-07-15 | Dolby Laboratories Licensing Corporation | Maintaining synchronization of streaming audio and video using internet protocol |
| KR100619041B1 (ko) * | 2004-07-22 | 2006-09-01 | 삼성전자주식회사 | 비디오 동기화 장치 및 비디오 동기화 방법 |
| KR100651894B1 (ko) * | 2004-07-23 | 2006-12-06 | 엘지전자 주식회사 | 영상기기 및 그 제어방법 |
| US20060024024A1 (en) * | 2004-07-27 | 2006-02-02 | Cheng-Che Chen | Playback device capable of synchronizing playback of video signal portion and audio signal portion of av signal and method thereof |
| EP1715612B1 (en) * | 2004-09-09 | 2011-08-10 | Panasonic Corporation | Transmitting apparatus, relaying apparatus, receiving apparatus and network system including these apparatus |
| KR101103150B1 (ko) | 2005-01-14 | 2012-01-04 | 엘지전자 주식회사 | 비디오 및 오디오 데이터 동기화 장치 및 방법 |
| US7480315B2 (en) * | 2004-12-31 | 2009-01-20 | Microsoft Corporation | Method and apparatus for synchronizing clocks |
| JP4595653B2 (ja) * | 2005-04-27 | 2010-12-08 | 日本ビクター株式会社 | 映像・音声処理装置 |
| US7843974B2 (en) * | 2005-06-30 | 2010-11-30 | Nokia Corporation | Audio and video synchronization |
| JP4311570B2 (ja) * | 2005-07-01 | 2009-08-12 | 株式会社ソニー・コンピュータエンタテインメント | 再生装置、ビデオ復号装置および同期再生方法 |
| JP2007124090A (ja) * | 2005-10-26 | 2007-05-17 | Renesas Technology Corp | 情報機器 |
| KR100746076B1 (ko) * | 2005-11-07 | 2007-08-06 | 엘지전자 주식회사 | 멀티미디어 신호의 시간정보 전송방법 |
| JP2007259313A (ja) * | 2006-03-24 | 2007-10-04 | Toshiba Corp | ストリーム再生方法及び再生装置 |
| CN100450163C (zh) * | 2006-11-30 | 2009-01-07 | 中兴通讯股份有限公司 | 一种移动多媒体广播视音频同步播放的方法 |
| US20080178243A1 (en) * | 2007-01-19 | 2008-07-24 | Suiwu Dong | Multimedia client/server system with audio synchronization and methods for use therewith |
| CA2924651C (en) * | 2008-04-25 | 2020-06-02 | Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. | Flexible sub-stream referencing within a transport data stream |
| JP5178375B2 (ja) * | 2008-07-30 | 2013-04-10 | パナソニック株式会社 | デジタル放送再生装置およびデジタル放送再生方法 |
| US8041848B2 (en) * | 2008-08-04 | 2011-10-18 | Apple Inc. | Media processing method and device |
| US8451907B2 (en) * | 2008-09-02 | 2013-05-28 | At&T Intellectual Property I, L.P. | Methods and apparatus to detect transport faults in media presentation systems |
| US8325764B2 (en) * | 2009-02-24 | 2012-12-04 | Verivue, Inc. | Canonical scheduling for heterogeneous content delivery |
| KR101547697B1 (ko) | 2009-03-24 | 2015-08-26 | 엘지전자 주식회사 | 모바일 방송수신기의 신호 동기화 장치 및 그 방법 |
| US9819840B2 (en) * | 2010-01-11 | 2017-11-14 | Bryan Nunes | Audio device that extracts the audio of a multimedia stream and serves the audio on a network while the video is displayed |
| US9094564B2 (en) * | 2010-05-07 | 2015-07-28 | Microsoft Technology Licensing, Llc | Clock synchronization for shared media playback |
| US9191686B2 (en) | 2011-07-22 | 2015-11-17 | Honeywell International Inc. | System and method of implementing synchronized audio and video streaming |
| US9819604B2 (en) * | 2013-07-31 | 2017-11-14 | Nvidia Corporation | Real time network adaptive low latency transport stream muxing of audio/video streams for miracast |
| JP6149588B2 (ja) * | 2013-08-05 | 2017-06-21 | ヤマハ株式会社 | コンテンツ再生方法、装置及びプログラム |
| US10063907B1 (en) * | 2017-06-06 | 2018-08-28 | Polycom, Inc. | Differential audio-video synchronization |
| US10992336B2 (en) | 2018-09-18 | 2021-04-27 | Roku, Inc. | Identifying audio characteristics of a room using a spread code |
| US10931909B2 (en) | 2018-09-18 | 2021-02-23 | Roku, Inc. | Wireless audio synchronization using a spread code |
| US10958301B2 (en) | 2018-09-18 | 2021-03-23 | Roku, Inc. | Audio synchronization of a dumb speaker and a smart speaker using a spread code |
| CA3151412A1 (en) * | 2019-09-17 | 2021-03-25 | Carl Adrian Woffenden | System and method for talking avatar |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0235886A (ja) * | 1988-07-26 | 1990-02-06 | Fujitsu Ltd | 最適遅延制御方式 |
| DE69032361T2 (de) * | 1989-03-16 | 1998-10-29 | Fujitsu Ltd | Video/audiomultiplexübertragungssystem |
| US5323272A (en) * | 1992-07-01 | 1994-06-21 | Ampex Systems Corporation | Time delay control for serial digital video interface audio receiver buffer |
| US5287182A (en) * | 1992-07-02 | 1994-02-15 | At&T Bell Laboratories | Timing recovery for variable bit-rate video on asynchronous transfer mode (ATM) networks |
| JP3255308B2 (ja) * | 1992-12-18 | 2002-02-12 | ソニー株式会社 | データ再生装置 |
| AU672070B2 (en) * | 1993-02-26 | 1996-09-19 | Sony Corporation | Synchronization of audio/video information |
| US5396497A (en) * | 1993-02-26 | 1995-03-07 | Sony Corporation | Synchronization of audio/video information |
| JP3427416B2 (ja) * | 1993-05-25 | 2003-07-14 | ソニー株式会社 | 多重化データ分離装置および方法 |
| US5430485A (en) * | 1993-09-30 | 1995-07-04 | Thomson Consumer Electronics, Inc. | Audio/video synchronization in a digital transmission system |
-
1994
- 1994-12-20 JP JP31711494A patent/JP3197766B2/ja not_active Expired - Lifetime
-
1995
- 1995-02-13 US US08/387,581 patent/US5668601A/en not_active Expired - Lifetime
- 1995-02-14 DE DE69512445T patent/DE69512445T2/de not_active Expired - Lifetime
- 1995-02-14 EP EP95101997A patent/EP0668700B1/en not_active Expired - Lifetime
- 1995-02-17 KR KR1019950002999A patent/KR100189512B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US5668601A (en) | 1997-09-16 |
| KR950035449A (ko) | 1995-12-30 |
| KR100189512B1 (ko) | 1999-06-01 |
| EP0668700A3 (en) | 1996-06-26 |
| DE69512445D1 (de) | 1999-11-04 |
| EP0668700B1 (en) | 1999-09-29 |
| DE69512445T2 (de) | 2000-05-18 |
| EP0668700A2 (en) | 1995-08-23 |
| JPH08212701A (ja) | 1996-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3197766B2 (ja) | Ｍｐｅｇオーディオデコーダ、ｍｐｅｇビデオデコーダおよびｍｐｅｇシステムデコーダ | |
| US7076156B2 (en) | Recording apparatus and method, playback apparatus and method, and recording medium therefor | |
| JP3215087B2 (ja) | オーディオとビデオの同期方法及びデジタルビデオプロセッサ | |
| US7054546B2 (en) | Data multiplexing method, data recorded medium, data recording apparatus and data recording program | |
| US7881584B2 (en) | Reproducing apparatus and method, and recording medium | |
| JP3133630B2 (ja) | Ｍｐｅｇシステムデコーダ | |
| KR101014664B1 (ko) | 복수의 데이터 스트림 간의 연속 재생을 보장하는 재생방법 및 그 재생 장치 | |
| JP4294660B2 (ja) | 再生装置、再生方法及びその記録媒体 | |
| US20050004940A1 (en) | Information processing apparatus and method | |
| JP4288549B2 (ja) | 記録装置および方法、並びに再生装置および方法 | |
| JP4254007B2 (ja) | 再生装置および方法、並びに記録媒体 | |
| JP2008176918A (ja) | 再生装置、再生方法及びその記録媒体 | |
| JP4284574B2 (ja) | 記録装置および方法、並びに記録媒体 | |
| US8428117B2 (en) | Image encoder and image encoding method | |
| JPH1083632A (ja) | ディジタル信号符号化方法および装置、ディジタル信号伝送方法、並びに信号記録媒体 | |
| WO2004095844A1 (ja) | 画像符号化装置および画像符号化方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080608 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090608 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090608 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130608 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |