Nothing Special   »   [go: up one dir, main page]

JP3180409B2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP3180409B2
JP3180409B2 JP03602792A JP3602792A JP3180409B2 JP 3180409 B2 JP3180409 B2 JP 3180409B2 JP 03602792 A JP03602792 A JP 03602792A JP 3602792 A JP3602792 A JP 3602792A JP 3180409 B2 JP3180409 B2 JP 3180409B2
Authority
JP
Japan
Prior art keywords
temperature
field effect
effect transistor
insulated gate
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03602792A
Other languages
Japanese (ja)
Other versions
JPH05235348A (en
Inventor
正樹 廣田
良雄 下井田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP03602792A priority Critical patent/JP3180409B2/en
Publication of JPH05235348A publication Critical patent/JPH05235348A/en
Application granted granted Critical
Publication of JP3180409B2 publication Critical patent/JP3180409B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、過温度保護機能を有
するMOSFETに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a MOSFET having an overtemperature protection function.

【0002】[0002]

【従来の技術】従来の過温度保護機能を備えた半導体装
置としては、例えば図14に示すような装置がある。図
14において、1は電流容量の大きなMOSFET(い
わゆるパワーMOSFET)、4はゲート端子、9は電
源回路、10はMOSFET1を制御するための信号の
入力端子、11は負荷が接続される出力端子、12は温
度によって変化しない基準電圧VRを出力する基準電圧
回路、13は温度に応じて変化する電圧VKを出力する
温度検知回路、14は比較回路、15はノアゲートであ
る。
2. Description of the Related Art As a conventional semiconductor device having an over-temperature protection function, there is, for example, a device as shown in FIG. 14, 1 is a MOSFET having a large current capacity (so-called power MOSFET), 4 is a gate terminal, 9 is a power supply circuit, 10 is an input terminal of a signal for controlling the MOSFET 1, 11 is an output terminal to which a load is connected, Reference numeral 12 denotes a reference voltage circuit that outputs a reference voltage VR that does not change with temperature, 13 denotes a temperature detection circuit that outputs a voltage VK that changes with temperature, 14 denotes a comparison circuit, and 15 denotes a NOR gate.

【0003】MOSFET1は熱に弱く、約170℃以
上で使用することは避けなければならない。そのため車
両用のごとく過酷な環境で用いられる素子あるいはパワ
ー素子などのように自己発熱量が非常に大きくなる可能
性のある素子においては、何らかの過温度保護機能が必
要となる。従来は、図14に示すように、温度によって
変化しない基準電圧VRと温度の上昇に伴って変化する
電圧VKとを比較回路14で比較し、温度が所定値以上
の過温度状態になると、ノアゲート15を閉じて入力信
号を遮断し、MOSFET1を停止させるように構成し
ている。なお、基準電圧回路12としては、例えばバン
ドギャップ基準電圧源などが用いられ、温度検知回路1
3としては、温度に応じて変化する半導体のPN接合の
拡散電位をVKとして出力する回路等が用いられる。そ
して、これらの回路を動作させるためには電源回路9が
必要である。
[0003] The MOSFET 1 is susceptible to heat and must not be used above about 170 ° C. Therefore, an element which may generate a very large amount of self-heating, such as an element used in a severe environment such as a vehicle or a power element, needs some kind of over-temperature protection function. Conventionally, as shown in FIG. 14, a comparison circuit 14 compares a reference voltage VR, which does not change with temperature, and a voltage VK, which changes with a rise in temperature. The configuration is such that the input signal is shut off by closing the switch 15 and the MOSFET 1 is stopped. As the reference voltage circuit 12, for example, a bandgap reference voltage source or the like is used.
As 3, a circuit or the like that outputs a diffusion potential of a PN junction of a semiconductor that changes according to temperature as VK is used. The power supply circuit 9 is required to operate these circuits.

【0004】また、従来の過温度保護機能を備えた半導
体装置としては、図15に示すようなハイサイドスイッ
チ回路がある。アクチュエータ等の負荷を駆動するスイ
ッチング回路において、「電源−負荷−半導体スイッチ
ング素子−接地」のように負荷を電源側に接続すると、
短絡事故等の場合に負荷が直接接地されたままになり、
過熱、破損する畏れがある。そのため「電源−半導体ス
イッチング素子−負荷−接地」のように、負荷は接地側
に接続され、電源側に半導体スイッチング素子を接続し
たハイサイドスイッチ構造が用いられる。上記のごとき
ハイサイドスイッチ回路のスイッチング素子としてパワ
ーMOSFETを用いる場合、NMOSトランジスタを
用いる場合とPMOSトランジスタを用いる場合とが考
えられる。しかし、PMOSでNMOSと同等の特性を
得るためにはNMOSの約3倍のチップ面積を必要とす
るので、多くの場合NMOSが用いられている。
As a conventional semiconductor device having an over-temperature protection function, there is a high-side switch circuit as shown in FIG. In a switching circuit that drives a load such as an actuator, when a load is connected to the power supply side such as “power supply-load-semiconductor switching element-ground”,
In the event of a short circuit, etc., the load remains directly grounded,
There is a fear of overheating and breakage. Therefore, a high-side switch structure in which the load is connected to the ground side and the semiconductor switching element is connected to the power supply side, such as “power supply-semiconductor switching element-load-ground”, is used. When a power MOSFET is used as a switching element of the high side switch circuit as described above, a case where an NMOS transistor is used and a case where a PMOS transistor is used are considered. However, in order to obtain the same characteristics as the NMOS in the PMOS, a chip area about three times as large as that of the NMOS is required. Therefore, the NMOS is used in many cases.

【0005】図15は、MOSFET1としてNMOS
を用いた場合の回路例である。NMOSのMOSFET
1を十分にオンさせるためには、そのゲート端子4にか
なり大きな電圧をかける必要がある。そのため入力信号
を昇圧回路42で昇圧してからゲート4に与える必要が
ある。昇圧回路42としては、例えば図15に示すよう
なチャージポンプ方式の昇圧回路がある。この回路はダ
イオードを通して一方向のみに電荷を供給し、CR発振
回路43の出力の立ち上がり時にコンデンサ44を通し
て電荷をゲート端子4に送り込むものである。この場合
ダイオードを通しているので電荷はゲート端子4側に一
方向に送られる。また、図15の回路においても前記図
14と同様の過温度保護機能が設けられている。すなわ
ち、過温度保護回路41は前記図14と同じ構成であ
る。この回路によって過温度状態が検出されると、PM
OSトランジスタ45のスイッチがオフになって電源電
圧の供給が止まると同時に、NMOSトランジスタ46
がオンしてゲート端子4を接地してゲートの電荷を逃
し、MOSFET1をオフにすることによって過温度保
護を実現している。
FIG. 15 shows an example in which an NMOS is used as the MOSFET 1.
6 is a circuit example in the case of using. NMOS MOSFET
To turn on 1 sufficiently, it is necessary to apply a considerably large voltage to its gate terminal 4. Therefore, the input signal needs to be boosted by the booster circuit 42 before being applied to the gate 4. As the booster circuit 42, for example, there is a charge pump type booster circuit as shown in FIG. This circuit supplies charges only in one direction through a diode, and sends charges to the gate terminal 4 through a capacitor 44 when the output of the CR oscillation circuit 43 rises. In this case, the electric charge is sent to the gate terminal 4 side in one direction because it passes through the diode. Also, the circuit of FIG. 15 is provided with the same overtemperature protection function as that of FIG. That is, the over-temperature protection circuit 41 has the same configuration as that of FIG. When an over-temperature condition is detected by this circuit, PM
At the same time that the switch of the OS transistor 45 is turned off and the supply of the power supply voltage is stopped, the NMOS transistor 46 is turned off.
Is turned on, the gate terminal 4 is grounded to release the electric charge of the gate, and the MOSFET 1 is turned off to realize over-temperature protection.

【0006】[0006]

【発明が解決しようとする課題】上記のような従来の過
温度保護機能を備えた半導体装置においては、精度のよ
い保護機能を実現するにはかなり大規模な回路が必要で
ある。例えば前記従来例の構成では30個程度のトラン
ジスタが必要である。そのため、チップ面積の増大をも
たらすと共にコスト高になるという問題があった。ま
た、そのような大規模の回路を用いても回路定数の設定
が微妙なため、各素子のバラツキや電源電圧変動等の回
路動作条件の変動の影響を受け易く、再現性があまりよ
くないという問題があった。
In the above-mentioned conventional semiconductor device having an over-temperature protection function, a fairly large-scale circuit is required to realize an accurate protection function. For example, the configuration of the conventional example requires about 30 transistors. Therefore, there is a problem that the chip area is increased and the cost is increased. In addition, even if such a large-scale circuit is used, since the setting of the circuit constant is delicate, it is easily affected by variations in circuit operating conditions such as variations in each element and power supply voltage variations, and the reproducibility is not very good. There was a problem.

【0007】本発明は上記のごとき従来技術の問題を解
決するためになされたものであり、簡単な回路で有効な
過温度保護を行なうことのできる半導体装置を提供する
ことを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the problems of the prior art as described above, and has as its object to provide a semiconductor device capable of performing effective overtemperature protection with a simple circuit.

【0008】[0008]

【課題を解決するための手段】上記の目的を達成するた
め、本発明においては、特許請求の範囲に記載するよう
に構成している。すなわち、請求項1に記載の発明にお
いては、絶縁ゲート型電界効果トランジスタと、強誘電
体を用い、そのキューリー点近傍で静電容量が大幅に増
加する特性を有する感温可変容量コンデンサと、固定容
量コンデンサと、を備え、上記感温可変容量コンデンサ
が上記絶縁ゲート型電界効果トランジスタのソース端子
とゲート端子間に接続され、かつ、上記固定容量コンデ
ンサが上記絶縁ゲート型電界効果トランジスタのゲート
端子と入力端子間に接続されるように構成している。
Means for Solving the Problems In order to achieve the above object, the present invention is configured as described in the claims. That is, according to the first aspect of the present invention, an insulated gate field effect transistor and a ferroelectric
Body, the capacitance greatly increases near its Curie point.
Temperature-sensitive variable capacitor with
And a temperature-sensitive variable capacitor
Is the source terminal of the insulated gate field effect transistor
And the fixed capacitor capacitor connected between
A sensor is connected between the gate terminal and the input terminal of the insulated gate field effect transistor .

【0009】また、請求項2〜請求項4に記載の発明に
おいては、温度によって静電容量が変化するコンデンサ
と、温度によって抵抗値の変化する抵抗と、絶縁ゲート
型電界効果トランジスタのゲート電位を上記コンデンサ
の静電容量と上記抵抗の抵抗値とに応じて変化させる回
路と、を備え、かつ、上記コンデンサの静電容量が急変
する第1の温度と上記抵抗の抵抗値が急変する第2の温
度とを異なった値に設定するように構成している。
[0009] In the invention described in claims 2 to 4, a capacitor changes the electrostatic capacitance with temperature, the resistance to change in resistance with temperature, the gate potential of the insulated gate field effect transistor A first temperature at which the capacitance of the capacitor changes rapidly and a second temperature at which the resistance of the resistor changes suddenly. Is set to a different value.

【0010】また、請求項に記載の発明においては、
温度によって静電容量の変化するコンデンサと、上記コ
ンデンサをCとして用いたCR発振回路を含み、入力信
号に応じて動作する昇圧回路と、絶縁ゲート型電界効果
トランジスタのゲート電荷の一部を接地端子へ流す回路
と、を備え、上記昇圧回路の出力を上記絶縁ゲート型電
界効果トランジスタのゲート端子に接続するように構成
している。
Further, in the invention according to claim 5 ,
A booster circuit that operates in response to an input signal, including a capacitor whose capacitance changes according to temperature, a CR oscillation circuit using the capacitor as C, and a part of a gate charge of an insulated gate field effect transistor that is grounded. And a circuit that flows to the gate terminal of the insulated gate field effect transistor.

【0011】[0011]

【作用】請求項1に記載の発明においては、強誘電体を
用い、そのキューリー点近傍で静電容量が大幅に増加す
る特性を有する感温可変容量コンデンサと、固定容量コ
ンデンサとを用いて絶縁ゲート型電界効果トランジスタ
のゲート・ソース間電圧を変化させることにより、過温
度保護機能を実現する。すなわち、温度が所定値に達す
ると上記感温可変容量コンデンサの静電容量が急増し、
そのため絶縁ゲート型電界効果トランジスタのゲート電
位が低下して絶縁ゲート型電界効果トランジスタがオフ
になり、温度を低下させる。
According to the first aspect of the present invention, the ferroelectric substance is
And the capacitance greatly increases near the Curie point.
Variable capacitor with fixed characteristics and fixed capacitance
The over-temperature protection function is realized by changing the gate-source voltage of the insulated gate field effect transistor using a capacitor . That is, when the temperature reaches a predetermined value, the capacitance of the temperature-sensitive variable capacitor rapidly increases,
As a result, the gate potential of the insulated gate field effect transistor is reduced, the insulated gate field effect transistor is turned off, and the temperature is reduced.

【0012】また、請求項2〜請求項4に記載の発明に
おいては、上記第2の温度に達すると絶縁ゲート型電界
効果トランジスタがオフし、それによって温度が上記第
1の温度まで低下すると絶縁ゲート型電界効果トランジ
スタがオンする構成(例えば後記第の実施例、この場
合は、第1の温度<第2の温度)、或いは上記の逆に、
上記第1の温度に達すると絶縁ゲート型電界効果トラン
ジスタがオフし、それによって温度が上記第2の温度ま
で低下すると絶縁ゲート型電界効果トランジスタがオン
する構成(例えば後記第の実施例、この場合は、第1
の温度>第2の温度)とすることにより、オン・オフの
動作にヒステリシス特性を持たせている。
In the inventions according to the second to fourth aspects of the present invention, when the second temperature is reached, the insulated gate field effect transistor is turned off. A configuration in which the gate type field effect transistor is turned on (for example, a third embodiment described later, in this case, first temperature <second temperature), or conversely,
When the first temperature is reached, the insulated gate field effect transistor is turned off, and when the temperature is lowered to the second temperature, the insulated gate field effect transistor is turned on (for example, a fourth embodiment to be described later. If the first
Temperature> second temperature), the ON / OFF operation has a hysteresis characteristic.

【0013】また、請求項に記載の発明においては、
温度によって静電容量が変化するコンデンサを用いてゲ
ート昇圧回路内の発振回路を構成することにより、ハイ
サイドスイッチ回路のように絶縁ゲート型電界効果トラ
ンジスタのゲート電圧として入力信号電圧よりも高い電
圧を必要とする回路において過温度保護機能を実現して
いる。
Further, in the invention according to claim 5 ,
By configuring the oscillation circuit in the gate booster circuit using a capacitor whose capacitance changes with temperature, a voltage higher than the input signal voltage can be used as the gate voltage of the insulated gate field effect transistor, as in a high-side switch circuit. The overtemperature protection function is realized in the required circuit.

【0014】[0014]

【実施例】図1は本発明の第1の実施例図である。図1
において、MOSFET1のゲート端子4とソース端子
5間に感温可変容量コンデンサ2を接続している。ま
た、ゲート端子4と入力端子10間に固定容量コンデン
サ3を接続している。また、6は電源端子である。
FIG. 1 is a diagram showing a first embodiment of the present invention. FIG.
, A temperature-sensitive variable capacitor 2 is connected between the gate terminal 4 and the source terminal 5 of the MOSFET 1. Further, the fixed capacitor 3 is connected between the gate terminal 4 and the input terminal 10. Reference numeral 6 denotes a power supply terminal.

【0015】次に作用を説明する。コンデンサは、誘電
体を電極で挾んだ構造をしている。いわゆる平行平板型
コンデンサの静電容量は、誘電率をε、電極面積をA、
電極間隔をtとすれば、下記(数1)式で示される。
Next, the operation will be described. The capacitor has a structure in which a dielectric is sandwiched between electrodes. The capacitance of a so-called parallel plate capacitor is expressed as follows: dielectric constant ε, electrode area A,
Assuming that the electrode interval is t, it is expressed by the following (Equation 1).

【0016】[0016]

【数1】 (Equation 1)

【0017】したがって、誘電率εが変化すれば静電容
量も変化することになる。例えば、BaTiO3等の強誘
電体は、図2に示すように、温度によって大きく誘電率
が変化し、特にキュリー点Tcで極大値をとることが知
られている。その値はBaTiO3では約6000で常温
の3倍以上の値である。したがって図1の感温可変容量
コンデンサ2の誘電体をBaTiO3等で形成すれば、キ
ュリー点近傍で静電容量が著しく増大するコンデンサと
なる。ここでMOSFET1のゲート・ソース間静電容
量をCm、感温可変容量コンデンサ2の常温での静電容
量をCb、キュリー点近傍での極大値をCbmとし、固定
容量コンデンサ3の静電容量をCaとする。ゲート・ソ
ース間静電容量Cmと感温可変容量コンデンサ2は並列
接続されているので、その合成静電容量は、常温での合
成静電容量Cd=Cm+Cb、キュリー点近傍での合成静
電容量Cdm=Cm+Cbmとなる。入力端子10とソース
端子5との間に電圧Vxが印加された場合を考えると、
MOSFET1のゲート端子4とソース端子5には、下
記(数2)式で示される電圧Vgsが印加される。
Therefore, if the dielectric constant ε changes, the capacitance also changes. For example, a ferroelectric material such as BaTiO 3, as shown in FIG. 2, the dielectric constant is largely changed by temperature, it is known that takes a maximum value in particular in Curie point Tc. Its value is about 6000 for BaTiO 3 , which is more than three times the normal temperature. Therefore, if the dielectric material of the temperature-sensitive variable capacitor 2 of FIG. 1 is made of BaTiO 3 or the like, the capacitor has a significantly increased capacitance near the Curie point. Here, the capacitance between the gate and the source of the MOSFET 1 is Cm, the capacitance of the temperature-sensitive variable capacitor 2 at room temperature is Cb, the maximum value near the Curie point is Cbm, and the capacitance of the fixed capacitor 3 is Let it be Ca. Since the gate-source capacitance Cm and the temperature-sensitive variable capacitor 2 are connected in parallel, their combined capacitance is Cd = Cm + Cb at room temperature, and the combined capacitance near the Curie point. Cdm = Cm + Cbm. Considering the case where the voltage Vx is applied between the input terminal 10 and the source terminal 5,
A voltage Vgs expressed by the following equation (2) is applied to the gate terminal 4 and the source terminal 5 of the MOSFET 1.

【0018】[0018]

【数2】 (Equation 2)

【0019】また、温度が上昇して感温可変容量コンデ
ンサ2の静電容量がCbからCbmへ変化したとすると、
上記の電圧Vgsは下記(数3)式に示すように電圧Vgs
sに変化する。
If the temperature rises and the capacitance of the temperature-sensitive variable capacitor 2 changes from Cb to Cbm,
The above voltage Vgs is equal to the voltage Vgs as shown in the following equation (3).
changes to s.

【0020】[0020]

【数3】 (Equation 3)

【0021】上記のVgssがMOSFETのしきい値Vt
hよりも小さくなるように各定数を決定する。例えば、
Ca=1000pF、Cm=1000pF、Cb=300
0pF、Cbm=3.2Cbとすると、VgsおよびVgssは
下記(数4)式に示すようになる。
The above Vgss is the threshold value Vt of the MOSFET.
Determine each constant so that it is smaller than h. For example,
Ca = 1000 pF, Cm = 1000 pF, Cb = 300
Assuming that 0 pF and Cbm = 3.2 Cb, Vgs and Vgss are as shown in the following (Formula 4).

【0022】[0022]

【数4】 (Equation 4)

【0023】Vth=1VとするとVgs=2V、したがっ
てVx=10V程度にすれば良い。
If Vth = 1V, Vgs = 2V, and therefore Vx = about 10V.

【0024】上記のように定数を設定すれば、温度が上
昇して感温可変容量コンデンサ2の静電容量が大きくな
ると、VgssがVth以下になってMOSFET1はオフ
になる。そのためMOSFET1の発熱は停止し、温度
は低下することになる。
When the constants are set as described above, when the temperature rises and the capacitance of the temperature-sensitive variable capacitor 2 increases, Vgss falls below Vth and the MOSFET 1 is turned off. Therefore, the heat generation of the MOSFET 1 stops, and the temperature decreases.

【0025】次に、図3は本発明の参考例図である。こ
参考例は、MOSFET1のゲート端子4とソース端
子5を電流容量の小さいMOSFET7で接続し、さら
に、そのゲート端子8とMOSFET1のゲート端子4
との間を感温可変容量コンデンサ2で接続したものであ
る。ここで、MOSFET7のゲート・ソース間静電容
量をCm2とする。ゲート端子4とソース端子5に電圧V
gsを印加すると、MOSFET7のゲート・ソース間に
は下記(数5)式で示される電圧Vgs2が印加される。
FIG. 3 is a diagram showing a reference example of the present invention. In this reference example, the gate terminal 4 and the source terminal 5 of the MOSFET 1 are connected by a MOSFET 7 having a small current capacity, and the gate terminal 8 and the gate terminal 4 of the MOSFET 1 are connected.
Are connected by a temperature-sensitive variable capacitor 2. Here, the capacitance between the gate and the source of the MOSFET 7 is assumed to be Cm2. The voltage V is applied to the gate terminal 4 and the source terminal 5.
When gs is applied, a voltage Vgs2 expressed by the following equation (5) is applied between the gate and the source of the MOSFET 7.

【0026】[0026]

【数5】 (Equation 5)

【0027】常温では、Vgs2<Vth2(ただしVth2は
MOSFET7のしきい値)となるように設定しておけ
ば、MOSFET7はオフになっている。温度が上昇し
て感温可変容量コンデンサ2の静電容量CbがCbmに増
大すると、電圧Vgs2が上昇してしきい値Vth2以上にな
るため、MOSFET7がオンになる。その結果、MO
SFET1のゲート・ソース間電圧Vgsは減少し、しき
い値Vth以下になるのでオフになる。そのためMOSF
ET1の発熱は停止し、温度は低下することになる。こ
の実施例においては、通常のMOSFETと同じゲート
・ソース間電圧で動作する回路に上記と同様の過温度保
護機能を設けることが出来る。
At room temperature, the MOSFET 7 is turned off if it is set so that Vgs2 <Vth2 (where Vth2 is the threshold value of the MOSFET 7). When the temperature rises and the capacitance Cb of the temperature-sensitive variable capacitor 2 increases to Cbm, the voltage Vgs2 rises and becomes equal to or higher than the threshold value Vth2, so that the MOSFET 7 is turned on. As a result, MO
The gate-source voltage Vgs of the SFET 1 decreases and becomes lower than the threshold value Vth, so that the SFET 1 is turned off. Therefore MOSF
The heat generation of ET1 stops, and the temperature decreases. In this embodiment, a circuit operating at the same gate-source voltage as a normal MOSFET can be provided with the same overtemperature protection function as described above.

【0028】次に、図4は本発明の第の実施例図であ
る。図4において、16はアクチュエータ等の負荷、4
2は前記図15で示したものと同様の昇圧回路であり、
その他、図1と同符号は同一物を示す。この実施例は、
前記第1の実施例をハイサイドスイッチに適用した例で
ある。ハイサイドスイッチの場合にはソースと接地間に
負荷16が接続されるので、負荷に電流が流れていると
きのソース電位は電源電圧Vddにかなり近くなる。した
がって、MOSFET1を十分にオンさせるためにはゲ
ート電位は電源電圧Vdd以上にする必要がある。昇圧回
路42は、電源電圧Vdd以上の電圧を出力し、入力端子
10から入力される信号を電源電圧以上に昇圧してMO
SFET1をオンさせる役割を持っている。
FIG. 4 is a diagram showing a second embodiment of the present invention. In FIG. 4, reference numeral 16 denotes a load of an actuator or the like;
2 is a booster circuit similar to that shown in FIG.
In addition, the same reference numerals as those in FIG. This example is
This is an example in which the first embodiment is applied to a high-side switch. In the case of the high-side switch, since the load 16 is connected between the source and the ground, the source potential when a current flows through the load becomes very close to the power supply voltage Vdd. Therefore, in order to turn on the MOSFET 1 sufficiently, the gate potential needs to be equal to or higher than the power supply voltage Vdd. The booster circuit 42 outputs a voltage higher than the power supply voltage Vdd, boosts the signal input from the input terminal 10 to the power supply voltage or higher, and
It has a role to turn on SFET1.

【0029】この実施例の作用は、前記第1の実施例の
作用で説明したのと同様に、温度が高くなると感温可変
容量コンデンサ2の静電容量が増大してMOSFET1
のゲート端子4の電位が低くなり、MOSFET1がオ
フになるものである。そのためMOSFET1の発熱は
停止し、温度は低下することになる。この実施例におい
ては、入力端子に入力した電圧を昇圧することにより、
ハイサイドスイッチのMOSFETを十分にオンするこ
とができる。なお、昇圧回路42を用いてMOSFET
1を駆動する回路は、ハイサイドスイッチのみに適用さ
れるものではなく、MOSFET1のしきい値Vthが高
く、十分にオンさせるのに入力端子10にかなり高い電
圧をかける必要がある場合には有効である。
The operation of this embodiment is similar to that of the first embodiment described above. As the temperature rises, the capacitance of the temperature-sensitive variable capacitor 2 increases and the MOSFET 1
The potential of the gate terminal 4 becomes low, and the MOSFET 1 is turned off. Therefore, the heat generation of the MOSFET 1 stops, and the temperature decreases. In this embodiment, by boosting the voltage input to the input terminal,
The MOSFET of the high-side switch can be sufficiently turned on. It should be noted that a MOSFET
1 is not only applied to the high-side switch, but is effective when the threshold voltage Vth of the MOSFET 1 is high and a considerably high voltage needs to be applied to the input terminal 10 to turn on sufficiently. It is.

【0030】次に、図5は本発明の第の実施例図であ
る。図5において、MOSFET1のゲート端子4とソ
ース端子5間に電流容量の小さいMOSFET17を接
続し、さらに、そのゲート端子18とMOSFET1の
ソース端子5間に電流容量の小さいMOSFET7を接
続する。また、ゲート端子18にダイオード21のアノ
ードを接続し、ダイオード21のカソードとソース端子
5を感温可変抵抗19を介して接続し、ダイオード21
のカソードとゲート端子4とを固定抵抗20を介して接
続する。さらに、MOSFET7のゲート端子8とソー
ス端子5を感温可変容量コンデンサ2を介して接続し、
上記ゲート端子8とゲート端子4を固定容量コンデンサ
3を介して接続する。
FIG. 5 shows a third embodiment of the present invention. In FIG. 5, a MOSFET 17 having a small current capacity is connected between the gate terminal 4 and the source terminal 5 of the MOSFET 1, and a MOSFET 7 having a small current capacity is connected between the gate terminal 18 and the source terminal 5 of the MOSFET 1. Further, the anode of the diode 21 is connected to the gate terminal 18, the cathode of the diode 21 and the source terminal 5 are connected via the temperature-sensitive variable resistor 19,
And the gate terminal 4 are connected via a fixed resistor 20. Further, the gate terminal 8 and the source terminal 5 of the MOSFET 7 are connected via the temperature-sensitive variable capacitor 2,
The gate terminal 8 and the gate terminal 4 are connected via the fixed capacitor 3.

【0031】次に作用を説明する。前記第1の実施例の
場合と同様に、感温可変容量コンデンサ2はBaTiO3
等の強誘電体で形成されており、温度に応じて、特にキ
ュリー点近傍で誘電率が大幅に増加し、そのため感温可
変容量コンデンサ2の静電容量が著しく増大する。ま
た、感温可変抵抗19は、BaTiO3のような強誘電体
にMn等のドーパントをドープして半導体化したもので
ある。このような半導体は図6に示すように温度によっ
て大きく抵抗率ρが変化し、特にキュリー点近傍で大き
く変化する。抵抗率ρの変化量は物質やドーパント、構
造によっても変化するが、BaTiOにMnをドープし
た場合には6桁も増大する。また、図6に示すように、
抵抗率ρが変化し始める温度T2は、感温可変容量コン
デンサ2の誘電率εが変化し始める温度T1よりも一般
的には高い。MOSFET7のゲート・ソース間静電容
量をCm2、感温可変容量コンデンサ2の静電容量をC
b、固定容量コンデンサ3の静電容量をCsとする。そし
てゲート端子4とソース端子5に電圧Vgsを印加する
と、MOSFET7のゲート・ソース間には下記(数
6)式で示される電圧Vgs2が印加される。
Next, the operation will be described. As in the case of the first embodiment, the temperature-sensitive variable capacitor 2 is made of BaTiO 3.
The dielectric constant of the temperature-sensitive variable capacitor 2 significantly increases in accordance with the temperature, particularly near the Curie point, and accordingly, the capacitance of the temperature-sensitive variable capacitor 2 significantly increases. Further, the temperature-sensitive variable resistor 19 is a semiconductor obtained by doping a ferroelectric such as BaTiO 3 with a dopant such as Mn. In such a semiconductor, as shown in FIG. 6, the resistivity ρ greatly changes depending on the temperature, and particularly greatly changes near the Curie point. The amount of change in the resistivity ρ also changes depending on the substance, dopant, and structure, but when BaTiO 3 is doped with Mn, the amount increases by six orders of magnitude. Also, as shown in FIG.
The temperature T2 at which the resistivity ρ starts to change is generally higher than the temperature T1 at which the permittivity ε of the temperature-sensitive variable capacitor 2 starts to change. The capacitance between the gate and source of the MOSFET 7 is Cm2, and the capacitance of the temperature-sensitive variable capacitor 2 is Cm2.
b, Let the capacitance of the fixed capacitor 3 be Cs. When a voltage Vgs is applied to the gate terminal 4 and the source terminal 5, a voltage Vgs2 expressed by the following (Formula 6) is applied between the gate and the source of the MOSFET 7.

【0032】[0032]

【数6】 (Equation 6)

【0033】常温では、Vgs2>Vth2(ただしVth2は
MOSFET7のしきい値)となるように設定しておけ
ばMOSFET7はオンになっており、したがってMO
SFET17のゲート電荷は0である。温度が上昇して
感温可変容量コンデンサ2の静電容量Cbが増大すると
Vgs2は減少し、しきい値Vth2以下になるためにMOS
FET7がオフするが、ゲート端子18の電位は低くM
OSFET17のゲート電荷は0のままで保たれる。一
方、MOSFET17のゲート端子18には、MOSF
ET1のゲート・ソース間電圧Vgsの分圧値Vgs3が印
加されている。固定抵抗20の抵抗値をRs、感温可変
抵抗19の抵抗値をRvとすると、分圧値Vgs3は下記
(数7)式で示される。
At room temperature, if it is set so that Vgs2> Vth2 (where Vth2 is the threshold value of the MOSFET 7), the MOSFET 7 is turned on.
The gate charge of the SFET 17 is zero. When the temperature rises and the capacitance Cb of the temperature-sensitive variable capacitor 2 increases, Vgs2 decreases and becomes lower than the threshold value Vth2.
Although the FET 7 is turned off, the potential of the gate terminal 18 is low and M
The gate charge of OSFET 17 remains zero. On the other hand, the gate terminal 18 of the MOSFET 17
A divided voltage Vgs3 of the gate-source voltage Vgs of ET1 is applied. Assuming that the resistance value of the fixed resistor 20 is Rs and the resistance value of the temperature-sensitive variable resistor 19 is Rv, the divided voltage value Vgs3 is represented by the following equation (7).

【0034】[0034]

【数7】 (Equation 7)

【0035】温度Tが図6のT2に対して、T<T2の
範囲では、Vgs3−Vf<Vth3(ただしVth3はMOS
FET17のしきい値、Vfはダイオード21の順方向
電圧降下)となるように設定しておけば、MOSFET
17はオフになっている。そして温度が上昇してT2に
達すると、Rvが増大してVgs3は上昇し、しきい値Vt
h3以上になるため、MOSFET17がオンになる。そ
の結果MOSFET1はオフになり、発熱は停止する。
次に、温度が降下していく場合を考える。T<T2にな
ると、分圧点22の電圧は下がるが、ダイオード21の
逆方向電圧でクランプされるため、ゲート端子18の電
圧は下がらず、MOSFET17はオンしたまま、すな
わちMOSFET1はオフしたままになる。さらに温度
Tが下がってT<T1になると、MOSFET7がオン
するのでMOSFET17のゲート電荷は0になり、M
OSFET17はオフする。その結果、MOSFET1
はオン状態に回復する。図7は、上記のオン・オフ動作
を示した動作波形図である。図7に示すように、図5の
回路においては温度T1とT2の間でヒステリシス動作
を行なう。
When the temperature T is in the range of T <T2 with respect to T2 in FIG. 6, Vgs3−Vf <Vth3 (where Vth3 is MOS
If the threshold value and Vf of the FET 17 are set to be equal to the forward voltage drop of the diode 21, the MOSFET
17 is off. Then, when the temperature rises and reaches T2, Rv increases and Vgs3 rises, and the threshold Vt
Since it is h3 or more, the MOSFET 17 is turned on. As a result, the MOSFET 1 is turned off, and the heat generation stops.
Next, consider the case where the temperature decreases. When T <T2, the voltage at the voltage dividing point 22 decreases, but is clamped by the reverse voltage of the diode 21, so that the voltage at the gate terminal 18 does not decrease and the MOSFET 17 remains on, that is, the MOSFET 1 remains off. Become. When the temperature T further falls and T <T1, the MOSFET 7 is turned on, so that the gate charge of the MOSFET 17 becomes 0 and M
OSFET 17 is turned off. As a result, MOSFET1
Recovers to the ON state. FIG. 7 is an operation waveform diagram showing the above ON / OFF operation. As shown in FIG. 7, the circuit of FIG. 5 performs a hysteresis operation between temperatures T1 and T2.

【0036】次に、図8は本発明の第の実施例図であ
る。図8において、23は感温可変容量コンデンサ、2
4は感温可変抵抗、25および26はダイオードであ
り、その他、図5と同符号は同一物を示す。上記の感温
可変容量コンデンサ23、感温可変抵抗24は、前記図
5の2および19と同様の構造を有するものであるが、
図9に示すように、感温可変抵抗24の抵抗率ρが変化
し始める温度T2を感温可変容量コンデンサ23の誘電
率εが変化し始める温度T1よりも低い値に設定してい
る。図8の回路において、温度TがT<T2の場合は、
感温可変抵抗24及び感温可変容量コンデンサ23は、
共に通常の値で普通の動作を行なう。温度TがT2<T
<T1の場合は、感温可変抵抗24の抵抗値Rが非常に
大きくなるので、ゲート電極の時定数τ=RCm+Cbは
非常に大きくなる。この時定数τを温度変化の時定数よ
りも大きくするように設定しておく。
FIG. 8 is a diagram showing a fourth embodiment of the present invention. 8, reference numeral 23 denotes a temperature-sensitive variable capacitor, 2
Reference numeral 4 denotes a temperature-sensitive variable resistor, reference numerals 25 and 26 denote diodes, and the same reference numerals as those in FIG. The temperature-sensitive variable capacitor 23 and the temperature-sensitive variable resistor 24 have the same structure as 2 and 19 in FIG.
As shown in FIG. 9, the temperature T2 at which the resistivity ρ of the temperature-sensitive variable resistor 24 starts to change is set to a value lower than the temperature T1 at which the dielectric constant ε of the temperature-sensitive variable capacitor 23 starts to change. In the circuit of FIG. 8, when the temperature T is T <T2,
The temperature-sensitive variable resistor 24 and the temperature-sensitive variable capacitance capacitor 23
Both perform normal operations with normal values. Temperature T is T2 <T
In the case of <T1, since the resistance value R of the temperature-sensitive variable resistor 24 becomes very large, the time constant τ = RCm + Cb of the gate electrode becomes very large. This time constant τ is set to be larger than the time constant of the temperature change.

【0037】さらに温度が上昇してT1に達すると、感
温可変容量コンデンサ23の静電容量が増大し、前記第
1の実施例の場合と同様に、MOSFET1のゲート・
ソース間電圧がVgsからVgssに減少する。この場合の
Vgssは下記(数8)式で示される。
When the temperature further rises and reaches T1, the capacitance of the temperature-sensitive variable capacitor 23 increases, and the gate and gate of the MOSFET 1 are increased in the same manner as in the first embodiment.
The source-to-source voltage decreases from Vgs to Vgss. Vgss in this case is expressed by the following equation (8).

【0038】[0038]

【数8】 (Equation 8)

【0039】ここで、Vgss<Vth(ただしVthはMO
SFET1のしきい値)となるように設定しておけば、
MOSFET1はオフになる。そのため発熱が無くなる
ので温度が下がり、感温可変容量コンデンサ23の静電
容量は元に戻って両端にかかる電圧は再び高くなるが、
ダイオード25のために電荷はMOSFET1のゲート
端子4へは戻らず、ダイオード26を通って入力端子1
0へ流れて行く。MOSFET1のゲート電極への充電
の時定数τは前記のように非常に大きいので、MOSF
ET1はオフしたままであり、その状態で温度がT2ま
で下がると、感温可変抵抗24の抵抗値が元に戻ってゲ
ートに素速く再充電され、MOSFET1はオンする。
したがって状況が改善されないとき場合には、図10に
示すようにオン・オフを繰り返すヒステリシス動作を行
なう。
Here, Vgss <Vth (where Vth is MO
(The threshold of SFET1)
MOSFET 1 is turned off. As a result, heat is eliminated, so that the temperature drops, and the capacitance of the temperature-sensitive variable capacitor 23 returns to its original value, and the voltage applied to both ends increases again.
The charge does not return to the gate terminal 4 of the MOSFET 1 due to the diode 25, but passes through the diode 26 to the input terminal 1.
Flowing to zero. Since the time constant τ of charging the gate electrode of MOSFET 1 is very large as described above,
ET1 remains off, and when the temperature drops to T2 in this state, the resistance value of the temperature-sensitive variable resistor 24 returns to its original state, the gate is quickly recharged, and the MOSFET 1 turns on.
Therefore, when the situation is not improved, a hysteresis operation of repeating ON / OFF is performed as shown in FIG.

【0040】次に、図11は、本発明の第の実施例図
であり、図12は図11の詳細回路図である。まず、図
11において、一端が接地された負荷16の他端にはM
OSFET1(NMOS)のソース端子5が接続されて
いる。MOSFET1のゲート端子4は昇圧回路31に
接続されている。また、ゲート端子4は抵抗30を通し
て接地されている。昇圧回路31には温度によって静電
容量が変化する感温可変容量コンデンサ33を用いたC
R発振回路32が含まれている。図12は、上記のCR
発振回路32を含む昇圧回路31の詳細回路例を示した
ものである。昇圧回路31は前記図15に示した従来例
と同様にコンデンサ34とダイオード35とからなるチ
ャージポンプ方式の構成になっている。電源Vddとコン
デンサ34の間にはPMOSFET36とダイオード3
7が接続されている。また、コンデンサ34とMOSF
ET1のゲート端子4の間にもダイオード38が接続さ
れている。また、CR発振回路32のCとしては、感温
可変容量コンデンサ33、33'が用いられ、該CR発
振回路32の出力側はコンデンサ34に接続されてい
る。
FIG. 11 is a diagram showing a fifth embodiment of the present invention, and FIG. 12 is a detailed circuit diagram of FIG. First, in FIG. 11, the other end of the load 16 whose one end is grounded is
The source terminal 5 of OSFET1 (NMOS) is connected. The gate terminal 4 of the MOSFET 1 is connected to the booster circuit 31. The gate terminal 4 is grounded through a resistor 30. The booster circuit 31 uses a temperature-sensitive variable capacitor 33 whose capacitance changes with temperature.
An R oscillation circuit 32 is included. FIG. 12 shows the above CR
2 shows a detailed circuit example of a booster circuit 31 including an oscillation circuit 32. The booster circuit 31 has a charge pump system configuration including a capacitor 34 and a diode 35, as in the conventional example shown in FIG. Between the power supply Vdd and the capacitor 34, a PMOSFET 36 and a diode 3
7 is connected. The capacitor 34 and the MOSF
A diode 38 is also connected between the gate terminals 4 of ET1. Temperature-sensitive variable capacitors 33 and 33 ′ are used as C of the CR oscillation circuit 32, and the output side of the CR oscillation circuit 32 is connected to a capacitor 34.

【0041】次に、動作を説明する。Next, the operation will be described.

【0042】前記第1の実施例の場合と同様に、感温可
変容量コンデンサ33、33'はBaTiO等強誘電体
で形成されており、温度に応じて、特にキュリー点近傍
で誘電率が大幅に増加し、そのため感温可変容量コンデ
ンサ33、33'の静電容量が著しく増大する。図12
の回路において、入力端子10から与えられる入力信号
によってPMOSFET36のスイッチングを行ない、
コンデンサ34に電荷を供給する。温度がキュリー点よ
りも低いときはCR発振回路32のCの値、すなわち感
温可変容量コンデンサ33、33'の静電容量は小さ
く、そのため1/CRに比例する発振周波数は大きい。
したがって昇圧回路31のチャージポンプ動作における
コンデンサ34による充電の頻度が多くなる。そして抵
抗30を通してのリーク電荷量をこのチャージポンプ動
作による充電電荷量よりも小さく設定しておけばゲート
4には電荷がたまり、MOSFET1はオンする。次
に、温度がキュリー点近傍になると、感温可変容量コン
デンサ33、33'の静電容量が著しく増大するのでC
R発振回路32のCの値が大きくなり、発振周波数が小
さくなる。そのため昇圧回路31のチャージポンプ動作
においてコンデンサ34による充電電流が少なくなり、
抵抗30を通してのリーク電荷量の方が多くなってゲー
ト4には電荷がたまらなくなるので、MOSFET1は
オフになる。そのため負荷16には電流が流れなくな
り、過温度保護機能を実現することが出来る。図13
は、通常の温度の場合と高温になった場合についてのゲ
ート端子4の電位の様子を示す図である。図13におい
て、特性Aは通常の温度の場合であり、周波数が大き
く、昇圧動作による充電電荷量がリーク電荷量より多
く、ゲート端子4の電位が上昇していく様子を示してい
る。また、特性Bは高温の場合であり、周波数が小さ
く、リーク電荷量が充電電荷量より多くなり、ゲート端
子4の電位が上昇しない様子を示している。上記のごと
く、第の実施例においては、ハイサイドスイッチ回路
のようにMOSFETのゲート電圧を入力信号より高く
する必要のある回路においても簡単な回路で有効に過温
度保護機能を持たせることが出来る。
[0042] As in the case of the first embodiment, the temperature-sensitive variable capacitor 33, 33 'are formed in the BaTiO 3 HitoshiTsutomu dielectric, depending on the temperature, in particular the dielectric constant in the vicinity Curie point This greatly increases the capacitance of the temperature-sensitive variable capacitors 33 and 33 '. FIG.
The switching of the PMOSFET 36 by the input signal given from the input terminal 10
A charge is supplied to the capacitor 34. When the temperature is lower than the Curie point, the value of C of the CR oscillation circuit 32, that is, the capacitance of the temperature-sensitive variable capacitors 33 and 33 'is small, so that the oscillation frequency proportional to 1 / CR is large.
Therefore, the frequency of charging by the capacitor 34 in the charge pump operation of the booster circuit 31 increases. If the amount of leaked charge through the resistor 30 is set smaller than the amount of charge charged by the charge pump operation, charges are accumulated in the gate 4 and the MOSFET 1 is turned on. Next, when the temperature approaches the Curie point, the capacitances of the temperature-sensitive variable capacitors 33 and 33 ′ increase remarkably.
The value of C of the R oscillation circuit 32 increases, and the oscillation frequency decreases. Therefore, the charge current by the capacitor 34 in the charge pump operation of the booster circuit 31 decreases,
Since the amount of leaked charge through the resistor 30 increases and the charge is not accumulated in the gate 4, the MOSFET 1 is turned off. Therefore, no current flows to the load 16, and the overtemperature protection function can be realized. FIG.
FIG. 3 is a diagram showing the state of the potential of the gate terminal 4 in the case of a normal temperature and in the case of a high temperature. In FIG. 13, the characteristic A is a case of a normal temperature, shows a state where the frequency is large, the charge amount due to the boosting operation is larger than the leak charge amount, and the potential of the gate terminal 4 increases. Further, the characteristic B is a case of a high temperature, in which the frequency is small, the amount of leaked charge is larger than the amount of charged charge, and the potential of the gate terminal 4 does not increase. As described above, in the fifth embodiment, even in a circuit such as a high-side switch circuit that requires the gate voltage of the MOSFET to be higher than the input signal, it is possible to effectively provide the overtemperature protection function with a simple circuit. I can do it.

【0043】[0043]

【発明の効果】以上説明してきたように、この発明によ
れば、温度によって静電容量が変化するコンデンサを用
いてMOSFETのゲート・ソース間電圧を変化させる
ことによって過温度保護機能を実現することにより、複
雑な回路を用いることなしに精度のよい過温度保護機能
を付加することができるので、チップ面積を大幅に縮小
することが出来る。また、素子バラツキや動作条件の変
動を受け難く再現性のよい保護機能を付加することが出
来る、という効果が得られる。また、請求項2〜請求項
記載の発明においては、温度によって静電容量が変化
するコンデンサと温度によって抵抗値が変化する抵抗と
における変化する温度の違いを利用することにより、簡
単な回路でヒステリシス動作をする過温度保護機能を実
現することが出来る。また、請求項に記載の発明にお
いては、温度によって静電容量が変化するコンデンサを
用いてゲート昇圧回路内の発振回路を構成することによ
り、ハイサイドスイッチ回路のようにMOSFETのゲ
ート電圧として入力信号電圧よりも高い電圧を必要とす
る回路においても簡単な回路で過温度保護機能を実現す
ることが出来る。
As described above, according to the present invention, an over-temperature protection function is realized by changing the gate-source voltage of a MOSFET using a capacitor whose capacitance changes with temperature. As a result, an accurate overtemperature protection function can be added without using a complicated circuit, so that the chip area can be significantly reduced. In addition, an effect is obtained that a protection function with good reproducibility, which is less susceptible to element variations and changes in operating conditions, can be added. In addition, Claim 2 to Claim
In the invention described in Item 4 , an over-temperature protection function that performs a hysteresis operation with a simple circuit by utilizing a difference in the changing temperature between a capacitor whose capacitance changes with temperature and a resistor whose resistance changes with temperature. Can be realized. According to the fifth aspect of the present invention, the oscillation circuit in the gate booster circuit is configured by using a capacitor whose capacitance changes depending on the temperature, so that the input voltage is input as the gate voltage of the MOSFET as in a high-side switch circuit. Even in a circuit requiring a voltage higher than the signal voltage, the overtemperature protection function can be realized with a simple circuit.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例の回路図。FIG. 1 is a circuit diagram of a first embodiment of the present invention.

【図2】強誘電体における誘電率と温度との関係を示す
特性図。
FIG. 2 is a characteristic diagram showing a relationship between a dielectric constant and a temperature in a ferroelectric.

【図3】本発明の参考例の回路図。FIG. 3 is a circuit diagram of a reference example of the present invention.

【図4】本発明の第の実施例の回路図。FIG. 4 is a circuit diagram of a second embodiment of the present invention.

【図5】本発明の第の実施例の回路図。FIG. 5 is a circuit diagram of a third embodiment of the present invention.

【図6】第の実施例における感温抵抗体の抵抗率と温
度との関係を示す特性図。
FIG. 6 is a characteristic diagram showing a relationship between resistivity and temperature of a temperature-sensitive resistor according to a third embodiment.

【図7】第の実施例におけるオン・オフ動作を示す動
作波形図。
FIG. 7 is an operation waveform diagram showing an on / off operation in the third embodiment.

【図8】本発明の第の実施例の回路図。FIG. 8 is a circuit diagram of a fourth embodiment of the present invention.

【図9】第の実施例における感温抵抗体の抵抗率と温
度との関係を示す特性図。
FIG. 9 is a characteristic diagram showing a relationship between resistivity and temperature of a temperature-sensitive resistor according to a fourth embodiment.

【図10】第の実施例におけるオン・オフ動作を示す
動作波形図。
FIG. 10 is an operation waveform diagram showing an on / off operation in the fourth embodiment.

【図11】本発明の第の実施例の回路図。FIG. 11 is a circuit diagram of a fifth embodiment of the present invention.

【図12】図11の詳細回路図。FIG. 12 is a detailed circuit diagram of FIG. 11;

【図13】第の実施例における動作波形図。FIG. 13 is an operation waveform diagram in the fifth embodiment.

【図14】従来の過温度保護機能を備えた半導体装置の
一例の回路図。
FIG. 14 is a circuit diagram of an example of a conventional semiconductor device having an over-temperature protection function.

【図15】従来の過温度保護機能を備えた半導体装置の
他の一例の回路図。
FIG. 15 is a circuit diagram of another example of a conventional semiconductor device having an overtemperature protection function.

【符号の説明】[Explanation of symbols]

1…MOSFET 2…感温可変
容量コンデンサ 3…固定容量コンデンサ 4…ゲート端
子 5…ソース端子 6…電源端子 7…電流容量の小さなMOSFET 8…7のゲー
ト端子 9…電源回路 10…入力端子 11…出力 12…基準電
圧回路 13…温度検知回路 14…比較回
路 15…ノアゲート 16…負荷 17…電流容量の小さなMOSFET 18…17の
ゲート端子 19…感温可変抵抗 20…固定抵
抗 21…ダイオード 22…接続点 23…感温可変容量コンデンサ 24…感温可
変抵抗 25、26ダイオード 30…固定抵
抗 31…昇圧回路 32…CR発
振回路 33、33'…感温可変容量コンデンサ 34…コンデ
ンサ 35…ダイオード 36…MOS
FET 37、38…ダイオード 40…負荷 41…過温度保護回路 42…昇圧回
路 43…CR発振回路 44…コンデ
ンサ 45、46…MOSFET
DESCRIPTION OF SYMBOLS 1 ... MOSFET 2 ... Temperature-sensitive variable capacitor 3 ... Fixed capacitor 4 ... Gate terminal 5 ... Source terminal 6 ... Power supply terminal 7 ... MOSFET with small current capacity 8 ... Gate terminal of 7 9 ... Power supply circuit 10 ... Input terminal 11 ... Output 12: Reference voltage circuit 13: Temperature detection circuit 14: Comparison circuit 15: NOR gate 16: Load 17: MOSFET having small current capacity 18: Gate terminal of 17 19: Temperature-sensitive variable resistor 20: Fixed resistor 21: Diode 22: Connection Point 23: Temperature-sensitive variable capacitor 24 ... Temperature-sensitive variable resistor 25, 26 diode 30 ... Fixed resistor 31 ... Step-up circuit 32 ... CR oscillation circuit 33, 33 '... Temperature-sensitive variable capacitor 34 ... Capacitor 35 ... Diode 36 ... MOS
FET 37, 38 Diode 40 Load 41 Over-temperature protection circuit 42 Boost circuit 43 CR oscillation circuit 44 Capacitor 45, 46 MOSFET

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平2−224368(JP,A) 特開 昭58−173867(JP,A) 特開 平2−166916(JP,A) 特公 昭51−19312(JP,B1) (58)調査した分野(Int.Cl.7,DB名) H01L 29/78 H01L 21/822 H01L 21/8234 H01L 27/04 H01L 27/088 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-2-224368 (JP, A) JP-A-58-173867 (JP, A) JP-A-2-166916 (JP, A) 19312 (JP, B1) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 29/78 H01L 21/822 H01L 21/8234 H01L 27/04 H01L 27/088

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】絶縁ゲート型電界効果トランジスタと、強誘電体を用い、そのキューリー点近傍で静電容量が大
幅に増加する特性を有する感温可変容量コンデンサ と、固定容量コンデンサと、 を備え、 上記感温可変容量コンデンサが上記絶縁ゲート型電界効
果トランジスタのソース端子とゲート端子間に接続さ
、かつ、上記固定容量コンデンサが上記絶縁ゲート型
電界効果トランジスタのゲート端子と入力端子間に接続
された半導体装置。
An insulated gate field effect transistor and a ferroelectric are used, and the capacitance is large near the Curie point.
A temperature-sensitive variable capacitor having a characteristic that increases in width, and a fixed capacitor, wherein the temperature-sensitive variable capacitor is connected between a source terminal and a gate terminal of the insulated gate field effect transistor , and The fixed capacitance capacitor is the above insulated gate type
Connected between the gate terminal and input terminal of the field effect transistor
Semiconductor devices.
【請求項2】絶縁ゲート型電界効果トランジスタと、強誘電体を用い、そのキューリー点近傍で静電容量が大
幅に増加する特性を有する感温可変容量コンデンサ と、強誘電体を用い、そのキューリー点近傍で抵抗値が大幅
に増加する特性を有する感温可変抵抗 と、 上記絶縁ゲート型電界効果トランジスタのゲート電位を
上記感温可変容量コンデンサの静電容量と上記感温可変
抵抗の抵抗値とに応じて変化させる回路と、を備え、 かつ、上記感温可変容量コンデンサを形成する強誘電体
のキューリー点近傍に相当する第1の温度と上記感温可
変抵抗を形成する強誘電体のキューリー点近傍に相当す
る第2の温度とを異なった値に設定することにより、上
記絶縁ゲート型電界効果トランジスタのオン・オフ動作
が上記第1の温度と第2の温度間でヒステリシス特性を
有するように構成した半導体装置。
2. An insulated gate type field effect transistor and a ferroelectric material having a large capacitance near the Curie point.
Uses a temperature-sensitive variable capacitor with a characteristic that increases in width and a ferroelectric, and the resistance value greatly increases near its Curie point
And a gate potential of the insulated gate field effect transistor according to the capacitance of the temperature-sensitive variable capacitor and the resistance value of the temperature-sensitive variable resistor. And a ferroelectric material forming the temperature-sensitive variable capacitor.
The first temperature corresponding to the vicinity of the Curie point of
It corresponds to the vicinity of the Curie point of a ferroelectric that forms a variable resistance.
By setting the second temperature different from the first temperature, a semiconductor configured such that the on / off operation of the insulated gate field effect transistor has a hysteresis characteristic between the first temperature and the second temperature. apparatus.
【請求項3】第1の絶縁ゲート型電界効果トランジスタ
と、 上記第1の絶縁ゲート型電界効果トランジスタよりも電
流容量の小さい第2の絶縁ゲート型電界効果トランジス
タと、 上記第1の絶縁ゲート型電界効果トランジスタよりも電
流容量の小さい第3の 絶縁ゲート型電界効果トランジス
タと、 強誘電体を用い、そのキューリー点近傍で静電容量が大
幅に増加する特性を有する感温可変容量コンデンサと、 固定容量コンデンサと、 強誘電体を用い、そのキューリー点近傍で抵抗値が大幅
に増加する特性を有する感温可変抵抗と、 固定抵抗と、 ダイオードと、を備え、 上記第1の絶縁ゲート型電界効果トランジスタのゲート
端子とソース端子間に上記第2の絶縁ゲート型電界効果
トランジスタを接続し、さらに、上記第2の絶縁ゲート
型電界効果トランジスタのゲート端子と上記第1の絶縁
ゲート型電界効果トランジスタのソース端子間に上記第
3の絶縁ゲート型電界効果トランジスタを接続し、上記
第2の絶縁ゲート型電界効果トランジスタのゲート端子
にダイオードのアノードを接続し、上記ダイオードのカ
ソードと上記第1、第2、第3の絶縁ゲート型電界効果
トランジスタのソース端子とを感温可変抵抗を介して接
続し、上記ダイオードのカソードと上記第1の絶縁ゲー
ト型電界効果トランジスタのゲート端子とを固定抵抗を
介して接続し、さらに、上記第3の絶縁ゲート型電界効
果トランジスタのゲート端子とソース端子を上記感温可
変容量コンデンサを介して接続し、上記第3の絶縁ゲー
ト型電界効果トランジスタのゲート端子を固定容量コン
デンサを介して入力端子に接続し、上記第1の絶縁ゲー
ト型電界効果トランジスタのゲート端子を上記入力端子
に接続した請求項2に記載の半導体装置。
(3)First insulated gate field effect transistor
When, The first insulated gate field-effect transistor has a lower electric
Second insulated gate field effect transistor with small current capacity
And The first insulated gate field-effect transistor has a lower electric current than the first insulated gate field-effect transistor.
The third with small flow capacity Insulated gate field effect transistor
And Using ferroelectric material, large capacitance near its Curie point
A temperature-sensitive variable capacitor having a characteristic that increases in width; Fixed capacitance capacitors, Using a ferroelectric, the resistance value is large near the Curie point
A temperature-sensitive variable resistor having a characteristic of increasing to Fixed resistance, And a diode, Gate of the first insulated gate field effect transistor
The second insulated gate field effect between the terminal and the source terminal
Connecting a transistor, further comprising the second insulated gate
Terminal of the gate type field effect transistor and the first insulation
Between the source terminal of the gate type field effect transistor.
3. Connect the insulated gate field effect transistor of No. 3
Gate terminal of second insulated gate field effect transistor
Connect the anode of the diode to
Sword and the first, second and third insulated gate field effect
Connects to the source terminal of the transistor via a temperature-sensitive variable resistor.
Connecting the cathode of the diode to the first insulating gate.
A fixed resistor is connected to the gate terminal of the
Through the third insulated gate type electric field effect device.
The gate and source terminals of the transistor are temperature sensitive
Connected through a variable capacitance capacitor,
The gate terminal of
Connected to the input terminal via a capacitor,
The input terminal to the gate terminal of the
3. The semiconductor device according to claim 2, wherein the semiconductor device is connected to the semiconductor device.
【請求項4】絶縁ゲート型電界効果トランジスタと、 強誘電体を用い、そのキューリー点近傍で静電容量が大
幅に増加する特性を有する感温可変容量コンデンサと、 強誘電体を用い、そのキューリー点近傍で抵抗値が大幅
に増加する特性を有する感温可変抵抗と、 第1のダイオードと、 第2のダイオードと、を備え、 上記絶縁ゲート型電界効果トランジスタのゲート端子と
入力端子と上記感温可変抵抗を介して接続し、さらに、
上記絶縁ゲート型電界効果トランジスタのゲート端子と
ソース端子とを、上記第1のダイオードと上記感温可変
容量コンデンサとの直列回路を介して接続し、上記第1
のダイオードと上記感温可変容量コンデンサの接続点と
上記入力端子とを、上記第2のダイオードを介して接続
した請求項2に記載の半導体装置。
(4)An insulated gate field effect transistor; Using ferroelectric material, large capacitance near its Curie point
A temperature-sensitive variable capacitor having a characteristic that increases in width; Using a ferroelectric, the resistance value is large near the Curie point
A temperature-sensitive variable resistor having a characteristic of increasing to A first diode; A second diode; With the gate terminal of the insulated gate field effect transistor
Connect to the input terminal via the above temperature-sensitive variable resistor,
With the gate terminal of the insulated gate field effect transistor
A source terminal connected to the first diode and the temperature-sensitive variable element;
Connected through a series circuit with a capacitor,
The connection point between the diode of
Connected to the input terminal via the second diode
3. The semiconductor device according to claim 2, wherein:
【請求項5】絶縁ゲート型電界効果トランジスタと、強誘電体を用い、そのキューリー点近傍で静電容量が大
幅に増加する特性を有する感温可変容量コンデンサ と、 上記感温可変容量コンデンサをCとして用いたCR発振
回路を含み、入力信号に応じて動作する昇圧回路と、 上記絶縁ゲート型電界効果トランジスタのゲート電荷の
一部を接地端子へ流す回路と、を備え、 上記昇圧回路の出力が上記絶縁ゲート型電界効果トラン
ジスタのゲート端子に接続された半導体装置。
5. Use of an insulated gate field effect transistor and a ferroelectric, and a large capacitance near the Curie point.
A temperature-sensitive variable capacitor having a characteristic of increasing in width, a booster circuit including a CR oscillation circuit using the temperature-sensitive variable capacitor as C, and operating in response to an input signal; A circuit for flowing a part of the gate charge to a ground terminal, wherein an output of the booster circuit is connected to a gate terminal of the insulated gate field effect transistor.
JP03602792A 1992-02-24 1992-02-24 Semiconductor device Expired - Fee Related JP3180409B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03602792A JP3180409B2 (en) 1992-02-24 1992-02-24 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03602792A JP3180409B2 (en) 1992-02-24 1992-02-24 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH05235348A JPH05235348A (en) 1993-09-10
JP3180409B2 true JP3180409B2 (en) 2001-06-25

Family

ID=12458242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03602792A Expired - Fee Related JP3180409B2 (en) 1992-02-24 1992-02-24 Semiconductor device

Country Status (1)

Country Link
JP (1) JP3180409B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4357546B2 (en) 2007-06-07 2009-11-04 株式会社東芝 Semiconductor device
JP6329054B2 (en) * 2014-10-10 2018-05-23 トヨタ自動車株式会社 Switching circuit

Also Published As

Publication number Publication date
JPH05235348A (en) 1993-09-10

Similar Documents

Publication Publication Date Title
EP0602699B1 (en) Current limited power semiconductor device
KR0161358B1 (en) High voltage generation device
US6404269B1 (en) Low power SOI ESD buffer driver networks having dynamic threshold MOSFETS
US8478559B2 (en) Semiconductor component and method of making the same
US5801573A (en) Protected switch having a power semiconductor device
US4256977A (en) Alternating polarity power supply control apparatus
US4814686A (en) FET reference voltage generator which is impervious to input voltage fluctuations
EP1028526B1 (en) Switching device with weak-current detecting function
JP2002116829A (en) Semiconductor integrated circuit
US8116052B2 (en) Power supply control circuit including overvoltage protection circuit
JPH09507370A (en) Protective switch
US4256979A (en) Alternating polarity power supply control apparatus
JP4256476B2 (en) Power device with short circuit detector
GB2384632A (en) A power MOSFET with integrated short-circuit protection
US4165478A (en) Reference voltage source with temperature-stable MOSFET amplifier
CN109586553B (en) Circuit for driving a power switch
JP3180409B2 (en) Semiconductor device
US4256978A (en) Alternating polarity power supply control apparatus
JPH03166816A (en) Semiconductor integrated circuit device
TW475320B (en) Electronic circuits with wide dynamic range of on/off delay time and method therefor
CN110545032B (en) Power transistor module and voltage conversion circuit integrating starting function
US5949121A (en) Temperature-indicating field effect transistor
US5847593A (en) Voltage discharge circuit for a photovoltaic power source
EP1401077B1 (en) A circuit for protection against polarity reversal in the supply of an electric circuit
US20090160562A1 (en) Oscillating device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees