Nothing Special   »   [go: up one dir, main page]

JP3166442B2 - Multilayer wiring board and method of manufacturing the same - Google Patents

Multilayer wiring board and method of manufacturing the same

Info

Publication number
JP3166442B2
JP3166442B2 JP24656593A JP24656593A JP3166442B2 JP 3166442 B2 JP3166442 B2 JP 3166442B2 JP 24656593 A JP24656593 A JP 24656593A JP 24656593 A JP24656593 A JP 24656593A JP 3166442 B2 JP3166442 B2 JP 3166442B2
Authority
JP
Japan
Prior art keywords
wiring board
conductor
printed wiring
forming
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP24656593A
Other languages
Japanese (ja)
Other versions
JPH07106767A (en
Inventor
寿 杉山
直也 北村
欣秀 山口
真貴雄 渡部
勇 田中
齊 岡
正之 京井
幸弘 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP24656593A priority Critical patent/JP3166442B2/en
Publication of JPH07106767A publication Critical patent/JPH07106767A/en
Application granted granted Critical
Publication of JP3166442B2 publication Critical patent/JP3166442B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、大型計算機やワークス
テーション等のコンピュータ、交換機等に使われる高密
度な多層配線基板及びその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high-density multilayer wiring board used for computers such as large-scale computers and workstations, exchanges, and the like, and a method of manufacturing the same.

【0002】[0002]

【従来の技術】従来の多層プリント配線板及びその製造
方法に替わる新しい高密度な多層プリント配線基板及び
その製造方法として、例えば、特開平4−148590
号公報に示されるようなビルドアップ法が挙げられる。
これは、基本的には、表層導体がパターニングされたプ
リント配線板の表層に感光性絶縁材料を成膜した後、露
光・現像によりビアホールを形成し、次いで、全面に導
体を形成した後、導体をパターニングし、さらに、これ
を繰り返して多層化した後、最後に、貫通めっきスルー
ホールを形成する方法である。この方法ではプリント配
線板表層導体とビルドアップの導体層及びビルドアップ
の導体層同士の接続がドリリングによる貫通めっきスル
ーホールによる接続でなく、コンフォーマルビアによる
接続であるために、従来の貫通めっきスルーホールのみ
で層間接続をとるプリント配線板に比べると高密度な多
層プリント配線基板が得られる。しかしながら、プリン
ト配線板の内層導体との接続あるいはプリント配線板両
面の接続は最終段階で形成する貫通めっきスルーホール
による接続であるために、この分、配線密度が低下する
欠点がある。また、ドリリングにより形成し、穴埋めさ
れていない貫通めっきスルーホールを有するプリント配
線板上では、感光性絶縁材料を成膜できないために、ビ
ルドアップ法による薄膜多層配線層を形成できない。
2. Description of the Related Art As a new high-density multilayer printed wiring board and a method for manufacturing the same in place of the conventional multilayer printed wiring board and the method for manufacturing the same, see, for example, Japanese Patent Application Laid-Open No. 4-148590.
The build-up method as disclosed in Japanese Unexamined Patent Publication (Kokai) No. H10-26095 is known.
Basically, after forming a photosensitive insulating material on the surface layer of the printed wiring board on which the surface layer conductor is patterned, forming a via hole by exposure and development, and then forming the conductor on the entire surface, Is patterned, and this is repeated to form a multilayer, and finally, a through-plated through-hole is formed. In this method, the connection between the surface conductor of the printed wiring board, the conductor layer of the build-up, and the conductor layer of the build-up is not a connection through a through-plated through hole by drilling, but a connection by a conformal via. A multilayer printed wiring board having a higher density can be obtained as compared with a printed wiring board in which interlayer connection is made only by holes. However, since the connection with the inner layer conductor of the printed wiring board or the connection on both sides of the printed wiring board is made by the through-plated through holes formed in the final stage, there is a disadvantage that the wiring density is reduced accordingly. Further, on a printed wiring board formed by drilling and having a through plated through hole that is not filled, a thin film multilayer wiring layer cannot be formed by a build-up method because a photosensitive insulating material cannot be formed.

【0003】層間接続のためにドリリングで形成しため
っきスルーホールの穴を樹脂充填し、上部にめっきスル
ーホールと接続する導体パッドを形成してめっきスルー
ホールの面積を有効利用する多層プリント配線板の製造
方法としては、例えば、特開平4−168794号公報
に示される方法がある。この方法は多層プリント配線板
の隣接する2層の導体層の接続には有効であるが、プリ
ント配線板の両面あるいは、1層以上の導体層を隔てた
2層の導体層の接続には、やはり、最終段階で形成する
貫通めっきスルーホールに頼らざるを得えず、出来上が
った多層プリント配線板には穴埋めされていない貫通め
っきスルーホールが残る。
[0003] A multi-layer printed wiring board is provided in which a hole of a plated through hole formed by drilling for interlayer connection is filled with a resin, and a conductive pad connected to the plated through hole is formed on the upper portion to effectively use the area of the plated through hole. As a manufacturing method, for example, there is a method disclosed in JP-A-4-168794. Although this method is effective for connecting two adjacent conductor layers of a multilayer printed wiring board, it is effective for connecting both conductor layers of the printed wiring board or for connecting two conductor layers separated by one or more conductor layers. After all, it is necessary to rely on the through-plated through holes formed in the final stage, and the completed multilayer printed wiring board has through-plated through holes that are not filled.

【0004】[0004]

【発明が解決しようとする課題】このように、ビルドア
ップ法はベースのプリント配線板に貫通めっきスルーホ
ールがあっては適用できない。また、貫通めっきスルー
ホールのないベースのプリント配線板上にビルドアップ
法で薄膜多層配線層を形成したとしても、ビルドアップ
で形成した導体層とべースのプリント配線板の内層導体
間の接続あるいはべースのプリント配線板の両面の接続
をとるために、最終段階で貫通めっきスルーホールを形
成するならば、本来、高密度配線が形成できるビルドア
ップ法の配線密度を最大限に引き出すことはできない。
As described above, the build-up method cannot be applied if the base printed wiring board has a through plated through hole. Also, even if a thin-film multilayer wiring layer is formed by a build-up method on a base printed wiring board without through-plated through holes, the connection between the conductor layer formed by the build-up and the inner-layer conductor of the base printed wiring board is not If through-plated through-holes are formed at the final stage in order to make connections on both sides of the base printed wiring board, it is inherently possible to maximize the wiring density of the build-up method that can form high-density wiring. Can not.

【0005】本発明の目的は、貫通めっきスルーホール
の穴の影響をなくし、ビルドアップ法が形成できる本来
の高密度配線能を最大限に引き出す多層配線基板および
その製造方法を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a multilayer wiring board which eliminates the influence of the through-plated through-hole and maximizes the original high-density wiring ability by which a build-up method can be formed, and a method of manufacturing the same. .

【0006】[0006]

【課題を解決するための手段】本発明者らは、上記課題
を解決するために、まず、多層配線基板の構造を、穴埋
めされた層間接続スルーホールの導体上の所望の位置で
接続する導体パッドが設けられた両面プリント配線板上
に、導体パターン層と層間絶縁膜層とからなる積層が
成され、該導体パッドと導体パターン層および導体パタ
ーン層同士が電気的に接続されて成る構造とした。上記
両面プリント配線板は内層導体層を含んでいても良い。
Means for Solving the Problems In order to solve the above-mentioned problems, the present inventors first set the structure of a multilayer wiring board at a desired position on a conductor of a hole-filled interlayer connection through hole. A laminate comprising a conductor pattern layer and an interlayer insulating film layer is formed on the double-sided printed wiring board provided with the conductor pads to be connected, and the conductor pads, the conductor pattern layers, and the conductor pattern layers are The structure is such that it is electrically connected. The double-sided printed wiring board may include an inner conductor layer.

【0007】本発明の多層配線基板の内、まず、ベース
基板となる穴埋めされた層間接続スルーホールの導体
の所望の位置で接続する導体パッドが設けられた両面プ
リント配線板は以下の方法で製造する。
[0007] In the multilayer wiring board of the present invention, first, on the conductor of the filled interlayer connection through hole serving as the base board.
The double-sided printed wiring board provided with the conductor pads to be connected at desired positions is manufactured by the following method.

【0008】(1)貫通めっきスルーホール導体の所望
の位置に接続する導体パッドが設けられた両面プリント
配線板を形成する工程 (2)該両面プリント配線板の貫通めっきスルーホール
および導体間隙を有機系高分子の絶縁膜で充填する工程 を含む方法である。
(1) A step of forming a double-sided printed wiring board provided with a conductor pad connected to a desired position of a through-plated through-hole conductor. (2) A through-plated through-hole and a conductor gap of the double-sided printed wiring board are organically formed. This is a method including a step of filling with an insulating film of a system polymer.

【0009】この内、貫通めっきスルーホール導体の所
望の位置に接続する導体パッドが設けられた両面プリン
ト配線板を形成する工程をさらに詳しく説明すると以下
のようになる。すなわち、 (1)貫通めっきスルーホールを有する両面銅張り積層
板の表層導体をエッチングによりパターニングする工程 (2)該両面プリント配線板導体上の所望の位置にレジ
ストの抜きパターンを形成する工程 (3)該レジストの抜きパターン内に導体を形成する工
程 (4)該レジストを剥離する工程を含む方法である。
The step of forming a double-sided printed wiring board provided with a conductor pad to be connected to a desired position of a through-plated through-hole conductor will be described below in more detail. That is, (1) a step of patterning a surface conductor of a double-sided copper-clad laminate having a through-plated through-hole by etching (2) a step of forming a resist removal pattern at a desired position on the double-sided printed wiring board conductor (3) A) a step of forming a conductor in the resist removal pattern; and (4) a step of removing the resist.

【0010】また、次ぎの方法によっても作製できる。Further, it can be manufactured by the following method.

【0011】(1)貫通めっきスルーホールを有する両
面銅張り積層板表層導体上の所望の位置にレジストの抜
きパターンを形成する工程 (2)該レジストの抜きパターン内に導体を形成する工
程 (3)該レジストを剥離する工程 (4)該両面銅張り積層板表層導体をエッチングにより
パターニングする工程さらに、貫通めっきスルーホール
導体の所望の位置に接続する導体パッドが設けられた両
面プリント配線板の貫通めっきスルーホールおよび導体
間隙を有機系高分子の絶縁膜で充填する工程をさらに詳
しく説明すると、 (1)該両面プリント配線板上に表面の平坦な金型を設
置し、該両面プリント配線板と該金型との間に溶剤を含
まない流動性有機系高分子前駆体を挾む工程 (2)該金型と該両面プリント配線板との間を排気する
工程 (3)該金型を該両面プリント配線板方向へ移動させて
該溶剤を含まない流動性有機系高分子前駆体を貫通めっ
きスルーホールおよび導体間隙に充填する工程 (4)該溶剤を含まない流動性有機系高分子前駆体に静
水圧をかける工程 (5)該溶剤を含まない流動性有機系高分子前駆体を硬
化する工程 (6)該有機系高分子で覆われた導体上面を露出させる
工程を含む方法となる。
(1) A step of forming a resist removal pattern at a desired position on a surface conductor of a double-sided copper-clad laminate having a through-plated through hole (2) A step of forming a conductor in the resist removal pattern ) Step of stripping the resist (4) Step of patterning the surface conductor of the double-sided copper-clad laminate by etching, and penetration of a double-sided printed wiring board provided with a conductor pad to be connected to a desired position of the through-plated through-hole conductor The step of filling the plating through hole and the conductor gap with an organic polymer insulating film will be described in more detail. (1) A mold having a flat surface is placed on the double-sided printed wiring board, and Step of sandwiching a fluid organic polymer precursor containing no solvent between the mold and the mold (2) Evacuation between the mold and the double-sided printed wiring board Step (3): moving the mold in the direction of the double-sided printed wiring board to fill the flowable organic polymer precursor containing no solvent into the through-holes and the gaps between conductors; and (4) containing the solvent. Applying hydrostatic pressure to the non-fluid organic polymer precursor (5) curing the non-solvent fluid organic polymer precursor (6) removing the upper surface of the conductor covered with the organic polymer The method includes a step of exposing.

【0012】以上の方法により、穴埋めされた層間接続
スルーホールの導体上の所望の位置で接続する導体パッ
ドが設けられたプリント配線板を製造することができ
る。このベース基板の表面に薄膜多層配線層を形成する
方法として、以下の方法をとった。すなわち、(1)感
光性絶縁樹脂を成膜する工程 (2)露光、現像により該感光性絶縁樹脂にビアホール
を形成する工程 (3)露光された該感光性絶縁樹脂表面を粗化する工程 (4)導体を形成する工程 (5)熱硬化により該感光性絶縁樹脂を完全硬化する工
程 (6)該導体のエッチングによりパターンを形成する工
程 を経るビルドアップ法である。この方法は従来問題とな
っている導体と層間絶縁膜の接着強度を向上させる方法
でもある。
By the above method, it is possible to manufacture a printed wiring board provided with a conductor pad to be connected at a desired position on the conductor of the filled interlayer connection through hole. The following method was used as a method of forming a thin-film multilayer wiring layer on the surface of the base substrate. That is, (1) a step of forming a photosensitive insulating resin, (2) a step of forming a via hole in the photosensitive insulating resin by exposure and development, and (3) a step of roughening the exposed surface of the photosensitive insulating resin ( 4) A step of forming a conductor (5) A step of completely curing the photosensitive insulating resin by thermosetting (6) A build-up method including a step of forming a pattern by etching the conductor. This method is also a method of improving the bonding strength between the conductor and the interlayer insulating film, which has been a problem in the past.

【0013】ここで、本発明に用いる材料をさらに詳し
く説明すると、溶剤を含まない流動性有機系高分子前駆
体とは、多官能エポキシ樹脂組成物、分子内に2個以上
のマレイミド骨格を有する化合物の組成物、分子内に2
個以上のシアン酸エステル骨格を有する化合物の組成
物、分子内に2個以上のベンゾシクロブテン骨格を有す
る化合物の組成物の内の少なくとも1つ以上を含む組成
物である。また、感光性絶縁樹脂とは、少なくとも、室
温で固形の多官能不飽和化合物、エポキシ樹脂、アクリ
レートモノマー、光重合開始剤、アミン系の熱硬化剤か
ら成る組成物、あるいは、少なくとも、不飽和基を付加
反応させた2官能以上の多官能固形エポキシ樹脂、アク
リレートモノマー、光重合開始剤、アミン系の熱硬化剤
から成る組成物の内の1つで、アミン系熱硬化剤は、ジ
シアンジアミドあるいはジアミノトリアジン化合物が望
ましい。
Here, the material used in the present invention will be described in more detail. A fluid organic polymer precursor containing no solvent is a polyfunctional epoxy resin composition having two or more maleimide skeletons in the molecule. Compound composition, 2 per molecule
It is a composition of a compound having two or more cyanate ester skeletons, or a composition containing at least one of compounds having two or more benzocyclobutene skeletons in a molecule. The photosensitive insulating resin is a composition comprising at least a polyfunctional unsaturated compound that is solid at room temperature, an epoxy resin, an acrylate monomer, a photopolymerization initiator, and an amine-based thermosetting agent, or at least an unsaturated group. Is a polyfunctional solid epoxy resin having two or more functional groups, an acrylate monomer, a photopolymerization initiator, and an amine-based thermosetting agent, wherein the amine-based thermosetting agent is dicyandiamide or diaminodiamine. Triazine compounds are preferred.

【0014】[0014]

【作用】多層配線基板の構造を、穴埋めされた層間接続
スルーホールの導体上の所望の位置で接続する導体パッ
ドが設けられた両面プリント配線板上に、層間絶縁膜層
と導体パターン層とからなる積層が形成され、該導体パ
ッドと導体パターン層および導体パターン層同士が電気
的に接続されて成る構造としたことで、まず、ベースの
両面プリント配線板の貫通めっきスルーホールの穴の影
響がなくなり、この上に薄膜多層配線層を形成できるよ
うなった。また、最終段階で形成する貫通めっきスルー
ホールがないので、ベース基板上の薄膜多層配線層の配
線密度を最大限に引き出せるようになった。さらに、べ
ース基板上の薄膜多層配線層とベース基板の内層導体層
との接続あるいはベース基板の両面の接続等、各導体層
の接続が最終段階での貫通めっきスルーホールなくし
て、できるようになった。
An interlayer insulating film layer is formed on a double-sided printed wiring board provided with a conductor pad for connecting the structure of the multilayer wiring board at a desired position on the conductor of the filled interlayer connection through hole.
And a conductive pattern layer are formed, and the conductive pad, the conductive pattern layer, and the conductive pattern layer are electrically connected to each other. The effect of the hole is eliminated, and a thin-film multilayer wiring layer can be formed thereon. Further, since there is no through-plated through hole formed in the final stage, the wiring density of the thin-film multilayer wiring layer on the base substrate can be maximized. Furthermore, connection of each conductor layer, such as connection between the thin-film multilayer wiring layer on the base substrate and the inner conductor layer of the base substrate or connection of both surfaces of the base substrate, can be performed without through-plated through holes in the final stage. Became.

【0015】本発明の多層配線基板の製造方法に関して
言えば、まず、貫通めっきスルーホール導体の所望の位
置に接続する導体パッドが設けられた両面プリント配線
板上に表面の平坦な金型を設置し、該両面プリント配線
板と該金型との間に溶剤を含まない流動性有機系高分子
前駆体を挾む工程と、該金型と該両面プリント配線板と
の間を排気する工程と、該金型を該両面プリント配線板
方向へ移動させて該溶剤を含まない流動性有機系高分子
前駆体を貫通めっきスルーホールおよび導体間隙に充填
する工程と、該溶剤を含まない流動性有機系高分子前駆
体に静水圧をかける工程と、該溶剤を含まない流動性有
機系高分子前駆体を硬化する工程と、該有機系高分子で
覆われた導体上面を露出させる工程を含むベースの両面
プリント配線板を製造する方法をとったために、貫通ス
ルーホール内あるいは導体間隙にピンホールやクラック
のない均一な物性の絶縁膜を形成することができ、ま
た、次ぎに形成するコンフォーマルビアを接続するため
に必要な該両面プリント配線板の導体パッドの表面を露
出させることができ、かつ、表面が平坦なベース基板を
作ることができた。
With regard to the method for manufacturing a multilayer wiring board of the present invention, first, a mold having a flat surface is set on a double-sided printed wiring board provided with a conductor pad to be connected to a desired position of a through-plated through-hole conductor. A step of sandwiching a fluid organic polymer precursor containing no solvent between the double-sided printed wiring board and the mold; and a step of exhausting the space between the mold and the double-sided printed wiring board. Moving the mold in the direction of the double-sided printed wiring board and filling the solvent-free fluid organic polymer precursor into the through-holes and the conductor gaps; and the solvent-free fluid organic. A base including a step of applying a hydrostatic pressure to the polymer precursor, a step of curing the fluid organic polymer precursor not containing the solvent, and a step of exposing a conductor upper surface covered with the organic polymer. Double-sided printed wiring board Because of this method, it is possible to form an insulating film with uniform physical properties without pinholes or cracks in through-holes or conductor gaps, and it is necessary to connect the next conformal via to be formed. The surface of the conductive pad of the double-sided printed wiring board could be exposed and a base substrate having a flat surface could be produced.

【0016】次ぎに、この上に形成するビルドアップ法
に関して言えば、感光性絶縁樹脂を成膜する工程、露
光、現像により該感光性絶縁樹脂にビアホールを形成す
る工程、露光された該感光性絶縁樹脂表面を粗化する工
程、導体を形成する工程、熱硬化により該感光性絶縁樹
脂を完全硬化する工程、該導体のエッチングによりパタ
ーンを形成する工程を経る方法をとったために、ビルド
アップ法で従来から問題となっていた導体と層間絶縁膜
の接着強度を向上させることができ、信頼性の高い薄膜
多層配線層を形成することができた。
Next, regarding the build-up method formed thereon, a step of forming a photosensitive insulating resin, a step of forming a via hole in the photosensitive insulating resin by exposure and development, and a step of The steps of roughening the surface of the insulating resin, forming a conductor, completely curing the photosensitive insulating resin by heat curing, and forming a pattern by etching the conductor have been performed. Thus, the bonding strength between the conductor and the interlayer insulating film, which has been a problem in the past, could be improved, and a highly reliable thin-film multilayer wiring layer could be formed.

【0017】ここで、上記した貫通めっきスルーホール
あるいは導体間隙を埋める方法に適用できる材料は、溶
剤を含まない流動性有機系高分子前駆体であり、多官能
エポキシ樹脂組成物、分子内に2個以上のマレイミド骨
格を有する化合物の組成物、分子内に2個以上のシアン
酸エステル骨格を有する化合物の組成物、分子内に2個
以上のベンゾシクロブテン骨格を有する化合物の組成物
の内の少なくとも1つ以上を含む組成物が、耐熱性、機
械特性、電気特性等に優れた絶縁膜を与えた。また、ビ
ルドアップ用の感光性絶縁樹脂には、上記した導体と層
間絶縁膜との接着強度を向上させるために、光で硬化す
る成分と熱で硬化する成分が必要であり、少なくとも、
室温で固形の多官能不飽和化合物、エポキシ樹脂、アク
リレートモノマー、光重合開始剤、アミン系の熱硬化剤
から成る組成物、あるいは、少なくとも、不飽和基を付
加反応させた2官能以上の多官能固形エポキシ樹脂、ア
クリレートモノマー、光重合開始剤、アミン系の熱硬化
剤から成る組成物が、導体と層間絶縁膜との接着強度に
優れ、かつ、解像性も良好であった。さらに、アミン系
熱硬化剤に、ジシアンジアミドあるいはジアミノトリア
ジン化合物を用いたことで、導体のマイグレーションを
抑えることができた。
Here, the material applicable to the above-mentioned method for filling the through-plated through-holes or the conductor gap is a fluid organic polymer precursor containing no solvent, and is a polyfunctional epoxy resin composition. Among the composition of the compound having two or more maleimide skeletons, the composition of the compound having two or more cyanate ester skeletons in the molecule, and the composition of the compound having two or more benzocyclobutene skeletons in the molecule A composition containing at least one or more provided an insulating film having excellent heat resistance, mechanical properties, electrical properties, and the like. Further, the photosensitive insulating resin for build-up, in order to improve the adhesive strength between the conductor and the interlayer insulating film, a component that is cured by light and a component that is cured by heat are necessary, at least,
A composition comprising a polyfunctional unsaturated compound solid at room temperature, an epoxy resin, an acrylate monomer, a photopolymerization initiator, an amine-based thermosetting agent, or at least a bifunctional or higher polyfunctional compound obtained by an addition reaction of an unsaturated group The composition comprising the solid epoxy resin, the acrylate monomer, the photopolymerization initiator, and the amine-based thermosetting agent was excellent in the adhesive strength between the conductor and the interlayer insulating film, and also had good resolution. Furthermore, by using a dicyandiamide or diaminotriazine compound as the amine-based thermosetting agent, migration of the conductor could be suppressed.

【0018】以上により、耐熱性、機械特性、電気特性
等の特性に優れ、信頼性の高い高密度多層配線基板を安
価に製造することが可能となった。
As described above, a highly reliable high-density multilayer wiring board having excellent properties such as heat resistance, mechanical properties, and electrical properties can be manufactured at low cost.

【0019】[0019]

【実施例】以下、実施例により本発明をさらに具体的に
説明する。ここでは、両面プリント配線板の両表層導体
を2種類の電源層とし、この両面にXY信号層2層とグ
ランド兼キャップ層を1層形成して成る多層配線基板及
びその製造方法を通して説明するが、上記両面プリント
配線板の内層にXY信号層2層を入れた4層板を用いて
も良し、本発明はこれらの層構成に限定されるものでは
ない。
The present invention will be described more specifically with reference to the following examples. Here, a description will be given through a multilayer wiring board in which both surface conductors of a double-sided printed wiring board are used as two types of power supply layers and two XY signal layers and one ground / cap layer are formed on both sides thereof and a method of manufacturing the same. Alternatively, a four-layer board having two XY signal layers in the inner layer of the double-sided printed wiring board may be used, and the present invention is not limited to these layer configurations.

【0020】〈実施例1〉 まず、穴埋めされた層間接続スルーホールの導体上の所
望の位置で接続するビア導体が設けられた両面プリント
配線板の製造方法の一例を図1と図2を用いて説明す
る。
[0020] <Example 1> First, where on the conductor of the filling has been interlayer connection through holes
An example of a method for manufacturing a double-sided printed wiring board provided with via conductors to be connected at desired positions will be described with reference to FIGS.

【0021】両面の信号層を接続する貫通めっきスルー
ホール101と裏面の電源層との接続をとる2種類の貫
通めっきスルーホール102、103を有し、両面の銅
がパターニングされた図1a)のガラスポリイミド両面
プリント配線板を用意する。プリント配線板としてはB
Tレジンのプリント配線板(三菱瓦斯化学製)や高耐熱
性エポキシ樹脂を用いたプリント配線板でも良い。
FIG. 1 a) has two types of through-plated through-holes 102 and 103 for connecting between the through-plated through-holes 101 connecting the signal layers on both sides and the power supply layer on the back side, and copper on both sides is patterned. A glass polyimide double-sided printed wiring board is prepared. B for printed wiring board
A printed wiring board made of T resin (manufactured by Mitsubishi Gas Chemical) or a printed wiring board using a highly heat-resistant epoxy resin may be used.

【0022】次に、上記両面プリント配線板の両面にド
ライフィルムレジストを形成し、露光・現像により表層
導体やスルーホールランド上の所望の位置にレジストの
抜きパターンを形成する。そして無電解銅めっきにて溝
内に導体パッド104を形成してレジストを剥離し、図
1b)とした。
Next, a dry film resist is formed on both sides of the double-sided printed wiring board, and a resist removal pattern is formed at a desired position on a surface conductor or a through-hole land by exposure and development. Then, the conductor pads 104 were formed in the grooves by electroless copper plating, and the resist was peeled off to obtain FIG. 1B).

【0023】図1b)の構造は、貫通めっきスルーホー
ルを有し、表層導体がパターニングされていない銅張り
積層板の両面にドライフィルムレジストを形成し、露光
・現像により表層導体の所望の位置にレジストの抜きパ
ターンを形成し、次いで、電気銅めっきにて溝内に導体
パッド104を形成してレジストを剥離し、さらに、電
着レジストを形成し、露光・現像によりレジストの所望
の抜きパターンを形成した後、エッチングにより銅パタ
ーンを形成することによっても作製できる。
The structure shown in FIG. 1B) has a through-plated through-hole, a dry film resist is formed on both sides of a copper-clad laminate where the surface conductor is not patterned, and is exposed and developed to a desired position on the surface conductor. A resist removal pattern is formed, and then a conductor pad 104 is formed in the groove by electrolytic copper plating to remove the resist. Further, an electrodeposition resist is formed, and a desired removal pattern of the resist is formed by exposure and development. After formation, it can also be manufactured by forming a copper pattern by etching.

【0024】しかる後、この基板の貫通めっきスルーホ
ールと表層導体の間隙を有機系高分子の絶縁膜106で
充填して図1c)の基板とするが、その詳細な工程を図
2で説明する。図1b)の基板の両面に溶剤を含まない
流動性有機系高分子前駆体105、ここでは、4官能エ
ポキシ樹脂エピクロンEXA4700((株)大日本イ
ンキ製商品名)とフェノール樹脂バーカムTD−213
1((株)大日本インキ製商品名)65phrとからな
るフィルム状組成物を図1b)の基板の両面に置き、こ
れを図2a)のテフロンコーティング済の金型201の
間に挿入する。次いで、図2b)のように、金型201
を70℃に加熱して上記組成物105を溶融させ、さら
に、金型201と図1b)の基板間を10torrに排
気して約7分間保ち、上記組成物105を導体間隙及び
貫通スルーホール内に充填した。そして、金型201と
図1b)の基板間を大気圧に戻した後、上下方向の圧縮
圧力5kgf/cm2と横方向からの空気圧5kgf/
cm2をかけ、5分後に金型201を70℃から200
℃まで昇温(70℃/分)して30分間保った。そして
さらに、金型201を外して、常圧で220℃、60分
加熱して、図2c)に示すように、平坦でボイドやピン
ホールがなく、物性の均一な絶縁層106を形成した。
このようにして作製した図2c)の基板の導体パッドの
上面は導体が露出した所と露出していない所があったの
で、図2c)の基板を100℃に加熱し、20分間UV
/O3にさらすことで、絶縁膜106をエッチバック
し、導体パッドの上面を完全に露出させ、そして、平坦
性をさらに良くするために、露出した導体パッドの上面
を研磨し、完全に平坦な基板図2d)、すなわち、図1
c)の基板を得た。ここで、モールドの条件として、真
空度は20Torr以下が、静水圧は20kgf/cm
2以下が、さらに、上下方向の圧縮圧力は横方向からの
圧力よりも大きいか等しいことが望ましく、その差は1
0kgf/cm2以下であるとさらに良い。さらに、エ
ッチバックの方法として酸素プラズマアッシングや研磨
等を使うこともできる。
Thereafter, the gap between the through-plated through-holes of this substrate and the surface conductor is filled with an organic polymer insulating film 106 to obtain the substrate shown in FIG. 1C. The detailed steps will be described with reference to FIG. . A fluid organic polymer precursor 105 containing no solvent on both sides of the substrate of FIG. 1b), here a tetrafunctional epoxy resin Epicron EXA4700 (trade name, manufactured by Dainippon Ink) and a phenolic resin Barcam TD-213
A film-like composition consisting of 65 phr (trade name, manufactured by Dainippon Ink and Chemicals, Inc.) is placed on both sides of the substrate shown in FIG. 1b) and inserted between the Teflon-coated mold 201 shown in FIG. 2a). Then, as shown in FIG.
Is heated to 70 ° C. to melt the composition 105. Further, the space between the mold 201 and the substrate of FIG. 1b) is evacuated to 10 torr and maintained for about 7 minutes. Was filled. After the pressure between the mold 201 and the substrate in FIG. 1B) is returned to the atmospheric pressure, the compression pressure in the vertical direction is 5 kgf / cm 2 and the air pressure in the horizontal direction is 5 kgf / cm 2.
cm 2 and after 5 minutes the mold 201 was cooled from 70 ° C. to 200
The temperature was raised to 70 ° C (70 ° C / min) and kept for 30 minutes. Further, the mold 201 was removed, and the resultant was heated at 220 ° C. for 60 minutes under normal pressure to form an insulating layer 106 which was flat, had no voids and pinholes, and had uniform physical properties as shown in FIG. 2C).
Since the upper surface of the conductor pad of the substrate of FIG. 2c produced in this way had exposed and unexposed portions of the conductor, the substrate of FIG. 2c) was heated to 100 ° C., and UV was applied for 20 minutes.
By exposing the insulating film 106 to / O 3 , the upper surface of the conductive pad is completely exposed, and in order to further improve the flatness, the upper surface of the exposed conductive pad is polished to be completely flat. FIG. 2d), ie, FIG.
The substrate of c) was obtained. Here, as the conditions of the mold, the degree of vacuum is 20 Torr or less, and the hydrostatic pressure is 20 kgf / cm.
2 or less, further compression pressure in the vertical direction is desirably equal to or greater than the pressure from the lateral direction, the difference 1
More preferably, it is 0 kgf / cm 2 or less. Further, oxygen plasma ashing, polishing, or the like can be used as a method of etch back.

【0025】〈実施例2〉 穴埋めされた層間接続スルーホールの導体上の所望の位
置で接続する導体パッドが設けられた両面プリント配線
板として実施例1の方法で形成した図1c)の基板を使
い、この上にビルドアップ法にて薄膜多層配線層を形成
した基板及びその製造方法の一例を図3と図4を用いて
説明する。
<Embodiment 2> A desired position on the conductor of the filled interlayer connection through hole
Use substrate of FIG. 1c) formed by the method of Example 1 as a double-sided printed circuit board has contact pads provided to be connected in location, substrate and its production to form a thin film multi-layer wiring layer in the build-up method on this An example of the method will be described with reference to FIGS.

【0026】下記(イ)〜(ヘ)よりなる樹脂組成物を
調整し、本発明の感光性絶縁樹脂として用いた。
A resin composition comprising the following (a) to (f) was prepared and used as a photosensitive insulating resin of the present invention.

【0027】 (イ)ジアリルフタレート樹脂 100g (ロ)エピコート828 30g (ハ)ペンタエリスリトールトリアクリレート 20g (ニ)ベンゾインイソプロピルエーテル 4g (ホ)ジシアンジアミド 4g (ヘ)2,4-ジアミノ-6-〔2'-メチルイミダゾリル-(1')〕 -エチル-s-トリアジン 1g (ト)その他(塗布特性向上のための添加剤) 適量 まず、上記(イ)〜(ハ)と適量の溶剤(エチルセロソ
ルブ)を混合し、80℃で30分間加熱撹拌した。次
に、樹脂組成物を常温にした後、他の成分(ニ)〜
(ト)を混合し三本ロールにて混練し、感光性絶縁樹脂
を得た。
(A) 100 g of diallyl phthalate resin (b) 30 g of Epicoat 828 (c) 20 g of pentaerythritol triacrylate (4) 4 g of benzoin isopropyl ether (f) 4 g of (d) dicyandiamide (f) 2,4-diamino-6- [2 ' -Methylimidazolyl- (1 ')]-ethyl-s-triazine 1g (g) Other (additive for improving coating properties) suitable amount First, the above (a) to (c) and an appropriate amount of solvent (ethyl cellosolve) It mixed and heated and stirred at 80 degreeC for 30 minutes. Next, after the resin composition is brought to room temperature, other components (d) to
(G) was mixed and kneaded with a three-roll mill to obtain a photosensitive insulating resin.

【0028】上記感光性絶縁樹脂301を図1C)の基
板両面にスプレーコータで厚さ50μm塗布し、80℃
で30分間の予備乾燥を施して図3a)の基板を得た。
次いで、400W高圧水銀ランプを用い2分間UV光で
パターン露光し、現像してビアホール302を形成し、
さらに、全面露光をして図3b)の基板を得た。その
後、樹脂と後工程のめっき皮膜との接着強度を確保する
ために樹脂表面の粗化を行った。用いた粗化液及び粗化
条件は、次の通りである。
The photosensitive insulating resin 301 is applied to both sides of the substrate of FIG.
Pre-drying was performed for 30 minutes to obtain a substrate shown in FIG.
Next, pattern exposure was performed with UV light for 2 minutes using a 400 W high-pressure mercury lamp, and development was performed to form a via hole 302.
Further, the whole surface was exposed to obtain a substrate shown in FIG. After that, the surface of the resin was roughened in order to secure the adhesive strength between the resin and the plating film in a later step. The roughening solution and roughening conditions used are as follows.

【0029】 過マンガン酸カリウム 0.1〜0.5
mol/l 水酸化ナトリウム 0.2〜0.4
mol/l 液温 50〜90℃ 上記図3b)の基板を3〜10分間浸漬し粗化を行い、
50vol%塩酸に3分浸漬して中和させ、後に水洗・
乾燥して粗化層を形成した。次に、粗化層を活性化する
ため触媒液に浸漬し、下地導電膜を無電解銅めっきで
0.2μm形成した後、樹脂層を完全硬化するため15
0℃で30分間加熱硬化を行い、最後に、厚付け電気銅
めっき303を15μmを施して図3c)の基板とし
た。処理液及び処理条件を下記に示す。
[0029] Potassium permanganate 0.1-0.5
mol / l sodium hydroxide 0.2-0.4
mol / l liquid temperature 50-90 ° C. The substrate of FIG.
Immerse in 50 vol% hydrochloric acid for 3 minutes to neutralize, then wash with water
After drying, a roughened layer was formed. Next, it is immersed in a catalyst solution to activate the roughened layer, and the underlying conductive film is formed to 0.2 μm by electroless copper plating.
Heat curing was performed at 0 ° C. for 30 minutes, and finally, 15 μm thick electrolytic copper plating 303 was applied to obtain a substrate of FIG. 3C). The processing solutions and processing conditions are shown below.

【0030】 (触媒処理液)シップレー社製 キャタプリップ404 (270g/l) 45℃、3分 キャタプリップ404 (270g/l) 45℃、5分 キャタポジット44 (30ml/l) アクセレータ 室温、3分 (導電膜)シップレー社製 カッパーミックス 328A (125ml/l) 室温、1分 カッパーミックス 328L (125ml/l) カッパーミックス 328C (25ml/l) (銅めっき前処理) ニュートラクリーン (50vol%) 室温、3分 硫酸洗浄 (10vol%) 室温、1分 (厚付け電気銅めっき) CuSO4・5H2O (75ml/l) H2SO4 (98ml/l) HCl (0.15ml/l) Cu−ボードHAメーキャップ(10ml/l) (株)荏原ユージライト製 液温 室温 電流密度 2A/dm2 次ぎに、常法により基板にエッチングレジストを形成
し、露光、現像、エッチング、剥離の工程により銅30
3をパターニングし、さらに、不要な回路間の触媒を除
去して第1層目の導体パターン層304を形成した図3
d)の基板を得た。触媒の除去は、5wt%NaOHの
強アルカリ水溶液に10分間浸漬して行った。
(Catalyst treatment liquid) Cataplip 404 (270 g / l) manufactured by Shipley Co., Ltd., 45 ° C., 3 minutes Cataprip 404 (270 g / l), 45 ° C., 5 minutes Catapposit 44 (30 ml / l) Accelerator Room temperature, 3 minutes (conductive) Membrane) Shipley Co., Ltd. Copper Mix 328A (125 ml / l) room temperature, 1 minute Copper Mix 328L (125 ml / l) Copper Mix 328C (25 ml / l) (copper plating pretreatment) Neutraclean (50 vol%) room temperature, 3 minutes sulfuric acid washed (10 vol%) at room temperature, 1 minute (thickening copper electroplating) CuSO 4 · 5H 2 O ( 75ml / l) H 2 SO 4 (98ml / l) HCl (0.15ml / l) Cu- board HA makeup ( 10ml / l) Ebara Uzilite Co., Ltd. Liquid temperature Room temperature Current density 2A / dm 2 Next, the usual manner to form an etching resist to a substrate, exposure, development, copper 30 etching, peeling process
3 in which the first conductor pattern layer 304 is formed by patterning the first conductive pattern layer 304 and removing an unnecessary catalyst between circuits.
The substrate of d) was obtained. The catalyst was removed by immersion in a strong alkaline aqueous solution of 5 wt% NaOH for 10 minutes.

【0031】第2層、第3層の導体パターン層の形成に
関しても上記と同様に行ない、最後に、ソルダーレジス
トを表面に形成して図4の基板を得た。図4の基板の層
構成は、401と408がキャップ兼グランド層、40
2と403、及び406と407が信号層、404と4
05が2種類の電源層で、ベース基板の表裏の信号層間
及び裏面の電源層との接続は穴埋めされた貫通めっきス
ルーホールと接続する導体パッド409で取っている。
The second and third conductive pattern layers were formed in the same manner as described above. Finally, a solder resist was formed on the surface to obtain the substrate shown in FIG. In the layer structure of the substrate shown in FIG.
2 and 403, and 406 and 407 are signal layers, 404 and 4
Reference numeral 05 denotes two types of power supply layers, and the connection between the signal layers on the front and back surfaces of the base substrate and the power supply layer on the back surface is made by conductive pads 409 connected to the filled through plated through holes.

【0032】〈実施例3〉下地導電膜として下記無電解
ニッケルめっきを行ない、実施例2と同様にして図4の
基板を得た。
Example 3 The following electroless nickel plating was performed as a base conductive film, and the substrate of FIG. 4 was obtained in the same manner as in Example 2.

【0033】 (無電解ニッケルめっき液) ブルーシューマー(Ni−P) 原液使用 カニゼン社製 液温 80℃ めっき時間 5分 下地導電膜は銅よりもニッケルの方が樹脂との接着強度
は大きかった。
(Electroless Nickel Plating Solution) Blue Shumer (Ni-P) Undiluted Solution Manufactured by Kanigen Co., Ltd. Solution temperature 80 ° C. Plating time 5 minutes Nickel had higher adhesive strength to resin than copper to underlying conductive film.

【0034】〈実施例4〉図1c)の基板表面の導体表
面の保護及び下地導電膜に実施例3と同様の無電解ニッ
ケルめっきを用い、かつ、粗化液及び粗化条件として下
記クロム硫酸粗化液及び条件を用い、他は実施例2と同
様にして図4の基板を得た。
<Embodiment 4> The same electroless nickel plating as in Embodiment 3 was used for the protection of the conductor surface on the substrate surface and the underlying conductive film in FIG. The substrate of FIG. 4 was obtained in the same manner as in Example 2 except for using the roughening solution and conditions.

【0035】 無水クロム酸 2.0mol/
l〜飽和濃度 硫酸 3.6〜6mo
l/l 液温 50〜80℃ 時間 3〜10分 アルカリ中和処理 5〜10分
Chromic anhydride 2.0 mol /
l-saturated concentration sulfuric acid 3.6-6mo
1 / l Liquid temperature 50-80 ° C Time 3-10 minutes Alkaline neutralization treatment 5-10 minutes

【0036】[0036]

【発明の効果】貫通スルーホールやインタースティシャ
ルビアホールで層間接続をとる通常のプリント配線板
で、格子ピッチを1.27mmとし、格子間に2本の配
線を形成できるとして計算した時の配線密度(格子の
数、配線長を考慮)を1とすると、本発明の多層配線基
板のビルドアップ法で形成した薄膜多層配線層は格子ピ
ッチ0.635mmに少なくとも2本の配線を形成でき
るので相対配線密度は約2となる。これは面積を同じと
すると通常のプリント配線板の信号層数を1/2に、逆
に、信号層数を同じとすると面積を1/2にすることが
できる計算になり、高密度化とコスト低減の効果が大き
い。これに対して、製造の最終段階で貫通めっきスルー
ホールを形成すると、その面積分の配線をロスすること
になる。
According to the present invention, the wiring density is calculated assuming that a grid pitch is 1.27 mm and two wirings can be formed between the grids in a normal printed wiring board in which an interlayer connection is made between through through holes and interstitial via holes. Assuming that (the number of grids and the wiring length are taken into consideration), the thin-film multilayer wiring layer formed by the build-up method of the multilayer wiring board of the present invention can form at least two wirings at a grid pitch of 0.635 mm. The density is about 2. This means that if the area is the same, the number of signal layers of a normal printed wiring board can be reduced to 、, and if the number of signal layers is the same, the area can be reduced to 、. Great effect of cost reduction. On the other hand, if the through-plated through-holes are formed at the final stage of manufacturing, wiring corresponding to the area is lost.

【0037】このように、本発明の信頼性の高い多層配
線基板およびその製造方法により、ビルドアップ法が形
成できる本来の高密度配線能を最大限に引き出すことが
可能となり、多層配線基板の高密度化と低コストを実現
することができた。
As described above, the highly reliable multilayer wiring board and the method of manufacturing the same according to the present invention make it possible to maximize the original high-density wiring ability by which the build-up method can be formed. Densification and low cost were realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る多層配線基板及びその製造方法の
一例を示す工程図である。
FIG. 1 is a process diagram showing an example of a multilayer wiring board and a method of manufacturing the same according to the present invention.

【図2】本発明に係る多層配線基板の製造方法の一例を
示す工程図である。
FIG. 2 is a process chart showing an example of a method for manufacturing a multilayer wiring board according to the present invention.

【図3】本発明に係る多層配線基板の製造方法の一例を
示す工程図である。
FIG. 3 is a process chart showing an example of a method for manufacturing a multilayer wiring board according to the present invention.

【図4】本発明に係る多層配線基板の一例を示す図であ
る。
FIG. 4 is a diagram showing an example of a multilayer wiring board according to the present invention.

【符号の説明】[Explanation of symbols]

101…両面の信号層を接続する貫通めっきスルーホー
ル、 102…裏面の電源層との接続をとる貫通めっきスルー
ホール、 103…裏面の電源層との接続をとる貫通めっきスルー
ホール、 104…導体パッド、 105…有機系高分子の絶縁膜、 106…溶剤を含まない流動性有機系高分子前駆体、 201…金型、 301…感光性絶縁樹脂、 302…ビアホール、 303…厚付け電気銅めっき、 304…第1層目の導体パターン層、 401…キャップ兼グランド層、 402…信号層、 403…信号層、 404…電源層、 405…電源層、 406…信号層、 407…信号層、 408…キャップ兼グランド層、 409…導体パッド。
Reference numeral 101: through-plated through hole for connecting signal layers on both surfaces; 102, through-plated through hole for connection to a power supply layer on the back surface; 103, through-plated through hole for connection to a power supply layer on the back surface; Reference numeral 105: an organic polymer insulating film; 106, a fluid organic polymer precursor containing no solvent; 201, a mold; 301, a photosensitive insulating resin; 302, a via hole; 303, thick copper electroplating; 304: first conductor pattern layer, 401: cap and ground layer, 402: signal layer, 403: signal layer, 404: power layer, 405: power layer, 406: signal layer, 407: signal layer, 408: Cap / ground layer, 409 ... conductor pad.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 渡部 真貴雄 神奈川県横浜市戸塚区吉田町292番地株 式会社日立製作所生産技術研究所内 (72)発明者 田中 勇 神奈川県横浜市戸塚区吉田町292番地株 式会社日立製作所生産技術研究所内 (72)発明者 岡 齊 神奈川県横浜市戸塚区吉田町292番地株 式会社日立製作所生産技術研究所内 (72)発明者 京井 正之 神奈川県横浜市戸塚区吉田町292番地株 式会社日立製作所生産技術研究所内 (72)発明者 谷口 幸弘 神奈川県横浜市戸塚区戸塚町216番地株 式会社日立製作所情報通信事業部内 (56)参考文献 特開 平4−94186(JP,A) 実開 平3−85686(JP,U) (58)調査した分野(Int.Cl.7,DB名) H05K 3/46 ──────────────────────────────────────────────────続 き Continuing from the front page (72) Inventor Makio Watanabe 292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture Inside of Hitachi, Ltd. Production Technology Research Laboratory (72) Inventor Isamu Tanaka 292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Address Co., Ltd.Hitachi, Ltd.Production Technology Research Laboratories (72) Inventor Hitoshi Oka 292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture 292 Yoshida-cho, Hitachi, Ltd.Production Technology Laboratory (72) Inventor Yukihiro Taniguchi 216 Totsuka-cho, Totsuka-ku, Yokohama-shi, Kanagawa Pref.Hitachi Ltd.Hitachi, Ltd.Information and Communication Division (56) References JP-A-4-94186 (JP, A) Japanese Utility Model Hei 3-85686 (JP, U) (58) Fields surveyed (Int. Cl. 7 , DB name) H05K 3/46

Claims (10)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】プリント配線板と、層間接続スルホール導
体と、導体パッドと、絶縁膜と、導体パターン層と、層
間絶縁層とを備え、 前記層間接続スルホール導体が、前記プリント配線板に
設けられた層間接続スルホールの内面及び前記プリント
配線板の上面の少なくとも一部に形成され、前記導体パ
ッドが、前記プリント配線板の上面内で前記層間接続ス
ルホール導体上の所望の位置で接続するように配設さ
れ、かつ、前記絶縁膜が、前記層間接続スルホールの内
部を含み、前記導体パットを除く前記プリント配線板の
上面を覆うように配設されてなり、前記絶縁膜の上方に、前記層間絶縁膜の上に形成された
導体パターン層からなる積層を形成し、前記導体パッド
と前記導体パターン層との間及び該導体パターン層同士
とが電気的に接続されてなることを特徴とする多層配線
基板。
1. A printed wiring board and an interlayer connection through hole conductor.
Body, conductive pad, insulating film, conductive pattern layer, layer
An interlayer insulating layer, wherein the interlayer connection through-hole conductor is formed on at least a part of an inner surface of the interlayer connection through-hole provided on the printed wiring board and at least a part of an upper surface of the printed wiring board, and the conductive pad is provided on the printed wiring board. The printed wiring board is disposed so as to be connected at a desired position on the interlayer connection through-hole conductor within the upper surface of the board, and the insulating film includes the inside of the interlayer connection through-hole and excludes the conductor pad. And disposed on the interlayer insulating film above the insulating film.
Forming a laminate comprising a conductor pattern layer, wherein the conductor pad
And between the conductive pattern layers and between the conductive pattern layers
Characterized by being electrically connected to
substrate.
【請求項2】前記絶縁膜と前記層間絶縁層とが同種の材
料からなることを特徴とする請求項1記載の多層配線基
板。
2. The multilayer wiring board according to claim 1, wherein said insulating film and said interlayer insulating layer are made of the same material.
【請求項3】プリント配線板の製造方法において、 (1)プリント配線板に層間接続スルホールを形成する
工程と、 (2)該層間接続スルホールの内面及び前記プリント配
線板の上面の少なくとも一部に層間接続スルホール導体
を形成する工程と、(3)前記プリント配線板の上面内で、前記層間接続ス
ルホール導体上の所望の位置で接続させるように導体パ
ッドを形成する工程と、 (4)前記層間接続スルホールの内部を含み、前記導体
パットを除く前記プリント配線板の上面を覆うように絶
縁膜を形成する工程、 とを備えたことを特徴とするプリント配線板の製造方
法。
3. A method for manufacturing a printed wiring board, wherein: (1) forming an interlayer connection through hole in the printed wiring board;
Process and, (2) forming an interlayer connection through-hole conductors at least a portion of the inner surface and the upper surface of the printed wiring board of the interlayer connection through holes, (3) in the upper surface of the printed wiring board, the interlayer connection scan
Conductor so that it is connected at the desired position on the conductor.
And forming a head, the internal (4) the interlayer connecting through-hole, the conductor
Make sure to cover the top of the printed wiring board except for the pad.
A method for manufacturing a printed wiring board , comprising: a step of forming an edge film.
Law.
【請求項4】前記導体パッドを形成する工程が、 (1)貫通スルホールを有する両面銅張り積層板の表層
導体をエッチングを用い てパターンを形成する工程と、 (2)少なくとも貫通スルホールを含み、表層導体の所
望の位置にレジストの抜きパターンを形成する工程と、(3)該抜きパターンの内部に導体を形成する工程と、 (4)前記レジストを除去する工程、 とを備えてなることを特徴とする請求項3記載のプリン
ト配線板の製造方法。
4. The step of forming the conductor pad includes : (1) a surface layer of a double-sided copper-clad laminate having a through hole;
A step of forming a pattern by etching the conductor ; (2) a step of forming a resist removal pattern at a desired position of the surface conductor including at least the through-hole; and (3) a conductor inside the removal pattern. 4. The pudding according to claim 3 , further comprising: a forming step; and (4) a step of removing the resist.
Method of manufacturing wiring board.
【請求項5】前記導体パッドを形成する工程が、 (1)貫通スルホールを有する両面銅張り積層板の表層
導体の所望の位置に、レジストの抜きパターンを形成す
る工程と、 (2)該抜きパターンの内部に導体を形成する工程と、 (3)前記レジストを除去する工程と、 (4)前記両面銅張り積層板の表層導体をエッチングを
用いてパターンを形成する工程、とを備えてなることを特徴とする請求項3記載のプリン
ト配線板の製造方法。
5. The step of forming the conductor pad includes : (1) a surface layer of a double-sided copper-clad laminate having a through hole;
Form resist removal patterns at desired locations on conductors
And that step, a step of forming a conductor inside the pattern-out (2)該抜, removing the (3) the resist, a pattern using the etching surface conductor (4) the double-sided copper-clad laminate 4. A pudding according to claim 3 , further comprising a step of forming.
Method of manufacturing wiring board.
【請求項6】前記層間接続スルホールの内部を含み、前
記導体パットを除く前記プリント配線板の上面を覆うよ
うに絶縁膜を形成する工程が、 (1)前記プリント配線板の上方に、表面の平坦な金型
を配置し、該金型と前記プリント配線板との間に溶剤を
含まない流動性有機系高分子前駆体を供給する工程と、 (2)前記金型と前記プリント配線板との間を排気する
工程と、 (3)前記金型を前記プリント配線板に対して略直交す
る方向に移動させ、前記高分子前駆体を前記スルホール
の内部を含み、前記導体パットを除く前記プリント配線
板の上面を覆うように充填させる工程と、 (4)前記高分子前駆体に対して静水圧を印加する工程
と、 (5)該高分子前駆体を硬化させる工程と、 (6)前記導体パッドの上面を露出させる工程、 とを備えてなることを請求項3記載のプリント配線板の
製造方法。
6. A step of forming an insulating film so as to cover the upper surface of the printed wiring board including the inside of the interlayer connection through hole and excluding the conductor pad, (1) forming an insulating film above the printed wiring board; Disposing a flat mold, and supplying a fluid organic polymer precursor containing no solvent between the mold and the printed wiring board; and (2) providing the mold and the printed wiring board with each other. And (3) moving the mold in a direction substantially perpendicular to the printed wiring board, and exposing the polymer precursor including the inside of the through hole and excluding the conductor pad. (4) applying a hydrostatic pressure to the polymer precursor, (5) curing the polymer precursor, and (6) applying the hydrostatic pressure to the polymer precursor. A step of exposing the upper surface of the conductive pad, The method for manufacturing a printed wiring board according to claim 3, comprising:
【請求項7】前記高分子前駆体が、多官能エポキシ樹脂
組成物、分子内に2個以上のマレイミド骨格を有する化
合物の組成物、分子内に2個以上のシアン酸エステル骨
格を有する化合物の組成物、分子内に2個以上のベンゾ
シクロブテン骨格を有する化合物の組成物の内、少なく
ともひとつ以上を含む組成物であることを特徴とする請
求項6記載のプリント配線板の製造方法。
7. The polymer precursor according to claim 1, wherein said polymer precursor is a polyfunctional epoxy resin composition, a compound having at least two maleimide skeletons in the molecule, or a compound having two or more cyanate ester skeletons in the molecule. The method for producing a printed wiring board according to claim 6, wherein the composition is a composition containing at least one of a composition and a compound having two or more benzocyclobutene skeletons in a molecule.
【請求項8】(1)プリント配線板に層間接続スルホー
ルを形成する工程と、 (2)該層間接続スルホールの内面及び前記プリント配
線板の上面の少なくとも一部に層間接続スルホール導体
を形成する工程と、 (3)前記プリント配線板の上面内で、前記層間接続ス
ルホール導体の所望の位置で接続するように導体パッド
を形成する工程と、(4)前記層間接続スルホールの内部を含み、前記導体
パットを除く前記プリント配線板の上面を覆うように絶
縁膜を形成する工程、 (5)前記絶縁膜の上方に、感光性層間絶縁層を形成す
る工程と、 (6)該層間絶縁層にビアホールを形成する工程と、 (7)該層間絶縁層の表面を粗化する工程と、 (8)該層間絶縁層の上面に導体パターン層を形成する
工程と、 (9)該層間絶縁層を硬化させる工程、 とを備えたことを特徴とする多層配線基板の製造方法。
8. A printed wiring board having an interlayer connection sulfo.
(2) forming an inner surface of the interlayer connection through-hole and the print layout;
At least a part of the upper surface of the wire plate has an interlayer connection through-hole conductor
Forming a, (3) in the upper surface of the printed wiring board, a step of forming a conductor pad so as to connect at a desired position of the interlayer connection through-hole conductors, the internal (4) the interlayer connection through-hole Including the conductor
Make sure to cover the top of the printed wiring board except for the pad.
Forming an edge film; (5) forming a photosensitive interlayer insulating layer above the insulating film;
Forming a step, a step of forming a via hole (6) interlayer insulating layer, a step of roughening the surface of the (7) interlayer insulating layer, a conductive pattern layer on the upper surface of the (8) interlayer insulating layer that Do
And (9) a step of curing the interlayer insulating layer .
【請求項9】前記感光性層間絶縁層が、少なくとも室温
で固形の多官能不飽和化合物、エポキシ樹脂、アクリレ
ートモノマー、光重合開始剤、アミン系の熱硬化剤から
なる組成物、または、少なくとも不飽和基を付加反応さ
せた2官能以上の多官能固形エポキシ樹脂、アクリレー
トモノマー、光重合開始剤、アミン系の熱硬化剤からな
る組成物からなることを特徴とする請求項8記載の多層
配線基板の製造方法。
9. The composition according to claim 1, wherein said photosensitive interlayer insulating layer is a composition comprising a polyfunctional unsaturated compound which is solid at least at room temperature, an epoxy resin, an acrylate monomer, a photopolymerization initiator, and an amine-based thermosetting agent. 9. The multilayer wiring board according to claim 8, comprising a composition comprising a polyfunctional solid epoxy resin having a bifunctional or higher functionality having an addition reaction of a saturated group, an acrylate monomer, a photopolymerization initiator, and an amine-based thermosetting agent. Manufacturing method.
【請求項10】前記アミン系の熱硬化剤が、ジシアンア
ミドまたはジアミノトリアジン化合物であることを特徴
とする請求項9記載の多層配線基板の製造方法。
10. The method according to claim 9, wherein the amine-based thermosetting agent is a dicyanamide or diaminotriazine compound.
JP24656593A 1993-10-01 1993-10-01 Multilayer wiring board and method of manufacturing the same Expired - Lifetime JP3166442B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24656593A JP3166442B2 (en) 1993-10-01 1993-10-01 Multilayer wiring board and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24656593A JP3166442B2 (en) 1993-10-01 1993-10-01 Multilayer wiring board and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH07106767A JPH07106767A (en) 1995-04-21
JP3166442B2 true JP3166442B2 (en) 2001-05-14

Family

ID=17150308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24656593A Expired - Lifetime JP3166442B2 (en) 1993-10-01 1993-10-01 Multilayer wiring board and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3166442B2 (en)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6384344B1 (en) 1995-06-19 2002-05-07 Ibiden Co., Ltd Circuit board for mounting electronic parts
JP2828032B2 (en) * 1996-05-20 1998-11-25 日本電気株式会社 Method for manufacturing multilayer wiring structure
JP3050807B2 (en) 1996-06-19 2000-06-12 イビデン株式会社 Multilayer printed wiring board
DE69637246T2 (en) 1996-09-12 2008-02-14 Ibiden Co., Ltd., Ogaki PCB FOR MOUNTING ELECTRONIC COMPONENTS
EP1744609B1 (en) 1999-06-02 2012-12-12 Ibiden Co., Ltd. Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board
JP4529262B2 (en) * 2000-09-14 2010-08-25 ソニー株式会社 High frequency module device and manufacturing method thereof
JP2003069232A (en) * 2001-08-30 2003-03-07 Hitachi Chem Co Ltd Wiring board and its manufacturing method
CN1938358A (en) 2004-03-29 2007-03-28 住友电木株式会社 Resin composition, metal foil with resin, insulating sheet with base material and multilayer printed wiring board
JP5353241B2 (en) 2006-10-06 2013-11-27 住友ベークライト株式会社 Multilayer printed wiring board and semiconductor device
JPWO2008087972A1 (en) 2007-01-16 2010-05-06 住友ベークライト株式会社 Insulating resin sheet laminate, multilayer printed wiring board formed by laminating the insulating resin sheet laminate
WO2009119598A1 (en) 2008-03-25 2009-10-01 住友ベークライト株式会社 Epoxy resin composition, resin sheet, prepreg, multilayer printed wiring board, and semiconductor device
TWI387407B (en) 2009-06-10 2013-02-21 Htc Corp Flexible printed circuit and fabrication method thereof
KR101022871B1 (en) * 2009-08-11 2011-03-16 삼성전기주식회사 Printed circuit board and manufacturing method thereof
CN103917571B (en) 2011-11-02 2016-01-20 三菱瓦斯化学株式会社 Resin combination, prepreg and veneer sheet

Also Published As

Publication number Publication date
JPH07106767A (en) 1995-04-21

Similar Documents

Publication Publication Date Title
US5246817A (en) Method for manufacture of multilayer circuit board
JPH06275959A (en) Multilayer wiring substrate, manufacture thereof, and manufacture of double side printed wiring board
JP4300687B2 (en) Manufacturing method of multilayer printed wiring board using adhesive film
JP3166442B2 (en) Multilayer wiring board and method of manufacturing the same
US5137618A (en) Methods for manufacture of multilayer circuit boards
US6944945B1 (en) Sequential build circuit board
US6804881B1 (en) Multilayer circuit board manufacturing process
US6506979B1 (en) Sequential build circuit board
US7169313B2 (en) Plating method for circuitized substrates
US5993945A (en) Process for high resolution photoimageable dielectric
US5334488A (en) Method for manufacture of multilayer circuit board
KR100417544B1 (en) A method for adding layers to a PWB which yields high levels of copper to dielectric adhesion
EP0337986B1 (en) Multilayer circuit board fabrication process
US6582581B1 (en) Sequential build circuit board plating process
JPH1187865A (en) Printed circuit board and its manufacture
JP2003124637A (en) Multilayer wiring board
US6759596B1 (en) Sequential build circuit board
US6022670A (en) Process for high resolution photoimageable dielectric
JPH05327224A (en) Manufacture of multilayer wiring board and multi-layer wiring board manufactured by the manufacture
JPH1154938A (en) Multilayered wiring board
JPH10215072A (en) Manufacture of multilayer printed wiring board
JPH11126974A (en) Manufacture of multilayered wiring board
JPH06260763A (en) Manufacture of multilayer wiring board
JPH098458A (en) Printed-wiring board and manufacture thereof
JPH0918119A (en) Wiring pattern layer and formation thereof

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20090309

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090309

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100309

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20110309

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110309

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120309

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130309

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 12

Free format text: PAYMENT UNTIL: 20130309

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140309

Year of fee payment: 13

EXPY Cancellation because of completion of term