Nothing Special   »   [go: up one dir, main page]

JP3027009B2 - 設計取り込みシステム - Google Patents

設計取り込みシステム

Info

Publication number
JP3027009B2
JP3027009B2 JP2405424A JP40542490A JP3027009B2 JP 3027009 B2 JP3027009 B2 JP 3027009B2 JP 2405424 A JP2405424 A JP 2405424A JP 40542490 A JP40542490 A JP 40542490A JP 3027009 B2 JP3027009 B2 JP 3027009B2
Authority
JP
Japan
Prior art keywords
model
user
design
symbols
tool
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2405424A
Other languages
English (en)
Other versions
JPH03257671A (ja
Inventor
マイケル・ティー・ジュラン
ディビッド・ジー・フォン・バンク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JPH03257671A publication Critical patent/JPH03257671A/ja
Application granted granted Critical
Publication of JP3027009B2 publication Critical patent/JP3027009B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、技術設計に関するもの
であり、とりわけこうした設計を文書化しシミュレート
するためのコンピュータ・システムに関するものであ
る。さらに詳述すると、本発明は、技術設計の文書化、
解析及び合成を行なうためのコンピュータ化された設計
取り込みシステム(design capture system) に関するも
のである。
【０００２】
【従来技術】高性能のグラフィクス・ワークステーショ
ンが使えるようになったことにより、電子設計、機械設
計及びソフトウェア設計といった技術上の設計を取り込
む(capture) ため、いくつかのツールが開発された。こ
のような設計を取り込めば、これに関して、たとえば論
理シミュレーションやプリント基板レイアウト等の解
析、合成及び評価を行なうことができる。解析、合成ま
たは評価を行なうための多くのツールが現に存在し、将
来、さらに多くのものがきっと開発されることになるだ
ろう。
【０００３】歴史的には、回路シミュレーションのよう
な設計図取り込みシステム（設計の文書化及び解析ツー
ルに用いられる）は別個に開発された。さらに最近にな
って、これらを組み合わせて単一の設計取り込みシステ
ムとすることで、それらを設計に利用しやすくした。こ
のようなシステムでは先ず設計者が設計をグラフィクス
・システムに入力し、このシステムが目視検査のためそ
の設計を表示する。設計の入力後、その設計は、評価の
ため、解析ツールに送られることもあるし、プリント回
路レイアウトのような合成ツールに送られることもあ
る。これらのツールの性質及びサイズのため、それらツ
ールは別個に、またしばしば別々の会社で開発されてき
た。
【０００４】普通は、単一の会社からのシステムが文書
化、シミュレーション及びプリント回路レイアウトをサ
ポートする。これらのツールは全て単一の供給元から得
られるので、文書化に用いられるグラフィック記号及び
シミュレーションに用いられる回路モデルは互いにリン
クされている。しかしながら、特定の回路部品のモデル
が設計取り込みシステム上にない場合、あるいは精度の
レベルの異なるいくつかのシミュレーションを行ないた
い場合には、問題が生じる。半導体部品は業界の成長率
が高くまた入手が容易なため、モデル作成者が遅れをと
らないようにするのは困難であった。その結果モデル化
を行なういくつかの異なる会社及びいくつかの異なるモ
デル化技法が現れ、１つの部品に対して、しばしばいく
つかの異なるモデルが存在することになった。例えば、
挙動シミュレーションやゲート・レベル・シミュレーシ
ョンのためにいろいろな精度のレベルで回路をシミュレ
ートしたり、あるいはまた論理、タイミングまたは故障
解析のようないろいろなシミュレーション解析を行なう
ため、いろいろなモデルがしばしば求められる。
【０００５】部品のグラフィックス・シンボルとそのモ
デルはリンクしているので、異なるモデルはそれぞれ固
有のシンボルを持っている。取り込まれている回路等の
設計図（以下、回路と称する）を異なるモデルに関して
シミュレートしたい場合、ユーザは今あるシンボルを新
しいシンボルに変換し、新しいシンボルを用いて回路を
書き直さなければならない。シンボルの変換が容易でな
い場合には問題が生じる。ユーザが古いシンボルを削除
し、新しいシンボルを回路に挿入しなければならないの
で、この変換には時間がかかる。
【０００６】さらに、グラフィクス・シンボルはかなり
の記憶スペースを必要とするので、別個にシンボルを記
憶すると、設計取り込みシステムにおける貴重なディス
ク記憶スペースを占有することになる。異なるモデル毎
に異なるシンボルを開発する、余分なシンボル開発時間
が必要になる。異なるモデルがかなりの共有情報を有し
ている場合がよくあるが、これらのモデルは完全に独立
しているため、１つのモデルからもう１つのモデルへ変
換する際、この情報は、シンボルと共に変換したり、あ
るいは再び生成しなければならにない。これはデータの
完全性(data integrity)に影響を与える可能性がある。
新しい供給業者からのモデルの組み込み(integration)
には、新しいグラフィクス・ライブラリの組み込みが必
要になるので、組み込みが遅延し複雑になる。また、組
み合わさったシンボルとモデルを使って、各モデル開発
者はシンボルとモデルとの間の色々なユーザ・インター
フェイスを自由に作り出すので、このユーザ・インター
フェイスは異なるモデル間で一貫性がない場合がよくあ
る。
【０００７】従って、当該技術においては、設計取り込
みシステムが有している複数の回路モデルに対して単一
のグラフィクス・シンボルを用いる設計取り込みシステ
ムが必要とされている。さらに、別のモデルが選択され
ても、回路の図形表示を描き直す必要のないようなシス
テムが必要とされている。さらに、シンボル・ライブラ
リの記憶スペースを縮小し、シンボル開発時間を短縮す
るようなシステムが必要とされている。さらに、また、
諸部品に共通なデータを共通ロケーションに保持してお
くことにより、データの完全性を高め、記憶スペースを
縮小するようなシステムが必要とされている。また、一
貫したユーザ・インターフェイスを持つシステムを提供
することが必要されている。さらに、新しいシンボルを
組み込む必要をなくすことにより、新しいモデルの組み
込みを容易にするようなシステムが必要とされている。
【０００８】
【発明が解決しようとする課題】本発明の課題は、１つ
の電子部品に１つのグラフィック・シンボルがあり、こ
のシンボルは複数の図路モデルの任意の１つともリンク
させることができる回路取り込みシステムを提供するこ
とにある。
【０００９】本発明のもう１つの課題は、回路部品にリ
ンクさせるモデルを変更しても、この部品のグラフィッ
ク・シンボルやその部品を用いた回路を描き直す必要の
ないようなシステムを提供することにある。
【００１０】本発明のさらにもう１つの課題は、モデル
に必要な記憶スペースを縮小するようなシステムを提供
することにある。
【００１１】本発明のもう１つの課題は、最初のモデル
に続いて開発される全てのモデルのためにシンボルを開
発する必要をなくすことによって、部品モデルの開発に
必要な時間を短縮することにある。
【００１２】本発明のもう１つの課題は、システムへの
回路の入力が完了すると、モデルがこの回路の部品へリ
ンクできるようにしたシステムを提供することにある。
【００１３】このシステムのもう１つの課題は、新しい
モデルを回路上の全ての部品にリンクする単一のコマン
ドを提供することにある。
【００１４】本発明のさらにもう１つの課題は、用いら
れるべきモデル毎に、そのモデルに固有のパラメータを
入力し、モデル間での切りかえ時に、このパラメータ情
報を維持できるようにすることにある。
【００１５】本発明のもう１つの課題は、複数のモデル
に共通したデータを単一のロケーションに保持すること
によって、データの完全性を高めることにある。
【００１６】もう１つの課題は、シンボルの導入及び維
持が最初のモデルにしか必要ではないようにして、この
システムへのモデルの導入及びその維持に要する時間を
短縮することにある。
【００１７】
【発明の概要】本発明の一実施例によれば、以上の及び
その他の課題は、部品にリンクしたグラフィック・シン
ボルが、部品を処理するツールが用いるモデルから分離
される、回路取り込み及び設計検証システムにおいて達
成される。各部品は接ぎ穂(scion) すなわちリンク・ペ
ージにリンクしたグラフィクス・シンボルを備えてい
る。リンク・ページにはまた、部品に用いることができ
るモデルの各々につき１つずつの、複数のカプラ(coupl
er) も含まれている。ある部品ファクシミリに共通した
特徴を有するモデルは、１つのモデル・タイプとしてグ
ループにまとめられる。
【００１８】このシステムは、回路中の各部品毎にモデ
ル・タイプを選択し、リンクできるようにし、また、部
品がいつでも新しいモデル・タイプにリンクできるよう
にする。このシステムはまた、全ての部品についてのモ
デル・タイプへのリンクを単一のコマンドで変更できる
ようにする。ユーザがこのシステムに回路を入力し、次
にこの回路中で用いられている部品毎にモデル・タイプ
を選択すると、その結果、部品毎に特定のモデルが選択
される。もし望むならば、ユーザは部品に対するデフォ
ルトのモデル・タイプを承諾することもできる。全ての
部品についてモデル・タイプの選択がすむと、ユーザ
は、システムに対して、シミュレータまたは他の解析ま
たは合成ツールに対して回路を記述するネットリスト
（ｎｅｔｌｉｓｔ）の作成を要求する。ネットリストの
作成にあたって、部品毎に、カプラからパラメータが抽
出され、ツールによって用いられるネットリストへ納め
られる。
【００１９】ユーザが異なるツールの使用を望む場合、
ユーザはこのシステムに命じて、部品にリンクしたモデ
ルをこの第２のツールに適した新しいモデルに変更させ
る。このシステムは次に新しいモデルと第２のツールに
固有のパラメータを利用して、異なるフォーマットであ
るかもしれない新しいネットリストを作成する。このシ
ステムはまた、最初のツールに関する元のモデル・リン
クを維持し、もう一度最初のツールに変更しても、部品
のリンクをやり直さなくてもすむようにする。
【００２０】
【実施例】以下の説明は、本発明の現在考えられる最良
の実施態に関するものである。この説明は制限的意味で
とらえるべきではなく、単に本発明の一般原理を明らか
にするためのものである。本発明の範囲は、本願特許請
求の範囲にもとづいて判断されなければならない。
【００２１】図１に、本発明を取り入れたコンピュータ
・システムのブロック図を示す。ここで、図１を参照す
ると、コンピュータ・システム100 には、本発明のソフ
トウェアの命令を処理する処理要素102 が含まれてい
る。処理要素102 は、システム・バス104 を介してこの
システムの残りの部分に接続されている。設計者がキー
ボード106 を用いて回路を入力すると、このシステムは
グラフィクス・ディスプレイ108 によって設計者に対し
てその回路を表示する。例えば、マウス、トラック・ボ
ール、または、デジタイザといったグラフィクス入力デ
バイス116 を用いて入力することもできる。表示に用い
られるグラフィクス・シンボル及びモデルは、ディスク
112 に記憶されており、ディスク・コントローラ110 及
びシステム・バス104 を介してアクセスされる。メモリ
114 は、処理要素102 が設計取り込みシステムのソフト
ウェアを実行する間にそのソフトウェアを記憶したり回
路データ及びリンク・ページを記憶したりするのに用い
られる。
【００２２】図２に電子回路等の設計の入力及び処理プ
ロセスに関するフロー・チャートを示す。ここで図２を
参照すると、ここに入った後、ブロック202 は設計者が
入力した設計グラフィクスを取り込む。このブロックに
おいて、設計者は設計取り込みシステムに対して設計に
用いられている部品を識別し、またこれらの部品の各種
ピン間の接続ワイヤを識別する。ブロック202 の実行中
及びその完了後、取り込まれた設計が、グラフィクス・
ディスプレイ108 （図１）によって設計者に表示され
る。設計の取り込みがすむと、ブロック204 は、この設
計を処理して設計者のために何らかの機能を果たす処理
ツールを選択する。例えば、ユーザはデジタル設計の機
能をシミュレートする論理シミュレータを選択すること
ができる。処理ツールの選択がすむと、ブロック206 は
取り込まれた設計の部品を選択されたツールに連関した
モデルにリンクする。次に、ブロック208 は取り込まれ
た設計のグラフィクスと、ブロック206 が選択したモデ
ルとを組み合わせて、取り込まれた設計の部品、これら
の部品を接続するワイヤ及び選択されたモデルについ
て、これらの部品に関連するパラメータを記述するネッ
トリストを作成する。次に、ブロック210 は、ブロック
208 で作成されたネットリストを用いて、選択されたツ
ールを実行し、ユーザが望む機能を果す。次に、ブロッ
ク212 は、設計の処理に別のツールを使用するか否かを
決定し、使用する場合にはブロック212 からブロック20
4 へ戻り次のツールを選択する。それ以上の処理が望ま
れていなければ、ブロック212 が設計取り込みシステム
を脱出する。
【００２３】図３は、シンボルを複数のモデルの１つに
リンクする能力を持つ単一のシンボルを示す図である。
ここで図３を参照すると、取り込まれた設計300 が示さ
れており、図２のフロー・チャートを用いて取り込むこ
とができる設計を例示している。取り込まれた設計300
は、第１の部品302 、第２の部品304 及び第３の部品30
6 を有している。これらの部品は全てワイヤ307 によっ
て接続されている。破線316 は第２の部品304 が、複数
のモデル308 、310 、312 または314 の１つにリンクで
きる単一のグラフィクス・シンボルを持っていることを
表わしている。
【００２４】図４は単一のシンボルから複数モデルへの
リンクを示す図である。ここで図４を参照すると、本発
明では、グラフィクス・ページ402 及び接ぎ穂すなわち
リンク・ページ404 によって、回路の部品についてのシ
ンボルを表わす。グラフィクス・ページ402 には、部品
のシンボルが回路中で用いられる度に、グラフィクス・
ディスプレイ108 （図１）に表示されるグラフィック・
イメージが納められている。部品シンボルの一部をなす
リンク・ページ404 は、このシンボルをリンクさせるこ
とができる全てのツール及びモデルを定義している。例
えば、図４に示すシンボルは、２つのツールA406及びB4
08にリンクできる。ユーザは、ツール処理の開始時に、
どの処理を行ないたいかに従って、ツールＡまたはツー
ルＢの選択を行なう。この例について説明を続けると、
ツールＡ406 内において、このシンボルは２つのモデル
・タイプＡ１及びＡ２にリンクできる。このシンボルは
現在モデル・タイプ・パラメータ406 及びモデル・カプ
ラ410 を介してモデルＡ１＿74LS×××にリンクしてい
る。モデル・タイプはそれぞれ、シミュレーションの精
度というような共通の特性を備えるモデルの１つのファ
ミリーを定義し、タイプ内において、各部品はモデルを
有している。このシステムでは、ユーザは全ての部品に
ついてのモデル・タイプのパラメータを単一のコマンド
で変更でき、従ってツール内の１つのモデルからそのツ
ール内のもう１つのモデルへ容易に変更できる。また、
回路内の異なるシンボルは、異なるモデル・タイプにリ
ンクすることができるし、あるいは全て同じモデル・タ
イプにリンクすることもできる。こうして、例えば、回
路内のマイクロプロセッサ及びそのメモリは機能レベル
のみでシミュレートし、一方、他の部品はゲート・レベ
ルでシミュレートすることができる。
【００２５】モデルＡ１のカプラＡ１410 はディスク11
2 に納められたモデル422 へのポイントを含んでいる。
また、モデルＡ２のカプラ412 は、これもまたディスク
112 に納められたそのモデル426 へのポイントを含んで
いる。カプラ410 には２つのパラメータ、すなわちDELA
Y(遅延)414とEXFILE416 が含まれている。これらのパラ
メータはツールＡの実行開始時に設計取り込みシステム
がツールＡに対して送るネットリストの作成に用いられ
る。カプラ412 もまたカプラ410 のDELAY パラメータ41
4 に相当するDELAY パラメータ418 を含んでいる。モデ
ル・タイプとカプラは共に、シンボル402 と複数のモデ
ル422 、426 との間にリンクを形成する。別の実施例と
しては、グラフィクスとリンクを組み合わせて単一のペ
ージとすることができる。
【００２６】図５は、シンボルと、このシンボルにリン
クされたツール、モデル及びパラメータを示す階層図で
ある。ここで図５を参照すると、シンボル５０２は、ツ
ール１５０４、ツール２ ５０６及びツールＭ５０８
で示された複数のツールの１つにリンクできる。これら
のツールは各々、複数のモデルを有することができる。
そのようなモデルとして、ここではツール１にリンクさ
れたモデル１ ５１０、モデル２ ５１２及びモデルＮ
５１４で示されている。シンボルについての各モデル
は複数のパラメータを持つことができる。そのようなパ
ラメータは、ここではモデル２ ５１２に送られるＰＡ
ＲＡＭＩ ５１６、ＰＡＲＡＭ２ ５１８及びＰＡＲＡ
ＭＰ ５２０で示されている。こうして、単一のグラフ
ィック・イメージを持つ単一の部品シンボルが、取り込
まれた設計を用いて多様な機能を果たすために、複数の
ツール及びモデルとともに用いられる。モデルはツール
にリンクされているので、設計者が別のツールを用いて
別の種類の処理を実行しようとする場合、設計取り込み
システムに対してこの新しいツールの定義を行なえば、
自動的に新しいモデルとパラメータの組が取り込まれた
回路のシンボルにリンクされる。設計者は、単一の設計
を各種の精度レベルでシミュレートするために必要とな
るかもしれない複数のモデルのうちの任意１つを特定の
ツール内で各シンボルにリンクすることができる。この
構成の階層のため、設計取り込みシステムに新しいツー
ルを組み込む際に各部品に新しいシンボルを統合する必
要がなく、従って各ツールを組み込む際にかなりの時間
が節約される。全てのツールに対して単一のシンボルが
用いられるので、設計取り込みシステムにおいて、かな
りの記憶スペースの節約にもなる。ユーザも、モデルま
たはツールを変更する際、新しいツール、従って新しい
モデルの組を用いることになってもグラフィクス・スク
リーンに回路を描き直す必要がなくなるため、かなりの
時間の節約になる。また、この結果、ツール変更時に１
つのグラフィクス・シンボルから別のグラフィクス・シ
ンボルへの変換が不要になるので、かなりのユーザ時間
が節約される。また、この階層のため設計者はいつでも
モデルとツールの選択が行なえるので、回路を設計取り
込みシステムにいつ入力するかについての制約がなくな
る。
【００２７】図６は本発明の設計取り込みシステムにお
けるシンボルの使用例を示す。ここで図６を参照する
と、AND ゲート604 、JKフリップ・フロップ606 及びNA
NDゲート608 がいくつかの入力と１つの出力とともに相
互接続された回路602 が示されている。AND ゲート604
は対応するリンク・ページ610 を持っている。リンク・
ページ610 はモデル・タイプＡについてのモデル・タイ
プ・パラメータ及びモデルＡ＿7408についてのモデル・
カプラを含み、遅延パラメータ２を有し、ツール×に用
いられる。フリップ・フロップ606 は対応するリンク・
ページ612 を持つ。リンクページはモデル・タイプＡに
ついてのモデル・タイプ・パラメータ及びモデルＡ＿74
74についてのモデル・カプラを含み、遅延パラメータ３
を有し、ツール×に用いられる。NANDゲート608 は、対
応するリンク・ページ614 を持つ。リンク・ページ614
はモデルＢについてのモデル・タイプ・パラメータ及び
モデルＢ＿7400についてのモデル・カプラを含み、遅延
パラメータを有し、これまたツール×に用いられる。
【００２８】回路602 の回路接続とリンク・ページ610
、612 及び614 が、設計取り込みシステムによって組
み合わせられ、ネットリスト616 が作成される。ネット
リスト616 は回路602 の全接続を示しており、リンク・
ページに見出される回路の部品に対応付けられたパラメ
ータを含む。ネットリスト616 において、遅延パラメー
タが２つのモデルＡ＿7408はシンボルＵ１にリンクして
いる。シンボルＵ１のピンは、接続される順番に示され
ている。すなわち、リストの最初にあるIN2 はピン１に
接続され、リストの２番目にあるIN3 はピン２に接続さ
れ、リストの３番目にあるNETXはピン３に接続される。
同様に、モデルＡ＿7474はシンボルＵ２にリンクされ、
Ｕ２のピン接続が記述されている。Ｕ３は、モデルＢ＿
7400にリンクされ、そのピン接続も記述されている。
【００２９】いったん設計取り込みシステムによってネ
ットリスト616 が構築されると、ネットリストはそれ以
上の処理に備えてツール×618 に送られる。ツール×は
論理シミュレータ、回路のプリント回路を生成するため
のプリント回路レイアウト・ツールまたはその他のタイ
プの解析あるいは合成ツールであってよい。
【００３０】以上の例で示すように、特定のツール内で
回路部品を特定のモデルにリンクする方法であるため、
例えばツールＹといった別のツールに変更し、この新し
いツールのために異なるフォーマットを持つ新しいネッ
トリストを設計取り込みシステムに生成させるのは極め
て簡単である。また、このシステムは、全リンク・ペー
ジ上のモデル・タイプ・パラメータを大域的に変更する
ことによって、全てのシンボルに用いられているモデル
を変更することができる。さらに、同じ名前の全てのパ
ラメータに関する値も、このシステムによって大域的に
変更することができる。
【００３１】図７は、複数ツール内で複数モデルに用い
られているシンボルを示す。ここで、図７を参照する
と、取り込まれた設計702 は、例えば、ツール１ 704、
ツール２ 706、ツール３ 708またはツールＭ 710といっ
た複数のツールの１つに用いることができ、取り込まれ
た設計702 の各部品をこれらの各ツール内で複数のモデ
ルの１つにリンクすることができる。
【００３２】以上の方法及び装置は、広範なコンピュー
タ化設計取り込みシステムに有効である。それらは、複
数のモデルへリンクできる単一のシンボルを用いるあら
ゆる設計取り込みシステムに適している。こうしたシス
テムの例には、ソフトウェア設計取り込みシステムや、
機械的設計取り込みシステムがある。これで本発明の現
在のところ望ましい実施例についての説明を終えた。今
や明らかなように、本発明の目的は完全に達成されてい
るが、当該技術の熟練者であれば理解できるように、本
発明の精神及び範囲を逸脱することなく、構成及び回路
上の多くの変更や、本発明の多種多様な実施例及び用途
が自ずと明らかになるであろう。ここにおける開示及び
説明は例示を意図したものであり本発明に制限を加える
意味のものではなく、本発明の技術的範囲の定義は特許
請求の範囲がもっと適切に行なっている。
【図面の簡単な説明】
【図１】本発明を用いるコンピュータ・システムのブロ
ック図である。
【図２】電子設計を入力する過程のフローチャートであ
る。
【図３】複数のモデルについて用いられる単一のシンボ
ルを示す図である。
【図４】単一のシンボルと複数のモデルとの間のリンク
を示す図である。
【図５】シンボルとそのシンボルにリンクされているツ
ール、モデル及びパラメータを示す階層図である。
【図６】シンボルとシステム中におけるその使い方の例
を示す図である。
【図７】複数のツール内において複数のモデルについて
使用されるシンボルを示す図である。
【符号の説明】
100:コンピュータ・システム 102:処理要素 104:システム・バス 106:キーボード 108:グラフィクス・ディスプレイ 110:ディスク・コントローラ 112:ディスク 114:メモリ 116:グラフィクス入力デバイス 300:取り込まれた設計 308,310,312,314:モデル 402:グラフィクス・ページ 404:リンク・ページ 410,412:モデル・カプラ 422,426:モデル 502:シンボル 504,506,508:ツール 510,512,514:モデル 516,518,520:パラメータ 602:回路 610,612,614:リンク・ページ 616:ネットリスト 618:ツール 702:取り込まれた設計 704,706,708,710:ツール
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 情報処理学会研究報告 ｖｏｌ．86, ｎｏ．２，ｐ44．５．１−44．５．８, 久野巧ほか，「設計支援システムにおけ る設計対象の階層的表現法とその応用」 (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 17/50

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項１】ユーザによる設計の入力および処理を可能
    にするための、複数のシンボルおよび複数のモデルタイ
    プを有する設計取り込みシステムであって、 選択されたシンボルのリストを受け入れる手段および前
    記選択されたシンボル間の接続のリストを受け入れる手
    段を備えた、前記設計取り込みシステムのユーザから設
    計を取り込む手段と、 前記選択されたシンボルの各々についてのリンクページ
    と、 前記選択されたシンボルの各々を前記リンクページのう
    ちの１つにリンクする手段と、 前記複数のモデルタイプの各々について１つずつ設けら
    れた、前記リンクページの各々に含まれる複数のカプラ
    と、 前記カプラの各々を前記モデルタイプのうちの対応する
    １つにリンクする手段と、 任意のときにユーザから前記選択されたシンボルのすべ
    てについて１つのモデルタイプの選択を受け入れる手段
    と、 前記選択されたシンボルの各々を、ユーザから受け入れ
    た前記モデルタイプの選択によって同定されたモデルタ
    イプにリンクされた前記複数のカプラのうちの１つにリ
    ンクする手段と を有することを特徴とする設計取り込みシステム。
  2. 【請求項２】ユーザから前記カプラの各々に含まれるパ
    ラメータの１以上の値を受け入れる手段を含むことを特
    徴とする請求項１記載のシステム。
  3. 【請求項３】前記接続のリストを前記パラメータ値と組
    み合わせてネットリストを生成する手段を含むことを特
    徴とする請求項２記載のシステム。
  4. 【請求項４】すべてのカプラに含まれる共通のパラメー
    タ名を持つすべてのパラメータについてパラメータ値を
    設定する手段を含むことを特徴とする請求項２記載のシ
    ステム。
  5. 【請求項５】前記受け入れ手段が前記ユーザから前記選
    択されたシンボルのすべてについて他の１つのモデルタ
    イプの選択を受け入れると、前記選択されたシンボルの
    すべてを新たなカプラにリンクし直す手段を含むことを
    特徴とする請求項１記載のシステム。
  6. 【請求項６】ユーザによる設計の入力および処理を可能
    にするための設計取り込みシステムであって、前記シス
    テムは複数のシンボルおよび複数のツールを有し、前記
    ツールは各々少なくとも１つのモデルタイプを有し、前
    記システムは、 選択されたシンボルのリストを受け入れる手段および前
    記選択されたシンボル間の接続のリストを受け入れる手
    段を備えた、前記設計取り込みシステムのユーザから設
    計図を取り込む手段と、 前記選択されたシンボルの各々についてのリンクページ
    と、 前記選択されたシンボルの各々を前記リンクページのう
    ちの対応する１つにリンクする手段と、 前記ツールの各々の中の前記少なくとも１つのモデルタ
    イプの各々について１つずつ設けられた、前記リンクペ
    ージの各々に含まれる複数のカプラと、 前記カプラの各々を前記モデルタイプのうちの対応する
    １つにリンクする手段と、 任意のときにユーザからのツールの選択を受け入れる手
    段と、 任意のときに前記ユーザから前記選択されたシンボルの
    すべてについて１つのモデルタイプの選択を受け入れる
    手段と、 前記選択されたシンボルの各々を、ユーザから受け入れ
    た前記ツールの選択によって同定された前記モデルタイ
    プおよび前記ツールにリンクされた前記複数のカプラの
    うちの１つにリンクする手段と を有することを特徴とする設計取り込みシステム。
  7. 【請求項７】ユーザから前記カプラの各々のパラメータ
    の１以上の値を受け入れる手段を含むことを特徴とする
    請求項６記載のシステム。
  8. 【請求項８】すべてのモデルカプラの中の共通のパラメ
    ータ名を持つすべてのパラメータについてパラメータ値
    を変更する手段を含むことを特徴とする請求項７記載の
    システム。
  9. 【請求項９】前記接続のリストを前記パラメータ値と組
    み合わせて前記複数のツールによって用いられるネット
    リストを生成する手段を含むことを特徴とする請求項７
    記載のシステム。
  10. 【請求項１０】前記受け入れ手段が前記ユーザから前記
    選択されたシンボルのすべてについて他の１つのモデル
    タイプの選択を受け入れると、前記選択されたシンボル
    のすべてを前記リンクページの中の前記複数のカプラの
    うちの異なる１つにリンクし直す手段を含むことを特徴
    とする請求項７記載のシステム。
  11. 【請求項１１】前記再リンクの後、前記パラメータ値を
    前記カプラのすべてに保持する手段を含むことを特徴と
    する請求項１０記載のシステム。
  12. 【請求項１２】前記複数のツールの各々にさらにモデル
    を追加する手段を含むことを特徴とする請求項６記載の
    システム。
JP2405424A 1989-12-15 1990-12-05 設計取り込みシステム Expired - Fee Related JP3027009B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/451,208 US5164911A (en) 1989-12-15 1989-12-15 Schematic capture method having different model couplers for model types for changing the definition of the schematic based upon model type selection
US451208 1999-11-29

Publications (2)

Publication Number Publication Date
JPH03257671A JPH03257671A (ja) 1991-11-18
JP3027009B2 true JP3027009B2 (ja) 2000-03-27

Family

ID=23791244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2405424A Expired - Fee Related JP3027009B2 (ja) 1989-12-15 1990-12-05 設計取り込みシステム

Country Status (3)

Country Link
US (1) US5164911A (ja)
EP (1) EP0433066A3 (ja)
JP (1) JP3027009B2 (ja)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5269014A (en) * 1988-05-24 1993-12-07 Mitsubishi Denki Kabushiki Kaisha Automatic programming system with design review capabilities
US5598344A (en) * 1990-04-06 1997-01-28 Lsi Logic Corporation Method and system for creating, validating, and scaling structural description of electronic device
US5544067A (en) 1990-04-06 1996-08-06 Lsi Logic Corporation Method and system for creating, deriving and validating structural description of electronic system from higher level, behavior-oriented description, including interactive schematic design and simulation
US5544066A (en) * 1990-04-06 1996-08-06 Lsi Logic Corporation Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, including estimation and comparison of low-level design constraints
US5222030A (en) * 1990-04-06 1993-06-22 Lsi Logic Corporation Methodology for deriving executable low-level structural descriptions and valid physical implementations of circuits and systems from high-level semantic specifications and descriptions thereof
US5867399A (en) * 1990-04-06 1999-02-02 Lsi Logic Corporation System and method for creating and validating structural description of electronic system from higher-level and behavior-oriented description
US5555201A (en) * 1990-04-06 1996-09-10 Lsi Logic Corporation Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, including interactive system for hierarchical display of control and dataflow information
US5572437A (en) * 1990-04-06 1996-11-05 Lsi Logic Corporation Method and system for creating and verifying structural logic model of electronic design from behavioral description, including generation of logic and timing models
US5557531A (en) * 1990-04-06 1996-09-17 Lsi Logic Corporation Method and system for creating and validating low level structural description of electronic design from higher level, behavior-oriented description, including estimating power dissipation of physical implementation
US5541849A (en) * 1990-04-06 1996-07-30 Lsi Logic Corporation Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, including estimation and comparison of timing parameters
US5870308A (en) * 1990-04-06 1999-02-09 Lsi Logic Corporation Method and system for creating and validating low-level description of electronic design
US5572436A (en) * 1990-04-06 1996-11-05 Lsi Logic Corporation Method and system for creating and validating low level description of electronic design
US5623418A (en) * 1990-04-06 1997-04-22 Lsi Logic Corporation System and method for creating and validating structural description of electronic system
US5553002A (en) 1990-04-06 1996-09-03 Lsi Logic Corporation Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, using milestone matrix incorporated into user-interface
US5428550A (en) * 1990-06-28 1995-06-27 National Semiconductor Corporation Hierarchical hardware flowchart using symbolic macros
US5297053A (en) * 1991-06-04 1994-03-22 Computervision Corporation Method and apparatus for deferred package assignment for components of an electronic circuit for a printed circuit board
US5473546A (en) * 1991-06-12 1995-12-05 Lsi Logic Corporation Method for flattening hierarchical design descriptions
US5422833A (en) * 1991-10-30 1995-06-06 Xilinx, Inc. Method and system for propagating data type for circuit design from a high level block diagram
WO1994015311A1 (en) * 1992-12-28 1994-07-07 Xilinx, Inc. Method for entering state flow diagrams using schematic editor programs
US5617327A (en) * 1993-07-30 1997-04-01 Xilinx, Inc. Method for entering state flow diagrams using schematic editor programs
US5634016A (en) * 1993-01-21 1997-05-27 Blade Software, Inc. Event management system
JPH06282600A (ja) * 1993-03-29 1994-10-07 Mitsubishi Electric Corp 論理シミュレーション装置
JP2815281B2 (ja) * 1993-04-19 1998-10-27 株式会社ピーエフユー デジタル回路設計支援システムおよびその方法
JP2856640B2 (ja) * 1993-07-08 1999-02-10 株式会社日立製作所 論理回路図エディタシステム
US5487018A (en) * 1993-08-13 1996-01-23 Vlsi Technology, Inc. Electronic design automation apparatus and method utilizing a physical information database
JP2991598B2 (ja) * 1993-09-09 1999-12-20 富士通株式会社 Ｌｓｉ設計装置及びｌｓｉ設計方法
US6044211A (en) * 1994-03-14 2000-03-28 C.A.E. Plus, Inc. Method for graphically representing a digital device as a behavioral description with data and control flow elements, and for converting the behavioral description to a structural description
US5510998A (en) * 1994-06-13 1996-04-23 Cadence Design Systems, Inc. System and method for generating component models
US5640497A (en) * 1995-01-23 1997-06-17 Woolbright; Phillip Alexander Layout redesign using polygon manipulation
US5740071A (en) * 1995-06-07 1998-04-14 International Business Machines Corporation Method and apparatus for selective shape adjustment of hierarchical designs
US5862361A (en) * 1995-09-07 1999-01-19 C.A.E. Plus, Inc. Sliced synchronous simulation engine for high speed simulation of integrated circuit behavior
JP3161314B2 (ja) * 1996-01-19 2001-04-25 ヤマハ株式会社 論理シミュレーション装置および論理シミュレート方法
US5946210A (en) * 1996-04-19 1999-08-31 Vlt Corporation Configuring power converters
US5774119A (en) * 1996-08-14 1998-06-30 International Business Machines Corporation Graphical interface method, apparatus and application for selection of target object
US5774120A (en) * 1996-08-14 1998-06-30 International Business Machines Corporation Refresh and select-all actions in graphical user interface
US5784057A (en) * 1996-08-14 1998-07-21 International Business Machines Corporation Dynamically modifying a graphical user interface window title
US6195096B1 (en) 1996-08-14 2001-02-27 International Business Machines Corporation Graphical interface method, apparatus and application for creating and modifying a multiple-value text list
US5781193A (en) * 1996-08-14 1998-07-14 International Business Machines Corporation Graphical interface method, apparatus and application for creating multiple value list from superset list
US5867157A (en) * 1996-08-14 1999-02-02 International Business Machines Corporation Graphical interface method, apparatus and application for creating and modifying a list of values with multiple components
US5818444A (en) * 1996-08-14 1998-10-06 International Business Machines Corporation Method, apparatus and application for object selective but global attribute modification
US6104395A (en) * 1996-08-14 2000-08-15 International Business Machines Corporation Graphical interface method, apparatus and application for opening window of all designated container objects
US5872568A (en) * 1996-08-14 1999-02-16 International Business Machines Corporation Application and method for creating a list from pre-defined and user values
US5757655A (en) * 1996-08-26 1998-05-26 Micron Technology, Inc. Method and system for producing dynamic property forms and compacting property databases
US5883818A (en) * 1996-08-29 1999-03-16 International Business Machines Corporation Method for generating an improved model for evaluating the operation of an integrated circuit design
US6056428A (en) * 1996-11-12 2000-05-02 Invention Machine Corporation Computer based system for imaging and analyzing an engineering object system and indicating values of specific design changes
US6230305B1 (en) * 1997-09-08 2001-05-08 Intusoft Methods and apparatus for configuring schematic diagrams
US6110213A (en) * 1997-11-06 2000-08-29 Vlt Coporation Fabrication rules based automated design and manufacturing system and method
US7152027B2 (en) * 1998-02-17 2006-12-19 National Instruments Corporation Reconfigurable test system
IT1302615B1 (it) * 1998-10-06 2000-09-29 Abb Research Ltd Procedimento di simulazione di processi industriali.
US7315305B2 (en) * 1999-01-04 2008-01-01 International Business Machines Corporation Method for visualizing data
US7110929B1 (en) 1999-11-12 2006-09-19 Intusoft System and method of providing additional circuit analysis using simulation templates
US6851094B1 (en) 2000-02-28 2005-02-01 Cadence Design Systems, Inc. Automated method and system for selecting and procuring electronic components used in circuit and chip designs
US6594799B1 (en) 2000-02-28 2003-07-15 Cadence Design Systems, Inc. Method and system for facilitating electronic circuit and chip design using remotely located resources
US6578174B2 (en) 2001-06-08 2003-06-10 Cadence Design Systems, Inc. Method and system for chip design using remotely located resources
US7093224B2 (en) * 2001-08-28 2006-08-15 Intel Corporation Model-based logic design
US6983427B2 (en) * 2001-08-29 2006-01-03 Intel Corporation Generating a logic design
US7107201B2 (en) * 2001-08-29 2006-09-12 Intel Corporation Simulating a logic design
US20030188275A1 (en) * 2002-03-27 2003-10-02 Meares Lawrence G. System and method of preventing the simulation of a circuit if a change to the circuit topology is detected
US7702636B1 (en) 2002-07-31 2010-04-20 Cadence Design Systems, Inc. Federated system and methods and mechanisms of implementing and using such a system
US7392255B1 (en) 2002-07-31 2008-06-24 Cadence Design Systems, Inc. Federated system and methods and mechanisms of implementing and using such a system
US7188329B2 (en) * 2004-02-13 2007-03-06 Inventec Corporation Computer-assisted electronic component schematic linking method
US7562328B1 (en) * 2005-01-14 2009-07-14 Altera Corporation Navigation tool for connectors
EP1770565A1 (de) * 2005-09-29 2007-04-04 Uwe Knipping Automatische Integration von FPGA-Beschaltungen auf einer Baugruppe
US8156453B1 (en) 2008-10-16 2012-04-10 Cadence Design Systems, Inc. Method and system identifying and locating IP blocks and block suppliers for an electronic design
US9501594B2 (en) * 2014-04-13 2016-11-22 Vtool Ltd. Graphical design verification environment generator
CN105335544B (zh) * 2014-12-26 2018-10-23 北京航天测控技术有限公司 一种自动测试系统协同设计方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3846763A (en) * 1974-01-04 1974-11-05 Honeywell Inf Systems Method and apparatus for automatic selection of translators in a data processing system
US4703435A (en) * 1984-07-16 1987-10-27 International Business Machines Corporation Logic Synthesizer
US5050091A (en) * 1985-02-28 1991-09-17 Electric Editor, Inc. Integrated electric design system with automatic constraint satisfaction
CA1270067A (en) * 1985-02-28 1990-06-05 Steven M. Rubin Integrated electrical design system with automatic constraint satisfaction
US5095441A (en) * 1986-09-12 1992-03-10 Digital Equipment Corporation Rule inference and localization during synthesis of logic circuit designs
US4827427A (en) * 1987-03-05 1989-05-02 Hyduke Stanley M Instantaneous incremental compiler for producing logic circuit designs
US4954953A (en) * 1988-04-07 1990-09-04 Vlsi Technology, Inc. Machine process for converting one representation of an electronic integrated circuit into another representation
US5051938A (en) * 1989-06-23 1991-09-24 Hyduke Stanley M Simulation of selected logic circuit designs

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
情報処理学会研究報告 ｖｏｌ．８６，ｎｏ．２，ｐ４４．５．１−４４．５．８，久野巧ほか，「設計支援システムにおける設計対象の階層的表現法とその応用」

Also Published As

Publication number Publication date
EP0433066A3 (en) 1993-05-26
JPH03257671A (ja) 1991-11-18
EP0433066A2 (en) 1991-06-19
US5164911A (en) 1992-11-17

Similar Documents

Publication Publication Date Title
JP3027009B2 (ja) 設計取り込みシステム
US6871331B1 (en) Combined waveform and data entry apparatus and method for facilitating fast behavioral verification of digital hardware designs
US6366874B1 (en) System and method for browsing graphically an electronic design based on a hardware description language specification
JP2862886B2 (ja) Ａｓｉｃ用計算機支援設計システム
US6120550A (en) Design file templates for implementation of logic designs
JP3571526B2 (ja) システム設計／評価ｃａｄシステムおよびそのプログラム記憶媒体
US8046735B1 (en) Transforming graphical objects in a graphical modeling environment
US7990375B2 (en) Virtual view schematic editor
US20060059447A1 (en) Integrated circuit design support apparatus, integrated circuit design support method, and integrated circuit design support program
US7079997B1 (en) IC behavior analysis system
US6675366B1 (en) System and method for disabling schematics
US7966590B2 (en) Circuit design data conversion apparatus, circuit design data conversion method, and computer product
US8074192B2 (en) Verification support apparatus, verification support method, and computer product
US6810508B1 (en) Method for automatically-remapping an HDL netlist to provide compatibility with pre-synthesis behavioral test benches
US7770113B1 (en) System and method for dynamically generating a configuration datasheet
US6704916B1 (en) Method and apparatus for optimizing placement and routing and recording medium for recording program for optimizing placement and routing
US6877140B1 (en) Method and system for generating a schematic representing bus structures
US7350162B2 (en) Structure analytic program
JP2974401B2 (ja) Ｌｓｉ設計支援装置
JP2522096B2 (ja) 半導体集積回路のレイアウト設計の検証方法
US20100218166A1 (en) Computer product, ip model generating apparatus, and ip model generating method
Nattrass et al. Some computer aided engineering system design principles
JP2005301498A (ja) 論理データ作成方法及び論理シミュレータ
JPH06215061A (ja) 半導体集積回路解析システム
Meyer CAD tool interchangeability through net list translation

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090128

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees