JP3011139B2 - 系切替方式 - Google Patents
系切替方式Info
- Publication number
- JP3011139B2 JP3011139B2 JP9181523A JP18152397A JP3011139B2 JP 3011139 B2 JP3011139 B2 JP 3011139B2 JP 9181523 A JP9181523 A JP 9181523A JP 18152397 A JP18152397 A JP 18152397A JP 3011139 B2 JP3011139 B2 JP 3011139B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- switching
- output
- frame pulse
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、例えばパルス通信
システムに用いられ、現用系と予備系の２系統を備え、
これら系の切替を行う系切替方式に関する。
システムに用いられ、現用系と予備系の２系統を備え、
これら系の切替を行う系切替方式に関する。
【０００２】
【従来の技術】この種の系切替方式として、例えば特開
平4-316234号公報に開示されるような２系統の出力クロ
ックを選択的に切替えるクロック切替方式がある。その
クロック切替方式の構成を図３に示す。
平4-316234号公報に開示されるような２系統の出力クロ
ックを選択的に切替えるクロック切替方式がある。その
クロック切替方式の構成を図３に示す。
【０００３】このクロック切替方式は、発振周波数が同
一のクロック発生回路１０１，１０２と、これらクロッ
ク発生回路１０１，１０２からの各クロックの位相差を
検出する位相差検出回路１０６と、この位相差検出回路
１０６からの位相差電圧に応じてクロック発生回路１の
出力を０〜２πラジアンの範囲で遅延させる遅延回路１
０７と、この遅延回路１０７からのクロックとクロック
発生回路２からのクロックを切替選択して出力するクロ
ック切替回路１０３と、このクロック切替回路１０３で
切替選択したクロックを１／Ｎ分周する分周器１０４と
からなる。
一のクロック発生回路１０１，１０２と、これらクロッ
ク発生回路１０１，１０２からの各クロックの位相差を
検出する位相差検出回路１０６と、この位相差検出回路
１０６からの位相差電圧に応じてクロック発生回路１の
出力を０〜２πラジアンの範囲で遅延させる遅延回路１
０７と、この遅延回路１０７からのクロックとクロック
発生回路２からのクロックを切替選択して出力するクロ
ック切替回路１０３と、このクロック切替回路１０３で
切替選択したクロックを１／Ｎ分周する分周器１０４と
からなる。
【０００４】クロック発生回路１０１，１０２は冗長系
を構成するもので、一方が現用系で、他方が予備系であ
る。これら回路からは図４（ａ），（ｂ）に示すような
クロックが出力される。クロック発生回路１０１，１０
２から出力されたクロックは位相差検出回路１０６にて
その位相差が検出され、クロック発生回路１０１から出
力されたクロックに対して、その位相差の電圧に基づい
て遅延回路１０７により０〜２πラジアンの範囲で遅延
が施され、図４（ｃ）に示すようなクロックが出力され
る。この遅延回路１０７による遅延により、各クロック
発生回路１０１から出力されたクロック間の位相差を最
小に抑えるようになっている。
を構成するもので、一方が現用系で、他方が予備系であ
る。これら回路からは図４（ａ），（ｂ）に示すような
クロックが出力される。クロック発生回路１０１，１０
２から出力されたクロックは位相差検出回路１０６にて
その位相差が検出され、クロック発生回路１０１から出
力されたクロックに対して、その位相差の電圧に基づい
て遅延回路１０７により０〜２πラジアンの範囲で遅延
が施され、図４（ｃ）に示すようなクロックが出力され
る。この遅延回路１０７による遅延により、各クロック
発生回路１０１から出力されたクロック間の位相差を最
小に抑えるようになっている。
【０００５】上記のようにして位相差が縮まった各クロ
ックは、クロック切替回路１０３にて選択的に切替出力
され（現用系および予備系のクロック切替が行われ）、
図４（ｄ）に示すようなクロックが出力される。そし
て、この切替出力されたクロックは、さらに１／Ｎ分周
器１０４により１／Ｎ分周され、図４（ｅ）に示すよう
なクロックになる。このように１／Ｎ分周されることに
より、切替前後のクロックの位相差がさらに１／Ｎに縮
まることになる。
ックは、クロック切替回路１０３にて選択的に切替出力
され（現用系および予備系のクロック切替が行われ）、
図４（ｄ）に示すようなクロックが出力される。そし
て、この切替出力されたクロックは、さらに１／Ｎ分周
器１０４により１／Ｎ分周され、図４（ｅ）に示すよう
なクロックになる。このように１／Ｎ分周されることに
より、切替前後のクロックの位相差がさらに１／Ｎに縮
まることになる。
【０００６】上記のように構成されるクロック切替方式
によれば、クロック発生回路の切替えに伴う位相変動を
最小限に抑え、クロックを基準にディジタル信号を処理
する場合のデータの欠落や重複が発生するのを低減する
ことができる。
によれば、クロック発生回路の切替えに伴う位相変動を
最小限に抑え、クロックを基準にディジタル信号を処理
する場合のデータの欠落や重複が発生するのを低減する
ことができる。
【０００７】上述のクロック切替方式の他、特開平5-13
6768号公報には、現用クロックと予備系クロックとの位
相の同期がとれているかを監視する回路を備える方式が
開示されている。このクロック切替方式では、２系統
（ＡＣＴ系、ＳＢＹ系）のクロックの出力を一定時間遅
らせる２系統の遅延回路を備え、さらに、２系統のクロ
ックの立上り位置を検出する立上り位置検出回路とこれ
ら検出回路にて検出された立上り位置が一致したときの
みパルスを出力する比較回路とこの比較回路の出力パル
スを検出する出力パルス検出回路とから構成される位相
同期監視部を備えた構成となっている。このクロック切
替方式では、位相同期回路の不備により同期がとれてい
ない場合には、クロック切替えをしないように位相同期
監視部によって制御される。
6768号公報には、現用クロックと予備系クロックとの位
相の同期がとれているかを監視する回路を備える方式が
開示されている。このクロック切替方式では、２系統
（ＡＣＴ系、ＳＢＹ系）のクロックの出力を一定時間遅
らせる２系統の遅延回路を備え、さらに、２系統のクロ
ックの立上り位置を検出する立上り位置検出回路とこれ
ら検出回路にて検出された立上り位置が一致したときの
みパルスを出力する比較回路とこの比較回路の出力パル
スを検出する出力パルス検出回路とから構成される位相
同期監視部を備えた構成となっている。このクロック切
替方式では、位相同期回路の不備により同期がとれてい
ない場合には、クロック切替えをしないように位相同期
監視部によって制御される。
【０００８】
【発明が解決しようとする課題】しかしながら、上述し
た従来のクロック切替方式には、それぞれ以下のような
問題がある。
た従来のクロック切替方式には、それぞれ以下のような
問題がある。
【０００９】特開平4-316234号公報および特開平5-1367
68号公報に記載の切替方式では、現用系と予備系間のク
ロックおよびフレームパルスの位相合わせは遅延回路を
用いて行われる。このような遅延回路を用いた系切替方
式では、位相ずれのＭＡＸ値は遅延回路の最大遅延量に
よって制限されるため、遅延回路に設定された最大遅延
量を超える位相ずれについては対応することができず、
拡張性に欠けるものとなっていた。
68号公報に記載の切替方式では、現用系と予備系間のク
ロックおよびフレームパルスの位相合わせは遅延回路を
用いて行われる。このような遅延回路を用いた系切替方
式では、位相ずれのＭＡＸ値は遅延回路の最大遅延量に
よって制限されるため、遅延回路に設定された最大遅延
量を超える位相ずれについては対応することができず、
拡張性に欠けるものとなっていた。
【００１０】また、遅延回路を用いて位相合わせを行う
場合、完全に位相ずれをなくすことはできないため、例
えば特開平5-136768号公報に記載の方式において現用系
から予備系への切替えがいずれか一方のクロックを基準
に交互に切替が行われるよな場合には、系を切替える度
にその位相ずれの分だけ遅延回路による位相調整が片側
方向（位相を進める方向または遅らせる方向）にどんど
んずれ込むことになり、その結果、遅延回路による調整
の範囲を超えてしまって、機能が正常に動作しなくなる
ことも考えられる。
場合、完全に位相ずれをなくすことはできないため、例
えば特開平5-136768号公報に記載の方式において現用系
から予備系への切替えがいずれか一方のクロックを基準
に交互に切替が行われるよな場合には、系を切替える度
にその位相ずれの分だけ遅延回路による位相調整が片側
方向（位相を進める方向または遅らせる方向）にどんど
んずれ込むことになり、その結果、遅延回路による調整
の範囲を超えてしまって、機能が正常に動作しなくなる
ことも考えられる。
【００１１】本発明の目的は、遅延回路を用いず、現用
系と予備系を切替る際にクロックに位相ずれが生じて
も、その位相ずれの影響のないクロックおよびフレーム
パルスを生成することができる、信頼性の高い系切替方
式を提供することにある。
系と予備系を切替る際にクロックに位相ずれが生じて
も、その位相ずれの影響のないクロックおよびフレーム
パルスを生成することができる、信頼性の高い系切替方
式を提供することにある。
【００１２】
【課題を解決するための手段】上記目的を達成するた
め、本発明の系切替方式は、現用クロック供給系と予備
クロック供給系の２系統を入力とし、これら系からのク
ロック供給を選択的に切替えるクロック切替手段を有す
る系切替方式において、前記クロック切替手段は、前記
現用クロック供給系から供給されるクロックおよびフレ
ームパルスと前記予備クロック供給系から供給されるク
ロックおよびフレームパルスとを選択出力する選択手段
と、入力制御電圧に応じて出力クロックの周波数を制御
する電圧制御発振器と、前記電圧制御発振器の出力を分
周して高周波数のクロックを出力する第１の分周器と、
前記第１の分周器の出力クロックを分周して低周波数の
クロックを出力する第２の分周器と、前記第２の分周器
の出力クロックと前記選択手段にて選択されたクロック
との位相を比較し、該比較結果から前記電圧制御発振器
を制御する制御電圧を得る位相比較手段と、前記第２の
分周器から出力された低周波数のクロックを用いて、前
記選択手段にて選択されたフレームパルスに同期した第
２のフレームパルスを生成する第１のフレームパルス生
成手段と、前記第１の分周器から出力された高周波数の
クロックを用いて、前記第２のフレームパルスと同期し
た第３のフレームパルスを生成する第２のフレームパル
ス生成手段と、を有し、前記第１の分周器から出力され
たクロックおよび前記第２のフレームパルス生成手段に
て生成されたフレームパルスを出力とすることを特徴と
する。
め、本発明の系切替方式は、現用クロック供給系と予備
クロック供給系の２系統を入力とし、これら系からのク
ロック供給を選択的に切替えるクロック切替手段を有す
る系切替方式において、前記クロック切替手段は、前記
現用クロック供給系から供給されるクロックおよびフレ
ームパルスと前記予備クロック供給系から供給されるク
ロックおよびフレームパルスとを選択出力する選択手段
と、入力制御電圧に応じて出力クロックの周波数を制御
する電圧制御発振器と、前記電圧制御発振器の出力を分
周して高周波数のクロックを出力する第１の分周器と、
前記第１の分周器の出力クロックを分周して低周波数の
クロックを出力する第２の分周器と、前記第２の分周器
の出力クロックと前記選択手段にて選択されたクロック
との位相を比較し、該比較結果から前記電圧制御発振器
を制御する制御電圧を得る位相比較手段と、前記第２の
分周器から出力された低周波数のクロックを用いて、前
記選択手段にて選択されたフレームパルスに同期した第
２のフレームパルスを生成する第１のフレームパルス生
成手段と、前記第１の分周器から出力された高周波数の
クロックを用いて、前記第２のフレームパルスと同期し
た第３のフレームパルスを生成する第２のフレームパル
ス生成手段と、を有し、前記第１の分周器から出力され
たクロックおよび前記第２のフレームパルス生成手段に
て生成されたフレームパルスを出力とすることを特徴と
する。
【００１３】上記の系切替方式において、前記クロック
切替手段は、前記位相比較手段における位相比較結果を
監視し、前記選択手段にて選択されたクロックと前記第
２の分周器の出力クロックとが完全に同期するまで、下
位装置に対し、当該クロック切替手段から出力されるク
ロックおよびフレームパルスに基づくデータの読み込み
を禁止する位相監視手段をさらに有するものであっても
よい。
切替手段は、前記位相比較手段における位相比較結果を
監視し、前記選択手段にて選択されたクロックと前記第
２の分周器の出力クロックとが完全に同期するまで、下
位装置に対し、当該クロック切替手段から出力されるク
ロックおよびフレームパルスに基づくデータの読み込み
を禁止する位相監視手段をさらに有するものであっても
よい。
【００１４】また、前記クロック切替手段を現用系と予
備系からなる冗長構成としてもよい。
備系からなる冗長構成としてもよい。
【００１５】さらに、前記クロック切替手段お現用系と
予備系からなる冗長構成とし、これら現用系および予備
系の各クロック切替手段の位相監視手段は、互いにリン
クし、それぞれの選択手段にて選択されたクロックと第
２の分周器の出力クロックとが完全に同期するまで、下
位装置に対して現用系のクロック切替手段からの入力と
予備系のクロック切替手段からの入力の切替えを禁止す
るように構成してもよい。
予備系からなる冗長構成とし、これら現用系および予備
系の各クロック切替手段の位相監視手段は、互いにリン
クし、それぞれの選択手段にて選択されたクロックと第
２の分周器の出力クロックとが完全に同期するまで、下
位装置に対して現用系のクロック切替手段からの入力と
予備系のクロック切替手段からの入力の切替えを禁止す
るように構成してもよい。
【００１６】さらに、前記位相比較手段を、前記第２の
分周器の出力クロックと前記選択手段にて選択されたク
ロックとの位相差が１８０度となるような制御電圧を得
るような構成としてもよい。
分周器の出力クロックと前記選択手段にて選択されたク
ロックとの位相差が１８０度となるような制御電圧を得
るような構成としてもよい。
【００１７】（作用）上記のとおりの本発明において
は、選択手段にて選択された基準となるクロック（現用
クロック供給系または予備クロック供給系から供給され
るクロック）と第１の分周器の出力クロック（クロック
切替手段の出力クロック）との同期は、第１の分周器の
出力クロックを分周した低周波数のクロック（第２の分
周器の出力クロック）と基準クロックとの同期をとるこ
とにより行われる。このように低周波数のクロックを用
いてその周波数を一時的に変動させることで、基準クロ
ックとの位相の同期をとるようになっているので、基準
クロックの切替えの際に位相飛びが発生しても、第１の
分周器の出力クロックの山の数が変動することなく位相
合わせを行うことができる。
は、選択手段にて選択された基準となるクロック（現用
クロック供給系または予備クロック供給系から供給され
るクロック）と第１の分周器の出力クロック（クロック
切替手段の出力クロック）との同期は、第１の分周器の
出力クロックを分周した低周波数のクロック（第２の分
周器の出力クロック）と基準クロックとの同期をとるこ
とにより行われる。このように低周波数のクロックを用
いてその周波数を一時的に変動させることで、基準クロ
ックとの位相の同期をとるようになっているので、基準
クロックの切替えの際に位相飛びが発生しても、第１の
分周器の出力クロックの山の数が変動することなく位相
合わせを行うことができる。
【００１８】また、選択手段にて選択された基準となる
フレームパルス（現用クロック供給系または予備クロッ
ク供給系から供給されるフレームパルス）に同期したフ
レームパルスの生成は、まず第１の分周器の出力クロッ
クをさらに分周した低周波数のクロック（第２の分周器
の出力クロック）を用いて位相を合わせた後、第１の分
周器の高周波数の出力クロックを用いてフレームパルス
を生成することにより行われるので、第１の分周器の高
周波数の出力クロックに数クロックの位相ずれが発生し
ても、その位相ずれは第２の分周器によって分周された
際に圧縮されることとなり、フレームパルスにその位相
ずれの影響は生じない。
フレームパルス（現用クロック供給系または予備クロッ
ク供給系から供給されるフレームパルス）に同期したフ
レームパルスの生成は、まず第１の分周器の出力クロッ
クをさらに分周した低周波数のクロック（第２の分周器
の出力クロック）を用いて位相を合わせた後、第１の分
周器の高周波数の出力クロックを用いてフレームパルス
を生成することにより行われるので、第１の分周器の高
周波数の出力クロックに数クロックの位相ずれが発生し
ても、その位相ずれは第２の分周器によって分周された
際に圧縮されることとなり、フレームパルスにその位相
ずれの影響は生じない。
【００１９】クロック切替手段を現用系と予備系からな
る冗長構成としたものにおいては、一方のクロック切替
手段が何等かの理由で使用不能になっても予備系のクロ
ック切替手段を使用できるので、より信頼性の高いもの
となる。さらに、各位相監視手段が互いにリンクしたも
のにおいては、現用系および予備系の各クロック切替手
段における基準クロックとの同期が完全にとれるまで、
下位装置に対して現用系のクロック切替手段からの入力
と予備系のクロック切替手段からの入力の切替えが禁止
されるので、下位装置が同期がとれていないクロックお
よびフレームパルスを基にデータの読み込みを行うこと
はない。
る冗長構成としたものにおいては、一方のクロック切替
手段が何等かの理由で使用不能になっても予備系のクロ
ック切替手段を使用できるので、より信頼性の高いもの
となる。さらに、各位相監視手段が互いにリンクしたも
のにおいては、現用系および予備系の各クロック切替手
段における基準クロックとの同期が完全にとれるまで、
下位装置に対して現用系のクロック切替手段からの入力
と予備系のクロック切替手段からの入力の切替えが禁止
されるので、下位装置が同期がとれていないクロックお
よびフレームパルスを基にデータの読み込みを行うこと
はない。
【００２０】
【発明の実施の形態】次に、本発明の実施形態について
図面を参照して説明する。
図面を参照して説明する。
【００２１】図１は、本発明の系切替方式の一実施形態
を示すブロック図である。本形態の系切替方式は、例え
ばActive系、Stanby系（以下、それぞれＡＣＴ系、ＳＢ
Ｙ系と記す。）の２系統の入力を備え、ＡＣＴ系（現用
系）とＳＢＹ系（予備系）の間で系の切替を行うための
クロック切替回路２，２’を備えている。クロック切替
回路２，２’は冗長構成で、本形態では、クロック切替
回路２が現用系、クロック切替回路２’が予備系として
用いられる。
を示すブロック図である。本形態の系切替方式は、例え
ばActive系、Stanby系（以下、それぞれＡＣＴ系、ＳＢ
Ｙ系と記す。）の２系統の入力を備え、ＡＣＴ系（現用
系）とＳＢＹ系（予備系）の間で系の切替を行うための
クロック切替回路２，２’を備えている。クロック切替
回路２，２’は冗長構成で、本形態では、クロック切替
回路２が現用系、クロック切替回路２’が予備系として
用いられる。
【００２２】クロック切替回路２は、ＡＣＴ系であるク
ロック供給系１から出力されたクロックＣＬＫ１および
フレームパルスＦＰ１とＳＢＹ系であるクロック供給系
１’から出力されたクロックＣＬＫ１’およびフレーム
パルスＦＰ１’とを選択的に出力するセレクタ２０と、
このセレクタ２０にて選択されたクロックを入力とし、
該入力信号に同期して発振するＰＬＯ（Phase Locked O
scillator）部３０と、セレクタ２０にて選択されたフ
レームパルスＦＰをＰＬＯ部３０にて発振されたクロッ
クに同期させるとともに頭合わせ（情報系列の前に付加
されている同期のための特殊符号（同期パターン）を入
力ＦＰと出力ＦＰとの間で合わせること）を行うための
ＦＰ位相合わせ部４０およびＦＰ発生器５０と、ＰＬＯ
部３０における引き込みが完了するまで下位装置３，
３’における現用系と予備系の切替えを禁止する位相監
視部６０とを備える。予備系のクロック切替回路２’も
このクロック切替回路２と同様の構成になっているた
め、ここではクロック切替回路２の構成について具体的
に説明する。
ロック供給系１から出力されたクロックＣＬＫ１および
フレームパルスＦＰ１とＳＢＹ系であるクロック供給系
１’から出力されたクロックＣＬＫ１’およびフレーム
パルスＦＰ１’とを選択的に出力するセレクタ２０と、
このセレクタ２０にて選択されたクロックを入力とし、
該入力信号に同期して発振するＰＬＯ（Phase Locked O
scillator）部３０と、セレクタ２０にて選択されたフ
レームパルスＦＰをＰＬＯ部３０にて発振されたクロッ
クに同期させるとともに頭合わせ（情報系列の前に付加
されている同期のための特殊符号（同期パターン）を入
力ＦＰと出力ＦＰとの間で合わせること）を行うための
ＦＰ位相合わせ部４０およびＦＰ発生器５０と、ＰＬＯ
部３０における引き込みが完了するまで下位装置３，
３’における現用系と予備系の切替えを禁止する位相監
視部６０とを備える。予備系のクロック切替回路２’も
このクロック切替回路２と同様の構成になっているた
め、ここではクロック切替回路２の構成について具体的
に説明する。
【００２３】セレクタ２０は、クロック供給系１，１’
から出力されるＡＣＴ信号，ＡＣＴ’信号に基づいてク
ロックを選択するようになっており、ＡＣＴ信号が入力
された場合にはクロックＣＬＫ１およびフレームパルス
ＦＰ１を選択し、ＡＣＴ’信号が入力された場合にはク
ロックＣＬＫ１’およびフレームパルスＦＰ１’を選択
する。
から出力されるＡＣＴ信号，ＡＣＴ’信号に基づいてク
ロックを選択するようになっており、ＡＣＴ信号が入力
された場合にはクロックＣＬＫ１およびフレームパルス
ＦＰ１を選択し、ＡＣＴ’信号が入力された場合にはク
ロックＣＬＫ１’およびフレームパルスＦＰ１’を選択
する。
【００２４】ＰＬＯ部３０は電圧制御発振器（ＶＣＯ）
３１と、該電圧制御発振器（ＶＣＯ）３１の出力を１／
Ｎ分周してクロックＣＬＫ２を出力する分周器３２と、
該分周器３２の出力クロックＣＬＫ２を１／Ｎ分周して
クロックＣＬＫ３を出力する分周器３３と、該分周器３
３の出力クロックＣＬＫ３とセレクタ２０にて選択され
たクロックとの位相を比較する位相比較部３４と、該位
相比較部３４の出力（位相情報）を入力とし、該入力位
相情報に基づく制御電圧を電圧制御発振器３１に出力す
るローパスフィルタ（ＬＰＦ）３５とから構成されてい
る。このＰＬＯ部３０では、クロックＣＬＫ１とクロッ
クＣＬＫ３の位相差が１８０度となるように電圧制御発
振器３１が制御される。
３１と、該電圧制御発振器（ＶＣＯ）３１の出力を１／
Ｎ分周してクロックＣＬＫ２を出力する分周器３２と、
該分周器３２の出力クロックＣＬＫ２を１／Ｎ分周して
クロックＣＬＫ３を出力する分周器３３と、該分周器３
３の出力クロックＣＬＫ３とセレクタ２０にて選択され
たクロックとの位相を比較する位相比較部３４と、該位
相比較部３４の出力（位相情報）を入力とし、該入力位
相情報に基づく制御電圧を電圧制御発振器３１に出力す
るローパスフィルタ（ＬＰＦ）３５とから構成されてい
る。このＰＬＯ部３０では、クロックＣＬＫ１とクロッ
クＣＬＫ３の位相差が１８０度となるように電圧制御発
振器３１が制御される。
【００２５】ＦＰ位相合わせ部４０は、分周器３３の出
力クロックＣＬＫ３およびセレクタ２０にて選択された
フレームパルスＦＰを入力とし、クロックＣＬＫ３を用
いてフレームパルスＦＰに同期したフレームパルスＦＰ
３を生成する。ＦＰ発生部５０は、ＦＰ位相合わせ部４
０にて生成されたフレームパルスＦＰ３および分周器３
２の出力クロックＣＬＫ２を入力とし、クロックＣＬＫ
２を用いてフレームパルスＦＰ３に同期したフレームパ
ルスＦＰ２を生成する。
力クロックＣＬＫ３およびセレクタ２０にて選択された
フレームパルスＦＰを入力とし、クロックＣＬＫ３を用
いてフレームパルスＦＰに同期したフレームパルスＦＰ
３を生成する。ＦＰ発生部５０は、ＦＰ位相合わせ部４
０にて生成されたフレームパルスＦＰ３および分周器３
２の出力クロックＣＬＫ２を入力とし、クロックＣＬＫ
２を用いてフレームパルスＦＰ３に同期したフレームパ
ルスＦＰ２を生成する。
【００２６】位相監視部６０は、位相比較部３４におけ
るクロックＣＬＫ３とセレクタ２０にて選択されたクロ
ックとの位相比較結果を基にＰＬＯ部３０の引き込み完
了を監視するもので、引き込みが完了するまで下位装置
３，３’に対し、当該クロック切替回路２から出力され
るクロックおよびフレームパルスに基づくデータの読み
込みを禁止する。
るクロックＣＬＫ３とセレクタ２０にて選択されたクロ
ックとの位相比較結果を基にＰＬＯ部３０の引き込み完
了を監視するもので、引き込みが完了するまで下位装置
３，３’に対し、当該クロック切替回路２から出力され
るクロックおよびフレームパルスに基づくデータの読み
込みを禁止する。
【００２７】上述のクロック切替回路２では、ＰＬＯ部
３０の分周器３２の出力クロックＣＬＫ２とＦＰ発生部
５０にて生成されたフレームパルスＦＰ２が出力され
る。同様に、クロック切替回路２’では、ＰＬＯ部３
０’の分周器３２’の出力クロックＣＬＫ２’とＦＰ発
生部５０’にて生成されたフレームパルスＦＰ２’が出
力される。これらクロック切替回路２，２’の出力（ク
ロック，フレームパルス）は、下位装置３，３’にそれ
ぞれ入力されており、各下位装置３，３’は位相監視部
６０，６０’からの制御に基づいて、各クロック切替回
路２，２’からの入力の切替が制御されるようになって
いる。本形態では、位相監視部６０，６０’はリンクし
ており、ＰＬＯ部３０，３０’の引き込みが完全に終了
するまで下位装置３，３’が入力切替を行わないように
制御される。
３０の分周器３２の出力クロックＣＬＫ２とＦＰ発生部
５０にて生成されたフレームパルスＦＰ２が出力され
る。同様に、クロック切替回路２’では、ＰＬＯ部３
０’の分周器３２’の出力クロックＣＬＫ２’とＦＰ発
生部５０’にて生成されたフレームパルスＦＰ２’が出
力される。これらクロック切替回路２，２’の出力（ク
ロック，フレームパルス）は、下位装置３，３’にそれ
ぞれ入力されており、各下位装置３，３’は位相監視部
６０，６０’からの制御に基づいて、各クロック切替回
路２，２’からの入力の切替が制御されるようになって
いる。本形態では、位相監視部６０，６０’はリンクし
ており、ＰＬＯ部３０，３０’の引き込みが完全に終了
するまで下位装置３，３’が入力切替を行わないように
制御される。
【００２８】次に、この系切替方式の具体的な動作につ
いて図２を参照して説明する。図２は、図１に示した系
切替方式の動作タイムチャートで、クロックＣＬＫ１お
よびフレームパルスＦＰ１に対してクロックＣＬＫ１’
およびフレームパルスＦＰ１’がクロックＣＬＫ２の約
２クロック分遅れている場合の系切替えの際の同期の様
子が示されている。
いて図２を参照して説明する。図２は、図１に示した系
切替方式の動作タイムチャートで、クロックＣＬＫ１お
よびフレームパルスＦＰ１に対してクロックＣＬＫ１’
およびフレームパルスＦＰ１’がクロックＣＬＫ２の約
２クロック分遅れている場合の系切替えの際の同期の様
子が示されている。
【００２９】現用系が用いられている状態（クロック供
給系１から各クロック切替回路２，２’にＡＣＴ信号が
出力されている状態）で、クロック供給系１’から各ク
ロック切替回路２，２’に対してＡＣＴ’信号が出力さ
れると、各クロック切替回路２，２’のセレクタ２０，
２０’はクロックＣＬＫ１’、フレームパルスＦＰ１’
を選択出力する。このとき、クロックＣＬＫ１’、フレ
ームパルスＦＰ１’は、図２に示すようにクロックＣＬ
Ｋ１、フレームパルスＦＰ１に対してクロックＣＬＫ２
の約２クロック分遅れており、位相飛びが発生する。
給系１から各クロック切替回路２，２’にＡＣＴ信号が
出力されている状態）で、クロック供給系１’から各ク
ロック切替回路２，２’に対してＡＣＴ’信号が出力さ
れると、各クロック切替回路２，２’のセレクタ２０，
２０’はクロックＣＬＫ１’、フレームパルスＦＰ１’
を選択出力する。このとき、クロックＣＬＫ１’、フレ
ームパルスＦＰ１’は、図２に示すようにクロックＣＬ
Ｋ１、フレームパルスＦＰ１に対してクロックＣＬＫ２
の約２クロック分遅れており、位相飛びが発生する。
【００３０】各クロック切替回路２，２’では、セレク
タ２０，２０’にてクロックＣＬＫ１’、フレームパル
スＦＰ１’が選択出力されると、各ＰＬＯ部３０，３
０’にてクロックＣＬＫ１’を基準にクロックＣＬＫ
３，ＣＬＫ３’との位相同期がとられると同時に、ＦＰ
位相合わせ部４０，４０’にてそのクロックＣＬＫ３，
ＣＬＫ３’を用いてフレームパルスＦＰ３，ＦＰ３’が
生成される。例えば、ＰＬＯ部３０にてクロックＣＬＫ
１’とクロックＣＬＫ３との位相を同期させる場合に
は、図２に示すようにクロックＣＬＫ３の位相が除々に
ずれてクロックＣＬＫ１’の位相に同期し、フレームパ
ルスＦＰ３の位相も除々にずれてこのクロックＣＬＫ３
の位相に同期する（クロックＣＬＫ３’およびフレーム
パルスＦＰ３’も同様）。このクロックＣＬＫ３，ＣＬ
Ｋ３’を用いて生成されるフレームパルスＦＰ３，ＦＰ
３’は、位相飛びに関係なく生成される。フレームパル
スＦＰ３，ＦＰ３’の位相が除々にずれると、この位相
ずれに応じてフレームパルスＦＰ２，ＦＰ２’の位相も
除々にずれて、それぞれクロックＣＬＫ３，ＣＬＫ３’
の位相に同期する。
タ２０，２０’にてクロックＣＬＫ１’、フレームパル
スＦＰ１’が選択出力されると、各ＰＬＯ部３０，３
０’にてクロックＣＬＫ１’を基準にクロックＣＬＫ
３，ＣＬＫ３’との位相同期がとられると同時に、ＦＰ
位相合わせ部４０，４０’にてそのクロックＣＬＫ３，
ＣＬＫ３’を用いてフレームパルスＦＰ３，ＦＰ３’が
生成される。例えば、ＰＬＯ部３０にてクロックＣＬＫ
１’とクロックＣＬＫ３との位相を同期させる場合に
は、図２に示すようにクロックＣＬＫ３の位相が除々に
ずれてクロックＣＬＫ１’の位相に同期し、フレームパ
ルスＦＰ３の位相も除々にずれてこのクロックＣＬＫ３
の位相に同期する（クロックＣＬＫ３’およびフレーム
パルスＦＰ３’も同様）。このクロックＣＬＫ３，ＣＬ
Ｋ３’を用いて生成されるフレームパルスＦＰ３，ＦＰ
３’は、位相飛びに関係なく生成される。フレームパル
スＦＰ３，ＦＰ３’の位相が除々にずれると、この位相
ずれに応じてフレームパルスＦＰ２，ＦＰ２’の位相も
除々にずれて、それぞれクロックＣＬＫ３，ＣＬＫ３’
の位相に同期する。
【００３１】上述のように各クロック切替回路２，２’
においては、クロックの切替えを行う場合には、電圧制
御発振器３１，３１’の出力を分周したクロックＣＬＫ
２，ＣＬＫ２’をさらに分周した低周波数のクロックＣ
ＬＫ３，ＣＬＫ３’とクロックＣＬＫ１’との位相合わ
せが行われる。この場合、クロックＣＬＫ１とクロック
ＣＬＫ１’との間に位相ずれがあっても、低周波数のク
ロックＣＬＫ３，ＣＬＫ３’ではその位相ずれが圧縮さ
れるので、高周波数のクロックＣＬＫ２，ＣＬＫ２’で
はクロックの山の数が変動することはない。よって、本
形態では、クロック切替えによって位相飛びが発生して
もその影響を受けないクロックＣＬＫの発生が可能であ
る。
においては、クロックの切替えを行う場合には、電圧制
御発振器３１，３１’の出力を分周したクロックＣＬＫ
２，ＣＬＫ２’をさらに分周した低周波数のクロックＣ
ＬＫ３，ＣＬＫ３’とクロックＣＬＫ１’との位相合わ
せが行われる。この場合、クロックＣＬＫ１とクロック
ＣＬＫ１’との間に位相ずれがあっても、低周波数のク
ロックＣＬＫ３，ＣＬＫ３’ではその位相ずれが圧縮さ
れるので、高周波数のクロックＣＬＫ２，ＣＬＫ２’で
はクロックの山の数が変動することはない。よって、本
形態では、クロック切替えによって位相飛びが発生して
もその影響を受けないクロックＣＬＫの発生が可能であ
る。
【００３２】また、本形態では、まず低周波数のクロッ
クＣＬＫ３，ＣＬＫ３’を用いてフレームパルスＦＰ
１’と同期したフレームパルスＦＰ３，ＦＰ３’を生成
した後、高周波数のクロックＣＬＫ２，ＣＬＫ２’を用
いてそのフレームパルスＦＰ３，ＦＰ３’と同期したフ
レームパルスＦＰ２，ＦＰ２’が生成されるので、クロ
ック切替え時の位相ずれが、この生成されたフレームパ
ルスＦＰ２，ＦＰ２’に影響することはない。したがっ
て、クロック切替の際に位相変動が起きても、フレーム
パルスＦＰ２，ＦＰ２’の１周期内におけるクロックＣ
ＬＫ２，２’のパルス数に変化は生じない。
クＣＬＫ３，ＣＬＫ３’を用いてフレームパルスＦＰ
１’と同期したフレームパルスＦＰ３，ＦＰ３’を生成
した後、高周波数のクロックＣＬＫ２，ＣＬＫ２’を用
いてそのフレームパルスＦＰ３，ＦＰ３’と同期したフ
レームパルスＦＰ２，ＦＰ２’が生成されるので、クロ
ック切替え時の位相ずれが、この生成されたフレームパ
ルスＦＰ２，ＦＰ２’に影響することはない。したがっ
て、クロック切替の際に位相変動が起きても、フレーム
パルスＦＰ２，ＦＰ２’の１周期内におけるクロックＣ
ＬＫ２，２’のパルス数に変化は生じない。
【００３３】また、本形態では、クロック切替回路２，
２’は冗長構成となっており、例えばクロック切替回路
２が何等かの理由で使用できなくなった場合には、クロ
ック切替回路２’を使用して系切替えを行うことができ
る。この場合、位相監視部６０，６０’にてＰＬＯ部３
０，３０’の引き込みが完全に終了するまで下位装置
３，３’が予備系のクロック切替回路２’への切替動作
を行わないように制御されるているので、ＰＬＯ部３
０，３０’の引き込みが完全にないうちに下位装置３，
３’が入力の切替え（クロック切替回路２からクロック
切替回路２’への入力切替）を行うことはない。
２’は冗長構成となっており、例えばクロック切替回路
２が何等かの理由で使用できなくなった場合には、クロ
ック切替回路２’を使用して系切替えを行うことができ
る。この場合、位相監視部６０，６０’にてＰＬＯ部３
０，３０’の引き込みが完全に終了するまで下位装置
３，３’が予備系のクロック切替回路２’への切替動作
を行わないように制御されるているので、ＰＬＯ部３
０，３０’の引き込みが完全にないうちに下位装置３，
３’が入力の切替え（クロック切替回路２からクロック
切替回路２’への入力切替）を行うことはない。
【００３４】（他の実施形態）上述した実施形態では、
クロック切替回路は冗長構成になっているが、クロック
切替回路は１つであってもよい。例えば、図１に示した
構成においてクロック切替回路１のみで構成されている
ものとしてもよい。この場合、位相監視部６０の動作と
しては、ＰＬＯ部３０における引き込みが完了するまで
下位装置３，３’に対し、当該クロック切替回路２から
出力されるクロックおよびフレームパルスに基づくデー
タの読み込みを禁止するだけとなる。
クロック切替回路は冗長構成になっているが、クロック
切替回路は１つであってもよい。例えば、図１に示した
構成においてクロック切替回路１のみで構成されている
ものとしてもよい。この場合、位相監視部６０の動作と
しては、ＰＬＯ部３０における引き込みが完了するまで
下位装置３，３’に対し、当該クロック切替回路２から
出力されるクロックおよびフレームパルスに基づくデー
タの読み込みを禁止するだけとなる。
【００３５】本実施形態においても、クロック切替えに
よって位相飛びが発生してもその影響を受けないクロッ
クＣＬＫの発生が可能である。また、クロック切替の際
に位相変動が起きても、フレームパルスＦＰ２の１周期
内におけるクロックＣＬＫ２のパルス数に変化は生じな
い。
よって位相飛びが発生してもその影響を受けないクロッ
クＣＬＫの発生が可能である。また、クロック切替の際
に位相変動が起きても、フレームパルスＦＰ２の１周期
内におけるクロックＣＬＫ２のパルス数に変化は生じな
い。
【００３６】
【発明の効果】以上説明したように構成されている本発
明によれば、現用クロック供給系から予備クロック供給
系へ切替えた際に位相ずれが生じても、その位相ずれの
影響のないクロックおよびフレームパルスを生成するこ
とができるので、信頼性の高い系切替方式を提供するこ
とができる。
明によれば、現用クロック供給系から予備クロック供給
系へ切替えた際に位相ずれが生じても、その位相ずれの
影響のないクロックおよびフレームパルスを生成するこ
とができるので、信頼性の高い系切替方式を提供するこ
とができる。
【図１】本発明の系切替方式の一実施形態を示すブロッ
ク図である。
ク図である。
【図２】図１に示した系切替方式の動作タイムチャート
である。
である。
【図３】特開平4-316234号公報に開示された従来の系切
替方式の構成を示すブロック図である。
替方式の構成を示すブロック図である。
【図４】図３に示した系切替方式における動作タイムチ
ャートである。
ャートである。
１，１’ クロック供給系 ２，２’ クロック切替回路 ３，３’ 下位装置 ２０，２０’ セレクタ ３０，３０’ ＰＬＯ部 ３１，３１’ 電圧制御発振器 ３２，３２’，３３，３３’ 分周器 ３４，３４’ 位相比較部 ３５，３５’ ローパスフィルタ（ＬＦＰ） ４０，４０’ ＦＰ位相合わせ部 ５０，５０’ ＦＰ発生器 ６０，６０’ 位相監視部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 7/00 G06F 1/04 303 H04L 1/22
Claims (5)
- 【請求項１】 現用クロック供給系と予備クロック供給
系の２系統を入力とし、これら系からのクロック供給を
選択的に切替えるクロック切替手段を有する系切替方式
において、 前記クロック切替手段は、 前記現用クロック供給系から供給されるクロックおよび
フレームパルスと前記予備クロック供給系から供給され
るクロックおよびフレームパルスとを選択出力する選択
手段と、 入力制御電圧に応じて出力クロックの周波数を制御する
電圧制御発振器と、 前記電圧制御発振器の出力を分周して高周波数のクロッ
クを出力する第１の分周器と、 前記第１の分周器の出力クロックを分周して低周波数の
クロックを出力する第２の分周器と、 前記第２の分周器の出力クロックと前記選択手段にて選
択されたクロックとの位相を比較し、該比較結果から前
記電圧制御発振器を制御する制御電圧を得る位相比較手
段と、 前記第２の分周器から出力された低周波数のクロックを
用いて、前記選択手段にて選択されたフレームパルスに
同期した第２のフレームパルスを生成する第１のフレー
ムパルス生成手段と、 前記第１の分周器から出力された高周波数のクロックを
用いて、前記第２のフレームパルスと同期した第３のフ
レームパルスを生成する第２のフレームパルス生成手段
と、を有し、 前記第１の分周器から出力されたクロックおよび前記第
２のフレームパルス生成手段にて生成されたフレームパ
ルスを出力とすることを特徴とする系切替方式。 - 【請求項２】 請求項１に記載の系切替方式において、 前記クロック切替手段は、 前記位相比較手段における位相比較結果を監視し、前記
選択手段にて選択されたクロックと前記第２の分周器の
出力クロックとが完全に同期するまで、下位装置に対
し、当該クロック切替手段から出力されるクロックおよ
びフレームパルスに基づくデータの読み込みを禁止する
位相監視手段をさらに有することを特徴とする系切替方
式。 - 【請求項３】 請求項１または請求項２に記載の系切替
方式において、 前記クロック切替手段を現用系と予備系からなる冗長構
成としたことを特徴とする系切替方式。 - 【請求項４】 請求項２に記載の系切替方式において、 前記クロック切替手段を現用系と予備系からなる冗長構
成とし、これら現用系および予備系の各クロック切替手
段の位相監視手段は、互いにリンクし、それぞれの選択
手段にて選択されたクロックと第２の分周器の出力クロ
ックとが完全に同期するまで、下位装置に対して現用系
のクロック切替手段からの入力と予備系のクロック切替
手段からの入力の切替えを禁止することを特徴とする系
切替方式。 - 【請求項５】 請求項１に記載の系切替方式において、 前記位相比較手段を、前記第２の分周器の出力クロック
と前記選択手段にて選択されたクロックとの位相差が１
８０度となるような制御電圧を得るよう構成したことを
特徴とする系切替方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9181523A JP3011139B2 (ja) | 1997-07-07 | 1997-07-07 | 系切替方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9181523A JP3011139B2 (ja) | 1997-07-07 | 1997-07-07 | 系切替方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1127247A JPH1127247A (ja) | 1999-01-29 |
| JP3011139B2 true JP3011139B2 (ja) | 2000-02-21 |
Family
ID=16102260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9181523A Expired - Fee Related JP3011139B2 (ja) | 1997-07-07 | 1997-07-07 | 系切替方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3011139B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102302854B1 (ko) * | 2020-01-20 | 2021-09-16 | 주식회사 알에프디앤씨 | 마이크로파 센서 장치 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003049356A1 (fr) * | 2001-11-30 | 2003-06-12 | Fujitsu Limited | Circuit de commutation de synchronisation et dispositif de noeud |
| US6839391B2 (en) * | 2002-01-08 | 2005-01-04 | Motorola, Inc. | Method and apparatus for a redundant clock |
-
1997
- 1997-07-07 JP JP9181523A patent/JP3011139B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102302854B1 (ko) * | 2020-01-20 | 2021-09-16 | 주식회사 알에프디앤씨 | 마이크로파 센서 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1127247A (ja) | 1999-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6359945B1 (en) | Phase locked loop and method that provide fail-over redundant clocking | |
| US5455840A (en) | Method of compensating a phase of a system clock in an information processing system, apparatus employing the same and system clock generator | |
| JP2003124806A (ja) | 逓倍クロック生成回路 | |
| JP3011139B2 (ja) | 系切替方式 | |
| KR200314154Y1 (ko) | 디피피엘엘에서 주파수와 위상 동시 보상 장치 | |
| JPH1117669A (ja) | 位相同期回路 | |
| JPH02100518A (ja) | デイジタル処理形位相同期発振器 | |
| JP3239945B2 (ja) | クロック切替調整方法及び回路 | |
| US5867545A (en) | Phase-locked loop circuit | |
| KR20000061197A (ko) | 복수의 위상동기루프를 이용한 클록 주파수 제어장치 및 방법 | |
| JP3655878B2 (ja) | Ｐｌｌ回路 | |
| JPH09307432A (ja) | Ｐｌｌ回路 | |
| JPH07170584A (ja) | クロック切替回路 | |
| JP2776334B2 (ja) | 位相同期回路 | |
| JPH07273648A (ja) | Ｐｌｌ回路 | |
| KR20000001673A (ko) | 클럭 동기 회로 | |
| JP3720552B2 (ja) | 二重化クロックの同期制御システム | |
| JP3424662B2 (ja) | クロック同期回路 | |
| JP2918943B2 (ja) | 位相同期回路 | |
| JP3160904B2 (ja) | 位相同期発振回路装置 | |
| JPH11154940A (ja) | クロック発生回路 | |
| JPH03240335A (ja) | フレーム位相同期回路 | |
| JP2002026725A (ja) | 位相同期回路 | |
| JP2000349624A (ja) | クロック発生装置 | |
| JP2001186018A (ja) | 入力クロック切替回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |