JP3009168B2 - Data processing device - Google Patents
Data processing deviceInfo
- Publication number
- JP3009168B2 JP3009168B2 JP2024548A JP2454890A JP3009168B2 JP 3009168 B2 JP3009168 B2 JP 3009168B2 JP 2024548 A JP2024548 A JP 2024548A JP 2454890 A JP2454890 A JP 2454890A JP 3009168 B2 JP3009168 B2 JP 3009168B2
- Authority
- JP
- Japan
- Prior art keywords
- storage device
- data
- extended storage
- data processing
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は、拡張記憶装置（ES）を備えたデータ処理装
置に関し、特に拡張記憶装置（ES）のデータの内容を完
全に保証する拡張記憶装置管理方式に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data processing device having an extended storage device (ES), and more particularly, to an extended storage device that completely guarantees the data content of the extended storage device (ES). Regarding the management method.
最近の半導体技術の著しい進歩により、大容量の半導
体記憶装置が経済的に得られるようになってきたことか
ら、データ処理装置に一時的なワークファイルメモリと
して機能する拡張記憶装置（ES）を設けたデータ処理装
置が提案されている。With the recent remarkable progress in semiconductor technology, large-capacity semiconductor storage devices have become economically available, so the data processing device is equipped with an extended storage device (ES) that functions as a temporary work file memory. A data processing device has been proposed.
この拡張記憶装置（ES）は、データ処理装置の中央処
理装置（IP）が発行する特定の命令により、主記憶装置
（MS）との間でデータ転送ができる。The extended storage device (ES) can transfer data to and from the main storage device (MS) according to a specific instruction issued by the central processing unit (IP) of the data processing device.
このような拡張記憶装置を開示した公知文献として
は、特開昭63−128454号、特開昭63−201745号及び特開
平１−169552号公報等が知られている。Known documents disclosing such an extended storage device include JP-A-63-128454, JP-A-63-201745, and JP-A-1-169552.
拡張記憶装置（ES）は、その容量が極めて多きく、例
えば2Gバイト程度の容量を持っている。The extended storage device (ES) has a very large capacity, for example, a capacity of about 2 GB.
一方、拡張記憶装置（ES）は、半導体記憶装置である
がゆえに停電が生じると、その記憶内容が失われてしま
う。On the other hand, when a power failure occurs because the extended storage device (ES) is a semiconductor storage device, its storage contents are lost.
このため、従来の拡張記憶装置（ES）を有するデータ
処理装置は、銀行の顧客データ等の重要データを扱うの
には不適当であり、この分野への適応において問題があ
った。For this reason, a data processing device having a conventional extended storage device (ES) is not suitable for handling important data such as bank customer data, and has a problem in adapting to this field.
本発明の目的は、拡張記憶装置（ES）の記憶内容をバ
ックアップして、データの保存の信頼性を向上させるこ
とにある。An object of the present invention is to improve the reliability of data storage by backing up the storage contents of an extended storage device (ES).
本発明の他の目的は、拡張記憶装置（ES）のバックア
ップ用の不揮発性記憶装置を設け、拡張記憶装置（ES）
と主記憶装置とがデータ転送していない期間において拡
張記憶装置（ES）の内容と不揮発性記憶装置の内容との
一致をとるデータ処理装置を提供することにある。Another object of the present invention is to provide a nonvolatile storage device for backup of an extended storage device (ES),
Another object of the present invention is to provide a data processing device that matches the contents of an extended storage device (ES) with the contents of a non-volatile storage device during a period when data is not transferred between the storage device and the main storage device.
本発明の他の目的は、拡張記憶装置（ES）の内容と不
揮発性記憶装置の内容とが一致していない部分のデータ
を保持するバッテリバックアップされた半導体記憶装置
をもち、停電が回復したとき、不揮発性記憶装置の内容
とバッテリバックアップされた半導体記憶装置の内容と
により、拡張記憶装置（ES）の内容を回復するデータ処
理装置を提供することにある。Another object of the present invention is to provide a battery-backed semiconductor storage device that retains data of a part where the contents of an extended storage device (ES) and the contents of a non-volatile storage device do not match, and when a power failure is recovered. Another object of the present invention is to provide a data processing device for restoring the contents of an extended storage device (ES) based on the contents of a nonvolatile storage device and the contents of a battery-backed up semiconductor storage device.
上記課題を解決するために、本発明は命令プロセッサ
と、記憶制御装置と、主記憶装置と、命令プロセッサの
指示により主記憶装置との間でデータを同期転送する拡
張記憶装置とを有するデータ処理装置において、 該データ処理装置はさらに、該拡張記憶装置よりも大
きいかあるいは等しい容量を有する不揮発性記憶装置を
有し、 該拡張記憶装置は、主記憶装置からデータの転送を受
けると、自己に書き込むのと並行して該不揮発性記憶装
置にもそのデータを書き込む第１の手段と、停電回復
に、該不揮発性記憶装置のデータを自己に書き込む第２
の手段とを有する。In order to solve the above-mentioned problem, the present invention provides a data processing method including an instruction processor, a storage control device, a main storage device, and an extended storage device for synchronously transferring data between the main storage device and the instruction processor. In the apparatus, the data processing device further includes a non-volatile storage device having a capacity larger than or equal to the expansion storage device, and the expansion storage device receives the transfer of data from the main storage device. A first means for writing the data in the nonvolatile storage device in parallel with the writing, and a second means for writing the data in the nonvolatile storage device to itself for power recovery.
Means.
また、不揮発性記憶装置の書き込み速度が、拡張記憶
装置の書き込み速度よりも遅いことを勘案して、本発明
によれば、さらに、拡張記憶装置は、バッテリバックア
ップされた複数のバッファと、拡張記憶装置に格納すべ
きデータを拡張記憶装置と並行して該バッファの一つに
書き込む第３の手段と、書き込みが終了したバッファか
らデータを読み出し該不揮発性記憶装置に書き込む第４
の手段とを有する。Further, taking into account that the writing speed of the nonvolatile storage device is slower than the writing speed of the extended storage device, according to the present invention, the extended storage device further comprises a plurality of battery-backed buffers, Third means for writing data to be stored in the device to one of the buffers in parallel with the extended storage device; and fourth means for reading data from the buffer in which writing has been completed and writing the data to the nonvolatile storage device.
Means.
また、バッファの内容が不揮発性記憶装置に転送し終
らないうちに停電が発生する場合に対処するため、本発
明では、停電回復時に、該複数のバッファの内不揮発性
記憶装置にデータを書き終わっていないバッファのデー
タを該拡張記憶装置に書き込む第５の手段を有する。Further, in order to cope with a case where a power failure occurs before the contents of the buffer are transferred to the nonvolatile storage device, in the present invention, at the time of recovery from the power failure, data is completely written to the nonvolatile storage device of the plurality of buffers. There is provided a fifth means for writing the data of the buffer which has not been written to the extended storage device.
本発明のこのような構成によれば、拡張記憶装置のデ
ータは、不揮発性記憶装置に退避されているために、停
電回復時において、不揮発性記憶装置のデータを拡張記
憶装置に回復することができる。According to such a configuration of the present invention, since the data in the extended storage device is saved in the non-volatile storage device, the data in the non-volatile storage device can be restored to the extended storage device at the time of power failure recovery. it can.
また、不揮発性記憶装置の書き込み速度が遅い場合で
も、拡張記憶装置と同じアクセス速度を有するバッテリ
バックアップされたバッファに並行にデータ書き込みが
行われるため、拡張記憶装置のアクセス速度が低下する
ことはない。Further, even when the writing speed of the nonvolatile storage device is slow, data is written in parallel to the battery-backed buffer having the same access speed as the extended storage device, so that the access speed of the extended storage device does not decrease. .
さらに、バッファのデータを不揮発性記憶装置に書き
込まないうちに停電が発生しても、バッファはバッテリ
バックアップされており、このデータを拡張記憶装置に
戻すことにより、拡張記憶装置のデータの回復ができ
る。Furthermore, even if a power failure occurs before the data in the buffer is written to the non-volatile storage device, the buffer is backed up by a battery, and the data in the expansion storage device can be recovered by returning this data to the expansion storage device. .
第１図は、本発明の実施例にかかるデータ処理装置の
要部を示したブロック図である。第１図において、デー
タ処理装置は、命令の実行を行う命令実行プロセッサ
（IP）10、記憶制御装置（SC）20、主記憶装置（MS）3
0、拡張記憶装置（ES）40、不揮発性記憶装置として磁
気ディスク装置50及び各種の10を制御するための10プロ
セッサ（IOP）60を具備している。拡張記憶装置（ES）4
0は、ページ単位にデータを記憶するものであり、2Gバ
イトの容量を有している。一方、磁気ディスク装置50
は、拡張記憶装置（ES）40と等しいかそれよりも大きい
容量を有するものであり、拡張記憶装置（ES）40と同じ
数だけのページ数のデータを記憶することができる。FIG. 1 is a block diagram showing a main part of a data processing device according to an embodiment of the present invention. In FIG. 1, a data processing device includes an instruction execution processor (IP) 10 for executing instructions, a storage control device (SC) 20, and a main storage device (MS) 3.
0, an extended storage device (ES) 40, a magnetic disk device 50 as a nonvolatile storage device, and a 10 processor (IOP) 60 for controlling various types 10 are provided. Extended storage (ES) 4
0 stores data in page units and has a capacity of 2 Gbytes. On the other hand, the magnetic disk drive 50
Has a capacity equal to or greater than that of the extended storage device (ES) 40, and can store data of the same number of pages as the extended storage device (ES) 40.
第2A図及び第2B図は、主記憶装置（MS）30と拡張記憶
装置（ES）40との間の同期転送命令の形式の一例を示す
ものである。尚、同期転送とは、命令プロセッサ（IP）
10の命令処理において、命令後で起動し、その命令実行
中にデータ転送を行うものである。このデータ転送の命
令処理が実行されると、データ転送の処理完了まで、命
令プロセッサ（IP）10は待ち状態となり、次の命令処理
が実行されない。このため、データ転送は命令実行と同
期して行われるので、これを同期転送と呼ぶのである。2A and 2B show an example of a format of a synchronous transfer instruction between the main storage device (MS) 30 and the extended storage device (ES) 40. Synchronous transfer means instruction processor (IP)
In the instruction processing of 10, the instruction is started after the instruction and the data is transferred during the execution of the instruction. When the instruction processing of this data transfer is executed, the instruction processor (IP) 10 waits until the data transfer processing is completed, and the next instruction processing is not executed. For this reason, since data transfer is performed in synchronization with instruction execution, this is called synchronous transfer.
データ転送命令は、第2A図に示すように、命令コード
と主記憶装置（MS）30上の１オペランドアドレスを生成
するインデックスレジスタX,ベースレジスタB,ディスプ
レイスメントＤを指定する形式となっている。主記憶装
置（MS）30で指定されるオペランドは、第2B図に示すよ
うに、３ワード（W0,W1,W2）から構成されている。具体
的には、オペランドの各ワードは、それぞれデータ転送
のための指示制御データか格納される。W0ワードには、
データ転送の種類、すなわち、主記憶装置（MS）30から
拡張記憶装置（ES）40かまたはその逆方向の転送かを示
すコマンド（Command）と、データ長（Ｌ）が格納され
る。W1ワードには、データ転送先またはデータ転送元の
拡張記憶装置（ES）40のアドレス（ES Address）が格
納され、また、W2ワードにはデータ転送先またはデータ
転送元の主記憶装置MS（30）のアドレス（MS Addres
s）が格納される。As shown in FIG. 2A, the data transfer instruction has a format for designating an instruction code and an index register X, a base register B, and a displacement D for generating one operand address on the main memory (MS) 30. . The operand specified by the main storage (MS) 30 is composed of three words (W0, W1, W2) as shown in FIG. 2B. Specifically, each word of the operand stores instruction control data for data transfer. The W0 word contains
The type of data transfer, that is, a command indicating whether data is transferred from the main storage device (MS) 30 to the extended storage device (ES) 40 or in the reverse direction, and a data length (L) are stored. The W1 word stores the address (ES Address) of the data transfer destination or data transfer source extended storage device (ES) 40, and the W2 word stores the data transfer destination or data transfer source main storage device MS (30). ) Address (MS Addres
s) is stored.
第３図に、拡張記憶装置（ES）40の詳細回路図を示
す。拡張記憶装置（ES）40には、命令プロセッサ（IP）
10からは、該命令プロセッサが主記憶装置（MS）30から
読み出したコマンド（Command），拡張記憶アドレス（E
S Address）およびデータ長（Ｌ）が与えられる。ま
た、書き込み要求のときにはデータも与えられる。FIG. 3 shows a detailed circuit diagram of the extended storage device (ES) 40. Instruction Processor (IP) for Extended Storage (ES) 40
From 10, a command (Command) read from the main storage device (MS) 30 by the instruction processor and an extended storage address (E
S Address) and data length (L). In addition, data is also given at the time of a write request.
デコーダ102は、コマンドをデコードして、書き込み
要求であれば線202に書き込み要求を表す信号を発生す
る。また、アクセス要求があれば線204にアクセス要求
を表す信号を発生させる。命令プロセッサ（IP）10から
のアドレス（ES Address）及びデータ長（Ｌ）は、線2
06を介してレジスタ110にセットされる。カウンタ112
は、レジスタ110のアドレスおよびデータ長が設定さ
れ、データ長分該アドレスを更新して順次拡張記憶装置
（ES）アドレスを発生し、線214に出力する。全データ
長についてアドレスを発生したのならば線215に終了信
号を発生する。Decoder 102 decodes the command and generates a signal on line 202 indicating a write request if it is a write request. If there is an access request, a signal indicating the access request is generated on a line 204. The address (ES Address) and data length (L) from the instruction processor (IP) 10 are represented by line 2
06 is set in the register 110. Counter 112
Sets the address and data length of the register 110, updates the address by the data length, sequentially generates an extended storage device (ES) address, and outputs it to the line 214. If an address has been generated for the entire data length, an end signal is generated on line 215.
線204のアドレスは、拡張記憶素子（ESD）120に与え
られるとともにバッファ群126にも与えられる。The address on line 204 is provided to extended storage element (ESD) 120 and to buffers 126.
R/W制御回路118は、デコーダ102からの線202,204の信
号に応じて、拡張記憶素子120へのデータのリード／ラ
イトを行う。データは線208を介して、主記憶装置（M
S）30とやりとりされる。The R / W control circuit 118 reads / writes data from / to the extended storage element 120 according to signals on the lines 202 and 204 from the decoder 102. The data is sent via line 208 to the main storage (M
S) Interacted with 30.
線202の書き込み要求信号は、カウンタ122にも与えら
れる。カウンタ122は、循環式のカウンタであり、書き
込み要求がある毎に１ずつ増加される。カウンタ122の
カウント数は、バッファ群126およびレジスタ群128に含
まれるバッファ及びレジスタの数に等しい。カウンタ12
2のカウント数は線128を介してバッファ群126及びバッ
ファ群128から夫々一つのバッファとレジスタを特定す
るのに使用される。The write request signal on line 202 is also provided to counter 122. The counter 122 is a cyclic counter, and is incremented by one each time a write request is issued. The count number of the counter 122 is equal to the number of buffers and registers included in the buffer group 126 and the register group 128. Counter 12
The count of 2 is used to identify one buffer and one register from buffer group 126 and buffer group 128 via line 128, respectively.
バッファ群126は、拡張記憶素子（ESD）と同じアクセ
ス速度を持つ素子で構成された少なくとも１ページ分の
容量を持つバッファを複数個（図においては４個）含む
バッファ群であり、線218の選択信号により一つのバッ
ファが選択される。夫々のバッファは、カウンタ112か
らの線214のカウント数をもとにアドレスが与えられ、
線208を介して、拡張記憶素子（ESD）120をバイパスし
て与えられるデータを指定されたアドレス位置に格納す
る。これにより、拡張記憶素子（ESD）120及びバッファ
群126にはデータが同時に書き込まれる。The buffer group 126 is a buffer group including a plurality of buffers (four in the figure) each having a capacity of at least one page and constituted by elements having the same access speed as the extended storage element (ESD). One buffer is selected by the selection signal. Each buffer is given an address based on the count on line 214 from counter 112,
Data provided bypassing the extended storage element (ESD) 120 via line 208 is stored at the specified address location. As a result, data is simultaneously written to the extended storage element (ESD) 120 and the buffer group 126.
レジスタ群128は、バッファ群126のバッファの数と等
しい数のレジスタを有し、それぞれのレジスタがバッフ
ァ群126のバッファに対応している。レジスタ群128は、
線218の選択信号により一つのバッファが選択され、レ
ジスタ110のデータ長（Ｌ）及びアドレス（ES Addres
s）が格納される。The register group 128 has the same number of registers as the number of buffers in the buffer group 126, and each register corresponds to a buffer in the buffer group 126. The register group 128 is
One buffer is selected by the selection signal on the line 218, and the data length (L) and address (ES Addres
s) is stored.
カウンタ124は、磁気ディスク装置50からのデータ格
納終了信号により、カウント数を１ずつ増加するカウン
タであり、カウンタ124のカウント数は、バッファ群126
およびレジスタ群128に含まれるバッファ及びレジスタ
の数に等しい。カウンタ124のカウント数は線223を介し
てバッファ群126及びレジスタ群128から夫々一つのバッ
ファとレジスタを特定するのに使用される。The counter 124 is a counter that increases the count by one in response to a data storage end signal from the magnetic disk device 50.
And the number of buffers and registers included in the register group 128. The count of the counter 124 is used to specify one buffer and one register from the buffer group 126 and the register group 128 via the line 223.
カウンタ124により指定されたバッファ群126のバッフ
ァからはデータが順次読出され、線224を介して磁気デ
ィスク装置50に与えられる。その際、レジスタ群128の
レジスタの一つが線223のカウント数により指定され、
線226を介して、データ長（Ｌ）及びアドレス（addres
s）を磁気ディスク装置にあたえる。磁気ディスク装置
は、バッファ群126からのデータを指定されたデータ長
（Ｌ）だけ記憶すると、データ格納終了信号を線222に
出力する。Data is sequentially read from the buffers of the buffer group 126 designated by the counter 124 and supplied to the magnetic disk device 50 via the line 224. At that time, one of the registers of the register group 128 is designated by the count number of the line 223,
A data length (L) and an address (addres
s) to the magnetic disk drive. After storing the data from the buffer group 126 for the specified data length (L), the magnetic disk device outputs a data storage end signal to the line 222.
これにより、バッファ群126からは、連続的にデータ
が磁気ディスク装置50に書き込まれることになる。As a result, data is continuously written to the magnetic disk device 50 from the buffer group 126.
比較回路130は、カウント122のカウント数とカウンタ
124のカウント数とをカウンタ122をカウントアップする
タイミングで比較する。これは、磁気ディスク装置50に
格納し終わっていないバッファに対して、新たなデータ
を書き込むのを防止するものであり、比較回路130から
の一致結果は、主記憶装置（MS）30への待機信号とな
る。The comparison circuit 130 determines the count number of the count 122 and the counter
The count value of 124 is compared with the timing at which the counter 122 counts up. This is to prevent new data from being written to a buffer that has not been completely stored in the magnetic disk device 50. The matching result from the comparison circuit 130 indicates that the data is in a standby state in the main storage device (MS) 30. Signal.
バッファ群のバッファ数が多いほど、このような待機
信号が出る確立を下げることができる。The larger the number of buffers in the buffer group, the lower the probability that such a standby signal will be generated.
次に、停電が起こった際について説明する。 Next, a case where a power failure occurs will be described.
ここにおいて、レジスタ110、カウンタ112,124,バッ
ファ群126及びレジスタ群128は、それぞれバッテリバッ
クアップされている。Here, the register 110, the counters 112 and 124, the buffer group 126, and the register group 128 are each backed up by a battery.
停電検出回路134は、停電が起ったことを検出し、回
復時に線236に検出信号を出力する。制御回路138は検出
信号に応答して、線234起動信号を発生する。また、制
御装置138は、線212に拡張記憶素子（ESD）120の回復信
号を発生する。この信号は、R/W制御回路212に対して、
拡張記憶素子（ESD）120に書き込み動作を行うよう指示
する。また、この信号はバッファ群126に対して、読み
出したデータの転送方向を磁気ディスク装置50ではなく
て拡張記憶素子（ESD）120の方へ送るように指示する。The power failure detection circuit 134 detects that a power failure has occurred, and outputs a detection signal to the line 236 at the time of recovery. Control circuit 138 generates a line 234 activation signal in response to the detection signal. The controller 138 also generates an extended storage element (ESD) 120 recovery signal on line 212. This signal is sent to the R / W control circuit 212.
Instruct the extended storage element (ESD) 120 to perform a write operation. Also, this signal instructs the buffer group 126 to transmit the transfer direction of the read data not to the magnetic disk device 50 but to the extended storage element (ESD) 120.
まず、磁気ディスク装置50は、線234に起動信号に応
答して、全データを線232を介して拡張記憶素子（ESD）
120に送出する。First, in response to the start signal on line 234, the magnetic disk drive 50 transfers all data via line 232 to an extended storage element (ESD).
Send to 120.
次に、線223を介して全データの転送を報告された制
御装置138は、線213を介し、カウンタ112に対して、カ
ウント途中であった場合に、そのカウント値を戻すよう
に制御する。また、線213の信号は、バッファ群126に対
して、カウンタ122のカウント値によりデータを読み出
すべきバッファを選択するよう指示する。カウンタ112
は、レジスタ110のデータを参照して、アドレスを発生
する。この結果、バッファ群126において、線208からの
データを格納途中であったバッファからデータが読み出
され、拡張記憶素子（ESD）120に記憶される。Next, the control device 138, which has been notified of the transfer of all data via the line 223, controls the counter 112 via the line 213 to return the count value when the counting is in progress. The signal on the line 213 instructs the buffer group 126 to select a buffer from which data is to be read based on the count value of the counter 122. Counter 112
Generates an address with reference to the data in the register 110. As a result, in the buffer group 126, data is read from the buffer that was in the process of storing the data from the line 208 and stored in the extended storage element (ESD) 120.
カウンタ112がカウント終了を線215に出力すると、制
御回路138は、線213を介しカウンタ112に対して通常の
カウントアップ動作を行うよう指示するとともに、バッ
ファ群126に対し、データを読み出すべきバッファをカ
ウント124により選択するよう指示する。When the counter 112 outputs the end of counting to the line 215, the control circuit 138 instructs the counter 112 to perform a normal count-up operation via the line 213, and instructs the buffer group 126 to specify a buffer from which data is to be read. Instruct the selection by the count 124.
カウンタ124は、バッファ群126及びレジスタ群128か
らそれぞれバッファとレジスタを選択する。選択された
レジスタに記憶されたデータ長（Ｌ）とアドレス（ES
Address）は線226を介して、マルチプレクサ139に与え
られる。マルチプレクサ139は、線212の信号により、線
226からの情報をレジスタ110に送る。The counter 124 selects a buffer and a register from the buffer group 126 and the register group 128, respectively. The data length (L) and address (ES) stored in the selected register
Address) is provided to multiplexer 139 via line 226. The multiplexer 139 outputs the signal
The information from 226 is sent to register 110.
レジスタ110は、カウンタ112のカウントダウン動作が
終了するとマルチプレクサ139からの情報をセットし、
カウンタ112に与える。カウンタ112はカウントアップ動
作を開始しアドレスを線214に発生する。これにより、
バッファ群126のデータは、拡張記憶素子（ESD）120に
書き込まれる。When the countdown operation of the counter 112 is completed, the register 110 sets information from the multiplexer 139,
This is given to the counter 112. Counter 112 initiates a count-up operation and generates an address on line 214. This allows
Data in the buffer group 126 is written to the extended storage element (ESD) 120.
カウンタ112が所定のデータ長分のカウントアップを
終了すると、線215に終了信号を出力するが、制御回路1
38は、この信号により、カウンタ124のカウント値の増
加を線217を介して指示する。この結果、次のバッファ
に対するデータの読み出しが行われる。When the counter 112 finishes counting up for a predetermined data length, it outputs an end signal to the line 215, but the control circuit 1
38 instructs the increase of the count value of the counter 124 via the line 217 by this signal. As a result, data is read from the next buffer.
比較回路140は、カウンタ122とカウンタ124のカウン
ト値を比較して、一致している場合は、バッファ群126
のデータを全て拡張記憶素子（ESD）120に戻したものと
判断して、回復終了信号を線230に出力する。The comparison circuit 140 compares the count values of the counter 122 and the counter 124, and if they match, the buffer group 126
Is determined to have been returned to the extended storage element (ESD) 120, and a recovery end signal is output to the line 230.
第４図は、制御回路138の詳細説明図である。制御回
路138はフリップフロップ151,152,153及び154のアンド
ゲート155から構成され、所定の制御信号を発生する。
すなわち、停電検出信号236の発生により、信号212を発
生し、拡張記憶素子（ESD）120回復時に信号212をリセ
ットする。また、停電検出信号236の発生により、信号2
34を発生し、磁気ディスク装置50の全データ転送完了し
たとき信号223に応答して、信号234をリセットする。ま
た、信号223が発生したとき、バッファ群126に書き込み
途中であったデータを拡張記憶素子（ESD）120に書き込
むため、信号213を発生し、書き込み終了時信号215に応
答して、信号213をリセットする。また、バッファ群126
に書き込み終了し磁気ディスク装置50にはまだ、データ
の書き込みが終了していないデータを拡張記憶素子（ES
D）120に書き込むため、信号217を発生する。また、全
データを回復したい、信号228に応答して、信号230を発
生させる。FIG. 4 is a detailed explanatory diagram of the control circuit 138. The control circuit 138 includes an AND gate 155 of the flip-flops 151, 152, 153 and 154, and generates a predetermined control signal.
That is, the signal 212 is generated by the generation of the power failure detection signal 236, and the signal 212 is reset when the extended storage element (ESD) 120 recovers. In addition, the generation of the power failure detection signal 236 causes the signal 2
34 is generated, and the signal 234 is reset in response to the signal 223 when all data transfer of the magnetic disk device 50 is completed. When the signal 223 is generated, a signal 213 is generated in order to write the data being written to the buffer group 126 to the extended storage element (ESD) 120, and the signal 213 is generated in response to the write end signal 215. Reset. Also, the buffer group 126
Is written to the magnetic disk device 50 and the data not yet written is written to the extended storage element (ES
D) Generate signal 217 to write to 120. Also, a signal 230 is generated in response to the signal 228, for which all data is to be recovered.
本発明によれば、停電時が発生したとしても、拡張記
憶装置（ES）の内容は不揮発性記憶装置に確保されてい
るので、拡張記憶装置（ES）の内容が回復でき、信頼性
の高いデータ処理装置を提供することができる。According to the present invention, even if a power failure occurs, the contents of the extended storage device (ES) are secured in the non-volatile storage device, so that the contents of the extended storage device (ES) can be recovered and the reliability is high. A data processing device can be provided.
また、本発明によれば、格調記憶装置（ES）への書き
込みと不揮発性記憶装置への書き込みが平行して行われ
るため、拡張記憶装置（ES）へのアクセス速度を維持し
たままで付記は生記憶装置にバックアップコピーをとる
ことができるという効果がある。Further, according to the present invention, since writing to the tonal storage device (ES) and writing to the non-volatile storage device are performed in parallel, the appendix is added while maintaining the access speed to the extended storage device (ES). There is an effect that a backup copy can be made in the raw storage device.
第１図は本発明のブロック図、第2A図及び第2B図は主記
憶装置（MS）30と拡張記憶装置（ES）40の間の転送命令
のフォーマット図、第３図は拡張記憶装置（ES）40の詳
細回路図、第４図は制御回路138の詳細回路図である。 10……命令プロセッサ、20……記憶制御装置、 30……主記憶装置、40……拡張記憶装置、 50……IOプロセッサ。FIG. 1 is a block diagram of the present invention, FIGS. 2A and 2B are format diagrams of a transfer instruction between a main storage (MS) 30 and an extended storage (ES) 40, and FIG. 3 is an extended storage ( ES) 40, and FIG. 4 is a detailed circuit diagram of the control circuit 138. 10 ... instruction processor, 20 ... storage controller, 30 ... main storage, 40 ... expansion storage, 50 ... IO processor.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−82700（ＪＰ，Ａ) 特開 平１−220050（ＪＰ，Ａ) 特開 昭61−201356（ＪＰ，Ａ) 特開 昭58−180000（ＪＰ，Ａ) 実開 平３−121440（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 12/16 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-59-82700 (JP, A) JP-A-1-20050 (JP, A) JP-A-61-201356 (JP, A) JP-A 58-82 180000 (JP, A) Hikaru 3-121440 (JP, U) (58) Fields surveyed (Int. Cl. 7 , DB name) G06F 12/16
Claims (4)
記憶装置と、命令プロセッサの指示により主記憶装置と
の間でデータを同期転送する拡張記憶装置とを有するデ
ータ処理装置において、 該データ処理装置はさらに、前記拡張記憶装置よりも大
きいかあるいは等しい容量を有する不揮発性記憶装置
と、バッテリバックアップされた複数のバッファとを有
し、 前記主記憶装置から前記拡張記憶装置へデータを転送す
る際、前記拡張記憶装に書き込むのと並行して前記複数
のバッファの一つにもそのデータを書き込む第１の手段
と、書き込みが終了したバッファからデータを読み出し
前記不揮発性記憶装置に書き込む第２の手段とを有する
ことを特徴とするデータ処理装置。1. A data processing apparatus comprising: an instruction processor; a storage control device; a main storage device; and an extended storage device for synchronously transferring data to and from the main storage device according to an instruction from the instruction processor. The apparatus further includes a nonvolatile storage device having a capacity larger than or equal to the expansion storage device, and a plurality of battery-backed buffers, and when transferring data from the main storage device to the expansion storage device. First means for writing the data to one of the plurality of buffers in parallel with writing to the extended storage device, and second means for reading data from the buffer for which writing has been completed and writing the data to the nonvolatile storage device And a data processing device.
て、停電回復時に、前記不揮発性記憶装置のデータを前
記拡張記憶装置に書き込む第３の手段を有することを特
徴としたデータ処理装置。2. The data processing apparatus according to claim 1, further comprising third means for writing data in said non-volatile storage device to said extended storage device upon recovery from power failure.
て、停電回復時に、前記不揮発性記憶装置にデータを書
き終わっていないバッファのデータを前記拡張記憶装置
に書き込む第４の手段を有することを特徴とするデータ
処理装置。3. The data processing apparatus according to claim 2, further comprising a fourth means for writing data in a buffer in which data has not been written to said nonvolatile storage device to said extended storage device at the time of recovery from power failure. A data processing device characterized by the above-mentioned.
て、停電回復時に、まず、不揮発性記憶装置のデータを
拡張記憶装置に転送した後、該第４の手段を起動する第
５の手段を有することを特徴とするデータ処理装置。4. The data processing device according to claim 3, wherein at the time of recovery from the power failure, first, the data in the nonvolatile storage device is transferred to the expansion storage device, and then the fourth means is activated. A data processing device comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2024548A JP3009168B2 (en) | 1990-02-05 | 1990-02-05 | Data processing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2024548A JP3009168B2 (en) | 1990-02-05 | 1990-02-05 | Data processing device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03229340A JPH03229340A (en) | 1991-10-11 |
| JP3009168B2 true JP3009168B2 (en) | 2000-02-14 |
Family
ID=12141208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2024548A Expired - Lifetime JP3009168B2 (en) | 1990-02-05 | 1990-02-05 | Data processing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3009168B2 (en) |
-
1990
- 1990-02-05 JP JP2024548A patent/JP3009168B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03229340A (en) | 1991-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4905196A (en) | Method and storage device for saving the computer status during interrupt | |
| US4092732A (en) | System for recovering data stored in failed memory unit | |
| US5109505A (en) | Semiconductor memory disk apparatus with backup device capable of being accessed immediately after power source is recovered | |
| JPS638835A (en) | Trouble recovery device | |
| US4419725A (en) | Cache/disk subsystem with tagalong copy | |
| JPH06250906A (en) | Backup/recovery system for data developed in main storage device | |
| JPS59167761A (en) | Computer system | |
| US4985826A (en) | Method and device to execute two instruction sequences in an order determined in advance | |
| JP3009168B2 (en) | Data processing device | |
| JPH01500935A (en) | Method and apparatus for executing two instruction sequences according to predetermined rankings | |
| JPH04311219A (en) | Data backup system | |
| JP3615250B2 (en) | Disk array device | |
| JPH10333961A (en) | Data base recovery system and computer-readable recording medium recording recovery program | |
| JP2713528B2 (en) | Uninterrupted expansion of storage capacity | |
| JP2716254B2 (en) | List vector processing device | |
| JPS62269256A (en) | Data storage system for semiconductor file | |
| JPH0258653B2 (en) | ||
| JPH06131123A (en) | External storage device for computer | |
| JPS58154043A (en) | Information processor | |
| JPH02156353A (en) | Control system for disk cache device | |
| JPH0421021A (en) | Data backup system for semiconductor disk device | |
| JPH0736761A (en) | On-line copying processing method with high reliability for external memory device | |
| JP2798492B2 (en) | List vector processing device | |
| JPH05250263A (en) | Virtual processor system and nonvolatile storage system | |
| JPS622335A (en) | Back-up processing system for file device |