Nothing Special   »   [go: up one dir, main page]

JP3008768B2 - バンプの形成方法 - Google Patents

バンプの形成方法

Info

Publication number
JP3008768B2
JP3008768B2 JP6001145A JP114594A JP3008768B2 JP 3008768 B2 JP3008768 B2 JP 3008768B2 JP 6001145 A JP6001145 A JP 6001145A JP 114594 A JP114594 A JP 114594A JP 3008768 B2 JP3008768 B2 JP 3008768B2
Authority
JP
Japan
Prior art keywords
cream solder
bump
solder
electrode
nucleus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6001145A
Other languages
English (en)
Other versions
JPH07201870A (ja
Inventor
忠彦 境
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=11493278&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3008768(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP6001145A priority Critical patent/JP3008768B2/ja
Priority to US08/371,433 priority patent/US5534127A/en
Publication of JPH07201870A publication Critical patent/JPH07201870A/ja
Application granted granted Critical
Publication of JP3008768B2 publication Critical patent/JP3008768B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/035—Paste overlayer, i.e. conductive paste or solder paste over conductive layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10992—Using different connection materials, e.g. different solders, for the same connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、基板やチップなどの電
子部品の表面に形成された電極上にバンプを形成するバ
ンプの形成方法に関するものである。
【０００２】
【従来の技術】電子部品を小型高密度化するための手段
として、電子部品の表面に電極をマトリクス状に多数個
形成し、この電極上にバンプ（突出電極）を形成する方
法が知られている。またバンプの形成方法として、スク
リーン印刷手段により電極上にクリーム半田を塗布した
後、電子部品を加熱炉で加熱することにより、クリーム
半田を溶融固化させてバンプを形成する方法が知られて
いる。
【０００３】
【発明が解決しようとする課題】スクリーン印刷手段に
よれば、バンプを低コストで作業性よく形成できる利点
があるが、クリーム半田をリフロー装置の加熱炉で加熱
して溶融させた際に、溶融したクリーム半田が流動して
相隣る電極上のクリーム半田同士が一体化し、過大なバ
ンプが生じたり、相隣る電極上のバンプ同士が短絡する
ブリッジを生じやすいという問題点があった。次に図３
（ａ），（ｂ），（ｃ）を参照しながらその理由を詳述
する。
【０００４】図３（ａ），（ｂ），（ｃ）は従来のバン
プの形成方法の説明図であって、バンプが形成される基
板の断面を示している。まず図３（ａ）に示すように、
基板１の表面に形成された電極２上にスクリーン印刷手
段によりクリーム半田３を塗布する。４は電極２の間に
形成されたレジスト膜である。クリーム半田３を塗布す
るスクリーン印刷手段としては、例えば特開平３−２０
０９９号公報に記載されたものが知られている。
【０００５】次にこの基板１をリフロー装置の加熱炉へ
送り、クリーム半田３を加熱処理する。リフロー装置と
しては、例えば特開平２−２６３５７０号公報に記載さ
れたものが知られている。図３（ｂ）はリフロー中の基
板の断面を示すものであって、図示するようにクリーム
半田３を加熱すると、クリーム半田３は溶融し、側方へ
流動化するため、図示するように相隣る電極２上のクリ
ーム半田３同士がつながってしまう。そして溶融したク
リーム半田３は半田内圧が低い側（本例では右側）へ次
第に吸い寄せられ（破線矢印参照）、図３（ｃ）におい
て実線で示すように右側の電極２上に過大なバンプ３ｄ
が生じたり、あるいは破線で示すように電極２上に不良
形状のバンプ３ｂとブリッジ３ｃが生じやすいものであ
る。
【０００６】しかし、近年は電子部品の高集積・高密度
化の要請から電極は次第に狭ピッチ化する傾向にあり、
またバンプが固着される相手方電子部品の電極にバンプ
をしっかり固着するためにはバンプの体積をより大きく
することが望ましいが、このように電極が狭ピッチ化す
るほどまたバンプの体積が大きくなるほど、上記問題点
は顕著化するものであった。また上記した問題点は、フ
リップチップを形成するために、ウエハから切り出され
たチップの電極上にバンプを形成する場合にも同様に生
じる。
【０００７】そこで本発明は上記従来方法の問題点を解
消し、電子部品の電極上に形状のよい、しかも体積の大
きいのバンプを確実に形成できるバンプの形成方法を提
供することを目的とする。
【０００８】
【課題を解決するための手段】このために本発明は、電
子部品の電極上に溶融した半田に対するヌレ性がこの電
極よりもよい素材にて球面を有するバンプの核を形成し
た後、スクリーン印刷手段によりこの核を覆うようにク
リーム半田を塗布し、次いでリフロー手段によりこのク
リーム半田を加熱して溶融固化させることにより、バン
プを形成するものである。
【０００９】
【作用】上記構成によれば、電子部品の表面に形成され
た電極上に予め核を形成し、この核を覆うようにクリー
ム半田を塗布した後、このクリーム半田をリフロー手段
により加熱して溶融させる際には、溶融したクリーム半
田は核の表面にしっかり吸い付けられ、したがってクリ
ーム半田が側方へ流動して相隣るクリーム半田がつなが
り、ブリッジが発生するようなことはなく、各電極上に
形状のよい、しかも体積の大きいのバンプを確実に形成
することができる。
【００１０】
【実施例】次に、図面を参照しながら本発明の一実施例
を説明する。図１（ａ），（ｂ），（ｃ），（ｄ），
（ｅ）は本発明の一実施例のバンプの形成方法の説明図
であって、工程順に示している。まず図１（ａ）に示す
ように、基板１の電極２上にスクリーン印刷手段により
クリーム半田３を塗布する。スクリーン印刷手段のスク
リーンマスクはその厚さを薄くしてあり、したがって電
極２上に塗布されたクリーム半田３の厚さＤは従来例で
ある図３（ａ）の場合よりもかなり薄く、したがってク
リーム半田３の塗布量は少ない。なおクリーム半田３の
塗布量を少なくするためには、スクリーンマスクのパタ
ーン孔の開孔面積を小さくしてもよい。
【００１１】次にこの基板１をリフロー装置の加熱炉へ
送り、基板１を加熱してクリーム半田３を溶融させる。
図１（ｂ）は加熱中のクリーム半田３を示しており、ク
リーム半田３は加熱されることにより溶融し流動化する
が、上述のようにクリーム半田３の量は少ないので、図
３（ｂ）に示す従来例のように、相隣る電極２上のクリ
ーム半田３がつながることはない。
【００１２】さらにリフローが進行するのにともない、
クリーム半田３は完全に溶融し、図１（ｃ）に示すよう
に溶融したクリーム半田３はヌレ性のよい電極２上に吸
い寄せられ、かつ自身の表面張力により球形化し、次い
で基板１を冷却することにより溶融したクリーム半田３
は球形のまま固化する。この固化した小さな球形のクリ
ーム半田３は球面を有するバンプの核となるものであ
り、以下、この小さく固化したクリーム半田３を核と呼
称する。
【００１３】次に図１（ｄ）に示すように、スクリーン
印刷手段により、この核３を覆うようにクリーム半田
３’を塗布する。このスクリーン印刷手段のスクリーン
マスクは、核３をクリーム半田３’で覆えるように、そ
の厚さは核３の高さよりも厚くしてある。
【００１４】次にこの基板１をリフロー装置の加熱炉へ
送り、基板１を加熱してクリーム半田３’を溶融させ
る。この場合、核３の素材は上述のようにクリーム半田
であり、新たにこれを覆うように塗布されたクリーム半
田３’と同材質であるので、核３と新たなクリーム半田
３’のヌレ性は電極２とのヌレ性よりもきわめて大き
く、しかも核３は球形であるのでその表面積は大きい。
このため溶融したクリーム半田３’は核３の全表面に吸
い付けられて側方へ流動しにくく、したがって図１
（ｅ）に示すように溶融したクリーム半田３’は核３の
表面にしっかり付着し、自身の表面張力によって球形に
形を整える。その後、溶融したクリーム半田３’は溶融
した核３と融合し、基板１を冷却して固化させれば、バ
ンプ３ａが完成する。
【００１５】以上のように本方法は、まず電極２上に小
さな核３を形成し、この核３を中心にして更にクリーム
半田３’を追加して塗布するようにしているので、体積
の大きいバンプ３ａを形成することができる。しかも溶
融した半田に対する核３のヌレ性は大きくかつ核３は球
形であってその表面積は大きいので、溶融したクリーム
半田３’をその全表面にしっかり吸い付けて側方へ流動
するのを抑制でき、したがって上述した従来例のように
過大なバンプやブリッジが生じることはなく、各電極２
上に形状のよい大形のバンプを確実に形成することがで
きる。
【００１６】図２（ａ）（ｂ）は本発明の他の実施例の
バンプの形成方法の説明図である。図２（ａ）におい
て、基板１の電極２上には電解メッキ手段などにより半
田プリコート部５が薄く（厚さＤ）形成されている。こ
の半田プリコート部５をフュージングにより溶融させ
て、図２（ｂ）に示す球面を有する半球状の核３を形成
する。これ以後は、図１（ｄ）（ｅ）と同様であって、
この核３を覆うクリーム半田３’をスクリーン印刷手段
により形成した後、リフロー装置の加熱炉で基板１を加
熱してクリーム半田３’を溶融させることによりバンプ
３ａを形成する。なお上記実施例は、電子部品として基
板１を例にとって説明したが、チップの電極上にバンプ
を形成するフリップチップの製造にも適用できるもので
ある。また核に半田を使用する場合、クリーム半田とこ
の核になる半田の融点は同じであっても異っていても差
しつかえはない。
【００１７】
【発明の効果】以上説明したように本発明は、電子部品
の電極上に、ヌレ性のよい素材にて核を形成し、次いで
この核を覆うようにクリーム半田を塗布した後、このク
リーム半田を溶融固化させてバンプを形成するようにし
ているので、クリーム半田が側方へ流動してブリッジが
生じるのを防止しながら、狭ピッチ化した電子部品の電
極上に形状のよいしかも体積の大きいバンプを確実に形
成することができる。特に、核は球面を有するのでその
表面積は大きく、したがってこの核を覆うように塗布さ
れて溶融したクリーム半田はこの全表面に吸い付けられ
るので、側方へ流動しにくく、したがってこの全表面に
しっかり付着し、自身の表面張力によって球形に形を整
えることにより、形状がよくしかも体積の大きいバンプ
を形成することができる。
【図面の簡単な説明】
【図１】（ａ）は本発明の一実施例のバンプの形成方法
の説明図 （ｂ）は本発明の一実施例のバンプの形成方法の説明図 （ｃ）は本発明の一実施例のバンプの形成方法の説明図 （ｄ）は本発明の一実施例のバンプの形成方法の説明図 （ｅ）は本発明の一実施例のバンプの形成方法の説明図
【図２】（ａ）は本発明の他の実施例のパンプの形成方
法の説明図 （ｂ）は本発明の他の実施例のパンプの形成方法の説明
図
【図３】（ａ）は従来のバンプの形成方法の説明図 （ｂ）は従来のバンプの形成方法の説明図 （ｃ）は従来のバンプの形成方法の説明図
【符号の説明】
１ 基板 ２ 電極 ３，３’ クリーム半田 ３ａ バンプ ５ 半田プリコート部

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】電子部品の表面に形成された電極上にバン
    プを形成する方法であって、電極上に溶融した半田に対
    するヌレ性がこの電極よりもよい素材にて球面を有する
    バンプの核を形成した後、スクリーン印刷手段によりこ
    の核を覆うようにクリーム半田を塗布し、次いでリフロ
    ー手段によりこのクリーム半田を加熱して溶融固化させ
    ることを特徴とするバンプの形成方法。
  2. 【請求項２】前記素材が半田であることを特徴とする請
    求項１記載のバンプの形成方法。
JP6001145A 1994-01-11 1994-01-11 バンプの形成方法 Expired - Fee Related JP3008768B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP6001145A JP3008768B2 (ja) 1994-01-11 1994-01-11 バンプの形成方法
US08/371,433 US5534127A (en) 1994-01-11 1995-01-11 Method of forming solder bumps on electrodes of electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6001145A JP3008768B2 (ja) 1994-01-11 1994-01-11 バンプの形成方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP27578099A Division JP3211817B2 (ja) 1999-09-29 1999-09-29 バンプの形成方法およびバンプ付き電子部品

Publications (2)

Publication Number Publication Date
JPH07201870A JPH07201870A (ja) 1995-08-04
JP3008768B2 true JP3008768B2 (ja) 2000-02-14

Family

ID=11493278

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6001145A Expired - Fee Related JP3008768B2 (ja) 1994-01-11 1994-01-11 バンプの形成方法

Country Status (2)

Country Link
US (1) US5534127A (ja)
JP (1) JP3008768B2 (ja)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6939173B1 (en) 1995-06-12 2005-09-06 Fci Americas Technology, Inc. Low cross talk and impedance controlled electrical connector with solder masses
TW267265B (en) * 1995-06-12 1996-01-01 Connector Systems Tech Nv Low cross talk and impedance controlled electrical connector
US6024584A (en) * 1996-10-10 2000-02-15 Berg Technology, Inc. High density connector
US6093035A (en) * 1996-06-28 2000-07-25 Berg Technology, Inc. Contact for use in an electrical connector
US6241535B1 (en) 1996-10-10 2001-06-05 Berg Technology, Inc. Low profile connector
US6042389A (en) * 1996-10-10 2000-03-28 Berg Technology, Inc. Low profile connector
SG71046A1 (en) 1996-10-10 2000-03-21 Connector Systems Tech Nv High density connector and method of manufacture
US6139336A (en) 1996-11-14 2000-10-31 Berg Technology, Inc. High density connector having a ball type of contact surface
JP3352352B2 (ja) * 1997-03-31 2002-12-03 新光電気工業株式会社 めっき装置、めっき方法およびバンプの形成方法
US5834995A (en) * 1997-05-01 1998-11-10 The United States Of America As Represented By The Secretary Of The Air Force Cylindrical edge microstrip transmission line
JPH1140936A (ja) * 1997-07-18 1999-02-12 Matsushita Electric Ind Co Ltd ソルダーバンプ形成法
US6012231A (en) * 1997-12-08 2000-01-11 Micron Technology, Inc. Soldered integrated circuit connections
US6255769B1 (en) * 1997-12-29 2001-07-03 Micron Technology, Inc. Field emission displays with raised conductive features at bonding locations and methods of forming the raised conductive features
US6324754B1 (en) * 1998-03-25 2001-12-04 Tessera, Inc. Method for fabricating microelectronic assemblies
JPH11307565A (ja) * 1998-04-24 1999-11-05 Mitsubishi Electric Corp 半導体装置の電極およびその製造方法ならびに半導体装置
US7059049B2 (en) 1999-07-02 2006-06-13 International Business Machines Corporation Electronic package with optimized lamination process
US6861345B2 (en) * 1999-08-27 2005-03-01 Micron Technology, Inc. Method of disposing conductive bumps onto a semiconductor device
JP3403677B2 (ja) * 1999-09-06 2003-05-06 マイクロ・テック株式会社 半田ボール形成方法
KR100415279B1 (ko) * 2001-06-26 2004-01-16 삼성전자주식회사 칩 적층 패키지 및 그 제조 방법
US8197561B2 (en) * 2001-10-10 2012-06-12 River Basin Energy, Inc. Process for drying coal
US7695535B2 (en) * 2001-10-10 2010-04-13 River Basin Energy, Inc. Process for in-situ passivation of partially-dried coal
US7253510B2 (en) * 2003-01-16 2007-08-07 International Business Machines Corporation Ball grid array package construction with raised solder ball pads
TW589727B (en) * 2003-06-30 2004-06-01 Advanced Semiconductor Eng Bumping structure and fabrication process thereof
US7297003B2 (en) * 2003-07-16 2007-11-20 Gryphics, Inc. Fine pitch electrical interconnect assembly
US7537461B2 (en) * 2003-07-16 2009-05-26 Gryphics, Inc. Fine pitch electrical interconnect assembly
WO2005011060A2 (en) * 2003-07-16 2005-02-03 Gryphics, Inc. Electrical interconnect assembly with interlocking contact system
WO2007072876A1 (ja) * 2005-12-20 2007-06-28 Ibiden Co., Ltd. プリント配線板の製造方法
JP4956609B2 (ja) 2006-03-20 2012-06-20 グリフィクス インコーポレーティッド ファインピッチ電気接続アセンブリのための複合端子
JP4963998B2 (ja) * 2007-03-28 2012-06-27 ローム株式会社 回路基板、半導体装置、及び半田バンプの形成方法
US8039960B2 (en) 2007-09-21 2011-10-18 Stats Chippac, Ltd. Solder bump with inner core pillar in semiconductor package
US8366485B2 (en) 2009-03-19 2013-02-05 Fci Americas Technology Llc Electrical connector having ribbed ground plate
US9057037B2 (en) 2010-04-20 2015-06-16 River Basin Energy, Inc. Post torrefaction biomass pelletization
US8956426B2 (en) 2010-04-20 2015-02-17 River Basin Energy, Inc. Method of drying biomass
EP2624034A1 (en) 2012-01-31 2013-08-07 Fci Dismountable optical coupling device
USD727268S1 (en) 2012-04-13 2015-04-21 Fci Americas Technology Llc Vertical electrical connector
US8944831B2 (en) 2012-04-13 2015-02-03 Fci Americas Technology Llc Electrical connector having ribbed ground plate with engagement members
USD727852S1 (en) 2012-04-13 2015-04-28 Fci Americas Technology Llc Ground shield for a right angle electrical connector
US9257778B2 (en) 2012-04-13 2016-02-09 Fci Americas Technology High speed electrical connector
USD718253S1 (en) 2012-04-13 2014-11-25 Fci Americas Technology Llc Electrical cable connector
US9543703B2 (en) 2012-07-11 2017-01-10 Fci Americas Technology Llc Electrical connector with reduced stack height
USD751507S1 (en) 2012-07-11 2016-03-15 Fci Americas Technology Llc Electrical connector
USD745852S1 (en) 2013-01-25 2015-12-22 Fci Americas Technology Llc Electrical connector
USD720698S1 (en) 2013-03-15 2015-01-06 Fci Americas Technology Llc Electrical cable connector
US10037957B2 (en) 2016-11-14 2018-07-31 Amkor Technology, Inc. Semiconductor device and method of manufacturing thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4950272A (en) * 1989-06-19 1990-08-21 Smirmaul Heinz J Surgical instrument and method for removing the lens of an eye
US5320272A (en) * 1993-04-02 1994-06-14 Motorola, Inc. Tin-bismuth solder connection having improved high temperature properties, and process for forming same

Also Published As

Publication number Publication date
US5534127A (en) 1996-07-09
JPH07201870A (ja) 1995-08-04

Similar Documents

Publication Publication Date Title
JP3008768B2 (ja) バンプの形成方法
JP3565047B2 (ja) 半田バンプの形成方法および半田バンプの実装方法
JP3500032B2 (ja) 配線基板及びその製造方法
JP2000031204A (ja) 半導体パッケージの製造方法
EP0559863A1 (en) Method for forming solder bump interconnections to a solder-plated circuit trace
JP3296130B2 (ja) 電子部品の半田付け方法
JPH05175275A (ja) 半導体チップの実装方法および実装構造
JP3211817B2 (ja) バンプの形成方法およびバンプ付き電子部品
JPH07212018A (ja) 基 板
JP3156483B2 (ja) バンプの形成方法
JP3146844B2 (ja) バンプの形成方法
JP3705152B2 (ja) 半田バンプの形成方法
JP3344049B2 (ja) 電子部品
JP4326410B2 (ja) 回路基板の製造方法
JP2001230537A (ja) ハンダバンプの形成方法
JPH07307341A (ja) バンプの形成方法
JPH06216298A (ja) リードフレームおよびその製造方法
JPH11346050A (ja) プリコート半田の形成方法
JP2000077841A (ja) 半田付け方法
JP3794766B2 (ja) 半田層形成方法
JP2000031632A (ja) プリコート半田の形成方法
JPH11214443A (ja) 半田バンプ形成方法
JPH08236921A (ja) 電子部品の半田付け方法
JPH10242148A (ja) 半田バンプの形成方法
JPH06216514A (ja) プリント回路基板

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071203

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081203

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091203

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091203

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101203

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees