Nothing Special   »   [go: up one dir, main page]

JP3093601B2 - Ceramic circuit board - Google Patents

Ceramic circuit board

Info

Publication number
JP3093601B2
JP3093601B2 JP07049723A JP4972395A JP3093601B2 JP 3093601 B2 JP3093601 B2 JP 3093601B2 JP 07049723 A JP07049723 A JP 07049723A JP 4972395 A JP4972395 A JP 4972395A JP 3093601 B2 JP3093601 B2 JP 3093601B2
Authority
JP
Japan
Prior art keywords
resistor
glass
circuit board
overcoat
ceramic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP07049723A
Other languages
Japanese (ja)
Other versions
JPH08153945A (en
Inventor
昌志 深谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP07049723A priority Critical patent/JP3093601B2/en
Priority to EP19950115134 priority patent/EP0704864B1/en
Priority to DE1995628802 priority patent/DE69528802T2/en
Publication of JPH08153945A publication Critical patent/JPH08153945A/en
Application granted granted Critical
Publication of JP3093601B2 publication Critical patent/JP3093601B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/065Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/02Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistors with envelope or housing

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明はオーバーコートガラスで
覆われた外部抵抗体を表面に有するセラミック回路基板
に関する。更に詳しくはトリミングによって得られた正
確な抵抗値を安定に維持する外部抵抗体を有するセラミ
ック回路基板に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ceramic circuit board having on its surface an external resistor covered with overcoat glass. More particularly, the present invention relates to a ceramic circuit board having an external resistor that stably maintains an accurate resistance value obtained by trimming.

【0002】[0002]

【従来の技術】集積回路に使用されるセラミック回路基
板において、多層回路基板の層間に設けられる内蔵抵抗
体の他に、セラミック回路基板の表面に印刷された導体
パターンと外部抵抗体などからなる回路が設けられ、セ
ラミック回路基板の高機能化、低コスト化に貢献してい
る。基板表面に抵抗体を形成する場合、一般的にはガラ
ス組成分に導電性物質を加えたものをペースト状にして
印刷し、焼結して抵抗体とする。この際、抵抗体の保護
や耐候性の向上を目的として、抵抗体をガラス系材料で
覆うように印刷し、焼成することによりオーバーコート
することも行われている。更に、レーザートリミングな
どの手法を用いて抵抗値が微調整される。
2. Description of the Related Art In a ceramic circuit board used for an integrated circuit, in addition to a built-in resistor provided between layers of a multilayer circuit board, a circuit comprising a conductor pattern printed on the surface of the ceramic circuit board, an external resistor, and the like. Are provided, contributing to higher performance and lower cost of the ceramic circuit board. When a resistor is formed on the surface of a substrate, generally, a resistor obtained by adding a conductive material to a glass composition to form a paste is printed and sintered to form a resistor. At this time, for the purpose of protecting the resistor and improving the weather resistance, overcoating is performed by printing the resistor with a glass-based material and baking the resistor. Further, the resistance value is finely adjusted using a technique such as laser trimming.

【0003】一般にセラミック回路基板に用いられる抵
抗体は、抵抗体を800〜900℃で焼成後、低融点の
オーバーコートガラスを印刷し、500〜600℃で焼
成する。しかしながら電子機器の小型化、高密度化に伴
いセラミック基板も高密度のための多層化、シリコンチ
ップ搭載のために低熱膨張化の傾向にある。このような
回路基板には低温焼成基板が用いられている。低温焼成
基板は多くの場合内層にAg,Cuが用いられていて、
その熱膨張収縮の回数を少なくし、信頼性の高い回路基
板を得るためには焼成回数はできる限り少なくする必要
がある。又、回路基板と熱膨張を合わせる為、オーバー
コートガラスも低熱膨張のガラスを用いる必要がある
が、低融点のガラスは耐候性の点で欠点がある。そのた
め抵抗体の焼成温度程度のガラスを用いざるを得ない。
従って、多層構造、あるいは低熱膨張のセラミック回路
基板にはオーバーコートと同時焼成の抵抗体を用いるの
が望ましいことになる。しかし、抵抗体とオーバーコー
トを同時に焼成すると、オーバーコートガラスが抵抗体
から発生する気泡を閉じ込め、焼結後の抵抗体内部に気
泡が残存する傾向がある。抵抗体中気泡はレーザートリ
ミング時にトリミング先端が気泡と非常に接近した場
合、トリミング先端と気泡との間にクラックが入り、抵
抗値の安定性のない抵抗体になるという問題点があっ
た。
Generally, a resistor used for a ceramic circuit board is fired at 800 to 900 ° C., printed with a low melting point overcoat glass, and fired at 500 to 600 ° C. However, with the miniaturization and high density of electronic devices, ceramic substrates also tend to be multilayered for high density and have low thermal expansion due to mounting of silicon chips. A low-temperature fired substrate is used for such a circuit board. Ag and Cu are often used for the inner layer of low-temperature fired substrates.
In order to reduce the number of thermal expansion and contraction and obtain a highly reliable circuit board, it is necessary to reduce the number of firings as much as possible. Further, in order to match the thermal expansion with the circuit board, it is necessary to use a glass having a low thermal expansion as the overcoat glass, but a glass having a low melting point has a drawback in terms of weather resistance. For this reason, it is inevitable to use glass whose temperature is about the firing temperature of the resistor.
Therefore, it is desirable to use an overcoat and a co-fired resistor for a ceramic circuit board having a multilayer structure or low thermal expansion. However, when the resistor and the overcoat are fired at the same time, the overcoat glass tends to trap bubbles generated from the resistor, and the bubbles tend to remain inside the sintered resistor. When the bubble in the resistor is very close to the bubble at the trimming tip during laser trimming, there is a problem that a crack is generated between the trimming tip and the bubble, and the resistor becomes a resistor having an unstable resistance value.

【0004】これを図によって説明すると、図1はセラ
ミック回路基板上に設けられた従来の外部抵抗体の平面
図であり、図2はその断面図である。セラミック基板の
表面1に金属ペーストなどを配線材料として印刷して表
面の導体パターン2が形成され、その一部が抵抗体への
電極となっている。抵抗体3はガラス成分に金属などの
導電材料を加えたものが用いられ、その上部を覆ってガ
ラス材料がオーバーコート4されている。そして、抵抗
体3とオーバーコート4とで外部抵抗体7が形成されて
いる。このオーバーコート4は個々の抵抗体3よりやや
広くなるように覆ってもよいし、複数の抵抗体3を導体
パターン2をも含めて広い面積にわたって一様に覆って
もよい。広い範囲をオーバーコートする場合には、必要
な個所にビアホールを設け、更に外部との導通を図るこ
ともできる。オーバーコート4と抵抗体3は同時焼成さ
れると、抵抗体内に発生した気泡6がオーバーコート4
が存在することによって外部へ逃げられなくなって内部
に閉じ込められた状態となっている。このような外部抵
抗体7をレーザートリミングすると図示されるようなト
リミング溝5がオーバーコート4と抵抗体3中に形成さ
れる。通常、レーザートリミングは抵抗値を測定しなが
ら行われるが、気泡6の存在はこのような精密なトリミ
ングを困難にするばかりでなく、トリミング溝の先端が
気泡6と接近した場合にはマイクロクラックが生ずるこ
とになる。また、トリミング中にはクラックが生じてい
なくても、気泡が原因となって製品として使用中にクラ
ックが発生することもある。このように抵抗体中の気泡
の存在は抵抗値を不正確にし、安定性のないものとして
いる。
FIG. 1 is a plan view of a conventional external resistor provided on a ceramic circuit board, and FIG. 2 is a sectional view thereof. A conductor pattern 2 on the surface is formed by printing a metal paste or the like as a wiring material on the surface 1 of the ceramic substrate, and a part of the conductor pattern 2 serves as an electrode to a resistor. The resistor 3 is formed by adding a conductive material such as a metal to a glass component, and the glass material is overcoated 4 so as to cover the upper part thereof. The external resistor 7 is formed by the resistor 3 and the overcoat 4. The overcoat 4 may be covered so as to be slightly wider than the individual resistors 3, or the plurality of resistors 3 may be covered uniformly over a wide area including the conductor pattern 2. When overcoating over a wide area, via holes can be provided at necessary places to further establish electrical continuity with the outside. When the overcoat 4 and the resistor 3 are fired at the same time, the bubbles 6 generated in the resistor become overcoated.
Is present and cannot escape to the outside, but is trapped inside. When such an external resistor 7 is laser-trimmed, a trimming groove 5 as shown is formed in the overcoat 4 and the resistor 3. Normally, laser trimming is performed while measuring the resistance value. However, the presence of the bubbles 6 not only makes such precise trimming difficult, but also causes microcracks when the tip of the trimming groove approaches the bubbles 6. Will happen. Further, even if no crack is generated during trimming, a crack may occur during use as a product due to bubbles. Thus, the presence of bubbles in the resistor makes the resistance value inaccurate and renders it unstable.

【0005】[0005]

【発明が解決しようとする課題】本発明の目的は、抵抗
体が気泡をほとんど含有せず、かつ、抵抗体と同時焼成
されたオーバーコートを有する外部抵抗体付きセラミッ
ク回路基板を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a ceramic circuit board with an external resistor, in which the resistor hardly contains air bubbles and which has an overcoat co-fired with the resistor. is there.

【0006】[0006]

【課題を解決するための手段】本発明者らは鋭意検討の
結果、抵抗体とオーバーコートガラスが特定の関係を有
する時に上記目的が達成されることを見出し本発明に至
った。 即ち、本発明は下記の(1)〜(4)の構成のセラミッ
ク回路基板である。(1)抵抗体とオーバーコートガラ
スとを同時焼成してなる外部抵抗体を有するセラミック
回路基板において、上記抵抗体に含まれるAg系成分の
含有量が0〜1%であり、該抵抗体のガラスの屈伏点が
上記オーバーコートガラスの屈伏点未満であることを特
徴とするセラミック回路基板。(2)抵抗体とオーバーコートガラスとを同時焼成して
なる外部抵抗体を有するセラミック回路基板において、
上記抵抗体がAg系成分を1%以上含有し、該抵抗体の
ガラスの屈伏点の10℃低い温度が、上記オーバーコー
トガラスの屈伏点未満であることを特徴とするセラミッ
ク回路基板。(3) 上記抵抗体のガラス成分がCaO−Al23−S
iO2−B23系ガラスであることを特徴とする前記
(1)又は(2)記載のセラミック回路基板。(4) 上記オーバーコートガラスの成分がCaO−Al
23−SiO2−Cr23−B23系ガラス粉末60〜
90重量%とアルミナ粉末10〜40重量%を含有し、
かつガラスの屈伏点が720〜740℃であることを特
徴とする前記(1)又は(2)記載のセラミック回路基
板。
Means for Solving the Problems As a result of intensive studies, the present inventors have found that the above object is achieved when the resistor and the overcoat glass have a specific relationship, and have reached the present invention. That is, the present invention is a ceramic circuit board having the following configurations (1) to (4) . (1) Resistor and overcoat glass
With external resistor made by co-firing
In the circuit board, the content of the Ag-based component contained in the resistor is 0 to 1%, and the sag point of the glass of the resistor is less than the sag point of the overcoat glass. substrate. (2) Simultaneous firing of resistor and overcoat glass
A ceramic circuit board having an external resistor
A ceramic circuit board, wherein the resistor contains 1% or more of an Ag-based component, and the temperature of the resistor, which is lower by 10 ° C. than the glass deformation point, is lower than the deformation point of the overcoat glass. (3) the glass component of the resistor is CaO-Al 2 O 3 -S
wherein which is a iO 2 -B 2 O 3 based glass
The ceramic circuit board according to (1) or (2) . (4) The component of the overcoat glass is CaO-Al
2 O 3 -SiO 2 -Cr 2 O 3 -B 2 O 3 based glass powder 60
Containing 90% by weight and 10 to 40% by weight of alumina powder,
The glass circuit board according to the above (1) or (2), wherein the glass has a sag point of 720 to 740 ° C.

【0007】本発明によって、オーバーコートガラスと
抵抗体を同時焼成しても、抵抗体に気泡が残留せず、低
気泡性抵抗体が得られる理由は、第一に、Ag系成分の
含有量が0〜1%であり、オーバーコートの屈伏点より
抵抗体のガラスが低い屈伏点を持つようにすることによ
り、抵抗体の焼結を早くし、発生した気泡をオーバーコ
ートガラス側に逃がすからであり、第二に、抵抗体にR
uO2系やBi2Ru27系の電気抵抗成分に加えてAg
1%以上積極的に添加することにより、Agがこの抵
抗体材料と組み合わされて焼結を促進し、上記と同様に
抵抗体の焼結を早くして発生した気泡をオーバーコート
ガラス側に逃がすからである。この場合は、抵抗体のガ
ラスの屈伏点の10℃低い温度が、上記オーバーコート
ガラスの屈伏点より低くなるようにする。なお、本発明
において用いる屈伏点とは、ガラス材料を加温するにつ
れて、ほぼ直線的に熱膨張率も上昇するが、ある温度で
この上昇が止まり低下に転じる時のガラスの軟化温度に
相当するものである。この熱膨張率の測定方法自体は日
本工業規格に定められている。
According to the present invention, even when the overcoat glass and the resistor are co-fired, no bubbles remain in the resistor and a low-bubble resistor can be obtained. Is 0 to 1%, and by making the glass of the resistor have a lower deformation point than the deformation point of the overcoat, sintering of the resistor is accelerated and bubbles generated are released to the overcoat glass side. And secondly, R
In addition to the electric resistance component of uO 2 system and Bi 2 Ru 2 O 7 system, Ag
Ag is combined with this resistor material to promote sintering by positively adding 1% or more of, and the sintering of the resistor is accelerated in the same manner as described above, and bubbles generated are generated on the overcoat glass side. Because they let go. In this case, the resistor
The temperature 10 ° C lower than the yield point of the lath
It should be lower than the yield point of glass. The yield point used in the present invention, as the glass material is heated, the coefficient of thermal expansion increases almost linearly, but corresponds to the softening temperature of the glass when the increase stops at a certain temperature and starts to decrease. Things. The method of measuring the coefficient of thermal expansion itself is defined in Japanese Industrial Standards.

【0008】本発明のセラミック回路基板としては、セ
ラミックを絶縁体として使用するものであれば単層でも
多層でもよく、多層のセラミック回路基板の場合はその
製法として、グリーンシート積層法、グリーンシート印
刷法が挙げられる。又、基板の片面のみの回路基板でも
両面回路基板でもよい。本発明に用いられるセラミック
材料としては特に限定されず、アルミナ(Al23)、
窒化アルミニウム(AlN)や炭化ケイ素(SiC)及
びこれらを主成分とする各種セラミックが挙げる。又、
アルミナ粉末にガラス粉末を混入した低温焼成セラミッ
クも用いることができる。内層に用いられる導体材料は
基板材料によって異なり、アルミナや窒化アルミニウム
ではモリブデンやタングステンのような高融点金属が使
われる。比較的低温で焼成できる基板材料のときは、
金、銀、銀−パラジウム合金、銅、ニッケルなどの金属
が用いられる。セラミックグリーンシートと配線用導体
ペーストを同時焼成する同時焼成セラミック回路基板の
一つに、WやMoをアルミナまたは窒化アルミ等の基板
の配線用導体として使用し、導体が酸化しないように還
元雰囲気で同時焼成するセラミック回路基板がある。し
かしながら、酸化雰囲気で焼成する必要のある信頼性の
高いRuO2系やBi2Ru27系の抵抗を形成しようと
すると導体が酸化してしまうという問題がある。
The ceramic circuit board of the present invention may be a single layer or a multilayer as long as it uses ceramic as an insulator. In the case of a multilayer ceramic circuit board, the manufacturing method thereof is a green sheet laminating method, a green sheet printing. Law. Further, a circuit board having only one side of the board or a double-sided circuit board may be used. The ceramic material used in the present invention is not particularly limited, and may be alumina (Al 2 O 3 ),
Examples include aluminum nitride (AlN), silicon carbide (SiC), and various ceramics containing these as main components. or,
A low-temperature fired ceramic in which glass powder is mixed with alumina powder can also be used. The conductor material used for the inner layer depends on the substrate material, and alumina or aluminum nitride uses a high melting point metal such as molybdenum or tungsten. When the substrate material can be fired at a relatively low temperature,
Metals such as gold, silver, silver-palladium alloy, copper, and nickel are used. One of the co-fired ceramic circuit boards, which simultaneously fires the ceramic green sheet and the wiring conductor paste, uses W or Mo as a wiring conductor of a substrate such as alumina or aluminum nitride in a reducing atmosphere so that the conductor is not oxidized. There are co-fired ceramic circuit boards. However, when a highly reliable RuO 2 -based or Bi 2 Ru 2 O 7 -based resistor which needs to be fired in an oxidizing atmosphere is formed, there is a problem that the conductor is oxidized.

【0009】これに対して、Ag、Ag−Pd、Ag−
Pt、Ag−Pd−Ptなどの導通抵抗が小さく、酸化
焼成が可能なAg系導体を使用し、これらの導体材料の
融点(900〜1200℃)以下で焼成できるセラミッ
ク材料を絶縁体として用いた低温焼成セラミック多層配
線基板が開発されており、本発明のセラミック基板とし
て特に好ましい。一般に約1200℃以下で焼成される
セラミック基板を低温焼成セラミック基板といい、導体
として内層および表層にAg系またはCu系等が用いら
れる。このように低温焼成セラミック絶縁体材料として
は、内蔵する例えばAg系導体材料の融点よりも低い温
度で焼成できるものを使用するのが好ましい。Ag導体
やPdおよびPtの含有率の低いAg合金系導体を使用
する場合には、それらの多層に形成される金属の融点が
約900〜1200℃と低いので、800〜1100℃
で焼成できる材料を使用する必要があり、代表的なもの
としては、ホウケイ酸ガラスやさらに数種類の酸化物
(例えばMgO,CaO,Al23,PbO,K2O,
Na2O,ZnO,Li2Oなど)を含むガラス粉末とア
ルミナ、石英などのセラミック粉末の混合物を原料とす
るものや、コージエライト系、αスポジュメン系の結晶
化が生じるガラス粉末を原料とするものがある。
On the other hand, Ag, Ag-Pd, Ag-
Ag-based conductors such as Pt and Ag-Pd-Pt, which have low conduction resistance and can be oxidized and fired, were used, and a ceramic material which could be fired at a melting point (900 to 1200 ° C.) or lower of these conductor materials was used as an insulator. Low-temperature fired ceramic multilayer wiring boards have been developed and are particularly preferred as the ceramic substrate of the present invention. Generally, a ceramic substrate fired at about 1200 ° C. or lower is referred to as a low-temperature fired ceramic substrate, and an Ag-based or Cu-based material is used for the inner layer and the surface layer as conductors. As described above, as the low-temperature fired ceramic insulator material, it is preferable to use a material that can be fired at a temperature lower than the melting point of, for example, an Ag-based conductor material contained therein. When an Ag conductor or an Ag alloy-based conductor having a low content of Pd and Pt is used, the melting point of the metal formed in such a multilayer is as low as about 900 to 1200 ° C., and thus 800 to 1100 ° C.
It is necessary to use a material that can be fired by borosilicate glass, and typical examples thereof include borosilicate glass and several types of oxides (eg, MgO, CaO, Al 2 O 3 , PbO, K 2 O,
Na 2 O, ZnO, Li 2 O, etc.) and a mixture of glass powder and a ceramic powder such as alumina or quartz as a raw material, or a glass powder in which cordierite-based or α-spodumene-based crystallization occurs. There is.

【0010】かかる材料は上記のように単層としても用
いることができるが、積層して多層基板とするために
は、グリーンシートを使用したグリーンシート積層法が
用いられる。例えば、セラミック絶縁体材料粉末に溶
剤、樹脂等を加え、ドクターブレード法により成形し、
厚み0.1〜0.5mm程度のグリーンシートを得る。
そして必要な配線パターンをAg、Ag−Pd、Ag−
Pt、Ag−Pd−Ptなどの導体材料ペーストを使用
してスクリーン印刷する。また、他の導体層が接続でき
るように、打ち抜き金型やパンチングマシーンでグリー
ンシートに0.1〜2.0mmφ程度の貫通スルーホー
ルを形成する。配線用ビアホールにはAg系導体材料を
充填しておく。同様の方法で回路を形成するのに必要な
だけ、他のグリーンシートにも配線パターンを印刷す
る。これらのグリーンシートを各グリーンシートに穴明
けした位置決め穴を用いて正確に積層した後、80〜1
50℃、10〜250kg/cm2の条件で熱圧着し一
体化する。回路に内部抵抗を含む場合には、酸化雰囲気
で焼成されるRuO2,Bi2Ru27系の抵抗を形成す
る。その場合には抵抗用電極とともに内層用グリーンシ
ートに印刷しておく。
Although such a material can be used as a single layer as described above, a green sheet laminating method using a green sheet is used for laminating a multilayer substrate. For example, a solvent, a resin, and the like are added to the ceramic insulator material powder, and molded by a doctor blade method,
A green sheet having a thickness of about 0.1 to 0.5 mm is obtained.
The necessary wiring patterns are defined as Ag, Ag-Pd, Ag-
Screen printing is performed using a conductive material paste such as Pt or Ag-Pd-Pt. Further, a through-hole of about 0.1 to 2.0 mmφ is formed in the green sheet by a punching die or a punching machine so that another conductor layer can be connected. The wiring via hole is filled with an Ag-based conductor material. Print wiring patterns on other green sheets as needed to form circuits in a similar manner. After accurately stacking these green sheets using the positioning holes drilled in each green sheet, 80 to 1
Thermocompression bonding is performed under the conditions of 50 ° C. and 10 to 250 kg / cm 2 to be integrated. If the circuit includes an internal resistor, a resistor of RuO 2 or Bi 2 Ru 2 O 7 fired in an oxidizing atmosphere is formed. In that case, it is printed on the inner layer green sheet together with the resistance electrode.

【0011】以上のようにしたものを酸化雰囲気で同時
焼成し、導体内蔵セラミック多層基板を得る。以上、低
温焼成セラミックを例にして説明したが、これらは本発
明の好ましい態様であるが、これに限定されるものでは
ない。本発明において用いられる抵抗体は、RuO2
やBi2Ru27系の電気抵抗成分とガラス成分からな
るものであり、ペースト状でセラミック回路基板に厚膜
法で、通常は印刷される。印刷された抵抗体の上にオー
バーコートガラス成分、例えばCaO−Al23−Si
2−B23系のガラスがやはり厚膜法で、通常は印刷
される。そして、本発明においてはこれら抵抗体とオー
バーコートガラスは同時焼成される。この焼成は通常の
空気中で行われる。
The above-mentioned components are simultaneously fired in an oxidizing atmosphere to obtain a conductor-embedded ceramic multilayer substrate. The low-temperature fired ceramic has been described above as an example, but these are preferred embodiments of the present invention, but are not limited thereto. The resistor used in the present invention is composed of a RuO 2 -based or Bi 2 Ru 2 O 7 -based electrical resistance component and a glass component, and is usually printed on a ceramic circuit board in paste form by a thick film method. . Overcoat glass component over the printed resistor, for example, CaO-Al 2 O 3 -Si
In O 2 -B 2 O 3 based glass still thick film methods, usually printed. Then, in the present invention, these resistors and the overcoat glass are simultaneously fired. This firing is performed in normal air.

【0012】[0012]

【実施例】本発明を実施例及び比較例によって更に詳し
く説明する。セラミック回路基板は以下の方法によって
作成された低温焼成セラミックを用いた。重量組成がC
aO27%、Al235%、SiO259%、B23
%であるガラス粉末60重量%と平均粒径1.0μmの
Al23粉末40重量%を混合して粉末成分とした。
The present invention will be described in more detail with reference to Examples and Comparative Examples. As the ceramic circuit board, a low-temperature fired ceramic prepared by the following method was used. Weight composition is C
aO27%, Al 2 O 3 5 %, SiO 2 59%, B 2 O 3 9
% Of glass powder and 40% by weight of Al 2 O 3 powder having an average particle size of 1.0 μm were mixed to obtain a powder component.

【0013】セラミックグリーンシートは上記粉末成分
と重量比でアクリル樹脂10%、トルエン30%、イソ
プロピルアルコール10%及びジブチルフタレート5%
をボールミルで混合し、ドクターブレード法にて膜厚
0.4mmのグリーンシートを作成した。次いでこのグ
リーンシートに金型で所定の位置に穴をあけ、Agペー
ストを穴にスクリーン印刷法で充填した。乾燥後Agペ
ーストで配線パターンをスクリーン印刷法で形成した。
同様の方法で他の配線パターンの印刷されたグリーンシ
ートを作成し、所定の層に重ね合せ熱圧着した。この積
層体を900℃20分ホールドで焼成し、セラミック回
路基板を得た。このセラミック基板に表1に示される組
成の抵抗体を抵抗体部が巾1mm、長さ2mmになるよ
うに印刷した。オーバーコート材料としては、表2のA
〜Hに示されるガラス組成と屈伏点を有するものにAl
23粉末を混合したものを上記抵抗体上に印刷した。
The ceramic green sheet is composed of 10% of acrylic resin, 30% of toluene, 10% of isopropyl alcohol and 5% of dibutyl phthalate in a weight ratio with the above powder components.
Were mixed by a ball mill, and a green sheet having a thickness of 0.4 mm was formed by a doctor blade method. Next, a hole was formed in a predetermined position in the green sheet with a mold, and the Ag paste was filled in the hole by a screen printing method. After drying, a wiring pattern was formed by a screen printing method using an Ag paste.
A green sheet on which another wiring pattern was printed was prepared in the same manner, and was overlaid on a predetermined layer and thermocompression-bonded. The laminate was fired at 900 ° C. for 20 minutes to obtain a ceramic circuit board. A resistor having the composition shown in Table 1 was printed on the ceramic substrate so that the resistor portion had a width of 1 mm and a length of 2 mm. As the overcoat material, A in Table 2
To those having the glass composition and yield point shown in
A mixture of 2 O 3 powder was printed on the resistor.

【表1】 [Table 1]

【表2】 これらの抵抗体とオーバーコートガラスを各種組み合わ
せたものを890℃で10分間、空気中で同時焼成し
た。なお、表1に示す抵抗体材料のRuO2の割合とは
ガラス成分を含めた抵抗体の全量に対する重量%であ
り、同じくAgの割合も、ガラス成分、RuO2を含め
た抵抗体全量に対する重量%である。ここで、表3に示
す負荷テストとは1/32Wの負荷を連続して1000
時間与えたときの抵抗値の変化率の最大のものである。
[Table 2] Various combinations of these resistors and overcoat glass were simultaneously fired in air at 890 ° C. for 10 minutes. The ratio of RuO 2 in the resistor material shown in Table 1 is% by weight based on the total amount of the resistor including the glass component, and the ratio of Ag is also the weight based on the total amount of the resistor including the glass component and RuO 2. %. Here, the load test shown in Table 3 means that a load of 1/32 W
This is the maximum change rate of the resistance value when given time.

【0014】[0014]

【表3】 [Table 3]

【0015】表3には、抵抗体1〜24とオーバーコー
トガラスA〜Hを組み合せた場合の負荷テストの結果が
抵抗値の変化率の最大値を示し、又、表4は抵抗断面を
電子顕微鏡で観察し、300μm×15μmの断面に含
まれる直径5μm以上の気泡の数を示している。
Table 3 shows the maximum value of the rate of change of the resistance value as a result of the load test when the resistors 1 to 24 and the overcoat glasses A to H are combined. Observation with a microscope shows the number of bubbles having a diameter of 5 μm or more included in a section of 300 μm × 15 μm.

【0016】[0016]

【表4】 表3及び表4の抵抗体1〜24とオーバーコートガラス
A〜Hの組み合せにおいて、Ag系成分の含有量が0%
抵抗体のガラスの屈伏点がオーバーコートガラスの屈
伏点未満である請求項1の発明の実施例は、Aの3〜
8、11〜14、Bの〜8、13、14、Cの1〜1
4、Dの3〜8、13、14、Eの3〜8、11〜1
4、Fの1〜14、16、18、21、23、Gの3〜
8、11〜14、Hの7、8、13、14である。又、
Agを1.0%以上添加することにより、抵抗体の屈伏
点から10℃低くした温度と同等の効果を奏するものの
実施例は、Aの15、17、19、20、22、24、
Bの15、17、19、20、24、Cの15、17、
19、20、22、24、Dの15、17、19、2
0、22、24、Eの15、17、19、20、22、
24、Fの15、17、19、20、22、24、Gの
15、17、19、20、22、24、Hの17、24
である。上記のもの以外は本願発明の比較例である。表
3及び4より、例えばオーバーコートガラスGを用いた
場合には、抵抗体1〜14との組み合せ例より、抵抗体
のガラスの屈伏点がオーバーコートガラスの屈伏点と同
等又は以下である時、抵抗体の焼結の方が早いため気泡
の数が非常に少なく、変化率が1%以下と負荷テストが
良好であることがわかる。なお、一般に厚膜抵抗の信頼
性の評価として、加速試験で±1%以内というのが目安
になっている。又、例えば、抵抗体15、17及び1
9、20、22、24の組み合せ例と比較例である抵抗
体16及び18、21、23との組み合せ例を比較する
ことにより、Agを添加することにより、抵抗体の焼結
を促進し、その結果、発生する泡の数がゼロか非常に少
ないため負荷テストが良好であることがわかる。Agを
1.0%以上添加することにより、抵抗体の焼結の促進
は屈伏点から10℃低くした温度と同等の効果があるこ
とが分かる。10%より多くなるとAgの粒子が析出し
て抵抗値が低くなる。
[Table 4] In the combination of the resistors 1 to 24 and the overcoat glasses A to H in Tables 3 and 4, the content of the Ag-based component was 0%.
Examples of the invention of the yield point of the glass of the resistor according to claim 1 is less than the yield point of the overcoat glass, A. 3 to the
8, 11 to 14, B to 5 to 8, 13, 14, C to 1 to 1
4, 3-8 of D, 13, 14, E 3-8, 11-1
4, F 1 to 14, 16, 18, 21, 23, G 3 to
8,11~14, 7 and 8 are H, 13,14. or,
By adding 1.0% or more of Ag, an effect equivalent to a temperature lowered by 10 ° C. from the sagging point of the resistor is obtained, but the examples of A, 15, 17, 19, 20, 22, 24,
15, 17, 19, 20, 24 of B, 15, 17, C of
19, 20, 22, 24, 15, 15, 19, 2 of D
0,22,24,15,17,19,20,22 of E,
24, F 15, 17, 19, 20, 22, 24, G 15, 17, 19, 20, 22, 24, H 17, 24
It is. Other than the above are comparative examples of the present invention. From Tables 3 and 4, for example, when the overcoat glass G is used, when the sag point of the glass of the resistor is equal to or less than the sag point of the overcoat glass according to the combination example with the resistors 1 to 14, Since the sintering of the resistor is faster, the number of bubbles is very small, and the rate of change is 1% or less, indicating that the load test is good. In general, as a standard for evaluating the reliability of the thick film resistor, a standard value is within ± 1% in an accelerated test. Also, for example, the resistors 15, 17 and 1
By comparing a combination example of 9, 20, 22, 24 with a combination example of resistors 16 and 18, 21, 23, which are comparative examples, sintering of the resistor is promoted by adding Ag, As a result, it can be seen that the load test is good because the number of generated bubbles is zero or very small. It can be seen that adding 1.0% or more of Ag promotes the sintering of the resistor with an effect equivalent to a temperature lowered by 10 ° C. from the yield point. If it exceeds 10%, Ag particles are precipitated and the resistance value becomes low.

【0017】[0017]

【発明の効果】以上の通り、本発明によれば低気泡の外
部抵抗体とそれと同時焼成されたオーバーコートを有す
るセラミック回路基板が得られ、トリミング後の抵抗体
の保護が十分であり、耐候性、安定性に優れた低抗性能
を発揮するものである。
As described above, according to the present invention, a ceramic circuit board having a low-bubble external resistor and an overcoat co-fired with the external resistor can be obtained, and the protection of the resistor after trimming is sufficient, and the weather resistance is improved. It exhibits low resistance and excellent stability and stability.

【図面の簡単な説明】[Brief description of the drawings]

【図1】従来の外部抵抗体を説明する図、FIG. 1 is a diagram illustrating a conventional external resistor;

【図2】図1の断面図。FIG. 2 is a sectional view of FIG.

【符号の説明】[Explanation of symbols]

1 セラミック基板 2 表面導体 3 外部抵抗体 4 オーバーコートガラス 5 トリミング溝 6 気泡 7 外部抵抗体 Reference Signs List 1 ceramic substrate 2 surface conductor 3 external resistor 4 overcoat glass 5 trimming groove 6 bubble 7 external resistor

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H05K 1/18 H05K 1/03 610 H05K 3/28 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H05K 1/18 H05K 1/03 610 H05K 3/28

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 抵抗体とオーバーコートガラスとを同時
焼成してなる外部抵抗体を有するセラミック回路基板に
おいて、 上記抵抗体に含まれるAg系成分の含有量が0
〜1%であり、該抵抗体のガラスの屈伏点が上記オーバ
ーコートガラスの屈伏点未満であることを特徴とするセ
ラミック回路基板。
1. A method for simultaneously using a resistor and an overcoat glass.
For ceramic circuit boards with fired external resistors
Here, the content of the Ag-based component contained in the resistor is 0
A ceramic circuit board, wherein the sag point of the resistor glass is less than the sag point of the overcoat glass.
【請求項2】 抵抗体とオーバーコートガラスとを同時
焼成してなる外部抵抗体を有するセラミック回路基板に
おいて、 上記抵抗体がAg系成分を1%以上含有し、該
抵抗体のガラスの屈伏点の10℃低い温度が、上記オー
バーコートガラスの屈伏点未満であることを特徴とする
セラミック回路基板。
2. Simultaneous use of the resistor and the overcoat glass
For ceramic circuit boards with fired external resistors
Oite, the resistor contains at least 1% of Ag-based component, a ceramic circuit board 10 ° C. lower temperature in the yield point of the glass of the resistive element antibodies, and less than the yield point of the overcoat glass .
【請求項3】 上記抵抗体のガラス成分がCaO−Al
23−SiO2−B23系ガラスであることを特徴とす
る請求項1又は請求項2記載のセラミック回路基板。
3. The glass component of the resistor is CaO-Al.
Claim 1 or claim 2 ceramic circuit board, wherein the a 2 O 3 -SiO 2 -B 2 O 3 based glass.
【請求項4】 上記オーバーコートガラスの成分がCa
O−Al23−SiO2−Cr23−B23系ガラス粉
末60〜90重量%とアルミナ粉末10〜40重量%を
含有し、かつガラスの屈伏点が720〜740℃である
ことを特徴とする請求項1又は請求項2記載のセラミッ
ク回路基板。
4. The component of the overcoat glass is Ca
O-Al 2 O 3 -SiO 2 -Cr 2 O 3 -B 2 O 3 system containing glass powder 60 to 90 wt% and 10-40 wt% of alumina powder, and deformation point of the glass is at seven hundred twenty to seven hundred forty ° C. claim 1 or claim 2 ceramic circuit board according to wherein there.
JP07049723A 1994-09-28 1995-03-09 Ceramic circuit board Expired - Lifetime JP3093601B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP07049723A JP3093601B2 (en) 1994-09-28 1995-03-09 Ceramic circuit board
EP19950115134 EP0704864B1 (en) 1994-09-28 1995-09-26 Resistor on a ceramic circuit board
DE1995628802 DE69528802T2 (en) 1994-09-28 1995-09-26 Resistance on a ceramic plate

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP23336594 1994-09-28
JP6-233365 1994-09-28
JP07049723A JP3093601B2 (en) 1994-09-28 1995-03-09 Ceramic circuit board

Publications (2)

Publication Number Publication Date
JPH08153945A JPH08153945A (en) 1996-06-11
JP3093601B2 true JP3093601B2 (en) 2000-10-03

Family

ID=26390169

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07049723A Expired - Lifetime JP3093601B2 (en) 1994-09-28 1995-03-09 Ceramic circuit board

Country Status (3)

Country Link
EP (1) EP0704864B1 (en)
JP (1) JP3093601B2 (en)
DE (1) DE69528802T2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH068801U (en) * 1991-10-29 1994-02-04 自動車電機工業株式会社 Actuator

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3944791B2 (en) * 1997-03-06 2007-07-18 ラミナ セラミクス, インコーポレイテッド Ceramic multilayer printed circuit board
US6259151B1 (en) * 1999-07-21 2001-07-10 Intersil Corporation Use of barrier refractive or anti-reflective layer to improve laser trim characteristics of thin film resistors
JP4690000B2 (en) * 2003-09-29 2011-06-01 日本特殊陶業株式会社 Ceramic substrate for thin film electronic component and thin film electronic component using the same
JP4624754B2 (en) * 2003-09-29 2011-02-02 日本特殊陶業株式会社 Ceramic substrate for thin film electronic component, manufacturing method thereof, and thin film electronic component using the same
DE102006060634A1 (en) 2006-12-21 2008-06-26 Robert Bosch Gmbh Method for producing an electrical resistance on a substrate

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT967290B (en) * 1972-09-08 1974-02-28 S E C I Spa ELECTRIC RESISTOR AND MANUFACTURING PROCEDURE
JPS56147405A (en) * 1980-04-17 1981-11-16 Matsushita Electric Ind Co Ltd Method of manufacturing thick film varistor
JPH01120003A (en) * 1987-11-02 1989-05-12 Narumi China Corp Thick film resistor composite
JPH01212402A (en) * 1988-02-19 1989-08-25 Toyobo Co Ltd Thick film resistor sintering paste
JP2644017B2 (en) * 1988-12-12 1997-08-25 昭和電工株式会社 Resistance paste

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH068801U (en) * 1991-10-29 1994-02-04 自動車電機工業株式会社 Actuator

Also Published As

Publication number Publication date
EP0704864A2 (en) 1996-04-03
EP0704864A3 (en) 1996-10-23
JPH08153945A (en) 1996-06-11
EP0704864B1 (en) 2002-11-13
DE69528802D1 (en) 2002-12-19
DE69528802T2 (en) 2003-04-10

Similar Documents

Publication Publication Date Title
US4795670A (en) Multilayer ceramic substrate with circuit patterns
JP3331083B2 (en) Low temperature firing ceramic circuit board
JP2001243836A (en) Conductive paste and printed circuit board using it
US6338893B1 (en) Conductive paste and ceramic printed circuit substrate using the same
JPH08236936A (en) Laminated glass-ceramic circuit board
JP3093601B2 (en) Ceramic circuit board
JP3019136B2 (en) Thick film paste and ceramic circuit board using the same
US5955938A (en) RuO2 resistor paste, substrate and overcoat system
JP2004075534A (en) Insulating composition
JP3093602B2 (en) Manufacturing method of ceramic circuit board
JP3130914B2 (en) Multilayer circuit board
JP2885477B2 (en) Multilayer wiring board and method of manufacturing the same
JP3064047B2 (en) Multilayer ceramic circuit board
JP3419474B2 (en) Conductive composition and multilayer circuit board
US20060009036A1 (en) High thermal cycle conductor system
JP2872273B2 (en) Ceramic substrate material
JP2003142804A (en) Circuit board
JP4502977B2 (en) Unsintered laminated sheet
JPH04329691A (en) Conductor paste and wiring board
JP4643778B2 (en) Circuit board using glass ceramic composition and manufacturing method thereof
JP2002076609A (en) Circuit board
JP2000049431A (en) Ceramic circuit board
JP3934910B2 (en) Circuit board
JP2001102695A (en) Ceramic circuit board and manufacturing method therefor
JPH06232528A (en) Hybrid integrated circuit board and manufacture thereof

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080728

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090728

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090728

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100728

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100728

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110728

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110728

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120728

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130728

Year of fee payment: 13

EXPY Cancellation because of completion of term